DE69515560T2

DE69515560T2 - Vorrichtung und Verfahren zum Schutz einer integrierten Schaltung

Info

Publication number: DE69515560T2
Application number: DE69515560T
Authority: DE
Inventors: Hoang Nguyen; John D. Walker
Original assignee: Hyundai Electronics America Inc
Current assignee: SK Hynix Inc
Priority date: 1994-06-13
Filing date: 1995-06-01
Publication date: 2000-09-21
Anticipated expiration: 2015-06-02
Also published as: US6515839B1; EP0688079A2; JPH0855965A; US5616943A; DE69515560D1; EP0688079B1; EP0688079A3

Description

Die vorliegende Erfindung betrifft Vorrichtungen zum Schützen integrierter Schaltungen und insbesondere, aber nicht ausschließlich, Vorrichtungen zum Schutz gegen elektrostatische Entladungen sowie Verfahren, die bei solchen Schaltungen zum Einsatz kommen. Eine Vorrichtung dieser Art ist aus dem japanischen Patent JP677415 bekannt.
Das Phänomen elektrostatischer Entladungen (ESD) tritt üblicherweise bei Impulsen mit hoher Spannung (typischerweise mehrere Kilovolt), einer mäßigen Stromstärke (ein paar Ampere) und von kurzer Dauer (in der Größenordnung von 100 Nanosekunden) auf, die von einer Reihe verschiedener Quellen wie menschliche Körper, durch Maschinen erzeugte elektrische Felder und dergleichen erzeugt werden. Es wurden mehrere Analysemodelle entwickelt, um diese Phänomene näherungsweise zu illustrieren, wie z. B.: 1) das Human Body Model (ausführlicher beschrieben in MIL-STD 883C Methode 3015.7), wobei es sich um eine typische ESD aufgrund der Bewegung eines menschlichen Körpers beispielsweise bei der Handhabung des Gerätes handelt; 2) das Machine Model, das ESD aufgrund von Ladungen charakterisiert, die in automatisierten Montagebereichen entstehen; und 3) das Charged Device Model, das ESD von Herstellungs- und Handhabungsgeräten näherungsweise illustriert.
ESD-Effekte sind ein übliches Problem im Bereich der integrierten Schaltungselektronik (IC) und sind besonders problematisch in komplementären Metalloxidhalbleiter- (CMOS-) -Bauelementen, die besonders dünne Gateoxide und sehr kurze Kanalbauelemente aufweisen. Solche Strukturen können gewöhnlich nur ein paar Dutzend Volt aushalten. Ein durch eine CMOS IC geleiteter ESD-Impuls kann einen Oxidbruch sowie ein Ausbrennen von Bauelementen oder Verbindungen verursachen und potentiell katastrophale Folgen haben. Ein ESD-Impuls kann auch einen "Latch-up"-Zustand in Dickfeld-Bauelementen induzieren.
ESD-Probleme können dadurch minimal gehalten werden, daß geeignete antistatische Schutzvorrichtungen auf den Leiterplatten vorgesehen werden, auf denen die ICs installiert werden; die ICs sind jedoch weiter vor und nach dem Leiterplattenherstellungsprozeß gegenüber ESD anfällig.
Allgemeine persönliche Wachsamkeit gegenüber ESD-Problemen und Gegenmaßnahmen wie z. B. elektrisch geerdete Armbänder und dergleichen können Risiken in dieser Phase der IC-Nutzungsdauer zwar einigermaßen verringern, aber sie sind doch bestenfalls Teillösungen. Es ist daher wünschenswert, eine ESD-Schutzschaltungsanordnung in die IC selbst einzubauen.
Eine ESD-Schutzschaltung des Standes der Technik beinhaltet die Verwendung eines Widerstands, der zwischen einer IC-Chip-Kontaktinsel oder einer Anschlußschaltung und einer internen IC-Schaltungsanordnung geschaltet wird. Indem ein Teil des Eingangssignals über den Widerstand abfallen gelassen wird, kann ein großer Teil der ESD-Spannung abgeleitet und auch der CMOS-Latch-up-Strom reduziert werden. Leider erzeugt die Kombination aus Eingangswiderstand und parasitärer Kapazität der Kontaktinsel und der Eingangsleitung eine erhebliche RC-Zeitverzögerung, die die Geschwindigkeit begrenzt, mit der die IC arbeitet. Eine weitere Lösung des Standes der Technik besteht darin, Dioden zu benutzen, um den ESD- Strom an Erde nebenzuschließen. Dieser Ansatz hat jedoch Nachteile, da solche Dioden gewöhnlich einen erheblichen parasitären Reihenwiderstand aufweisen, der die Menge an Strom begrenzt, der nebengeschlossen werden kann. Ferner nimmt der Vorwärtsstrom mit der Temperatur aufgrund des erhöhten Sättigungsstroms und aufgrund des reduzierten Halbleiterbandabstandes zu. Somit begrenzt eine Erwärmung auf Grund eines ESD-Ereignisses die Stromführungskapazität noch weiter. Es können Großflächendioden verwendet werden, um diesen Widerstand zu verringern; diese Variation verringert jedoch die Chipdichte und erhöht die Kapazität der Eingangsschaltung.
Die obigen Ansätze haben sich zwar als durchführbar erwiesen, aber sie arbeiten alle unter der Voraussetzung, daß die geschützte Schaltung mit nur einer Spannung arbeitet, d. h. alle Abschnitte der Schaltung arbeiten mit derselben Spannung VDD. Viele Schaltungstypen arbeiten jedoch nicht mit nur einer Spannung, sondern mit einer Mischspannungsversorgung, bei der verschiedene Abschnitte der Schaltung andere Betriebsspannungen benutzen. Ein Beispiel für diesen Schaltungstyp ist eine anwendungsspezifische Schaltung (ASIC), die isolierte Leistungs- und Erdungsbusse für E/A- und Kernschaltungsanordnungen oder separate Busse für analoge und digitale Schaltungsanordnungen verwenden kann. In ASIC-Bauweisen, die verschiedene Stromversorgungen beispielsweise für E/A-Schaltungsanordnung und Kernlogik verwenden, bewirkt eine große Leistungsmenge, die bei einem ESD-Ereignis abgeleitet wird, das Versagen eines kleinen Logikbereiches. Umgekehrt, wenn der Logikbereich groß und der E/A-Bereich relativ klein ist, dann kann eine ESD sogar stattdessen den E/A-Bereich zerstören.
Es ist Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zum Schützen einer integrierten Schaltung mit Vorteilen gegenüber bekannten Methoden und Vorrichtungen bereitzustellen.
Gemäß der vorliegenden Erfindung wird eine integrierte Schaltung bereitgestellt, umfassend eine Mehrzahl von Stromeingangsanschlußsätzen, die jeweils mit einer anderen aus einer Mehrzahl von Stromversorgungen aktiviert werden können, wobei jeder aus der genannten Mehrzahl von Stromeingangsanschlußsätzen einen Masseanschluß und einen VDD- Anschluß enthält, der mit einem Potential aktiviert wird, das positiver ist als das genannte Massepotential, einschließlich einer Mehrzahl von ersten Überspannungsschutz-Bauelementen, die elektrisch zwischen einem ersten Anschluß aus einem aus der genannten Mehrzahl von Stromeingangsanschlußsätzen und einem zweiten Anschluß aus einem aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist, und um elektrostatische Leitungswege unter Paaren von VDD-Anschlüssen und Masseanschlüssen bereitzustellen, und gekennzeichnet durch ein zweites Überspannungsschutz-Bauelement, das elektrisch zwischen einem Eingangs-Ausgangs-Anschluß der genannten integrierten Schaltung und einem Anschluß eines aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist, und umfassend eine Diode aus einem MOS-Transistor, dessen Gate elektrisch mit seiner Source und mit dem genannten Anschluß des genannten einen aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist, und einem siliziumgesteuerten Gleichrichter parallel zu der genannten Diode.
Die Erfindung stellt vorteilhafterweise ein ESD-Schutzsystem bereit, das in einer Mischspannungsschaltung zum Einsatz kommen kann.
Ein weiterer Vorteil der Erfindung liegt darin, daß ein ESD- Schutzsystem, das in Systemen mit mehreren isolierten Stromversorgungen arbeiten kann, bereitgestellt werden kann.
Insbesondere stellt die Erfindung ein ESD-Schutzsystem bereit, das mehrere verschiedene Arten von Überspannungsschutzbauelementen verwendet, um ESD-Leitungspfade zwischen verschiedenen Stromleitungen zu bilden. So kann die Erfindung beispielsweise Nebenschlußdioden zwischen den Masseleitungen der verschiedenen Stromversorgungen sowie zwischen IC-Kontaktstellen und Stromversorgungsleitungen einsetzen; Thyristorschutz (SGR) zwischen IC-Kontaktstellen und Masse; und Dickfeld- Bauelementeschutz zwischen verschiedenen Stromversorgungs-Vom Leitungen. Auf diese Weise kann ein Leitungspfad für ein ESD-Ereignis zwischen zwei Schaltungselementen mit dem Bauelement implementiert werden, dessen Schaltungscharakteristiken am besten für diese Anwendung geeignet sind.
Die Erfindung wird nachfolgend, jedoch nur beispielhaft, unter Bezugnahme auf die Begleitzeichnungen näher beschrieben. Dabei zeigt:
Fig. 1 ein Blockdiagramm einer bevorzugten Ausgestaltung eines ESD- Schutzsystems gemäß der vorliegenden Erfindung;
Fig. 2 ein Layout in der Nähe einer EA-Kontaktstelle der in Fig. 1 gezeigten Systemarchitektur;
Fig. 3A und 3B jeweils einen Querschnitt und ein Schema eines in Fig. 1 gezeigten Nebenschlußdioden-Schutzbauelementes;
Fig. 4B und 4A jeweils eine Draufsicht auf einen einzelnen Nebenschluß und eine Reihe von Nebenschlußdioden;
Fig. 5 ein Schema, das in der bevorzugten Ausgestaltung der vorliegenden Erfindung zum Einsatz kommende Nebenschlußdioden zeigt;
Fig. 6A ein Diagramm der Leistung eines Dickfeld-Bauelementes für ein erstes und ein zehntes Hochbelastungstestereignis;
Fig. 6B ein Diagramm der Leistung der Nebenschlußdioden von Fig. 5 unter verschiedenen Temperaturtestbedingungen;
Fig. 7 ein Diagramm der VBDSS-Kurve eines in Fig. 8 gezeigten NMOS-Bauelementes;
Fig. 8A und 8B jeweils eine Seitenansicht und eine Draufsicht auf einen in Fig. 1 gezeigten Thyristor;
Fig. 9 eine Draufsicht auf einen Teil des Thyristors von Fig. 8A und 8B;
Fig. 10 eine Seitenansicht eines in Fig. 1 gezeigten Dickfeld- Bauelementes;
Fig. 11 eine Draufsicht auf das in Fig. 10 gezeigte Dickfeld- Bauelement;
Fig. 12 eine Draufsicht auf sechs der in Fig. 1 gezeigten Dickfeld- Bauelemente; und
Fig. 13 ein Diagramm der Leistungskennlinien des Thyristors und der Dickfeld-Bauelemente.
Die vorliegende Erfindung wird nachfolgend unter besonderer Bezugnahme auf anwendungsspezifische integrierte Schaltungen (ASICs) erörtert; es ist jedoch zu verstehen, daß die Erfindung keinesfalls auf eine solche Umgebung begrenzt ist und in der Tat auf jede Schaltungsumgebung angewendet werden kann, in der ESD-Schutz geeignet ist und in der es die Herstellungstechnologien zulassen.
Wie oben bemerkt, arbeiten ASICs häufig mit separaten Stromversorgungen für E/A-Schaltungsanordnungen und für Kernlogik- Schaltungsanordnungen, oder mit separaten Stromversorgungen für digitale Schaltungsanordnungen und für analoge Schaltungsanordnungen. Außerdem kann eine ASIC eine Stromversorgung mit relativ hoher Spannung zum Speisen von Komponenten einsetzen, die mit hoher Geschwindigkeit arbeiten sollen, und eine Stromversorgung mit relativ niedriger Spannung zum Speisen von Komponenten, die mit einer relativ niedrigen Geschwindigkeit arbeiten sollen. In der nachfolgenden Diskussion bezeichnet die folgende Abkürzungstabelle diese Spannungen:
VDDI05 5V VDD für periphere E/A-Schaltungsanordnung;
VDDIO3 3,3V VDD Niedrigleistung für periphere E/A- Schaltungsanordnung;
VDDCORES 5V VDD für Kernlogik-Schaltungsanordnung:
VDDCORE3 3,3V VDD Niedrigleistung für Kernlogik- Schaltungsanordnung;
VDDA VDD für Analogschaltungsanordnung;
VSSIO E/A-Schaltungsanordnungsmasse;
VSSCORE Kernlogik-Schaltungsanordnungsmasse;
VSSA Analogschaltungsanordnungsmasse;
Fig. 1 zeigt ein Blockdiagramm einer exemplarischen Mischspannungs-IC-Architektur mit ESD-Schutz gemäß der vorliegenden Erfindung. Gemäß Fig. 1 hat die IC eine VDDCORE3 +3,3V Niedrigleistungs-Kernlogik- Schaltungskontaktstelle 10, eine VDDCORES +5V Kernlogik- Schaltungskontaktstelle 12, eine VDDIO3 +3,3V Niedrigleistungs-Peripher- E/A-Schaltungskontaktstelle 14, eine VDDIO5 +5V Peripher-E/A-Kontaktstelle 16, eine VDDA VDD-Analogschaltungskontaktstelle 18, eine VSSCORE Kernschaltungsmasse-Kontaktstelle 20, eine VSSIO E/A-Schaltungsmasse- Kontaktstelle 22 sowie eine VSSA Analogschaltungsmasse-Kontaktstelle 24. Die IC verfügt auch über eine Mehrzahl von Kontaktstellen IOPAD 26 für den Anschluß verschiedener IC-Komponenten an externe Elemente. Die Figur zeigt der Einfachheit und Übersichtlichkeit halber nur eine solche Kontaktstelle 26.
Zwischen den verschiedenen VDD-Kontaktstellen und VSSIO 22 sowie zwischen den VDD-Kontaktstellen selbst ist eine Reihe von Dickfeld- Bauelementen 80, 82, 84, 86 und 88 geschaltet. Ein Dickfeld-Bauelement 90 ist zwischen 3 und 5 Volt Kern-VDD-Kontaktstellen 10, 12 geschaltet. Ein Dickfeld-Bauelement 92 ist auch zwischen 3 und 5 Volt EA VDD-Kontaktstellen geschaltet.
Eine Diodenbaugruppe 28 zwischen der VSSIO E/A- Massekontaktstelle 22 und der VSSCORE Kernlogikmasse-Kontaktstelle 20 bildet einen Leitungspfad für ESD-Ereignisse, die zwischen IOPAD 26 und der VSSCORE-Kontaktstelle 20 stattfinden. Wenn ein ESD-Ereignis am IOPAD 26 beginnt und sich in Richtung auf die VSSCORE-Kontaktstelle 20 ausbreitet, dann fließt es durch SCR 32 und die VSSIO E/A- Massekontaktstelle 22 zur VSSCORE-Kontaktstelle 20.
Eine zwischen der VSSIO-Kontaktstelle 22 und der VSSA- Kontaktstelle 24 geschaltete Diodenbaugruppe 30 ist strukturell praktisch identisch mit der Diodenbaugruppe 28. Die Diodenbaugruppe 30 bildet einen Leitungspfad für ESD-Ereignisse, die zwischen IOPAD 26 und VSSA- Kontaktstelle 24 stattfinden.
Ein einzelner Diodenpfad 44 befindet sich zwischen IOPAD 26 und der VDDIO5-Kontaktstelle 16. Ein weiterer Diodenpfad 56 befindet sich zwischen IOPAD 26 und VSSIO 22. Ein auf der Außenseite der IP-Kontaktstelle befindlicher SCR 32 bietet ESD-Schutz für VSSIO 22.
Fig. 2 zeigt eine radiale Scheibe von einem Chip in der Nähe einer EA- Kontaktstelle. Ein VSSIO-Chipring 22A ist eine Metallleiterbahn, die um den Außenumfang des Chips herum verläuft. Es wird eine EA-Kontaktstelle 26 gezeigt. Ein an der Außenseite der EA-Kontaktstelle befindlicher SCR 32 bietet ESD-Schutz für den VSSIO-Ring 22A. Der SCR (Thyristor) erstreckt sich über die volle Breite der EA-Kontaktstelle. Auf der Innenseite der EA- Kontaktstelle befinden sich Metallringe für andere Spannungsspeisesignalleitungen. Dazu gehören der Reihenfolge nach: VDDIO3 14, VDDIO5 16, VSSIO22, VSSCORE (nicht dargestellt), VDD CORES (nicht dargestellt) und VDDCORE3 (nicht dargestellt).
ESD-Schutz für die EA-Kontaktstelle befindet sich in der Nähe der jeweiligen Ringe. Eine P-Kanal-Diode D2 44 befindet sich unter VDDIO3, um die EA-Kontaktstelle mit VDDIO5 zu verbinden. Eine N-Kanal-Diode D3 56 befindet sich unterhalb oder neben einem zweiten VSIO-Ring 22B. Ein Widerstand 64 befindet sich zwischen der EA-Kontaktstelle und der N-Kanal- Diode 56.
Einzelheiten über einzelne Schutzbauelemente werden nachfolgend ausführlicher erörtert.
Wie in dem Schema von Fig. 3B ausführlicher dargestellt ist, beinhaltet jede Hälfte der Diodenbaugruppe 28 eine Mehrzahl (vorzugsweise wenigstens drei, noch bevorzugter fünf) in Reihe geschalteter Dioden 34.
Wie ausführlicher in der Seitenansicht von Fig. 3A zu sehen ist, setzt sich jede der drei Dioden 34 aus einer aktiven P+ Anode 36 und einer N- Mulden-Kathode 38 zusammen. Die Dioden sind in Reihe durch einen Metallkontakt 42 geschaltet, der mit einer P+ Anode 36 einer Diode und einer N+ Region 40 in der N-Mulde 38 einer benachbarten Diode verbunden sind. Benachbarte Dioden sind durch Metallleiterbahnen 42 in Reihe geschaltet. Der Abstand zwischen der N+ Verbindung 40 und der P+ Anode 36 in jeder Diode 34 beträgt vorzugsweise etwa 1,0 um (z. B. 1,2 um), und die Gesamtbreite jeder Diode 34 liegt in der Größenordnung von einigen Dutzend um (z. B. 60 um). Die Dioden werden so hergestellt, daß sich eine Ausschaltsspannung Vt von 0,5 V bei 25ºC ergibt.
Fig. 4B ist eine ausführlichere Draufsicht auf eine der Dioden 34. Jede Diode beinhaltet eine N-Mulde 38 mit einer aktiven P+ Anode 36. Über der N- Mulde 38 von der P+ Anode 36 befindet sich eine N+ Kathode 40. Eine Metallschicht 42 verbindet die N+ Kathode 40 der Diode mit einer P+ Anode der nächsten Diode (nicht dargestellt). Unterhalb der Metallschicht 42 befindet sich eine Substratbefestigungsverbindung 41.
Fig. 4A ist ein repräsentatives Layout für zehn Dioden, die die Diodenbaugruppe 28 bilden. Fig. 4A zeigt eine Reihe von Substratverbindungen 41, Kathoden 40 und Anoden 36. Der Deutlichkeit halber ist die Metallschicht 42 in Bandform dargestellt, das Metall kann jedoch auch ein kontinuierliches Blech sein.
Es ist zu bemerken, daß der Betrieb der Dioden 34 recht temperaturabhängig ist, und die Ausschaltspannung Vt dieser Dioden kann zwischen 0,5 V bei 25ºC und 0,3 V bei 90ºC schwanken. Aus diesem Grund ist die Verwendung dieser Struktur zwischen Vss-Bussen wie VSSIO und VSSCORE nur dort geeignet, wo solche Variationen ohne Belang sind. So können beispielsweise die Dioden in der Anordnung von Fig. 1 verwendet werden, weil die Isolierung zwischen VSS-Bussen normalerweise zur Schallisolierung erfolgt, und die Reihenschaltung von wenigstens drei Dioden 34 unterdrückt Rauschsignale aufgrund des kombinierten Schichtwiderstandes ihrer N-Mulden (etwa 1 kΩ/ ). Diese Unterdrückung kann ohne Berücksichtigung der Temperaturabhängigkeit von Vt erfolgen. Es ist jedoch wichtig, daß nicht zu viele Reihendioden 34 in der Diodenbaugruppe 28 verwendet werden, da ihre kombinierten Schichtwiderstände so groß sein können, daß die Aktivierung der Dioden 34 während eines ESD-Ereignisses gehemmt wird.
Die zwischen der VSSIO-Kontaktstelle 22 und der VSSA-Kontaktstelle 24 geschaltete Diodenbaugruppe 30 ist strukturell praktisch identisch mit der Diodenbaugruppe 28. Die Diodenbaugruppe 30 (Fig. 1) bildet einen Leitungspfad für ESD-Ereignisse, die zwischen IOPAD 26 und VSSA- Kontaktstelle 24 passieren.
Fig. 5 zeigt Einzelheiten der einzelnen Dioden D2, D3 von Fig. 1. Die Dioden D2, D3 können eine von zwei Formen haben. Wenn IOPAD 26 eine Eingangskontaktstelle 26a ist, dann ist die Diode D2 eine parasitäre Diode, die von einem P-Kanal-MOS-Transistor 46 gebildet wird, dessen Gate mit VDDIO5 verbunden ist. Wenn IOPAD 26 eine Ausgangskontaktstelle 26b ist, dann ist die Diode D2 eine parasitäre Diode, die durch die Kombination eines ähnlichen P-Kanal-MOS-Transistors 48 und des P-Kanal-MOS- Transistorausgangstreibers 50 der Kontaktstelle gebildet wird. Jede dieser Dioden schaltet ein, wenn ein positiver ESD-Impuls von IOPAD 26 zu VODIO5 läuft.
Die Diode D3 (Fig. 1) zwischen IOPAD 26 und VSSIO-Kontaktstelle 22 kann ebenfalls eine von zwei Formen haben. Wenn IOPAD 26 eine Eingangskontaktstelle 26a ist, dann ist die Diode D3 eine parasitäre Diode, die durch einen N-Kanal-MOS-Transistor 58 gebildet wird, dessen Gate wie in Fig. 5 gezeigt mit VSSIO verbunden ist. Wenn IOPAD 26 eine Ausgangskontaktstelle 26b ist, dann ist die Diode D3 eine parasitäre Diode, die durch die Kombination eines ähnlichen geerdeten N-Kanal-MOS- Gatetransistors 60 und des N-Kanal-MOS-Transistorausgangstreibers 62 der Kontaktstelle gebildet wird. Jede dieser Dioden schaltet ein, wenn ein negativer ESD-Impuls von IOPAD 26 zu VSSIO läuft.
Der Betrieb der geerdeten N-Kanal-Gate-MOS-Transistoren 60 und 62 (Fig. 5) bedarf einer weiteren Erläuterung. Wenn das Gate eines MOS- Transistors mit seiner Source verbunden ist, dann wird die Null- Vorspannungs-Durchschlagsspannung gewöhnlich als BVdss bezeichnet. Die N-Kanal-MOS-Transistoren 60 und 62 werden vorzugsweise in einem Submikrometerprozeß hergestellt, und wenn die Gates dieser Transistoren geerdet werden, dann schalten sie bei etwa 13V ein. In diesem Fall fungieren die Bauelemente als Strompfade zum Ableiten eines positiven ESD-Impulses von IOPAD 26 zu VSSIO 22. Ein Diagramm, das den BVdss-Betrieb der Transistoren 60 und 62 zeigt, ist in Fig. 7 dargestellt.
Bei älteren (d. h. höher integrierten) Herstellungstechnologien betrug die Gateoxid-Durchschlagsspannung wenigstens 20V, und diese Parameter waren akzeptabel. Die in neueren Herstellungstechnologien wie z. B. Submikrometerprozessen zum Einsatz kommenden dünneren Gateoxide haben Durchschlagsspannungen von nur etwa 17-18V. Ein Durchschlag von 16V in Sperrichtung ergibt keine wünschenswerte Betriebstoleranz mehr.
Aus diesem Grund wird ein SCR 32 (Fig. 1) parallel zur Diode 56 geschaltet. Der SCR 32 schaltet bei einem ESD-Ereignis ein und schützt so die Diode 56. Trotzdem kann die Diode 56 zu Beginn eines ESD-Ereignisses sogar vor dem Einschalten des SCR 32 ausfallen. Um diese Gefahr auszuschalten, wird ein 20 Ohm Polywiderstand 64 (Fig. 5) den Gatefingern jedes der N-Kanal-MOS-Transistoren 60 und 62 hinzugefügt, um den Strom zu begrenzen, der sie vor der Aktivierung des SCR 32 erreicht. Demzufolge muß die Breite der N-Kanal-MOS-Transistoren 60 und 62 erhöht werden, um die durch den Widerstand 64 verursachte Abnahme des Ansteuerungsstroms auszugleichen.
Es könnte zwar auch eine Diodenreihe anstatt des Dickfeld- Bauelementes verwendet werden, aber ein Dickfeld-Bauelement hat stabilere Temperatureigenschaften. Bei einer Diodenreihe müßten so viele Dioden eingesetzt werden, daß sie bei normalen Betriebsbedingungen nicht einschalten würden. Die Diodeneinschaltspannung ist jedoch temperaturabhängig. Eine charakteristische Diode dieses Typs ist in Fig. 6B dargestellt. Eine erste Kurve 91 stellt den Strom gegenüber der Vorwärtsspannung bei 90ºC dar, während eine zweite Kurve 93 den Strom gegenüber der Vorwärtsspannung bei 25ºC darstellt. Bei 90ºC leitet die Diode 1 Mikro-Amp (1E-6) bei etwa 0,30 Volt. Bei 25ºC leitet die Diode einen um mehrere Größenordnungen geringeren Strom bei 0,3 Volt und leitet 1 Mikro- Amp bei etwa 0,48 Volt. Diese unerwünschte Temperaturempfindlichkeit wird noch verschärft, wenn mehrere Dioden in Reihe geschaltet werden.
Fig. 8A illustriert eine Querschnittsansicht eines geeigneten Thyristors. Der Thyristor von Fig. 8A setzt sich aus vier Halbleiterregionen zusammen: P+ Region 103, N-Mulde 105 (in Kombination mit der N+ Region 107), P-Substrat 109 und N+ Region 111. Die Regionen OX1 und OX2 sind Regionen, die in Feldoxid eingebaut würden. Die Region 113 reflektiert eine Region, die ein SCR-Dotierungsmittelimplantat aufnimmt, das zum Einstellen der Eigenschaften des Thyristors geregelt werden kann. Von einem Thyristor ohne ein solches Feldimplantat würde man erwarten, daß er Triggereigenschaften hat, die ähnlich denen anderer Dickfeld-Bauelemente auf dem Substrat sind. Mit zunehmender Feldimplantatdosis (und zunehmender Dotierungsmittelkonzentration in Region 113) geschieht folgendes:
1) die Durchschlagsspannung am Übergang zwischen der N-Mulde und dem P-Substrat nimmt ab, wodurch wiederum die Latch-Up- Triggerspannung abnimmt;
2) die Verstärkung des NPN-Transistors (durch die Regionen 111, 109 und 105 gebildet) nimmt ab, wodurch wiederum der Latch-Up-Triggerstrom zunimmt; und
3) Haltespannung und Haltestrom nehmen aufgrund der höheren NPN- Verstärkung zu.
Eine verbesserte Thyristorcharakteristik kann mit einer Feldimplantatdosis über 3E13/cm2, besser über 10E13/cm2 und am besten von etwa 2E14/cm2 erzielt werden. Die Thyristorfeldimplantatregion 113 unterscheidet sich von einem traditionellen Feldimplantat dadurch, daß das Thyristorfeldimplantat eine höhere Konzentration hat und in einem Bauelement ausgebildet ist, das speziell für den Betrieb als Thyristor hergestellt wurde.
Die N+ Region 101 ergibt einen Kontaktpunkt 115 zur N-Mulde 103, während die N+ Region 111 einen Kontaktpunkt für das P-Substrat 109 ergibt. Die N-Mulde wird relativ zum P-Substrat durch Verbinden der N-Mulde mit der Kontaktstelle M1 (eine Spannungsquelle) vorgespannt, während das P-Substrat mit VSS verbunden wird.
Die P+ Region 103 beinhaltet einen Kontaktpunkt 117, der als Triggereingang zum Thyristor dient.
Fig. 8B zeigt eine Draufsicht auf den in Fig. 8A illustrierten Thyristor. Entsprechende Strukturen erhielten dieselben Bezugsziffern. Der Deutlichkeit halber wurden die Metallschichten (PAD M1 und M1 VSS SCRIBE) abgeschnitten dargestellt, wobei jedoch zu verstehen ist, daß sie sich seitlich im Einklang mit Fig. 8A erstrecken.
Auch die Strukturdarstellung von Fig. 8B wurde senkrecht abgeschnitten dargestellt. Wie in Fig. 2 gezeigt, verläuft SCR 32 über die gesamte Breite einer EA-Kontaktstelle 26. Fig. 9 zeigt ein bevorzugtes Thyristorlayout. Die Fig. 8A, 8B und 9 verwenden identische Bezugsziffern für entsprechende Strukturen. Wie illustriert, verlaufen die N- Mulde 105, die P+ Region 103, die N+ Regionen 107 und 111 sowie das Feldimplantat 133 parallel über die Breite einer EA-Kontaktstelle.
Fig. 13 illustriert eine Strom-Spannungs-Beziehung für den Thyristor. Während des normalen Betriebs (ohne ESD) kann die Spannung der EA- Kontaktstelle zwischen null Volt und einem Logikpegel VL umschalten. Während eines positiven ESD-Ereignisses von IOPAD 26 zur VSSIO- Kontaktstelle 22 nimmt die Spannung bis zu einem Schwellenwert Vt zu, und bei dieser Spannung schaltet der Thyristor ein und leitet Strom. Mit zunehmender Stromstärke nimmt die Spannung ab, und der Thyristor tritt in die Halteregion ein. Vt beträgt vorzugsweise etwa 11,5V, und die Haltespannung beträgt etwa 2 V. Auf diese Weise leitet der Thyristor den größten Teil des ESD-Stroms zu Erde ab und verhindert, daß die Spannung die Durchschlagsspannung anderer an die EA-Kontaktstelle angeschlossener Bauelemente übersteigt.
Das Dickfeld-Bauelement 80 umfaßt ein Halbleiterelement.
Fig. 10 zeigt einen Querschnitt eines Dickfeld-Bauelementes für den Einsatz im Schutzsystem von Fig. 1. Zwei N+ Diffusionszonen 131, 133 befinden sich in einem P-Substrat. Die Diffusionszonen und das eingreifende P-Substrat bilden ein NPN-Dickfeld-Bauelement. Jede N-Diffusionszone 131, 133 hat Kontaktpunkte 139, 141 mit jeweiligen Metallleitungsteilen 143, 145.
Triggereigenschaften des Dickfeld-Bauelementes können mit einem schwereren Implantat eines Dotierungsmittels des P-Typs in einer Region 147 zwischen den N+ Diffusionszonen eingestellt werden. So senkt beispielsweise ein Implantat von 1,7E14/cm2 Bor bei 40 KEV die mittlere Dickfeld- Durchschlagsspannung von etwa 14,5 Volt ohne Implantat (14,57V) auf etwa 10,0 Volt (9,98V). Dies ist besonders dann geeignet, wenn die Gateoxid- Durchschlagsspannung für zu schützende MOS-Bauelemente etwa 14V beträgt.
Ferner können relativ tiefe Mulden von N-Typ-Dotierungsmittel 135, 137 unter jedem der N-Muldenkontakte 139 eingebaut werden. Eine 2 um tiefe Mulde wird vorgesehen, wenn die N+ Diffusionszone 0,25 um tief ist. Bei ESD-Impulsen ist zu erwarten, daß der Metall/Siliziumkontaktbereich sich erwärmt und das Silizium von den N+ Diffusionszonen in das Metall wandern kann, um eine Übergangsspitze zu erzeugen. Die N-Mulden gewährleisten, daß eine solche Übergangsspitze das P-Substrat nicht durchdringt.
Fig. 11 zeigt eine Maskenschichtansicht eines ineinandergreifenden Dickfeld-Bauelementes. Maskenstrukturen wurden mit denselben Bezugsziffern bezeichnet wie die entsprechenden Elemente aus Fig. 10, gefolgt vom Buchstaben "m". Masken für die erste und die zweite N- Diffusionszone 131m, 133 m bilden ineinandergreifende Strukturen. Eine Maske für das schwere P-Implantat 147 m bildet eine serpentinenartige Struktur durch die ineinandergreifenden N-Diffusionszonen. Jede der beiden N-Diffusionszonen 131m, 133m hat eine zusätzliche N-Mulden-Maske 135m, 137m. Die N-Mulden liegen unter den Kontaktpunkten 139, 141. Die Metallschichten benutzen dieselbe Maskenstruktur in dieser Region wie die N-Mulden.
Fig. 12 zeigt ein Layout für zwei Dickfeld-Bauelemente TF3 - TF4, die L-förmige Layouts haben. Beide befinden sich in einer Ecke der integrierten Schaltung. Das L-förmige Layout und der gemeinsame Eckort ergeben Layoutflexibilität.
Ein charakteristisches Diagramm eines repräsentativen Dickfeld- Bauelementes dieser Typen ist in Fig. 6A dargestellt. In diesem Diagramm zeigt die Kurve 52 den Betrieb eines Bauelementes während des Leitens eines ersten Hochbelastungsereignisses, mit dem die Stromführungskapazität während eines ESD-Ereignisses getestet werden soll. Die Kurve 54 zeigt den Betrieb des Bauelementes während eines zehnten Hochbelastungsereignisses. Bei jedem Belastungsereignis wurde der Strom gemessen, während die Eingangsspannung von null auf zwanzig Volt erhöht wurde. Wie aus Fig. 6A ersichtlich ist, kann ein 40 um breites Dickfeld- Bauelement einen Strom von 100 mA sicher bewältigen.
In einer integrierten Schaltung können die Dickfeld-Bauelemente teilweise an jeder Ecke des Halbleiterchips mit einer Herstellungsbreite von 1 mm ausgelegt werden; somit beträgt die Gesamtbreite 4 mm. Da ein 40 um breites Dickfeld-Bauelement einen Strom von 100 mA sicher bewältigen kann, zeigt die Skalierung an, daß ein 4 mm breites Bauelement theoretisch in der Lage sein sollte, 10 A ohne Beschädigungen zu bewältigen. Die ineinandergreifende Struktur läßt eine größere Grenzfläche zwischen den N- Diffusionszonen zu (im Vergleich zu einer linearen, nicht ineinandergreifenden Struktur). Die größere Grenzfläche wiederum ergibt eine erhöhte Stromführungskapazität pro Einheitsfläche der integrierten Schaltung.
Außer einem Dickfeld-Bauelement 80, das einen ESD-Leitungspfad von der VSSIO-Kontaktstelle 22 zur VDDCORE3-Kontaktstelle 10 bereitstellt, verbinden andere Dickfeld-Bauelemente die VSSIO-Kontaktstelle 22 mit VDD- Kontaktstellen. So stellt beispielsweise das Dickfeld-Bauelement 82 einen ESD-Pfad von der VDDCORE5-Kontaktstelle 12 her; das Dickfeld- Bauelement 84 bildet einen ESD-Pfad von der VDDIO3-Kontaktstelle 14; das Dickfeld-Bauelement 86 bildet einen ESD-Pfad von der VDDIO5-Kontaktstelle 16, und das Dickfeld-Bauelement 88 bildet einen ESD-Pfad von der VDDA- Kontaktstelle 18 zur VSSIO-Kontaktstelle 22. Auf diese Weise schaltet, wenn ein ESD-Ereignis zwischen IOPAD 26 und einer der VDD-Kontaktstellen auftritt, der Thyristor SCR 32 ein und leitet Strom zur VSSIO-Kontaktstelle 22, und ein jeweiliges eines der Dickfeld-Bauelemente 80, 82, 84, 86 und 88 feitet Strom.
Zusätzlich werden zwei Dickfeld-Bauelemente 90 und 92 jeweils zwischen den VDD-Kernkontaktstellen 10 und 12 und zwischen den VDD-E/A- Kontaktstellen 14 und 16 plaziert. Das Dickfeld-Bauelement 90 zwischen der VDDCORE3-Kontaktstelle 10 und der VDDCORE5-Kontaktstelle 12 schaltet ein, wenn ein ESD-Ereignis zwischen einer dieser Kontaktstellen und IOPAD 26 auftritt. Es hat die Aufgabe, die Stromdichte zwischen den Kontaktstellen auszugleichen, wenn eine von ihnen einen ESD-Impuls erhält. Dadurch wird jedes der Dickfeld-Bauelemente 80 und 82 aktiviert. Das Dickfeld-Bauelement 92 hat eine ähnliche Funktion für VDD103 und VDD105 Kontaktstellen.
Es wurden zwar einige bevorzugte Ausgestaltungen der Erfindung illustriert und beschrieben, aber es ist für die Fachperson einleuchtend, daß Änderungen an diesen Ausgestaltungen möglich sind, ohne von den Grundsätzen der Erfindung abzuweichen, deren Umfang in den nachfolgenden Ansprüchen definiert ist.

Claims

1. Integrierte Schaltung, umfassend eine Mehrzahl von Stromeingangsanschlußsätzen (10, 12, 14, 16, 18, 20, 22, 24), die jeweils mit einer anderen aus einer Mehrzahl von Stromversorgungen aktiviert werden können, wobei jeder aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (10, 12, 14, 16, 18, 20, 22, 24) einen Masseanschluß und einen VDD-Anschluß enthält, der mit einem Potential aktiviert wird, das positiver ist als das genannte Massepotential, einschließlich einer Mehrzahl von ersten Überspannungsschutz-Bauelementen (28, 30, 80, 82, 84, 86, 88, 90, 92), die elektrisch zwischen einem ersten Anschluß aus einem aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (10, 12, 14, 16, 18, 20, 22, 24) und einem zweiten Anschluß aus einem aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (10, 12, 14, 16, 18, 20, 22, 24) geschaltet ist, und um elektrostatische Leitungswege unter Paaren von VDD-Anschlüssen und Masseanschlüssen bereitzustellen, und gekennzeichnet durch ein zweites Überspannungsschutz-Bauelement (32, D2, D3, 56), das elektrisch zwischen einem Eingangs-Ausgangs-Anschluß (26) der genannten integrierten Schaltung und einem Anschluß (22) eines aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist, und umfassend eine Diode (56, D2, D3) aus einem MOS-Transistor (46, 48, 58, 60), dessen Gate elektrisch mit seiner Source und mit dem genannten Anschluß des genannten einen aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (16, 22) geschaltet ist, und einem siliziumgesteuerten Gleichrichter (32) parallel zu der genannten Diode (56, D2, D3).

2. Integrierte Schaltung nach Anspruch 1, bei der das genannte Überspannungsschutz-Bauelement (80, 82, 84, 86, 88) elektrisch zwischen einem VDD-Anschluß (10, 12, 14, 16, 18) des genannten ersten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen und einem Masseanschluß (22) des genannten zweiten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist.

3. Integrierte Schaltung nach Anspruch 1 oder 2, bei der das genannte Überspannungsschutz-Bauelement (90, 92) elektrisch zwischen einem VDD- Anschluß des genannten ersten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (10, 14) und einem VDD-Anschluß (12, 16) des genannten zweiten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist.

4. Integrierte Schaltung nach Anspruch 2 oder 3, bei der das genannte Überspannungsschutz-Bauelement ein Dickschicht-Bauelement umfaßt.

5. Integrierte Schaltung nach Anspruch 4, bei der die genannte integrierte Schaltung auf einem Halbleiterchip angeordnet ist und das genannte Dickschicht-Bauelement eine Mehrzahl von Teilen aufweist, die physisch auf dem genannten Chip voneinander getrennt sind.

6. Integrierte Schaltung nach Anspruch 4 oder 5, bei der der genannte erste aus der genannten Mehrzahl von Stromeingangsanschlußsätzen eine erste Potentialdifferenz an einen vorbestimmten Abschnitt der genannten integrierten Schaltung anlegt und der genannte zweite aus der genannten Mehrzahl von Stromeingangsanschlußsätzen eine zweite Potentialdifferenz an einen vorbestimmten Abschnitt anlegt, die größer ist als die genannte erste Potentialdifferenz.

7. Integrierte Schaltung nach Anspruch 1, bei der das genannte Überspannungsschutz-Bauelement (28, 30) elektrisch zwischen einem Masseanschluß (22) des genannten ersten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen und einem Masseanschluß (20, 24) des genannten zweiten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen geschaltet ist.

8. Integrierte Schaltung nach Anspruch 7, bei der das genannte Überspannungsschutz-Bauelement eine Diodenbaugruppe (34) mit einem ersten Anschluß, der an den genannten Masseanschluß des genannten ersten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (20) angeschlossen ist, und einen zweiten Anschluß umfaßt, der an den genannten Masseanschluß des genannten zweiten aus der genannten Mehrzahl von Stromeingangsanschlußsätzen (22) angeschlossen ist.

9. Integrierte Schaltung nach Anspruch 8, bei der die genannte Diodenbaugruppe (34) eine erste Diodengruppe mit einer ersten Polarität und eine zweite Diodengruppe mit einer zweiten, zur ersten Polarität entgegengesetzten Polarität umfaßt, wobei die genannte erste und die genannte zweite Diodengruppe jeweils zwei Anschlüsse aufweisen, wobei die genannten ersten Anschlüsse der genannten Diodengruppen zusammengeschlossen sind und die genannten zweiten Anschlüsse der genannten Diodengruppen zusammengeschlossen sind.

10. Integrierte Schaltung nach Anspruch 9, bei der jede der genannten Diodengruppen eine Mehrzahl von in Reihe geschalteten Dioden (34) umfaßt.

11. Integrierte Schaltung nach einem der vorherigen Ansprüche, bei der der genannte Anschluß des genannten einen aus der genannten Mehrzahl von Stromeingangsanschlußsätzen ein VDD-Anschluß (16) und der genannte MOS-Transistor ein P-Kanal-MOS-Transistor (46, 48) ist.

12. Integrierte Schaltung nach einem der vorherigen Ansprüche, bei der der genannte eine aus der genannten Mehrzahl von Stromeingangsanschlußsätzen ein Masseanschluß (22) und der genannte MOS-Transistor ein N-Kanal-MOS-Transistor (58, 60) ist.

13. Integrierte Schaltung nach Anspruch 11, bei der der genannte Eingangs-Ausgangs-Anschluß ein Ausgangsanschluß (26b) ist.

14. Integrierte Schaltung nach Anspruch 13, bei der das genannte Überspannungsschutz-Bauelement ferner einen MOS-Transistor- Ausgangstreiber (50, 62) aufweist und die genannte parasitäre Diode zusammenwirkend durch den genannten MOS-Transistor (48, 60), dessen Gate elektrisch mit seiner Source verbunden ist, und durch den genannten Ausgangstreiber (50, 62) gebildet wird.

15. Integrierte Schaltung nach Anspruch 14, ferner umfassend einen Widerstand (64), der in Reihe zwischen dem genannten Ausgangsanschluß und einem Drain des genannten Ausgangstreibers (50, 62) angeschlossen ist.

16. Integrierte Schaltung nach einem der vorherigen Ansprüche, bei der der genannte Anschluß des genannten einen aus der genannten Mehrzahl von Stromeingangsanschlußsätzen ein VDD-Anschluß ist.

17. Integrierte Schaltung nach einem der vorherigen Ansprüche, bei der der genannte Anschluß des genannten einen aus der genannten Mehrzahl von Stromeingangsanschlußsätzen ein Masseanschluß (22) ist.