DE69700660T2 - Mehrkanalanordnung mit einem unabhängigen Taktsignal pro Kanal - Google Patents

Description

MEHRKANALANORDNUNG MIT EINEM UNABHÄNGIGEN TAKTSIGNAL PRO KANAL HINTERGRUND DER ERFINDUNG
• Die Erfindung bezieht sich im allgemeinen auf die Erzeugung von Taktsignalen in einer Mehrkanalanordnung, wie einem Testerschaltkreis, gemäß der Präambel der unabhängigen Ansprüche.
• Eine Mehrkanalanordnung umfaßt im allgemeinen ein Hauptrechnersystem und eine Vielzahl einzelner Kanäle. Die Mehrkanalanordnung unterscheidet sich von anderen Rechnerarchitekturen darin, daß in der Mehrkanalanordnung jeder der Vielzahl der einzelnen Kanäle unabhängig von den anderen Kanälen betrieben werden kann.
• Eine wichtige Anwendung der Mehrkanalanordnung sind Testanwendungen zum Testen von z. B. integrierten Schaltkreisen (ICs) oder anderen elektronischen Vorrichtungen, wie die Hewlett-Packard HP 83000 Digital IC Test Systems. Eine typische Testeinheit umfaßt einen Testerschaltkreis und eine zu testende Vorrichtung (ZTV), die ein integrierter Schaftkreis oder jede andere elektronische Vorrichtung sein kann. Der Testerschaltkreis umfaßt im allgemeinen eine Signalerzeugungsvorrichtung zur Erzeugung und zum Anlegen eines Stroms von Anregungsdaten (auch Vektordaten genannt) an die ZTV, eine Signalempfangseinheit zum Empfang einer Antwort auf den Strom von Anregungsdaten von der ZTV und eine Signalanalyseeinheit zum Vergleich der Antwort mit einem erwarteten Datenstrom. Der Testerschaltkreis kann daraus Folgerungen über die Eigenschaften und die Qualität der ZTV ziehen.
• In bestimmten Mehrkanalanordnungen werden Daten und Signale in einem sogenannten periodengetriebenen Ansatz angelegt, empfangen, zur Verfügung gestellt, betrieben oder in irgendeiner Weise verarbeitet. Das bedeutet, daß Daten während eines bestimmten Taktzyklus, definiert als die Zeit zwischen aufeinanderfolgenden ansteigenden Flanken eines periodischen Taktsignals, betrieben oder abgetastet werden. Der exakte Zeitpunkt innerhalb eines solchen Taktzyklus, beispielsweise der Moment, an dem eine bestimmte Aktion gestartet werden soll, wird durch eine sogenannte Flankenverzögerung bestimmt, die auf den Start des jeweiligen Taktzyklus bezogen und mit den Treiber- oder Abtastaktionen durch die Vektoren verbunden ist.
• Der periodengetriebene Ansatz kann insbesondere in Testersystemen zum Anlegen der Anregungsdaten an die ZTV und dem Empfang der Antwort angewendet werden. Dies bedeutet, daß die Daten während eines Taktzyklus der ZTV betrieben oder abgetastet werden.
• In einer Testermehrkanalanordnung, wie einer Tester-pro-Pin-Architektur, wird normalerweise jeder Pin aus einer Vielzahl von Pins der ZTV mit einem Kanal des Testerschaltkreises verbunden. Jeder Kanal enthält einen kompletten Testprozessor, der alle notwendigen Komponenten zur Erzeugung der Anregungsdaten und/oder erwarteter Datenströme einschließlich Flankenverzögerungsgeneratoren umfaßt, die Zeitmarkierungen zu festgelegten Zeitpunkten innerhalb eines jeweiligen Taktzyklus aufweisen.
• Fig. 1 zeigt ein Beispiel einer Tester-pro-Pin-Anordnung gemäß dem Stand der Technik als ein Beispiel für eine Mehrkanalanordnung, die den periodengetriebenen Ansatz anwendet. Ein Tester 10 enthält einen zentralen Haupttaktgeber 40, der ein Haupttaktsignal 200 an ein Haupttaktgate 50 führt. Das Haupttaktgate 50 wird durch einen Zeitsteuerungwechselschaltkreis 60 mit einem Taktfreigabesignal 220 gesteuert. Ein Ausgang des Haupttaktgates 50, ein vom Gate gesteuerter Haupttakt 210, wird auf eine Vielzahl von Testerkanälen 20aa...20zz zusammen mit dem Taktfreigabesignal 220 verteilt. Die Testerkanäle 20aa...20zz sind jeweils mit einem einzelnen Pin einer ZTV 70 durch entsprechende Pinleitungen 300aa...300zz verbunden. Die Testerkanäle 20aa...20zz enthalten die jeweiligen Synchronisiereinheiten 30aa...30zz, die üblicherweise aus einer beliebigen Zahl von Flankenverzögerungsgeneratoren bestehen, die den vom Gate gesteuerten Haupttakt 210 zur Erzeugung einer Flanke verwenden.
• Jeder jeweilige Taktzyklus und jede jeweilige Flankenposition, die zum Testen der ZTV 70 verwendet wird, wird vom zentral erzeugten Haupttakt 200 von einer Frequenz, die normalerweise ein geradzahliges Vielfaches der Taktfrequenz der ZTV 70 ist, abgeleitet.
• Jede der Synchronisiereinheiten 30aa...30zz zur Erzeugung der Flankenverzögerungen verwendet eine erste ansteigende Flanke des vom Gate gesteuerten Haupttakts 210 als Bezugspunkt. Die erste Flanke wird normalerweise nach einer pro grammierbaren Zahl von Taktzyklen des Haupttakts 200 und einer ebenfalls programmierbaren analogen Verzögerung nach diesem ersten Haupttaktzyklus durch Steuerung des Gates des Haupttakts 200 mittels des Haupttaktgates 50 erzeugt; somit wird die erste ansteigende Flanke des vom Gate gesteuerten Haupttakts 210 empfangen. Die Erzeugung einer Flanke kann dann nach einer programmierbaren Zahl von Zyklen des Haupttakts 200 wiederholt werden.
• Sobald die erzeugten Flankenverzögerungen gebildet sind, bleiben ihre Beziehungen so lange fest, wie der Haupttakt 200 aktiv ist. Für einige Arten von ZTVs 70 ist es jedoch notwendig, die Synchronisiereinheiten 30aa...30zz während einer Testausführung neu zu programmieren, um die Position der Treiber- und Abtastaktionen in dem Taktzyklus zu verändern.
• Um die Neuprogrammierung der Flankenpositionen durchzuführen, geben die Synchronisiereinheiten 30aa...30zz ein Änderungsbereitschaftssignal 230 aus, das von allen Testerkanälen 20aa...20zz gesammelt wird, z. B. durch eine festverdrahtete UND-Verbindung. Das Änderungsbereitschaftssignal 230 wird an den Zeitsteuerungwechselschaltkreis 60 geschickt und fordert dort an, daß der vom Gate gesteuerte Haupttakt 210 gestoppt werden soll, so daß die Synchronisiereinheiten 30aa...30zz neu programmiert werden können. Der Zeitsteuerungwechselschaltkreis 60 deaktiviert das Takttreigabesignal 220, was den vom Gate gesteuerten Haupttaktgeber 210 durch das zentrale Haupttaktgate 50 anhält und ebenfalls die Synchronisiereinheiten 30aa...30zz anweist, ihre neuen Programmierwerte anzunehmen und das Änderungsbereitschaftssignal 230 zu deaktivieren. Dies wiederum veranlaßt den Zeitsteuerungwechselschaltkreis 60, den vom Gate gesteuerten Haupttakt 210 durch das Takttreigabesignal 220 neu zu starten. Somit wird eine neue erste ansteigende Flanke des vom Gate gesteuerten Haupttakts 210 als ein neuer Bezugspunkt für die Synchronisiereinheiten 30aa...30zz erzeugt.
• Die Anordnung von Fig. 1 hat gewisse Vorteile wie unübertroffene Geschwindigkeit und Genauigkeit. Von Nachteil ist jedoch, daß während der Neuprogrammierung der Synchronisiereinheiten 30aa...30zz der vom Gate gesteuerte Haupttakt 210 abgeschaltet werden muß. Dies unterbricht den Anregungsdatenstrom auf allen Pinleitungen 300aa...300zz der ZTV 70. ZTVs 70, die beispielsweise Phasenregelkreisschalt kreise, sogenannte PLL-Schaltkreise (PLL, phase locked loop), verwenden, um einen internen Takt von einem externen Bezugstakt zu erzeugen, müssen nach einer solchen Unterbrechung auf eine PLL-Sperre warten. Dies beeinträchtigt die Effizienz und die Kapazität des Testers 10 beträchtlich und führt somit zu einem Anstieg der Testkosten.
• In EP-A-0228332 wird ein automatisches Testsystem mit einer Mehrkanalanordnung beschrieben, wobei jeder Kanal des Testers als unabhängiger Tester betrieben wird. Um Zeitverschiebungen durch lange Kabelleitungen, die zur Koppelung eines Hochfrequenztaktsignals von einer globalen Synchronisiereinheit auf jeden der Kanäle benötigt werden, zu reduzieren, wird ein 100 MHz-Taktgeber verwendet, um parallel ein 10-Bit-Wort zu jedem Taktübergang auszusenden. Das 10-Bit-Wort umfaßt 10 zusammenhängende Bits eines 80-Bit-Worts. Das 10-Bit-Wort wird an einen Logikschaltkreis gesendet, wobei das Senden des 10-Bit-Worts alle 10 ns eine gleiche Auflösung von einem Bit pro ns erzeugt, ohne daß ein 1-GHz-Taktgeber mit den damit verbundenen Problemen benötigt wird. Der Logikschaltkreis entschlüsselt die Informationen des 10-Bit-Worts wie auch Informationen, die im vorigen 10-Bit-Wort vorhanden gewesen sein könnten, um ein 3-Bit-Ereigniswort und ein 4-Bit- Zeitsteuerungswort zu erzeugen, das zur Auswahl eines Signals von einer Synchronisiereinheit verwendet wird.
• In US-A-5,481,550 wird ein Apparat zur Aufrechterhaltung der Anregung einer ZTV beschrieben, nachdem ein Test stoppt. Die ZTV wird überwacht, um zu bestimmen, wann ein Test aufgrund eines Fehlers, der Beendigung oder aus sonstigen Gründen stoppt. Eine Reihe von Signalreizen in Form eines Aktiverhaltungssignals wird an die ZTV angelegt, nachdem der Test gestoppt hat. Dies schützt Vorrichtungen, die eine kontinuierliche funktionelle Anregung benötigen, solange sie mit einer Stromquelle verbunden sind. Mit der Wiederaufnahme des Tests wird das Aktiverhaltungssignal synchron mit einer Eingabetestsignalanregung ersetzt.
• In US-A-5,153,883 wird eine verteilte Synchronisiereinheit als Tester für Komponenten oder Pro-Pin-Anordnungen beschrieben. Pro Pin werden Startsteuerschaltkreise zur Verfügung gestellt, und das gleiche Startsignal wird von außen für jeden der Startsteuerschaltkreise zur Verfügung gestellt. Jeder der Startsteuerschaltkreise be stimmt dann die Startzeitsteuerung für mindestens einen Zeitsteuergenerator, der darin durch die Variablensatzwerte enthalten ist, und startet mit der Steuerung einer jeden Synchronisiereinheit zum somit bestimmten Startzeitsteuertakt. Somit werden Zeitsteuersignale, die den jeweiligen Variablensatzwerten entsprechen, aus der jeweiligen Synchronisiereinheit mit hoher Zeitsteuergenauigkeit und in Abhängigkeit voneinander erzeugt. Die Lehre von US-A-5,153,883 bildet somit die Präambel zu Anspruch 1.
• Ein weiteres Problem in der Anordnung von Fig. 1 tritt auf, wenn mehr als eine ZTV 70 gleichzeitig getestet werden soll (ein sogenannter Mehrorttest). Um Kosten zu senken und den Tester 10 optimal zu nutzen, sollten so viele Vorrichtungen wie möglich parallel zueinander getestet werden. In einer Anordnung zum parallelen Testen werden zentrale Ressourcen des Testers 10 wie Gehäuse, Rechner, Handhabungsgeräte und Steuergerät nur einmal benötigt.
• Der Mehrorttest stellt die traditionelle Tester-pro-Pin-Anordnung in Frage, da sich die zu testenden Vorrichtungen aufgrund von Produktionsvarianz in Geschwindigkeit der funktionellen Fehlern unterschiedlich verhalten können. Somit entsteht der Bedarf, im Testausführungsfluß für die unterschiedlichen ZTVs verschiedene Pfade auszuführen. Die Testausführung für eine Vielzahl verschiedener ZTVs sollte vorzugsweise parallel zueinander erfolgen, so daß der Kapazitätsvorteil des Mehrorttestens nicht dem Bedarf, gleichzeitig verschiedene Pfade auszuführen, geopfert wird. Diese Funktionalität beruht auf der Flankenverzögerungsneuprogrammierung für eine ZTV, während die anderen ZTVs gleichzeitig unterschiedliche Arbeitsgänge durchführen. Sobald jedoch der vom Gate gesteuerte Haupttakt 210 vom Zeitsteuerungwechselschaltkreis 60 aufgrund einer Neuprogrammierung abgeschaltet wird, können die anderen ZTVs nicht mehr ungestört weiter betrieben werden.
ZUSAMMENFASSUNG DER ERFINDUNG
• Es ist ein Ziel der Erfindung, eine verbesserte Taktgeberanordnung für eine Mehrkanalanordnung zur Verfügung zu stellen. Das Ziel wird durch die Merkmale der unab hängigen Ansprüche erreicht. Vorteilhafte Ausführungen werden in den abhängigen Ansprüchen dargelegt.
• Gemäß einem ersten Aspekt der Erfindung ermöglicht eine Mehrkanalanordnung gemäß Anspruch 1, Taktsignale für jeden der Kanäle unabhängig von anderen Kanälen zur Verfügung zu stellen, z. B. um ein kontinuierliches Taktsignal an einen Kanal anzulegen, während das Taktsignal auf anderen Kanälen geändert werden könnte, z. B. um neue Zeitsteuerungsflanken als Bezugspunkte zum Testen einer ZTV zu empfangen.
• Die Erzeugung des Kanaltaktsignals im jeweiligen Kanal wird durch die Bereitstellung jeweiliger Kanalwahlmittel zur einzelnen Erzeugung der Kanaltaktsignale unabhängig von anderen Testerkanälen erreicht. Die Kanalwahlmittel werden vorzugsweise innerhalb des Testers zentral gesteuert.
• Gemäß einem zweiten Aspekt der Erfindung erlaubt die Erfindung des weiteren, eine Mehrortanordnung zu realisieren, z. B. zum Testen einer ZTV oder mehrerer verschiedener ZTVs gleichzeitig und parallel zueinander. Dies wird durch die Merkmale von Anspruch 2 erreicht.
• Die Mehrkanalanordnung kann in einer Testeranordnung und vorzugsweise in einem IC-Tester verwendet werden.
KURZBESCHREIBUNG DER ZEICHNUNGEN
• Weitere Ziele und viele der einhergehenden Vorteile der vorliegenden Erfindung können besser gewürdigt und leichter verstanden werden, wenn auf folgende detaillierte Beschreibung unter Berücksichtigung der beiliegenden Zeichnungen Bezug genommen wird, wobei:
• Fig. 1 eine Tester-pro-Pin-Anordnung gemäß dem Stand der Technik zeigt;
• Fig. 2a und 2b eine erste Ausführung einer Testeranordnung gemäß der Erfindung zeigen, die einen kontinuierlichen Takt unterstützt;
• Fig. 3a und 3b eine zweite Ausführung einer Testeranordnung gemäß der Erfindung zeigen, die darüber hinaus eine Mehrortanwendung erlaubt;
• Fig. 4a und 4b eine Realisierung der Mehrorttesteranordnung gemäß der Fig. 3a und 3b zeigen;
• Fig. 5a eine weitere Realisierung der Mehrorttesteranordnung gemäß der Fig. 3a und 3b zeigt, die Zeitmultiplexing verwendet;
• Fig. 5b ein Beispiel einer Realisierung des Zeitmultiplexing innerhalb der Mehrorttesteranordnung gemäß Fig. 5a zeigt und
• Fig. 6 ein Steuerungsdiagramm für das Beispiel von Fig. 5b zeigt.
AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
• Die Erfindung wird im folgenden für das Beispiel einer Testeranordnung im Detail erklärt. Es ist jedoch klar, daß die Erfindung nicht auf Testeranordnungen beschränkt ist, sondern auch auf jede Mehrkanalanordnung angewendet werden kann.
• Fig. 2a und 2b zeigen ein Beispiel einer ersten Ausführung einer Testeranordnung gemäß der Erfindung, die einen kontinuierlichen Takt für jeden der Vielzahl der Testerkanäle 20aa...20zz unterstützt. Der Tester 10 umfaßt den zentralen Haupttaktgeber 40 zur Erzeugung des Haupttaktsignals 200. Gemäß der Erfindung wird der Haupttakt 200 ohne Steuerung durch das Gate an mindestens eine der Vielzahl der Testerkanäle 20aa...20zz verteilt und vorzugsweise an jeden der Vielzahl der Testerkanäle 20aa...20zz. In der folgenden Beschreibung wird aus Gründen der Einfachheit das dezentralisierte Ansteuern des Haupttaktsignals 200 für einen beliebigen der Testerkanäle 20aa...20zz gezeigt. Es ist jedoch klar, daß das dezentralisierte Ansteuern der Haupttakte 200 auch nur in einigen wenigen Testerkanälen 20aa...20zz ausgeführt werden kann.
• Fig. 2b zeigt die für die Unterstützung eines kontinuierlichen Takts verantwortliche interne Struktur innerhalb des Testerkanals 20aa als ein Beispiel für die Vielzahl der Testerkanäle 20aa...20zz. Es versteht sich, daß jedes Element, auf das mit 'aa' nach der entsprechenden Bezeichnung Bezug genommen wird, in dem betrachteten Testerkanal 20aa einzigartig ist und entsprechend (mit einem 'bb'...'zz' nach der entsprechenden Bezeichnung) in jedem der Testerkanäle 20bb...20zz erscheint.
• Der Testerkanal 20aa umfaßt einen jeweiligen Kanalwähler 80aa, eine jeweilige Synchronisiereinheit 30aa und einen jeweiligen Kanalcodierer 90aa. Der Kanalwähler 80aa empfängt das Haupttaktsignal 200 und das Taktfreigabesignal 220. Das Taktfreigabesignal 220 ist z. B. durch ein (ODER)-Gate 120aa zugelassen, das ein zugelassenes Taktfreigabesignal 220a solange aufrecht hält, wie eine kontinuierliche Kanaltaktwahleinstellung 270aa aktiv ist. Die somit zugelassene Kanaltaktfreigabe 220aa steuert ein Kanalhaupttaktgate 150aa, das im wesentlichen gleich dem zentralen Haupttaktgate 50 in der Anordnung von Fig. 1 gesteuert werden kann. Das Kanalhaupttaktgate 150aa und das zentrale Haupttaktgate 50 können funktionell gleich sein. Das Kanalhaupttaktgate 150aa gibt einen vom Gate gesteuerten Kanalhaupttakt 210aa an die Synchronisiereinheit 30aa aus.
• Das Kanalhaupttaktgate 150aa treibt die Synchronisiereinheit 30aa, die mit den Synchronisiereinheiten 30aa...30zz von Fig. 1 funktionell gleich sein könnte, und wird auch durch die zugelassene Taktfreigabe 220aa im wesentlichen wie in der Anordnung von Fig. 1 gesteuert. Die Synchronisiereinheit 30aa gibt ein Kanaländerungsbereitschaftssignal 230aa an den Kanalcodierer 90aa aus.
• Im Kanalcodierer 90aa wird das Kanaländerungsbereitschaftssignal 230aa zugelassen, z. B. durch ein weiteres (ODER)-Gate 130aa, das ein zugelassenes Kanaländerungsbereitschaftssignal 230aa' solange aufrecht hält, wie die kontinuierliche Kanaltaktwahleinstellung 270aa aktiv ist. Das zugelassene Kanaländerungsbereitschaftssignal 230aa' wird dann zum Änderungsbereitschaftssignal 230 addiert, das von allen Testerkanälen 20aa...20zz, z. B. durch eine festverdrahtete UND-Verbindung, aufsummiert wird.
• Wenn der Tester 10 gestartet wird oder falls eine Neuprogrammierung der Flankenpositionen angefordert wird, emittiert jeder einzelne Testerkanal 20ii (wobei ii jeder der Bezüge aa...zz sein kann) der Vielzahl der Testerkanäle 20aa...20zz, in denen eine neue erste ansteigende Flanke des vom Gate gesteuerten Haupttakts 210ii erzeugt werden soll, ein entsprechendes Änderungsbereitschaftssignal 230ii' an das summierte Änderungsbereitschaftssignal 230. Das summierte Änderungsbereitschaftssignal 230 wird an den Zeitsteuerungwechselschaltkreis 60 geschickt, der wiederum das Taktfreigabesignal 220 an die Vielzahl der Testerkanäle 20aa...20zz schickt. In jedem einzelnen Testerkanal 20ii der Vielzahl der Testerkanäle 20aa...20zz, in denen die jeweilige kontinuierliche Kanaltaktwahleinstellung 270ii deaktiviert ist, wird der zentrale Haupttakt 200 durch das jeweilige Haupttaktgate 150ii an den jeweiligen vom Gate gesteuerten Haupttakt 210ii geführt. Der vom Gate gesteuerte Haupttakt 210ii wird dann an die jeweilige Synchronisiereinheit 30ii angelegt, und die Synchronisiereinheit 30ii entfernt schließlich das Kanaländerungsbereitschaftssignal 230ii. Dies wiederum veranlaßt den Zeitsteuerungwechselschaltkreis 60 den vom Gate gesteuerten Kanalhaupttakt 210ii mittels des Taktfreigabesignals 220 in Verbindung mit der jeweiligen kontinuierlichen Kanaltaktwahleinstellung 270ii neu zu starten. Somit wird eine neue erste ansteigende Flanke des vom Gate gesteuerten Kanalhaupttakts 210ii als ein neuer Bezugspunkt für die Synchronisiereinheiten 30ii erzeugt.
• In jedem einzelnen Testerkanal 20ii kann somit die Torsteuerung des Haupttakts 200 und somit die Erzeugung einer neuen ersten ansteigenden Flanke des vom Gate gesteuerten Kanalhaupttakts 210ii durch die jeweilige kontinuierliche Kanaltaktwahleinstellung 270ii gesteuert werden, wodurch gesteuert werden kann, ob das Taktsignal im jeweiligen Kanal 20ii kontinuierlich oder mittels des jeweiligen Kanalhaupttaktgates 150ii vom Gate gesteuert wird. Die jeweilige Einstellung der kontinuierlichen Kanaltaktwahleinstellung 270ii für jede der Vielzahl von Testerkanälen 20aa...20zz kann durch geeignete Schaltkreise gemäß dem Stand der Technik gesteuert werden (in den Abbildungen nicht dargestellt).
• Mit Start des Testers 10 wird vorzugsweise jede kontinuierliche Kanaltaktwahleinstellung 270ii aktiviert, um in jedem Kanal der Vielzahl von Testerkanälen 20aa...20zz eine erste ansteigende Flanke des vom Gate gesteuerten Kanalhaupttakts 210ii gleichzeitig zu erzielen.
• Die Ausführungen von Fig. 2a und 2b erlauben es, den Haupttakt 200 (und dementsprechend den Kanalhaupttakt 210ii) kontinuierlich aufrecht zu erhalten oder die Flankenpositionen unabhängig in jedem Kanal der Vielzahl der Testerkanäle 20aa..20zz mittels der jeweiligen Einstellung für die kontinuierliche Kanaltaktwahleinstellung 270ii neu zu programmieren. Falls z. B. PLLs in bestimmten Kanälen verwendet werden, kann das Taktsignal in diesen Kanälen kontinuierlich aufrecht erhalten werden, und somit kann der PLL während einer Zeitsteuerungwechselfolge an anderen Pins gesperrt bleiben.
• Fig. 3a und 3b zeigen eine zweite Ausführung einer Testeranordnung gemäß der Erfindung, die des weiteren eine Mehrortanwendung des Testers 10 erlaubt. Die Testerkanäle 20aa...20zz sind mit einer ZTV oder mehreren einzelnen ZTVs 70a...70z über die entsprechenden Pinleitungen 300aa...300zz verbunden. Die einzelne ZTV oder die mehreren einzelnen ZTVs 70a...70z können, wie in Fig. 3a dargestellt, unabhängig und parallel zueinander getestet werden, wobei z. B. die ZTV 70a die Pinleitungen 300aa und 300bb empfängt und die Pinleitungen 300bb und 300dd ausgibt, und die ZTV 70z die Pinleitung 300cc empfängt und die Pinleitung 300zz ausgibt.
• Ein einzelner Ort i des Testers 10 wird definiert und durch jeweilige Kanäle der Testerkanäle 20aa...20zz bestimmt, die mit einer ZTV oder mehreren einzelnen ZTVs 70a...70z über die jeweiligen Pinleitungen 300aa...300zz verbunden sind. Mehrortanwendung heißt dementsprechend, daß der Tester 10 einen oder mehrere einzelne Orte unterstützen kann. Es versteht sich jedoch, daß sowohl die Zahl der Pinleitungen, die mit einer ZTV verbunden sind, als auch die Zahl der ZTVs nur durch die Gesamtzahl der Pinleitungen 300aa...300zz begrenzt ist. Des weiteren können die ZTVs 70a...70z mit den jeweiligen Pinleitungen 300aa...300zz in beliebiger Anordnung verbunden werden.
• Die Mehrortanordnung von Fig. 3a zeigt eine Vielzahl von Zeitsteuerungwechselschaltkreisen 60a...60z, wobei ein Wechselschaltkreis 60i (wobei i jede der Referenzen a...z sein kann) einer ZTV 70i von der einen ZTV oder mehreren einzelnen ZTVs zugeordnet ist. Die Vielzahl der Zeitsteuerungwechselschaltkreise 60a...60z könnte im wesentlichen gleich dem Zeitsteuerungwechselschaltkreis 60 sein. Jeder Zeitsteuerungwechselschaltkreis 60i stellt ein jeweiliges Taktfreigabesignal 220i einem Ortssammler 62 zur Verfügung, der eine Vielzahl empfangener Ortstaktfreigabesignale 220a...220z in einem gesammelten Taktfreigabesignal 220 sammelt, hier als Taktfreigabebus 220 bezeichnet. Der Taktfreigabebus 220 ist mit den entsprechenden Kanalwählern 80aa...80zz in jedem der Testkanäle 20aa...20zz verbunden.
• Fig. 3b zeigt die interne Struktur, die für die Unterstützung eines kontinuierlichen Takts in einer Mehrortanwendung im Testerkanal 20aa, als Beispiel für die Vielzahl der Testerkanäle 20aa...20zz, verantwortlich ist. Der Kanalwähler 80aa extrahiert das entsprechende Ortstaktfreigabesignal 220i von der Vielzahl der Ortstaktfreigabesignale 220a...220z, die vom Taktfreigabebus 220 gemäß einer Ortswahleinstellung 260aa empfangen wird, die einen Ortswähler 100aa verwendet, der ein Multiplexer 100aa sein kann. Ein somit empfangenes Kanaltaktfreigabesignal 220aa' ist dann z. B. durch das (ODER)-Gate 120aa zugelassen, welches das zugelassene Kanaltaktfreigabesignal 220aa aufrecht hält, während die kontinuierliche Kanaltaktwahleinstellung 270aa aktiviert wird. Die zugelassene Ortstaktfreigabe 220aa steuert das Kanalhaupttaktgate 150aa, das den vom Gate gesteuerten Haupttakt 210aa ausgibt.
• Im Ortscodierer 90aa wird das Kanaländerungsbereitschaftssignal 230aa z. B. durch das (ODER)-Gate 130aa zugelassen, welches das zugelassene Kanaltaktfreigabesignal 230aa' aufrecht hält, während die kontinuierliche Kanaltaktwahleinstellung 270aa aktiv ist. Dieses Signal wird dann an die entsprechende Speicherstelle in einem Änderungsbereitschaftsbus 230 gemäß der Ortswahleinstellung 260aa mittels eines Ortscodierers 110aa ausgeben, der ein Demultiplexer 110aa sein kann.
• Der Änderungsbereitschaftsbus 230 sammelt, z. B. durch Verwendung einer festverdrahteten UND-Verbindung, die zugelassenen Kanaländerungsbereitschaftssignale 230aa'...230zz' eines jeden Kanalcodierers 90aa...90zz der Kanäle 20aa...20zz für die jeweils entsprechenden Ortstaktfreigabesignale 220a...220z. Ein Ortsverteiler 61 wählt aus der Vielzahl der Zeitsteuerungwechselschaltkreise 60a...60z für jeden Zeitsteuerungwechselschaltkreis 60i ein entsprechendes Ortsänderungsbereitschaftssignal 230i aus einer Vielzahl von Ortsänderungsbereitschaftssignalen 230a...230z aus.
• Die Zuweisung der jeweiligen Testerkanäle 20aa...20zz zu einem jeweiligen Ort i (und somit zu einer entsprechenden ZTVi) kann so festgelegt sein, daß eine bestimmte Zahl von Testerkanälen 20aa...20zz einem Ort i zugewiesen ist. In einer be vorzugten Ausführung wird jedoch die Zahl von Testerkanälen 20aa...20zz, die einem Ort i zugewiesen ist, mittels der jeweiligen Ortswahleinstellung 260ii in jedem Testerkanal 20ii gesteuert und bestimmt. Die jeweilige Einstellung der Ortswahleinstellung 260ii für jeden Ort i und jeder der Vielzahl von Testerkanälen 20aa...20zz kann durch geeignete Schaltkreise (in den Abbildungen nicht dargestellt) gemäß dem Stand der Technik gesteuert werden.
• Die jeweiligen, einem entsprechenden Ort i zugewiesenen Testerkanäle 20aa...20zz aktivieren das entsprechende Ortsänderungsbereitschaftssignal 230i am Änderungsbereitschaftsbus 230 durch ihre Ortscodierer 90aa...90zz. Der Ortsverteiler 61 leitet das Ortsänderungsbereitschaftssignal 230i an die jeweiligen Zeitsteuerungwechselschaltkreise 60a...60z durch das jeweilige Ortsänderungsbereitschaftssignal 230a...230z weiter, das wiederum die jeweiligen Kanalhaupttakte 210aa...210zz durch die jeweiligen Signale der Vielzahl der Ortstaktfreigabesignale 220a...220z, den Ortssammler 62, den Taktfreigabebus 220 und die jeweiligen Kanalortwähler 80aa...80zz deaktiviert. Die Neuprogrammierung der Testerkanäle an diesem Ort i wird durchgeführt, die jeweiligen Änderungsbereitschaftssignale werden deaktiviert und die jeweiligen Haupttakte werden durch die jeweiligen Schaltkreise der Vielzahl der Zeitsteuerungwechselschaltkreise 60a...60z wieder eingeschaltet. Die Testerkanäle anderer Orte laufen ungestört weiter, da ihre individuellen Zeitsteuerungwechselschaltkreise nicht aktiviert wurden.
• Falls für einen Testerkanal 20ii durch das Signal 270ii die kontinuierliche Taktung ausgewählt wurde, nimmt er nicht mehr an Taktfolgenänderungen teil, weil der vom Gate gesteuerte Haupttakt 210ii des Testerkanals 20ii nicht mehr durch das Taktfreigabesignal 220ii angehalten werden kann, das durch das (ODER)-Gate 120ii blockiert ist. Aus demselben Grund wird die Synchronisiereinheit 30ii nicht neu programmiert, und aufgrund des (ODER)-Gates 130ii wird das Kanaländerungsbereitschaftssignal 230ii aktiv gehalten, so daß der Testerkanal 20ii andere Testerkanäle des gleichen Orts i nicht von der Durchführung ihrer Taktfolgenänderungen abhalten kann. Falls die kontinuierliche Taktung ausgeschaltet wurde, sind die (ODER)- Gates 120ii und 130ii durchgängig und nehmen auf das Verhalten keinen Einfluß.
• Es gibt verschiedene Möglichkeiten zur Realisierung des Taktfreigabesignalbusses 220, des Änderungsbereitschaftsbusses 230 und der entsprechenden Funktionsblöcke 61, 62 100 und 110, die sie verwalten. Verschiedene Ansätze zur Realisierung der Busse können auch gemischt werden.
• Fig. 4a und 4b zeigen eine Ausführung, in welcher der Taktfreigabesignalbus 220 und der Änderungsbereitschaftsbus 230 aus tatsächlichen physischen Drähten mit einer Signalleitung pro Ort i besteht. Der Ortsverteiler 61 kann dann ein Busaufteiler 320 sein, und der Ortssammler 62 kann auf eine Buszusammenführung 330 reduziert werden. Der Ortswähler 100aa kann ein einfacher n- Eingangsmultiplexer 100aa und der Ortscodierer 110aa ein n-Ausgangsdemultiplexer sein. Diese Realisierung ist einfach und ermöglicht eine unbeeinflußte Taktveränderungsausführungsgeschwindigkeit. Es können jedoch breite Busse erforderlich sein, die durch das System geführt werden müssen.
• Fig. 5a zeigt eine weitere Ausführung, in der die Zeitsteuerungswechsel pro Ort i durch Zeitmultiplexing auf dem Taktfreigabesignalbus 220 und dem Änderungsbefeitschaftsbus 230 erwirkt werden kann. In dieser Ausführung können der Taktfreigabesignalbus 220 und der Änderungsbereitschaftsbus 230 einzelne Sätze von Signalleitungen sein und werden im folgenden als Taktfreigabesignal 220 und Änderungsbereitschaftssignal 230 bezeichnet. Der Ortsverteiler 61 und der Ortssammler 62 werden nicht mehr benötigt, und nur ein Zeitsteuerungwechselschaltkreis 60' ist notwendig, da er sich zeitmultiplexen läßt. Der Ortswähler 100aa und der Ortscodierer 110aa werden jedoch komplexer, da sie das Zeitmultiplexing realisieren und abwickeln.
• Ein Beispiel für die Realisierung des Zeitmultiplexings gemäß der Ausführung von Fig. 5a ist in Fig. 5b dargestellt. Fig. 6 zeigt ein Steuerungsdiagramm für das Beispiel aus Fig. 5b. Es versteht sich jedoch, daß andere Realisierungen des Zeitmultiplexings gemäß dem Stand der Technik angewendet werden können.
• Um das Funktionieren des Zeitmultiplexings überhaupt zustande zu bringen, muß ein Takt erzeugt werden, der auf dem zentralen Taktfreigabesignal 220 und dem Änderungsbereitschaftssignal 230 für die verschiedenen Orte i Zeitkanäle zuweist. Dieser Übertragungstakt wird vorzugsweise vom (nicht vom Gate gesteuerten) Haupt takt 200 sowohl zentral durch den Taktteiler 160 als ein zentraler Übertragungstakt 240 wie auch dezentral in jedem der Testerkanäle 20aa...20zz durch die Kanaltaktteiler 160aa...160zz als Kanalübertragungstakte 500aa...500zz erzeugt. Die Kanaltaktteiler 160aa...160zz können funktional gleich dem zentralen Taktteiler 160 sein.
• Der zentrale Übertragungstakt 240 und die Kanalübertragungstakte 500aa...500zz werden so erzeugt, daß sie alle die gleiche Periode besitzen, die Kanalübertragungstakte 500aa...500zz werden aber zum zentralen Haupttakt 240 um vorzugsweise ungefähr eine dreiviertel Periode verzögert. Dies führt zu einer Datensammelzeit von den Testerkanälen 20aa...20zz zu den zentralen Ressourcen von der abfallenden Flanke der Kanalübertragungstakte 500aa...500zz zur steigenden Flanke des zentralen Übertragungstakts 240 von 1,5 Perioden minus der gewählten Verzögerung und einer Datenverteilungszeit von den zentralen Ressourcen zu den Testerkanälen 20aa...20zz von der ansteigenden Flanke des zentralen Haupttakts 240 zur ansteigenden Flanke der Kanalübertragungstakte 500aa...50zz der gewählten Verzögerung. So können die Sammel- und Verteilungszeiten durch Wahl der Periode größer oder gleich der Summe der Sammelzeit und Verteilungszeit geteilt durch 1,5 optimal nachvollzogen werden; oder mit anderen Worten: Sammelzeit + Verteilungszeit ≥ 1,5 Periode. Dann kann die Verzögerung als die Verteilungszeit gewählt werden, vorausgesetzt, daß die Verzögerung grob zwischen 55% und 95% der Periode liegt (vergleiche auch Abb. 6, die Beziehung zwischen den Bezügen 240 und 500aa).
• Im Zeitsteuerungwechselschaltkreis 60' wird das Taktfreigabesignal 220 mit jeder ansteigenden Flanke des zentralen Übertragungstakts 240 aktualisiert, wobei die notwendige Verarbeitung für einen Ort i pro Periode dieses Takts durchgeführt wird (vergleiche auch Abb. 6, Bezüge 220).
• Im Testerkanal 20aa als Beispiel für einen beliebigen Testerkanal 20ii der Testerkanäle 20aa...20z verfolgt der Ortszähler 410aa den im Moment aktiven Ort i durch Beginn bei einem ersten Ort a und dann mit Durchzählen jeder ansteigenden Flanke eines Kanalübertragungstakts 500aa bis zum letzten Ort z, spezifiziert durch die Ortsparameter 280ii (Ortsparameter 280ii in Abb. 5b), die in alle Testerkanä le 20aa...20zz einprogrammiert sind, und anschließendem Neubeginn mit dem ersten Ort a. Die Ortsparameter 280aa...280zz werden dann alle auf denselben Wert gesetzt und stellen die Mittel zur Bestimmung der Zahl der zu verarbeitenden Orte dar. Mit Hilfe der Kanalortsnummern 260aa...260zz wird den Testerkanälen 20aa...20zz angezeigt, zu welchen der definierten Orte i sie gehören. Ein Ortszähler 410aa gibt eine Ortsaktivnummer 510aa aus, die dann mit der Kanalortsnummer 260aa durch eine Ortskennung 420aa verglichen wird. Wenn die Ortsaktivnummer 510aa gleich der Kanalortsnummer 260aa ist, wird ein Ortssendesignal 520aa für diesen Takt des Kanalübertragungstakts 500aa aktiviert (Takt bedeutet hier von einem Flankenanstieg zum nächsten), und ein Ortsempfangssignal 520aa" wird, verzögert durch eine durch den Kanalübertragungstakt 500aa getaktete zweistufige Pipeline 430aa, für den Übertragungstakt zwei Takte später aktiviert.
• Während die Ortssendung 520aa deaktiviert ist, wird ein zugelassenes Ortskanaländerungsbereitschaftssignal 230aa" durch einen Inverter 440aa und ein (ODER)- Gate 190aa aufrecht erhalten, so daß das zentrale festverdrahtete UND- Änderungsbereitschaftssignal 230 nicht gestört wird. Wenn die Ortssendung 520aa jedoch aktiv ist, kann das zugelassene Kanaländerungsbereitschaftssignal 230aa' durch das zugelassene (ODER)-Gate 190aa fließen und dann ausgegeben werden. Der Ortscodierer 110aa, der ein Kippschalter 110aa sein kann, überlagert das zentrale Änderungsbereitschaftssignal 230 mit der abfallenden Flanke des Kanalübertragungstakts 500aa durch den Inverter 440aa hindurch mit dem zugelassenen Kanaländerungsbereitschaftssignal 230aa".
• Das zentrale Taktfreigabesignal 220 wird durch den Ortscodierer 100aa mit der ansteigenden Flanke des Kanalübertragungstakts 500aa ständig abgetastet. Während das Ortsempfangssignal 520aa" deaktiviert ist, wird das Kanaltaktfreigabesignal 220aa' durch ein (ODER)-Gate 170aa aufrecht erhalten, so daß Daten für andere Orte i auf dem zentralen Taktfreigabesignal 220 keinen Einfluß auf diesen Testerkanal 20aa haben. Wenn das Ortsempfangssignal 520aa" jedoch aktiv ist, kann das abgetastete Kanaltaktfreigabesignal 220aa" durch das (ODER)-Gate 170aa zur Steuerung des Kanalhaupttaktgates 150aa und der Synchronisiereinheit 30aa hindurch fließen.
• Wenn der Testerkanal 20aa (als ein Beispiel für einen beliebigen Testerkanal 20ii) zur Änderung seiner Zeitsteuerung bereit ist, gibt die Synchronisiereinheit 30aa das Kanaländerungsbereitschaftssignal 230aa aus. Jedes Mal, wenn das Ortssendesignal 520aa aktiv wird, wird das Kanaländerungsbereitschaftssignal 230aa dem zentralen Änderungsbereitschaftssignal 230 mit der abfallenden Flanke des Kanalübertragungstakts 500aa überlagert, bis alle Kanäle ii dieses Orts i ebenso ihre jeweiligen Kanaländerungsbereitschaftssignale 230ii aktiviert haben. Wenn dies geschieht, wird das zentrale Änderungsbereitschaftssignal 230 für diesen Takt aufrecht erhalten. Der Zeitsteuerungsschaltkreis 60' wird als Antwort das zentrale Taktfreigabesignal 220 mit der nächsten ansteigenden Flanke des zentralen Übertragungstakts 240 für einen Takt deaktivieren. Die nächste ansteigende Flanke auf dem Kanalübertragungstakt 500aa wird dies abtasten und die Kanaltaktfreigabe 220aa deaktivieren, da dieses Mal der Ortsempfang 520aa" aktiv ist. Dies schaltet den vom Gate gesteuerten Haupttakt 210 des Kanals für diesen Takt aus, weist die Synchronisiereinheit 30aa an, die neue Zeitsteuerungsprogrammierung zu aktivieren, und deaktiviert das Kanaländerungsbereitschaftssignal 230aa. Mit der nächsten ansteigenden Flanke des Kanalübertragungstakts 500aa wird das Ortsempfangssignal 520aa" inaktiv, wobei der vom Gate gesteuerte Haupttakt 210aa wieder freigeschaltet wird.
• Die Vorteile dieser Realisierung sind die schmalen Schnittstellen und eine beinahe unbegrenzte Zahl an Orten i.
• Es versteht sich, daß die zur Realisierung der Erfindung verwendete Logik nicht auf die in den obigen Beispielen gegebene Logik beschränkt ist. Insbesondere ist es klar, daß anstelle der ODER-Gates (z. B. Gates 120, 130, 190 oder 170) UND-Gates oder andere logische Gates verwendet werden können, wobei die jeweiligen logischen Signale und Elemente dementsprechend angepaßt werden müssen.

Claims (6)

1. Mehrkanalanordnung (10), die folgendes umfaßt:

einen zentralen Haupttaktgeber (40) zur Erzeugung eines zentralen Haupttaktsignals (200);

eine Vielzahl von Kanälen (20aa...20zz), die mit Eingängen und/oder Ausgängen einer Vorrichtung (70) verbunden werden können und

Kanalhaupttaktmittel (150aa), die einem jeweiligen Kanal (20aa) der Vielzahl von Kanälen (20aa...20zz) zum Empfang des zentralen Haupttaktsignals (200) und zur Erzeugung eines Kanaltaktsignals (210aa) von dem zentralen Haupttaktsignal (200) zugeordnet sind,

gekennzeichnet durch

ein Signal zur kontinuierlichen Kanaltaktwahleinstellung (270aa) zur Modifikation des Kanaltakts (210aa) des jeweiligen Kanals (20aa) gemäß einer vorgegebenen Einstellung für den jeweiligen Kanal (20aa) und

Steuerungsmittel (120aa), das mit dem Kanalhaupttaktmittel (150aa) gekoppelt ist und welches das Signal zur kontinuierlichen Kanaltaktwahleinstellung (270aa) empfängt, zur Steuerung der Erzeugung des Kanaltakts (210aa) mittels des Signals zur kontinuierlichen Kanaltaktwahleinstellung (270aa).

2. Mehrkanalanordnung (10) gemäß Anspruch 1, in der die Vielzahl von Kanälen (20aa...20zz) mit Eingängen und/oder Ausgängen von einer Vorrichtung oder mehreren Vorrichtungen (70a...70z) verbunden werden können, wobei einer oder mehrere der Vielzahl von Kanälen (20aa...20zz) in Verbindung mit einer Vorrichtung oder mehreren Vorrichtungen (70a...70z) einen Ort bildet; die Mehrkanalanordnung (10) umfaßt des weiteren:

ein Ortstaktfreigabesignal (220i) zur Modifikation des Kanaltaktsignals (210aa) des jeweiligen Kanals (20aa) gemäß einer vorgegebenen Einstellung für den jeweiligen Ort,

wobei die Steuerungsmittel (120aa) des weiteren das Ortstaktfreigabesignal (220i) zur Steuerung der Erzeugung des Kanaltakts (210aa) mittels des Ortstaktfreigabesignals (220i) und der kontinuierlichen Kanaltaktwahleinstellung (270aa) empfängt.

3. Mehrkanalanordnung (10) gemäß Anspruch 2, in der das Ortstaktfreigabesignal (220i) eine geringere Priorität als das Signal zur kontinuierlichen Kanaltaktwahleinstellung (270aa) hat.

4. Mehrkanalanordnung (10) gemäß Anspruch 2, die des weiteren folgendes umfaßt:

mindestens ein Taktwechselmittel (60) zur Erzeugung des Ortstaktfreigabesignal (220i) für jeden jeweiligen Ort, wobei das jeweilige Ortstaktfreigabesignal (220i) an den jeweiligen Kanal / die jeweiligen Kanäle (20aa...20zz) dieses Orts angelegt wird, um eine Änderung des jeweiligen Kanaltaktsignals/der jeweiligen Kanaltaktsignale (210ii) an diesem Ort auszulösen, und

in der die Vielzahl der Kanäle (20aa...20zz) des weiteren umfaßt:

Mittel zur Ortswahl (100aa) zur Wahl des jeweiligen Ortstaktfreigabesignals (220aa') für diesen Kanal (20aa), um das jeweilige Kanaltaktsignal/die jeweiligen Kanaltaktsignale (210aa) an diesem Ort zu ändern, und

Mittel zur Kanalwahl (120aa) zur Wahl des jeweiligen Kanals (20aa) mittels des Signals zur kontinuierlichen Kanaltaktwahleinstellung (270aa), um das jeweilige Kanaltaktsignal (210aa) zu ändern.

5. Verwendung der Mehrkanalanordnung (10) von Anspruch 1 oder 2 in einer Testeranordnung und vorzugsweise in einem IC-Tester.

6. Verfahren zur Bereitstellung von Taktsignalen in einer Mehrkanalanordnung (10), das die folgenden Schritte umfaßt:

Erzeugung eines zentralen Haupttaktsignals (200);

Empfang des zentralen Haupttaktsignals (200) durch einen Kanal (20aa) aus einer Vielzahl von Kanälen (20aa...20zz) innerhalb der Mehrkanalanordnung (10);

Erzeugung eines Kanaltaktsignals (210aa) vom zentralen Haupttaktsignal (200) für den jeweiligen Kanal (200aa);

dadurch gekennzeichnet, daß es die folgenden Schritte umfaßt:

Modifikation des Kanaltakts (210aa) des jeweiligen Kanals (20aa) gemäß einer vordefinierten Einstellung eines Signals zur kontinuierlichen Kanaltaktwahleinstellung (270aa) und

Steuerung der Erzeugung des Kanaltaktsignals (210aa) mittels des Signals zur kontinuierlichen Kanaltaktwahleinstellung (270aa).