DE69721620T2

DE69721620T2 - Speicheranordnung und Verfahren zum Zugreifen auf die Speicher der Speicheranordnung

Info

Publication number: DE69721620T2
Application number: DE69721620T
Authority: DE
Inventors: Minoru Okamoto
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp
Priority date: 1996-03-11
Filing date: 1997-03-06
Publication date: 2003-11-06
Anticipated expiration: 2017-03-07
Also published as: EP0795827A1; US6289429B2; US20010002482A1; DE69721620D1; EP0795827B1

Description

HINTERGRUND DER ERFINDUNG

1. GEBIET DER ERFINDUNG:

Die vorliegende Erfindung betrifft eine Speichervorrichtung und ein Verfahren zum Zugreifen auf Speicher der Speichervorrichtung.

2. BESCHREIBUNG DES STANDES DER TECHNIK

Normalerweise wird ein Typ von LSIs (großintegrierte Schaltkreise), die als DSPs (Prozessoren für digitale Signalverarbeitung) bezeichnet werden, in verschiedenen Arten von Geräten eingesetzt, da digitale Signale auf immer mehr Gebieten verarbeitet werden. Ein DSP führt Rechenoperationen digitaler Signale mit hoher Effizienz aus und umfasst somit im Allgemeinen einen Mechanismus zum Lesen von Daten, die einer Vielzahl von Worten (in den meisten Fällen zwei Worte) innerhalb eines Maschinen-Zyklus entsprechen. Eine CPU (zentrale Verarbeitungseinheit) ist in einem Gerät zusammen mit dem DSP zum Zweck der Steuerung verschiedener peripherer Schaltungen, einschließlich des DSP, eingesetzt. Eine CPU führt hauptsächlich Bestimmungen unter verschiedenen Bedingungen und logische Verknüpfungen durch, und liest damit im Wesentlichen Daten, die einem Wort innerhalb eines Maschinen-Zyklus entsprechen.
Mit Bezug auf Fig. 7 wird jetzt eine beispielhafte Operation des DSP zum Lesen von Daten aus einem Speicher beschrieben.
Ein Befehl (nicht dargestellt) wird in einen Steuerabschnitt 301 eingegeben. Wenn der in den Steuerabschnitt 301 eingegebene Befehl den Befehl zum Lesen von Daten aus den beiden Speichern 310 und 320 gibt, gibt der Steuerabschnitt 301 einem Adressen-Erzeugungs-Abschnitt 315 einen Befehl, jeweils zwei Adressen 317 und 327 an die Speicher 310 und 320 auszugeben. Die Adresse 317 definiert die Stelle der zu lesenden Daten im Speicher 310. Die Adresse 327 definiert die Stelle der zu lesenden Daten im Speicher 320.
Der Adressen-Erzeugungs-Abschnitt 315 gibt die Adresse 317 an den Speicher 310 und die Adresse 327 an den Speicher 320 aus. Die Adresse 317 weist zum Beispiel den Wert 0002h auf. Die Adresse 327 weist zum Beispiel den Wert 0003h auf. Hierbei zeigt der Buchstabe h den Wert der Adresse an und ist hexadezimal dargestellt.
Die Werte der vom Adressen-Erzeugungs-Abschnitt 315 ausgegebenen Adressen 317 und 327 liegen im Bereich von 0000h bis zu den höchstmöglichen Werten, die jeweils durch die Speicherkapazitäten der Speicher 310 und 320 definiert werden. Wenn die Speicherkapazität des Speichers 310 1K Worte ist, gibt der Adressen-Erzeugungs-Abschnitt 315 die Adresse 317 mit einem Wert im Bereich von 0000h bis 03FFh an den Speicher 310 aus.
Der Steuerabschnitt 301 aktiviert ein Lesesignal 311 für den Speicher 310 und außerdem ein Lesesignal 321 für den Speicher 320.
Wenn das Lesesignal 311 aktiv ist, gibt der Speicher 310 die an einer von der Adresse 317 (zum Beispiel 0002h) bestimmten Stelle gespeicherten Daten 318 an den Rechenoperationsabschnitt 330 aus. Ebenso gibt der Speicher 320, wenn das Lesesignal 321 aktiv ist, Daten 328 an den Rechenoperationsabschnitt 330 aus, die an der durch die Adresse 327 (zum Beispiel 0003 h) bestimmten Stelle gespeichert sind.
Der Rechenoperationsabschnitt 330 führt eine auf den Daten 318 und 328 basierende Rechenoperation durch.
Wie oben beschrieben, greift die CPU auf den Speicher auf der Basis des Ein-Wort-Innerhalb-Eines-Maschinen-Zyklus zu. Das Verfahren zum Bestimmen der Stelle der Daten im Speicher durch die CPU unterscheidet sich vom Verfahren zum Bestimmen der Stelle der Daten im Speicher durch die DSP dadurch, dass die CPU die Stelle der Daten im Speicher bestimmt, auf die mittels einer Adresse zugegriffen werden soll.
Die Techniken zur mikroskopischen Verarbeitung der LSI's haben sich rasch entwickelt, wobei es heute möglich ist, eine CPU und einen DSP, die die Stelle der Daten im Speicher auf unterschiedliche Weise bestimmen, auf einem Chip einzubauen.
Das oben beschriebene System ist für den folgenden Punkt jedoch nachteilig. In dem Fall, in dem die CPU und der DSP, die die Stelle der Daten im Speicher auf jeweils unterschiedliche Weise bestimmen, auf einem Chip eingebaut sind und sowohl der DSP als auch die CPU auf die Speicher 310 und 320 zugreifen, ist entweder der Speicher 310 oder der Speicher 320, die für den DSP zugreifbar sind, nicht für die CPU zugreifbar. Der Grund dafür ist, dass, da die Adresse für die Stellen in jedem der Speicher 310 und 320 von 0000h bestimmt wird, die CPU die Stelle der Daten in nur einem der Speicher 310 oder 320 bestimmen kann.
Darüber hinaus muss, in dem Fall, in dem die CPU die Daten entsprechend zwei Worten in den Speicher (zum Beispiel den Speicher 310) schreibt, und dann der DSP eine Berechnung der Daten entsprechend den zwei Worten durchführt, der DSP die Daten entsprechend einem der beiden Worte zum anderen Speicher (zum Beispiel den Speicher 320) übertragen. Das oben beschriebene System ist außerdem nachteilig dadurch, dass die Ausführung solcher Verarbeitung, die sich nicht auf die Rechenoperation bezieht, das Leistungsverhalten des DSP stören kann.
Im IBM TECHNICAL DISCLOSURE BULLETIN, Band 7, Nr. 5, Okt, 1964 New York US, Seiten 352-353, XP002030915 Thomas: "Shared memory addressing system" wird offenbart, dass jeder Computer in einem Adressiersystem mit gemeinsamen Speicher seinen eigenen Speicher direkt adressieren kann und auch jeden Speicher in dem System, einschließlich seines eigenem, über eine Speicher-Ansteuer-Einheit adressieren kann. Es sind drei Computer A, B und C vorgesehen. Jeder hat seinen jeweils eigenen 32K Speicher, und adressiert ihn direkt im Standardmodus mit den Adressen 00,000 bis 77,777. Jeder Computer ist außerdem mit einer Speicher-Ansteuer-Einheit verbunden. Das System kann auch einen Großspeicher enthalten, der nur über die Speicher-Ansteuer-Einheit zugänglich ist. Für den Zugriff auf einen beliebigen Speicher im gemeinsamen Modus liefert ein Computer eine Adresse an die Speicher-Ansteuer- Einheit, die von den Ziffern hoher Ordnung der Adresse einen Speicher auswählt und von den Ziffern niedriger Ordnung der Adresse das passende Wort von so einem ausgewählten Speicher auswählt.

ZUSAMMENFASSUNG DER ERFINDUNG

Gemäß einem Aspekt der Erfindung enthält eine Speichervorrichtung einen ersten Speicher, einen zweiten Speicher, einen ersten Prozessor zum Erzeugen einer ersten Adresse zum Definieren einer Stelle, auf welche in dem ersten Speicher zugegriffen werden soll und einer zweiten Adresse zum Definieren einer Stelle, auf welche in dem zweiten Speicher zugegriffen werden soll, innerhalb eines Maschinen-Zyklus; einen zweiten Prozessor zum Erzeugen einer dritten Adresse, und einen Speicher-Steuer-Abschnitt zum Steuern eines Zugriffs auf den ersten Speicher und eines Zugriffs auf den zweiten Speicher, wobei der Speicher-Steuer-Abschnitt einen Adressen-Umwandlungs- Abschnitt aufweist zum Umwandeln der dritten Adresse, um so entweder die erste Adresse oder die zweite Adresse darzustellen.
In einem Ausführungsbeispiel der Erfindung wandelt der Adressen-Umwandlungs-Abschnitt die dritte Adresse um, um die erste Adresse oder die zweite Adresse darzustellen durch das Subtrahieren eines vorgegebenen Wertes von einem Wert der dritten Adresse.
In einem weiteren Ausführungsbeispiel der Erfindung wandelt der Adressen-Umwandlungs-Abschnitt die dritte Adresse um, um die erste Adresse oder die zweite Adresse darzustellen durch das Setzen eines vorgegebenen Bits der dritten Adresse auf entweder "1" oder "0".
In noch einem weiteren Ausführungsbeispiel der Erfindung sind der erste Prozessor, der zweite Prozessor und der Speicher- Steuer-Abschnitt auf einem einzigen Halbleiterchip vorgesehen.
In noch einem weiteren Ausführungsbeispiel der Erfindung sind der erste Speicher und der zweite Speicher jeweils ein Single-Port-Speicher.
In einem weiteren Ausführungsbeispiel weist die Speichervorrichtung ferner eine Entscheidungsschaltung zum Entscheiden über eine Zugriffsanfrage von dem ersten Prozessor und dem zweiten Prozessor auf.
Gemäß einer weiteren Ausführungsform der Erfindung umfasst eine Speichervorrichtung einen ersten Speicher, einen zweiten Speicher, einen Prozessor zum Erzeugen einer ersten Adresse zum Definieren einer Stelle, auf die im ersten Speicher zugegriffen werden soll, einer zweiten Adresse zum Definieren einer Stelle, auf die im zweiten Speicher zugegriffen werden soll, und einer dritten Adresse; und einem Speicher-Steuer-Abschnitt zum Steuern eines Zugriffs auf den ersten Speicher und eines Zugriffs auf den zweiten Speicher, wobei der Speicher-Steuer- Abschnitt einen Adressen-Umwandlungs-Abschnitt aufweist zum Umwandeln der dritten Adresse, um entweder die erste Adresse oder die zweite Adresse darzustellen, wobei wenn die ersten und zweiten Adressen erzeugt werden, ein Zugriff auf die ersten und zweiten Speicher in einem Maschinen-Zyklus zur Verfügung gestellt wird.
Nach einer noch weiteren Ausführungsform der Erfindung umfasst ein Verfahren zum Zugreifen auf einen ersten Speicher und einen zweiten Speicher in einer Speichervorrichtung die Schritte zum Erzeugen einer ersten Adresse zum Definieren einer Steile, auf die in dem ersten Speicher zugegriffen werden soll und einer zweiten Adresse zum Definieren einer Stelle, auf die in dem zweiten Speicher innerhalb eines Maschinen-Zyklus zurückgegriffen werden soll; das Erzeugen einer dritten Adresse; und das Steuern eines Zugriffs auf den ersten Speicher und eines Zugriffs auf den zweiten Speicher. Der Schritt des Steuerns umfasst den Schritt des Umwandelns der dritten Adresse, um entweder die erste Adresse oder die zweite Adresse darzustellen.
In einem Ausführungsbeispiel der Erfindung umfasst der Schritt des Umwandelns den Schritt des Subtrahierens eines vorgegebenen Wertes von einem Wert der dritten Adresse.
In einem weiteren Ausführungsbeispiel der Erfindung umfasst der Schritt des Umwandelns den Schritt des Setzens eines vorgegebenen Bits der dritten Adresse auf entweder "1" oder "0".
In einem weiteren Ausführungsbeispiel umfasst das Verfahren außerdem den Schritt des Entscheidens einer Zugriffsanfrage von dem ersten Prozessor und dem zweiten Prozessor.
Somit macht die hier beschriebene Erfindung die Vorteile (1) der Bereitstellung einer Speichervorrichtung und eines Verfahrens zum Zugreifen auf die Speicher der Speichervorrichtung zum Realisieren eines effizienten Speicherzugriffs von einer CPU und einem DSP möglich, in dem Fall, in dem die CPU eine Adresse erzeugt und der DSP zwei Adressen erzeugt, und (2) der Bereitstellung einer Speichervorrichtung und eines Verfahrens zum Zugreifen auf die Speicher der Speichervorrichtung zum Realisieren eines effizienten Speicherzugriffs in dem Fall, in dem ein Prozessor eine Adresse und zwei Adressen erzeugt.
Diese und andere Vorteile der vorliegenden Erfindung werden für Fachleute durch das Lesen und Verstehen der folgenden ausführlichen Beschreibung mit Bezug auf die begleitenden Abbildungen deutlich.

KURZE BESCHREIBUNG DER ZEICHNUNGEN

Es zeigen:
Fig. 1 ein Bockschaltbild einer Speichervorrichtung gemäß einem ersten Beispiel der vorliegenden Erfindung;
Fig. 2 ein Beispiel eines vorgegebenen Umwandlungssystems, dass verwendet wird, um eine durch eine CPU in der Speichervorrichtung gemäß der vorliegenden Erfindung erzeugte Adresse umzuwandeln;
Fig. 3 den Aufbau eines Speicher-Steuer-Abschnittes in der in Fig. 1 dargestellten Speichervorrichtung;
Fig. 4 den Aufbau eines mit dem in Fig. 3 dargestellten Speicher- Steuer-Abschnittes austauschbaren Speicher-Steuer- Abschnittes;
Fig. 5 ein Blockschaltbild einer Speichervorrichtung gemäß einem zweiten Beispiel der vorliegenden Erfindung;
Fig. 6 ein Blockschaltbild einer Speichervorrichtung gemäß einem dritten Beispiel der vorliegenden Erfindung;
Fig. 7 den Aufbau eines herkömmlichen DSP.

BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSBEISPIELE

Im Folgenden wird die vorliegende Erfindung durch veranschaulichende, aber nichteinschränkende Beispiele mit Bezug auf die begleitenden Zeichnungen beschrieben.

Beispiel 1

Fig. 1 ist ein Blockschaltbild eines Speichers 1 gemäß einem ersten Beispiel der vorliegenden Erfindung.
Gemäß Fig. 1 umfasst die Speichervorrichtung 1 die Speicher 150 und 160. Die Speicher 150 und 160 sind jeweils ein Single-Port-Speicher.
Die Speichervorrichtung 1 umfasst außerdem eine CPU 110, einen DSP 120 und einen Speicher-Steuer-Abschnitt 140.
Die CPU 110 ist mit den Speichern 150 und 160 über einen Datenbus 105 verbunden.
Die CPU 110 umfasst einen Rechenoperationsabschnitt 112, einen Adressen-Erzeugungs-Abschnitt 116 und einen Steuerabschnitt 118.
Der Rechenoperationsabschnitt 112 verarbeitet die in den Rechenoperationsabschnitt 112 über den Datenbus 105 eingegebenen Daten.
Der Adressen-Erzeugungs-Abschnitt 116 erzeugt eine Adresse 114. Die Adresse 114 definiert eine Stelle, auf welche im Speicher 150 zugegriffen werden soll oder eine Stelle, auf welche im Speicher 160 zugegriffen werden soll. Die Adresse 114 wird, zum Beispiel, durch 16-Bit-Daten dargestellt.
Der Steuerabschnitt 118 gibt ein Steuersignal 117 aus, das den Befehl zum Lesen oder Schreiben von Daten in den Speicher- Steuer-Abschnitt 140 gibt. Der Steuerabschnitt 118 steuert auch den Rechenoperationsabschnitt 112 und den Adressen- Erzeugungs-Abschnitt 116.
Der DSP 120 ist mit dem Speicher 150 über den Datenbus 105 und mit dem Speicher 160 über den Datenbus 106 verbunden.
Der DSP 120 umfasst einen Rechenoperationsabschnitt 122, einen Adressen-Erzeugungs-Abschnitt 126 und einen Steuerabschnitt 128.
Der Rechenoperationsabschnitt 122 verarbeitet Daten, die in den Rechenoperationsabschnitt 122 über die Datenbusse 105 und 106 eingegeben wurden.
Der Adressen-Erzeugungs-Abschnitt 126 erzeugt zwei Adressen 124 und 125, die voneinander unabhängig sind. Die Adresse 124 definiert eine Stelle, auf welche im Speicher 150 zugegriffen werden soll und die Adresse 125 definiert eine Stelle, auf welche im Speicher 160 zugegriffen werden soll. Die Adressen 124 und 125 werden jeweils, zum Beispiel, durch 16-Bit-Daten dargestellt.
Der Steuerabschnitt 128 gibt zwei Steuersignale 134 und 135 aus, die den Befehl zum Lesen oder Schreiben von Daten in den Speicher-Steuer-Abschnitt 140 geben. Die Steuersignale 134 und 135 sind voneinander unabhängig. Der Steuerabschnitt 128 steuert außerdem den Rechenoperationsabschnitt 122 und den Adressen-Erzeugungs-Abschnitt 126.
Der Speicher-Steuer-Abschnitt 140 steuert den Zugriff zum Speicher 150 und außerdem den Zugriff zum Speicher 160. Der Speicher-Steuer-Abschnitt 140 empfängt die Adresse 114 und das Steuersignal 117 von der CPU 110 und empfängt die Adressen 124 und 125 und die Steuersignale 134 und 135 vom DSP 120. Der Speicher-Steuer-Abschnitt 140 gibt eine Adresse 152 und ein Steuersignal 154 an den Speicher 150 aus und gibt eine Adresse 162 und ein Steuersignal 164 an den Speicher 160 aus.
Wenn die CPU 110 den Befehl zum Lesen oder Schreiben von Daten gibt, aktiviert der Steuerabschnitt 118 in der CPU 110 das Steuersignal 117.
Wenn das Steuersignal 117 aktiv ist, wandelt der Speicher- Steuer-Abschnitt 140 die Adresse 114 in die Adresse 152 oder 162 gemäß einem vorgegebenen Umwandlungssystem um.
Fig. 2 zeigt ein Beispiel des vorgegebenen Umwandlungssystems.
In diesem Beispiel weist der Speicher 150 eine Speicherkapazität von 1K Worten auf und der Speicher 160 weist eine Speicherkapazität von 2K Worten auf. Für die Stellen in den Speichern 150 und 160 werden die Adressen nacheinander von jeweils 0000h bis zu einem maximalen Wert bestimmt.
Gemäß Fig. 2 aktiviert der Speicher-Steuer-Abschnitt 140, wenn sich der Wert der Adresse 114 in einem Bereich von 0000h bis 03FFh befindet, das Steuersignal 154 und gibt die Adresse 114 an den Speicher 150 als Adresse 152 aus. Wie oben beschrieben, zeigt der Buchstabe h an, dass der Wert der Adresse hexadezimal dargestellt wird.
Wenn der Wert der Adresse 114 gleich oder größer als 0400h ist, aktiviert der Speicher-Steuer-Abschnitt 140 das Steuersignal 164 und gibt einen Wert, der durch das Subtrahieren des vorgegebenen Wertes 0400h vom Wert der Adresse 114 erreicht wird, an den Speicher 160 als Adresse 162 aus.
Wenn, zurückkehrend zu Fig. 1, der DSP 120 den Befehl zum Lesen oder Schreiben von Daten gibt, aktiviert der Steuerabschnitt 128 im DSP 120 das Steuersignal 134 oder 135.
Wenn das Steuersignal 134 aktiv ist, aktiviert der Speicher Steuer-Abschnitt 140 das Steuersignal 154 und gibt die Adresse 124 an den Speicher 150 als die Adresse 152 aus.
Wenn das Steuersignal 135 aktiv ist, aktiviert der Speicher- Steuer-Abschnitt 140 das Steuersignal 164 und gibt die Adresse 125 an den Speicher 160 als die Adresse 162 aus.
Fig. 3 zeigt einen beispielhaften Aufbau des Speicher- Steuer-Abschnitts 140. Der in Fig. 3 dargestellte Speicher-Steuer- Abschnitt 140 hat die Funktion, eine Zugriffsanfrage von der CPU 110 mit höherer Priorität eher als eine Zugriffsanfrage vom DSP 120 zu empfangen.
Der Speicher-Steuer-Abschnitt 140 umfasst eine Adressen- Umwandlungs-Schaltung 600 und Auswahlschaltungen bzw. Ansteuerungsschaltungen 610, 620, 630 und 640.
Das Steuersignal 117 wird in die Adressen-Umwandlungs- Schaltung 600 und in die Ansteuerungsschaltungen 610, 620, 630 und 640 eingegeben.
Wenn das Steuersignal 117 aktiv ist, prüft die Adressen- Umwandlungs-Schaltung 600 den Wert der Adresse 114. Wenn sich der Wert der Adresse 114 im Bereich von 0000h bis 03FFh befindet, schaltet die Adressen-Umwandlungs-Schaltung 600 ein Steuersignal 601 an und gibt die Adresse 114 an die Ansteuerungsschaltungen 610 und 620 als eine Adresse 603 aus. Wenn der Wert der Adresse 114 gleich oder größer als 0400 h ist, schaltet die Adressen-Umwandlungs-Schaltung 600 das Steuersignal 602 an und gibt einen Wert, der durch das Subtrahieren des vorgegebenen Wertes 0400 h vom Wert der Adresse 114 erreicht wird, an die Ansteuerungsschaltungen 610 und 620 als eine Adresse 603 aus.
Die Ansteuerungsschaltung 610 gibt selektiv die Adresse 603 aus, wenn das Steuersignal 117 aktiv ist, und gibt ansonsten die Adresse 124 aus. Die Ausgabe von der Ansteuerungsschaltung 610 wird dem Speicher 150 als die Adresse 152 zugeführt,
Die Ansteuerungsschaltung 620 gibt selektiv die Adresse 603 aus, wenn das Steuersignal 117 aktiv ist, und gibt ansonsten die Adresse 125 aus. Die Ausgabe von der Ansteuerungsschaltung 620 wird dem Speicher 160 als die Adresse 162 zugeführt.
Die Ansteuerungsschaltung 630 gibt selektiv das Steuersignal 601 aus, wenn das Steuersignal 117 aktiv ist, und gibt ansonsten das Steuersignal 134 aus. Die Ausgabe von der Ansteuerungsschaltung 630 wird dem Speicher 150 als das Steuersignal 154 zugeführt.
Die Ansteuerungsschaltung 640 gibt selektiv das Steuersignal 602 aus, wenn das Steuersignal 117 aktiv ist, und gibt ansonsten das Steuersignal 135 aus. Die Ausgabe von der Ansteuerungsschaltung 640 wird dem Speicher 160 als das Steuersignal 164 zugeführt.
Fig. 4 zeigt einen beispielhaften Aufbau des Speicher- Steuer-Abschnitts 140a, der durch den Speicher-Steuer-Abschnitt 140 ersetzbar ist. Eine Entscheidungsschaltung 700 ist zum Entscheiden einer Zugriffsanfrage von der CPU 110 und einer Zugriffsanfrage vom DSP 120 vorgesehen.
Die Entscheidungsschaltung 700 gibt ein Steuersignal 717 entsprechend den Steuersignalen 117, 134 und 135 aus. Wenn der Zugriffsanfrage von der CPU 110 Vorrang gegeben wurde, aktiviert die Entscheidungsschaltung 700 das Steuersignal 717. Wenn der Zugriffsanfrage vom DSP 120 Vorrang gegeben wurde, aktiviert die Entscheidungsschaltung 700 das Steuersignal 717 nicht.
Der Speicher-Steuer-Abschnitt 140a hat im Wesentlichen den gleichen Aufbau wie der des Speicher-Steuer-Abschnitts 140, außer dass das Steuersignal 717 in die Ansteuerungsschaltungen 610, 620, 630 und 640 im Speicher-Steuer-Abschnitt 140, an Stelle des Steuersignals 117 eingegeben wird. Zuvor erörterte identische Elemente mit Bezug auf Fig. 3 tragen in Fig. 4 identische Bezugszahlen und deren Beschreibungen werden weggelassen.
Im Folgenden werden beispielhafte Operationen der Speichervorrichtung 1 hauptsächlich mit Bezug auf Fig. 1 beschrieben.
(1) Der DSP 120 liest die an 0002h im Speicher 150 und an 0003h im Speicher 160 gespeicherten Daten in folgender Weise.
Schritt 1: Der Steuerabschnitt 128 im DSP 120 gibt die Steuersignale 134 und 135 aus, wenn sie aktiv sind, die den Befehl zum Lesen der Daten an den Speicher-Steuer-Abschnitt 140 geben. Der Adressen-Erzeugungs-Abschnitt 126 gibt die Adresse 124 mit dem Wert 0002h und die Adresse 125 mit dem Wert 0003h an den Speicher-Steuer-Abschnitt 140 aus.
Schritt 2: Da sowohl das Steuersignal 134 als auch das Steuersignal 135 aktiv sind, gibt der Speicher-Steuer-Abschnitt 140 die Adresse 124 an den Speicher 150 als die Adresse 152 und die Adresse 125 an den Speicher 160 als die Adresse 162 aus. Der Speicher-Steuer-Abschnitt 140 gibt außerdem das Steuersignal 154, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher 150 aus und gibt das Steuersignal 164, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher 160 aus. Infolgedessen werden die Daten im Speicher 150 von 0002h und im Speicher 160 von 0003h gelesen. Die von 0002h gelesenen Daten im Speicher 150 werden in den Rechenoperationsabschnitt 122 im DSP 120 über den Datenbus 105 eingegeben. Die von 0003h im Speicher 160 gelesenen Daten werden ebenfalls in den Rechenoperationsabschnitt 122 über den Datenbus 106 eingegeben.
(2) Die CPU 110 liest die an 0002h im Speicher 150 gespeicherten Daten in folgender Weise.
Schritt 1: Der Steuerabschnitt 118 in der CPU 110 gibt das Steuersignal 117, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher-Steuer-Abschnitt 140 aus. Der Adressen-Erzeugungs-Abschnitt 116 gibt die Adresse 114 mit dem Wert 0002h an den Speicher-Steuer-Abschnitt 140 aus.
Schritt 2: Da das Steuersignal 117 aktiv ist und sich in einem Bereich von 0000h bis 03FFh befindet, gibt der Speicher-Steuer- Abschnitt 140 die Adresse 114 an den Speicher 150 als Adresse 152 und das Steuersignal 154, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher 150 aus. Infolgedessen werden die Daten von 0002h im Speicher 150 gelesen. Die von 0002h im Speicher 150 gelesenen Daten werden in den Rechenoperationsabschnitt 112 in der CPU 110 über den Datenbus 105 eingegeben.
(3) Die CPU 110 liest die an 0003h im Speicher 160 gespeicherten Daten in der folgenden Weise:
Schritt 1: Der Steuerabschnitt 118 in der CPU 110 gibt das Steuersignal 117, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher-Steuer-Abschnitt 140 aus. Der Adressen-Erzeugungs-Abschnitt 116 gibt die Adresse 114 mit dem Wert 0403h an den Speicher-Steuer-Abschnitt 140 aus.
Schritt 2: Da das Steuersignal 117 aktiv ist und die Adresse 114 größer ist als 0400h, gibt der Speicher-Steuer-Abschnitt 140 einen Wert, der durch das Subtrahieren des vorgegebenen Wertes 0400h vom Wert 0403h der Adresse 114 (z. B. den Wert 0003h) an den Speicher 160 als Adresse 162 und das Steuersignal 164, wenn es aktiv ist (das den Befehl zum Lesen der Daten gibt) an den Speicher 160 aus. Infolgedessen werden die Daten von 0003h im Speicher 160 gelesen. Die von 0003h im Speicher 160 gelesenen Daten werden in den Rechenoperationsabschnitt 112 in der CPU 110 über den Datenbus 105 eingegeben.
Auf diese Weise wandelt der Speicher-Steuer-Abschnitt 140 die Adresse 114 in die Adresse 152 oder 162 um und aktiviert das Steuersignal 154 oder 164 in Übereinstimmung damit, ob sich der Wert der durch den Adressen-Erzeugungs-Abschnitt 116 in der CPU 110 erzeugten Adresse 114 in einem vorgegebenen Bereich befindet oder nicht. Somit kann auf die beiden Speicher 150 und 160 mittels einer Adresse 114 zugegriffen werden.

Beispiel 2

Fig. 5 ist ein Blockschaltbild einer Speichervorrichtung 2 gemäß einem zweiten Beispiel der vorliegenden Erfindung.
Gemäß Fig. 5 umfasst die Speichervorrichtung 2 die Speicher 550 und 560. Die Speicher 550 und 560 sind jeweils ein Dual-Port-Speicher.
Die Speichervorrichtung 2 umfasst weiterhin eine CPU 110, einen DSP 120 und einen Speicher-Steuer-Abschnitt 140b.
Die CPU 110 und der DSP 120 haben beide den gleichen Aufbau wie die, die in Fig. 1 dargestellt sind. Die CPU 110 ist mit den Speichern 550 und 560 über den Datenbus 505 verbunden.
Der DSP 120 ist mit dem Speicher 550 über den Datenbus 105 und mit dem Speicher 560 über den Datenbus 106 verbunden.
Wenn die CPU 110 den Befehl zum Lesen oder Schreiben von Daten gibt, aktiviert der Steuerabschnitt 118 in der CPU 110 ein Steuersignal 117.
Wenn das Steuersignal 117 aktiv ist, wandelt der Speicher- Steuer-Abschnitt 140b eine Adresse 114 in eine Adresse 552 oder 562 gemäß einem vorgegebenen Umwandlungssystem um. Das Umwandlungssystem ist zum Beispiel in Fig. 2 dargestellt.
Wenn sich der Wert der Adresse 114 im Bereich von 0000h bis 03FFh befindet, aktiviert der Speicher-Steuer-Abschnitt 140b ein Steuersignal 554 und gibt die Adresse 114 an den Speicher 550 als Adresse 552 aus.
Wenn das Steuersignal 554 aktiv ist, gibt der Speicher 550 Daten an einer von der Adresse 552 durch den Datenbus 505 bestimmten Stelle ein oder aus.
Wenn der Wert der Adresse 114 gleich oder größer ist als 0400h, aktiviert der Speicher-Steuer-Abschnitt 140b ein Steuersignal 564 und gibt einen Wert, der durch das Subtrahieren des vorgegebenen Wertes 0400h von dem Wert der Adresse 114 erreicht wird, an den Speicher 560 als die Adresse 562 aus.
Wenn das Steuersignal 564 aktiv ist, gibt der Speicher 560 Daten an einer von der Adresse 562 durch den Datenbus 505 bestimmten Stelle ein oder aus.
Wenn das Steuersignal 117 nicht aktiv ist, aktiviert der Speicher-Steuer-Abschnitt 140b das Steuersignal 554 oder 564 nicht.
Wenn, zurückkehrend zur Fig. 5, der DSP 120 den Befehl zum Lesen oder Schreiben von Daten gibt, aktiviert ein Steuerabschnitt 128 im DSP 120 ein Steuersignal 134 oder 135.
Wenn das Steuersignal 134 aktiv ist, gibt der Speicher 550 Daten an einer von der Adresse 124 durch den Datenbus 105 bestimmten Stelle ein oder aus.
Wenn das Steuersignal 135 aktiv ist, gibt der Speicher 560 Daten an einer von der Adresse 125 durch den Datenbus 106 bestimmten Stelle ein oder aus.
Auf diese Weise wandelt der Speicher-Steuer-Abschnitt 140b die Adresse 114 in die Adresse 552 oder 562 um und aktiviert das Steuersignal 554 oder 564 in Übereinstimmung damit, ob sich der von einem Adressen-Erzeugungs-Abschnitt 116 in der CPU 110 erzeugte Wert der Adresse 114 in einem vorgegebenen Bereich befindet oder nicht. Somit kann auf die beiden Speicher 550 und 560 mittels einer Adresse 114 zugegriffen werden.

Beispiel 3

Fig. 6 ist ein Blockschaltbild eines Speichers 3 nach einem dritten Beispiel der vorliegenden Erfindung.
Gemäß Fig. 6 umfasst die Speichervorrichtung 3 die Speicher 150 und 160. Die Speicher 150 und 160 sind jeder ein Single-Port-Speicher.
Die Speichervorrichtung 3 umfasst weiterhin einen Prozessor 820 und einen Speicher-Steuer-Abschnitt 840. Der Prozessor 820 ist mit den Speichern 150 und 160 über einen Datenbus 805 verbunden. Der Prozessor 820 ist ebenso mit dem Speicher 150 über den Datenbus 105 und mit dem Speicher 160 über den Datenbus 106 verbunden.
Der Prozessor 820 umfasst einen Rechenoperationsabschnitt 822, einen Adressen-Erzeugungs- Abschnitt 826 und einen Steuerabschnitt 828.
Der Rechenoperationsabschnitt 822 verarbeitet Daten, die in den Adressen-Erzeugungs-Abschnitt 826 über die Datenbusse 105 und 106 eingegeben werden.
Der Adressen-Erzeugungs-Abschnitt 826 erzeugt eine Adresse 814. Die Adresse 814 definiert eine Stelle, auf welche im Speicher 150 zugegriffen werden soll oder eine Stelle, auf welche im Speicher 160 zugegriffen werden soll. Der Adressen- Erzeugungs-Abschnitt 826 erzeugt außerdem die Adressen 124 und 125. Die Adresse 124 definiert eine Stelle, auf welche im Speicher 150 zugegriffen werden soll, und die Adresse 125 definiert eine Stelle, auf welche im Speicher 160 zugegriffen werden soll.
Das Steuersignal 828 gibt die Steuersignale 817, 134 und 135 an den Speicher-Steuer-Abschnitt 840 aus. Der Steuerabschnitt 828 steuert außerdem den Rechenoperationsabschnitt 822 und den Adressen-Erzeugungs- Abschnitt 826.
Der Speicher-Steuer-Abschnitt 840 hat im Wesentlichen den gleichen Aufbau wie der des in Fig. 1 dargestellten Speicher- Steuer-Abschnitts 140, außer dass das Steuersignal 817 anstelle des Steuersignals 117 eingegeben wird und dass die Adresse 814 anstelle der Adresse 114 in den Speicher-Steuer-Abschnitt 840 eingegeben wird.
Zum Eingeben der von den Speichern 150 und 160 gelesenen Daten in den Steuerabschnitt 828 über den Datenbus 805, aktiviert der Steuerabschnitt 828 ein Steuersignal 817 und steuert den Adressen-Erzeugungs-Abschnitt 826, um die Adresse 814 zu erzeugen.
Wenn das Steuersignal 817 aktiv ist, wandelt der Speicher- Steuer-Abschnitt 840 die Adresse 814 in eine Adresse 152 oder 162 gemäß einem vorgegebenen Umwandlungssystem um. Das Umwandlungssystem ist zum Beispiel in Fig. 2 dargestellt.
Wenn sich der Wert der Adresse 814 im Bereich von 0000h bis 03FFh befindet, aktiviert der Speicher-Steuer-Abschnitt 840 ein Steuersignal 154 und gibt die Adresse 814 an den Speicher 550 als Adresse 152 aus.
Wenn der Wert der Adresse 814 gleich oder größer ist als 0400h, aktiviert der Speicher-Steuer-Abschnitt 840 ein Steuersignal 164 und gibt einen Wert, der durch das Subtrahieren des vorgegebenen Wertes 0400h von dem Wert der Adresse 814 erreicht wird, an den Speicher 160 als die Adresse 162 aus.
Zurückkehrend zur Fig. 6 entschlüsselt der Steuerabschnitt 828 die von den Speichern 150 und 160 gelesenen Daten als Befehle.
Zum Eingeben der von den Speichern 150 und 160 gelesenen Daten in den Rechenoperationsabschnitt 822 über die Datenbusse 105 und 106 oder zum Schreiben der vom Rechenoperationsabschnitt 822 an die Speicher 150 und 160 über die Datenbusse 105 und 106 ausgegebenen Daten aktiviert der Steuerabschnitt 828 das Steuersignal 134 oder 135 und steuert den Adressen-Erzeugungs-Abschnitt 826, um die Adressen 124 oder 125 zu steuern.
Wenn das Steuersignal 134 aktiv ist, aktiviert der Speicher- Steuer-Abschnitt 840 das Steuersignal 154 und gibt die Adresse 124 an den Speicher 150 als die Adresse 152 aus.
Wenn das Steuersignal 135 aktiv ist, aktiviert der Speicher- Steuer-Abschnitt 840 das Steuersignal 164 und gibt die Adresse 125 an den Speicher 160 als die Adresse 162 aus.
Auf diese Weise wandelt der Speicher-Steuer-Abschnitt 840 die Adresse 814 in die Adresse 152 oder 162 um und aktiviert das Steuersignal 154 oder 164 in Übereinstimmung damit, ob sich Wert der durch den Adressen-Erzeugungs-Abschnitt 826 erzeugten Adresse 814 in einem vorgegebenen Bereich befindet oder nicht. Somit kann auf die beiden Speicher 150 und 160 mittels einer Adresse 814 zugegriffen werden.
Im ersten, zweiten und dritten Beispiel wird die Adressenumwandlung durch das Subtrahieren des vorgegebenen Wertes 0400h vom Wert der Adresse 114 (oder der Adresse 814) durchgeführt. Der vorgegebene Wert ist nicht auf 0400h begrenzt. Der vorgegebene Wert kann ein beliebiger Wert sein, der die Speicherkapazität des jeweiligen Speichers 150 (oder 550) oder 160 (oder 560) übersteigt.
Alternativ kann die Adressenumwandlung durch andere Rechenoperationen als durch das Subtrahieren eines vorgegebenen Wertes vom Wert der Adresse 114 (oder der Adresse 814) durchgeführt werden. Wenn sich zum Beispiel der Wert der Adresse 114 (oder der Adresse 814) in einem vorgegebenen Bereich befindet, kann die Adressenumwandlung durch das Setzen eines spezifischen Bits der Adresse 114 (oder der Adresse 814) auf "1" oder "0" durchgeführt werden. Wenn die Adresse 114 (oder die Adresse 814) beispielsweise einen Wert von 0403h aufweist, wird das Bit 10 der Adresse 114 (oder der Adresse 814) zurückgesetzt. Damit ist der Wert der Adresse 114 (oder der Adresse 814) in 0003h umgewandelt.
Selbstverständlich sind die Bitbreiten der Adresse 114 (oder 814), der Adresse 124, der Adresse 125, der Adresse 152 (oder 552), und der Adresse 162 (oder 562) nicht auf die in den Beispielen beschriebenen Breiten beschränkt.
In einer Speichervorrichtung gemäß der vorliegenden Erfindung, werden durch einen ersten Prozessor eine erste Adresse, die die Stelle definiert, auf welche in einem ersten Speicher zugegriffen werden soll und eine zweite Adresse, die die Stelle definiert, auf welche in einem zweiten Speicher zugegriffen werden soll, erzeugt. Auf den ersten Speicher wird basierend auf der ersten Adresse zugegriffen, und auf den zweiten Speicher wird basierend auf der zweiten Adresse zugegriffen. Eine dritte Adresse wird durch einen zweiten Prozessor erzeugt. Die dritte Adresse wird durch einen Adressen-Umwandlungs-Abschnitt umgewandelt. Auf der Grundlage der durch die Umwandlung erlangten dritten Adresse, um entweder die erste oder die zweite Adresse darzustellen, wird auf den ersten oder den zweiten Speicher zugegriffen.
Somit ist es gemäß der vorliegenden Erfindung möglich, auf den ersten Speicher oder den zweiten Speicher, basierend auf zwei Adressen (der ersten Adresse und der zweiten Adresse), zuzugreifen und auch auf den ersten Speicher oder den zweiten Speicher, basierend auf einer Adresse (der dritten Adresse), zuzugreifen. Auf diese Weise kann ein Speicherzugriff sowohl vom ersten Prozessor als auch vom zweiten Prozessor mit zufrieden stellender Leistung realisiert werden.
In einer weiteren Speichervorrichtung gemäß der vorliegenden Erfindung werden zwei Adressen (die erste Adresse und die zweite Adresse) und eine Adresse (die dritte Adresse) in einem Prozessor erzeugt. Damit kann ein zufrieden stellend effizienter Speicherzugriff realisiert werden.

Claims

1. Speichervorrichtung mit

einem ersten Speicher (150);

einem zweiten Speicher (160);

einem ersten Prozessor (120) zum Erzeugen einer ersten Adresse (124) zum Definieren einer Stelle auf welche in dem ersten Speicher (150) zugegriffen werden soll und einer zweiten Adresse (125) zum Definieren einer Stelle, auf welche in dem zweiten Speicher (160) zugegriffen werden soll, innerhalb eines Maschinen-Zyklus,

einem zweiten Prozessor (110) zum Erzeugen einer dritten Adresse (114); und

einem Speicher-Steuer-Abschnitt (140) zum Steuern eines Zugriffs auf den ersten Speicher (150) und eines Zugriffs auf den zweiten Speicher (160), wobei der Speichersteuerabschnitt (140) einen Adressen-Umwandlungs-Abschnitt (600) aufweist zum Umwandeln der dritten Adresse (114), um so entweder die erste Adresse (124) oder die zweite Adresse (125) darzustellen.

2. Speichervorrichtung nach Anspruch 1, wobei der Adressen-Umwandlungs-Abschnitt (600) die dritte Adresse (114) umwandelt, um die erste Adresse (124) oder die zweite Adresse (125) darzustellen durch das Subtrahieren eines vorgegebenen Wertes von einem Wert der dritten Adresse (114).

3. Speichervorrichtung nach Anspruch 1, wobei der Adressen-Umwandlungs-Abschnitt (600) die dritte Adresse (114) umwandelt, um die erste Adresse (124) oder die zweite Adresse (125) darzustellen durch das Setzen eines vorgegebenen Bits der dritten Adresse auf entweder "1" oder "0".

4. Speichervorrichtung nach einem der Ansprüche 1 bis 3, wobei der erste Prozessor (120), der zweite Prozessor (110) und der Speichersteuerabschnitt (140) auf einem einzigen Halbleiterchip vorgesehen sind.

5. Speichervorrichtung nach einem der Ansprüche 1 bis 4, wobei der erste Speicher (150) und der zweite Speicher (160) jeweils einen Single-Port-Speicher sind.

6. Speichervorrichtung mit:

einem ersten Speicher (150);

einem zweiten Speicher (160);

einem Prozessor (120) zum Erzeugen einer ersten Adresse (124) zum Definieren einer Stelle, auf welche zugegriffen werden soll im ersten Speicher (150), einer zweiten Adresse (125) zum Definieren einer Stelle, auf welche zugegriffen werden soll im zweiten Speicher (160), und einer dritten Adresse (114); und

einem Speicher-Steuer-Abschnitt (140) zum Steuern eines Zugriffs auf den ersten Speicher (150) und eines Zugriffs auf den zweiten Speicher (160), wobei der Speicher- Steuer-Abschnitt (140) einen Adressen-Umwandlungs-Abschnitt (600) aufweist zum Umwandeln der dritten Adresse (114), um entweder die erste Adresse (124) oder die zweite Adresse (125) darzustellen,

wobei wenn die ersten und zweiten Adressen (124, 125) erzeugt werden, wird ein Zugriff auf den ersten und zweiten Speicher (150, 160) in einem Maschinen-Zyklus zur Verfügung gestellt.

7. Verfahren zum Zugreifen auf einen ersten Speicher (150) und einen zweiten Speicher (160) in einer Speichervorrichtung (1), wobei das Verfahren die Schritte aufweist:

Erzeugen einer ersten Adresse (124) zum Definieren einer Stelle, auf welche zugegriffen werden soll in dem ersten Speicher (150) und einer zweiten Adresse (125) zum Definieren einer Stelle, auf welche zugegriffen werden soll im zweiten Speicher (160) innerhalb eines Maschinen-Zyklus;

Erzeugen einer dritten Adresse (114); und

Steuern eines Zugriffs auf den ersten Speicher (150) und eines Zugriffs auf den zweiten Speicher (160);

wobei der Schritt des Steuerns den Schritt des Umwandelns der dritten Adresse (114), um entweder die erste Adresse (124) oder die zweite Adresse (125) darzustellen, umfasst.

8. Verfahren nach Anspruch 7, wobei der Umwandlungs-Schritt den Schritt des Subtrahierens eines vorgegebenen Wertes von einem Wert der dritten Adresse (114) umfasst.

9. Verfahren nach Anspruch 7, wobei der Schritt des Umwandelns den Schritt des Setzens eines vorgegebenen Bits der dritten Adresse (114) auf entweder "1" oder "0" umfasst.

10. Speichervorrichtung nach Anspruch 1, weiter aufweisend eine Entscheidungsschaltung (700) zum Entscheiden über eine Zugriffsanfrage von dem ersten Prozessor (120) und dem zweiten Prozessor (110).

11. Verfahren nach Anspruch 7, weiter aufweisend den Schritt des Entscheidens einer Zugriffsanfrage von dem ersten Prozessor (120) und dem zweiten Prozessor (110).