DK144546B - Databehandlingsapparat - Google Patents

Databehandlingsapparat Download PDF

Info

Publication number
DK144546B
DK144546B DK582973A DK582973A DK144546B DK 144546 B DK144546 B DK 144546B DK 582973 A DK582973 A DK 582973A DK 582973 A DK582973 A DK 582973A DK 144546 B DK144546 B DK 144546B
Authority
DK
Denmark
Prior art keywords
signal
delay
clock pulse
data
pulse width
Prior art date
Application number
DK582973A
Other languages
English (en)
Other versions
DK144546C (da
Inventor
G D Grant
Original Assignee
Amdahl Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amdahl Corp filed Critical Amdahl Corp
Publication of DK144546B publication Critical patent/DK144546B/da
Application granted granted Critical
Publication of DK144546C publication Critical patent/DK144546C/da

Links

Landscapes

  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Magnetic Resonance Imaging Apparatus (AREA)

Description

f - > V
dø) DANMARK I fe i
I® (12) FREMLÆGGELSESSKRIFT od 1 ί+ί+546 B
DIREKTORATET FOR PATENT- OG VAREMÆRKEVÆSENET
(21) Ansøgning nr. 5829/75 (51) Int.CI.3 G 06 F 1/04 (22) Indleveringsdag 29 · okt. 1975 (24) Løbedag 29· okt. 1975 (41) Aim. tilgængelig 1 · maj 197^· (44) Fremlagt 22. mar. 1982 (86) International ansøgning nr. - (86) International indleveringsdag - (85) Videreførelsesdag - (62) Stamansøgning nr. -
(30) Prioritet 50. okt. 1972, 502222, US
(71) Ansøger AMDAHL CORPORATION, Sunnyvale, US.
(72) Opfinder Glenn David Grant, US.
(74) Fuldmægtig Firmaet Chas. Hude.
(54) Databehan&lingsapparat.
Opfindelsen angår et databehandlingsapparat med en eller flere dataveje, idet forsinkelsen i hver af datavejene er mindre end en maksimal datavejsforsinkelse og større end en minimal datavejsforsinkelse, hvilket apparat indeholder et antal låsekredsløb for lagring af data, idet hvert af låsekredsløbene har en dataindgang og en dataudgang for E lagring af data på den respektive dataindgang ved klokimpulsstyring O d-Ω d- * 3 2 144546 og for tilvejebringelse af lagrede data på dataudgangen i en låseforsinkelsesperiode, der er mindre eller lig med den maksimale låseforsinkelse MLD, der er karakteristisk for apparatet, hvilket apparat desuden indeholder et klokimpulsorgan, som er forbundet med hvert af låsekredsløbene, og som genererer klokimpulser med en frekvens og en impulsbredde, hvorhos cyklustiden svarende til frekvensen er større end den maksimale datavejsforsinkelse, og hver af datavejene forløber fra dataudgangen af det første låsekredsløb til dataindgangen af det andet låsekredsløb, og data lagret i det første låsekredsløb ved en klokimpuls transmitteres via datavejen for lagring i det andet låsekredsløb ved næste klokimpuls, hvilket apparat desuden indeholder ledere for tilførsel af klokimpulser fra klok -impulsorganet til hvert af låsekredsløbene ned en klokskævhed, der er mindre end eller lig med den maksimale klokskævhed CS, hvorhos den minimale datavejsforsinkelse er større end summen af klokimpulsbred-den og klokskævheden.
Der kendes kant-triggede klokimpulsindretninger, som transmitterer information ved hjælp af for- eller bagkanterne af klokimpulserne, og som ofte benævnes AC-klokimpulser. Kant-triggede indretninger er imidlertid ikke helt tilfredsstillende som følge af støjfølsomhed og dårlige frekvenskarakteristiker og som følge af, at det er vanskeligt at styre tidstagningen ud fra for- og bagkanterne.
Der kendes desuden tærskelværdi-triggede klokimpulsindretninger, som transmitterer information på klokimpulsernes DC-niveau. Disse indretninger kaldes ofte DC-indretninger. De nødvendiggør imidlertid, at signalet er til stede i en periode, der er så stor, at der ved indgangsterminalen modtages tilstrækkelig meget energi til at ændre niveauet ved udgangen. Denne mindste periode er typisk den korteste tid, det tager systemet at skifte. Eftersom et låsekredsløb er det kredsløb, som giver den hurtigste oplagring, er den periodetid, som kaldes den maksimale låse-forsinkelse MLD, og som er tilknyttet låsekredsløbene, en parameter, der anvendes til karakterisering af impulsindretningens hurtighed. Andre parametre af betydning for hastigheden er klok-skævheden CS, den maksimale datavejsforsinkelse D og den ϊΐΙαΧ · minimale datavejsforsinkelse Dmin ·
Den maksimale låse-forsinkelse MLD, en klokimpuls kan forsinkes, er defineret som den impulsbredde - dvs. tidsintervallet fra forkanten til bagkanten - af en klokimpuls, som er tilstrækkelig til, at et 3 U4546 låsekredsløb eller et dermed ækvivalent kredsløb kan modtage og oplagre et indgangssignal og frembringe et pålideligt udgangssignal i afhængighed heraf.
Klok-skævheden er den maksimale forskel i tid imellem forkanten af to klokimpulser, og som skyldes forskelle i elektriske parametre af de forskellige veje,igennem hvilke klokimpulserne transmitteres.
Den maksimale datavejsforsinkelse Dmax defineres som det maksimale tidsinterval en datavej kan anvende til aflevering af et svar-udgangssignal efter tilførsel af et indgangssignal til datavejen. Den minimale datavejsforsinkelse Dm^n defineres som det minimale tidsinterval, datavejen anvender til afgivelse af et svar-udgangssignal efter tilførsel af et indgangssignal til datavejen. Den maksimale og den minimale datavejsforsinkelse er i stor udstrækning bestemt af antallet af logiske kredsløb og af forskellige kredsløbparametre.
Det er kendt at minimere det nødvendige antal kredsløb ved at lade klokimpulsgeneratoren afgive klokimpulssignaler med en impulsbredde, der er lig med den maksimale låseforsinkelse. Dette nødvendiggør, at den maksimale datavejsforsinkelse mindst er lig med klok-skævheden.
Det er imidlertid ikke helt tilfredsstillende, at den lige netop er lig med klok-skævheden. Hvis en datavej har en sådan forsinkelse, kan der nemlig ved en fejltagelse indføres data to gange under en klok-impulsperiode. Selv om de hidtil kendte klokimpulsgeneratorer til store hastigheder har kunnet fremstilles til rimelige priser, så er dette ofte sket på bekostning af, at der ikke er opnået den maksimale klok-impulsfrekvens og derfor ikke opnået den maksimale ydeevne.
Formålet med opfindelsen er at tilvejebringe et databehandlingsapparat med en klokimpulsindretning,som ved passende dimensionering af klok-impulsbredden giver en bedre kombination af ydeevne og pris.
Databehandlingsapparatet ifølge opfindelsen er ejendommeligt ved, at klokimpulsorganet omfatter midler, der bevirker at de genererede klokimpulser har en impulsbredde, der er væsentligt større end den maksimale låseforsinkelse MLD og maksimalt er lig med en værdi, der i hvert fald er større end summen af den maksimale låseforsinkelse og den maksimale klokskæv-hed CS. Herved opnås den bedst mulige ydeevne - omkostningerne taget i betragtning - ved passende valg af impulsbredden. Hvis man nemlig 4 144546 vælger en klokimpulsbred.de CPW, der er større end MLD (maksimal låseforsinkelse), minimeres omkostningerne, idet der derved kræves et færre antal kredsløb, alt imedens apparatet opnår en stor arbejdshastighed.
Opfindelsen skal nærmere forklares i det følgende under henvisning til tegningen, hvor fig. 1 viser et diagram over et databehandlingsapparat ifølge opfindelsen, fig. 2 nogle dataveje i forbindelse med en regneenhed i databehandlingsapparatet , fig. 3 datavejene og klokimpulsvejene for en i regneenheden indgående additionsenhed, fig. 4 en afbildning af klokimpulsfrekvensen, som funktion af klokim-pulsbredden, fig. 5 repræsentative signaler for det i fig. 3 viste klokimpulssystem, fig. 6 en klokimpulsgenerator, og fig. 7 signaler i forbindelse med den i fig. 6 viste klokimpulsgenerator.
Det i fig. 1 viste databehandlingsapparat omfatter et hovedlager 2, en lagerstyringsenhed 4, en styreenhed 8, en regneenhed 10, en kanalenhed 6 og en konsol 12. Databehandlingsapparatet styres af et program. De instruktioner og de data, hvorpå apparatet skal virke, indføres via en indgangs/udgangsenhed i kanalenheden 6 gennem lagerstyringsenheden 4 til hovedlageret 2. Fra hovedlageret 2 afgives der ved hjælp af styreenheden 8 instruktioner gennem lagerstyringsenheden 4. Disse instruktioner dekodes til styring af regneenheden 10. Regneenheden 10 indfører de ordrer, der dekodes i styreenheden 8, og virker på de data, som føres til regneenheden 10. Regneenheden 10 omfatter en additionsenhed 32 til udførelse af visse ordrer, såsom ordrer, der nødvendigør en addition af operander.
5 U4546
Fig. 2 viser datavejene i forbindelse med additionsenheden 32. De data, der skal adderes, føres til additionsenheden 32 via LUCK 20 og et lH-register 24 eller et 2H-register 25.
Selvom lH-registeret 24 og 2H-registeret 25 hver især er på 32 bit med positionerne 0-31 - se fig. 2 - så adderes der kun en halv oktet på 4 bit i et repræsentativt eksempel. Specielt kan IH- og 2H registerene hver især lagre et ord, svarende til fire 8-bit oktetter. Et af de fire oktetter i hver af registerne beskrives i forbindelse med opfindelsen.
Operanden A lagres i IH-registeret 24 i positionerne 4-7, hvilket giver anledning til dannelse af indgangssignalerne a4-a7. På samme måde lagres operanden B i 2H-registeret 25 i positionerne 4-7, hvilket giver anledning til dannelse af indgangssignalerne b4-b7. Til et passende tidspunkt i databehandlingsapparatets cyklus føres operanderne A og B til additionsenheden 32. Differensen A-B fremkommer derved på en 4 bitbus 99, medens differensen B-A fremkommer på en 4 bitbus 98.
Til et passende tidspunkt afgøres det, om A er større end B eller omvendt. Et signal på leder 92 udvælger derefter den mest relavante af udgangsbusserne 98 eller 99 for indføring af den valgte differens i et SAR-register 38. Signalet på leder 92 udledes i én udførelsesform fra LUCK 20, som foretager logiske sammenligninger. Alternativt kan signalet på leder 92 udledes af en bit af højere orden af bit fra additionsenheden 32, når disse bit anvendes.
Regneenheden 10 omfatter også et kredsløb til forskydning af operanderne A og B's mantissedele i afhængighed af den valgte differens A-B eller B-A.
Additionsenheden 32 omfatter fem logiske trin I-V og er af mente-fremførings typen. Trin I danner logiske plus- og minusfaser for indgangssignalerne. Bitfremføring og bitgenereringssignaler og gruppefremføring og gruppegenereringssignaler dannes ved trin II. Ved trin III kombineres signaler fra trin II til dannelse af halvsum-signaler og gruppementesignaler. Ved trin IV dannes den fuldstændige sum af signalerne fra trin III. Trin V er et effektniveau for differensen A-B og et effektniveau og inverter for differensen B-A.
U4546 6 I additionsenheden 32 fremkommer datasignalet DA, der føres til 1H-registeret 24, kort tid efter klokimpulssignalet Cl og fastlåses i lH-registeret 24 ved hjælp af signalet Cl, hverved der fremkommer et udgangssignal DB. Signalet DB føres fra lH-registeret 24 via en bus 55 til additionsenheden 32, hvor signalet føres frem gennem de fem trin I-V.
Efter en datavejsforsinkelse X, som følge af fremføringen gennem de fem trin, danner datasignalet DB et udgangssignal DC på udgangsbussen 98, idet datasignalet DC fastlåses i SAR-registeret 38 ved hjælp af klokimpulssignalet C2. Datasignalet DC, der er fastlåst i registeret 38 ved hjælp af signalet C2, giver anledning til, at der afgives et datasignal DD fra registeret 38. Signalerne Cl og C2 til fastlåsning af datasignalerne genereres af en klokimpulsgenerator 102.
I fig. 3 er et af IH-registeret 24's trin vist som et låsekredsløb 124. Låsekredsløbet 124 har en indgang DA og en udgang DB. Et af registeret 381 s trin er tilsvarende vist som et låsekredsløb 138.
Låsekredsløbet 124 omfatter ELLER/NOR-porte 151-154, som foretager fastlåsningen. DB-udgangssignalet tilføres som et indgangssignal til de fem trin af et kredsløb 132, som er en del af den i fig. 2 viste additionsenhed 32. Kredsløbet 132 repræsenterer fem trin af et logisk kredsløb, hvorigennem datasignalet DB fremføres til dannelse af datasignalet DC.
Datasignalet DC føres som et indgangssignal til låsekredsløbet 138, som er identisk med låsekredsløbet 124, idet tilsvarende ELLER/NOR-porte har tilsvarende referencetal med mærker. Udgangssignalet fra låsekredsløbet 138 er datasignalet DD.
fig. 6 er en klokimpulsindretning vist i forbindelse med en repræsentativ del af databehandlingsapparatet. I klokimpulsindretningen er en firkantbølgegenerator 104 omfattende en oscillator og et kurveformningskredsløb indrettet til at generere et firkantbølgetudgangssignal. Generatoren 104 danner et udgangssignal i form af et firkantbølgesig-nal, der typisk har en frekvens F på 50 MHz, og derfor har en periodetid CT på 20 nanosekunder. Udgangssignalet fra generatoren 104 føres 7 1U546 til et antal NOR-porte 115, 115' og 115", som danner et multichip (MCC) fordelerkredsløb 107. Hver af portene 115 føder et multichip-kredsløb 11, 11' og 111" og en NOR-port 116,116' og 116".
Det andet indgangssignal til NOR-portene er et signal fra en undertrykningsleder 118, 118' og 118", hvilket signal undertrykker klokimpulssignalet til alle dele af det respektive MCC-kreds-løb. Udgangssignalet fra NOR-portene 116 føres direkte til ELLER-por-tene 120 samt til et forsinkelsesled på fire ELLER/NOR-porte 122, som tilvejebringer det andet indgangssignal til NOR-portene 120. Portene 122 og 120 er indrettet til at ændre periodetiden af firkantbølgesig-nalet fra portene 116. Firkantbølgesignalet fra ELLER-portene 116 ændres til en rektangelformet firkantbølge fra portene 120. Impulsbredden af signalerne fra portene 120 vælges i én udførelsesform så den svarer til klokskævheden CS plus den maksimale låseforsinkelse MLD. Ved ændring af antallet af porte i rækken af porte 122 kan klokimpulsbred-den ændres tilsvarende.
Udgangssignalerne CC1, CC2 og CC3 fra portene 120,120' og 120" føres til et fordelerkredsløb 123, 123' og 123". Hver af fordelerkredsløbene 123 omfatter et antal ELLER/NOR-porte som ELLER/NOR-portene i fordelerkredsløbet 107. Parameterværdierne for hver af de kredsløbsveje, som danner klokimpulssignalerne CC1, CC2 og CC3, kan afvige i overensstemmelse med normale tolerancer i forbindelse med halvlederteknologi af høj hastighed. Endvidere kan forsinkelsesforskelle med fordel introduceres ved en passende dimensionering af den længde, signalerne må tilbagelægge i fordelerkredsløbene 123. Ved en passende justering og undersøglese af fordelerkredsløbene 123 kan hver af klokimpulssignalerne afstemmes nøje til opnåelse af den ønskede tidsafhængighed, hvorved det sikres, at den maksimale skævhed CS imellem to klokimpulssignaler ikke overskrides.
Det i fig. 7 viste signal 104 er repræsentativt for udgangssignalet fra firkantbølgegeneratoren 104 og har en periode, der definerer periodetiden CT. Denne periodetid er lig med 1/F, hvor F er frekvensen af oscillatoren i firkantbølgegeneratoren 104. I fig, 7 har firkantbølge-generatoren 104 en positiv tilvækst ved -ti, en negativ tilvækst ved t9 og igen en positiv tilvækst ved tl9. Signalet fra 104 inverteres og forsinkes i portene 115 og forsinkes yderligere i portene 116. Hver af portene 115 og 116 har en forsinkelse på t, således at den samlede 144546 δ forsinkelse af de to porte 115 og 116 er 2t. Det i fig. 7 viste signal 116 svarer til inversionen af signalet 104 forsinket 2t. Signalet 116 har tilsvarende en negativ tilvækst ved ti efterfulgt af en positiv tilvækst ved til og igen efterfulgt af en negativ tilvækst ved t21. Signalet 116, der også er firkantformet føres til portene 122, som inverterer og forsinker signalet 116 4t til dannelse af signalet 122, Signalet 122 har en positiv tilvækst ved t5, en negativ tilvækst ved tl5 og en positiv tilvækst ved t25.
ELLER-portene 120 er indrettet til at kombinere signalet 116 og det forsinkede og inverterede signal 122 til dannelse af klokimpulssig-naler 120 med den ønskede impulsbredde. Signalet 120 er den logiske ELLER-funktion af signalerne 116 og 122 med en forsinkelse på t, som er den nominale forsinkelse af portene 120. Signalet 120 har tilsvarende en negativ tilvækst ved t2, med en forsinkelse på t i forhold til signalet 116's negative tilvækst ved ti. Signalet 120 har tilsvarende en positiv tilvækst ved t6, med en forsinkelse på t i forhold til signalet 122's positive tilvækst ved t5. Signalet 120's negative tilvækst mellem t2 og t6 definerer en første klokimpuls og en første periode for databehandlingsapparatet, og den negative impuls mellem t22 og t26 definerer den næste periode.
Selv om det er underforstået, at det i fig. 7 viste signal 120, der repræsenterer udgangssignalet af den i fig. 6 viste port 120, også repræsenterer udgangssignalet af den i fig. 6 viste port 120', bevirker forskelle i de forskellige kredsløbsparametre, at der dannes signalbølgeformer, som er skæve i forhold til hinanden. Som før nævnt omfatter fordelerkredsløbene 123, 123' og 123" organer til justering af skævheden, således at det sikres, at klokimpulssignalerne Cl, C2 og C3 alle er repræsenteret ved den i fig. 7 viste bølgeform 120 inden for grænserne for maksimal skævhed CS, således som det vil blive beskrevet i forbindelse med de i fig. 5 viste bølgeformer.
Klokimpulssignalerne Cl og C2, - se fig. 5 - fra klokimpulsindretningen i fig. 6, styrer overføringen af indgangsdata til låsekredsløbet 124 via kredsløbet 132 til låsekredsløbet 138. Klokimpulssignalet Cl låser datasignalet DA til frembringelse af et datasignal DB, som via kredsløbet 132 fremføres til dannelse af signalet DC, som låses ved hjælp af klokimpulssignalet C2 til dannelse af udgangssignalet DD.
144546 9 I fig. 7 har klokimpulssignalet Cl en forkant ved t2 og en bagkant ved t6. Klokimpulsperioden CT er lig med 1/F, idet forkanten af den anden klokimpuls ved t22 fremkommer 20t senere end den første forkant ved t2. Bagkanten ved t26 af den anden klokimpuls er tilsvarende 20t bagefter bagkanten ved t6 af den første klokimpuls.
Signalet DA ændres fra 0 til 1 ved t2+, der ligger efter t2 og før t3. Med signalet DA ved niveauet 1 og signalet Cl ved niveauet 0 føres DA-signalets 1-niveau igennem kredsløbet 132 til dannelse af signalet DB ved t4+. Låseforsinkelsen LD er tidsintervallet mellem ændringen af datasignalet DA ved t2+ og ændringen af datasignalet DB ved t4+. Låseforsinkelsen LD er en funktion af skiftetiden for NOR-portene 151-154.
Låsekredsløbet 124 virker på konventionel måde. Ved tilførsel af et 0- signal til porten 151 dannes et 1-signal til porten 152 og et 0-signal til porten 154. O-signalet til porten 154 kombineret med DA-signalet af værdien 1 bevirker, at porten 154 afgiver et O-signal.
Dette O-signal kombineres med O-signalet fra porten 152, hvorved der fra porten 153 afgives et 1-signal. De to 1-signaler fra portene 153 og 151, føres til porten 152 og giver anledning til, at sidstnævnte danner et O-signal. Når klokimpulssignalet Cl ændres til 0 ved t6, inverteres udgangssignalet fra porten 151, hvorved der frembringes et 1- signal til porten 154.
Når klokimpulssignalet Cl ændres fra 0 til 1 ved t6, frembringer porten 151 et O-signal til porten 152 og et 1-signal til porten 154. Porten 154 fastholder sin O-værdi som følge af DA-signalets 1-niveau. Porten 152 fastholder sin O-værdi som følge af en tilbagekobling fra porten 153 til porten 152. Porten 152 opretholder sin O-værdi, selv om DA-signalet ændres fra 1 til 0 som vist ved t22+. Efter t22+ skifter porten 154 ikke fra 0 til 1, eftersom indgangssignalet fra porten 151 antager værdien 1. Efter t22 skifter klokimpulssignalet Cl fra 1 til 0. Derved skifter udgangssignalet af porten 151 og indgangssignalet til porten 154 til 0, hvorved der fra porten 154 afgives et udgangssignal af værdien 1. Dette udgangssignal kombineres med 0-udgangssignalet fra porten 152 til dannelse af et udgangssignal fra porten 153 med værdien 0 og til registrering af ændringen i signalet DB ved t24+.
10 144546
Signalet DB, der skifter fra 0 til 1 ved t4+, føres frem gennem kredsløbet 132. Kredsløbet 132 har en forsinkelse X på omtrent 19t. Signalet DC skifter fra 0 til 1 ved t23, hvilket er indgangssignalet til låsekredsløbet 138.
Eftersom klokimpulssignalet C2 skifter fra 1 til 0 ved t22 og derfor havde værdien 0, da signalet DC blev positivt ved t23, låser låsekredsløbet 138 øjeblikkeligt signalet DC og bevirker derved en ændring fra 0 til 1 i udgangssignalet DD ved t24+. Fastlåsningen af signalet DC til opnåelse af signalet DD er analog med fastlåsningen af signalet DA til opnåelse af signalet DB. Perioden mellem t23 og fastlåsningen af signalet DD ved t24+ er låseforsinkelsen for låsekredsløbet 138. Låseforsinkelserne af låsekredsløbene 124 og 138 varierer i afhængighed af variationerne i de elektriske parameterværdier. X almindelighed er låseforsinkelsen LD for enhver fastlåsning i databehandlingsapparatet dimensioneret til ikke at overstige en forudbestemt maksimal låse-forsinkelse MLD.
Forsinkelsen X i kredsløbet 132 er også variabel ligesom låseforsinkelserne. Datavejsforsinkelsen X er dimensioneret til at være mindre end en maksimal datavejsforsinkelse Dmax og større end en minimal datavej sf or sinkelse Dmj_n·
Til undgåelse af dobbelt fremføring af data gennem et låsekredsløb og en datavej under en enkelt klokimpuls må den minimale datavejsforsinkelse Dmi n være større end klokimpulsbredden CPW plus klokimpulsskæv-heden CS. For at sikre, at data overføres gennem et første låsekredsløb og en datavej ved hjælp af en første klokimpuls og fastlåses i et andet låsekredsløb ved hjælp af en anden klokimpuls, må den maksimale datavejsforsinkelse D være mindre end klokimpulsperioden CT, hvis ιπδΧ CPW MLD+CS. Ellers må det gælde, at D r=CT-CS.
Ved dimensionering og fremstilling af databehandlingsapparatet er der truffet forholdsregler til at sikre, at ethvert låsekredsløb i systemet kan anvendes med en forsinkelse, som ikke overstiger den maksimale datavejsforsinkelse Dmax· En vigtig faktor til styring af datavejsforsinkelsen er antallet af logiske trin i datavejen. For at tilfredsstille kravet om, at den minimale datavejsforsinkelse Dm^n overstiger den maksimale låseforsinkelse MLD, er der ofte tilføjet ekstra kredsløb, som introducerer en ekstra forsinkelse i datavejen. Selvom disse ek- 11
U454G
strå kredsløb tilfredsstiller kravene om minimal forsinkelse, så øger de også omkostningerne. Forholdsvis lange forsinkelser mellem to klokimpulser kan opnås ved hjælp af låsekredsløb, som låses ved hjælp af tidlige eller sene klokimpulser, som ikke er i fase med de primære klokimpulser Cl og C2, der styre dataoverføringen.
I forbindelse med fig. 5 blev det antaget, at klokimpulssignalerne Cl og C2 var i fase, og at kredsløbsparametrene fra de i forbindelse med fig. 6 og 7 beskrevne klokimpulssignaler derfor var i fase og ingen skævhed havde.
Det klokimpulssignal Cl', der er tilført til den i fig. 3 viste Cl-terminal, er skæv i forhold til det klokimpulssignal C2, der er tilført til C2-terminalen - se fig. 7. Signalet Cl' har en negativ tilvækst ved t4, som ligger 2t senere end signalet Cl. For forklaringens skyld er skævheden mellem signalet Cl og signalet Cl1 blevet valgt som den maksimale værdi CS. Klokskævheden styres af databehandlingsapparatet for at sikre, at to klokimpulssignaler, som afføles ved indgangen af et låsekredsløb eller ækvivalente punkter i systemet, tidsmæssigt har en adskillelse, der er større end den maksimale klokskæv-hed CS.
For samme indgangssignal DA har klokimpulssignalet Cl' en tilvækst ved t4, som giver anledning til, at datasignalet DB' fastlåses på værdien 1 ved t6. I dette eksempel antages det, at datavejsforsinkelsen X er lige så stor som i det foregående eksempel, således at ændringen af signalet DC' finder sted ved t24+. Klokimpulssignalet C2 bevirker derefter, at datasignalet DD1 fastlåses ved t26.
/
Impulsbredden af hver af klokimpulssignalerne Cl, Cl' og C2 er omtrent lig med 4t. Den maksimale klokskævhed CS og den maksimale låseforsinkelse MLD er også hver især omtrent lig med 2t. Under disse omstændigheder fastlåses og fremføres datasignalet DA på passende måde til dannelse af udgangssignaler DD og DD' med eller uden klokskævhed. I begge disse eksempler er klokimpulsbredden CPW i hovedsagen lig med den maksimale låseforsinkelse MLD plus den maksimale klokskævhed CS.
12 144546 I et tredie eksempel, stadig under henvisning til fig. 5, antages det at klokimpulssignalerne Cl" og C2" har samme periode CT som i de to første eksempler, og en impulsbredde, som er lig med den maksimale låseforsinkelse MLD, der som før nævnt omtrent er 2t. Klokimpulssignalet Cl" har en negativ tilvækst ved t3 og en positiv tilvækst ved t5.
Por samme indgangssignal DA som før fastlåses datasignalet DB" ved t5.
Datasignalet DB", der er fastlåst ved t5, transmitteres med samme datavejsforsinkelse X til opnåelse af en tilvækst af datasignalet DC" ved t23+.Klokimpulssignalet C2" har samme starttilvækst ved t22 som det første klokimpulssignal C2, men er kun 2t i bredde, således at det slutter ved t24. Eftersom datasignalet DC" har en tilvækst ved t23+, så er tiden fra t23+ til t24 ikke lig den maksimale låseforsinkelse MLD, hvorved det ikke kan sikres, at enhver fastlåsning i databehandlingsapparatet muliggør en fastlåsning af datasignalet DC". Tilsvarende er datasignalet DC" ikke vist med en begyndelsesforskydning imod fastlåsning ved t23+; det ville være en fejl at fastlåse efter t24+ som vist ved hjælp af signalet.
Klokimpulssignalerne Cl" og C2" er gjort skæve med den maksimalt tilladelige værdi CS for databehandlingsapparatet. Under disse omstændigheder fastlåses og fremføres datasignalet DA ikke korrekt til dannelse af det ønskede fastlåste niveau i udgangssignalet DD", Por at sikre, at udgangssignalet DD" fastlåses rigtigt efter t25+, medens der endnu opretholdes en klokimpuls på omkring 2t (som er lig med den maksimale låseforsinkelse MLD), må klokperioden CT øges således, at forkanten af klokimpulssignalet C2" fremkommer til et senere tidspunkt, f.eks. et stykke tid efter t24. En forøgelse af klokimpulsperioden CT giver imidlertid anledning til et fald i frekvensen F af klokimpulserne, hvorved frekvensen for databehandlingsapparatet reduceres. En lavere frekvens for databehandlingsapparatet reducerer anvendeligheden på uønsket måde.
Selv om valget af klokimpulsbredden i dobbeltstarteksemplet er ugunstigt derved, at det kræver en øget klokimpulsfrekvens, er det fordelagtigt derved, at det muliggør en kortere minimal datavejsforsinkelse Dm^n·

Claims (1)

144$4 G 13 Som før nævpt må den minimale datavejsforsinkelse overskride klokim-pulsbredden, svarende til at jo smallere impulsen bliver, jo lavere bliver værdien af den mindst mulige datavejsforsinkelse. Eftersom en mindre minimal forsinkelse kan udelukke eller reducere behovet for ekstra forsinkelseskredsløb, har en reduktion af klokimpulsbredden tendens til at reducere antallet af kredsløb i databehandlingsappara-tet. Fig. 4 viser frekvensen F som funktion af klokimpulsbredden CPW. Jo højere frekvensen er, jo større er systemts anvendelighed. Jo større klokimpulsbredden er, jo større er den minimale datavejsforsinkelse, som i almindelighed øger antallet af kredsløb og derigennem fremstil-lingsprisenT Afbildningen starter med en klokimpulsbredde, som er lig med den maksimale låseforsinkelse MLD, eftersom smallere impulser ikke virker tilfredsstillende som følge af væddeløbstilstande og dobbelt-indføring af data. Den maksimalt tilladelige frekvens vokser til en værdi, hvor impulsbredden er lig med den maksimale låsefarsinkelse plus den maksimale klokskævhed, MLD + CS. En forøgelse af impulsbredτ den ud over MLD + CS giver ikke en tilsvarende forøgelse i frekvensen, eftersom der er en forøgelse i den minimale datavejsforsinkelse D^^. Hvis klokimpulsbredden vælges til i hovedsagen at være lig med MLD + CS, kan databehandlingsapparatet drives ved den størst mulige frekvens og med det mindst mulige antal kredsløb. Ved at drive databehandlingsapparatet med en impulsbredde, som er større end den maksimale låseforsinkelse MLD, men mindre end MLD + CS, kan man øge frekvensen. Ved at styre databehandlingsapparatet med en impulsbredde, som er større end MLD + CS, sikres også, at apparatet altid arbejder ved en maksimal frekvens. F.eks. giver en styring af apparatet ved en impuls-bpedde CPW, som er 10% større end MLD + CS, en 10%'s sikkerhedsmargin, som sikrer, at databehandlingsapparatet ikke kommer til at arbejde under den maksimalt tilladelige frekvens. Patent krav. Databehandlingsapparat med en eller flere dataveje (132), idet forsinkelsen i hver af datavejene er mindre end en maksimal datavejsforsin-
DK582973A 1972-10-30 1973-10-29 Databehandlingsapparat DK144546C (da)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US30222272A 1972-10-30 1972-10-30
US30222272 1972-10-30

Publications (2)

Publication Number Publication Date
DK144546B true DK144546B (da) 1982-03-22
DK144546C DK144546C (da) 1982-08-23

Family

ID=23166826

Family Applications (1)

Application Number Title Priority Date Filing Date
DK582973A DK144546C (da) 1972-10-30 1973-10-29 Databehandlingsapparat

Country Status (4)

Country Link
BR (1) BR7308403D0 (da)
DK (1) DK144546C (da)
ES (1) ES420348A1 (da)
NO (1) NO141104C (da)

Also Published As

Publication number Publication date
DK144546C (da) 1982-08-23
BR7308403D0 (pt) 1974-08-29
ES420348A1 (es) 1976-06-16
NO141104C (no) 1980-01-09
NO141104B (no) 1979-10-01

Similar Documents

Publication Publication Date Title
US4105979A (en) Clock regenerator comprising a frequency divider controlled by an up-down counter
US4523274A (en) Data processing system with processors having different processing speeds sharing a common bus
US3248657A (en) Pulse generator employing serially connected delay lines
EP0183875A2 (en) Clocked logic device
US5319369A (en) Parallel-to-serial converter
US2694521A (en) Binary adder
JPH0220184B2 (da)
US3150324A (en) Interleaved delay line with recirculating loops for permitting continuous storage and desired delay time
DK144546B (da) Databehandlingsapparat
US3753241A (en) Shift register having internal buffer
JPS595736A (ja) タイミング作成回路
US4741005A (en) Counter circuit having flip-flops for synchronizing carry signals between stages
US5146478A (en) Method and apparatus for receiving a binary digital signal
US3987313A (en) Arrangement for the generating of pulse trains for charge-coupled circuits
US3829665A (en) Binary rate multiplier
GB1144389A (en) Converter for self-clocking digital signals
SU788409A1 (ru) Устройство фазировани
KR930008421B1 (ko) 동기회로
SU1422381A1 (ru) Формирователь импульсов
SU961129A1 (ru) Селектор импульсов по частоте следовани
JP2757090B2 (ja) 分周逓倍回路
SU663058A1 (ru) Устройство дл управлени шаговым двигателем
SU605327A1 (ru) Устройство синхронизации импульсных приемников
KR930008659B1 (ko) 초기값을 갖는 리플 카운터
JPS58188952A (ja) パラレル・シリアル・デ−タ伝送回路

Legal Events

Date Code Title Description
PUP Patent expired