EP0119280B1 - Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic - Google Patents

Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic Download PDF

Info

Publication number
EP0119280B1
EP0119280B1 EP83102412A EP83102412A EP0119280B1 EP 0119280 B1 EP0119280 B1 EP 0119280B1 EP 83102412 A EP83102412 A EP 83102412A EP 83102412 A EP83102412 A EP 83102412A EP 0119280 B1 EP0119280 B1 EP 0119280B1
Authority
EP
European Patent Office
Prior art keywords
output
input
comparator
whose
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
EP83102412A
Other languages
German (de)
English (en)
Other versions
EP0119280A1 (fr
Inventor
Heinrich Dipl.-Ing. Pfeifer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
ITT Inc
Original Assignee
Deutsche ITT Industries GmbH
ITT Industries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche ITT Industries GmbH, ITT Industries Inc filed Critical Deutsche ITT Industries GmbH
Priority to EP83102412A priority Critical patent/EP0119280B1/fr
Priority to DE8383102412T priority patent/DE3364612D1/de
Priority to JP59045725A priority patent/JPS59175221A/ja
Publication of EP0119280A1 publication Critical patent/EP0119280A1/fr
Application granted granted Critical
Publication of EP0119280B1 publication Critical patent/EP0119280B1/fr
Expired legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08G—TRAFFIC CONTROL SYSTEMS
    • G08G1/00—Traffic control systems for road vehicles
    • G08G1/09—Arrangements for giving variable traffic instructions
    • G08G1/091—Traffic information broadcasting
    • G08G1/094—Hardware aspects; Signal processing or signal properties, e.g. frequency bands

Definitions

  • the invention relates to an integrated circuit for decoding traffic radio area identification signals, the frequency, the area frequency, of which is information about the area, the area identification signals being contained in the form of a carrier signal amplitude-modulated therewith in a received radio signal already demodulated in a conventional radio receiver, cf. . the preamble of claim 1.
  • the traffic radio signal contains area identification signals.
  • area identification signals the frequency of which is the information about the area as the area frequency, are quite low-frequency signals and are modulated onto the transmitter identification carrier signal by means of amplitude modulation, which in the known system has a frequency of 57 kHz, and are otherwise derived from the carrier signal by integer frequency division.
  • the block diagram of an integrated circuit for decoding traffic information signals according to the invention is shown in FIG. 1.
  • the demodulated radio signal ds which is obtained by means of a conventional radio receiver, is fed to the mixer stage ms, whose mixed signal frequency fm is greater than the largest range frequency fb.
  • the mixing stage ms the area identification signals modulated onto the carrier signal are converted to the mixed signal frequency fm.
  • the output of the mixer stage ms is via the analog low-pass filter af at the input of the analog / digital converter aw.
  • the output of the analog / digital converter aw is also at the first input of the multiplier m, the second input of which is at the output of the digital clamping circuit kl, which is downstream of the digital bandpass filter bp in terms of signal flow. It clamps positive or negative input signals to the positive or negative maximum value specified by their number of digits.
  • the analog / digital converter aw which must then be a delta-sigma converter, can directly follow the mixing stage ms,
  • the digital low-pass filter df must then be arranged between the input of the digital bandpass bp and the output of the analog-digital converter aw.
  • the mixed signal is recovered by means of the digital bandpass, and it is amplitude-normalized by means of the digital clamping circuit kl.
  • the area identification signals are then demodulated by means of the multiplier m.
  • each signal path in the signal flow direction consists of the digital resonance filter ra, rb, rf for the respective range frequency fb, the digital absolute value generator ba, bb, bf and the digital low-pass filter pa, pb, pf, whose upper limit frequency is less than twice the smallest range frequency.
  • this lowest range frequency which is assigned to range A there, has a value of 23.75 Hz.
  • the three arranged in signal path a, b, f Subcircuits have the function of a selective level measurement.
  • One of the outputs of the low-pass filters pa, pb, pf is connected to one input of the multiple comparator vk, at the first maximum output mx1 of which a signal occurs via the signal path that carries the largest signal, i.e. a digital word for the number of the signal path with the largest signal value appears at the first maximum output mx1. In the same way appears on the second maximum.
  • Output mx2 a signal about the number of the signal path that carries the second largest signal.
  • the first and the second maximum output mx1, mx2 is located at the control input of the first and the second electronic multiple switch s1, s2, the inputs of each of which at one output de; Low passports pa, pb, pf is connected.
  • the two multiple switches s1, s2 thus have as many inputs as there are signal paths, and from the output signals at the maximum outputs mx1, mx2 they are switched to the signal path which carries the largest or the second largest signal value.
  • the output of the first multiple switch s1 is on the one hand via the first constant multiplier m1 at the minuend input of the first comparator kl, to the subtrahend input of which the output of the multiple adder ad is connected. Its inputs are located at the output of one of the low passes pa, pb, pf.
  • the output of the first multiple switch s1 is also via the second constant multiplier m2 at the minuend input of the second comparator k2, to the subtrahend input of which the output of the second multiple switch s2 is connected.
  • the second comparator k2 and the second constant multiplier m2 are used to determine whether the amplitude of the first maximum signal multiplied by a constant factor is greater than the second maximum signal.
  • the level of the first maximum signal is compared in a comparable manner with the sum of the signal values of the other signal paths, which is a signal-to-noise ratio measurement.
  • the delay element vg is located at the first maximum output mx1 of the multiple comparator k and at the output thereof the minuend input of the third comparator k3, the subtrahend input of which is connected to the first maximum output mx1.
  • the minuend-equal-subtrahend output of the third comparator k3 is connected via the inverter it to the reset input er of the counter z, the counter input of which is supplied with the clock signal t and the counter outputs of which are connected to the minuend input of the fourth comparator k4, the subtrahend input thereof the constant k serving as the threshold value is supplied.
  • the output of the digital bandpass by is followed by the further amount generator bw, which is followed by the further digital low-pass filter pw, the upper limit frequency of which is equal to that of the low-pass filters pa, pb, pf and the output of which is via the third or fourth constant multiplier m3, m4 is located at the subtrahend input of the fifth or sixth comparator k5, k6, whose respective minuend input is connected to the output of the first multiple switch s1.
  • the minuend-larger-subtrahend output of the fifth comparator k5 and the minuend-smaller-subtrahend output of the sixth comparator k6 are each connected to one of the two inputs of the first AND gate ul.
  • the degree of modulation of the area identification signals is monitored by means of the last-mentioned subcircuits bw, pw, m3, m4, k5, k6, ul, because noise manifests itself as an increased degree of modulation and, on the other hand, an unmodulated carrier also frequently occurs as a disturbance.
  • the first maximum signal is compared with the amplitude of the mixed signal with respect to an upper and a lower threshold, which are predetermined by the constants of the third and fourth constant multipliers m3, m4.
  • the first maximum Output mx1 of the multiple comparator vk is at the parallel input of the multiple AND gate vu, the output of which is the area signal output sa of the integrated circuit, and the output of the second AND gate u2 is located at all points of the second parallel input of the multiple AND gate vu.
  • the mixer stage ms which consists of the unit amplifier vl and the electronic switch s, the control signal of which is the mixed signal fm.
  • the unit amplifier v1 has the gain 1 and, at its output, outputs an output signal rotated by 180 'with respect to its input signal, like a conventional analog amplifier.
  • the radio signal ds which is also located at the input of the unit amplifier v1 is switched through directly to the output of the switch s, once and once in its form rotated by 180 °, that is to say inverted.
  • the mixed signal fm is a square wave signal.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Circuits Of Receivers In General (AREA)

Claims (3)

1. Circuit intégré pour décoder des signaux d'identification de région de signaux d'information de trafic dont le fréquence, dite fréquence réegionale, est l'information identifiant la région, les signaux d'identification de région étant contenus dans un signal de radiodiffusion reçu et déjà démodulé (ds) par un récepteur radio de type courant, sous la forme d'un signal porteur modulé en amplitude, caractérisé en ce que:
- le signal de radiodiffusion démodulé (ds) est introduit dans un mélangeur (ms), dont la fréquence du signal du mélangeur (Fm) est supérieure à la fréquence régionale la plus élevée,
- la sortie du mélangeur (ms) est reliée à l'entrée d'un convertisseur analogique-numérique (aw) par l'intermédiaire d'un filtre passe-bas analogique (aF) dont la fréquence de coupure est au plus égale à la moitié de la fréquence d'échantillonnage (Fa) du convertisseur analogique-numérique (aw),
- la sortie du convertisseur analogique-numérique (aw) est reliée à l'entrée d'un filtre passe-bande numérique (bc) dont la fréuence centrale (Fc) est égale à la différence entre la fréquence de la porteuse (Ft) et la fréquence du signal du mélangeur (Fm), et à la première entrée d'un multiplicateur (m) dont la seconde entrée est reliée à la sortie d'un circuit d'écretage (KI) dont l'entrée est reliée à la sortie du filtre passe-bande numérique (bp), et qui écrète des signaux d'entrée positifs et négatifs à des valeurs maximales positives et négatives, respectivement, qui sont déterminées par le nombre de chiffres desdits signaux d'entrée,
- la sortie du multiplicateur (m) conduit à plusieurs trajets (a,b, f), un trajet pour chaque fréquence régionale, dont chacun comprend un filtre numérique accordé (ra, rh, rf) suivi par un étage de formation de la valeur absolue (ba, bb, bf) et un filtre passe-bas (pa, pb, pf) dont la fréquence de coupure est inférieure à deux fois la fréquence régionale la plus faible,
- l'une des sorties de chacun des filtres passe-bas (pa, pb, pf) est reliée à l'une des entrées d'un comparateur multiple (vk) dont les première et seconde sorties de maximum (mx1, mx2) sont reliées, respectivement, aux entrées d'un premier commutateur électronique multiple (s 1) et d'un second commutateur électronique multiple (s2),
- l'une de chacune des entrées desdits premier et second commutateurs électroniques multiples (s1, s2) est reliée à l'une des sorties de chacun des filtres passe-bas (pa, pb, pf),
- le premier commutateur multiple (s1) est relié à l'entrée de première valeur maximale par la première sortie de maximum (mx1), et le second commutateur multiple (s2) est relié à l'entrée de seconde valeur maximale par la seconde sortie de maximum (mx2),
- la sortie du premier commutateur multiple (s1) est reliée, par l'intermédiaire d'un premier multiplicateur constant (m1), à l'entrée du diminuende d'un premier comparateur k1, dont l'entrée du terme soustractif est reliée à la sortie d'un additionneur multiple (ad) dont l'une de chacune de ses entrées est reliée à la sortie de l'un de chacun des filtres passe-bas (pa, pb, pf), et par l'intermédiaire d'un second multiplicateur constant (m2), à l'entrée du diminuende d'un- second comparateur (k2) dont l'entrée du terme soustractif est reliée à la sortie du second commutateur multiple (s2),
- la première sortie de maximum (mx1) du comparateur multiple (vk) est reliée à un élément de retard (vg) qui alimente l'entrée du diminuende d'un troisième comparateur (k3) dont l'autre entrée est reliée à ladite première sortie de maximum (mx1),
- la sortie "diminuende égal au terme soustractif" du troisième comparateur (k3) est reliée, par l'intermédiaire d'un inverseur (it) à l'entrée de remise à zéro (er) d'un compteur (z) dont l'entrée de comptage est alimentée par un signal d'horloge (t) et dont la sortie est reliée à l'entrée du diminuende d'un quatrième comparateur (k4) dont l'entrée du terme soustractif est alimentée par une'constante (k) servant de valeur de seuil,
- le filtre passe-bande numérique (bp) est suivi d'un étage supplémentaire de formation de la valeur absolue (bw) lui-même suivi d'un autre filtre passe-bas numérique (pw) dont la fréquence de coupure est égale à celle desdits filtres passe-bas (pa, pb, pf), et dont la sortie est reliée, par l'intermédiaire d'un troisième et d'un quatrième multiplicateurs constants (m3, m4), aux entrées du terme soustractif d'un cinquième comparateur (k5), et respectivement, d'un sixième comparateur (k6), dont les entrées du diminuende sont reliées à la sortie du premier commutateur multiple (s1),
- la sortie "diminuende plus grand que le terme soustractif" du cinquième comparateur (k5) et la sortie "diminuende plus petit que le terme soustractif" du sixième comparateur (k6) sont chacune reliée à l'une des deux entrées d'une première porte ET (u1),
- les quatre entrées d'une seconde porte ET (u2) sont chacune respectivement reliée, aux sorties "diminuende plus grand que le terme soustractif" du premier comparateur (kl ), du second comparateur (k2) et du quatrième comparateur, et à la sortie de ladite première porte ET (u1), et en ce que
- la première sortie de maximum (mxl) du comparateur multiple (vk) est reliée à la première entrée parallèle d'une porte ET multiple (vu) dont la sortie est la sortie de fréquence régionale (sa) du circuit intégré, et la sortie de ladite seconde porte ET (u2) est reliée à toutes les bornes de la seconde entrée parallèle de la porte ET multiple (vu).
2. Circuit de décodage selon la revendication 1 modifié en ce que, le filtre passe-bas analogique (af) est remplacé par un filtre passe-bas numérique (df), en ce que l'entrée du convertisseur analogique-numérique (aw), qui est un convertisseur sigma-delta, est reliée directement à la sortie du mélangeur (ms), et l'entrée du filtre passe-bande numérique (bp) est reliée directement à la sortie du filtre passe-bande numérique (df), qui fait suite au convertisseur analogique-numérique (aw).
3. Circuit de décodage selon la revendication 1 ou 2, caractérisé en ce que le mélangeur (ms) est constitué d'un commutateur électronique (s) et d'un amplificateur à gain unitaire inversé, dont la sortie est reliée à l'une des entrées du commutateur (s), et dont l'entrée, ainsi que l'autre entrée du commutateur, est alimentée avec le signal de radiodiffusion démodulé (ds), et dont l'entrée de commande est alimentée par le signal de mélange (fm) qui est un signal carré.
EP83102412A 1983-03-11 1983-03-11 Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic Expired EP0119280B1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP83102412A EP0119280B1 (fr) 1983-03-11 1983-03-11 Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic
DE8383102412T DE3364612D1 (en) 1983-03-11 1983-03-11 Integrated circuit for decoding radio broadcast traffic area identification signals
JP59045725A JPS59175221A (ja) 1983-03-11 1984-03-12 交通情報の地域ト−ン信号用デコ−ダ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP83102412A EP0119280B1 (fr) 1983-03-11 1983-03-11 Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic

Publications (2)

Publication Number Publication Date
EP0119280A1 EP0119280A1 (fr) 1984-09-26
EP0119280B1 true EP0119280B1 (fr) 1986-07-23

Family

ID=8190338

Family Applications (1)

Application Number Title Priority Date Filing Date
EP83102412A Expired EP0119280B1 (fr) 1983-03-11 1983-03-11 Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic

Country Status (3)

Country Link
EP (1) EP0119280B1 (fr)
JP (1) JPS59175221A (fr)
DE (1) DE3364612D1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4969209A (en) * 1987-07-27 1990-11-06 Prs Corporation Broadcast receiver capable of selecting stations based upon geographical location and program format

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2719618A1 (de) * 1977-05-03 1978-11-09 Koerting Radio Werke Gmbh Schaltungsanordnung an einem integrierten pll-decoder
DE2916171A1 (de) * 1979-04-21 1980-10-30 Licentia Gmbh Ueberlagerungsempfaenger

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
RADIOMENTOR ELECTRONIC, Band 44, Nr. 12, Dezember 1978, Seiten 480-481, München, DE., E.O. BEDDIES: "Alpha 2000 - Autoradio-Entwicklungsstudie" *

Also Published As

Publication number Publication date
EP0119280A1 (fr) 1984-09-26
DE3364612D1 (en) 1986-08-28
JPS59175221A (ja) 1984-10-04

Similar Documents

Publication Publication Date Title
DE68918857T2 (de) Digitaler Empfänger mit Unter-Nyquistabtastrate.
DE2408947C3 (de) Schaltungsanordnung zur Frequenzerkennung auf dem Gebiet des Verkehrsfunkempfangs
DE3213298C2 (de) Schaltungsanordnung zum Mischen zweier Farbvideosignale durch Farbstanzen
EP0308520B1 (fr) Démodulateur numérique
EP0936744B1 (fr) Dispositif de génération de porteuse pour un démodulateur numérique de signaux MPX
EP0617519B1 (fr) Méthode pour dériver au moins un signal indiquant la qualité d'un signal reçu
DE2129420A1 (de) FM-Nachlaufdiskriminator
EP0162943B1 (fr) Circuit intégré pour décoder le signal d'identification des communiqués pour le trafic radio
EP0204849B1 (fr) Configuration de circuit pour le filtrage et la démodulation d'un signal modulé en fréquence avec au moins un signal son
EP0119280B1 (fr) Décodeur à circuits intégrés de signaux radioélectriques d'identification de zones de trafic
DE3131892C2 (de) Frequenztrennvorrichtung
EP0793361B1 (fr) Circuit pour décoder des informations supplémentaires dans une transmission de radiodiffusion
DE4338700C2 (de) Schaltungsanordnung zum Erkennen von Nachbarkanalstörungen in einem Stereo-Multiplex-Rundfunkempfänger
WO1994022219A1 (fr) Filtre numerique
DE2533946C3 (de) Zusatzschaltung zum Erkennen eines Pilotsignals
EP0691049B1 (fr) Methode pour la derivation d'un signal de qualite dependant de la qualite d'un signal multiplex de reception
DE2407502C3 (de) Fernsehempfangsgerät
DE4311933A1 (de) Schaltungsanordnung zur Erzeugung eines Stopp-Signals für einen Sendersuchlauf
DE3920330C2 (fr)
EP0670643B1 (fr) Méthode et dispositif de synchronisation numérique du frâme
DE3246145A1 (de) Fernsehuebertragungssystem mit integrierter uebertragung von zusatzinformationen, insbesondere tonsignalen
WO2000019624A1 (fr) Filtrage d'une bande de frequences de reception
DE2322417A1 (de) Schaltungsanordnung zur rauschbegrenzung in einem stereo-rundfunkempfangsgeraet
DE3702898A1 (de) Ton-zf-verstaerker fuer einen mehrnormen-fernsehempfaenger
EP0072403A2 (fr) Démodulateur pour signaux modulés en fréquence à bande étalée

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19840130

AK Designated contracting states

Designated state(s): AT CH DE FR GB IT LI NL

RBV Designated contracting states (corrected)

Designated state(s): DE FR GB IT NL

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: ITT INDUSTRIES INC.

Owner name: DEUTSCHE ITT INDUSTRIES GMBH

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

ITF It: translation for a ep patent filed
AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL

REF Corresponds to:

Ref document number: 3364612

Country of ref document: DE

Date of ref document: 19860828

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 19881122

GBPC Gb: european patent ceased through non-payment of renewal fee
PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 19920317

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19930329

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 19930331

Year of fee payment: 11

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19931201

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19941001

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19941130

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST