EP0304363A1 - Régulateur de puissance, notamment pour le balisage d'aéroports - Google Patents

Régulateur de puissance, notamment pour le balisage d'aéroports Download PDF

Info

Publication number
EP0304363A1
EP0304363A1 EP88401967A EP88401967A EP0304363A1 EP 0304363 A1 EP0304363 A1 EP 0304363A1 EP 88401967 A EP88401967 A EP 88401967A EP 88401967 A EP88401967 A EP 88401967A EP 0304363 A1 EP0304363 A1 EP 0304363A1
Authority
EP
European Patent Office
Prior art keywords
circuit
transformer
voltage
current
thyristor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP88401967A
Other languages
German (de)
English (en)
Inventor
Jean-Pierre Nicolas
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ets AUGIER SA
Augier SAS
Original Assignee
Ets AUGIER SA
Augier SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ets AUGIER SA, Augier SAS filed Critical Ets AUGIER SA
Publication of EP0304363A1 publication Critical patent/EP0304363A1/fr
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/12—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC
    • G05F1/14—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices
    • G05F1/16—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices
    • G05F1/20—Regulating voltage or current  wherein the variable actually regulated by the final control device is AC using tap transformers or tap changing inductors as final control devices combined with discharge tubes or semiconductor devices semiconductor devices only
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B47/00—Circuit arrangements for operating light sources in general, i.e. where the type of light source is not relevant
    • H05B47/10—Controlling the light source
    • H05B47/155—Coordinated control of two or more light sources

Definitions

  • the invention relates to an electronic power regulating device, capable of operating at constant current, or at constant voltage.
  • ferroresonance regulators are known. They allow the load current to be kept constant when the load's current demand varies, provided that the supply voltage remains constant. This advantage is paid for by different counterparts: an overvoltage appears at the output terminals when the loop is accidentally opened while the load impedance becomes infinite; the cosine phi degrades strongly at low values of the charge and at low glosses; finally the yield is acceptable only for the full load intensity.
  • Magnetic amplifier regulators are also known. They have a high reliability even in difficult climatic conditions. However, their cosine phi is strongly degrades at low gloss. There is also an open circuit overvoltage, less significant than for ferro-resonance regulators. Finally, the efficiency is only acceptable for the nominal current at full load.
  • sine wave regulators cut by controlled switches such as thyristors. They have the advantage of great simplicity of construction and good performance. It is however necessary to adapt the output of the regulator to the value of the load, which can take amplitudes of four quarters, three quarters, half, a quarter and an eighth, in the particular case of an airport beacon.
  • the drawback of these regulators lies in the creation of electromagnetic parasites which pollute the supply network, and also in the presence of rapid intensity variations which make the design of the protection circuits difficult.
  • the present invention aims to improve these latter types of regulators, in order to reduce the drawbacks.
  • One of the aims of the invention is thus to ensure that the efficiency and the power factor (cosine phi) practically do not degrade when passing from maximum brightness to lower gloss, in the case of airport signs, or when the load is reduced to its lowest value.
  • Another object of the invention is to obtain an absence of overvoltage at the opening of the charging circuit, on the one hand, as well as an absence of overcurrent harmful to lighting lamps, on the other hand.
  • the invention also aims to provide a regulator which is independent of the precise value of the mains supply voltage.
  • the invention also seeks to avoid any unnecessary fatigue lamps, thanks to a gradual rise in current.
  • the invention finally makes it possible to avoid the creation of parasites due to the steep current front, thanks to a sinusoidal shape as full as possible of the latter.
  • the subject of the present invention is a power current regulating device, of the type comprising: - an AC power supply input, - a first transformer whose primary is connected to this input and the secondary has staggered sockets, - at least one intermediate transformer similar to the first transformer, - a last transformer, the secondary of which is to be connected to the load to be regulated, through a device for measuring the load current or voltage, - a series of controlled switches suitable for connecting one of the taps of each transformer to the next, and means for controlling the conduction of these switches, one at a time per series, characterized in that these control means include: a comparator stage of the value measured by said member to a set value, - a generator of a clock signal controlled at start-up by the zero crossing of the mains voltage, and then by the zero crossing of the current in the load, - an up-down counting circuit capable of defining a count likely to evolve step by step according to the result of comparison, at the rate of the clock signal, and comprising as many up-down counters
  • the taps of the different transformers are chosen to obtain a given precision, substantially constant throughout the extent of the variation of the current value in measured voltage, and the digital base of the up-down counting and decoding circuit are chosen from preferably according to the distribution of the sockets of the different transformers.
  • the updating of the corresponding lock memory takes place during the actuation phase of said series of corresponding switches by the corresponding decoder means.
  • Each controlled switch preferably comprises two thyristors mounted head to tail and controlled one relative to its secondary socket, the other relative to the thyristor output common; these two thyristors are advantageously each associated with a control transistor, with an individual supply for those on the socket side and a common supply for those on the common side; the two transistors are preferably isolated by respective opto-couplers from the decoder means, these optocouplers being validated by respective square-wave signals of opposite polarity, synchronous with the supply current passing through zero.
  • the predetermined delay can normally have a low or zero value, and a higher value in the case where the control of a new thyristor is deferred, and this predetermined delay can have increasing values when going from the memory-lock of the high weights to those of lower weights.
  • the device according to the invention advantageously includes monitoring means to prohibit, in particular at the level of the decoder means, the taking into account of a modified command for the state of the thyristors in the event of a thyristor short-circuited, or of load in short circuit.
  • the monitoring means can be sensitive to the existence of a reverse voltage across the terminals of each thyristor.
  • a short-circuit state of two thyristors can lead to the use of a circuit breaker capable of protecting at least this series.
  • the device according to the invention comprises an auxiliary contactor, disposed between a determined socket of a transformer and the corresponding pair of thyristors, said contact being closed when the circuit breaker is open so as to ensure degraded operation of the device.
  • a state of under intensity can lead to the use of a main contactor, preferably after a time delay.
  • An overcurrent state can cause the up-downcounting circuit to be reset to zero, and, in the event of a persistent overcurrent, the main contactor can be activated.
  • the pulses of the clock signal are preferably eliminated when they lie outside a window of selected duration, of a few milliseconds, relative to the zero crossings of the voltage.
  • an AC mains supply at 220 Volts is available between the phase PH and neutral N terminals. It supplies all of the ETCP power transformers and switches via a contactor main CP under the control of a CCP circuit.
  • a first transformer T2 Downstream of the contactor is a first transformer T2, which can be an autotransformer, the secondary winding of which has five sockets, for example. These five sockets are respectively connected, from the lowest voltages to the highest voltages, to controlled switches IC0-2 to IC4-2, via a respective circuit breaker (DS0-2 to DS4-2).
  • the outputs of the controlled switches are connected to a common, to be applied to a resistance-capacitance filtering network noted RCP2, as well as to the primary of an autotransformer T1.
  • This one is mounted like the previous one with five controlled switches IC0-1 to IC4-1, a circuit breaker (DS0-1 to DS4-1) and a capacity resistance circuit RCP1, and a third autotransformer T0. It is mounted like the previous ones with controlled switches IC0-0 to IC4-0, a circuit breaker (DS0-0 to DS4-0) and a resistance-capacity network RCP0.
  • the staggering of the taps on the different transformers are defined to allow digital control, for example as follows: let e be the relative precision desired for regulation; we denote by K the difference between 1 and this precision (doubled if it is counted more and less).
  • U0 denotes the full nominal secondary voltage of transformer T0.
  • the intermediate sockets will then be chosen to supply the voltage U0xK, U0xK2, U0xK3 and U0xK4 in addition.
  • the sockets U2, U2xK25, U2xK50, U2xK75 and U2xK100 will be established.
  • Figure 1 also shows the TAC load matching transformer, the primary of which is supplied by the previous assembly, and the secondary of which supplies the load through an ICT current transformer, the secondary of which supplies, in series with a current ammeter.
  • table MA a second TIM measurement intensity transformer with two secondary.
  • Figure 1 shows the ELCG trigger control logic assembly consisting of: a CCD up-down circuit capable of defining a count capable of evolving step by step at the rate of the clock signal SH and according to the change CH and up / down U / D signals, - a CMV memory-lock circuit connected to the parallel outputs of the up-down counters and whose updating is effected by the action of an updating control signal ("strobe") ST.
  • a CCD up-down circuit capable of defining a count capable of evolving step by step at the rate of the clock signal SH and according to the change CH and up / down U / D signals
  • strobe updating control signal
  • This ST signal to take place: - either immediately after the clock signal if there is no change in counting or if the change corresponds to a reduction in voltage on the tap transformer, - either with a predetermined delay R if there is a change in metering and if this change corresponds to an increase in voltage on the tap transformer, a circuit of DMX demultiplexers (decoding means) connected to the outputs of the lock memories and whose own outputs are conditioned by inhibition signals INH whose delay time t starts immediately after the clock signal SH, - a CCG trigger control circuit connected to the outputs of the demultiplexers by means of opto-couplers and whose function is to actuate said series of switches.
  • the sampled measurement circuit CME, the brightness control circuit CCB, the sequential control circuit CCS, the thyristor monitoring circuit CST and the logic trigger control assembly ELCG constitute control means MC of the switches.
  • the predetermined delay R has a value of the order of 1 to 2 milliseconds and the duration of the time delay t of the trigger control signal, a value of the order of 5 milliseconds.
  • Figure 2 specifies this logic trigger control assembly by highlighting the three up-down counters CD-2, CD-1 and CD-0, as well as their upstream link with the comparison circuits and their downstream link with the lock memories MV-2, MV-1 and MV-0 respectively updated by the update control signals ST2, ST1 and ST0.
  • the count values are decoded by the DMX2, DMX1 and DMX0 demultiplexers under the respective control of the inhibition signals INH-2, INH-1, INH-0.
  • the decoded values X0 to X4 of each of the three counting groups are applied to the trigger control circuits of each series of controlled switches.
  • the composition of the logic control circuit shows: - a thyristor control logic under the control of signals 0K2, 0K1 and 0K0 coming from the thyristor monitoring circuits, - an update command MD of the lock memories under the control of the direction of counting change, - comparison circuits which generate the CH change, U / D rise / fall, RST reset signals, as well as other signals not mentioned in FIG. 2, such as overcurrent, undercurrent, immediate stop , especially.
  • FIGS. 3 a and 3 b give details of the CCS sequential control circuits.
  • the voltage zero detection circuit DZT From the voltage signal SU, emitted by the secondary of the voltage transformer TU, the voltage zero detection circuit DZT supplies the two signals A and B in slots of opposite phase respectively which will also be used in the control assembly triggers (defined during the explanation of Figure 6).
  • the sum of signals A and B controls a time window of 1 to 2 milliseconds starting at zero voltage.
  • the clock signal SH is the logic output of a monostable circuit with forcing at zero MT1.
  • the triggering of this monostable is ensured by the zero crossing of the voltage (start of the window). It drops out after 1 to 2 milliseconds (system initialization), or before, as soon as a zero crossing of the current is indicated by the signal Io (steady state).
  • the filtering of the clock pulses by a window of selected duration has the advantage of eliminating the parasitic pulses likely to cause the unwanted control of another pair of thyristors by risking creating a short circuit between taps of the same transformer .
  • the signal SH supplies the down-counters on the one hand and, on the other hand, a series of staggered timers intended to produce the signals SAMV-2, SAMV-1 and SAMV-0, as well as the signals SCG-2, SCG -1 and SCG-0, as shown in Figure 3a.
  • This series of staggered timers is produced by a timer circuit D2.
  • FIG. 3b represents the simplification introduced in the production of the preceding signals when the thyristor monitoring is removed.
  • FIG. 4 gives the details of the CME sampled measurement circuits.
  • the current measurement circuit CMC From the current signal IM1, the current measurement circuit CMC provides a proportional DC voltage signal which will be divided into a brightness selection circuit CSB under the control of the brightness control circuit CCB; the effective value of this resulting signal will be worked out in the effective value circuit CVE. At each clock signal, the new value of the sampled measurement signal SME will be available for the comparison circuits.
  • CMC, CSB, CCB, CVE circuits constitute a compa rator (CN0).
  • FIG. 5 gives details of the CST thyristor monitoring circuits.
  • the secondary P4 socket of the transformer concerned is assumed to be the one providing the highest voltage.
  • the taps are then considered in descending order until the tap P0 which provides the lowest voltage, the other terminal of the secondary being noted C.
  • thyristor T4 + mounted conductor between P4 and C
  • thyristor T4- mounted conductor between C and P4.
  • the triggers of these two thyristors are moreover connected to the emitters of the transistors Q4 + and Q4-, and these transistors, of the NPN type, are respectively controlled between bases and emitters by optocouplers 0C4 + and 0C4-. The whole of this command constitutes the controlled switch IC4.
  • the transistors Q4-, Q3-, Q2-, Q1 and Q0- have respective supplies AL4, AL3, AL2, AL1 and AL0, these supplies being referred to the voltages of the sockets P4 to P0.
  • the other transistors can have a common supply ALC compared to common C.
  • the 0C optocouplers are validated by a voltage A if they have the suffix + or by a voltage B if they have the suffix -. These voltages A and B, generated as described above, are sector synchronous and of opposite polarity.
  • each pair of opto-couplers like 0C4 is supplied by a respective output from the DMX demultiplexer.
  • a reset of the up-down counters is carried out with execution of this order by the thyristors; and if the overcurrent state persists, the main contactor CP opens.
  • 0n protects the thyristors of the same series against internal short circuits by using local circuit breakers placed between the taps of each transformer and the thyristors.
  • a direct connection is reserved between a determined tap of the transformer T2 and the corresponding thyristor pair (for example IC2-2), whose trigger control is automatically performed by an auxiliary contact linked to the circuit breaker group. This auxiliary contact is closed when the circuit breaker group is open.
  • This arrangement allows degraded operation at three levels (because there are three transformers T2, T1, T0), the last level corresponding to the supply of the output transformer by a fraction of the supply voltage of the network.
  • the device includes monitoring means to prohibit, in particular at the level of the decoder means, the taking into account of a modified thyristor control, if the thyristor which has just operated is in short -circuit.
  • the monitoring means used for this purpose may be of a different nature to characterize the absence of a short-circuit of the last thyristor having led: either the existence of a reverse voltage at the terminals of the thyristor, or the cancellation of the current at the end of time Tq, i.e. the presence of an overvoltage across the load when the current is canceled.
  • Tq a reverse voltage at the terminals of the thyristor
  • the clock signal SH is obtained from the zero crossing of the line voltage signal and triggers all the sequential commands which authorize the updating of the lock memories by the update command signal and the trigger control via the demultiplexers. for the entire duration of the reverse inhibition signal.
  • the thyristors connected to the lowest taps of the transformers are conducting and the smallest voltage is applied to the transformer adaptation of TAC loads: this results in a generally very low current in the load but nevertheless sufficient to supply current measurement signals IM1 and IM2.
  • IM2 will make it possible to control the clock signal SH at the zero crossing of the current and from there the incrementation of the up-counters will occur at each alternation of the current until the moment when the value of the current has reached the setpoint value.
  • the regulator stabilizes unless the value of the mains voltage changes enough to vary the load current outside its margin of precision, or if the load changes enough to produce the same effects, or finally if the selected brightness selection is changed.
  • FIGS. 7 and 8 A more detailed operation of the device will be described on the basis of the time diagrams represented in FIGS. 7 and 8, these figures being respectively characteristic of the operation "with” or “without” monitoring of the thyristors.
  • the left-hand side illustrates a configuration in which the up-down counter 0 has increased by one unit while the other two are not modified.
  • the middle part of the figures illustrates a configuration in which the up-down counter 0 decreases by one unit, while the up-down counter 1 increases by one and the up-down counter 2 is not modified.
  • the right-hand part illustrates a configuration in which the up-down counter 0 has decreased by one unit, the up-down counter 1 decreases by a unit and the up-down counter 2 increases by a unit.
  • the direction of variation of each up-down counter is determined from the overall value of the up-down counting circuit after the change, knowing that the overall direction of variation (increase or decrease) is known and no change is made. than one unit at a time.
  • the top diagram illustrates (very schematically) the current through the load.
  • the three lines below illustrate the three change signals CH-2, CH-1, CH-0 respectively.
  • the next line illustrates the SH clock signal.
  • the following three groups of three lines respectively illustrate, for the three up-downcounters i the signal 0Ki, the muting signal INH-i and the update control signal ST-i.
  • the clock signal SH appeared at the zero crossing of the current.
  • the 0K2 signal is sent to signal that there are no thyristors short-circuited (DV off-hook on the first line in Figure 7) and that one could control.
  • the INH-2 trigger control order takes place 50 microseconds after the end of the 0K2 signal.
  • the update control signal ST-2 takes place immediately after the rise of the signal SH because there is no change in counting.
  • the update control signal ST-0 will be emitted, during the actuation phase series of switches by demultiplexers (DMX), that is to say during the low state phase of the signal INH-0.
  • DMX demultiplexers
  • the ST-0 signal is shifted by half a millisecond relative to the fall of the INH-0 signal, which ensures better voltage continuity in the regulator.
  • the low state phase of the INH-i signal lasts 5 ms.
  • the rise in signal ST-0 corresponds to a small current fault across the load.
  • the update control signal is not shifted when the value of the corresponding up-down counter is stationary or decreases.
  • FIG. 8 illustrates the unattended operation of the thyristors, and is simplified compared with FIG. 7. The interpretation of the signals represented is identical to that of FIG. 7.
  • This invention can be the subject of various variants.
  • the extinction state of the thyristors can also be detected by the cancellation of the voltage between the common output C and the neutral, or by the cancellation of the current in each thyristor concerned.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Un régulateur de courant de puissance, en particulier pour le balisage d'aéroports, comprend des transformateurs en série avec au secondaire des prises intermédiaires échelonnées suivant des poids numériques. Ces prises intermédiaires sont à chaque fois sélectionnées par des interrupteurs commandés pilotés par des démultiplexeurs (DMX) précédés de mémoires-verrous (MV) précédés de compteur-décompteurs (CD). Ceux-ci sont actionnés par un circuit de commande en fonction du courant détecté par un transformateur de courant (TIC) mis en série sur la charge (C).

Description

  • L'invention concerne un dispositif régulateur électronique de puissance, susceptible d'opérer à courant constant, ou à tension constante.
  • Elle s'applique plus particulièrement, mais non exclusive­ment, à un régulateur de courant pour le balisage des aéro­ports.
  • Dans ce domaine, on connaît des régulateurs à ferrorésonance. Ils permettent de maintenir le courant de charge constant lorsque la demande de courant de la charge varie, pourvu que la tension d'alimentation reste constante. Cet avanta­ge se paie par différentes contreparties : une surtension apparait aux bornes de sortie lorsque la boucle est ouverte accidentellement tandis que l'impédance de charge devient infinie ; le cosinus phi se dégrade fortement aux faibles valeurs de la charge et aux faibles brillances ; enfin le rendement n'est acceptable que pour l'intensité de pleine charge.
  • On connaît aussi des régulateurs à amplificateur magnétique. Ils présentent une fiabilité élevée même dans des conditions climatiques difficiles. Par contre, leur cosinus phi se dégrade fortement aux faibles brillances. Il existe aussi une surtension à circuit ouvert, moins importante que pour les régulateurs à ferro-résonance. Enfin, le rendement n'est acceptable que pour l'intensité nominale à pleine charge.
  • On connaît enfin les régulateurs à onde sinusoïdale découpée par des interrupteurs commandés tels que des thyristors. Ils présentent l'avantage d'une grande simplicité de réalisation et d'un bon rendement. Il est toutefois nécessaire d'adapter la sortie du régulateur à la valeur de la charge, qui peut prendre des amplitudes de quatre quarts, trois quarts, moitié, un quart et un huitième, dans le cas particulier d'un balisage d'aéroport. L'inconvénient de ces régulateurs réside dans la création de parasites électromagnétiques qui polluent le réseau d'alimentation, et également dans la présence de varia­tions d'intensité rapides qui rendent difficile la conception des circuits de protection.
  • La présente invention a pour but de perfectionner ces derniers types de régulateurs, afin d'en réduire les inconvénients.
  • L'un des buts de l'invention est ainsi de faire en sorte que le rendement et le facteur de puissance (cosinus phi) ne se dégradent pratiquement pas lorsque l'on passe de la brillance maximum aux brillances inférieures, dans le cas d'un balisage d'aéroport, ou lorsque la charge est réduite à sa valeur la plus faible.
  • Un autre but de l'invention est d'obtenir une absence de sur­tension à l'ouverture du circuit de charge, d'une part, ainsi qu'une absence de surintensité nuisible aux lampes d'éclaira­ge, d'autre part.
  • L'invention vise également à fournir un régulateur qui soit indépendant de la valeur précise de la tension d'alimentation du réseau secteur.
  • L'invention recherche également d'éviter tout fatigue inutile aux lampes, grâce à une montée progressive en courant.
  • L'invention permet enfin d'éviter la création de parasites due au front raide de courant, grâce à une forme sinusoidale aussi pleine que possible de ce dernier.
  • La présente invention a pour objet un dispositif régulateur de courant de puissance, du type comprenant :

    - une entrée d'alimentation secteur alternative,

    - un premier transformateur dont le primaire est relié à cet­te entrée et le secondaire posséde des prises échelonnées,

    - au moins un transformateur intermédiaire semblable au pre­mier transformateur,

    - un dernier transformateur dont le secondaire est à bran­cher sur la charge à réguler, à travers un organe de mesure du courant ou de la tension de charge,

    - une série d'interrupteurs commandés propres à relier l'une des prises de chaque transformateur au suivant, et

    - des moyens de commande de la conduction de ces interrup­teurs, à raison d'un seul par série,
    caractérisé en ce que ces moyens de commande comprennent :

    - un étage comparateur de la valeur mesurée par ledit organe à une valeur de consigne,

    - un générateur d'un signal d'horloge piloté au démarrage par le passage à zéro de la tension secteur, et ensuite par le passage au zéro du courant dans la charge,

    - un circuit de comptage-décomptage propre à définir un comp­tage susceptible d'évoluer pas à pas selon le résultat de la comparaison, au rythme du signal d'horloge, et compor­tant autant de compteurs-décompteurs qu'il y a de transfor­mateurs à prises,

    - des mémoires-verrous reliées aux sorties parallèles des compteurs-décompteurs,

    - des moyens capables d'actionner les mémoires-verrous avec au moins un retard prédéterminé vis-à-vis du signal d'horloge,

    - un circuit de temporisation déclenché avec un autre retard prédéterminé, par rapport au signal d'horloge et pour une durée de temporisation choisie,

    - des moyens décodeurs reliés aux sorties parallèles des mé­moires-verrous pour actionner lesdites séries d'interrupteurs pendant ladite temporisation.
  • Avantageusement, les prises des différents transformateurs sont choisies pour obtenir une précision donnée, sensible­ment constante dans toute l'étendue de la variation de la valeur de courant en tension mesurée, et la base numérique du circuit de comptage-décomptage et le décodage sont choisis de préférence en fonction de la distribution des prises des différents transformateurs.
  • Avantageusement, quand le poids d'un compteur-décompteur aug­mente, l'actualisation de la mémoire-verrou correspondante a lieu pendant la phase d'actionnement desdites séries d'inter­rupteurs correspondantes par le moyen décodeur correspondant.
  • Chaque interrupteur commandé comprend, de préférence, deux thyristors montés tête-bêche et commandés l'un par rapport à sa prise de secondaire, l'autre par rapport au commun de sortie des thyristors; ces deux thyristors sont avantageu­sement associés chacun à un transistor de commande, avec une alimentation individuelle pour ceux du côté des prises et une alimentation commune pour ceux du côté du commun; les deux transistors sont de préférence isolés par des opto-cou­pleurs respectifs à partir des moyens décodeurs, ces opto­coupleurs étant validés par des signaux en créneau respec­tifs de polarité opposée, synchrones des passages par zéro du courant d'alimentation.
  • Le retard prédéterminé peut posséder normalement une valeur faible ou nulle, et une valeur plus élevée dans le cas où la commande d'un nouveau thyristor est différée, et ce retard prédéterminé peut posséder des valeurs croissantes lorsqu'on va de la mémoire-verrou des poids forts à celles des poids plus faibles.
  • Le dispositif selon l'invention comporte avantageusement des moyens de surveillance pour interdire, en particulier au ni­veau des moyens décodeurs, la prise en compte d'une commande modifiée pour l'état des thyristors en cas de thyristor mis en court-circuit, ou de charge en court-circuit.
  • Les moyens de surveillance peuvent être sensibles à l'exis­tence d'une tension inverse aux bornes de chaque thyristor.
  • Un état de court-circuit de deux thyristors peut entraîner la mise en oeuvre d'un disjoncteur propre à protéger au moins cette série.
  • Avantageusement, le dispositif selon l'invention comprend un contacteur auxiliaire, disposé entre une prise déterminée d'un transformateur et le couple de thyristors correspondant, ledit contact étant fermé lorsque le disjoncteur est ouvert de façon à assurer un fonctionnement dégradé du dispositif.
  • Un état de sous intensité peut entraîner la mise en oeuvre d'un contacteur principal, de préférence après temporisation.
  • Un état de surintensité peut entraîner la remise à zéro du circuit de comptage-décomptage, et, en cas de surintensité persistante, la mise en oeuvre du contacteur principal.
  • Les impulsions du signal d'horloge sont de préférence éli­minées lorsqu'elles se situent en dehors d'une fenêtre de durée choisie, de quelques millisecondes, par rapport aux passages par zéro de la tension.
  • D'autres caractéristiques et avantages de l'invention appa­raîtront à l'examen de la description détaillée ci-après, et des dessins annexés, sur lesquels :
    • - la figure 1 est un schéma général d'un dispositif selon l'invention;
    • - la figure 2 est un schéma électrique partiellement détaillé correspondant à l'ensemble logique de commandes de gachettes de la figure 1;
    • - les figures 3a et 3b sont des schémas électriques partiel­lement détaillés correspondant au circuit de commandes séquen­tielles de la figure 1;
    • - les figures 4, 5 et 6 sont des schémas électriques qui pré­cisent respectivement les circuits de mesure échantillonnés, les circuits de surveillance des thyristors et l'ensemble de commande gachettes de la figure 1; et
    • - les figures 7 et 8 sont deux diagrammes temporels permet­tant de mieux comprendre l'invention.
  • Les dessins annexés apportent pour l'essentiel des informa­tions de caractère certain. En conséquence, ils pourront ser­vir non seulement à mieux faire comprendre la description détaillée ci-après, mais aussi pour contribuer à la défini­tion de l'invention, le cas échéant.
  • Sur la figure 1, une alimentation secteur alternative à 220 Volts est disponible entre des bornes de phase Ph et de neu­tre N. Elle alimente l'ensemble des transformateurs et commu­tateurs de puissance ETCP par l'intermédiaire d'un contacteur principal CP sous le contrôle d'un circuit CCP.
  • En aval du contacteur se trouve un premier transformateur T2, qui peut être un autotransformateur, dont l'enroulement secondaire comporte cinq prises par exemple. Ces cinq prises sont respectivement reliées, des tensions les plus faibles aux tensions les plus fortes, à des interrupteurs commandés IC0-2 à IC4-2, par l'intermédiaire d'un disjoncteur respec­tif (DS0-2 à DS4-2). Les sorties des interrupteurs commandés sont reliées à un commun, pour être appliquées à un réseau de filtrage à résistance-capacité noté RCP2, ainsi qu'au pri­maire d'un autotransformateur T1. Celui-ci est monté comme le précédent avec cinq interrupteurs commandés IC0-1 à IC4-1, un disjoncteur (DS0-1 à DS4-1) et un circuit résistance capa­cité RCP1, et un troisième autotransformateur T0. Celui-ci est monté comme les précédents avec des interrupteurs comman­dés IC0-0 à IC4-0, un disjoncteur (DS0-0 à DS4-0) et un ré­seau résistance-capacité RCP0.
  • Les échelonnements des prises sur les différents transforma­teurs sont définis pour permettre une commande numérique, par exemple de la manière suivante : soit e la précision re­lative désirée pour la régulation; on note K la différence entre 1 et cette précision (doublée si elle est comptée en plus et en moins).
  • On note U0 la pleine tension nominale de secondaire du trans­formateur T0. Les prises intermédiaires seront alors choisies pour fournir en sus la tension U0xK, U0xK², U0xK³ et U0xK⁴.
  • Faisant de même pour la tension secondaire U1 du transforma­teur T1, celui-ci fournit les tensions U1x1, U1xK⁵, U1xK¹⁰, U1xK¹⁵ et U1xK²⁰.
  • Enfin, en ce qui concerne le transformateur T2 et sa tension secondaire U2, on établira les prises U2, U2xK²⁵, U2xK⁵⁰, U2xK⁷⁵ et U2xK¹⁰⁰.
  • La figure 1 montre également le transformateur d'adaptation de charge TAC dont le primaire est alimenté par l'ensemble précédent, et dont le secondaire alimente la charge à travers un transformateur d'intensité TIC dont le secondaire alimen­te, en série avec un ampèremètre de tableau MA, un second transformateur d'intensité de mesure TIM à deux secondaires.
  • La moitié inférieure droite de la figure 1 montre :
    • a) le circuit de mesure échantillonnée CME alimenté par le premier des deux secondaires IM1 et contrôlé par le cir­cuit de commande de brillance CCB. L'homme de l'art com­prendra que l'on peut en effet ajuster la brillance en agissant sur la valeur mesurée plutôt que sur la valeur de consigne.
    • b) le circuit de commandes séquentielles CCS, alimenté par le deuxième secondaire IM2 et par un transformateur de tension TU, fournissant en particulier le signal d'horloge SH ayant lieu, au démarrage, au passage à zéro de la ten­sion secteur et ensuite, au passage à zéro du courant dans la charge.
    • c) le circuit de surveillance des thyristors CST qui vérifie avant chaque commande qu'il n'y a pas de thyristors en court-circuit.
  • Et la moitié inférieure gauche de la figure 1 montre l'ensem­ble logique de commande de gachettes ELCG composé de :

    - un circuit de comptage-décomptage CCD propres à définir un comptage susceptible d'évoluer pas à pas au rythme du signal d'horloge SH et selon les signaux de changement CH et de montée/descente U/D,

    - un circuit de mémoires-verrous CMV reliées aux sorties pa­rallèles des compteurs-décompteurs et dont l'actualisation se fait sous l'action d'un signal de commande d'actualisation ("strobe") ST. Ce signal ST devant avoir lieu :

    - soit immédiatement après le signal d'horloge s'il n'y a pas de modification de comptage ou si la modification correspond à une diminution de tension sur le transfor­mateur à prises,

    - soit avec un retard prédéterminé R s'il y a modification de comptage et si cette modification correspond à une augmentation de tension sur le transformateur à prises,

    - un circuit de démultiplexeurs DMX (moyens décodeurs) reliés aux sorties des mémoires-verrous et dont les propres sorties sont conditionnées par des signaux d'inhibition INH dont la durée de temporisation t démarre immédiatement après le signal d'horloge SH,

    - un circuit de commandes de gachettes CCG reliées aux sor­ties des démultiplexeurs par l'intermédiaires d'opto-cou­pleurs et dont la fonction est d'actionner lesdites séries d'interrupteurs.
  • Le circuit de mesure échantillonnée CME, le circuit de com­mande de brillance CCB, le circuit de commande séquentielle CCS, le circuit de surveillance des thyristors CST et l'en­semble logique de commande de gachettes ELCG constituent des moyens de commande MC des interrupteurs.
  • Selon un mode de réalisation préférentiel, le retard prédé­terminé R possède une valeur de l'ordre de 1 à 2 millisecon­des et la durée de la temporisation t du signal de commande des gachettes, une valeur de l'ordre de 5 millisecondes.
  • La figure 2 précise cet ensemble logique de commande de ga­chettes en faisant ressortir les trois compteurs-décompteurs CD-2, CD-1 et CD-0, ainsi que leur liaison amont avec les circuits de comparaison et leur liaison aval avec les mémoi­res-verrous MV-2, MV-1 et MV-0 respectivement actualisées par les signaux de commande d'actualisation ST2, ST1 et ST0.
  • Les valeurs de comptage sont décodées par les démultiplexeurs DMX2, DMX1 et DMX0 sous le contrôle respectif des signaux d'inhibition INH-2, INH-1, INH-0.
  • Les valeurs décodées X0 à X4 de chacun des trois groupes de comptage sont appliquées aux circuits de commande de gachet­tes de chaque série d'interrupteurs commandés.
  • Sur cette figure 2, la composition du circuit logique de com­mande fait apparaître :

    - une logique de commande des thyristors sous le contrôle des signaux 0K2, 0K1 et 0K0 en provenance des circuits de surveillance des thyristors,

    - une commande d'actualisation MD des mémoires-verrous sous le contrôle du sens de changement du comptage,

    - des circuits de comparaison qui élaborent les signaux de changement CH, de montée/descente U/D, de remise à zéro RST, ainsi que d'autres signaux non mentionnés sur la figu­re 2, tels que surintensité, sous-intensité, arrêt immédiat, notamment.
  • Les figures 3a et 3b donnent le détail des circuits de com­mandes séquentielles CCS.
  • A partir du signal de tension SU, émis par le secondaire du transformateur de tension TU, le circuit de détection de zéro de tension DZT fournit les deux signaux A et B en créneaux respectivement de phase opposée qui seront également utilisés dans l'ensemble de commande de gachettes (défini lors de l'ex­plication de la figure 6). La somme des signaux A et B com­mande une fenêtre de temps de 1 à 2 millisecondes démarrant au zéro de tension.
  • Le signal d'horloge SH est la sortie logique d'un circuit monostable avec forçage à zéro MT1. Le déclenchement de ce monostable est assuré par le passage à zéro de la tension (début de la fenêtre). Il retombe au bout de 1 à 2 millise­condes (initialisation du système), ou auparavant, dès qu'un passage par zéro du courant est indiqué par le signal Io (ré­gime établi).
  • Le filtrage des impulsions d'horloge par une fenêtre de durée choisie a l'avantage de supprimer les impulsions parasites susceptibles de provoquer la commande indésirée d'un autre couple de thyristors en risquant de créer un court-circuit entre prises d'un même transformateur.
  • Le signal SH alimente d'une part les compteurs-décompteurs et, d'autre part, une série de temporisations échelonnées destinées à produire les signaux SAMV-2, SAMV-1 et SAMV-0, ainsi que les signaux SCG-2, SCG-1 et SCG-0, comme le montre la figure 3a. Cette série de temporisations échelonnées est produite par un circuit de temporisation D2.
  • La figure 3b représente la simplification introduite dans la production des signaux précédents lorsqu'on supprime la surveillance des thyristors.
  • La figure 4 donne le détail des circuits de mesure échantil­lonnée CME.
  • A partir du signal de courant IM1, le circuit de mesure de courant CMC fournit un signal de tension continu proportion­nel qui sera divisé dans un circuit de sélection de brillance CSB sous le contrôle du circuit de commande de brillance CCB; la valeur efficace de ce signal résultant sera élaborée dans le circuit de valeur efficace CVE. A chaque signal d'horloge, la nouvelle valeur du signal de mesure échantillonnée SME sera disponible pour les circuits de comparaison.
  • Les circuits CMC, CSB, CCB, CVE constituent un étage compa­ rateur (CN0).
  • La figure 5 donne le détail des circuits de surveillance des thyristors CST.
  • Le principe en est le suivant : si le thyristor qui vient de fonctionner ne s'est pas mis en court-circuit pendant son fonctionnement au cours de l'alternance qui vient de se ter­miner, il se produit à la coupure du courant de charge une surtension aux bornes du transformateur suivant. Ces signaux de surtension SST-2, SST-1 et SST-0 sont standardisés en les divisant respectivement par des coefficents K2, K1 et K0 pro­pres à chacun des trois étages d'atténuation. Chacun de ces signaux standardisés est comparé à une consigne ajustable dans des comparateurs dont les sorties 0K2, 0K1 et 0K0 sont introduites dans le circuit logique de contrôle pour autoriser ou non la commande de l'alternance suivante. En pratique, comme illustré par la figure 5, il suffit d'une division com­mune par le produit K2 K1 K0, qui est peu différent de K2.
  • La figure 6 donne le détail de l'ensemble de commandes de gachettes ECG :
  • Dans le bas de la figure 6, on retrouve l'un des démultiple­xeurs noté DMX-i. La partie haute concerne donc les thyristors branchés en sortie d'un seul des transformateurs; le suffixe précédé d'un tiret est donc ignoré sur la figure 6.
  • La prise P4 du secondaire du transformateur intéressé est supposée être celle qui fournit la tension la plus élevée. Les prises sont alors considérées dans l'ordre décroissant jusqu'à la prise P0 qui fournit la tension la plus basse, l'autre borne du secondaire étant notée C.
  • Entre la prise P4 et le commun C se trouve d'abord un thy­ristor T4+ monté conducteur entre P4 et C, et inversement un thyristor T4- monté conducteur entre C et P4. En série sur les gachettes des thyristors T4+ et T4- se trouvent res­ pectivement la résistance R4+ vers le commun et la résistance R4- vers la prise P4. Les gachettes de ces deux thyristors sont par ailleurs reliées aux émetteurs des transistors Q4+ et Q4-, et ces transistors, du type NPN, sont res pectivement commandés entre bases et émetteurs par des opto-coupleurs 0C4+ et 0C4-. L'ensemble de cette commande constitue l'inter­rupteur commandé IC4.
  • Le même montage se répète pour les interrupteurs commandés IC3 à IC0 et ne sera donc pas décrit à nouveau.
  • On observera simplement que les transistors Q4-, Q3-,Q2-,Q1 et Q0- ont des alimentations respectives AL4, AL3, AL2, AL1 et AL0, ces alimentations étant rapportées aux tensions des prises P4 à P0. Par contre, les autres transistors peuvent avoir une alimentation commune ALC par rapport au commun C.
  • Les opto-coupleurs 0C sont validés par une tension A s'ils ont le suffixe + ou par une tension B s'ils ont le suffixe -. Ces tensions A et B, engendrées comme décrit plus haut, sont synchrones du secteur et de polarité opposée.
  • Enfin, chaque paire d'opto-coupleurs comme 0C4 est alimentée par une sortie respective du démultiplexeur DMX.
  • Dans un but d'améliorer le fonctionnement de l'appareil, on commande, en cas de surintensité, une remise à zéro des comp­teurs-décompteurs avec exécution de cet ordre par les thyris­tors; et si l'état de surintensité persiste, l'ouverture du contacteur principal CP.
  • 0n protège les thyristors d'une même série contre les courts-­circuits internes par la mise en oeuvre des disjoncteurs lo­caux placés entre les prises de chaque transformateur et les thyristors. Toutefois, pour permettre en cas de court-circuit d'un thyristor une marche dégradée, on réserve une liaison directe entre une prise déterminée du transformateur T2 et le couple de thyristors correspondant (par exemple IC2-2), dont la commande de gachettes est automatiquement réalisée par un contact auxiliaire lié au groupe de disjoncteurs. Ce contact auxiliaire est fermé lorsque le groupe de disjoncteurs est ouvert. Cette disposition permet une marche dégradée à trois niveaux (car on a trois transformateurs T2, T1, T0), le dernier niveau correspondant à l'alimentation du transfor­mateur de sortie par une fraction de la tension d'alimenta­tion du réseau.
  • Par ailleurs, pour protéger les thyristors, le dispositif comporte des moyens de surveillance pour interdire, en par­ticulier au-niveau des moyens décodeurs, la prise en compte d'une commande de thyristors modifiée, si le thyristor qui vient de fonctionner se trouve en court-circuit.
  • Les moyens de surveillance utilisés à cet effet peuvent être de nature différente pour caractériser l'absence de court-­circuit du dernier thyristor ayant conduit : soit l'existen­ce d'une tension inverse aux bornes du thyristor, soit l'annu­lation du courant au bout du temps Tq, soit la présence d'une surtension aux bornes de la charge au moment de l'annulation du courant. Ce dernier moyen est préférentiel.
  • Arrivé à ce point de la description des différentes parties du dispositif, on peut résumer globalement le fonctionnement du régulateur de la manière suivante :
  • A la mise sous tension de l'appareil, toutes les fonctions sont remises à zéro et en particulier les compteurs-décomp­teurs et il n'y a pas encore de courant dans la charge. Le signal d'horloge SH est obtenu à partir du passage à zéro du signal de tension réseau et déclenche toutes les commandes séquentielles qui autorisent l'actualisation des mémoires-­verrous par le signal de commande d'actualisation et la com­mande des gachettes via les démultiplexeurs pour toute la durée du signal inverse d'inhibition. Les thyristors reliés aux prises les plus basses des transformateurs sont passants et la plus petite tension est appliquée au transformateur d'adaptation de charges TAC : il en résulte un courant générale­ment très faible dans la charge mais toutefois suffisant pour fournir des signaux de mesure de courant IM1 et IM2. En parti­culier IM2 va permettre de commander le signal d'horloge SH au passage à zéro du courant et à partir de là l'incrémenta­tion des compteurs-décompteurs va se produire à chaque alter­nance du courant jusqu'au moment où la valeur du courant aura atteint la valeur de la consigne. A ce stade de fonctionnement, le régulateur se stabilise sauf si la valeur de la tension secteur change suffisamment pour faire varier le courant de charge en dehors de sa marge de précision, ou bien si la charge change suffisamment pour produire les mêmes effets, ou enfin si la sélection de brillance choisie est modifiée.
  • Un fonctionnement plus détaillé du dispositif sera décrit à partir des diagrammes de temps représentés sur les figu­res 7 et 8, ces figures étant respectivement caractéristiques du fonctionnement "avec" ou "sans" surveillance des thyris­tors.
  • Sur ces figures, trois configurations du régulateur sont re­présentées. La partie gauche illustre une configuration dans laquelle le compteur-décompteur 0 a augmenté d'une unité alors que les deux autres ne sont pas modifiés. La partie médiane des figures illustre une configuration dans laquelle le comp­teur-décompteur 0 diminue d'une unité, alors que le comp­teur-décompteur 1 augmente d'une unité et que le compteur-­décompteur 2 n'est pas modifié. La partie droite, enfin, il­lustre une configuration dans laquelle le compteur-décompteur 0 a diminué d'une unité, le compteur-décompteur 1 diminue d'une unité et le compteur-décompteur 2 augmente d'une unité.
  • Le sens de variation de chaque compteur-décompteur est dé­terminé à partir de la valeur globale du circuit de comptage-­décomptage après le changement, sachant que l'on connaît le sens de variation globale (augmentation ou diminution) et que l'on ne varie que d'une unité à la fois.
  • Sur chaque partie de la figure 7, le diagramme du haut illus­tre (très schématiquement) le courant à travers la charge. Les trois lignes en dessous illustrent respectivement les trois signaux de changement CH-2, CH-1, CH-0. La ligne suivante illustre le signal d'horloge SH. Les trois groupes de trois lignes suivantes illustrent respectivement, pour les trois compteurs-décompteurs i respectifs le signal 0Ki, le signal d'hinhibition INH-i et le signal de commande d'actualisation ST-i.
  • 0n retrouve une disposition identique sur la figure 8, mais les signaux 0Ki n'existent plus car on n'effectue pas de sur­veillance des thyristors.
  • Si l'on se réfère maintenant à la figure 7, et plus particu­lièrement à la partie gauche, on voit donc qu'il n'y a pas modification de comptage sur les compteurs-décompteurs 1 et 2 et modification sur le compteur-décompteur 0 illustrée par le signal CH-0.
  • Le signal d'horloge SH est apparu au passage à zéro du courant.
  • Le signal 0K2 est émis pour signaler qu'il n'y a pas de thy­ristors en court-circuit (décrochage DV sur la première ligne de la figure 7) et que l'on pourrait commander.
  • L'ordre de commande des gachettes INH-2 a lieu 50 microsecon­des après la fin du signal 0K2. Le signal de commande d'actua­lisation ST-2 a lieu immédiatement après la montée du signal SH car il n'y a pas modification de comptage.
  • 0n retrouve la même configuration pour le compteur-décompteur 1 car il n'y a pas de modification de comptage.
  • Par contre, en ce qui concerne le compteur-décompteur 0, puis­qu'il y a une augmentation d'unité, le signal de commande d'actualisation ST-0 sera émis, pendant la phase d'actionnement des séries d'interrupteurs par les démultiplexeurs (DMX), c'est-à-dire pendant la phase d'état bas du signal INH-0. Ainsi le signal ST-0 est décalé d'une demi-milliseconde par rapport à la re-tombée du signal INH-0, ce qui permet d'assurer une meilleure continuité de tension dans le régulateur. Dans tous les diagrammes, la phase d'état bas du signal INH-i dure 5 ms. A la montée du signal ST-0 correspond un petit défaut de courant à travers la charge.
  • On observe les mêmes principes de fonctionnement sur les par­ties médiane et droite de la figure 7. Le signal de commande d'actualisation n'est pas décalé lorsque la valeur du comp­teur-décompteur correspondant est stationnaire ou diminue.
  • La figure 8 illustre le fonctionnement sans surveillance des thyristors, et est simplifiée par rapport à la figure 7. L'in­terprétation des signaux représentés est identique à celle de la figure 7.
  • L'homme de l'art comprendra que le circuit qui vient d'être décrit satisfait particulièrement bien les buts visés par l'invention.
  • Cette invention peut faire l'objet de diverses variantes.
  • Par exemple, l'état d'extinction des thyristors (non court-­circuit) peut être détectée aussi par l'annulation de la ten­sion entre la sortie commune C et le neutre, ou encore par l'annulation du courant dans chaque thyristor concerné.

Claims (12)

1. Dispositif régulateur de courant de puissance, du type comprenant :

- une entrée d'alimentation secteur alternative,

- un premier transformateur (T2) dont le primaire est relié à cette entrée et le secondaire possède des prises échelon­nées,

- au moins un transformateur intermédiaire (T1, T0) sembla­ble au premier transformateur,

- un dernier transformateur (TAC) dont le secondaire est à brancher sur la charge à réguler, à travers un organe de mesu­re (TIC) du courant ou de la tension de charge,

- une série d'interrupteurs commandés (IC) propres à relier l'une des prises de chaque transformateur au suivant, et

- des moyens de commande (MC) de la conduction de ces inter­rupteurs, à raison d'un seul par série,
caractérisé en ce que ces moyens de commande comprennent :

- un étage comparateur (CN0) de la valeur mesurée par ledit organe à une valeur de consigne,

- un générateur d'un signal d'horloge (SH) piloté au démarra­ge par le passage à zéro de la tension secteur, et ensuite par le passage au zéro du courant dans la charge,

- un circuit (CCD) de comptage-décomptage propre à définir un comptage susceptible d'évoluer pas à pas selon le résultat de la comparaison, au rythme du signal d'horloge, et comportant autant de compteurs-décompteurs (CD) qu'il y a de transforma­teurs à prises,

- des mémoires-verrous (MV) reliées aux sorties parallèles des compteurs-décompteurs,

- des moyens (MD) capables d'actionner les mémoires-verrous avec au moins un retard prédéterminé vis-à-vis du signal d'hor­loge, selon le sens de variation des compteurs,

- un circuit de temporisation (D2) déclenché, avec un autre retard prédéterminé, par rapport au signal d'horloge, et pour une durée de temporisation choisie,

- des moyens décodeurs (DMX) reliés aux sorties parallèles des mémoires-verrous pour actionner lesdites séries d'interrup­teurs pendant ladite temporisation.
2. Dispositif selon la revendication 1, caractérisé en ce que les prises des différents transformateurs sont choisies pour obtenir une précision donnée, sensiblement constante dans toute l'étendue de la variation de la valeur de courant ou tension mesurée, et
en ce que la base numérique du circuit de comptage-décomptage et le décodage sont choisis en fonction de la distribution des prises des différents transformateurs.
3. Dispositif selon l'une des revendications 1 ou 2, caracté­risé en ce que, quand le poids d'un compteur-décompteur aug­mente, l'actualisation de la mémoire-verrou correspondante a lieu pendant la phase d'actionnement desdites séries d'inter­rupteurs correspondantes par le moyen décodeur correspondant.
4. Dispositif selon l'une des revendications 1 à 3, caracté­risé en ce que chaque interrupteur commandé (IC) comprend deux thyristors (T+, T-) montés tête-bêche et commandés l'un par rapport à sa prise de secondaire, l'autre par rapport au commun de sortie des thyristors, en ce que ces deux thyris­tors sont associés chacun à un transistor de commande (Q+, Q-), avec une alimentation individuelle pour ceux du côté des prises et une alimentation commune pour ceux du côté du commun, en ce que les deux transistors sont isolés par des opto-coupleurs respectifs (0C+, 0C-) à partir des moyens déco­deurs, ces opto-coupleurs étant validés par des signaux en créneau respectifs de polarité opposée, synchrones des passa­ges par zéro du courant d'alimentation.
5. Dispositif selon l'une des revendications 1 à 4, carac­térisé en ce que le retard prédéterminé possède normalement une valeur faible ou nulle et une valeur plus élevée dans le cas où la commande d'un nouveau thyristor est différée, et

en ce que ce retard prédéterminé possède des valeurs crois­santes lorsqu'on va de la mémoire-verrou des poids forts à celles des poids plus faibles.
6. Dispositif selon l'une des revendications 1 à 5, carac­térisé en ce qu'il comporte des moyens de surveillance pour interdire, en particulier au niveau des moyens décodeurs, la prise en compte d'une commande modifiée pour l'état des thyristors en cas de thyristor mis en court-circuit, ou de charge en court-circuit.
7. Dispositif selon la revendication 6, caractérisé en ce que les moyens de surveillance sont sensibles à l'existence d'une tension inverse aux bornes de chaque thyristor.
8. Dispositif selon l'une des revendications 6 et 7, carac­térisé en ce qu'un état de court-circuit de deux thyristors entraîne la mise en oeuvre d'un disjoncteur propre à proté­ger au moins cette série.
9. Dispositif selon la revendication 8, caractérisé en ce qu'il comprend un contacteur auxiliaire, disposé entre une prise déterminée d'un transformateur et le couple de thyris­tors correspondant, ledit contact étant fermé lorsque le dis­joncteur est ouvert de façon à assurer un fonctionnement dé­ gradé du dispositif.
10. Dispositif selon l'une des revendications 1 à 9, caracté­risé en ce qu'un état de sous intensité entraîne la mise en oeuvre d'un contacteur principal (CP), de préférence après temporisation.
11. Dispositif selon l'une des revendications 1 à 10, caracté­risé en ce qu'un état de surintensité entraîne la remise à zéro du circuit de comptage-décomptage, et, en cas de surinten­sité persistante, la mise en oeuvre du contacteur principal (CP).
12. Dispositif selon l'une des revendications 1 à 11, caracté­risé en ce que les impulsions du signal d'horloge sont élimi­nées lorsqu'elles se situent en dehors d'une fenêtre de durée choisie, de quelques millisecondes, par rapport aux passages par zéro de la tension.
EP88401967A 1987-07-31 1988-07-28 Régulateur de puissance, notamment pour le balisage d'aéroports Withdrawn EP0304363A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8710923A FR2618921B1 (fr) 1987-07-31 1987-07-31 Regulateur de puissance, notamment pour le balisage d'aeroports
FR8710923 1987-07-31

Publications (1)

Publication Number Publication Date
EP0304363A1 true EP0304363A1 (fr) 1989-02-22

Family

ID=9353789

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88401967A Withdrawn EP0304363A1 (fr) 1987-07-31 1988-07-28 Régulateur de puissance, notamment pour le balisage d'aéroports

Country Status (4)

Country Link
US (1) US4816738A (fr)
EP (1) EP0304363A1 (fr)
CA (1) CA1289183C (fr)
FR (1) FR2618921B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2070735A2 (es) * 1993-04-15 1995-06-01 Ingequr S A Variador de tension estatico para regulacion de consumo de redes de alumbrado, con variacion y regulacion de la tension de salida y limitacion de intensidad.
ES2109846A1 (es) * 1994-04-27 1998-01-16 Salicru Roses Jacinto Perfeccionamientos en los estabilizadores de tension aplicables a instalaciones de iluminacion.

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5581229A (en) * 1990-12-19 1996-12-03 Hunt Technologies, Inc. Communication system for a power distribution line
US5136233A (en) * 1991-04-09 1992-08-04 Iowa-Illinois Gas And Electric Company Means and method for controlling elecrical transformer voltage regulating tapchangers
US5642290A (en) * 1993-09-13 1997-06-24 Siemens Energy & Automation, Inc. Expansion chassis for a voltage regulator controller
US5596263A (en) * 1993-12-01 1997-01-21 Siemens Energy & Automation, Inc. Electrical power distribution system apparatus-resident personality memory module
US6078148A (en) * 1998-10-09 2000-06-20 Relume Corporation Transformer tap switching power supply for LED traffic signal
US11557430B2 (en) * 2020-02-19 2023-01-17 Eaton Intelligent Power Limited Current transformer powered controller

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818321A (en) * 1973-04-09 1974-06-18 Wilorco Inc Voltage regulator
US3921059A (en) * 1974-03-22 1975-11-18 Forbro Design Corp Power supply incorporating, in series, a stepped source and a finely regulated source of direct current
US3970918A (en) * 1975-01-13 1976-07-20 Edward Cooper High speed, step-switching AC line voltage regulator with half-cycle step response
EP0157689A1 (fr) * 1984-03-19 1985-10-09 Ets. AUGIER S.A. Générateur de tension alternative variable
US4623834A (en) * 1984-07-06 1986-11-18 Oneac Corporation Dual programmable response time constants for electronic tap switching line regulators

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3603971A (en) * 1968-08-06 1971-09-07 Perkin Elmer Corp Apparatus for converting between digital and analog information
CA939001A (en) * 1971-07-02 1973-12-25 Westinghouse Canada Limited Lighting control system
GB2125194A (en) * 1982-08-05 1984-02-29 Plessey Co Plc Regulated DC power supply

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3818321A (en) * 1973-04-09 1974-06-18 Wilorco Inc Voltage regulator
US3921059A (en) * 1974-03-22 1975-11-18 Forbro Design Corp Power supply incorporating, in series, a stepped source and a finely regulated source of direct current
US3970918A (en) * 1975-01-13 1976-07-20 Edward Cooper High speed, step-switching AC line voltage regulator with half-cycle step response
EP0157689A1 (fr) * 1984-03-19 1985-10-09 Ets. AUGIER S.A. Générateur de tension alternative variable
US4623834A (en) * 1984-07-06 1986-11-18 Oneac Corporation Dual programmable response time constants for electronic tap switching line regulators

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2070735A2 (es) * 1993-04-15 1995-06-01 Ingequr S A Variador de tension estatico para regulacion de consumo de redes de alumbrado, con variacion y regulacion de la tension de salida y limitacion de intensidad.
ES2109846A1 (es) * 1994-04-27 1998-01-16 Salicru Roses Jacinto Perfeccionamientos en los estabilizadores de tension aplicables a instalaciones de iluminacion.

Also Published As

Publication number Publication date
FR2618921A1 (fr) 1989-02-03
FR2618921B1 (fr) 1989-12-08
CA1289183C (fr) 1991-09-17
US4816738A (en) 1989-03-28

Similar Documents

Publication Publication Date Title
FR2600468A1 (fr) Regulateur commande par phase et procede pour connecter selectivement une charge a une tension alternative
EP0629036B1 (fr) Dispositif pour la fourniture d'une tension à un circuit électronique, en particulier à un circuit électronique associé à un capteur d'intensité placé sur une ligne électrique
EP0448434B1 (fr) Redresseur susceptible de fonctionner avec au moins deux plages distinctes de tension alternative d'alimentation
EP0166358B1 (fr) Dispositif de commande de la liaison d'un circuit électrique à un réseau
EP0193435A1 (fr) Circuit de commande d'alimentation à découpage à démarrage automatique
FR2618921A1 (fr) Regulateur de puissance, notamment pour le balisage d'aeroports
EP0836280B1 (fr) Interrupteur électronique à alimentation deux fils
EP3594699A2 (fr) Dispositif de protection différentielle
EP0443342A1 (fr) Procédé de contrôle du transfert d'énergie dans un convertisseur statique; convertisseur statique d'énergie pour sa mise en oeuvre et alimentation électrique utilisant un tel convertisseur
EP0970556B1 (fr) Dispositif d'alimentation faible cout d'une pluralite de modules electroniques installes dans une baie
FR2489628A1 (fr) Dispositif de commande de puissance en technique etat solide
EP0536011B1 (fr) Dispositif de commande et de protection de sorties, notamment pour automate programmable
FR2649555A1 (fr) Procede et dispositif de commande de l'alimentation de charges, adaptes pour reduire les fluctuations de tension sur le reseau
EP0562959B1 (fr) Module d'entrée d'information par contact électrique pour installation de contrÔle/commande
EP1385249A1 (fr) Dispositif et procédé de protection contre les surintensités dans une armoire de distribution d energie électrique
EP0851327B1 (fr) Appareil électrique comportant une entrée de commande
EP1279084B1 (fr) Ensemble adaptateur de tension
FR2612685A1 (fr) Dispositif de commande pour l'ouverture et la fermeture de circuits de puissance electrique
FR2738963A1 (fr) Procede de maintien de la fourniture en energie electrique dans un reseau de distribution d'energie electrique et dispositif mettant en oeuvre un tel procede
EP1203272A1 (fr) Reseau d'alimentation en energie electrique, notamment d'eclairage public
FR2570230A1 (fr) Dispositif de commutation forcee d'un onduleur et dispositif d'alimentation d'un ozoneur en comportant application
FR2731120A1 (fr) Procede de commande pour courant electrique bidirectionnel et onduleur de tension a commutation douce
WO2020002669A1 (fr) Procede de protection d'un reseau susceptible d'etre isole d'un reseau principal
FR2643760A1 (fr) Alimentation electronique en energie electrique d'une charge, preferentiellement de nature capacitive, telle que particulierement un tube a decharge, mise periodiquement en court-circuit sans destruction de ladite alimentation
WO2012084946A2 (fr) Générateur d'alimentation électrique pour charges semi-alternatives basse tension et circuit électronique correspondant

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): BE DE ES FR GB IT

17P Request for examination filed

Effective date: 19890811

17Q First examination report despatched

Effective date: 19910228

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19910911