EP0314559A1 - Circuit de calcul utilisant une arithmétique résiduelle - Google Patents

Circuit de calcul utilisant une arithmétique résiduelle Download PDF

Info

Publication number
EP0314559A1
EP0314559A1 EP88402676A EP88402676A EP0314559A1 EP 0314559 A1 EP0314559 A1 EP 0314559A1 EP 88402676 A EP88402676 A EP 88402676A EP 88402676 A EP88402676 A EP 88402676A EP 0314559 A1 EP0314559 A1 EP 0314559A1
Authority
EP
European Patent Office
Prior art keywords
calculation
module
notation
bus
numbers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP88402676A
Other languages
German (de)
English (en)
Other versions
EP0314559B1 (fr
Inventor
Claude-Alain Wambergue
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of EP0314559A1 publication Critical patent/EP0314559A1/fr
Application granted granted Critical
Publication of EP0314559B1 publication Critical patent/EP0314559B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
    • G06F7/729—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic using representation by a residue number system

Definitions

  • the main object of the invention is a calculation circuit or a calculator using residual arithmetic, in particular on complex numbers.
  • any whole number is decomposed in a unique way on the elements of the base which generally are the successive powers of an integer.
  • computing circuits using semiconductor components mainly use base 2.
  • the device which is the subject of the present invention uses residual arithmetic to perform calculations.
  • the residual arithmetic is, in the device according to the invention, adapted and optimized for performing calculations and in particular complex multiplications. Due to the choices made in the most efficient embodiment of the device according to the invention, a complex multiplication comes down to the addition of two integers.
  • the device according to the present invention converts the data from the positional base to the residual base, performs the operations and converts the results to the desired positional notation.
  • the residual notation allows calculations to be carried out independently on each digit (digit in English terminology) without propagation of restraint.
  • the device according to the present invention simultaneously performs calculations on all the figures.
  • the main object of the invention is a calculation device, characterized in that it comprises a coding module capable of coding numbers in residual notation, a calculation module capable of performing calculations in residual notation, and a module decoding capable of transcoding numbers from the residual notation to a desired notation.
  • the invention also relates to a device, characterized in that the calculation module includes means making it possible to associate with each complex number an index such that a multiplication of two complex numbers corresponds in a one-to-one manner to an addition of said indices .
  • the invention also relates to a calculation device, characterized in that it comprises a control module capable of modifying the exchanges of internal and external data of said calculation device as well as the calculations carried out by the calculation module.
  • the invention also relates to a calculation device according to claim 4, characterized in that the control module includes a bus capable of providing it with the instructions necessary for the desired sequence of calculations.
  • the invention also relates to a calculation device, characterized in that it comprises buses capable of connecting the calculation module to internal or external memories capable of containing numbers in residual notation.
  • the invention also relates to a calculation device, characterized in that the calculation module is connected by a bus to a permanent memory.
  • the invention also relates to a computing device, characterized in that said device is capable of carrying out convolutions.
  • the invention also relates to a computing device, characterized in that said device is capable of performing correlations.
  • the invention also relates to a computing device according to any one of the preceding claims, characterized in that it comprises permanent memories in which tabulated functions are stored.
  • the invention also relates to a device, characterized in that the coding and / or decoding modules include data paths making it possible to carry out the addition of the carry at the end of the calculation on each digit of the transcoding.
  • the invention also relates to a device, characterized in that it is produced in the form of an electronic card.
  • the invention also relates to a computing device, characterized in that it is produced in the form of an integrated circuit.
  • a and b be two integers, where b is a positive integer.
  • the division of a by b is defined by: where q is the quotient and r the rest.
  • a is a prime number. In all other cases, a is a composite number.
  • r is called the order of the element a.
  • g is called the generator element of the group.
  • the group is a cyclical group.
  • the ring is commutative if the law o is commutative.
  • the ring is a unitary ring if there is one (and only one) identity element u for the law o.
  • Galois body Every finite body is called Galois body, noted GF (p).
  • An ideal 1 of a commutative ring A is a sub-ring of A, such that if we take any element y of I, and any element a of A, the element a. it still belongs to I.
  • A be a unitary commutative ring.
  • the principal ideal of A is called the subset of A formed from the multiples of an arbitrary element of A.
  • a ring having only main ideals is called the main ring.
  • intersection of two ideals contains at least the null element and is still an ideal.
  • the product of two main ideals 1 (a) and 1 (b) is the main ideal I (a. B).
  • a non-trivial ideal (different from ⁇ e or A) is maximal, or absolute prime or prime, if it is not contained in any other ideal than the ring A itself.
  • lateral class of I characterized by x, the set of elements of the form y + x where y is any element of I. If two lateral classes have one element in common, they coincide, which means that each element of A belongs to one and only one lateral class of I. The sum and the product of two lateral classes all belong to the same class called sum or product of two classes.
  • the lateral classes of the ideal I in relation to these sum and product operations, constitute a ring, which is called a ring quotient of A with respect to the ideal I, denoted A / I. For an ideal 1 to be maximal, it is necessary and sufficient that the quotient ring A / I is a body.
  • Morphisms are the applications between structures.
  • morphism or homomorphism is meant an application of one set into another which retains the "shape”, that is to say is compatible with the structures.
  • morphisms between groups, rings, vector spaces, algebras, modules ...
  • a bijective morphism of E on F is an isomorphism: the properties of E are "transported” on F (and vice versa).
  • modules differs clearly from that of vector spaces, because certain existence theorems can be faulted. This is due to the fact that a part reduced to a nonzero element is no longer necessarily free.
  • a module is free if it has at least one base.
  • the residual notation is difficult to use when it comes to interpreting a number, or testing its sign, or even comparing it to another number.
  • This notation is mainly used when working with whole numbers.
  • the numbers are converted from the positional notation to the residual notation, the desired additions, subtractions and multiplications are carried out, then the results are converted to positional notation or to mixed base notation for display. and / or for their subsequent exploitation. It is advantageous to carry out a maximum of operations before the conversion to limit the number of conversions necessary to perform a given calculation.
  • x 1 being the modulo residue m 1
  • x 2 being the modulo residue m 2
  • x k being the modulo residue m k .
  • a complex arithmetic is defined on a ring.
  • the calculations are simplified by the fact that a complex multiplication is reduced to an addition of index, that is to say of two whole numbers.
  • R 1 , R 2 , ..., R k be unitary commutative rings.
  • R 1 The direct sum (also called Cartesian product) of R 1 ,. . ., R k noted: is the set of k-tuples: R constitutes a unitary commutative ring for the component-to-component addition and multiplication operations.
  • R be a finite, commutative and unitary ring.
  • R admits a unique decomposition in direct sum of local rings.
  • a local ring is a unitary commutative ring which has one (and only one) maximum ideal M.
  • M contains all the elements dividing zero and the element zero.
  • a Dedekind ring has the property that any ideal is factorizable as a product of maximum ideals, and in fact any non-zero prime ideal is maximum (the ring is Noetherian): the ring of integers of a body of algebraic numbers is a Dedekind and Noetherian ring.
  • (- 1) is a quadratic non-residue of q.
  • R (q 2 ) is a commutative and unitary finite ring.
  • R (q 2 ) ⁇ a + îb, 0 ⁇ a, b ⁇ q ⁇ be the ring defined above.
  • the direct sum of the Galois bodies where we define the operations of addition and multiplication by: is a ring of q 2 elements, isomorphic to the ring R (q 2 ).
  • Every Galois body GF (mi n ) has generating elements g which generate all the elements of the body except the zero element, by the successive operations of multiplication: g . g, g. g . g, ...
  • the set ⁇ 0, 1, 2, ..., mi2 - 2 ⁇ provided with the modulo addition (m i 2 - 1) is an abelian group, isomorphic to the cyclic group [GF (mi2) - ⁇ o + îo ⁇ ] generated by g with the multiplicative law.
  • R (q) the ring R (q), considered as an algebra (or a module) on itself, also has an orthogonal base. Consequently the elements of R (q), which are also the real and imaginary components of the complex integers of R (q 2 ), are decomposable in this base, and can be worked separately by component.
  • Positional notations (in base b or in mixed bases) define other bases, which do not necessarily have the "dimension" k.
  • the proposed complex residual arithmetic therefore consists in transposing the problem into an orthogonal basis (residual notation) to take advantage of "orthogonal" arithmetic, we go even further than that by reducing the complex multiplication operation to an operation of addition of clues.
  • residual notation residual notation
  • the computer 7 comprises a coding module 21, a calculation module 1 and a decoding module 22.
  • the coding module 21 is connected to at least one data bus 33 and / or 34.
  • the coding module 21 is connected to the calculation module 1 by at least one data bus 35 and / or 36.
  • the calculation module 1 is connected to the decoding module 22 by a data bus 33.
  • the decoding module 22 is connected to a data bus 39.
  • the coding module 21 receives successively by a single bus or simultaneously by the two buses 33 and 34 two digital data in positional notation.
  • the coding module 21 transforms the digital data from positional notation to residual notation.
  • the digital data is received in binary by the coding module 21 and is coded in residual notation, the digits of which are coded in binary, for technological reasons.
  • the calculation module 1 receives successively by a single bus or simultaneously by the two buses 35 and 36 two digital data in residual notation.
  • the calculation module 1 performs on the two data the calculation for which it was intended, for example addition, subtraction or multiplication.
  • the subtraction of a number is replaced by the addition of its opposite.
  • the decoding module 22 receives via the bus 33 the calculation result performed by the calculation module 1. This result is received in positional notation.
  • the decoding module 22 transforms this calculation result in residual notation into a notation which is more easily exploitable such as for example mixed-base notation, binary notation, hexadecimal notation or decimal notation.
  • the calculation module is connected to a control bus 37.
  • the same calculation module 1 makes it possible, depending on the command it receives on the bus 37, to perform an addition, a subtraction, or a multiplication , or even a division if this operation is possible in residual rating.
  • the computing device 7 is a pipeline device.
  • the coding module 21 transforms two data of order k from the positional notation to residual notation
  • the calculation module 1 performs an operation, for example the addition on two digital data d order k-1 while the decoding module 22 transforms the result of order k-2 from the residual notation to positional notation.
  • the calculation device of FIG. 2 comprises, in addition to the coding module 21, the calculation module 1 and the decoding module 22 a control module 6.
  • the control module 6 allows the successive execution of several calculations using for example several times the same digital data in residual notation or the use of the result of a calculation as a data of one of the following calculations.
  • the calculation device 7 comprises means 41, 42, 382, 402, 403 making it possible to supply the same data item several times to the calculation module 1 without it being necessary to pass the notation several times positional to the residual rating.
  • the calculation device comprises, for example two memories 41 and 42 connected between the coding module 21 and the calculation module 1.
  • the memory 41 receives data from the coding module 21 by a bus 35 and sends data to the calculation module 1 by a bus 31.
  • the memory 42 receives the data from the coding module 21 by a bus 36 and sends data to the calculation module 1 by a bus 32.
  • the calculation results of the calculation module 1 can be supplied to the input of said calculation module 1, for example via a bus 380, a bus 378 and a bus 32
  • the calculation results of the calculation module 1 can be supplied to the input of one of the memories 41, 42, for example via the bus 380, a bus 360 and the bus 36
  • the calculation results of the calculation module 1 can be supplied to a random access memory 403, for example external to the calculation device 7, for example via the bus 33, the bus 380 and a bus 381.
  • the digital data in residual notation may be supplied to the calculation module 1 for example, via a bus 381, the bus 378 and the bus 32 from a read-only memory 402 or from the RAM 403.
  • the read-only memory 402 is external to the computing device 7.
  • the read-only memory 403 included in the calculation device 7 is a programmable read-only memory (PROM, EPROM or EEPROM in English terminology).
  • the digital data in residual notation is capable of being supplied to one of the memories 41 or 42 by the random access memory 402 and / or the read-only memory 403 for example via the bus 381, the bus 360 and the bus. 36.
  • the digital data can be supplied by the coding module 21 to the random access memory 43, for example, via the bus 36, the bus 360, and the bus 381.
  • the memories 41 and 42 are buffer memories capable of storing, each a digital data item in residual notation. Each new data erases the old.
  • the memories 41 and / or 42 are shift registers capable of storing n data simultaneously. At each control signal 60 the stored digital values are shifted by one row, the digital value of rank n being transmitted on the bus 31 or 32.
  • a digital value can be stored via the bus 361 in any of the shift registers 41 and / or 42. If, for example, we wish to have t one of the inputs of the calculation module 1 of a digital value in two calculation cycles, said digital value is stored in the index register n-2 of the memory 41 or 42 connected to said input of the calculation module 1.
  • memories 41 and / or 42 are random access memories (RAM in English terminology).
  • the control module 6 controls and addresses the memories 41 and 42.
  • the decoding module 22 is connected to a buffer memory 43 via a bus 370.
  • the buffer memory 43 makes it possible to provide the calculation results via a bus 39.
  • the read-only memory 402 allows to store coefficients which one is likely to use during computations. The coefficients are converted to residual notation only once, before programming the memory 402.
  • the random access memory 403 makes it possible to store, intermediate results and / or data which one is likely to use several times, in residual notation.
  • the coding module 21 is free, it is possible to store in memory 403, in residual notation, as and when they become available, digital values originating, for example, from a device for acquiring data (not shown) connected, for example, on bus 34.
  • a memory 404 is connected via a bus 37 to the control module 6.
  • the memory 404 is capable of storing the instructions of the program allowing the device 7 to execute the desired calculations.
  • the instructions stored in the memory 404 allow the control module 6 to direct the data flows, to activate, in reading or in writing and to provide an address to the memories 41, 42, 402 and 403 and to control the operation which must be executed by the calculation module 1.
  • the memory 404 is, for example, addressed by a counter 600 via a bus 405.
  • the counter 600 is for example included in the control module 6.
  • control module 6 The architecture of the control module 6 is adapted to the calculations which it is desired to be able to process with the device 7 and to the modules 1, 21 and 22 used as well as to the memories 41, 42, 402 and 403.
  • the control module is produced in a known manner. For example, it includes sequencers. These sequencers are produced, for example in the form of programmable logic (PLD or EPLD in English terminology), or microprogrammed.
  • PLD programmable logic
  • EPLD programmable logic
  • the instructions of the program stored in memory 404 are obtained from an appropriate assembler or compiler produced in a known manner.
  • control connections 60 have not been shown.
  • FIG. 3 one can see an alternative embodiment of the calculation device 7.
  • the alternative embodiment illustrated in FIG. 3 comprises simplified data paths.
  • the coding module 21 is shown in the form of two devices 21 responsible respectively for transforming digital data in positional notation into digital data in residual notation on buses 33 and 34.
  • the first of the two coding devices 21 is connected by a bus 391 to the memory 41 and to a first input of the calculation module 1.
  • the second of two coding devices 21 is connected by a bus 392 to the memory 42, to the decoding module 22 and to a second input of the calculation module 1.
  • the bus 391 allows the first coding device 21 to supply data to the calculation module 1 and / or to the memory 41 as well as bidirectional data exchanges between the memory 41 and the calculation module 1.
  • the bus 392 allows the second coding device 21 for supplying data to the calculation module 1 and / or to the memory 42, bidirectional data exchanges between the memory 42 and the calculation module 1 as well as the transmission of results from the calculation module 1 to the module decoding 22.
  • the control module 6 supervises the data exchanges and the operations executed by the calculation module 1.
  • FIG. 4 an exemplary embodiment of the computing device 7 can be seen which is particularly efficient with regard to the exchange of data.
  • a first coding device 21 is capable of receiving by the bus 33 a first stream of data to be processed.
  • the first device 21 is connected by the bus 35 to the memory 41.
  • the memory 41 is connected by a bus 31 to a first input of the calculation module 1.
  • On the bus 31 is connected, via a bus 385 a read-only memory 402.
  • a second coding device 21 is capable of receiving via the bus 34 a second stream of data to be processed.
  • the second coding device 21 is connected by a bus 36 to the memory 42.
  • the memory 42 is connected by a bus 32 to a second input of the calculation module 1.
  • the output of the calculation module 1 is connected by the bus 33 to the decoding module 22.
  • the decoding module 22 is connected by the bus 370 to the buffer memory 43.
  • the buffer memory 43 is connected to a bus 39.
  • a bus 380 connects bus 33 to bus 32 and to memory 42.
  • a bus 383 bidirectionally connects a random access memory 403 to the bus 380.
  • a bus 384 connects bus 36 to bus 380 and bus 383.
  • the possibilities for exchanging the data supervised by the control module 6 make it possible, on the one hand, to use a coding device 21 to transform, as they become available, digital data into positional notation originating, for example, from a device. of data acquisition by the bus 34, in digital data in residual notation and their storage in the random access memory 403, on the other hand, to make execute by the calculation device 7 directly complex calculations very useful in digital filtering as by example in convolution calculation, correlation calculations or weighting calculations.
  • the calculations are supervised by the module of 6 by executing an adequate program stored in the program memory 404.
  • the calculation device comprises means for transcoding the residual notation into mixed-base notation (and vice versa) as well as comparators.
  • Transcoding in mixed base (and vice versa) is easier than transcoding between residual notation and positional notation. Indeed, during a transcoding in mixed base notation, the dimension of the space used is preserved. The mixed base notation allows comparison. One can thus during a computation check if a number is greater than another number or if it is smaller than a given threshold. For the rest of the calculations, the number tested is transcoded into residual notation.
  • the tested number was stored in a random access memory before its transcoding.
  • the value that has been stored was used in the rest of the calculations.
  • the calculation module 1 uses the fact that, in residual arithmetic, it is possible to carry out the calculations independently on each digit, without propagation of restraint.
  • the calculation module 1 comprises a plurality of elementary computers 11 capable of performing a calculation on a figure in residual notation.
  • the calculation module 1 is connected to two buses 31 and 32. Inside the calculation module 1, each of said buses is shared in order to provide each elementary computer 11 with the desired figure. Each elementary computer 11 receives two digits.
  • each elementary computer 11 is capable of performing a single type of operation, for example multiplication.
  • the elementary computers 11 are capable of performing the desired operation, on command 60 received from the control module 6.
  • the elementary computers 11 are capable of performing, on command, an addition, a subtraction or a multiplication.
  • Each elementary computer 11 supplies the bus 33 with the result of the calculation carried out.
  • the elementary computers 11 include combinatorial logic capable of carrying out the desired calculations.
  • FIG. 5 An example of an elementary computer 11 using tabulated functions is used in FIG. 5, the principle of the calculation using tables stored in read-only memory being illustrated in FIG. 8. Each elementary computer 11 performs the calculations separately on a figure.
  • the calculation module 1 comprises a number of elementary computers 11 sufficient to be able to process all the digits of the largest numbers on which it is desired to be able to perform calculations.
  • the table gives an example of calculation module 1 comprising sixteen elementary processors. These sixteen elementary processors can be produced using ROM memories of fourteen address bits.
  • each of its components must be less than q, which imposes constraints on the data dynamics.
  • a multiplication consists of an association with each digit of an order index in the GF group (mi 2 ) and a summation of the indices obtained,
  • the index association is tabulated in a read only memory 57.
  • the adder is a modulo m i 2 -1 adder.
  • the same adder 55 is used to carry out the "addition" operation and to add the indices during a multiplication.
  • the addition is tabulated in a read-only memory 55.
  • the buses 31, 313, 314, 315, 316, 32, 323, 324, 325, 326 and 33 are capable of transmitting the two components, real and imaginary of a figure, in parallel.
  • the bus 31 is connected on the one hand to a bus 313 and on the other hand to a bus 314.
  • Bus 32 is connected on the one hand to a bus 323 and on the other hand to a bus 324.
  • the buses 313 and 323 constitute the address buses of a read only memory 57.
  • the read only memory 57 comprises, tabulated, the indices to be associated in GF (m i 2 ) with a complex number with a view to its multiplication by another number complex.
  • the element (0 + î0) has an index X, because it does not belong to the cyclic group and must be treated separately.
  • a simple logical test device makes it possible to apprehend multiplication by the absorbing element (0 + 10), the result of which is of course the same zero element (0 + 10).
  • the modulo 120 adder comprises a seven-bit adder 551 and a table 57.
  • the adder 551 receives the numbers to be added by two buses 33, for example on seven bits.
  • the adder 551 has seven result output lines of weight 0 to 6 as well as R, the line R propagating the carry.
  • the weight lines 3 to 6 as well as the carry are connected to the entry of the table 57 of 2 5 x 4 bytes. The results are present on the weight lines 0 to 2 coming directly from the adder 551 and on the weight lines 3 to 6 coming from the table 57.
  • FIG. 8 illustrates the principle of calculation by tabulation of a function used in the device according to the invention.
  • Two data buses 321 and 322 constitute the address bus 333 of a permanent memory 57.
  • the desired function is tabulated, for example addition or subtraction.
  • the result of the operation is sent by the permanent memory 57 on the data bus 323.
  • Table III contains the addition modulo 8.
  • Table IV contains the addition modulo 3.
  • Table V contains the addition modulo 7.
  • Table VI contains the addition modulo 11.
  • a unique address bus 333 is used.
  • the value to be transcoded is present on the bus 333.
  • the value of the desired transcoding is stored in the permanent memory 57 at the address equal to the value to be transcoded.
  • Table VII gives the transcoding values for the first three Galois groups.
  • the transcoding from binary notation to decimal notation amounts to a series of additions of terms ⁇ ij modulo m j .
  • n 13
  • Transcoding therefore uses modular arithmetic (modulo mj), but must keep the withholding information to pass it successively to the next digit.
  • the algorithm requires (k - 1) iterations, but suffers from a dependence of the residues between them at each iteration, by what we must transmit the digit ai just found to the other residues, to subtract it.
  • FIG. 9 an example of coding module 21 can be seen using the Szabo algorithm.
  • the module 21 has k lines 81 to 8k capable of providing the figures to be processed.
  • the first line 81 is connected, on the one hand, to a line 811 providing a first result Q 1 and on the other hand to first inputs of k-1 multiplier subtractors 59.
  • Lines 82 to 8k are connected to second inputs multiplier subtractors 59.
  • the output of the subtractor multiplier connected to line 82 is connected, on the one hand, to a line 812 capable of providing a second result Q 2 , and on the other hand, to first inputs of k-2 multiplier subtractors 59.
  • transcoding module 21 or 22 in which the passage of the reservoir is postponed to the end.
  • the transcoding module 21 or 22 exploits the independence of the results on each digit to reduce the calculation time.
  • the new method is based on the following observation:
  • the transcoding module 21 or 22 has k input lines 81 to 8k capable of propagating the digits xi to Xk to be transcoded.
  • the input line 81 is connected to k permanent memories 57.
  • the input line 82 is connected to k-1 permanent memories 57.
  • the input line 83 is connected to k-2 permanent memories 57. The number of memories permanent decreasing by one for each new entry line.
  • the input line 8k is connected to a single permanent memory 57.
  • the first permanent memory 57 connected to the input line 81 is connected to the output line 811 capable of providing a digit transcoded to 1 .
  • the second permanent memory 57 connected to the input line 81 is connected to a first input of an adder 55 performing the addition with modulo m 2 restraint.
  • the third permanent memory 57 connected to the input line 81 is connected to one of the four inputs of an adder 55 performing the addition with modulo m 3 restraint.
  • the fourth permanent memory 57 connected to the input line 81 is connected to one of the five inputs of an adder 55 performing the addition with modulo m 4 restraint.
  • the 55 modulo m 2 adder carry is connected to one of the 55 modulo m 3 adder inputs.
  • the 55 modulo m 3 adder carry is connected to one of the 55 modulo m 4 adder inputs.
  • a first permanent memory 57 connected to the input line 82 is connected to an input of the adder 55 modulo m 2 .
  • a second permanent memory 57 connected to the input line 82 is connected to one of the inputs of the adder 55 modulo m 3 .
  • the permanent memories 57 connected to the i th input line (8i) are connected from the adder 55 performing the modulo m i addition to the adder 55 performing the modulo m k addition.
  • the output lines 812 to 81k are respectively connected to the outputs of the adders 55 modulo m 2 to modulo m k .
  • the input values are noted x i , from x 1 to Xk ; the values obtained from a permanent memory x ' ij , from x' 1 to x ' kk , the deductions r i from r 2 to r k - 1 ; the results a i from a 1 to a k .
  • the modulo m adders are for example produced by tabulation.
  • adders 55 with a tree structure are used for transcoding in which the retention of the preceding branch is added to the last stage of said adders.
  • An example of a modulo m 4 adder with a tree structure is illustrated in FIG. 11. In FIG. 11, the same notation was used as in FIG. 10.
  • the adder 53 modulo m 4 of FIG. 11 has four elementary adders also noted 55.
  • Each elementary adder 55 receives two digits to add and provides a result.
  • the first two elementary adders 55 receive X '14 , x' 24 and X '34 , X' 44 respectively .
  • the third elementary adder 55 adds the results of the first two elementary adders 55.
  • the fourth elementary adder 55 adds the remainder rs of the previous branch to the result obtained by the third elementary adder 55.
  • the result a 4 of the summation carried out by the fourth adder elementary 55 is transmitted on a line 814.
  • the bit rate is then determined by the inverse of the longest time, between the time of a memory reading and the conversion time.
  • the conversion also involves handling a restraint, but if we work in binary notation (which should happen most often), ⁇ 1i takes the values 0 or 1, and the conversion requires only adders, at the maximum number of k per branch, and having a maximum bit field of the order of log 2 q.
  • the device which is the subject of the present invention makes it possible to perform numerical calculations very quickly.
  • the device according to the invention will constitute a coprocessor of a conventional computer, a computer comprising a front-end computer (not shown) or a fully autonomous computer.
  • the device according to the invention can be produced in various forms depending on the desired computing power and the technology used.
  • the device according to the invention comprises a plurality of electronic cards.
  • the device according to the invention is produced in the form of a printed circuit.
  • the device according to the invention is produced in the form of an integrated circuit, for example a large-scale integration circuit (VLSI in English terminology).
  • the invention advantageously includes one or more rapid circuits made of gallium arsenium.
  • the invention applies in particular to digital calculation.
  • the invention mainly applies to signal processing and digital filtering.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)
  • Error Detection And Correction (AREA)

Abstract

La présente invention a principalement pour objet un circuit de calcul utilisant une arithmétique résiduelle notamment sur des nombres complexes. La présente invention concerne principalement des moyens de calcul utilisant la notation résiduelle. En notation résiduelle les calculs peuvent être faits indépendamment sur chaque chiffre. Il est donc avantageux d'effectuer simultanément les calculs sur tous les chiffres. Avantageusement, on bâtit l'arithmétique sur un anneau commutatif unitaire pour lequel le nombre 1 ne soit pas un résidu quadratique. Dans ce cas, il est possible d'effectuer une multiplication complexe en additionnant deux indices. L'invention est réalisée sous forme de calculateur, de carte électronique ou de circuit intégré. L'invention s'applique notamment au calcul numérique. L'invention s'applique principalement au traitement du signal et au filtrage numérique.

Description

  • L'invention a principalement pour objet un circuit de calcul ou un calculateur utilisant une arithmétique résiduelle notamment sur les nombres complexes.
  • D'une part, il est connu de réaliser des circuits de calcul utilisant les bases à notation positionnelle. Dans une telle base tout nombre entier est décomposé de façon unique sur les éléments de la base qui généralement sont les puissances successives d'un entier. Tout nombre entier A peut être écrit dans une base b sous la forme :
    A = an b" + an-i bn-1 + ... ai bi + ... + a3 b3 + a2 b2 + ai b + ao.
  • Il existe une correspondance biunivoque entre les nombres et les ensembles de coefficients ai de leur décomposition dans une base donnée.
  • Pour des raisons technologiques, les circuits de calcul utilisant des composants à semiconducteurs utilisent principalement la base 2.
  • D'autre part, on connaît l'arithmétique résiduelle. Elle a été décrite notamment dans "The Residue Number System" H.L. Garner, IRE Trans. Elect. comp., juin 1959.
  • Le dispositif objet de la présente invention utilise l'arithmétique résiduelle pour effectuer des calculs. L'arithmétique résiduelle est, dans le dispositif selon l'invention, adaptée et optimisée pour effectuer des calculs et tout particulièrement des multiplications complexes. De par les choix faits dans la réalisation la plus performante du dispositif selon l'invention une multiplication complexe se résume à l'addition de deux entiers. Pour effectuer des calculs désirés, le dispositif selon la présente invention convertit les données de la base positionnelle en base résiduelle, réalise les opérations et reconvertit les résultats en notation positionnelle désirée.
  • De plus la notation résiduelle permet d'effectuer des calculs indépendamment sur chaque chiffre (digit en terminologie anglo-saxonne) sans propagation de retenue. Ainsi, le dispositif selon la présente invention effectue simultanément des calculs sur tous les chiffres.
  • L'invention a principalement pour objet un dispositif de calcul, caractérisé par le fait qu'il comporte un module de codage susceptible de coder des nombres en notation résiduelle, un module de calcul susceptible d'effectuer des calculs en notation résiduelle, et un module de décodage susceptible de transcoder des nombres de la notation résiduelle en une notation désirée.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait que dans la notation employée les résidus sont calculés modulo les nombres mi de la forme mi = 4k + 3 où k est un entier.
  • L'invention a aussi pour objet un dispositif, caractérisé par le fait que le module de calcul comporte des moyens permettant d'associer à chaque nombre complexe un indice tel qu'une multiplication de deux nombres complexes corresponde de façon biunivoque à une addition desdits indices.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait qu'il comporte un module de commande susceptible de modifier les échanges de données internes et externes dudit dispositif de calcul ainsi que les calculs effectués par le module de calcul.
  • L'invention a aussi pour objet un dispositif de calcul selon la revendication 4, caractérisé par le fait que le module de commande comporte un bus susceptible de lui fournir les instructions nécessaires à l'enchaînement désiré des calculs.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait qu'il comporte des bus susceptibles de relier le module de calcul à des mémoires internes ou externes susceptibles de contenir des nombres en notation résiduelle.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait que le module de calcul est relié par un bus à une mémoire permanente.
  • L'invention a aussi pour objet un dispositif de calcul, caracté risé par le fait que ledit dispositif est susceptible d'effectuer des convolutions.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait que ledit dispositif est susceptible d'effectuer des corrélations.
  • L'invention a aussi pour objet un dispositif de calcul selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comporte des mémoires permanentes dans lesquelles sont stockées des fonctions tabulées.
  • L'invention a aussi pour objet un dispositif, caractérisé par le fait que les modules de codage et/ou de décodage comportent des chemins de données permettant d'effectuer l'addition de la retenue à la fin du calcul sur chaque chiffre du transcodage.
  • L'invention a aussi pour objet un dispositif, caractérisé par le fait qu'il est réalisé sous la forme d'une carte électronique.
  • L'invention a aussi pour objet un dispositif de calcul, caractérisé par le fait qu'il est réalisé sous la forme d'un circuit intégré.
  • L'invention sera mieux comprise au moyen de la description ci-après, et des figures annexées comme des exemples non limitatifs parmi lesquels :
    • - la figure 1 est un schéma d'une première variante de réalisation du dispositif selon l'invention ;
    • - la figure 2 est un schéma d'une seconde variante de réalisation du dispositif selon l'invention ;
    • - la figure 3 est un schéma d'une troisième variante de réalisation du dispositif selon l'invention ;
    • - la figure 4 est un quatrième exemple de réalisation du dispositif selon l'invention ;
    • - la figure 5 est un schéma d'un détail de réalisation des dispositifs selon l'invention ;
    • - la figure 6 est un schéma d'un détail de réalisation du dispositif illustré sur la figure 5 ;
    • - la figure 7 est un schéma des dispositifs selon l'invention ;
    • - lafigure 8 est un schéma d'un principe connu mis en oeuvre dans le dispositif selon l'invention ;
    • - la figure 9 est un schéma d'un détail de réalisation du dispositif selon l'invention ;
    • - la figure 10 est un schéma d'un détail de réalisation du dispositif selon l'invention ;
    • - la figure 11 est un schéma d'un détail de réalisation du dispositif selon l'invention.
  • Sur les figures 1 à 11 on a utilisé les mêmes références pour désigner les mêmes éléments. Nous allons rappeler ci-dessous des notations et des définitions couramment utilisées en mathématiques. On admet que Z, l'ensemble des nombres entiers rationnels, est un ensemble ordonné.
  • Définissons la division de nombres entiers appelée division euclidienne.
  • Soient a et b, deux entiers, où b est un entier positif. La division de a par b est définie par :
    Figure imgb0001
    où q est le quotient et r le reste.
  • Quand r est nul, b et q sont des facteurs ou des diviseurs de a, on dit que b divise a.
  • Quand a n'a pas d'autres diviseurs que 1 et a, a est un nombre premier. Dans tous les autres cas, a est un nombre composé.
  • Le plus grand entier positif d qui divise deux entiers a et b est appelé le PGCD de a et b, noté d = (a, b).
  • Le théorème fondamental de l'arithmétique stipule que tout nombre est factorisable en un produit de puissances de nombres premiers :
    a = π pi ci où ci est un entier,
    et que cette décomposition est unique.
  • Lorsque deux nombres a et b n'ont pas d'autres facteurs communs que 1, ils sont dits mutuellement premiers : d = (a, b) = 1.
  • Définissons la congruence et les résidus.
  • La division d'un entier a par un entier b produit un reste r. Tous les entiers qui donnent le même reste lorsqu'ils sont divisés par b peuvent être regardés comme appartenant à la même classe d'équivalence pour la relation d'équivalence :
    Figure imgb0002
  • Deux entiers ai et a2 appartenant à la même classe sont dits congruents modulo b et l'équivalence est notée :
    ai ≡ a2 modulo b (ou mod b)
  • On ne s'intéresse en fait qu'au reste r de la division de a par b, et on appelle celui-ci le résidu de a modulo b, noté r = a modulo b.
  • Avec les congruences, la division n'est pas définie. On peut cependant définir quelque chose qui s'en approche en considérant la congruence :
    a . x = c mod b
  • On montre que x n'existe que si d divise c, où d est le PGCD de a et b.
  • En particulier, si a et b sont mutuellement premiers (d = 1), la congruence :
    a . x = 1 mod b
    • a une solution, et x est appelé l'inverse de a modulo b, noté a-1.
    • Lorsque le PGCD de a et de b vaut 1, on dit que a est un résidu quadratique de b si :
    • X 2 s a mod b
    • admet une solution. Si cette congruence n'a pas de solution, a est un non-résidu quadratique de b. Définissons les groupes :
    • Soit A un ensemble d'éléments a, b, c ...
    • Supposons que l'on relie les éléments par l'opération, (ou relation binaire), T : c=aqTb où a,b et c E A
    • Alors, on appelle groupe tout ensemble A remplissant les conditions suivantes :
    • - associativité :
    • ∀a, b ∈A,
    • a T (b T c) = (a T b) T c
    • - identité :
    • 3 e ∈A,
    • e T a = a, ∀a∈A
    • - inverse :
    • ∀ a ∈A, ∋a EA,
    • a T a = a T a = e
    • Lorsque l'opération T est commutative (a T b = b T a, U a, b EA), le groupe est dit abélien. L'ordre d'un groupe est le nombre d'éléments de ce groupe.
    • Définissons les groupes cycliques :
    • Considérons un groupe fini (ayant un nombre fini d'éléments) et les opérations successives : aTa,aTaTa,aTaTaTa, . . .
  • Chacune de ces opérations produit un élément du groupe. Comme celui-ci est fini, la séquence se répétera nécessairement elle-même avec une période r.
    • r est appelé l'ordre de l'élément a.
  • Si l'ordre d'un élément g est le même que l'ordre du groupe, tous les éléments du groupe sont engendrés par g avec les opérations :
    • g, gTg, gTgTg, ...
  • Dans ce cas, g est appelé élément générateur du groupe. Le groupe est un groupe cyclique.
  • Définissons l'anneau et le corps :
    • Un ensemble A est un anneau pour les deux opérations T et o si les conditions suivantes sont respectées :
    • - A est un groupe abélien pour la loi T ;
    • - si c = a o b, ∀ a et b EA, alors c ∈A ;
    • - associativité : a o (b o c) = (a o b) o c ;
    • - distributivité : a o (b T c) = (a o b) T (a o c)
    • et (b T c) o a = (b o a) T (c o a)
  • L'anneau est commutatif si la loi o est commutative. L'anneau est un anneau unitaire s'il existe un (et un seul) élément identité u pour la loi o.
  • On vérifie facilement que l'ensemble des nombres entiers est un anneau par rapport à l'addition et à la multiplication.
  • Si on ajoute la condition que tout élément a possède un (et un seul) inverse a, (a o a = u), alors l'anneau unitaire devient un corps.
  • On vérifie aisément que pour tout entier premier p, l'ensemble des entiers (0, 1, 2, ... , p - 1) constitue un corps pour l'addition et la multiplication modulo p.
  • Tout corps fini est appelé corps de Galois, noté GF (p).
  • On peut montrer que dans tout corps de Galois, il existe des racines primitives g (ou éléments générateurs) qui engendrent tous les éléments du corps, sauf e, par les opérations successives : gog,gogog, ... Soit un corps commutatif K. On dit que L est une extension de K, si L est un sur-corps de K (c'est-à-dire un corps dont K est un sous-corps) dont tout élément est racine d'une équation de degré fixé n à coefficients dans K. n est le degré de L par rapport à K.
  • Par exemple, le corps des nombres complexes C est un sur-corps de degré 2 du corps des nombres réels R, car tout nombre complexe z = a + ib est racine d'une équation du second deqré à coefficients réels :
    Figure imgb0003
  • Lorsque K est un corps fini GF (p), on note les extensions d'ordre d de GF (p) : GF (pd). Ces corps ont un nombre d'éléments égal à pd, où p est premier et d un nombre entier positif.
  • Définissons l'idéal d'un anneau.
  • Un idéal 1 d'un anneau commutatif A est un sous-anneau de A, tel que si l'on prend un élément y quelconque de I, et un élément a quelconque de A, l'élément a . y appartient encore à I.
  • Soit A un anneau commutatif unitaire. On appelle idéal principal de A le sous-ensemble de A formé à partir des multiples d'un élément arbitraire de A. Un anneau n'ayant que des idéaux principaux est dit anneau principal.
  • L'intersection de deux idéaux contient au moins l'élément nul (e) et est encore un idéal.
  • La somme de deux idéaux est un idéal.
  • Le produit de deux idéaux principaux 1 (a) et 1 (b) est l'idéal principal I (a . b).
  • Deux idéaux sont dits étrangers ou premiers entre eux si leur somme est l'anneau lui-même.
  • Un idéal non trivial (différent de { e ou A) est maximal, ou premier absolu ou premier, s'il n'est contenu dans aucun autre idéal que l'anneau A lui-même.
  • Le produit de deux idéaux premiers est leur intersection.
  • Etant donné un idéal I dans un anneau commutatif A et un élément x de A, on appelle classe latérale de I, caractérisée par x, l'ensemble des éléments de la forme y + x où y est un élément quelconque de I. Si deux classes latérales ont un élément en commun, elles coïncident, ce qui signifie que chaque élément de A appartient à une et une seule classe latérale de I. La somme et le produit de deux classes latérales appartiennent tous à une même classe appelée somme ou produit des deux classes. Les classes latérales de l'idéal I, par rapport à ces opérations somme et produit, constituent un anneau, que l'on appelle anneau quotient de A par rapport à l'idéal I, noté A/I. Pour qu'un idéal 1 soit maximal, il faut et il suffit que l'anneau-quotient A/I soit un corps.
  • Les morphismes sont les applications entre structures.
  • L'étude de toute structure algébrique comprend celle des morphismes pour cette structure.
  • On entend par morphisme (ou homomorphisme) une application d'un ensemble dans un autre qui conserve la "forme", c'est-à-dire est compatible avec les structures. Ainsi, il existe des morphismes entre des groupes, des anneaux, des espaces vectoriels, des algèbres, des modules ...
  • On généralise la définition de morphisme aux cas d'ensembles munis de structures algébriques : soient E et F, deux ensembles munis de structures algébriques (S) et (T). On suppose données : une application associant à chaque loi interne 1 relative à (S) une loi interne T relative à (T) et une application associant à chaque loi externe sur E une loi externe sur F. Ces deux lois ayant même domaine d'opérateurs, les applications considérées étant bijectives. On dit alors qu'une application f de E dans F est un morphisme relativement aux structures (S) et (T) si, pour chaque loi 1 sur E et pour tout couple (x, y) d'éléments de E,
    Figure imgb0004
    et si pour chaque loi externe de E, de domaine d'opérateurs Ω, et pour tout élément (a, x) de Ω x E, f (a x) = a f (x)
  • Un morphisme bijectif de E sur F est un isomorphisme : les propriétés de E sont "transportées" sur F (et réciproquement).
  • Définissons les bases d'un espace vectoriel.
  • Soit E un espace vectoriel défini sur un corps commutatif K, et (ai), i = 1,..., n une famille de vecteurs de E. Cette famille est une base de E si elle est libre et génératrice, ce qui revient à dire que tout vecteur a de E s'écrit de manière unique :
    Figure imgb0005
  • La définition d'une base est étroitement liée à la notion de somme et de somme directe de sous-espaces vectoriels.
  • On dit que la somme E1 + E2 de deux sous-espaces vectoriels E1 et E2 de E est directe, et on la note E1 + E2, si, pour tout vecteur de cette somme, la décomposition de :
    Figure imgb0006
    est unique.
  • L'intérêt de la notion de base apparaît dans le résultat suivant :
    • soient E et F deux espaces vectoriels sur K, B = (ej), j = 1, ... , n une base de E, et (yj),j = 1, 2, ..., n une famille d'éléments de F. Il existe alors une application linéaire f de E dans F et une seule telle que, pour tout
      Figure imgb0007
      Figure imgb0008
  • Si, de plus, F est muni d'une base C = (gi), i = 1, 2, ... , k, on peut définir les vecteurs yj par leurs composantes dans la base C :
    Figure imgb0009
  • Ainsi, une application linéaire est déterminée par la donnée de la famille αij, pour i = 1, 2, ... , k et j = 1, 2, .. .,n.
  • C'est là le principe du calcul matriciel.
  • Définissons une algèbre sur un corps commutatif.
  • Cette structure algébrique, fréquemment rencontrée, est intimement liée à la notion d'espace vectoriel.
  • Soit K un corps commutatif. On appelle algèbre sur K un espace vectoriel E sur K muni d'une application bilinéaire de E x E dans E. Une application de E x E dans E étant ce qu'on appelle une loi de composition interne, l'ensemble E est donc muni d'une structure algébrique définie par la donnée de trois lois de composition :
    • - une loi de composition interne, application de E x E dans E, notée + ;
    • - une deuxième loi de composition interne, application de E x E dans E, notée (x, y) - x y ;
    • - une loi de composition externe, application de K x E dans E, notée (a, x) ax.
  • Ces trois lois satisfaisant aux conditions suivantes :
    • - muni de la première et de la troisième loi, E est un espace vectoriel sur K ;
    • - pour tout triplet (x, y, z) d'éléments de E,
      Figure imgb0010
      Figure imgb0011
    • - pour tout couple (x, y) d'éléments de E et pour tout couple (a, β) d'éléments de K,
      Figure imgb0012
  • Les définitions relatives aux espaces vectoriels s'appliquent bien entendu aux algèbres. D'autre part, certaines propriétés sont liées à la seconde loi de composition interne. Ainsi, une algèbre est commutative ou associative si la multiplication l'est ; l'algèbre est unitaire si la multiplication admet un élément neutre. Une algèbre associative peut être considérée comme un anneau (pour les deux lois de composition interne).
  • Définissons les modules et algèbres sur un anneau commutatif unitaire.
  • On passe de la notion d'espace vectoriel à celle de module en remplaçant simplement le corps commutatif K par un anneau commutatif unitaire A. L'intérêt essentiel de cette extension est que tout anneau commutatif unitaire peut être considéré comme un module sur lui-même ; de même, tout groupe commutatif peut être considéré comme un module sur l'anneau Z des entiers rationnels. Ainsi, les méthodes de l'algèbre linéaire s'appliquent à la théorie des groupes et à celle des anneaux.
  • Egalement, on peut généraliser la notion d'algèbre sur un corps commutatif à celle d'algèbre définie sur un anneau commutatif unitaire.
  • La théorie des modules s'écarte nettement de celle des espaces vectoriels, car certains théorèmes d'existence peuvent être mis en défaut. Cela provient du fait qu'une partie réduite à un élément non nul n'est plus nécessairement libre.
  • On dit qu'un module est libre s'il possède au moins une base.
  • Il est possible de représenter tout nombre en notation résiduelle en utilisant le théorème du Reste chinois.
  • Soient les entiers m1, m2 ..., mk, mutuellement premiers deux à deux :
    • (mi, mj) = 1, pour i ≠ j.
  • Alors, le système de congruences linéaires :
    • x = xi mod mi, pour i = 1, 2, ..., k
    • possède une solution unique x modulo q, donnée par :
      Figure imgb0013
      où
      Figure imgb0014
    • et où Mi -1 satisfait de façon unique (modulo mi) la congruence :
    • Mi. Mi-1 = 1 mod mi, pour i = 1, 2, ... , k
  • Représentation des nombres :
    • Le théorème du Reste chinois ainsi formulé justifie l'existence d'une correspondance bi-univoque entre la représentation monodimensionnelle d'un nombre entier, x, et la représentation multidimensionnelle que constitue son expression résiduelle (xi, x2, . . ., xk) :
    • x ↔ (x1, X2, ... Xk) mod (m1, m2, ..., mk)
  • Cependant la notation résiduelle est difficilement exploitable lorsqu'il s'agit d'interpréter un nombre, ou de tester son signe, ou bien encore de le comparer à un autre nombre.
  • Définissons la notation positionnelle à bases mélangées.
    Figure imgb0015
    avec : ≤ 0 xi < bi pour tout i
  • Cette notation s'emploie surtout lorsqu'on travaille avec des nombres entiers.
  • Ainsi, pour l'exemple envisagé, en posant :
    Figure imgb0016
    Figure imgb0017
  • On peut vérifier également que cette notation est unique et ordonnée.
  • Ainsi, dans le dispositif selon l'invention, on convertit les nombres de la notation positionnelle à la notation résiduelle, on effectue les additions, soustractions et multiplications désirées puis on convertit les résultats en notation positionnelle ou en notation à bases mélangées pour l'affichage et/ou pour leur exploitation postérieure. Il est avantageux d'effectuer un maximum d'opérations avant la conversion pour limiter le nombre de conversions nécessaire pour effectuer un calcul donné.
  • La propriété remarquable de la notation résiduelle vient de ce que les opérations d'addition et de multiplication s'effectuent indépendamment sur chaque chiffre (résidu). Soient (mi, m2, ... mk), (mi, mi) = 1 V i ≠ j, q = k π mi i=1
  • Soient x, y pour lesquels nous adoptons la notation résiduelle suivante :
    Figure imgb0018
    Figure imgb0019
    Figure imgb0020
  • x1 étant le résidu modulo m1, x2 étant le résidu modulo m2 et xk étant le résidu modulo mk.
    Figure imgb0021
    Figure imgb0022
  • Mais on peut écrire, pour tout i : xi + y; = zi + ri . mi (soit x; + yi zi mod mi) Et donc :
    Figure imgb0023
    puisque, par définition, q = mi . Mi
    Figure imgb0024
    où zl ≡ xi + yi mod mi, pour i = 1, 2, ..., k
    Figure imgb0025
  • De même:
    Figure imgb0026
    Figure imgb0027
  • Mais:
    Figure imgb0028
    où K est une constante.
  • Et donc :
    Figure imgb0029
    où K' est une constante. D'autre part, on peut écrire : MiMi -1 = βi . mi + 1, puisque M; . Mi = 1 mod m; par définition.
  • Alors,
    Figure imgb0030
    Figure imgb0031
    et comme q = mi . Mi, on obtient :
    Figure imgb0032
    où K" est une constante
    Figure imgb0033
    où ti ≡ xi . yi mod mi, pour i = 1, 2, .., k (notons que l'unicité implique 0 ≦ x, y, z, t < q)
    Figure imgb0034
    Donc avec ti ≡ xi . yi mod mi, pour i = 1, 2, ..., k
  • On remarque qu'il n'y a pas de retenue en arithmétique résiduelle, ce qui constitue le contraste majeur avec l'arithmétique positionnelle classique. En effet, on sait bien que, dans cette dernière représentation les opérations d'addition et de multiplication ne peuvent pas s'effectuer séparément sur chaque digit (chiffre), puisqu'une information importante, la retenue, doit être transmise de digit en digit, du poids faible vers le poids fort.
  • Avantageusement, on définit une arithmétique complexe sur un anneau. Dans ce cas, en plus de l'indépendance de sommes sur chaque résidu, les calculs sont simplifiés par le fait qu'une multipli cation complexe se ramène à une addition d'indice, c'est-à-dire de deux nombres entiers.
  • Jusqu'ici nous sommes restés au niveau élémentaire des opérations, en bâtissant des arithmétiques appropriées à la façon dont on représente les nombres. Nous allons maintenant employer le langage algébrique, et quitter le niveau de l'opération pour nous préoccuper de relations structurelles, entre des ensembles de nombres munis de lois de composition comme l'addition et la multiplication.
  • Soient R1, R2, ..., Rk des anneaux commutatifs unitaires.
  • La somme directe (aussi appelée produit cartésien) de R1, . . ., Rk notée :
    Figure imgb0035
    est l'ensemble des k-uplets :
    Figure imgb0036
    R constitue un anneau commutatif unitaire pour les opérations d'addition et de multiplication composante à composante.
  • Soit R un anneau fini, commutatif et unitaire.
  • Alors R admet une décomposition unique en somme directe d'anneaux locaux.
  • Un anneau local est un anneau commutatif unitaire qui a un (et un seul) idéal maximal M. Dans un anneau fini local, M contient tous les éléments diviseurs de zéro et l'élément zéro.
  • La décomposition en anneaux locaux est basée sur le théorème du Reste chinois, que nous pouvons formuler ainsi :
  • Soit Y un anneau commutatif unitaire, et soit A un idéal de Y factorisable en un produit d'idéaux premiers entre eux :
    Figure imgb0037
    alors l'anneau quotient Y/A est isomorphe à la somme directe d'anneaux locaux : Y/A Y/Ai ⊕ Y/A2 ⊕. . . ⊕Y/Ak
  • L'anneau des classes résiduelles d'entiers modulo q, R (q), est décomposable en la somme directe :
    Figure imgb0038
    Figure imgb0039
    Figure imgb0040
  • La décomposition d'un anneau R en anneaux finis locaux intervient aussi naturellement lorsque R est l'image homomorphique d'un anneau Y par rapport à un idéal factorisable en un produit d'idéaux maximaux : c'est le cas en particulier lorsque Y est l'anneau des entiers d'un corps de nombres algébriques.
  • Un anneau de Dedekind a la propriété que tout idéal est factorisable en produit d'idéaux maximaux, et en fait tout idéal premier non nul est maximal (l'anneau est noethérien) : l'anneau des entiers d'un corps de nombres algébriques est un anneau de Dedekind et noetherien.
  • Soient k entiers mi, m2, ..., mk pour lesquels (- 1) est un non-résidu quadratique. Posons
    Figure imgb0041
    mi, et soit R (q) l'anneau commutatif unitaire des entiers modulo q.
  • Alors (- 1) est un non-résidu quadratique de q.
  • Soit î une solution de x2 ≡ - 1 trouvée dans R (a2). où :
    Figure imgb0042
  • Définissons les opérations d'addition et de multiplication dans R (a2) par :
    Figure imgb0043
    Figure imgb0044
  • L'ensemble R (q2) est constitué d'entiers de Gauss semblable aux nombres complexes ordinaires, avec î2 = - 1.
  • Alors, R (q2) est un anneau fini commutatif et unitaire.
  • Soient k entiers premiers m1, m2,... mk tels que (-1) est un non-résidu quadratique de chacun, et posons :
    Figure imgb0045
  • Soit R (q2) = {a + îb, 0 ≦ a, b < q} l'anneau défini précédemment.
  • Alors, la somme directe des corps de Galois :
    Figure imgb0046
    Figure imgb0047
    où l'on définit les opérations d'addition et de multiplication par :
    Figure imgb0048
    Figure imgb0049
    est un anneau de q2 éléments, isomorphe à l'anneau R (q2).
  • Tout corps de Galois GF (min) possède des éléments générateurs g qui engendrent tous les éléments du corps sauf l'élément zéro, par les opérations successives de la multiplication :
    g . g, g . g . g, ...
  • L'ensemble { 0, 1, 2, ..., mi2 - 2} muni de l'addition modulo (mi 2 - 1) est un groupe abélien, isomorphe au groupe cyclique [GF (mi2) -{ o + îo}] engendré par g avec la loi multiplicative.
  • Nous voyons ainsi qu'un choix judicieux du nombre entier q permet de bâtir sur l'anneau R (q) des structures algébriques diverses, dotées de propriétés fort intéressantes, transposables par isomorphisme : - l'anneau R (q2), considéré comme un algèbre définie sur R (q) (ou comme un module sur R (q)), possède une base orthogonale permettant de travailler composante à composante sur les éléments de R (q2) exprimés dans cette base canonique.
  • Grâce à l'isomorphisme entre le groupe d'indices et le groupe cyclique des corps de Galois GF (m2), on dispose d'un moyen remarquablement simple pour effectuer une multiplication complexe en une seule opération d'addition réelle sur les indices des éléments ;
  • - l'anneau R (q), considéré comme une algèbre (ou un module) sur lui-même, possède également une base orthogonale. Par conséquent les éléments de R (q), qui sont aussi les composantes réelle et imaginaire des entiers complexes de R (q2), sont décomposables dans cette base, et peuvent être travaillés séparément par composante.
  • Dans une algèbre définie sur un corps (ou un espace vectoriel sur un corps), les bases associées ont toutes la même dimension. Ceci n'est plus vrai avec une algèbre (ou un module) définie sur un anneau. Un module est libre s'il possède une base. Dans le cas de R (q) et de R (q2), il existe au moins une base (interprétation algébrique du théorème du Reste chinois). En particulier, pour R (q), la formulation classique du théorème donne la base canonique orthogonale (bi = MiMi -1). En effet :
    Figure imgb0050
    Figure imgb0051
    Figure imgb0052
  • Les notations positionnelles (en base b ou en bases mélangées) définissent d'autres bases, qui n'ont pas forcément la "dimension" k.
  • Un problème de traitement sur des données complexes, où les parties réelles et imaginaires sont notées en base non orthogonale (notation positionnelle binaire pour le calculateur, notation décimale pour l'homme) est classiquement effectué sans changer de base (on reste en notation positionnelle). D'où l'emploi obligé d'une arithmétique lourde, avec propagation de retenue.
  • L'arithmétique résiduelle complexe proposée consiste donc à transposer le problème dans une base orthogonale (notation résiduelle) pour profiter de l'arithmétique "orthogonale", on va même plus loin que cela en réduisant l'opération de multiplication complexe à une opération d'addition d'indices. Dès lors qu'il s'agit d'apprécier l'amplitude d'un résultat, ou de comparer des résultats, on change à nouveau de base pour revenir à une notation positionnelle (celle à bases mélangées de préférence, puisqu'elle a même dimension que la notation résiduelle). En final, on effectue une transcription supplémentaire en notation binaire, si cela s'avère nécessaire.
  • Pour construire une arithmétique complexe sur un anneau il faut choisir pour éléments de la base résiduelle les nombres mi pour lesquels le nombre -1 est un non résidu quadratique. Les nombres sont donnés par la formule :
    mi = 4k + 3 où k est un entier.
  • Sur la figure 1, on peut voir un premier exemple de réalisation d'un calculateur 7 selon l'invention. Le calculateur 7 comporte un module de codage 21, un module de calcul 1 et un module de décodage 22.
  • Le module de codage 21 est connecté à au moins un bus de données 33 et/ou 34. Le module de codage 21 est relié au module de calcul 1 par au moins un bus de données 35 et/ou 36. Le module de calcul 1 est relié au module de décodage 22 par un bus de données 33. Le module de décodage 22 est relié à un bus de données 39.
  • Le module de codage 21 reçoit successivement par un seul bus ou simultanément par les deux bus 33 et 34 deux données numériques en notation positionnelle.
  • Le module de codage 21 transforme les données numériques de la notation positionnelle en notation résiduelle. Par exemple, les données numériques sont reçues en binaire par le module de codage 21 et sont codées en notation résiduelle dont les chiffres sont codés en binaire, pour des raisons technologiques.
  • Le module de calcul 1 reçoit successivement par un seul bus ou simultanément par les deux bus 35 et 36 deux données numériques en notation résiduelle. Le module de calcul 1 effectue sur les deux données le calcul pour lequel il a été prévu, par exemple l'addition, la soustraction ou la multiplication. Dans une variante de réalisation, la soustraction d'un nombre est remplacée par l'addition de son opposé.
  • Le module de décodage 22 reçoit par le bus 33 le résultat de calcul effectué par le module de calcul 1. Ce résultat est reçu en notation positionnelle. Le module de décodage 22 transforme ce résultat de calcul en notation résiduelle en une notation plus facilement exploitable comme par exemple la notation à base mélangée, la notation binaire, la notation héxadécimale ou la notation décimale.
  • Le résultat rendu facilement exploitable est émis sur le bus 39.
  • Avantageusement, le module de calcul est relié à un bus de commande 37. Dans ce cas, un même module de calcul 1 permet, selon la commande qu'il reçoit sur le bus 37 d'effectuer une addition, une soustraction, ou une multiplication, ou même une division dans le cas où cette opération est possible en notation résiduelle. Avantageusement, le dispositif de calcul 7 est un dispositif pipeline. Au kième cycle d'horloge, le module de codage 21 effectue la transformation de deux données d'ordre k de la notation positionnelle en notation résiduelle, le module de calcul 1 effectue une opération, par exemple l'addition sur deux données numériques d'ordre k-1 tandis que le module de décodage 22 assure la transformation du résultat d'ordre k-2 de la notation résiduelle en notation positionnelle.
  • Sur la figure 2, on peut voir un exemple de réalisation du dispositif de calcul selon l'invention particulièrement performant. Ce dispositif est particulièrement bien adapté aux calculs complexes, aux enchaînements de calculs ainsi qu'aux calculs utilisant de façon répétée les mêmes données. On utilise ce type de calculs notamment en filtrage numérique.
  • Le dispositif de calcul de la figure 2 comporte, en plus du module de codage 21, du module de calcul 1 et du module de décodage 22 un module de commande 6.
  • Le module de commande 6 permet l'exécution successive de plusieurs calculs utilisant par exemple plusieurs fois la même donnée numérique en notation résiduelle ou l'utilisation du résultat d'un calcul comme une donnée d'un des calculs suivants.
  • Le dispositif de calcul 7 selon l'invention comporte des moyens 41, 42, 382, 402, 403 permettant de fournir plusieurs fois une même donnée au module de calcul 1 sans qu'il soit nécessaire d'effectuer plusieurs fois le passage de la notation positionnelle à la notation résiduelle.
  • Le dispositif de calcul selon l'invention comporte, par exemple deux mémoires 41 et 42 connectées entre le module de codage 21 et le module de calcul 1.
  • Par exemple, la mémoire 41 reçoit des données du module de codage 21 par un bus 35 et envoie des données au module de calcul 1 par un bus 31.
  • Par exemple, la mémoire 42 reçoit les données du module de codage 21 par un bus 36 et envoie des données au module de calcul 1 par un bus 32.
  • Avantageusement, les résultats de calcul du module de calcul 1 sont susceptibles d'être fournis à l'entrée dudit module de calcul 1, par exemple par l'intermédiaire d'un bus 380, d'un bus 378 et d'un bus 32. Avantageusement, les résultats de calcul du module de calcul 1 sont susceptibles d'être fournis à l'entrée de l'une des mémoires 41,42 par exemple par l'intermédiaire du bus 380, d'un bus 360 et du bus 36. Avantageusement, les résultats de calcul du module de calcul 1 sont susceptibles d'être fournis à une mémoire vive 403, par exemple externe au dispositif de calcul 7 par exemple par l'intermédiaire du bus 33, du bus 380 et d'un bus 381.
  • Avantageusement, les données numériques en notation résiduelle sont susceptibles d'être fournies au module de calcul 1 par exemple, par l'intermédiaire d'un bus 381, du bus 378 et du bus 32 à partir d'une mémoire morte 402 ou de la mémoire vive 403.
  • Dans un exemple de réalisation du dispositif selon l'invention, la mémoire morte 402 est externe au dispositif de calcul 7.
  • Dans un second exemple de réalisation la mémoire morte 403 incluse dans le dispositif de calcul 7 est une mémoire morte programmable (PROM, EPROM ou EEPROM en terminologie anglo-saxonne). Avantageusement les données numériques en notation résiduelle sont susceptibles d'être fournies à l'une des mémoires 41 ou 42 par la mémoire vive 402 et/ou la mémoire morte 403 par exemple par l'intermédiaire du bus 381, du bus 360 et du bus 36.
  • Avantageusement, les données numériques sont susceptibles d'être fournies par le module de codage 21 à la mémoire vive 43, par exemple, par l'intermédiaire du bus 36, du bus 360, et du bus 381.
  • Bien entendu, aucune combinaison de chemins de données énoncés ci-dessus ne sort du cadre de la présente invention.
  • Dans un premier exemple de réalisation les mémoires 41 et 42 sont des mémoires tampons susceptibles de stocker, chacune une donnée numérique en notation résiduelle. Chaque nouvelle donnée efface l'ancienne. ' Dans un second exemple de réalisation du dispositif selon l'invention, les mémoires 41 et/ou 42 sont des registres à décalage susceptibles de stocker n données simultanément. A chaque signal de commande 60 les valeurs numériques stockées sont décalées d'un rang la valeur numérique de rang n étant émise sur le bus 31 ou 32.
  • Avantageusement, sur commande 60 émise par le module de commande 6 une valeur numérique est susceptible d'être stockée par l'intermédiaire du bus 361 dans un quelconque des registres à décalage 41 et/ou 42. Si par exemple, on désire disposer à t'une des entrées du module de calcul 1 d'une valeur numérique dans deux cycle de calcul, on stocke ladite valeur numérique dans le registre d'indice n-2 de la mémoire 41 ou 42 connecté à ladite entrée du module de calcul 1.
  • Dans un troisième exemple de réalisation du dispositif selon l'invention les mémoires 41 et/ou 42 sont des mémoires vives (RAM en terminologie anglo-saxonne). Le module de commande 6 assure la commande et l'adressage des mémoires 41 et 42.
  • Avantageusement, le module de décodage 22 est connecté à une mémoire tampon 43 par l'intermédiaire d'un bus 370. La mémoire tampon 43 permet de fournir les résultats de calcul par l'intermédiaire d'un bus 39. La mémoire morte 402 permet de stocker des coefficients dont on est susceptible de se servir durant les calculs. Les coefficients sont convertis en notation résiduelle une seule fois, avant la programmation de la mémoire 402.
  • La mémoire vive 403 permet de stocker, des résultats intermédiaires et/ou des données dont on est susceptible de se servir plusieurs fois, en notation résiduelle. De plus, quand le module de codage 21 est libre, il est possible de stocker dans la mémoire 403, en notation résiduelle, au fur et à mesure de leur disponibilité des valeurs numériques provenant, par exemple, d'un dispositif d'acquisition de données (non représenté) connecté, par exemple, sur le bus 34.
  • Avantageusement, une mémoire 404 est connectée par l'intermédiaire d'un bus 37 au module de commande 6. La mémoire 404 est susceptible de stocker les instructions du programme permettant de faire exécuter au dispositif 7 les calculs désirés. Les instructions stockées dans la mémoire 404 permettent au module de commande 6 d'aiguiller les circulations de données, d'activer, en lecture ou en écriture et de fournir une adresse aux mémoires 41,42,402 et 403 et de commander l'opération qui doit être exécutée par le module de calcul 1.
  • La mémoire 404 est, par exemple, adressée par un compteur 600 par l'intermédiaire d'un bus 405. Le compteur 600 est par exemple inclus dans le module de commande 6.
  • L'architecture du module de commande 6 est adaptée aux calculs que l'on veut pouvoir traiter avec le dispositif 7 et aux modules 1, 21 et 22 utilisés ainsi qu'aux mémoires 41, 42, 402 et 403.
  • Le module de commande est réalisé de manière connue. Par exemple, il comporte des séquenceurs. Ces séquenceurs sont réalisés, par exemple sous forme de logique programmable (PLD ou EPLD en terminologie anglo-saxonne), ou microprogrammée.
  • Avantageusement, les instructions du programme stocké en mémoire 404 sont obtenues à partir d'un assembleur ou d'un compilateur approprié réalisé de manière connue.
  • Pour la clarté des figures, les connexions de commande 60 n'ont pas été représentées.
  • Sur la figure 3, on peut voir une variante de réalisation du dispositif de calcul 7. La variante de réalisation illustrée sur la figure 3 comporte des chemins de données simplifiés.
  • Sur la figure 3, le module de codage 21 est représenté sous forme de deux dispositifs 21 chargés respectivement de la transformation des données numériques en notation positionnelle en données numériques en notation résiduelle sur les bus 33 et 34.
  • Le premier des deux dispositifs de codage 21 est relié par un bus 391 à la mémoire 41 et à une première entrée du module de calcul 1.
  • Le second de deux dispositifs de codage 21 est relié par un bus 392 à la mémoire 42, au module de décodage 22 et à une seconde entrée du module de calcul 1.
  • Le bus 391 permet au premier dispositif de codage 21 de fournir des données au module de calcul 1 et/ou à la mémoire 41 ainsi que des échanges bidirectionnels de données entre la mémoire 41 et le module de calcul 1. Le bus 392 permet au second dispositif de codage 21 de fournir des données au module de calcul 1 et/ou à la mémoire 42, des échanges bidirectionnels de données entre la mémoire 42 et le module de calcul 1 ainsi que la transmission de résultats du module de calcul 1 vers le module de décodage 22.
  • Le module de commande 6 supervise les échanges de données et les opérations exécutées par le module de calcul 1.
  • Sur la figure 4, on peut voir un exemple de réalisation du dispositif de calcul 7 particulièrement performant en ce qui concerne les échanges de données.
  • Un premier dispositif de codage 21 est susceptible de recevoir par le bus 33 un premier flot de données à traiter. Le premier dispositif 21 est relié par le bus 35 à la mémoire 41. La mémoire 41 est reliée par un bus 31 à une première entrée du module de calcul 1. Sur le bus 31 est connectée, par l'intermédiaire d'un bus 385 une mémoire morte 402. Un second dispositif de codage 21 est susceptible de recevoir par le bus 34 un second flot de données à traiter.
  • Le second dispositif de codage 21 est relié par un bus 36 à la mémoire 42. La mémoire 42 est reliée par un bus 32 à une seconde entrée du module de calcul 1. La sortie du module de calcul 1 est reliée par le bus 33 au module de décodage 22. Le module de décodage 22. Le module de décodage 22 est relié par le bus 370 à la mémoire tampon 43. La mémoire tampon 43 est connectée à un bus 39.
  • Un bus 380 relie le bus 33 au bus 32 et à la mémoire 42.
  • Un bus 383 relie bidirectionnelement une mémoire vive 403 au bus 380.
  • Un bus 384 relie le bus 36 au bus 380 et au bus 383.
  • Le dispositif de calcul 7 illustré sur la figure 4 permet les échanges simultanés des données notamment entre :
    • - la sortie du module de calcul 1 et la seconde entrée du module de calcul 1 par les bus 33, 380 et 32 et entre le dispositif de codage 21 et la mémoire vive 403 par l'intermédiaire des bus 36, 384 et 383 ;
    • - la sortie du module de calcul 1 et la seconde entrée du module de calcul 1 par les bus 33, 380 et 32 et entre le dispositif de codage 21 et la mémoire 42 par l'intermédiaire du bus 36 ;
    • - la sortie du module de calcul 1 et la seconde entrée du module de calcul 1 par les bus 33, 380 et 32 et entre la mémoire vive 403 et la mémoire 42 par l'intermédiaire des bus 383, 384 et 36 ;
    • - la sortie du module de calcul 1 et le module de décodage 22 et les divers échanges entre les dispositifs de codage 21, la mémoire 42 et la mémoire 403.
  • Les possibilités d'échange des données supervisées par le module de commande 6 permettent d'une part d'utiliser un dispositif de codage 21 pour transformer au fur et à mesure de leur disponibilité des données numériques en notation positionnelle provenant par exemple d'un dispositif d'acquisition de données par le bus 34, en données numériques en notation résiduelle et leur stockage dans la mémoire vive 403, d'autre part, de faire exécuter par le dispositif de calcul 7 directement des calculs complexes très utiles en filtrage numérique comme par exemple en calcul de convolution, les calculs de corrélation ou les calculs de pondération. Les calculs sont supervisés par le module de 6 en exécutant un programme adéquat stocké dans la mémoire de programme 404.
  • Dans une variante de réalisation du dispositif selon l'invention, non représentée, le dispositif de calcul comporte des moyens de transcodage de la notation résiduelle en notation à bases mélangées (et vice versa) ainsi que des comparateurs. Le transcodage en base mélangée (et vice versa) est plus facile que le transcodage entre la notation résiduelle et la notation positionnelle. En effet, lors d'un transcodage dans la notation à bases mélangées on conserve la dimension de l'espace utilisé. La notation à bases mélangées permet la comparaison. On peut ainsi au cours d'un calcul vérifier si un nombre est plus grand qu'un autre nombre ou s'il est plus petit qu'un seuil donné. Pour la suite des calculs le nombre testé est transcodé en notation résiduelle.
  • Avantageusement, le nombre testé a été stocké dans une mémoire vive avant son transcodage. Dans la suite des calculs on utilise la valeur qui a été stockée.
  • Sur la figure 5, on peut voir un exemple de réalisation du module de calcul 1 des figures 1 à 4. Le module de calcul 1 utilise le fait que, dans une arithmétique résiduelle il est possible d'effectuer les calculs indépendamment sur chaque chiffre, sans propagation de retenue. Ainsi, le module de calcul 1 comporte une pluralité de calculateurs élémentaires 11 susceptible d'effectuer un calcul sur un chiffre en notation résiduelle. Le module de calcul 1 est connecté à deux bus 31 et 32. A l'intérieur du module de calcul 1, chacun desdits bus se partage afin de fournir à chaque calculateur élémentaire 11 le chiffre désiré. Chaque calculateur élémentaire 11 reçoit deux chiffres.
  • Dans un premier exemple de réalisation, du dispositif selon l'invention, chaque calculateur élémentaire 11 est susceptible d'effectuer un seul type d'opération, par exemple la multiplication.
  • Avantageusement, les calculateurs élémentaires 11 sont susceptibles d'effectuer l'opération désirée, sur commande 60 reçue du module de commande 6. Par exemple les calculateurs élémentaires 11 sont susceptibles d'effectuer, sur commande une addition, une soustraction ou une multiplication.
  • Chaque calculateur élémentaire 11 fournit au bus 33 le résultat du calcul effectué.
  • Dans une variante de réalisation, les calculateurs élémentaires 11 comportent des logiques combinatoires susceptibles d'effectuer les calculs désirés.
  • Avantageusement, dans la mesure où l'on effectue les calculs indépendamment sur chaque chiffre les résultats de chaque opération sont tabulés. On peut, dans l'arithmétique résiduelle obtenir une bonne dynamique (sur chaque chiffre) tout en utilisant des mémoires mortes de capacité courante, par exemple des mémoire ROM de 14 bits d'adresse.
  • Un exemple de calculateur élémentaire 11 utilisant des fonctions tabulées est utilisé sur la figure 5, le principe du calcul utilisant des tables stockées en mémoire morte étant illustré sur la figure 8. Chaque calculateur élémentaire 11 effectue les calculs séparément sur un chiffre.
  • Le module de calcul 1 comporte un nombre de calculateurs élémentaires 11 suffisant pour pouvoir traiter tous les chiffres des nombres les plus grands sur lesquels on veut pouvoir effectuer des calculs.
  • Le tableau donne un exemple de module de calcul 1 comportant seize processeurs élémentaires. Ces seize processeurs élémentaires peuvent être réalisés en utilisant des mémoires ROM de quatorze bits d'adresse. Les nombres m; du tableau 1 sont de la forme m; = 4k + 1 où k est un entier positif.
  • Il est bien entendu qu'un module de calcul 1 comportant un nombre de calculateurs élémentaires 11 supérieur ne sort pas du cadre de la présente invention.
    Figure imgb0053
  • Suivant la dynamique du problème considéré, on choisira un modulus approprié :
    Figure imgb0054
  • Pour garantir l'unicité du résultat, chacune des composantes de celui-ci doit être inférieure à q, ce qui impose des contraintes sur la dynamique des données.
  • Sur la figure 6, on peut voir un exemple de réalisation d'un calculateur élémentaire 11 susceptible d'effectuer sur commande 60 du module de commande 6 une multiplication, une addition ou une soustraction. Une multiplication consiste en une association à chaque chiffre d'un indice d'ordre dans le groupe GF (mi2) et en une sommation des indices obtenus,
  • Pour obtenir le résultat d'une multiplication il suffit alors de convertir l'indice au nombre qui lui est associé.
  • Avantageusement, l'association d'indice est tabulée dans une mémoire morte 57.
  • L'additionneur est un additionneur modulo mi 2 -1.
  • Avantageusement, on utilise un même additionneur 55 pour effectuer l'opération "addition" et pour additionner les indices lors d'une multiplication.
  • Avantageusement, l'addition est tabulée dans une mémoire morte 55.
  • Toutefois, quand on effectue l'addition modulo mi 2 -1 il est important de retrancher mi 2 -1 du résultat tant que celui-ci est supérieur ou égal à mi2 - 1.
  • L'exemple de l'addition modulo 8 est donné par le tableau III.
  • Un exemple d'additionneur modulo m2 i=3 -1 c'est-à-dire 112 -1 = 120 est illustré sur la figure 7.
  • Avantageusement, les bus 31, 313, 314, 315, 316, 32, 323, 324, 325, 326 et 33 sont susceptibles de transmettre en parallèle les deux composants, réel et imaginaire d'un chiffre.
  • Le bus 31 est connecté d'une part à un bus 313 et d'autre part à un bus 314.
  • Le bus 32 est connecté d'une part à un bus 323 et d'autre part à un bus 324.
  • Les bus 313 et 323 constituent les bus d'adresse d'une mémoire morte 57. La mémoire morte 57 comporte, tabulés, les indices à associer dans GF(mi 2) à un nombre complexe en vue de sa multiplication par un autre nombre complexe.
  • Un exemple d'indicage est donné par les tableaux II pour les trois premiers calculateurs élémentaires 11. Pour chaque calculateur, le tableau est rangé dans l'ordre croissant des nombres, puis dans l'ordre croissant des indices.
    • Re signifie : partie réelle
    • lm signifie : partie imaginaire.
  • L'élément (0 + î0) est doté d'un indice X , car il n'appartient pas au groupe cyclique et doit être traité à part. Un simple dispositif de test logique permet d'appréhender la multiplication par l'élément absorbant (0 + îO), dont le résultat est bien sûr ce même élément nul (0 + îO).
    Figure imgb0055
    Figure imgb0056
    Figure imgb0057
    Figure imgb0058
    Figure imgb0059
    Figure imgb0060
    Figure imgb0061
    Figure imgb0062
    Figure imgb0063
    Figure imgb0064
    Figure imgb0065
    Figure imgb0066
    Figure imgb0067
    Figure imgb0068
  • Sur la figure 7, on peut voir un exemple de réalisation d'un addditionneur modulo 120. L'additionneur modulo 120 comporte un additionneur sur sept bits 551 et une table 57. L'additionneur 551 reçoit par deux bus 33 les nombres à ajouter, par exemple sur sept bits. L'additionneur 551 comporte sept lignes de sortie de résultat de poids 0 à 6 ainsi que R, la ligne R propageant la retenue. Les lignes de poids 3 à 6 ainsi que la retenue sont connectées à l'entrée de la table 57 de 25 x 4 octets. Les résultats sont présents sur les lignes de poids 0 à 2 issues directement de l'additionneur 551 et sur les lignes de poids 3 à 6 issues de la table 57.
  • Sur la figure 8, est illustré le principe de calcul par tabulation d'une fonction utilisée dans le dispositif selon l'invention. Deux bus de donnée 321 et 322 constituent le bus d'adresse 333 d'une mémoire permanente 57. Dans la mémoire 57 est tabulée la fonction désirée, par exemple l'addition ou la soustraction. Le résultat de l'opération est émis par la mémoire permanente 57 sur le bus de donnée 323.
  • Quelques exemples d'opérations tabulées pouvant être mises en oeuvre sont donnés dans les tableaux 111 à VI.
  • Le tableau III contient l'addition modulo 8.
  • Le tableau IV contient l'addition modulo 3.
  • Le tableau V contient l'addition modulo 7.
  • Le tableau VI contient l'addition modulo 11.
    Figure imgb0069
    Figure imgb0070
    Figure imgb0071
    Figure imgb0072
  • Pour effectuer des transcodages tabulés on utilise un bus d'adresse unique 333. La valeur à transcoder est présente sur le bus 333. La valeur du transcodage désiré est stockée dans la mémoire permanente 57 à l'adresse égale à la valeur à transcoder.
  • Le tableau VII donne les valeurs du transcodage pour les trois premiers groupes de Galois.
    Figure imgb0073
  • L'utilisation de la tabulation est toutefois limitée par la taille de mémoires permanentes dont on dispose.
  • Pour avoir, de nouveau, des nombres en notation positionnelle, on peut formaliser ce qui se passe dans l'opération de changement de base, indépendamment de la façon dont on la réalisera. Soit :
    • (bj), la base orthogonale du module R (q) où
      Figure imgb0074
      mi
    • (bi), une base non orthogonale du module R (q) où :
      Figure imgb0075
      avec n = [logb q]
    • (q1), une autre base non orthogonale, celle des bases mélangées :
      Figure imgb0076
      et q1=1
  • Tout élément de R (q) admet donc une décomposition unique dans ces bases :
    Figure imgb0077
  • La transformation des coordonnées (changement de base) s'effectue en écrivant l'ancienne base en termes de la nouvelle, puis en substituant ces expressions dans l'ancienne décomposition.
  • Dans un premier cas on réalise le transcodage de la notation positionnelle base (bi) en notation résiduelle base (bj) :
    Figure imgb0078
  • Par le thérorème du Reste chinois, on obtient :
    Figure imgb0079
    Figure imgb0080
    Alors :
    Figure imgb0081
    Figure imgb0082
    Figure imgb0083
    Figure imgb0084
    Figure imgb0085
  • L'écriture unique de x en base (bi) impose :
    Figure imgb0086
    Et donc on écrit :
    Figure imgb0087
  • Comme le transfert de la retenue est inutile en base (bj) donc :
    Figure imgb0088
  • Si les digits ci sont des bits (b = 2), alors le transcodage de la notation binaire à la notation décimale revient à une suite d'additions de termes αij modulo mj. Pour des dynamiques qui le permettent, par exemple pour n = 13, il est avantageux de tabuler le transcodage à partir du code ci.
  • II est toujours possible d'effectuer le transcodage en utilisant des additionneurs modulo mj.
  • Dans un second cas, on réalise le transcodage de la notation résiduelle base (bj) en notation positionnelle à bases mélangées base (qi).
  • C'est le transcodage le plus utilisé pour l'arithmétique résiduelle, et celui qu'on emploierait en cours de traitement, afin de comparer des résultats intermédiaires par exemple, parce qu'il utilise uniquement les opérateurs modulo mj.
    Figure imgb0089
    On écrit:
    Figure imgb0090
    Alors:
    Figure imgb0091
    Figure imgb0092
    Figure imgb0093
    Figure imgb0094
    Or l'unicité de l'écriture x impose :
    Figure imgb0095
    Par conséquent :
    Figure imgb0096
  • Seulement, l'arithmétique associée à la notation positionnelle exige le transfert d'une retenue d'un digit à l'autre. L'algorithme se présente donc comme suit :
    Figure imgb0097
    Figure imgb0098
    Figure imgb0099
    Figure imgb0100
    Figure imgb0101
    Figure imgb0102
    Figure imgb0103
    et
    Figure imgb0104
  • Le transcodage utilise donc l'arithmétique modulaire (modulo mj), mais doit conserver l'information de retenue pour la passer successivement au digit suivant.
  • L'algorithme de transcodage proposé par Szabo se décompose comme suit : comme q1 = 1, x1 = ai (initialisation)
    Figure imgb0105
    Première itération :
    • On retranche ai aux deux membres de l'équation ci-dessus.
    • Mais on sait qu'on peut opérer sur chaque digit résiduel indépendamment, modulo mj.
      Figure imgb0106
  • On peut diviser le membre de droite parmi, puisque chaque produit ai . qi le contient, et pour le membre de gauche, m1 étant mutuellement premier avec mj, j ≠ 1, l'inverse de m1 existe modulo mj, j ≠ 1 ; notons le m1j -1, j ≠ 1.
  • Alors, on obtient :
    Figure imgb0107
  • Cette équation, prise modulo m2, donne :
    m12 -1 (x2 - a1) a2 mod m2
    • Deuxième itération :
  • On recommence le même processus, en retranchant a2 de part et d'autre de l'équation :
    Figure imgb0108
  • On divise par m2 à droite, on multiplie à gauche par l'inverse de m2 mod m, j ≠ 2 :
    Figure imgb0109
  • L'équation, modulo m3, donne :
    Figure imgb0110
    et ainsi de suite, jusqu'à l'obtention de ak.
  • L'algorithme nécessite (k - 1) itérations, mais souffre d'une dépendance des résidus entre eux à chaque itération, par ce qu'on doit transmettre le digit ai juste trouvé aux autres résidus, pour le soustraire. Sur la figure 9, on peut voir un exemple de module de codage 21 utilisant l'algorithme de Szabo. Le module 21 comporte k lignes 81 à 8k susceptibles de fournir les chiffres à traiter. La première ligne 81 est connectée, d'une part, à une ligne 811 fournissant un premier résultat Q1 et d'autre part à des premières entrées de k-1 soustracteurs multiplieurs 59. Les lignes 82 à 8k sont connectées à des secondes entrées des soustracteurs multiplieurs 59.
  • La sortie du multiplieur soustracteur connectée à la ligne 82 est reliée, d'une part, à une ligne 812 susceptible de fournir un second résultat Q2, et d'autre part, à des premières entrées de k-2 soustracteurs multiplieurs 59.
  • Ainsi de suite jusqu'à un dernier étage ne comportant plus qu'un soustracteur multiplieur 59 unique dont la sortie est reliée à une ligne 81k.
  • Sur la figure 10, on peut voir un module de transcodage 21 ou 22 dans lequel le passage de la retenue est reportée à la fin. Ainsi, par une architecture parallèle, le module de transcodage 21 ou 22 exploite l'indépendance des résultats sur chaque chiffre pour diminuer le temps de calcul.
  • Nous avons vu précédemment que la conversion comprend deux étapes
    • - calcul de a'1 : avec:
      Figure imgb0111
    • - mise en forme : (a'i) → (ai) au cours de laquelle on transmet la retenue au digit suivant. On peut facilement établir les relations suivantes :
      Figure imgb0112
      Figure imgb0113
      Figure imgb0114
      Figure imgb0115
  • Compte tenu de l'arithmétique complexe sans multiplication réalisée jusqu'ici, il est avantageux de ne pas effecuter les opérations indiquées, d'autant qu'il s'agit de conserver en plus la retenue.
  • La nouvelle méthode repose sur l'observation suivante :
  • On peut mémoriser le code à bases mélangées de :
    Figure imgb0116
    qui serait ainsi adressé par xj. Ce faisant, on se débarasse de la retenue importante associée à la multiplication.
    Figure imgb0117
  • L'algorithme se simplifie alors :
    Figure imgb0118
    Figure imgb0119
    Figure imgb0120
    Figure imgb0121
  • IL reste à effectuer des additions avec retenue, et à transmettre la retenue au digit suivant. Or il est évident que l'information de retenue du terme a1 à transmettre est disponible avant la fin du calcul du terme a'i+1, et que celle-ci est petite.
  • Le module de transcodage 21 ou 22 comporte k lignes d'entrée 81 à 8k susceptibles de propager les chiffres xi à Xk à transcoder. La ligne d'entrée 81 est reliée à k mémoires permanentes 57. La ligne d'entrée 82 est reliée à k-1 mémoires permanentes 57. La ligne d'entrée 83 est reliée à k-2 mémoires permanentes 57. Le nombre de mémoires permanentes décroissant d'une unité à chaque nouvelle ligne d'entrée. La ligne d'entrée 8k est reliée à une mémoire permanente unique 57.
  • La première mémoire permanente 57 reliée à la ligne d'entrée 81 est reliée à la ligne de sortie 811 susceptible de fournir un chiffre transcodé a1.
  • La seconde mémoire permanente 57 reliée à la ligne d'entrée 81 est reliée à une première entrée d'un additionneur 55 effectuant l'addition avec retenue modulo m2.
  • La troisième mémoire permanente 57 reliée à la ligne d'entrée 81 est connectée à une des quatre entrées d'un additionneur 55 effectuant l'addition avec retenue modulo m3.
  • La quatrième mémoire permanente 57 reliée à la ligne d'entrée 81 est connectée à l'une des cinq entrées d'un additionneur 55 effectuant l'addition avec retenue modulo m4.
  • Et ainsi jusqu'à la kième mémoire permanente 57 reliée à la ligne d'entrée 81 et connectée à l'une des k-1 entrées d'un additionneur 55 effectuant l'addition modulo mk.
  • La retenue de l'additionneur 55 modulo m2 est reliée à l'une des entrées de l'additionneur 55 modulo m3.
  • La retenue de l'additionneur 55 modulo m3 est reliée à l'une des entrées de l'additionneur 55 modulo m4.
  • Et ainsi de suite jusqu'à la retenue de l'additionneur 55 modulo mk-1 qui est reliée à l'une des entrées de l'additionneur 55 modulo mk.
  • Une première mémoire permanente 57 reliée à la ligne d'entrée 82est reliée à une entrée de l'additionneur 55 modulo m2.
  • Une seconde mémoire permanente 57 reliée à la ligne d'entrée 82 est connectée à l'une des entrées de l'additionneur 55 modulo m3.
  • Et ainsi jusqu'à la kème mémoire permanente 57 reliée à la ligne d'entrée 82 qui est connectée à l'une des entrées de l'additionneur 55 modulo mk.
  • Les mémoires permanentes 57 reliées à la iième ligne d'entrée (8i) sont connectées de l'additionneur 55 effectuant l'addition modulo mi jusqu'à l'additionneur 55 effectuant l'addition modulo mk.
  • Les lignes de sortie 812 à 81k sont reliées respectivement aux sorties des additionneurs 55 modulo m2 à modulo mk.
  • Sur la figure 10, les valeurs d'entrée sont notées xi, de x1 à Xk ; les valeurs obtenues à partir d'une mémoire permanente x'ij, de x'1 à à x'kk, les retenues ri de r2 à rk-1 ; les résultats ai de a1 à ak.
  • Les additionneurs modulo m; sont par exemple réalisés par tabulation.
  • Avantageusement, on utilise pour le transcodage des additionneurs 55 à structure arborescente dans lesquels la retenue de la branche précédente est ajoutée au dernier étage desdits additionneurs. Un exemple d'additionneur modulo m4 à structure arborescente est illustré par la figure 11. Sur la figure 11 on a utilisé la même notation que sur la figure 10.
  • L'additionneur 53 modulo m4 de la figure 11 comporte quatre additionneurs élémentaires notés eux aussi 55.
  • Chaque additionneur élémentaire 55 reçoit deux chiffres à additionner et fournit un résultat. Les deux premiers additionneurs élémentaires 55 reçoivent respectivement X'14, x'24 et X'34, X'44. Le troisième additionneur élémentaire 55 additionne les résultats des deux premiers additionneurs élémentaires 55. Le quatrième additionneur élémentaire 55 ajoute le reste rs de la branche précédente au résultat obtenu par le troisième additionneur élémentaire 55. Le résultat a4 de la sommation effectuée par le quatrième additionneur élémentaire 55 est émis sur une ligne 814.
  • Le temps total de conversion est réduit au temps de sommation du terme ak, soit (1 + [log 2 (k = 1)]) fois le temps d'addition élémentaire, où [x] signifie l'entier immédiatement supérieur à x.
  • Le débit est alors déterminé par l'inverse du temps le plus long, entre le temps d'une lecture de mémoire et le temps de conversion.
  • Cette méthode est, on le voit, bien plus rapide que la méthode classique de Szabo. Transcodage : notation positionnelle-base (qi) en rotation positionnelle base (bi) :
  • Cette conversion ne concerne que le résultat final, pour se ramener, si on le désire, en notation positionnelle classique :
    Figure imgb0122
    Figure imgb0123
  • La conversion implique également de manipuler une retenue, mais si on travaille en notation binaire (ce qui devrait arriver le plus souvent), γ1i prend les valeurs 0 ou 1, et la conversion ne demande que des additionneurs, au nombre maximal de k par branche, et ayant un champ de bits maximal de l'ordre de log 2 q.
  • Recomposition de Z = AX + BY dans R (q2). Le transcodage en base (q1) est donné par le tableau VIII
    Figure imgb0124
  • Le dispositif objet de la présente invention permet d'effectuer des calculs numérique très rapidement. Selon le type de calcul nécessaire le dispositif selon l'invention constituera un coprocesseur d'un calculateur classique, un calculateur comportant un calculateur frontal (non représenté) ou un calculateur entièrement autonome.
  • Ainsi le dispositif selon l'invention peut être réalisé sous diverses formes selon la puissance de calcul désirée et la techno logie employée.
  • Dans une première variante de réalisation, le dispositif selon l'invention comporte une pluralité de cartes électroniques.
  • Dans une seconde variante de réalisation, le dispositif selon l'invention est réalisé sous forme d'un circuit imprimé.
  • Dans une troisième variante de réalisation, le dispositif selon l'invention est réalisé sous la forme d'un circuit intégré, par exemple un circuit à grande échelle d'intégration (VLSI en terminologie anglo-saxonne). L'invention comporte avantageusement un ou des circuits rapides réalisés en arsénium de gallium.
  • L'invention s'applique notamment au calcul numérique.
  • L'invention s'applique principalement au traitement du signal et au filtrage numérique.

Claims (14)

1. Dispositif de calcul comportant un module de codage susceptible de coder des nombres en notation résiduelle, un module de calcul susceptible d'effectuer des calculs en notation résiduelle et un module de décodage susceptible de transcoder des nombres de la notation résiduelle en une notation désirée, caractérisé par le fait que le module de codage (21) code les nombres sur un anneau de façon qu'une multiplication complexe se ramène à une addition d'indices.
2. Dispositif selon la revendication 1, caractérisé par le fait que la logique de calcul est susceptible d'effectuer des calculs complexes.
3. Dispositif de calcul selon la revendication 2, caractérisé par le fait que dans la notation employée les résidus sont calculés modulo les nombres mi de la forme mi = 4k + 3 où k est un entier.
4. Dispositif selon la revendication 3, caractérisé par le fait que le module de calcul (1) comporte des moyens (57) permettant d'associer à chaque nombre complexe un indice tel qu'une multiplication de deux nombres complexes corresponde de façon biunivoque à une addition desdits indices.
5. Dispositif de calcul selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comporte un module de commande (6) susceptible de modifier les échanges de données internes et externes dudit dispositif de calcul ainsi que les calculs effectués par le module de calcul (1).
6. Dispositif de calcul selon la revendication 5, caractérisé par le fait que le module de commande (6) comporte un bus (37) susceptible de lui fournir les instructions nécessaires à l'enchaînement désiré des calculs.
7. Dispositif de calcul selon la revendication 5 ou 6, caractérisé par le fait qu'il comporte des bus susceptibles de relier le module de calcul (1) à des mémoires (41, 42, 402, 403) internes ou externes susceptibles de contenir des nombres en notation résiduelle.
8. Dispositif de calcul selon la revendication 7, caractérisé par le fait que le module de calcul (1) est relié par un bus (385) à une mémoire permanente (402).
9. Dispositif de calcul selon l'une quelconque des revendications 5 à 8, caractérisé par le fait que ledit dispositif est susceptible d'effectuer des convolutions.
10. Dispositif de calcul selon l'une quelconque des revendications 5 à 8, caractérisé par le fait que ledit dispositif est susceptible d'effectuer des corrélations.
11. Dispositif de calcul selon l'une quelconque des revendications précédentes, caractérisé par le fait qu'il comporte des mémoires permanentes (57) dans lesquelles sont stockées des fonctions tabulées.
12. Dispositif selon l'une quelconque des revendications précédentes, caractérisé par le fait que les modules de codage (21) et/ou de décodage (22) comportent des chemins de données permettant d'effectuer l'addition de la retenue à la fin du calcul sur chaque chiffre du transcodage.
13. Dispositif selon l'une quelconque des revendicatons précédentes, caractérisé par le fait qu'il est réalisé sous la forme d'une carte électronique.
14. Dispositif de calcul selon l'une quelconque des revendications 1 à 12, caractérisé par le fait qu'il est réalisé sous la forme d'un circuit intégré.
EP88402676A 1987-10-30 1988-10-24 Circuit de calcul utilisant une arithmétique résiduelle Expired - Lifetime EP0314559B1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8715057A FR2622713A1 (fr) 1987-10-30 1987-10-30 Circuit de calcul utilisant une arithmetique residuelle
FR8715057 1987-10-30

Publications (2)

Publication Number Publication Date
EP0314559A1 true EP0314559A1 (fr) 1989-05-03
EP0314559B1 EP0314559B1 (fr) 1993-03-17

Family

ID=9356336

Family Applications (1)

Application Number Title Priority Date Filing Date
EP88402676A Expired - Lifetime EP0314559B1 (fr) 1987-10-30 1988-10-24 Circuit de calcul utilisant une arithmétique résiduelle

Country Status (5)

Country Link
US (1) US4949294A (fr)
EP (1) EP0314559B1 (fr)
JP (1) JPH01149129A (fr)
DE (1) DE3879373T2 (fr)
FR (1) FR2622713A1 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683182B2 (en) 1995-08-16 2014-03-25 Microunity Systems Engineering, Inc. System and apparatus for group floating-point inflate and deflate operations

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2930325B2 (ja) * 1989-07-29 1999-08-03 ソニー株式会社 ディジタル信号処理回路
US5050120A (en) * 1989-09-29 1991-09-17 The Boeing Company Residue addition overflow detection processor
KR940001147B1 (ko) * 1991-03-20 1994-02-14 삼성전자 주식회사 부분체 GF(2^m/2)을 이용한 GF(2^m)상의 연산방법 및 장치
US5953241A (en) * 1995-08-16 1999-09-14 Microunity Engeering Systems, Inc. Multiplier array processing system with enhanced utilization at lower precision for group multiply and sum instruction
US7483935B2 (en) * 1995-08-16 2009-01-27 Microunity Systems Engineering, Inc. System and method to implement a matrix multiply unit of a broadband processor
US5742840A (en) * 1995-08-16 1998-04-21 Microunity Systems Engineering, Inc. General purpose, multiple precision parallel operation, programmable media processor
US6295599B1 (en) * 1995-08-16 2001-09-25 Microunity Systems Engineering System and method for providing a wide operand architecture
US7301541B2 (en) * 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US5987487A (en) * 1996-03-11 1999-11-16 Cirrus Logic, Inc. Methods and apparatus for the processing of digital signals
US5892632A (en) * 1996-11-18 1999-04-06 Cirrus Logic, Inc. Sampled amplitude read channel employing a residue number system FIR filter in an adaptive equalizer and in interpolated timing recovery
US7523151B1 (en) * 2000-05-12 2009-04-21 The Athena Group, Inc. Method and apparatus for performing computations using residue arithmetic
FR2818145B1 (fr) * 2000-12-18 2003-11-28 Oreal Compositions cosmetiques antisolaires a base d'un melange synergetique de filtres et utilisations
JP3532860B2 (ja) * 2001-01-22 2004-05-31 株式会社東芝 剰余系表現を利用した演算装置及び方法及びプログラム
RU2179366C1 (ru) * 2001-05-22 2002-02-10 Плотников Андрей Алексеевич Способ передачи дискретного сообщения и система для его осуществления
AU2002339867A1 (en) 2001-09-04 2003-03-18 Microunity Systems Engineering, Inc. System and method for performing multiplication
US7693928B2 (en) * 2003-04-08 2010-04-06 Analog Devices, Inc. Galois field linear transformer trellis system
JP4836608B2 (ja) * 2006-02-27 2011-12-14 株式会社東芝 半導体記憶装置
US8229109B2 (en) * 2006-06-27 2012-07-24 Intel Corporation Modular reduction using folding
US7827471B2 (en) * 2006-10-12 2010-11-02 Intel Corporation Determining message residue using a set of polynomials
JP2008282178A (ja) * 2007-05-09 2008-11-20 Toshiba Corp 産業用コントローラ
US8689078B2 (en) 2007-07-13 2014-04-01 Intel Corporation Determining a message residue
US8042025B2 (en) * 2007-12-18 2011-10-18 Intel Corporation Determining a message residue
US7886214B2 (en) 2007-12-18 2011-02-08 Intel Corporation Determining a message residue
JP5169760B2 (ja) * 2008-01-28 2013-03-27 富士通株式会社 通信装置、受信データサイズチェック方法、倍数判定回路および倍数判定方法
JP2012032967A (ja) * 2010-07-29 2012-02-16 Tsutomu Inamoto ２値ベクトル及び多項式を用いる計算装置及び計算方法
US10148285B1 (en) 2012-07-25 2018-12-04 Erich Schmitt Abstraction and de-abstraction of a digital data stream
US10795858B1 (en) 2014-02-18 2020-10-06 Erich Schmitt Universal abstraction and de-abstraction of a digital data stream
WO2016050884A1 (fr) * 2014-09-30 2016-04-07 Koninklijke Philips N.V. Dispositif de calcul électronique pour effectuer une arithmétique obscurcie
BR112017012092A2 (pt) 2014-12-12 2018-01-16 Koninklijke Philips Nv dispositivo e método de geração eletrônicos, e programa de computador
JP6387466B2 (ja) * 2014-12-22 2018-09-05 コーニンクレッカ フィリップス エヌ ヴェＫｏｎｉｎｋｌｉｊｋｅ Ｐｈｉｌｉｐｓ Ｎ．Ｖ． 電子計算装置
US11764940B2 (en) 2019-01-10 2023-09-19 Duality Technologies, Inc. Secure search of secret data in a semi-trusted environment using homomorphic encryption

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1235676A (en) * 1966-12-16 1971-06-16 Akushsky Izrail A device for coding complex numbers in digital computers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4281391A (en) * 1979-01-15 1981-07-28 Leland Stanford Junior University Number theoretic processor
DE3138698A1 (de) * 1981-09-29 1983-04-07 Siemens AG, 1000 Berlin und 8000 München Verfahren zur potenzierung grosser binaerzahlen in einer restklasse modulo n, insbesondere zur verschluesselung und entschluesselung digital dargestellter nachrichten
US4506340A (en) * 1983-04-04 1985-03-19 Honeywell Information Systems Inc. Method and apparatus for producing the residue of the product of two residues

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1235676A (en) * 1966-12-16 1971-06-16 Akushsky Izrail A device for coding complex numbers in digital computers

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, San Jose, California, 5-7 mai 1986, vol. 1 des 3, pages 117-120, IEEE, New York, US; M.A. BAYOUMI: "Wafer scale integration for generic RNS structures" *
NINETEENTH ASILOMAR CONFERENCE ON CIRCUITS, SYSTEMS & COMPUTERS, 6.-8. novembre 1985, Pacific Grove, California, pages 48-52, IEEE Computer Society Press, New York, US; M.A. BAYOUMI: "Implementation of RNS multiplication in VLSI" *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8683182B2 (en) 1995-08-16 2014-03-25 Microunity Systems Engineering, Inc. System and apparatus for group floating-point inflate and deflate operations
US8769248B2 (en) 1995-08-16 2014-07-01 Microunity Systems Engineering, Inc. System and apparatus for group floating-point inflate and deflate operations

Also Published As

Publication number Publication date
US4949294A (en) 1990-08-14
DE3879373T2 (de) 1993-10-14
DE3879373D1 (de) 1993-04-22
EP0314559B1 (fr) 1993-03-17
FR2622713A1 (fr) 1989-05-05
JPH01149129A (ja) 1989-06-12

Similar Documents

Publication Publication Date Title
EP0314559B1 (fr) Circuit de calcul utilisant une arithmétique résiduelle
EP0154341B1 (fr) Processeur de calcul d&#39;une transformée discrète du cosinus
US20040098440A1 (en) Multiplication of multi-precision numbers having a size of a power of two
Toivonen et al. Video filtering with Fermat number theoretic transforms using residue number system
FR2605769A1 (fr) Operateur polynomial dans les corps de galois et processeur de traitement de signal numerique comportant un tel operateur
CN112200713B (zh) 一种联邦学习中的业务数据处理方法、装置以及设备
EP3084588B1 (fr) Module de traitement du signal, notamment pour reseau de neurones et circuit neuronal.
JP7540501B2 (ja) 秘匿ｍｓｂ正規化システム、分散処理装置、秘匿ｍｓｂ正規化方法、およびプログラム
FR2648585A1 (fr) Procede et dispositif pour la multiplication rapide de codes a complement a 2 dans un systeme de traitement de signal numerique
Chiper et al. A New Systolic Array Algorithm and Architecture for the VLSI Implementation of IDST Based on a Pseudo-Band Correlation Structure.
EP0939362A1 (fr) Coprocesseur d&#39;arithmétique modulaire permettant de réaliser des opérations non modulaires rapidement
FR2593948A1 (fr) Dispositif de transformee en cosinus d&#39;un signal numerique echantillonne
FR2570853A1 (fr) Dispositif de traitement en temps reel de signal numerique par convolution
EP0190514B1 (fr) Dispositif de test en ligne de circuit de calcul de la transformée de Fourier discrète, et circuit comportant un tel dispositif
FR2530854A1 (fr) Procede d&#39;execution d&#39;un traitement mathematique a l&#39;aide d&#39;une memoire permanente et dispositif d&#39;adressage pour sa mise en oeuvre
WO2001050332A2 (fr) Procede et systeme de traitement de nombres complexes
RU2559771C2 (ru) Устройство для основного деления модулярных чисел
Cardarilli et al. RNS implementation of high performance filters for satellite demultiplexing
US12159212B1 (en) Shared depthwise convolution
EP0245152A1 (fr) Processeur de calcul de la transformée de Fourier discrète comportant un dispositif de test en ligne
Bach et al. On Euclidean methods for cubic and quartic Jacobi symbols
CA2038463C (fr) Procede pour calculer l&#39;inverse d&#39;un nombre et calculateur pour la mise en oeuvre dudit procede
Jambor Computing minimal associated primes in polynomial rings over the integers
Manikandababu et al. Integration of a Full Wavelet-Based Image Compression System on a Field-Programmable Gate Array
Sizonenko A high-performance algorithm for calculating conjunctive and disjunctive terms in polynomial representations of Boolean functions

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE FR GB IT NL SE

RAP3 Party data changed (applicant data changed or rights of an application transferred)

Owner name: THOMSON-CSF

17P Request for examination filed

Effective date: 19891019

17Q First examination report despatched

Effective date: 19910917

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB IT NL SE

ITF It: translation for a ep patent filed
REF Corresponds to:

Ref document number: 3879373

Country of ref document: DE

Date of ref document: 19930422

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19930420

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Effective date: 19931024

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Effective date: 19931025

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 19931026

Year of fee payment: 6

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

RAP2 Party data changed (patent owner data changed or rights of a patent transferred)

Owner name: THOMSON-CSF

26N No opposition filed
PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Effective date: 19940501

NLT2 Nl: modifications (of names), taken from the european patent patent bulletin

Owner name: THOMSON-CSF TE PARIJS, FRANKRIJK.

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee
GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 19931024

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Effective date: 19940701

EUG Se: european patent has lapsed

Ref document number: 88402676.6

Effective date: 19940510

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Effective date: 19950630

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES;WARNING: LAPSES OF ITALIAN PATENTS WITH EFFECTIVE DATE BEFORE 2007 MAY HAVE OCCURRED AT ANY TIME BEFORE 2007. THE CORRECT EFFECTIVE DATE MAY BE DIFFERENT FROM THE ONE RECORDED.

Effective date: 20051024