EP0410117A2 - Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens - Google Patents

Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens Download PDF

Info

Publication number
EP0410117A2
EP0410117A2 EP90110820A EP90110820A EP0410117A2 EP 0410117 A2 EP0410117 A2 EP 0410117A2 EP 90110820 A EP90110820 A EP 90110820A EP 90110820 A EP90110820 A EP 90110820A EP 0410117 A2 EP0410117 A2 EP 0410117A2
Authority
EP
European Patent Office
Prior art keywords
telegram
track
output
exclusive
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP90110820A
Other languages
English (en)
French (fr)
Other versions
EP0410117A3 (en
Inventor
Alfred Wieczorek
Wolfgang Dr.-Ing. Hess
Thomas Richter
Wolfgang Heinze
Hartmut Blume
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GERAETE- und REGLER-WERK LEIPZIG GMBH
Original Assignee
Gerate- und Regler-Werk Leipzig GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DD33116089A external-priority patent/DD301908A9/de
Priority claimed from DD33116189A external-priority patent/DD301915A9/de
Application filed by Gerate- und Regler-Werk Leipzig GmbH filed Critical Gerate- und Regler-Werk Leipzig GmbH
Publication of EP0410117A2 publication Critical patent/EP0410117A2/de
Publication of EP0410117A3 publication Critical patent/EP0410117A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B61—RAILWAYS
    • B61L—GUIDING RAILWAY TRAFFIC; ENSURING THE SAFETY OF RAILWAY TRAFFIC
    • B61L1/00—Devices along the route controlled by interaction with the vehicle or train
    • B61L1/18—Railway track circuits
    • B61L1/181—Details
    • B61L1/188—Use of coded current

Definitions

  • the invention relates to a method for increasing the security of signal transmission in track circuits and a circuit arrangement for performing the method by inserting a secure telegram evaluation such that a received rail telegram is compared bit by bit with an undisturbed comparison telegram provided by a telegram generator.
  • the invention seeks to remedy this.
  • the object of the invention is therefore to provide a method and a circuit arrangement for increasing the security of signal transmission in track circuits, with which the bit-wise comparison of a received track telegram with an undisturbed comparison telegram provided by a telegram generator can be realized in such a way that the state is then disturbed is signaled when an error occurs in two or more consecutive track telegrams.
  • a method for increasing the security of signal transmission in track circuits is specified, which is characterized in that an undisturbed comparison telegram is linked to a clock signal, the result of this link is linked once more with the previously synchronized, received track telegram and off the phase position of the output signal of this linkage is used to make a statement as to whether the received track telegram is disturbed or not, the disturbed track telegram being characterized by an output signal which is 180 ° out of phase compared to the undisturbed one.
  • phase position of the output signal corresponds to the undisturbed state
  • the logic flow for the undisturbed received signal is released via a memory circuit. If the output signal is disturbed, the path for the clock signal corresponding to the disturbed state is shifted by 180 ° by changing the phase position via the memory circuit. This state is maintained until the phase position is briefly changed to the one corresponding to the undisturbed state with the next track telegram. For this purpose, a start bit is part of every track telegram. If the track telegram still received is not disturbed, this phase position remains. If the track telegram continues to be disturbed, the system is switched back to the disturbed state.
  • the transition from the disturbed to the undisturbed state for calming the output signal should be provided with a longer delay time when there is a rapid change between disturbed and undisturbed track telegram.
  • the disturbed phase position is maintained by means of a further memory circuit until a, advantageously programmable, number of undisturbed track telegrams changes the output signal into the undisturbed phase position via a logic link.
  • a circuit arrangement is suitable for carrying out this method, which is characterized in that the received synchronized track telegram is connected to the first input of a first exclusive OR, a logic circuit for start bit selection and at the same time to a delay circuit whose output is connected to the first input of a second exclusive -OR is switched.
  • a third exclusive OR an undisturbed comparison telegram generated by a telegram generator is linked to an embossing cycle, the output signal of which is connected to the second inputs of the first and second exclusive OR, the outputs of which are each connected to the first input of a first and second AND gate are switched.
  • the start bit selected by the logic circuit from the track telegram and the embossing clock phase-shifted by 180 ° are present at the inputs of a fourth exclusive OR.
  • the output of this exclusive OR is connected to the first inputs of a third and fourth AND gate.
  • the outputs of the first and third AND gates are connected to a first OR gate and the outputs of the second and fourth AND gates are connected to a second OR gate.
  • the output of the first OR gate is connected to a fifth and the output of the second OR gate to a sixth exclusive OR, the embossing cycle of which is applied to the second inputs.
  • the outputs of the first and second OR gates are linked to the embossing cycle via an AND-OR link.
  • the outputs of the fifth and sixth exclusive ORs are each connected to the data inputs of a first and second memory.
  • the embossing cycle is present at the cycle inputs of both memories. While the negated data output of the first memory is switched to the second input of the first AND gate, the data output is switched to the second input of the third AND gate.
  • the negated data output of the second memory is connected to the second input of the second AND gate and the data output is connected to the second input of the fourth AND gate.
  • the outputs of the fifth and sixth exclusive OR are also linked to one another by means of an AND gate and connected to the reset input of a shift register, at the clock input of which the logic circuit for starting bit selection is arranged.
  • the output of the shift register is linked via a further exclusive OR to the embossing clock phase-shifted by 180 ° and switched to an AND-OR link, which acts as an AND function for the undisturbed state by inserting the embossing clock phase-shifted by 180 °.
  • the undisturbed comparison telegram provided by a telegram generator and present at input E2 is linked to the embossing cycle p by means of the exclusive OR 1.
  • the result of this link is linked once more via the exclusive OR 2 with the synchronized track telegram.
  • the output signal of this combination is in phase with the embossing clock, with an undisturbed track telegram. If a malfunction occurs within a telegram cycle time, the memory 17 is set with the first malfunction via the exclusive OR 5 in such a way that only the route for around 180 is via the exclusive OR 4, the AND gate 9 and the OR gate 13 ° phase-shifted stamping cycle p is released. This state is retained over the entire telegram duration.
  • the logic circuit 23 selects the start bit at the beginning of each track telegram from the start identifier of the next track telegram. This start bit present at the exclusive OR 4 briefly changes the phase position at the output of the OR gate 13 to the phase position of the stamping cycle p. If the track telegram still received is not disturbed, this phase position remains because the memory 17 has been changed over. If the track telegram continues to be disturbed, the memory 17 is reset to the position already described and in turn releases the signal path for the embossing cycle p which is phase-shifted by 180 °.
  • the advantage of this circuit arrangement is that due to the delay by one track telegram in a circuit section, a fault only ever occurs if errors occur in at least two successive track telegrams. For the function of the circuit arrangement, it is irrelevant whether the same or different bit errors occur within the successive faulty track telegrams.
  • this circuit arrangement can advantageously delay the transition from the disturbed to the undisturbed state.
  • the shift register can be used to program how many undisturbed track telegrams must be present in succession so that the output signal assumes the undisturbed state.
  • the output signals of the exclusive OR 5; 6 linked by means of an AND gate 12 and the result of this link switched to the reset input of the shift register 19.
  • the shift register 19 is clocked with the start bits selected from the initial identifier of the track telegrams by means of the logic circuit 23.
  • the data input of the shift register 19 is at H potential.
  • the output of the shift register 19 is selected in accordance with the desired number of undisturbed track telegrams.
  • the output signal present at this output is linked by means of the exclusive OR 7 to the embossing clock p, which is phase-shifted by 180 °.
  • the result of this link and the output signal of the AND-OR link 20 are linked again via the AND-OR link 21 with the embossing cycle p, which is phase-shifted by 180 °.
  • the phase position of the output signal of the AND-OR link 21 signals the disturbed or undisturbed state.

Landscapes

  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Mechanical Engineering (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Bei diesem Verfahren bzw. dieser Schaltungsanordnung erfolgt eine Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen durch Einfügen einer sicheren Telegrammauswertung derart, daß ein empfangenes Gleistelegramm bitweise mit einem ungestörten, von einem Telegrammgenerator bereitgestellten Vergleichstelegramm verglichen wird.
Um hierbei den Zustand gestört dann zu signalisieren, wenn in zwei oder mehreren aufeinanderfolgenden Gleistelegrammen ein Fehler auftritt, wird das empfangene Gleistelegramm auf Gleichheit zu einem ungestörten Vergleichstelegramm geprüft und in eine Taktfrequenz so umgesetzt, daß die Phasenlage des Ergebnis der Gleichheitsprüfung wird und eine telegrammzahlabhängige Verzögerung für den Übergang in den gestörten bzw. nicht gestörten Zustand programmierbar ist.

Description

  • Die Erfindung betrifft ein Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie eine Schaltungsanordnung zur Durchführung des Verfahrens durch Einfügen einer sicheren Telegrammauswertung derart, daß ein empfangenes Gleistelegramm bitweise mit einem ungestörten, von einem Telegrammgenerator bereitgestellten Vergleichstelegramm verglichen wird.
  • Es sind technische Lösungen bekannt, die ein empfangenes Telegramm direkt im Parallel- oder Serienbetrieb mit einem ungestörten Telegramm vergleichen. Dabei sind nicht nur derartige Lösungen bekannt, bei denen aus ungestörte Telegramm vom Sender über Leitungsverbindung dem Empfänger zugeführt wird, sondern auch solche Lösungen, wie aus der DD-PS 210 004 hervorgeht, bei denen das ungestörte Telegramm im Empfänger durch einen Telegrammgenerator erzeugt und für den Vergleich herangezogen wird. Dabei wird das empfangene Telegramm bitweise mit einem internen Vergleichstelegramm verglichen. Das Ergebnis des Vergleiches ist ein Glichspannungspegel, der über eine Verzögerungsschaltung das Gleisrelais steuert. Prüfzyklen am Ende des Telegramms testen die Schaltung auf Funktionsfähigkeit, in deren Ergebnis ein akustisches oder optisches Signal ausgelöst wird. Nachteile dieser Lösung sind der statische nicht überwachte Ausgangspegel nach dem Vergleicher, die Verzögerungsschaltung im Relaissteuerkreis außerhalb der Telegrammbewertung und die zyklische Funktionsprüfung der Logikschaltung, die selbst nicht eigensicher ist und im Fehlerfall auf den Empfänger nicht mit Zwangsschaltung in den definiert sicheren Zustand wirkt. Gemäß der DD-PS 208 520 ist ein vom Gleis empfangenes Telegramm mit einem ungestörten Telegramm und einem Prägetakt zu verknüpfen, wobei aus der Phasenlage des Ausgangssignals der gestörte bzw. nicht gestörte Zustand erkannt wird. Als nachteilig hat sich hierbei jedoch herausgestellt, daß derartige Schaltungen sehr störanfällig sind, da jedes gestörte Bit zur Signalisation des gestörten Zustandes führt. Da einzelne Bitfehler innerhalb der Signalübertragung immer wieder durch Störbeeinflussungen auftreten können, würde es bei jeder derartigen Störung zur Signalisation des gestörten Zustandes kommen. Besonders nachteilig wirkt sich das bei schnellem Wechsel zwischen gestörtem und nicht gestörtem Gleistelegramm aus.
  • Hier will die Erfindung Abhilfe schaffen. Aufgabe der Erfindung ist es deshalb, ein Verfahren sowie eine Schaltungsanordnung zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen zu schaffen, mit denen der bitweise Vergleich eines empfangenen Gleistelegramms mit einem ungestörten, durch einen Telegrammgenerator bereitgestellten Vergleichstelegramm derart zu realisieren ist, daß der Zustand gestört dann signalisiert wird, wenn in zwei oder mehreren aufeinanderfolgenden Gleistelegrammen ein Fehler auftritt.
  • Zur Lösung dieser Aufgabe wird ein Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen angegeben, das dadurch gekennzeichnet ist, daß ein ungestörtes Vergleichstelegramm mit einem Taktsignal verknüpft wird, das Ergebnis dieser Verknüpfung mit dem zuvor synchronisierten, empfangenen Gleistelegramm ein weiteres Mal verknüpft wird und aus der Phasenlage des Ausgangssignals dieser Verknüpfung die Aussage, ob das empfangene gleistelegramm gestört oder nicht gestört ist, erfolgt, wobei das gestörte Gleistelegramm gegenüber dem nicht gestörten durch ein um 180° phasenverschobenes Ausgangssignal gekennzeichnet ist.
  • Entspricht die Phasenlage des Ausgangssignals dem nicht gestörten Zustand, wird über eine Speicherschaltung der Logikfluß für das ungestörte Empfangssignal freigegeben. Bei gestörtem Ausgangssignal wird durch Veränderung der Phasenlage über die Speicherschaltung der Weg für das dem gestörten Zustand entsprechende um 180° phasenverschobene Taktsignal freigegeben. Dieser Zustand wird solange aufrechterhalten, bis mit dem nächsten Gleistelegramm die Phasenlage kurzzeitig auf die dem ungestörten Zustand entsprechende umgestellt wird. Zu diesem Zweck ist ein Startbit Bestandteil eines jeden Gleistelegramms. Ist das weiterhin empfangene Gleistelegramm nicht gestört, bleibt diese Phasenlage bestehen. Bei weiter gestörtem Gleistelegramm erfolgt die erneute Umstellung in den gestörten Zustand.
  • Entsprechend dieser Verfahrensweise ist es demzufolge unerheblich, ob die Störung in aufeinanderfolgenden Gleistelegrammen an gleicher oder unterschiedlicher Stelle auftritt. Es ist außerdem unerheblich, ob in aufeinanderfolgenden Gleistelegrammen nur ein oder mehrere Fehler auftreten, da die Umstellung in den gestörten Zustand stets mit den ersten Fehler innerhalb der Telegrammzykluszeit erfolgte. Der gesamte Verfahrensablauf erfolgt parallel dazu ein weiteres Mal mit um genau ein Telegrammlänge verzögertem Gleistelegramm. Auf diese Weise liegen zwei Signale an, die so miteinander verknüpft werden, daß die Verknüpfung als OR-Funktion für die nicht gestörte Phasenlage wirkt.
  • Durch die Verzögerung um eine Telegrammlänge wirkt eine Störung immer nur dann, wenn mindestens zwei Gleistelegramme in Folge störungsbehaftet sind. Das hat zur Folge, daß die Störanfälligkeit der Telegrammübertragung wesentlich herabgesetzt werden kann. Durch parallele Erweiterung des Verfahrens kann diese Verzögerung der Störsignalisation auf drei und mehr Gleistelegramme verändert werden.
  • In vorteilhafter Erweiterung des erfindungsgemäßen Verfahrens soll der Übergang vom gestörten in den nicht gestörten Zustand zur Beruhigung des Ausgangssignals bei schnellem Wechsel zwischen gestörtem und nicht gestörtem Gleistelegramm mit einer längeren Verzögerungszeit versehen sein. Die gestörte Phasenlage wird dazu mittels einer weiteren Speicherschaltung solange aufrechterhalten, bis eine, in vorteilhafter Weise programmierbare, Anzahl ungestörter Gleistelegramme über eine logische Verknüpfung das Ausgangssignal in die ungestörte Phasenlage umstellt.
  • Zur Durchführung dieses Verfahrens ist eine Schaltungsanordnung geeignet, die dadurch gekennzeichnet ist, daß das empfangene synchronisierte Gleistelegramm auf den ersten Eingang eines ersten Exklusiv-OR, eine Logikschaltung zur Startbitselektierung und gleichzeitig auf eine Verzögerungsschaltung geschaltet ist, dessen Ausgang auf den ersten Eingang eines zweiten Exklusiv-OR geschaltet ist. Über ein drittes Exklusiv-OR wird ein durch einen Telegrammgenerator erzeugtes ungestörtes Vergleichstelegramm mit einem Prägetakt verknüpft, dessen Ausgangssignal auf die jeweils zweiten Eingänge des ersten und zweiten Exklusiv-OR geschaltet ist, deren Ausgänge jeweils auf den ersten Eingang eines ersten und zweiten AND-Gatters geschaltet sind.
  • An den Eingängen eines vierten Exklusiv-OR liegen das von der Logikschaltung aus dem Gleistelegramm selektierte Startbit und der um 180° phasenverschobene Prägetakt an. Der Ausgang dieses Exklusiv-OR ist auf die ersten Eingänge eines dritten und vierten AND-Gatters geschaltet. Die Ausgänge des ersten und dritten AND-Gatters sind auf ein erstes OR-Gatter und die Ausgänge des zweiten und vierten AND-Gatters auf ein zweites OR-Gatter geschaltet. Der Ausgang des ersten OR-Gatters ist auf ein fünftes und der Ausgang des zweiten OR-Gatters auf ein sechstes Exklusiv-OR geschaltet, an deren zweiten Eingängen jeweils der Prägetakt anliegt. Außerdem sind die Ausgänge des ersten und des zweiten OR-Gatters über eine AND-OR-Verknüpfung mit dem Prägetakt verknüpft. Die Ausgänge des fünften und des sechsten Exklusiv-OR sind jeweils auf die Dateneingänge eines ersten und zweiten Speichers geschaltet. An den Takteingängen beider Speicher liegt der Prägetakt an. Während der negierte Datenausgang des ersten Speichers auf den zweiten Eingang des ersten AND-Gatters geschaltet ist, ist der Daten- ausgang auf den zweiten Eingang des dritten AND-Gatters geschaltet. Der negierte Datenausgang des zweiten Speichers ist auf den zweiten Eingang des zweiten AND-Gatters und der Datenausgang auf den zweiten Eingang des vierten AND-Gatters geschaltet.
  • In vorteilhafter Ausgestaltung der Erfindung sind die Ausgänge des fünften und sechsten Exklusiv-OR außerdem mittels eines AND-Gatters miteinander verknüpft und auf den Rücksetzeingang eines Schieberegisters geschaltet, an dessen Takteingang die Logikschaltung zur Startbitselektierung angeordnet ist. Der Ausgang des Schieberegisters ist über ein weiteres Exklusiv-OR mit dem um 180° phasenverschobenen Prägetakt verknüpft und auf eine AND-OR-Verknüpfung geschaltet, die durch das Einfügen des um 180° phasenverschobenen Prägetaktes als AND-Funktion für den nicht gestörten Zustand wirkt.
  • Im folgenden wird die Erfindung anhand von einer ein Ausführungsbeispiel darstellenden Zeichnung näher erläutert:
    • Bei der in der Zeichnung gezeigten Schaltungsanordnung wird das empfangene Gleistelegramm dem ersten Eingang Ei eines Exklusiv-OR 2 und über die Verzögerungsschaltung 22 dem ersten Eingang des Exklusiv-OR 3 zugeführt. Über ein Exklusiv-OR 1 wird das am Eingang E2 anliegende, von einem Telegrammgenerator erzeugte, ungestörte Vergleichstelegramm mit dem Prägetakt p verknüpft und das Ausgangssignal auf die jeweils zweiten Eingänge der Exklusiv-OR 2; 3 geschaltet. Die Ausgänge der Exklusiv-OR 2; 3 sind jeweils auf den ersten Eingang eines AND-Gatters 8 bzw. eines AND-Gatters 11 geschaltet. An den Eingängen eines weiteren Exklusiv-OR 4 liegen das mit Hilfe der Logikschaltung 23 aus der Anfangskennung des empfangenen Gleistelegramms selektierte Startbit und der um 180° phasenverschobene Prägetakt p an. Der Ausgang des Exklusiv-OR 4 ist jeweils auf den ersten Eingang der AND-Gatter 9; 10 geschaltet. Während die Ausgänge der AND-Gatter 8; 9 über ein OR-Gatter 13 verknüpft sind, sind die Ausgänge der AND-Gatter 10; 11 über ein OR-Gatter 14 verknüpft. Die Ausgänge der OR-Gatter 13; 14 werden über eine AND-OR-Verknüpfung 20 mit dem Prägetakt p verknüpft. Außerdem ist der Ausgang des OR-Gatters 13 über das Exklusiv-OR 5 und der Ausgang des OR-Gatters 14 über das Exklusiv-OR 6 mit dem Prägetakt p verknüpft. Der Ausgang des Exklusiv-OR 5 ist auf den Dateneingang eines Speichers 17 und der Ausgang des Exklusiv-OR 6 auf den Dateneingang eines Speichers 18 geschaltet. Am Takteingang beider Speicher 17; 18 liegt der Prägetakt p an. Der negierte Daten-Ausgang des Speichers 17 ist auf den zweiten Eingang des AND-Gatters 8 und der Datenausgang des Speichers 17 auf den zweiten Eingang des AND-Gatters 9 geschaltet. Analog ist der negierte Datenausgang des Speichers 18 auf den zweiten Eingang des AND-Gatters 11 und der Datenausgang des Speichers 18 auf den zweiten Eingang des AND-Gatters 10 geschaltet. Die Ausgänge der Exklusiv-OR 5; 6 sind auf ein AND-Gatter 12 geführt, dessen Ausgang am Rücksetzeingang eines Schieberegisters 19 liegt. Das Schieberegister 19 wird mit den aus der Anfangskennung der Gleistelegramme durch die Logikschaltung 23 selektierten Startbits getaktet. Der Dateneingang des Schieberegisters 19 liegt auf H-Potential. Der Ausgang des Schieberegisters 19 wird über ein Exklusiv-OR 7 mit dem um 180° phasenverschobenen Prägetakt p verknüpft. Der Ausgang der AND-OR-Verknüpfung 20 ist über eine AND-OR-Verknüpfung 21 mit dem Ausgang des Exklusiv-OR 7 und dem um 180° phasenverschobenen Prägetakt p verknüpft.
  • Im folgenden wird die Funktion der Schaltungsanordnung, deren Grundgedanke darin besteht, daß ein von einem Telegrammgenerator bereitgestelltes ungestörtes Vergleichstelegramm mit einem Prägetakt verknüpft wird und das Ergebnis dieser Verknüpfung mit dem empfangenen Gleistelegramm so verknüpft wird, daß die Phasenlage des Ausgangssignals das Kriterium für die Aussage gestörtes oder nicht gestörtes Gleistelegramm ist, näher erläutert:
  • Das von einem Telegrammgenerator bereitgestellte, am Eingang E2 anliegende, ungestörte Vergleichstelegramm wird mit dem Prägetakt p mittels des Exklusiv-OR 1 verknüpft. Das Ergebnis dieser Verknüpfung wird über das Exklusiv-OR 2 mit dem synchronisierten Gleistelegramm ein weiteres Mal verknüpft. Das Ausgangssignal dieser Verknüpfung ist nach seiner logischen Wandlung am Ausgang des OR-Gatters 13 phasengleich dem Prägetakt, bei ungestörtem Gleistelegramm. Bei Auftreten einer Störung innerhalb einer Telegrammzykluszeit wird mit der ersten Störung über das Exklusiv-OR 5 der Speicher 17 so gestellt, daß über das Exklusiv-OR 4,das AND-Gatter 9 und das OR-Gatter 13 nur der Weg für den um 180° phasenverschobenen Prägetakt p freigegeben wird. Dieser Zustand bleibt über die gesamte Telegrammdauer erhalten. Aus der Anfangskennung des nächsten Gleistelegramms selektiert die Logikschaltung 23 das am Anfang jedes Gleistelegramms stehende Startbit. Dieses am Exklusiv-OR 4 anliegende Startbit stellt die Phasenlage am Ausgang des OR-Gatters 13 kurzzeitig auf die Phasenlage des Prägetaktes p um. Ist das weiterhin empfangene Gleistelegramm nicht gestört, bleibt diese Phasenlage bestehen, da der Speicher 17 umgestellt wurde. Bei weiterhin gestörtem Gleistelegramm wird der Speicher 17 in die bereits beschriebene Lage zurückgestellt und gibt wiederum den Signalweg für den um 180° phasenverschobenen Prägetakt p frei. Der gesamte beschriebene Ablauf erfolgt über den parallel aufgebauten Schaltungsteil, das heißt über das Exklusiv-OR 3, das AND-Gatter 10, das AND-Gatter 11, das OR-Gatter 14 und den Speicher 18 ein weiteres Mal mit dem mittels der Verzögerungsschaltung 22 um genau eine Telegrammlänge verzögerten Gleistelegramm. Die Ausgangssignale beider Schaltungsteile, die an den Ausgängen der OR-Gatter 13; 14 anliegen, werden mittels der AND-OR-Verknüpfung 20 mit dem Prägetakt p ein weiteres Mal verknüpft. Die Phasenlage des Ausgangssignals der AND-OR-Verknüpfung 20 signalisiert den gestörten bzw. nicht gestörten Zustand.
  • Der Vorteil dieser Schaltungsanordnung besteht darin, daß durch die Verzögerung um ein Gleistelegramm in einem Schaltungsteil eine Störung immer nur dann wirkt, wenn mindestens in zwei aufeinanderfolgenden Gleistelegrammen Fehler auftreten. Für die Funktion der Schaltungsanordnung ist es dabei unerheblich, ob innerhalb der aufeinanderfolgenden gestörten Gleistelegramme gleiche oder unterschiedliche Bitfehler auftreten.
  • Um bei häufigem Wechsel zwischen gestörtem und ungestörtem Gleistelegramm eine Beruhigung des Ausgangssignals zu erreichen, kann in vorteilhafter Ausführung dieser Schaltungsanordnung eine Verzögerung des Übergangs vom gestörten in den nicht gestörten Zustand vorgenommen werden. Das bedeutet, daß mittels des Schieberegisters programmierbar ist, wieviel ungestörte Gleistelegramme in Folge anliegen müssen, damit das Ausgangssignal den ungestörten Zustand einnimmt. Zu diesem Zweck werden die Ausgangssignale derExklusiv-OR 5; 6 mittels eines AND-Gatters 12 verknüpft und das Ergebnis dieser Verknüpfung auf den Rücksetzeingang des Schieberegisters 19 geschaltet. Das Schieberegister 19 wird mit den aus der Anfangskennung der Gleistelegramme mittels der Logikschaltung 23 selektierten Startbits getaktet. Der Dateneingang des Schieberegisters 19 liegt auf H-Potential. Der Ausgang des Schieberegisters 19 wird entsprechend der gewünschten Anzahl ungestörter Gleistelegramme gewählt. Das an diesem Ausgang anliegende Ausgangssignal wird mittels des Exklusiv-OR 7 mit dem um 180° phasenverschobenen Prägetakt p verknüpft. Das Ergebnis dieser Verknüpfung und das Ausgangssignal der AND-OR-Verknüpfung 20 werden über die AND-OR-Verknüpfung 21 ein weiteres Mal mit dem um 180° phasenverschobenen Prägetakt p verknüpft. Die Phasenlage des Ausgangssignals der AND-OR-Verknüpfung 21 signalisiert den gestörten bzw. nicht gestörten Zustand.

Claims (4)

1. Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen durch Einfügen einer sicheren Telegrammauswertung derart, daß ein empfangenes Gleistelegramm bitweise mit einem ungestörten, von einem Telegrammgenerator bereitgestellten Vergleichstelegramm verglichen wird, gekennzeichnet durch, daß
das ungestörte Vergleichstelegramm mit einem Taktsignal verknüpft wird, das Ergebnis dieser Verknüpfung mit dem empfangenen, zuvor synchronisierten Gleistelegramm ein weiteres Mal verknüpft wird, aus der Phasenlage des Ausgangssignales dieser Verknüpfung die Aussage gestörtes oder nicht gestörtes Gleistelegramm derart erfolgt, daß das gestörte Empfangssignal durch ein um 180° phasenverschobenes Ausgangssignal gekennzeichnet ist, bei gestörtem Gleistelegramm durch Veränderung der Phasenlage des Ausgangssignals über eine Speicherschaltung der Weg nur für das den gestörten Zustand entsprechende, um 180° phasenverschobene Taktsignal freigegeben wird, dieser Zustand solange aufrechterhalten wird, bis er mit dem nächsten Gleistelegramm kurzzeitig auf die ungestörte Phasenlage umgestellt wird, bei weiterhin ungestörtem Gleistelegramm dieser Zustand aufrechterhalten wird, während bei weiterhin gestörtem Gleistelegramm erneut die Umstellung in den gestörten Zustand erfolgt, der gesamte Verfahrensablauf ein weiteres Mal mit um genau eine Telegrammlänge verzögertem Gleistelegramm vorgenommen wird, und daß das Ausgangssignal, dessen Phasenlage durch das unverzögerte Gleistelegramm bestimmt wird, und das Ausgangssignal, dessen Phasenlage durch das verzögerte Gleistelegramm bestimmt wird, zusammen mit demTaktsignal so miteinander logisch verknüpft werden, daß in Verbindung mit der Verzögerung um eine Telegrammlänge der gestörte Zustand dann eingenommen wird, wenn einem gestörten Gleistelegramm ein weiteres gestörtes Gleistelegramm folgt.
2. Verfahren nach Anspruch 1, gekennzeichnet durch, daß
die dem gestörten Zustand entsprechende Phasenlage mittels einer weiteren Speicherschaltung solange aufrechterhalten bleibt, bis eine programmierbare Anzahl gestörter Gleistelegramme das Ausgangssignal in die dem ungestörten Zustand entsprechende Phasenlage umstellt.
3. Schaltungsanordnung zur Durchführung des Verfahrens nach den Ansprüchen 1 und 2, gekennzeichnet dadurch, daß
das empfangene synchronisierte Gleistelegramm auf den ersten Eingang E, eines ersten Exklusiv-OR (2), eine Logikschaltung (23) zur Selektion des Startbits und auf eine Verzögerungsschaltung (22), die das Gleistelegramm genau um eine Telegrammlänge verzögert, geschaltet ist, dessen Ausgang auf den ersten Eingang eines zweiten Exklusiv-OR (3) geschaltet ist, ein drittes Exklusiv-OR (1) ein durch den Telegrammgenerator erzeugtes ungestörtes Vergleichstelegramm mit einem Prägetakt (p) verknüpft, dessen Ausgang auf den jeweils zweiten Eingang der Exklusiv-OR (2;3) geschaltet ist, deren Ausgänge auf den jeweils ersten Eingang von AND-Gattern(8; 11) geschaltet sind, an den Eingängen eines vierten Exklusiv-OR (4), das von der Logikschaltung (23) aus dem Gleistelegramm selektierte Startbit und der um 180° phasenverschobene Prägetakt ( p ) anliegen, während sein Ausgang auf die ersten Eingänge eines dritten und vierten AND-Gatters (9; 10) geschaltet ist, die Ausgänge der AND-Gatter (8; 9) auf ein OR-Gatter (13) und die Ausgänge der AND-Gatter (10; 11) auf ein OR-Gatter (14) gelegt sind, wobei die Ausgänge der OR-Gatter (13; 14) über eine AND-OR-Verknüpfung (20) mit dem Prägetakt (p) verknüpft sind und außerdem der Ausgang des OR-Gatters (14) mittels eines Exklusiv-OR (6) mit dem Prägetakt (p) verknüpft ist, und daß der Ausgang des Exklusiv-OR (5) auf den Dateneingang eines Speichers (17) und der Ausgang des Exklusiv-OR (6) auf den Dateneingang eines Speichers (18) geschaltet ist, wobei beide Speicher (17; 18) mit dem Prägetakt (p) getaktet sind und der negierte Daten- ausgang des Speichers (17) auf den zweiten Eingang des AND-Gatters (8), der Datenausgang des Speichers (17) auf den zweiten Eingang des AND-Gatters (9) und der negierte Datenausgang des Speichers (18) auf den zweiten Eingang des AND-Gatters (11) und der Datenausgang des Speichers (18) auf den zweiten Eingang des AND-Gatters (10) geschaltet ist.
4. Schaltungsanordnung nach Anspruch 3, gekennzeichnet dadurch, daß
die Ausgänge der Exklusiv-OR (5; 6) mittels eines AND-Gatters (12) miteinander verknüpft sind, dessen Ausgang auf den Rücksetzeingang eines mit den durch die Logikschaltung (23) aus den Gleistelegrammen selektierten Startbits getakteten Speichers (19) geschaltet ist, dessen Dateneingang auf H-Potential liegt, während sein Datenausgang über ein Exklusiv-OR (7) mit dem um 180° phasenverschobenen Prägetakt ( p ) verknüpft ist, wobei der Ausgang des Exklusiv-OR (7) mittels einer AND-OR-Verknüpfung (21) mit dem Ausgang der AND-OR-Verknüpfung (20) und dem um 180° phasenverschobenen Prägetakt ( p ) verknüpft ist.
EP19900110820 1989-07-26 1990-06-07 Method for the improvement of the security of the signal transmission in track circuits as well as circuit arrangement for the realisation of the method Withdrawn EP0410117A3 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DD33116089A DD301908A9 (de) 1989-07-26 1989-07-26 Verfahren zur Ueberwachung der Signaluebertragung in Gleisstromkreisen
DD33116189A DD301915A9 (de) 1989-07-26 1989-07-26 Schaltungsanordnung zur Erhoehung der Sicherheit der Signaluebertragung in Gleisstromkreisen
DD331161 1989-07-26
DD331160 1989-07-26

Publications (2)

Publication Number Publication Date
EP0410117A2 true EP0410117A2 (de) 1991-01-30
EP0410117A3 EP0410117A3 (en) 1991-08-21

Family

ID=25748287

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19900110820 Withdrawn EP0410117A3 (en) 1989-07-26 1990-06-07 Method for the improvement of the security of the signal transmission in track circuits as well as circuit arrangement for the realisation of the method

Country Status (1)

Country Link
EP (1) EP0410117A3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100054A1 (de) * 2009-03-02 2010-09-10 Siemens Aktiengesellschaft Vorrichtung zur detektion des belegt- und freizustandes eines gleisabschnitts sowie verfahren zum betreiben einer solchen vorrichtung
US20110315828A1 (en) * 2009-03-02 2011-12-29 Siemens Aktiengesellschaft Devices for detecting the occupied state or the free state of a track section and method for operating such devices
GB2536452A (en) * 2015-03-17 2016-09-21 Thales Holdings Uk Plc Methods and systems for alerting a track operator to the likelihood of a fault in a track circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100054A1 (de) * 2009-03-02 2010-09-10 Siemens Aktiengesellschaft Vorrichtung zur detektion des belegt- und freizustandes eines gleisabschnitts sowie verfahren zum betreiben einer solchen vorrichtung
US20110315828A1 (en) * 2009-03-02 2011-12-29 Siemens Aktiengesellschaft Devices for detecting the occupied state or the free state of a track section and method for operating such devices
CN102341289A (zh) * 2009-03-02 2012-02-01 西门子公司 用于探测轨道段的占用和空闲状态的装置以及用于运行这样的装置的方法
US8613410B2 (en) * 2009-03-02 2013-12-24 Siemens Aktiengesellschaft Devices for detecting the occupied state or the free state of a track section and method for operating such devices
GB2536452A (en) * 2015-03-17 2016-09-21 Thales Holdings Uk Plc Methods and systems for alerting a track operator to the likelihood of a fault in a track circuit
GB2536452B (en) * 2015-03-17 2017-08-23 Thales Holdings Uk Plc Methods for alerting a track operator to the likelihood of a fault in a track circuit

Also Published As

Publication number Publication date
EP0410117A3 (en) 1991-08-21

Similar Documents

Publication Publication Date Title
DE19826387C2 (de) Überwachungsschaltung für ein Datenübertragungsnetz
DE69016169T2 (de) Leitungschnittstelle für ein Nachrichtenübertragungsnetz.
DE3001331A1 (de) Einrichtung zum seriellen uebertragenvon daten in und/oder aus einem kraftfahrzeug
EP0328093A2 (de) Gray-Code-Wandler mit Fehlersignal
DE2822835B2 (de) Schaltungsanordnung zur Eliminierung koinzidenter Impulse
EP0410117A2 (de) Verfahren zur Erhöhung der Sicherheit der Signalübertragung in Gleisstromkreisen sowie Schaltungsanordnung zur Durchführung des Verfahrens
DE2457611C3 (de) Multiplex-Übertragungssystem
EP0332055B1 (de) Schaltungsanordnung zum Erkennen fehlerhafter Pegelzustände digitaler Signale, die auf eine Busleitung eingespeist werden
DE19826388B4 (de) Fehlerverarbeitungsschaltung für eine Empfangsstelle eines Datenübertragungssystems
DE2842350C2 (de) Schaltungsanordnung zur Überwachung von Taktimpulsfolgen
DE3313629C2 (de) Schaltungsanordnung zur Überwachung der Phasenfolge und des Phasenausfalls eines Dreiphasenwechselstroms
DE3531901C2 (de)
DD301915A9 (de) Schaltungsanordnung zur Erhoehung der Sicherheit der Signaluebertragung in Gleisstromkreisen
DE2163105A1 (de) Verfahren und schaltungsanordnung zum dekodieren und korrigieren eines sogenannten convolutional-code
DE2449634A1 (de) Informations-erfassungssystem
DE2365092C3 (de) Elektronische Schaltung zur Frequenz- und Phasenüberwachung von Taktimpulsen
DE3804969C1 (de)
AT226281B (de) Einrichtung zur Feststellung von Betriebsfehlern in impulsregenerierenden Zwischenverstärkern
DE3807760C1 (de)
DE1566792C (de)
DE2117819B2 (de) Anordnung zur Bildung von Impulstelegrammen in Fernwirkanlagen
DE3816203C2 (de)
DE2020666C3 (de) Schaltung zum Feststellen von Fehlerort und -art von Übertragungsfehlern in einem seriellen Nachrichtenübertragungssystem
DE3332006C2 (de) Bidirektionaler Regenerator für blockweise übertragene serielle Impulsfolgen
EP1112618A1 (de) Digitale schaltung

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19900607

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): DE FR GB IT

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: VEB GERAETE- UND REGLER-WERK LEIPZIG

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: GERAETE- UND REGLER-WERK LEIPZIG GMBH

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): DE FR GB IT

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19930104