EP0477165A2 - Strombegrenzungsschaltung - Google Patents

Strombegrenzungsschaltung Download PDF

Info

Publication number
EP0477165A2
EP0477165A2 EP91890211A EP91890211A EP0477165A2 EP 0477165 A2 EP0477165 A2 EP 0477165A2 EP 91890211 A EP91890211 A EP 91890211A EP 91890211 A EP91890211 A EP 91890211A EP 0477165 A2 EP0477165 A2 EP 0477165A2
Authority
EP
European Patent Office
Prior art keywords
current
load
parallel
source
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP91890211A
Other languages
English (en)
French (fr)
Other versions
EP0477165A3 (en
Inventor
Miklos Tüü
Christian Simcic
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ezi Entwicklungszentrum fur Industrieelektronik GmbH
Original Assignee
Ezi Entwicklungszentrum fur Industrieelektronik GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ezi Entwicklungszentrum fur Industrieelektronik GmbH filed Critical Ezi Entwicklungszentrum fur Industrieelektronik GmbH
Publication of EP0477165A2 publication Critical patent/EP0477165A2/de
Publication of EP0477165A3 publication Critical patent/EP0477165A3/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/569—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
    • G05F1/573—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overcurrent detector
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
    • G05F1/577—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads

Definitions

  • the invention relates to a current limiting circuit for a load connected to a supply voltage source, with a control device which influences the load current via an actuator.
  • the object of the present invention is a current limiting circuit to improve the type mentioned at the beginning in such a way that the disadvantages mentioned are avoided and that, in particular even with large currents (typically greater than 5 A), short reaction times (typically below 20 nSec) are made possible. Furthermore, good controllability of the current limitation without control vibrations should be achieved.
  • control device has, in a branch lying parallel to the supply voltage source, a reference current source controlled via a reference voltage input and a feedback current source connected in series, and in that the actuator has at least two parallel connected load current sources which are connected in series to the load are arranged and at which the reference voltage provided by the feedback current source is located.
  • the reference current source which can be controlled via the reference voltage input and thus controls the current limitation of the load, is located at the circuit input.
  • This reference current source supplies the feedback current source, as a result of which the reference voltage is a function of a fixed, corresponding internal property of the feedback current source (for example the transconductance of the MOS-FET mentioned below as an embodiment) and the input current.
  • This reference voltage is applied to the actuator, which has at least two load current sources connected in parallel, which are arranged in series with the load.
  • the output current (n + 1) is thus greater than the reference current because any number of load current sources are connected in parallel on the output side.
  • At least the feedback current source and the load current sources have MOS-FETs whose GATE and DRAIN connections are each connected to one another.
  • the entire circuit can be integrated in the simplest way, both P-channel and N-channel versions being possible.
  • the internal feedback in the MOS-FETs virtually replaces the previously used external control loop, which ensures extremely short reaction times with the simplest design.
  • the miller capacitance (corresponds to an increase in the collector-base capacitance under the effect of the voltage amplification of the circuit) of the MOS-FETs of the current sources is compensated for by a switchable parallel impedance. This means that response times in the range of 5 nSec have already been achieved in experimental circuit designs.
  • Examples of possible areas of application for the current limiting circuit according to the invention are power stages, analog testers, measuring devices or power supplies.
  • the coverable current or voltage range is essentially only dependent on the available current sources (for example so-called “SIPMOS” transistors). In all cases, a vibration-free transition to current limiting operation is ensured.
  • a current limiting circuit for a load connected to a supply voltage source U (shown here as load resistor R) is equipped with a control device, generally designated 1, which influences the load current via an actuator, generally designated 2.
  • the control device 1 has, in a branch 3 lying parallel to the supply voltage source U, a reference current source 4 controlled via a reference voltage input U ref and a feedback current source 5 lying in series with it.
  • the actuator 2 in turn has at least two load current sources 6 connected in parallel, which are arranged in series with the load R and on which the reference voltage U G provided by the feedback current source is present.
  • the reference current source 4 which is controlled via the control input or reference voltage input U ref, supplies the reference current I ref to the fed-back current source 5 via the line 7.
  • the voltage drop occurring there is a function of one of its fixed internal properties and of the input current.
  • the reference voltage UG obtained in this way is applied to the parallel load current sources 6, with the result that the output current is finally (n + 1) times - where n is the number of load current sources 6 - greater than the reference current I ref .
  • the current limiting circuit according to FIG. 2 differs from that according to FIG. 1 only by the schematic here registered compensation of the miller capacitance of the load current sources 6 (for example MOS-FETs) by means of a parallel impedance Z which can be switched on via an indicated switch 8, whereby the response time of the circuit to current fluctuations can be further reduced.
  • the switch 8 can, for example, also be formed by a correspondingly connected MOS-FET - in the simplest case, the parallel impedance Z can be realized by an appropriately dimensioned capacitor. In this context, it should be regarded as essential that a certain delay in the response of the compensation is achieved via the switch 8, which should typically be in the region of 5 nsec.
  • the current limiting circuit is again constructed similarly to FIG. 1, but here the feedback current source 5 and the two load current sources 6 are formed by MOS-FETs, the GATE and DRAIN connections of which are connected to one another.
  • the entire circuit arrangement can thus be integrated very easily, with the result that such a circuit can be provided on a single module for the first time.
  • the reference current source 4 here supplies the B-channel MOS-FET of the feedback current source 5, the DRAIN and GATE electrodes of which are connected to one another, with reference current.
  • the reference voltage U G obtained in this way is applied to the GATE electrode of the further MOS-FETs in the load current sources 6.
  • the output current is thus (n + 1) times greater than the reference current I ref .
  • the linearity of the current limitation results from the characteristics of the MOS-FETs.
  • the temperature and time independent drift is a function of the corresponding technology.
  • the lower response time of the current limitation results from the fact that this takes place in parallel in all transistors and the speed of a transistor thus determines the switching speed of the entire circuit.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Voltage And Current In General (AREA)
  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

Die Regeleinrichtng (1) einer Strombegrenzungsschaltung weist in einem parallel zur Versorgungsspannungsquelle (U) liegenden Zweig (3) eine über einen Referenzspannungseingang (Uref) gesteuerte Referenzstromquelle (4) und eine dazu in Serie liegende rückgekoppelte Stromquelle (5) auf. Ein Stellglied (2) weist zumindest zwei parallel geschaltete Laststromquellen (6) auf, die in Serie zur Last (R) angeordnet sind und an denen die von der rückgekoppelten Stromquelle (5) bereitgestellte Referenzspannung (UG) liegt. Entsprchend der Anzahl (n) der ausgangsseitig parallel geschalteten Laststromquellen (6) ist der Ausgangsstrom um das (n+1)fache größer als der von der Referenzstromquelle gelieferte Referenzstrom (Iref), wobei die Reaktionszeit nur von der Schaltschnelligkeit einer der parallel geschalteten Stromquellen (5, 6) bestimmt ist.

Description

  • Die Erfidung betrifft eine Strombegrenzungsschaltung für eine an einer Versorgungsspannungsquelle liegende Last, mit einer Regeleinrichtung, welche über ein Stellglied den Laststrom beeinflußt.
  • Derartige Strombegrenzungsschaltungen, bzw. auch zumindest vom Aufbau her weitgehend ähnliche Konstantstromquellen, sind bekannnt und bisher üblicherweise in Form eines Regelkreises aufgebaut. In Serie zur Last, bzw. zu dem diese wirkungsmäßig darstellenden Lastwiderstand, ist ein Meßwiderstand eingesetzt, an dem der Laststrom einen Spannungsabfall verursacht. Dieser Spannungsabfall wird einem Regelverstärker zugefürht, dessen Ausgang über ein wiederum in Serie zur Last liegendes Stellglied den Laststrom beeinflußt. Die wesentlichen Nachteile dieser bekannten Anordnung sind, daß über den Meßwiderstand der gesamte Laststrom fließt, was insbesondere bei größeren Strömen zu unerwünscht hoher Verlustleistung führt, daß weiters die Reaktionszeiten des Regelverstärkers und des Stellgliedes sich summieren, und daß schließlich der Meßwiderstand nicht in einen Schaltungsbaustein integrierbar ist.
  • Zumindest der erste der oben genannten Nachteile kann bei einer unter dem Namen "SENSFET" bekannt gewordenen Ausgestaltung des genannten Grundprinzips vermieden werden, bei welcher durch entsprechende Aufteilung der über den Meßwiderstand fließende Strom sehr viel kleiner (etwa um den Faktor 1000) als der Laststrom ist. Zufolge des nach wie vor vorhandenen separaten Regelverstärkers samt Stellglied bleibt jedoch das nachteilige Zeitverhalten der Gesamtanordnung.
  • Aufgabe der vorliegenden Erfingung ist es, eine Strombegrenzungschaltung der eingangs genannten Art so zu verbessern, daß die genannten Nachteile vermieden werden und daß insbesonders auch bei großen Strömen (typischerweise größer 5 A) kleine Reaktionszeiten (typischerweise unter 20 nSek) ermöglicht werden. Weiters soll eine gute Steuerbarkeit der Strombegrenzung ohne Regelschwingungen erzielt werden.
  • Dies wird gemäß der vorliegenden Erfindung dadurch erreicht, daß die Regeleinrichtung in einem parallel zur Versorgungsspannungsquelle liegenden Zweig eine über einen Referenzspannungseingang gesteuerte Referenzstromquelle und eine dazu in Serie liegende rückgekoppelte Stromquelle aufweist und daß das Stellglied zumindest zwei parall geschaltete Laststromquellen aufweist, die in Serie zur Last angeordnet sind und an denen die von der rückgekoppelten Stromquelle bereitgestellte Referenzspannung liegt. Am Stromkreiseingang befindet sich also die Referenzstromquelle, die über den Referenzspannungseingang steuerbar ist und damit die Strombegrenzung der Last steuert. Diese Referenzstromquelle versorgt die rückgekoppelte Stromquelle, wodurch die Referenzspannung eine Funktion einer festliegenden, entsprechenden inneren Eigenschaft der rückgekoppelten Stromquelle (beispielsweise der Transkonduktion des weiter unten als Ausgestaltung angesprochenen MOS-FETs) und des Eingangsstromes ist. Diese Referenzspannung wird an das Stellglied gelegt, welches zumindest zwei parallel geschaltete Laststromquellen aufweist, die in Serie zur Last angeordnet sind. Damit ist der Ausgangsstrom (n+1)mal größer als der Referenzstrom, weil ausgangsseitig beliebig viele (n) Laststromquellen parallel geschaltet sind. Es lassen sich damit Reaktionszeiten kleiner als 20 nSek erzielen, was sich aus dem Umstand ergibt, daß die Strombegrenzung in allen Stromquellen (beispielsweise Elektronenröhren oder MOS-FETs) parallel erfolgt und damit die Schnelligkeit eines derartigen Elementes die Schaltschnelligkeit des gesamten Stromkreises bestimmt.
  • Nach einer besonders bevorzugten Ausgestaltung der Erfindung ist vorgesehen, daß zumindest die rückgekoppelte Stromquelle und die Laststromquellen MOS-FETs aufweisen, deren GATE- und DRAIN-Anschluß jeweils miteinander verbunden sind. Auf diese Weise ergibt sich einerseits auf einfachste Art eine Integrierbarkeit der gesamten Schaltung, wobei sowohl P-Kanal als auch N-Kanal Ausführung möglich ist. Die innere Rückkopplung in den MOS-FETs ersetzt dabei quasi den früher gebräuchlichen äußeren Regelkreis, was extrem kurze Reaktionszeiten bei einfachstem Aufbau sicherstellt.
  • In weiterer Ausgestaltung der Erfindung kann zur Erzielung von noch kürzeren Reaktionszeiten vorgesehen werden, daß die Millerkapazität (entspricht einer Vergrößerung der Kollektor-Basis-Kapazität unter der Wirkung der Spannungsverstärkung der Schaltung) der MOS-FETs der Stromquellen durch eine einschaltbare Parallelimpedanz kompensiert ist. Damit wurden in experimentellen Schaltungsaufbauten bereits Reaktionszeiten im Bereich von 5 nSek erzielt.
  • Als mögliche Anwendungsbereiche der erfindungsgemäßen Strombegrenzungsschaltung sind beispielsweise Leistungsstufen, Analogtester, Meßgeräte oder Stromversorgungen zu nennen.
  • Der überdeckbare Strom- bzw. Spannungsbereich ist im wesentlichen nur abhängig von den verfügbaren Stromquellen (beispielsweise sogenannte "SIPMOS"-Transistoren). In allen Fällen ist ein schwingungsfreier Übergang in den Strombegrenzungsbetrieb sichergestellt.
  • Die Erfindung wird im folgenden noch an Wand der in der Zeichnung teilweise schematisch dargestellten Schaltungsbilder näher erläutert.
    • Fig. 1 zeigt dabei ein Grundsatzschaltbild einer erfindungsgemäßen Strombegrenzungsschaltung,
    • Fig. 2 eine der Fig. 1 entsprechende Anordnung mit Kompensation der Millerkapazität und
    • Fig. 3 ein weiteres Beispiel der erfindungsgemäßen Strombegrenzungsschaltung mit MOS-FETs.
  • Gemäß Fig. 1 ist eine Strombegrenzungsschaltung für eine an einer Versorgungsspannungsquelle U liegende Last (hier als Lastwiderstand R eingezeichnet) mit einer allgemein mit 1 bezeichneten Regeleinrichtung ausgestattet, welche über ein allgemein mit 2 bezeichnetes Stellglied den Laststrom beeinflußt. Die Regeleinrichtung 1 weist in einem parallel zur Versorgungsspannungsquelle U liegenden Zweig 3 eine über einen Referenzpannungseingang Uref gesteuerte Referenzstromquelle 4 und eine dazu in Serie liegende rückgekoppelte Stromquelle 5 auf. Das Stellglied 2 seinerseits weist zumindest zwei parallel geschaltete Laststromquellen 6 auf, die in Serie zur Last R angeordnet sind und an denen die von der rückgekoppelten Stromquelle bereitgestellte Referenzspannung UG liegt.
  • Die über den Steuereingang bzw. Referenzspannungseingang Uref gesteuerte Referenzstromquelle 4 liefert über die Leitung 7 den Referenzstrom Iref an die rückgekoppelte Stromquelle 5. Der an dieser entstehende Spannungsabfall ist eine Funktion einer ihrer festliegenden inneren Eigenschaften und des Eingangsstromes. Die so gewonnene Referenzspannung UG wird an die parallel liegenden Laststromquellen 6 gelegt, womit der Ausgangsstrom schließlich um das (n+1)fache - wobei n die Anzahl der Laststromquellen 6 ist - größer als der Referenzstrom Iref ist.
  • Die Strombegrenzungssschaltung nach Fig. 2 unterscheidet sich von der nach Fig. 1 nur durch die hier schematisch eingetragene Kompensation der Millerkapazität der Laststromquellen 6 (beispielsweise MOS-FETs) durch eine über einen angedeuteten Schalter 8 einschaltbare Parallelimpetanz Z, womit die Reaktionszeit der Schaltung auf Stromschwankungen weiter verringert werden kann. Der Schalter 8 kann beispielsweise ebenfalls von einem entsprechend beschaltetem MOS-FET gebildet sein - die Paralllelimpetanz Z kann im einfachsten Falle durch einen entsprechend dimensionierten Kondensator realisiert sein. Als wesentlich ist in diesem Zusammenhang anzusehen, daß über den Schalter 8 eine gewisse Verzögerung des Ansprechens der Kompensation erreicht wird, die typisch in der Gegend von 5 nSek liegen soll.
  • Gemäß Fig. 3 ist die Strombegrenzungsschaltung wieder ähnlich zu Fig. 1 aufgebaut, wobei hier nun aber die rückgekoppelte Stromquelle 5 und die beiden Laststromquellen 6 von MOS-FETs gebildet sind, deren GATE- und DRAIN-Anschlüsse jeweils miteinander verbunden sind. Damit läßt sich die gesamte Schaltungsanordnung sehr leicht integrieren, womit erstmals eine derartige Schaltung auf einem einzelnen Baustein vorgesehen werden kann.
  • Die Referenzstromquelle 4 versorgt hier den B-Kanal MOS-FET der rückgekoppelten Stromquelle 5, dessen DRAIN- und GATE-Elektroden miteinander verbunden sind, mit Referenzstrom. Der an diesem MOS-FET entstehende Spannungsabfall ist eine Funktion seiner Transkonduktion und des Eingangsstromes: UGD = Gm x Iref, wobei UGD die Spannung zwischen GATE und DRAIN, Gm den Koeffizienten der gesteuerten Einströmung (innere Steilheit) und Iref den Referenzstrom bedeutet. Die so gewonnene Referenzspannung UG wird an die GATE-Elektrode der weiteren MOS-FETs in den Laststromquellen 6 gelegt. Dabei ist der dort zur DRAIN-Elektrode fließende Strom gleich dem im MOS-FET 5 fließenden Referenzstrom, weil Iaus = Gm x UG x (n+1) und weil UG der beiden Transistoren 5, 6 gleich ist.
  • Damit ist der Ausgangsstrom um das (n+1)fache größer als der Referenzstrom Iref. Die Linearität der Strombegrenzung ergibt sich dabei aus der Charakteristik der MOS-FETs. Die Temperatur- und zeitunabhängige Drift ist eine Funktion der entsprechenden Technologie. Die geringere Reaktionszeit der Strombegrenzung ergibt sich aus dem Umstand, daß diese in allen Transistoren parallel erfolgt und die Schnelligkeit eines Transistors damit die Schaltschnelligkeit des gesamten Stromkreises bestimmt.
  • Es kann damit eine extrem schnelle Festkörperstromquelle ohne externen Meßwiderstand realisiert werden, wobei die Strombegrenzung proportional zur Steuerspannung ist und von Null bis zu einer maximalen Stromstärke (abhängig von der Anzahl der Laststromquellen) eingestellt werden kann.

Claims (3)

  1. Strombegrenzungsschaltung, für eine an einer Versorgerspannquelle liegende Last, mit einer Regeleinrichtung, welche über ein Stellglied den Laststrom beeinflußt, dadurch gekennzeichnet, daß die Regeleinrichtung (1) in einem parallel zur Versorgungsspannquelle (U) liegenden Zweig (3) eine über einen Referenzspannungseingang (Uref) gesteuerte Referenzstromquelle (4) und eine dazu in Serie liegende rückgekoppelte Stromquelle (5) aufweist und daß das Stellglied (2) zumindest zwei parallel geschaltete Laststromquellen (6) aufweist, die in Serie zur Last (R) angeordnet sind und an denen die von der rückgekoppelten Stromquelle (5) bereitgestellte Referenzspannung (UG) liegt.
  2. Strombegrenzungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß zumindest die rückgekoppelte Stromquelle (5) und die Laststromquellen (6) MOS-FETs aufweisen, deren GATE- und DRAIN-Anschluß jeweils miteinander verbunden sind.
  3. Strombegrenzungsschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die Millerkapazität der MOS-FETs der Stromquellen (5, 6) durch eine einschaltbare Parallelimpetanz (Z) kompensiert ist.
EP19910890211 1990-09-19 1991-09-16 Current-limiting circuit Withdrawn EP0477165A3 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
AT190390A AT398865B (de) 1990-09-19 1990-09-19 Strombegrenzungsschaltung
AT1903/90 1990-09-19

Publications (2)

Publication Number Publication Date
EP0477165A2 true EP0477165A2 (de) 1992-03-25
EP0477165A3 EP0477165A3 (en) 1993-08-25

Family

ID=3523509

Family Applications (1)

Application Number Title Priority Date Filing Date
EP19910890211 Withdrawn EP0477165A3 (en) 1990-09-19 1991-09-16 Current-limiting circuit

Country Status (2)

Country Link
EP (1) EP0477165A3 (de)
AT (1) AT398865B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550823A1 (de) * 1991-11-27 1993-07-14 Robert Bosch Gmbh Verfahren zur Begrenzung des Stromes über ein Stellglied sowie Anordnung
EP0645686A1 (de) * 1993-09-21 1995-03-29 Siemens Aktiengesellschaft Schaltungsanordnung zum Versorgen von elektrischen Verbrauchern mit einer konstanten Spannung
WO1999024789A1 (de) * 1997-11-12 1999-05-20 Robert Bosch Gmbh Sensorenanordnung bestehend aus sensor und auswerteschaltung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635178A (en) * 1983-11-04 1987-01-06 Ceag Electric Corp. Paralleled DC power supplies sharing loads equally
GB2216687B (en) * 1988-03-04 1992-04-01 Hughes Aircraft Co Hybrid high speed voltage regulator with reduction of miller effect
FI89316C (fi) * 1988-06-23 1993-09-10 Kone Oy Anordning foer styrning av terminalstyrdon
FR2634916B1 (fr) * 1988-08-01 1990-09-14 Marchal Equip Auto Circuit de commande de variation de puissance avec plusieurs transistors de puissance en parallele

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0550823A1 (de) * 1991-11-27 1993-07-14 Robert Bosch Gmbh Verfahren zur Begrenzung des Stromes über ein Stellglied sowie Anordnung
EP0645686A1 (de) * 1993-09-21 1995-03-29 Siemens Aktiengesellschaft Schaltungsanordnung zum Versorgen von elektrischen Verbrauchern mit einer konstanten Spannung
US5592075A (en) * 1993-09-21 1997-01-07 Siemens Aktiengesellschaft Circuit configuration for supplying electrical consumers with a constant voltage
WO1999024789A1 (de) * 1997-11-12 1999-05-20 Robert Bosch Gmbh Sensorenanordnung bestehend aus sensor und auswerteschaltung

Also Published As

Publication number Publication date
EP0477165A3 (en) 1993-08-25
ATA190390A (de) 1994-06-15
AT398865B (de) 1995-02-27

Similar Documents

Publication Publication Date Title
DE68926201T2 (de) Operationsverstärkerschaltung
DE69325293T2 (de) Differenzverstärker mit verbesserter Gleichtaktstabilität
DE69011756T2 (de) Stromspiegelschaltung.
EP0483537B1 (de) Stromquellenschaltung
DE68927535T2 (de) Verstärker
DE69116641T2 (de) Bandabstand- Bezugsschaltung
DE69020748T2 (de) Differenzverstärker mit Spannungsverschiebung zur Erzielung einer Eingangsfähigkeit über den ganzen, sehr niedrigen Versorgungsspannungsbereich.
DE2601572C3 (de) Hysterese-Schaltung
DE2254618B2 (de) Integrierte spannungsregelschaltung
DE69220690T2 (de) Stromregelungseinrichtung, insbesondere für Leistungsschaltungen in MOS-Technologie
DE2337138A1 (de) Verstaerkerschaltung
DE1487396B2 (de) Spannungsteilerschaltung
DE2250625C3 (de) Schaltungsanordnung zur Konstanthaltung eines an eine Last gelieferten Stromes
DE2438702A1 (de) Stromstabilisationsschaltung
DE3904910C2 (de)
AT398865B (de) Strombegrenzungsschaltung
EP0862271A2 (de) Komparatorschaltung
DE3136300A1 (de) "antriebsschaltung fuer einen oszillator mit niedrigem stromverbrauch"
EP0541164B1 (de) Verstärker
DE2635574C3 (de) Stromspiegelschaltung
WO2001014946A1 (de) Stromquelle für niedrige betriebsspannungen mit hohem ausgangswiderstand
DE3546204C2 (de) Monolithisch integrierte Signalverstärkersstufe mit hoher Ausgangsdynamik
DE1487395B2 (de)
DE1762561C3 (de) In seiner Verstärkung regelbarer mehrstufiger gleichstromgekoppelter Verstärker
DE2013829A1 (de) Gegentakt-B-Endstufe

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A2

Designated state(s): AT DE FR GB IT

PUAL Search report despatched

Free format text: ORIGINAL CODE: 0009013

AK Designated contracting states

Kind code of ref document: A3

Designated state(s): AT DE FR GB IT

17P Request for examination filed

Effective date: 19931008

17Q First examination report despatched

Effective date: 19940722

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 19950314