EP0529116B1 - Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern - Google Patents

Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern Download PDF

Info

Publication number
EP0529116B1
EP0529116B1 EP91114101A EP91114101A EP0529116B1 EP 0529116 B1 EP0529116 B1 EP 0529116B1 EP 91114101 A EP91114101 A EP 91114101A EP 91114101 A EP91114101 A EP 91114101A EP 0529116 B1 EP0529116 B1 EP 0529116B1
Authority
EP
European Patent Office
Prior art keywords
switching
switching element
protective
circuit arrangement
control input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP91114101A
Other languages
English (en)
French (fr)
Other versions
EP0529116A1 (de
Inventor
Robert Dipl.-Phys. Depta
Josef Dipl.-Ing. Grandy (Fh)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wincor Nixdorf International GmbH
Original Assignee
Siemens Nixdorf Informationssysteme AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Nixdorf Informationssysteme AG filed Critical Siemens Nixdorf Informationssysteme AG
Priority to AT91114101T priority Critical patent/ATE134782T1/de
Priority to DE59107485T priority patent/DE59107485D1/de
Priority to EP91114101A priority patent/EP0529116B1/de
Priority to ES91114101T priority patent/ES2083493T3/es
Publication of EP0529116A1 publication Critical patent/EP0529116A1/de
Application granted granted Critical
Publication of EP0529116B1 publication Critical patent/EP0529116B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G08—SIGNALLING
    • G08B—SIGNALLING SYSTEMS, e.g. PERSONAL CALLING SYSTEMS; ORDER TELEGRAPHS; ALARM SYSTEMS
    • G08B13/00—Burglar, theft or intruder alarms
    • G08B13/02—Mechanical actuation
    • G08B13/12—Mechanical actuation by the breaking or disturbance of stretched cords or wires
    • G08B13/126—Mechanical actuation by the breaking or disturbance of stretched cords or wires for a housing, e.g. a box, a safe, or a room
    • G08B13/128—Mechanical actuation by the breaking or disturbance of stretched cords or wires for a housing, e.g. a box, a safe, or a room the housing being an electronic circuit unit, e.g. memory or CPU chip

Definitions

  • the invention relates to a circuit arrangement for monitoring two protective conductors enveloping a device according to the preamble of claim 1.
  • the subject of the present invention is used in devices in which an authentication of subscribers or data, e.g. an amount confirmation is possible.
  • These devices contain circuits to be kept secret and / or memory contents. Encryption keys are stored in such devices, which are used, for example, in the military field or in banking, or encryption algorithms are implemented by circuit arrangements.
  • Encryption keys are stored in such devices, which are used, for example, in the military field or in banking, or encryption algorithms are implemented by circuit arrangements.
  • To secure the secret memory contents and circuits within the devices these devices are encased in mechanically stable housings and protective conductors. If a fraudster manages to penetrate the device housing, the protective conductors should ensure that the fraudster does not fall into any secret data or circuits. Damage to the protective conductor should consequently render the secret information and the safety-relevant circuit parts unusable. Examples of such security containers are shown in DE-A-2 202 930.
  • Electrically conductive wires and conductor tracks are preferably used as protective conductors.
  • light guides can also be used. In order to make it difficult to spy out the course of the protective conductors, they are guided around the device in pairs in a meandering shape, for example.
  • Circuits for monitoring the protective conductor which monitor the protective conductor at time intervals or continuously. In the event of a short circuit or an interruption in the protective conductor, these circuits trigger an alarm.
  • these circuits are very complex, require many components, a lot of space and also consume a relatively large amount of electricity. A high power consumption is a serious deficiency, however, since the protective function of the protective conductor must be guaranteed at all times, that is, even if the power supply to the device to be protected is interrupted.
  • the invention has for its object to provide a circuit arrangement for monitoring two protective conductors enveloping a device in such a way that it ensures a high degree of functional reliability with little space requirement with few components and low power consumption.
  • the circuit arrangement according to the invention ensures safe operating behavior. By restricting it to three routing paths, two of which can also be interrupted by the switching elements, low power consumption is achieved.
  • the source is only slightly loaded, so that the circuit arrangement can work reliably for several years regardless of an external power source or light source.
  • the circuit arrangement can be implemented both with a light source, optical conductors and optical switches, and with an electrical source, electrical conductors and electrical switches.
  • the signal emitted at the output of the circuit arrangement triggers the destruction of safety-relevant circuit parts and / or the making unusable of secret memory contents in the event of an impairment of the protective conductor.
  • the figure shows a circuit arrangement for monitoring two protective conductors L1, L2 enveloping a device.
  • a basic potential GND and a positive source potential VCC generated by a source Q, one sees three routing paths LP1, LP2, LP3 which are connected in parallel with one another.
  • a connection of a first resistor R1 is connected to the source potential VCC.
  • the first protective conductor L1 is connected to the other terminal of the first resistor R1.
  • a second resistor R2 is connected in series with the first resistor R1 and the first protective conductor L1 and connected to the basic potential GND.
  • a first switching element V1 is arranged between the first and the second routing paths LP1, LP2 and a second switching element V2 is arranged between the second and the third routing paths LP2, LP3.
  • the switching elements V1, V2 each have a control input G1, G2 and a first and a second switching path connection D1, S1, D2, S2.
  • the switching elements V1, V2 are realized by N-channel metal oxide semiconductor field effect transistors (N-channel MOS-FET).
  • the gate connections of the MOS-FET serve as control inputs G1, G2 of the switching elements V1, V2 and the drain connection serves as the first switching path connection D1, D2 and the source connection of the MOS-FET as the second switching connector connection S1, S2.
  • the control input G1 of the first switching element V1 is connected to the first routing path LP1 at the coupling point between the first protective conductor L1 and the second resistor R2.
  • the switching path of the first switching element V1 is part of the second routing path LP2.
  • the second switching path connection S1 is connected in series with the third resistor R3 second protective conductor L2 connected to the ground potential GND.
  • the first switching path connection D1 is connected via the fourth resistor R4 to the source potential VCC and directly to the control input G2 of the second switching element V2.
  • the switching path of the second switching element V2 is part of the third routing path LP3.
  • the first switching path connection D2 is connected to the source potential VCC via a fifth resistor R5.
  • the second switching path connection S2 of the second switching element V2 serves as the output OUT and is connected to the basic potential GND via a sixth resistor R6.
  • the switching path of the first switching element V1 is conductive and the switching path of the second switching element V2 is blocked.
  • the current flow in the second line path LP2 is interrupted.
  • the source potential VCC reaches the control input of the second switching element V2 via the fourth resistor R4. This makes its switching path conductive, which increases the potential at the output OUT compared to the basic potential GND. This signals the interruption of the second protective conductor L2.
  • the switching path of the first switching element V1 changes from the conductive to the blocking state.
  • the switching path of the second switching element V2 changes to the conductive state.
  • the potential increases compared to the basic potential GND. This signals the short circuit of the two protective conductors L1, L2.
  • the current consumption of the circuit is largely determined in the first routing path LP1 by the second resistor R2 and in the second routing path LP2 by the fourth resistor R4. If the protective conductors L1, L2 are intact, no current flows in the third routing path LP3 due to the blocked switching path of the second switching element V2.
  • the current consumption of the circuit arrangement can thus be brought into the range of the current requirement of two gate electrodes of MOS-FET.
  • the self-discharge of the voltage source Q is then a measure of how many years the circuit arrangement remains functional.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Burglar Alarm Systems (AREA)
  • Cable Accessories (AREA)
  • Protection Of Static Devices (AREA)

Description

  • Die Erfindung betrifft eine Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern nach dem Oberbegriff des Anspruchs 1.
  • Der Gegenstand der vorliegenden Erfindung findet in Geräten Verwendung, bei denen eine Authentifizierung von Teilnehmern oder Daten, z.B. eine Betragsbestätigung in Betracht kommt. Diese Gerät enthalten geheimzuhaltende Schaltungen und/oder Speicherinhalte. In solchen Geräten, die beispielsweise im militärischen Bereich oder im Bankwesen verwendet werden, sind Chiffrierschlüssel gespeichert oder Verschlüsselungsalgorithmen durch Schaltungsanordnungen realisiert. Zur Sicherung der geheimen Speicherinhalte und Schaltungen innerhalb der Geräte werden diese Geräte von mechanisch stabilen Gehäusen und von Schutzleitern umhüllt. Gelingt es einem Betrüger, das Gerätegehäuse zu durchdringen, dann sollen die Schutzleiter gewährleisten, daß dem Betrüger keine geheimen Daten oder Schaltungen in die Hände fallen. Ein Beschädigen der Schutzleiter sollte demzufolge das Unbrauchbarmachen der geheimen Informationen und der sicherheitsrelevanten Schaltungsteile bewirken. Beispiele für solche Sicherheitsbehälter sind in DE-A-2 202 930 gezeigt.
  • Als Schutzleiter werden vorzugsweise elektrisch leitende Drähte und Leiterbahnen verwendet. Bei entsprechender Technologie sind auch Lichtleiter verwendbar. Um ein Ausspähen des Verlaufs der Schutzleiter zu erschweren, werden diese beispielsweise paarweise in Mäanderform um das Gerät geführt.
  • Zur Überwachung der Schutzleiter sind Schaltungen bekannt, die die Schutzleiter in Zeitintervallen oder dauernd überwachen. Im Falle eines Kurzschlusses bzw. einer Unterbrechung der Schutzleiter lösen diese Schaltungen Alarm aus. Diese Schaltungen sind jedoch sehr aufwendig, benötigen viele Bauelemente, viel Platz und verbrauchen auch relativ viel Strom. Ein hoher Stromverbrauch ist aber ein gravierender Mangel, da die Schutzfunktion der Schutzleiter jederzeit, also auch bei einer Unterbrechung der Stromzufuhr zum zu schützenden Gerät gewährleistet sein muß.
  • Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern in der Weise auszubilden, daß sie bei geringem Raumbedarf mit wenigen Bauelementen und geringem Leistungsverbrauch ein hohes Maß an Funktionssicherheit gewährleistet.
  • Diese Aufgabe wird erfindungsgemäß durch die in Anspruch 1 angegebenen Merkmale gelöst.
  • Die erfindungsgemäße Schaltungsanordnung gewährleistet trotz ihrer Einfachheit ein sicheres Betriebsverhalten. Durch die Beschränkung auf drei Leitpfade, von denen zudem zwei durch die Schaltelemente unterbrochen werden können, wird ein geringer Leistungsverbrauch erreicht. Die Quelle wird nur wenig belastet, so daß die Schaltungsanordnung über mehrere Jahre unabhängig von einer externen Stromquelle oder Lichtquelle zuverlässig arbeiten kann. Die Schaltungsanordnung ist sowohl mit einer Lichtquelle, optischen Leitern und optischen Schaltern, als auch mit einer elektrischen Quelle, elektrischen Leitern und elektrischen Schaltern realisierbar. Das am Ausgang der Schaltungsanordnung abgegebene Signal löst im Falle einer Beeinträchtigung der Schutzleiter die Zerstörung sicherheitsrelevanter Schaltungsteile und/oder das Unbrauchbarmachen geheimer Speicherinhalte aus.
  • Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung erläutert.
  • Die Figur zeigt eine Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern L1, L2. Zwischen einem Grundpotential GND und einem von einer Quelle Q erzeugten positiven Quellenpotential VCC, erkennt man drei zueinander parallel geschaltete Leitpfade LP1, LP2, LP3. Im ersten Leitpfad LP1 ist ein Anschluß eines ersten Widerstandes R1 mit dem Quellenpotential VCC verbunden. Am anderen Anschluß des ersten Widerstandes R1 ist der erste Schutzleiter L1 angeschlossen. Ein zweiter Widerstand R2 ist zum ersten Widerstand R1 und zum ersten Schutzleiter L1 in Serie geschaltet und mit dem Grundpotential GND verbunden.
  • Zwischen dem ersten und dem zweiten Leitpfad LP1, LP2 ist ein erstes Schaltelement V1 und zwischen dem zweiten und dem dritten Leitpfad LP2, LP3 ist ein zweites Schaltelement V2 angeordnet. Die Schaltelemente V1, V2 haben je einen Steuereingang G1, G2 und je einen ersten und einen zweiten Schaltstrekkenanschluß D1, S1, D2, S2. Die Schaltelemente V1, V2 sind durch N-Kanal Metalloxidsemiconductor-Feldeffekttransistoren (N-Kanal MOS-FET) realisiert. Als Steuereingänge G1, G2 der Schaltelemente V1, V2 dienen die Gateanschlüsse der MOS-FET und als erste Schaltstreckenanschluß D1, D2 dient jeweils der Drainanschluß und als zweiter Schaltsteckenanschluß S1, S2 jeweils der Sourceanschluß der MOS-FET.
  • Der Steuereingang G1 des ersten Schaltelements V1 ist am ersten Leitpfad LP1 am Koppelpunkt zwischen dem ersten Schutzleiter L1 und dem zweiten Widerstand R2 angeschlossen. Die Schaltstrecke des ersten Schaltelements V1 ist Teil des zweiten Leitpfads LP2. Der zweite Schaltstreckenanschluß S1 ist über den mit dem dritten Widerstand R3 in Serie geschalteten zweiten Schutzleiter L2 mit dem Grundpotential GND verbunden. Der erste Schaltstreckenanschluß D1 ist über den vierten Widerstand R4 mit dem Quellenpotential VCC und direkt mit dem Steuereingang G2 des zweiten Schaltelements V2 verbunden.
  • Die Schaltstrecke des zweiten Schaltelements V2 ist Teil des dritten Leitpfades LP3. Der erste Schaltstreckenanschluß D2 ist über einen fünften Widerstand R5 mit dem Quellenpotential VCC verbunden. Der zweite Schaltstreckenanschluß S2 des zweiten Schaltelements V2 dient als Ausgang OUT und ist über einen sechsten Widerstand R6 mit dem Grundpotential GND verbunden.
  • Bei intakten, d.h. bei weder beschädigten, noch unterbrochenen oder kurzgeschlossenen Schutzleitern L1, L2, ist die Schaltstrecke des ersten Schaltelements V1 leitend, und die Schaltstrecke des zweiten Schaltelements V2 gesperrt. Am Ausgang OUT der Schaltungsanordnung liegt Grundpotential GND vor. Bei einer Unterbrechung des ersten Schutzleiters L1 wird über den zweiten Widerstand R2 das Spannungspotential am Steuereingang G1 des ersten Schaltelements V1 dem Spannungspotential, das am zweiten Schaltstreckenanschluß S1 vorliegt, angeglichen. Dies bewirkt das Sperren der Schaltstrecke des ersten Schaltelements V1. Durch das Sperren der Schaltstrecke wird über den vierten Widerstand R4 das Potential am Steuereingang G2 des zweiten Schaltelementes V2 so erhöht, daß die Schaltstrecke des zweiten Schaltelements V2 leitend wird. Am Ausgang OUT der Schaltungsanordnung erhöht sich das Potential gegenüber dem Grundpotential GND. Dadurch wird die Unterbrechung des ersten Schutzleiters L1 signalisiert.
  • Bei Unterbrechung des zweiten Schutzleiters L2 wird der Stromfluß im zweiten Leitungspfad LP2 unterbrochen. Über den vierten Widerstand R4 gelangt das Quellenpotential VCC an den Steuereingang des zweiten Schaltelements V2. Dadurch wird dessen Schaltstrecke leitend, wodurch sich das Potential am Ausgang OUT gegenüber dem Grundpotential GND erhöht. Dadurch wird die Unterbrechung des zweiten Schutzleiters L2 signalisiert.
  • Bei einem Kurzschluß des ersten Schutzleiters L1 mit dem zweiten Schutzleiter L2 geht die Schaltstrecke des ersten Schaltelements V1 vom leitenden in den sperrenden Zustand über. Infolgedessen geht, wie oben beschrieben, die Schaltstrecke des zweiten Schaltelements V2 in den leitenden Zustand über. Am Ausgang OUT der Schaltungsanordnung erhöht sich das Potential gegenüber dem Grundpotential GND. Dadurch wird der Kurzschluß der beiden Schutzleiter L1, L2 signalisiert.
  • Auch Manipulationen am zweiten Schutzleiter, die eine Erhöhung der Spannung am zweiten Schaltstreckenanschluß S1 des ersten Schaltelements zur Folge haben, bewirken bei geeigneter Dimensionierung der Schaltung bereits ein Umschalten des zweiten Schaltelements V2 und damit ein Auslösen der Schaltung.
  • Der Stromverbrauch der Schaltung wird im ersten Leitpfad LP1 maßgeblich durch den zweiten Widerstand R2 und im zweiten Leitpfad LP2 durch den vierten Widerstand R4 bestimmt. Bei intakten Schutzleitern L1, L2 fließt im dritten Leitpfad LP3 auf Grund der gesperrten Schaltstrecke des zweiten Schaltelements V2 kein Strom. Damit läßt sich der Stromverbrauch der Schaltungsanordnung größenordnungsmäßig in den Bereich des Strombedarfs zweier Gate-Elektroden von MOS-FET bringen. Die Selbstentladung der Spannungsquelle Q ist dann ein Maß dafür, wieviele Jahre die Schaltungsanordnung funktionsfähig bleibt.
  • Sind mehr als zwei Schutzleiter L zum Schutz eines Gerätes vorgesehen, können mehrere der erfindungsgemäßen Schaltungsanordnungen, bestehend aus erstem und zweitem Leitpfad LP1, LP2 am Steuereingang G2 des zweiten Schaltelementes V2, parallel geschaltet werden. Der dritte Leitpfad LP3 inklusive des zweiten Schaltelements V2 braucht also nur einmal realisiert zu werden.

Claims (5)

  1. Schaltungsanordnung zur Überwachung von zwei ein Gerät zu Schutzzwecken umhüllenden Schutzleitern bezüglich einer physikalischen Beeinträchtigung der Schutzleiter, dadurch gekennzeichnet, daß zwischen einem von einer Quelle (Q) erzeugten Quellenpotential (VCC) und einem Grundpotential (GND) drei parallele Leitpfade (LP) angeordnet sind, daß sich im zweiten bzw. dritten Leitpfad (LP2,LP3) jeweils eine einen ersten und einen zweiten Schaltstreckenanschluß (D,S) aufweisende Schaltstrecke eines jeweils einen Steuereinang (G) aufweisenden ersten bzw. zweiten Schaltelementes (V1,V2) befindet, daß der Steuereingang des ersten Schaltelementes (V1) mit dem ersten Leitpfad (LP1) verbunden ist, daß im ersten Leitpfad (LP1) zwischen einem der beiden Potentiale (GND,VCC) und dem Steuereingang (G1) des ersten Schaltelementes (V1) ein erster Schutzleiter (L1) angeordnet ist, daß zwischen dem ersten oder dem zweiten Schaltstreckenanschluß (D1,S1) des ersten Schaltelements und einem der beiden Potentiale (GND,VCC) ein zweiter Schutzleiter (L2) vorgesehen ist, und der andere Schaltstreckenanschluß (S1,D1) mit dem Steuereingang (G2) des zweiten Schaltelementes (V2) verbunden ist, und daß einer der beiden Schaltstreckenanschlüsse (D2,S2) des zweiten Schaltelements (V2) als Ausgang (OUT) der Schaltungsanordnung dient.
  2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß als Quelle (Q) eine elektrische Quelle (Q) vorgesehen ist, daß die Schaltelemente (V1, V2) durch Transistoren gebildet sind, daß sich der erste Schutzleiter (L1) zwischen dem Quellenpotential (VCC) und dem Steuereingang (G1) des ersten Schaltelements (V1) befindet, daß sich der zweite Schutzleiter (L2) zwischen dem zweiten Schaltstreckenanschluß (S1) des ersten Schaltelements (V1) und dem Grundpotential (GND) befindet, daß in die Leitpfade (LP) Widerstände (R) derart zwischengeschaltet sind, daß sich bei Kurzschluß der beiden Schutzleiter (L1,L2) untereinander oder einer Unterbrechung mindestens eines Schutzleiters (L1,L2) mindestens das am zweiten Steuereingang (G2) anliegende Spannungspotential so ändert, daß die Schaltstrecke des zweiten Schaltelements (V2) von einem leitenden in einen sperrenden Zustand oder umgekehrt gelangt.
  3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sich in den ersten beiden Leitpfaden (LP1,LP2) jeweils ein hochohmiger Widerstand (R3, R4) befindet, und daß die zweite Schaltstrecke bei intakten Schutzleitern (L1,L2) im Sperrzustand ist.
  4. Schaltungsanordnung nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, daß die Schaltelemente (V1,V2) durch je einen N-Kanal-Feldeffekttransistor bzw. P-Kanal-Feldeffekttransistor gebildet sind, und daß das Quellenpotential (VCC) positiv bzw. negativ gegenüber dem Grundpotential (GND) ist.
  5. Verwendung der Schaltungsanordnung nach einem der vorhergehenden Ansprüche zur Überwachung von mehr als zwei Schutzleitern, gekennzeichnet durch eine mindestens zweifache Realisierung des ersten und zweiten Leitpfades, in denen mindestens ein weiterer Schutzleiter (L) integriert ist, und durch eine Verbindung der parallelgeschalteten zweiten Leitpfade (LP2) mit dem Steuereingang (G2) des zweiten Schaltelements (V2).
EP91114101A 1991-08-22 1991-08-22 Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern Expired - Lifetime EP0529116B1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
AT91114101T ATE134782T1 (de) 1991-08-22 1991-08-22 Schaltungsanordnung zur überwachung von zwei, ein gerät umhüllenden schutzleitern
DE59107485T DE59107485D1 (de) 1991-08-22 1991-08-22 Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern
EP91114101A EP0529116B1 (de) 1991-08-22 1991-08-22 Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern
ES91114101T ES2083493T3 (es) 1991-08-22 1991-08-22 Disposicion de circuito para la supervision de dos conductores de proteccion que envuelven a un aparato.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
EP91114101A EP0529116B1 (de) 1991-08-22 1991-08-22 Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern

Publications (2)

Publication Number Publication Date
EP0529116A1 EP0529116A1 (de) 1993-03-03
EP0529116B1 true EP0529116B1 (de) 1996-02-28

Family

ID=8207066

Family Applications (1)

Application Number Title Priority Date Filing Date
EP91114101A Expired - Lifetime EP0529116B1 (de) 1991-08-22 1991-08-22 Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern

Country Status (4)

Country Link
EP (1) EP0529116B1 (de)
AT (1) ATE134782T1 (de)
DE (1) DE59107485D1 (de)
ES (1) ES2083493T3 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19536477C2 (de) * 1995-09-29 1997-10-23 Siemens Nixdorf Inf Syst Schaltungsanordnung zur Sicherung elektronischer Bauteile

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3634844A (en) * 1969-06-27 1972-01-11 John G King Tamperproof alarm construction

Also Published As

Publication number Publication date
ATE134782T1 (de) 1996-03-15
DE59107485D1 (de) 1996-04-04
EP0529116A1 (de) 1993-03-03
ES2083493T3 (es) 1996-04-16

Similar Documents

Publication Publication Date Title
DE3632144A1 (de) Datensicherheitseinrichtung zum schuetzen gespeicherter daten
DE3047186A1 (de) Integrierte halbleiterschaltungsvorrichtung mit steuersignalerzeugungsschaltungen
DE3713262A1 (de) Steckverbindungs-codierung fuer elektrische kabel
EP1296433A2 (de) Schaltungsanordnung zur Spannungsversorgung eines Zweidrahtsensors
DE4115703C1 (de)
DE4135512A1 (de) Tragbare halbleiter-speichereinrichtung
DE10297094T5 (de) Aktiver Strom/Erde ESD Trigger
EP0529116B1 (de) Schaltungsanordnung zur Überwachung von zwei, ein Gerät umhüllenden Schutzleitern
EP1222621B1 (de) Integrierter schaltkreis und schaltungsanordnung zur stromversorgung eines integrierten schaltkreises
EP4288989A1 (de) Zustandserkennungsschaltung und fernbetätigbarer schalter
EP0750343B1 (de) Bank von Schmelzsicherungen mit ESD-Schutz
DE10001485A1 (de) Schaltungsanordnung, elektrische Energieversorgungseinheit und Gleichrichterschaltung mit Transistorschalter und Invers-Diode
EP0936525B1 (de) Diodenschaltung mit idealer Diodenkennlinie
EP1128248B1 (de) Halbleiterchip mit einem lichtempfindlichen Element
EP0495142A1 (de) Verpolungs- und Überspannungsschutz für Schaltungsanordnungen
DE1904827A1 (de) Analogspeicher-Verstaerkersystem
DE69902560T2 (de) Elektronische und/oder elektrische integrierte schaltung mit isolationsmitteln enes funktionellen moduls , isolationsanordnung und -verfahren sowie ihre verwendung
DE10211099A1 (de) Vorrichtung zur Ansteuerung einer elektrischen Last
DE9311361U1 (de) Verpolschutzschaltung
DE4207010C2 (de) Schutzvorrichtung gegen elektrostatische Entladung in einer Halbleiter-Speicher-Vorrichtung
DE102008004455B4 (de) Nichtreversibel unterbrechbarer Programmieranschluss, elektronisches Gerät mit einem solchen Anschluss und Verfahren zum Unterbrechen eines solchen Programmieranschlusses
EP1058178B1 (de) Schutzschaltung
EP1361581B1 (de) Elektrischer Leistungsschalter mit einem elektronischen Speicher für Kenngrössen und/oder Umrechnungsfaktoren
EP1361582B1 (de) Elektronische Speichereinrichtung für Kenngrössen und Umrechnungsfaktoren für elektronische Schutzeinrichtungen von Leistungsschaltern
DE10258780A1 (de) Selbstendender Brennprozeß für elektrische Anti-Fuses

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE CH DE DK ES FR GB GR IT LI LU NL SE

RBV Designated contracting states (corrected)

Designated state(s): AT BE CH DE ES FR GB IT LI NL SE

17P Request for examination filed

Effective date: 19930324

17Q First examination report despatched

Effective date: 19950704

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE CH DE ES FR GB IT LI NL SE

REF Corresponds to:

Ref document number: 134782

Country of ref document: AT

Date of ref document: 19960315

Kind code of ref document: T

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: SIEMENS-ALBIS AKTIENGESELLSCHAFT

REF Corresponds to:

Ref document number: 59107485

Country of ref document: DE

Date of ref document: 19960404

REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2083493

Country of ref document: ES

Kind code of ref document: T3

ITF It: translation for a ep patent filed
GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19960513

ET Fr: translation filed
PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PUE

Owner name: SIEMENS NIXDORF INFORMATIONSSYSTEME AKTIENGESELLSC

REG Reference to a national code

Ref country code: CH

Ref legal event code: NV

Representative=s name: E. BLUM & CO. PATENTANWAELTE

REG Reference to a national code

Ref country code: FR

Ref legal event code: TP

REG Reference to a national code

Ref country code: GB

Ref legal event code: 732E

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20010801

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: SE

Payment date: 20010802

Year of fee payment: 11

Ref country code: DE

Payment date: 20010802

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20010803

Year of fee payment: 11

Ref country code: CH

Payment date: 20010803

Year of fee payment: 11

Ref country code: AT

Payment date: 20010803

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: NL

Payment date: 20010807

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: BE

Payment date: 20010903

Year of fee payment: 11

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20010906

Year of fee payment: 11

BECA Be: change of holder's address

Free format text: 20010405 *FUJITSU SIEMENS COMPUTERS G.M.B.H.:OTTO-HAHN-RING 6, 81739 MUENCHEN

REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020822

Ref country code: AT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020822

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020823

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020823

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020831

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020831

Ref country code: BE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20020831

BERE Be: lapsed

Owner name: *FUJITSU SIEMENS COMPUTERS G.M.B.H.

Effective date: 20020831

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030301

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030301

EUG Se: european patent has lapsed
REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20020822

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20030430

NLV4 Nl: lapsed or anulled due to non-payment of the annual fee

Effective date: 20030301

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20030912

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20050822