EP0571646A1 - Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen - Google Patents
Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen Download PDFInfo
- Publication number
- EP0571646A1 EP0571646A1 EP92108683A EP92108683A EP0571646A1 EP 0571646 A1 EP0571646 A1 EP 0571646A1 EP 92108683 A EP92108683 A EP 92108683A EP 92108683 A EP92108683 A EP 92108683A EP 0571646 A1 EP0571646 A1 EP 0571646A1
- Authority
- EP
- European Patent Office
- Prior art keywords
- frequency
- voltage
- output
- quotient
- fed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/16—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division
- G06G7/161—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for multiplication or division with pulse modulation, e.g. modulation of amplitude, width, frequency, phase or form
Definitions
- the invention relates to a device for determining the quotient of two analog electrical quantities.
- the quotient of two analog quantities can be formed by means of an analog divider or a connected analog multiplier.
- the analog result can then be digitized for further processing in a computing unit with the aid of an analog-digital converter.
- this method has the disadvantage that relatively expensive components have to be used and a separate control unit is required to control the analog-digital converter.
- a more or less long conversion time must also be used for the analog-digital conversion, which ultimately becomes noticeable as dead time in the system.
- the object of the invention is to design a device of the type mentioned in the introduction such that extremely simple quotient formation is possible with simple electronic components.
- this object is achieved in that the electrical quantity corresponding to the dividend is fed to the first input of a comparator, the subtracting input of which is fed a feedback signal, that the output signal of the comparator is fed to a controller, the output signal of which is sent to a voltage-frequency converter is supplied that the output frequency triggers the frequency of a sequence of temporally equally long rectangular pulses, the DC component multiplied by the value of the divisor forms the feedback signal, and that the regulating frequency at the output of the voltage-frequency converter has the size corresponding to the quotient represents.
- the invention is based on the knowledge that, with the aid of voltage-frequency converters, it is relatively easy to carry out multiplication processes which meet the requirements of fast technical processes, and that the feedback of a multiplied signal within a control loop has an effect there as a division.
- a first advantageous embodiment of the invention is characterized in that the divisor determines the amplitude of the rectangular pulses.
- Such an amplitude variation can, for example, be carried out extremely easily with the aid of monoflops, as this measure has already proven advantageous for multipliers.
- control deviation of the control loop can be brought to zero.
- an electrical variable which is an input voltage U e, is fed as a dividend to an input E1 of the circuit.
- the dividend is sent to a first comparator V1, which subtracts a feedback signal from a proportional element P1 with a gain factor K1.
- the divisor is fed to the comparator V1 in addition to dividing in the form of a second input voltage U V, and is fed in via an input E2 of the circuit.
- the influence of the divisor on comparator V1 however, it is initially assumed to be absent for a first look.
- the output signal of the first comparator V1 reaches the input of a controller R with integral behavior, as is visualized by the time T I in the block diagram of the controller R.
- the output signal of the regulator R reaches the input of a voltage-frequency converter VCO.
- the voltage side of the voltage-frequency converter is denoted by U in the block diagram, the frequency side is denoted by f.
- At the output of the voltage-frequency converter VCO there is a frequency signal which, in the regulated state, outputs the result of the quotient formation in digital form at an output A1.
- the output signal of the voltage-to-frequency converter VCO also triggers a monoflop M1 with its frequency, which triggers simultaneous binary pulses of length T M1 , the amplitude of which corresponds to the divisor, ie the input voltage U V. This fact is indicated in the block diagram for the monoflop M1.
- the output signal of the monoflop M1 arrives at a smoothing element G1 with a time constant T 1 and the output signal of the smoothing element G 1 is amplified by the proportional element P1 with the factor K 1.
- the proportional element P1 At the output of the proportional element P1 there is therefore a voltage of magnitude K1.
- U v . T M1 . f VCO in front. In the adjusted system state, this voltage is equal to the input voltage U e . Equating these voltages results in the condition for the regulated frequency f VCO of the voltage-frequency converter VCO f VCO (1 / (K1. T M1 )).
- the output signal of the voltage-frequency converter VCO triggers simultaneous pulses via the monoflop M2, which may each have a duration T M2 , for example, where T M2 may well correspond to the size T M1 .
- the amplitude of the pulses can be determined by a constant supply voltage U K.
- the direct component of the output signal of the second monoflop M2 is therefore proportional to the quotient of the dividend and divisor and can easily be converted into an analog voltage at the output A2 with the aid of the smoothing element G2.
- the input voltage U V is added to the first comparator V1, which leads to a higher frequency at the output of the voltage-to-frequency converter VCO than in the initially assumed case. As a result, the analog voltage would be too high at output A2. However, this can be eliminated by the subtracting influence via the proportional element P2 and with the aid of the comparator V2, so that the output voltage at output A2 is corrected again.
- the quotient is formed, so to speak, as a frequency deviation from a center frequency.
- the result at output A2 which is there in digital form, is also varied.
- the monoflop M1 is influenced by the voltage U V with regard to the amplitude of the output signal.
- the voltage U V could have a multiplicative influence on the gain factor K 1, as is shown in the block diagram by a signal path indicated by dashed lines.
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Die Quotientenbildung zweier elektrischer Größen (Ue,UV) wird in einer Regelschaltung (R,VCO,M1,G1,P1) vorgenommen, die einen Multiplizierer (M1) in ihrer Rückführung aufweist. Durch Einsatz eines Spannungs-Frequenz-Umsetzers (VCO) kann die dem Quotienten entsprechenden Größe als Frequenzsignal gewonnen werden, den entweder direkt digital weiterverarbeitbar ist oder dazu leicht in ein Analogsignal umformbar ist. <IMAGE>
Description
- Die Erfindung bezieht sich auf eine Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Größen.
- Bei technischen Prozesse, beispielsweise Antriebsregelungen elektrischer Maschinen, kommt es vor, daß der Quotient zweier analoger Größen benötigt wird, der dann gegebenenfalls analog oder digital speziellen Verarbeitungseinrichtungen zugeleitet wird. Zur Realisierung dieser Quotientenbildung stehen prinzipiell zwei Möglichkeiten zur Verfügung.
- Zum einen kann der Quotient zweier analoger Größen mittels eines Analogdividierers oder eines beschalteten Analogmultiplizierers gebildet werden. Das analoge Ergebnis kann dann zur Weiterverarbeitung in einer Recheneinheit mit Hilfe eines Analog-Digital-Umsetzers digitalisiert werden. Dieses Verfahren hat jedoch den Nachteil, daß relativ teuere Bausteine verwendet werden müssen und zur Steuerung des Analog-Digital-Umsetzers wird ein gesondertes Steuerwerk benötigt. Ferner wird auch für die Analog-Digital-Wandlung je nach Auflösung eine mehr oder minder lange Wandlungszeit anzusetzen sein, die sich letztendlich als Totzeit im System bemerkbar macht.
- Zum anderen ist es möglich, beide analoge Größen über einen Analog-Digital-Wandler in digitale Wert umzusetzen, woraufhin die eigentliche Division digital in einer Recheneinheit durchgeführt werden kann. Dieses Verfahren hat ebenfalls einige Nachteile; so handelt es sich bei den Analog-Digital-Umsetzern um relativ teuere Bauelemente, die Wandlungszeit geht auch hier als Totzeit ein und die Analog-Digital-Umsetzung benötigt zum Anstoßen der Digitalisierung ein Steuerwerk, was ebenfalls Hard- oder Softwareaufwand bedingt. Ferner wird dadurch, daß die Division auf der digitalen Seite durchgeführt wird, Rechenzeit benötigt, die auch bei diesem Verfahren störend als Totzeit eingeht.
- Aufgabe der Erfindung ist es, eine Einrichtung der eingangs genannten Art so auszubilden, daß mit einfachen elektronischen Bauelementen eine äußerst schnelle Quotientenbildung möglich ist.
- Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß die dem Dividenden entsprepchende elektrische Größe dem ersten Eingang eines Vergleichers zugeleitet wird, dessen subtrahierendem Eingang ein Rückführsignal zugeleitet wird, daß das Ausgangssignal des Vergleichers einem Regler zugeleitet wird, dessen Ausgangssignal einem Spannungs-Frequenz-Umsetzer zugeleitet wird, daß durch dessen Ausgangsfrequenz die Frequenz einer Folge von zeitlich jeweils gleich langen Rechteckimpulsen ausgelöst wird, deren mit dem Wert des Divisors multiplizierter Gleichanteil das Rückführsignal bildet und daß die sich einregelnde Frequenz am Ausgang des Spannungs-Frequenz-Umrichters die dem Quotienten entsprechende Größe darstellt.
- Die Erfindung geht dabei von der Erkenntnis aus, daß mit Hilfe von Spannungs-Frequenz-Umsetzer relativ einfach Multiplikationsvorgänge vorgenommen werden können, die den Erfordernissen schneller technischer Prozesse genügen, und daß die Rückführung eines multiplizierten Signals innerhalb eines Regelkreises sich dort als eine Division auswirkt.
- Eine erste vorteilhafte Ausbildung der Erfindung ist dadurch gekennzeichnet, daß der Divisor die Amplitude der Rechteckimpulse bestimmt. Eine derartige Amplitudenvariation kann beispielsweise äußerst einfach mit Hilfe von Monoflops geschehen, wie sich diese Maßnahme bei Multiplizierern bereits als vorteilhaft erwiesen hat.
- Wenn als Regler ein I-Regler vorgesehen ist, kann die Regelabweichung des Regelkreises gegen Null gebracht werden.
- Dadurch, daß dem Vergleicher additiv das dem Divisor entsprechende Signal zugeleitet wird, so daß sich jede Änderung des Dividenden sozusagen als Frequenzhub gegenüber einer Mittenfrequenz am Ausgang des Spannungs-Frequenz-Umsetzers zeigt, ist sichergestellt, daß sich der Spannungs-Frequenz-Umsetzer stets mit einer aussagekräftig von der Frequenz "O" entfernten Frequenz betreiben läßt.
- Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher erläutert.
- Bei der in Form eines Blockschaltbildes gezeigten Schaltung wird eine elektrische Größe, bei der es sich um eine Eingangsspannung Ue handelt, als Dividend einem Eingang E1 der Schaltung zugeleitet. Der Dividend gelangt an einen ersten Vergleicher V1, dem subtrahierend ein Rückführsignal von einem Proportionalglied P1 mit einem Verstärkungsfaktor K₁ zugeleitet wird.
- Ferner wird dem Vergleicher V1 additiv zum Dividenden der Divisor in Form einer zweiten Eingangsspannung UV zugeleitet, die Einspeisung erfolgt über einen Eingang E2 der Schaltung. Der Einfluß des Divisors auf den Vergleicher V1 wird jedoch zunächst für eine erste Betrachtung als nicht vorhanden angenommen.
- Das Ausgangssignal des ersten Vergleichers V1 gelangt an den Eingang eines Reglers R mit integralem Verhalten, wie dies durch die Zeit TI im Blockschaltbild des Reglers R visualisiert ist. Das Ausgangssignal des Reglers R gelangt an den Eingang eines Spannungs-Frequenz-Umsetzers VCO. Die Spannungsseite des Spannungs-Frequenz-Umsetzers ist im Blockschaltbild mit U bezeichnet, die Frequenzseite ist mit f bezeichnet. Am Ausgang des Spannungs-Frequenz-Umsetzers VCO liegt dabei ein Frequenzsignal vor, das im eingeregelten Zustand das Ergebnis der Quotientenbildung an einem Ausgang A1 in digitaler Form ausgibt. Das Ausgangssignal des Spannungs-Frequenz-Umsetzers VCO triggert ferner mit seiner Frequenz ein Monoflop M1, das zeitgleiche Binärimpulse der Länge TM1 auslöst, deren Amplitude dem Divisor, d.h. der Eingangsspannung UV, entspricht. Dieser Sachverhalt ist im Blockschaltbild zum Monoflop M1 angedeutet.
- Das Ausgangssignal des Monoflops M1 gelangt an ein Glättungsglied G1 mit einer Zeitkonstante T₁ und das Ausgangssignal des Glättungsgliedes G1 wird über das Proportionalglied P1 mit dem Faktor K₁ verstärkt. Am Ausgang des Proportionalgliedes P1 liegt damit eine Spannung der Größe
vor. Im eingeregelten Systemzustand ist diese Spannung gleich der Eingangsspannung Ue. Durch Gleichsetzen dieser Spannungen ergibt sich für die eingeregelte Frequenz fVCO des Spannungs-Frequenz-Umsetzers VCO die Bedingung
Es ist damit ersichtlich, daß die Ausgangsfrequenz des Spannungs-Frequenz-Umsetzers VCO am Ausgang A1 das Ergebnis des Quotienten Ue zu UV mit dem Faktor , gewichtet ergibt. - Für die bisherige Betrachtung ist die Einflußnahme des Divisors auf den ersten Vergleicher V1 noch ohne Belang gewesen. Auch die Wirkung eines Proportionalgliedes P2 auf einen Vergleicher V2 soll vorläufig noch dahingestellt sein. So möge angenommen werden, daß das Ausgangssignal des Spannungs-Frequenz-Umsetzers VCO zunächst einem zweiten Monoflop M2 zugeleitet wird, von dort an ein zweites Glättungsglied G2 gelangt und von da an über dem unter den obigen Bedingungen wirkungslosen Vergleicher V2 unverändert an einen Ausgang A2 weitergeleitet wird.
- Das Ausgangssignal des Spannungs-Frequenz-Umsetzers VCO löst dabei über das Monoflop M2 zeitgleiche Impulse aus, die beispielsweise jeweils eine Zeitdauer TM2 aufweisen mögen, wobei TM2 durchaus der Größe TM1 entsprechen kann. Die Amplitude der Impulse kann durch eine konstante Versorgungsspannung UK festgelegt sein. Damit ist der Gleichanteil des Ausgangssignals des zweiten Monoflops M2 proportional dem Quotienten von Dividend und Divisor und kann mit Hilfe des Glättungsgliedes G2 leicht zu einer analogen Spannung am Ausgang A2 umgeformt werden.
- Es hat sich beim Betrieb der Schaltung allerdings gezeigt, daß bei Quotientenbildungen u.U. Ergebnisse einstellen können, die sehr geringe Frequenzen nach sich ziehen. Dies ist für den Betrieb des Spannungs-Frequenz-Umsetzers VCO jedoch nicht optimal. Aus diesem Grund ist die Beaufschlagung des Vergleichers V1 mit der Spannung UV sowie die Einführung des Proportionalglieds P2 und des Vergleichers V2 vorteilhaft.
- Dabei wird die Eingangsspannung UV additiv dem ersten Vergleicher V1 hinzugeführt, was dazu führt, daß sich am Ausgang des Spannungs-Frequenz-Umsetzers VCO eine höhere Frequenz als im zunächst angenommenen Fall einstellt. Demzufolge würde am Ausgang A2 auch eine zu große analoge Spannung vorliegen. Dies kann aber durch den subtrahierenden Einfluß über das Proportionalglied P2 und mit Hilfe des Vergleichers V2 eliminiert werden, so daß die Ausgangsspannung am Ausgang A2 wieder korrigiert wird.
- Der Quotient wird dabei sozusagen als Frequenzhub gegenüber einer Mittenfrequenz gebildet. Selbstverständlich wird damit auch das Ergebnis am Ausgang A2, das dort in digitaler Form vorliegt, variiert. Für die weiteren Auswerteschaltungen ist es jedoch problemlos, die Frequenzanhebung bezüglich einer Mittenfrequenz durch Rechenvorgänge zu eliminieren.
- Beim bislang geschilderten Ausführungsbeispiel wird das Monoflop M1 über die Spannung UV hinsichtlich der Amplitude des Ausgangssignals beeinflußt. Alternativ hierzu könnte die Spannung UV jedoch den Verstärkungsfaktor K₁ multiplikativ beeinflussen, wie dies im Blockschaltbild durch einen gestrichelt angedeuteten Signalpfad gezeigt ist.
Claims (4)
- Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Größen, die einen Dividenden und einen Divisor darstellen, dadurch gekennzeichnet, daß die dem Dividenden entsprechende elektrische Größe (Ue) dem ersten Eingang eines Vergleichers (V1) zugeleitet wird, dessen subtrahierendem Eingang ein Rückführsignal zugeleitet wird, daß das Ausgangssignal des Vergleichers (V1) einem Regler (R) zugeleitet wird, dessen Ausgangssignal einem Spannungs-Frequenz-Umsetzer (VCO) zugeleitet wird, daß durch dessen Ausgangsfrequenz die Frequenz einer Folge von zeitlich jeweils gleich langen Rechteckimpulsen ausgelöst wird, deren mit dem Wert des Divisors multiplizierter Gleichanteil das Rückführsignal bildet und daß die sich einregelnde Frequenz am Ausgang des Spannungs-Frequenz-Umrichters (VCO) die dem Quotienten entsprechende Größe darstellt.
- Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Divisor (UV) die Amplitude der Rechteckimpulse bestimmt.
- Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß als Regler ein I-Regler (R) vorgesehen ist.
- Einrichtung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß dem Vergleicher (V1) additiv das dem Divisor entsprechende Signal (UV) zugeleitet wird, so daß sich jede Änderung des Dividenden (Ue) sozusagen als Frequenzhub gegenüber einer Mittenfrequenz am Ausgang des Spannungs-Frequenz-Umsetzers (VCO) zeigt.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92108683A EP0571646A1 (de) | 1992-05-22 | 1992-05-22 | Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP92108683A EP0571646A1 (de) | 1992-05-22 | 1992-05-22 | Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| EP0571646A1 true EP0571646A1 (de) | 1993-12-01 |
Family
ID=8209645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| EP92108683A Withdrawn EP0571646A1 (de) | 1992-05-22 | 1992-05-22 | Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen |
Country Status (1)
| Country | Link |
|---|---|
| EP (1) | EP0571646A1 (de) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3466551A (en) * | 1966-12-01 | 1969-09-09 | Warner Lambert Co | Null detector employing a product detector therein |
| US3678500A (en) * | 1970-08-04 | 1972-07-18 | Gen Electric | Analog digital converter |
-
1992
- 1992-05-22 EP EP92108683A patent/EP0571646A1/de not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3466551A (en) * | 1966-12-01 | 1969-09-09 | Warner Lambert Co | Null detector employing a product detector therein |
| US3678500A (en) * | 1970-08-04 | 1972-07-18 | Gen Electric | Analog digital converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0047900B1 (de) | Verfahren und Vorrichtung zum Ermitteln des Läuferwiderstandes einer Asynchronmaschine | |
| WO1980001206A1 (fr) | Procede de mesure de puissance electrique | |
| EP0011094B1 (de) | Einrichtung zur Messung elektrischer Leistung | |
| DE69313887T2 (de) | Leistungsregler für einen Lautsprecher einer Telefoneinheit | |
| DE2745915C2 (de) | Gebervorrichtung zur Verwendung bei einer Instrumentierungsanlage für die industrielle Verfahrensregelung | |
| DE3519116A1 (de) | Gleichstrom/gleichstrom-wandler | |
| DE2446706A1 (de) | Einrichtung zur ueberwachung zweier elektrischer groessen | |
| DE3830410A1 (de) | Aktivfilter-signaleinstellschaltung | |
| DE3518846A1 (de) | Geschwindigkeitsmesser | |
| DE2037886A1 (de) | Asynchroner Analog/Binar Umsetzer | |
| DE2534212B2 (de) | Schaltungsanordnung zum messen des zeitlichen abstandes zwischen periodischen, auf dem schirm eines oszillographen dargestellten signalen | |
| EP0571646A1 (de) | Einrichtung zum Ermitteln des Quotienten zweier analoger elektrischer Grössen | |
| DE102017206132B3 (de) | Verfahren zur Erzeugung einer Hochfrequenzleistung mit einer vorgegebenen Frequenz und Leistungswandler | |
| EP0019139B1 (de) | Pulsbreiten-Mehrfachmultiplizierer | |
| DE2045352A1 (de) | Umwandlersystem | |
| DE2839123C2 (de) | Spannungs-Frequenz-Wandler | |
| DE3203257A1 (de) | Vorrichtung zum bestimmen der gemeinsamen frequenz zweier unabhaengig veraenderlicher wechselgroessen, insbesondere bei einer drehfeldmaschine | |
| DE3616711C2 (de) | ||
| DE2063105A1 (de) | Verfahren zur Erfassung von Wechselstromgrößen in einem einphasigen Wechselstromnetz | |
| DE2159059A1 (de) | Verfahren und Schaltungsanordnung zum Empfang von Signaltönen | |
| DE3143669A1 (de) | Schaltung zum messen des effektivwertes einer wechselspannung | |
| EP0521183B1 (de) | Verfahren und Vorrichtung zur Bestimmung eines Grundschwingungsstrom-Raumzeigers eines gemessenen Ständerstrom-Raumzeigers | |
| DE1800401A1 (de) | Schaltungsanordnung zur Verringerung von Restwelligkeiten von Gleichstromspeisungen | |
| DE60126949T2 (de) | Verfahren zum erzeugen eines rufsignals in einem teilnehmeranschluss-schnittstellenbaustein | |
| DE2627293B2 (de) | Verfahren und Vorrichtung zur elektronischen Regelung der Blindleistung eines elektrischen Wechselstromnetzes |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PUAI | Public reference made under article 153(3) epc to a published international application that has entered the european phase |
Free format text: ORIGINAL CODE: 0009012 |
|
| 17P | Request for examination filed |
Effective date: 19930218 |
|
| AK | Designated contracting states |
Kind code of ref document: A1 Designated state(s): AT DE FR GB IT SE |
|
| STAA | Information on the status of an ep patent application or granted ep patent |
Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN |
|
| 18D | Application deemed to be withdrawn |
Effective date: 19951201 |