EP0604485A1 - Vorrichtung zur erzeugung von zwischenspannungen. - Google Patents

Vorrichtung zur erzeugung von zwischenspannungen.

Info

Publication number
EP0604485A1
EP0604485A1 EP92919019A EP92919019A EP0604485A1 EP 0604485 A1 EP0604485 A1 EP 0604485A1 EP 92919019 A EP92919019 A EP 92919019A EP 92919019 A EP92919019 A EP 92919019A EP 0604485 A1 EP0604485 A1 EP 0604485A1
Authority
EP
European Patent Office
Prior art keywords
voltage
voltages
vpos
value
vneg
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
EP92919019A
Other languages
English (en)
French (fr)
Other versions
EP0604485B1 (de
Inventor
Rudolf Koblitz
Karl Dieter Nutz
Juergen Steiner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Deutsche Thomson Brandt GmbH
Original Assignee
Deutsche Thomson Brandt GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Deutsche Thomson Brandt GmbH filed Critical Deutsche Thomson Brandt GmbH
Publication of EP0604485A1 publication Critical patent/EP0604485A1/de
Application granted granted Critical
Publication of EP0604485B1 publication Critical patent/EP0604485B1/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is DC
    • G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/18—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using Zener diodes
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • G05F1/56—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices

Definitions

  • the invention relates to a device for generating a
  • bipolar npn transistor which is manufactured using integrated technology, in particular for the differences in voltages which exist between its base region, its insulation / substrate connection and its collector connection, i.e. its epitaxial regions.
  • Previously known systems that provide intermediate voltages over a wide range of externally applied voltages, the values of which lie between those of the externally applied voltages, can, for example, be realized as a voltage divider be based. However, they are characterized by a relatively high power loss or by a low dynamic stability, for example by capacitive coupling between epitaxial regions and the substrate.
  • a circuit which can be implemented as part of an integrated circuit and whose power loss is below a predetermined value.
  • a current is controlled by an arrangement of semiconductor components which essentially implement the effect of a Zener diode in such a way that the intermediate voltage does not fall below a predetermined value, i.e. amount does not exceed the specified value.
  • the intermediate voltage generated according to the invention can be used to implement desired circuit functions.
  • the device according to the invention also allows the potential of connections of a component, for example as the substrate connection of a bipolar npn transistor, to be set to such a value that the voltage differences between the individual regions of the component do not exceed predetermined values.
  • connection means such as housing connections or bond connections
  • the device according to the invention is interconnected with a step circuit, for example a cascode circuit, the result is a voltage-proof output stage for controlling further stages.
  • Figure 1 shows a first embodiment of the present
  • Figure 3 shows a second embodiment of the present
  • FIG. 4 shows the exemplary embodiment of FIG. 3 with additional circuit blocks
  • FIG. 5 shows a preferred application example for the arrangement according to FIG. 4.
  • the exemplary embodiment according to FIG. 1 has a first connection terminal 20, to which a positive voltage Vpos is applied, and which is connected to a first connection of a voltage source 21 and a first end of a resistor 22.
  • Vpos has a potential with the represents the highest value occurring in the circuit arrangement under consideration.
  • the term "voltage” is also to be understood for other potentials in relation to a hate connection or to another potential, such as Vneg, which represents the potential with the lowest value occurring in the circuit arrangement under consideration.
  • the second end of the resistor 22 is connected to a first input 23 of a comparison stage 24.
  • a two The input 25 of the comparison stage 24 is connected to a second connection of the voltage source 21.
  • the second end of the resistor 22 and the first input 23 of the comparison stage 24 are connected to the cathode of a Zener diode 26.
  • the anode of this zener diode 26 is connected to a second connection terminal 27 and to a first input of a current source 28.
  • the second connection of this current source 28 is connected to a third connection terminal 29, and a control input of the current source 28 is connected to the output of the comparison stage 24.
  • An intermediate voltage Vzw is available at the second connection terminal 27 and the negative voltage Vneg is applied to the third connection terminal 29.
  • the Zener diode 26 initially blocks, so that only a very small current flows through the resistor 22 and thus only a small voltage drops across it.
  • the Zener diode 26 becomes conductive and a much larger current flows through it, through the resistor 22 and through the current source 28, the value of which is predetermined by the current source 28.
  • the value of the intermediate voltage Vzw essentially corresponds to the negative voltage Vneg, ie except for the saturation voltage of the current source 28. This also means that a voltage drops across the resistor 22, the value of which is higher than that of a voltage specified by the voltage source 21.
  • the voltage source 21 can be regarded as a setpoint value, the voltage it outputs as a setpoint voltage, or generally as a setpoint signal, and its value as a setpoint.
  • the comparison stage 24 recognizes that the voltage drop across the resistor is higher than the target voltage, and then outputs a control signal to the current source 28 so that it regulates back the current impressed by it. This sets a current value such that the intermediate voltage Vzw essentially corresponds to the zener diode blocking voltage and the voltage dropping across the resistor 22 corresponds to the voltage emitted by the voltage source 21.
  • FIG. 3 A second embodiment of the invention is shown in Figure 3. Components were grouped together according to their function. Means, components and assemblies that perform the same function as corresponding means of the exemplary embodiment in FIG. 1 have been given the same reference numerals and they will be dealt with in the following only to the extent that it is important for understanding the present invention.
  • the voltage Vpos present at the first connection terminal 20 is forwarded via the resistor 22 to the first input 23 of the comparison stage 24.
  • the comparison stage 24 contains a first comparison transistor 24a, a second comparison transistor 24b and a comparison resistor 24c connected to the emitter of the first comparison transistor 24a with a first end, the second end of which leads to the first input 23.
  • the collector of the first comparison transistor 24a is connected to the emitter of the second comparison transistor 24b and its collector forms the output of the comparison stage 24.
  • the base of the second comparison transistor 24b is connected to the second connection terminal 27, to which the intermediate voltage Vzw is applied.
  • the transistors 24a, 24b thus form a cascode stage.
  • the first input 23 and the first connection terminal 20 are also connected to a first Zener block 26 ', the function of which corresponds to that of the Zener diode 26.
  • This block 26 ' contains Zener transistors 26a, ..., 26e, and a Zener resistor 26f.
  • a capacitor 31 for frequency response compensation is arranged between the second connection terminal 27 and the output of the comparison stage 24.
  • the current source 28 is formed by a Darlington stage, consisting of a first current source transistor 28a, a second current source transistor 28b and suitable current source resistors 28c, 28d.
  • the function of the exemplary embodiment according to FIG. 3 essentially corresponds to that of the exemplary embodiment according to FIG. 1.
  • the Zener block 26 realizes a Zener voltage Vz due to the selected circuit arrangement, which value
  • Vz 4 * Vzt + V BE corresponds to, where
  • FIG. 4 connects to the current source 28, the anode of a second Zener block 32, which contains Zener transistors 32a,... 32d, and to the connecting terminal 27 of the cathode thereof.
  • This zener block 32 represents a protective circuit in the event that the externally applied voltage (Vpos, Vneg) exceeds predetermined values.
  • the circuit arrangement according to the invention would act as a Zener diode and the voltage applied to the connecting terminals 20, 29 would have a value of
  • a third Zener block 33 is provided, the anode of which is connected to the third terminal 29 and the cathode of which is connected to a fourth terminal 34 and a current mirror 35.
  • a voltage Vepi is output, the value of 5 * Vz above is half the voltage Vneg.
  • the third zener block 33 is supplied with a small current by the current mirror 35, which contains two transistors 35a, 35b and resistors 35c, 35d.
  • the voltage Vepi is of particular interest when the voltages emitted serve to avoid voltage difference values on a component, such as a resistor, which are above permissible values (V CBO ). Such an application will be discussed further below.
  • a pre-voltage stage 36 can be provided in the circuit arrangement according to the invention, which outputs a bias voltage Vvs with a predetermined value, for example V BE + 0.6 volts, based on the intermediate voltage Vzw, to a fourth connection terminal 37.
  • the output voltages generated by the device according to the invention such as the intermediate voltage Vzw, the voltage Vepi, the bias voltage Vvs, preferably serve to make a further circuit arrangement more voltage-resistant than the voltages Vpos, Vneg applied from the outside.
  • a possible downstream circuit arrangement which, on the one hand, brings the full voltage swing (Vpos, Vneg) to its output terminals and, on the other hand, is implemented in an integrated form and whose manufacturing process is designed for reverse voltages which are below the voltage difference Vpos - Vneg is indicated in FIG. 5 .
  • a cascode stage consisting of a first cascode transistor 41 and a second cascode transistor 42 is shown there.
  • the collector of the first cascode transistor 41 is connected to a first end of a collector resistor 43, the second end of which leads to a first supply connection 44, to which the voltage Vpos is applied.
  • the first Supply terminal 44 is also connected to the emitter of a first driver transistor 45, the base of which leads to a cascode input terminal 46.
  • the collector of the first driver transistor 45 is connected to the emitter of a second driver transistor 47, the base of the first cascode transistor 41 and the base of a further transistor 48, which is also connected to the collector of the transistor 48. Its emitter is connected on the one hand to a second supply connection 49 and to an input of a current mirror 50. Its output leads to the base of the second driver transistor 47, the collector of which is connected to the base of the second cascode transistor 42 and to a first end of a resistor 51, the second end of which leads to the emitter of the transistor 42.
  • the emitter of the transistor 42 is connected to an output terminal 52, at which an output voltage V out dependent on the input voltage V in is provided, and to a first end of an emitter resistor 53, which is formed from a series connection of the resistors 53 a and 53 b, and its second End leads to a third supply terminal 54, to which the negative voltage Vneg is applied.
  • the resistors 53a, 53b are, as is customary in an integrated circuit, designed in such a way that regions of a basic diffusion which are embedded in an epitaxial tub, also called a "box", determine the electrical values of the respective resistor.
  • the epitaxial well 55 of the resistor 53b is electrically connected to a fourth supply terminal 56, to which the voltage Vepi is applied.
  • the intermediate voltage Vzw is applied to the fifth supply terminal 57.
  • the intermediate voltage Vvz preferably has a value that is essentially half of the voltages Vpos and Vneg, ie
  • Vvz 1/2 (Vpos - Vneg).
  • the output voltage Vout can also assume values which essentially correspond to Vpos, there is then a voltage difference at the emitter resistor 53 of approximately Vpos-Vneg. As assumed, this voltage difference lies above the permissible reverse voltage values, such as V CBO, which are predetermined by the manufacturing process.
  • the emitter resistor 53 can still process the voltage difference in the manufacturing process used, it is divided into the two resistors 53a and 53b, which have the same resistance values in this exemplary embodiment. This means that a voltage drops at both resistors, which corresponds to half the voltage difference value (Vpos Vneg).
  • Vpos Vneg the voltage difference value
  • the epitaxial well 55 of the resistor 53b is at a voltage value which is at an allowable distance from both the voltage Vpos and the voltage Vneg
  • it is set to a potential corresponding to the voltage Vepi.
  • the voltage Vepi is chosen so that on the one hand the difference to the voltages Vpos and Vneg is not too high and on the other hand their value is not below the intermediate voltage Vzw which is applied to the substrate.
  • the collector connection and thus the epitaxial well of the second cascode transistor 42 a voltage is present which has a value which is above or equal to that of the substrate voltage Vzw.
  • parasitic effects such as the ignition of a parasitic triac, consisting of the substrate, the epitaxial region of transistor 42, the base of transistor 42 and the emitter of transistor 42, can be avoided.
  • a variant of the circuit arrangement of FIG. 5 described so far can contain a fourth zener block 58, as shown in broken lines in FIG. This has a similar structure to the Zener blocks already described and consists of four Zener transistors 58a, ..., 58d.
  • the fourth zener block limits a voltage difference between the collector and the base region of the transistor 42 to a value of 4 * Vzt, where Vzt corresponds to the Zener voltage of the transistors 58a, ..., 58d.
  • the use of the device according to the invention for generating an intermediate voltage is not limited to increasing the dielectric strength of an integrated circuit, but that this is merely a preferred application.
  • the intermediate voltages that increase the dielectric strength of a component can also be output by other suitable devices.
  • the device according to the invention emits an intermediate voltage, the value of which lies between the voltages Vpos, Vneg applied from the outside and which is generated by a current through an arrangement of components which implement the function of a Zener diode (Zener diode 26; Zener block 26 ' ), which is impressed by a controllable current source.
  • the current source is controlled in dependence on comparison values which result from a comparison of a nominal voltage (nominal value) with a voltage dropping at a component which is connected in series with the Zener diode (or the Zener block) and the current source.
  • the device according to the invention is characterized by good dynamic stability with low power loss.
  • the voltages generated are preferably applied to a circuit arrangement implemented in integrated technology, more precisely to individual diffusion regions, which increases the dielectric strength of the integrated circuit.
  • both individual stages which are part of the device for generating intermediate voltages, and downstream stages, are implemented accordingly, for example by cascading or series connection of resistors.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

Vorrichtung zur Erzeugung von Zwischenspannungen
Die Erfindung betrifft eine Vorrichtung zur Erzeugung einer
Zwischenspannung gemäß dem Oberbegriff des Hauptanspruchs sowie eine bevorzugte Verwendung gemäß dem Oberbegriff des ersten Verwendungsanspruchs.
Für bestimmte Schaltungsanwendungen ist es notwendig, daß neben den von außen angelegten maximalen positiven und negativen Spannungen Zwischenspannungen mit vorgegebenen Zwischenwerten zur Verfügung stehen. Das kann beispielsweise aus schaltungstechnischen Gründen der Fall sein.
Es ist auch allgemein bekannt, daß Halbleiterbauelemente aufgrund des verwendeten Herstellungsprozesses für bestimmte Sperrspannungen ausgelegt sind. Damit ergibt sich, daß Spannungsdifferenzen innerhalb eines Bauelementes, das nach einem solchen Herstellungsprozeß hergestellt wurde, die entsprechenden Sperrspannung swerte nicht überschreiten dürfen.
Das gi lt beispielsweise bei .einem Bipolar-npn-Transistor, der in integrierter Technik hergestellt ist, insbesondere für die Differenzen von Spannungen, die zwischen seinem Basis-Gebiet, seinem Isolations-/Substratanschluß und seinem Kollektoranschluß, d.h. seinen Epitaxiegebieten, anliegen.
Der Aufbau von HaIbleiterbauelementen ist bekannt und auf sie soll an dieser Stelle nicht weiter eingegangen werden.
Bisher bekannte Systeme, die über einen weiten Bereich von von außen angelegten Spannungen Zwischenspannungen abgeben, deren Werte zwischen denen der von außen angelegten Spannungen liegen, können beispielsweise als Spannungstei ler reali siert sein. Sie zeichnen sich jedoch durch eine relativ hohe Verlustleistung oder durch eine geringe dynamische Stabilität, beispielsweise durch kapazititve Verkopplungen zwischen Epitaxiegebieten und dem Substrat, aus.
Es ist somit Aufgabe der vorliegenden Erfindung, eine Schaltung zu realisieren, die bei geringer Verlustleistung und guter dynamischer Stabilität über einen weiten Bereich von von außen angelegten Spannungen (Vpos, Vneg) Zwischenspannungen abgibt, deren Werte zwischen denen der von außen angelegten Spannungen liegen.
Diese Aufgabe wird gelöst durch die Vorrichtung gemäß den Merkmalen des Hauptanspruchs.
Erfindungsgemäß wird eine Schaltung vorgestellt, die als Teil einer integrierten Schaltung realisiert werden kann und deren Verlustleistung unterhalb eines vorgegebenen Wertes liegt.
Wesentlich bei der vorliegenden Erfindung ist Folgendes. Wird an die erfindungsgemäße Vorrichtung eine Gleichspannung angelegt, deren Absolutwert steigt, so wird die Zwischenspannung bezüglich des positiven Potentials der Gleichspannung zunächst absinken.
In Abhängigkeit von dem Absolutwert der von außen angelegten Gleichspannung wird ein Strom durch eine Anordnung aus Halbleiterbauelementen, die im wesentlichen die Wirkung einer Zenerdiode realisieren, derart gesteuert, daß die Zwischenspannung nicht unterhalb eines vorgegebenen Wertes fällt, d.h. betragsmäßig den vorgegebenen Wert nicht überschreitet.
Durch die erfindungsgemäß erzeugte Zwischenspannung können zum einen gewünschte Schaltungsfunktionen realisiert werden.
Zum anderen erlaubt es die erfindungsgemäße Vorrichtung auch, das Potential von Anschlüssen eines Bauelementes, beispiels weise des Substratanschlusses eines Bipolar-npn-Transistors, auf einen derartigen Wert zu legen, daß die Spannungsdifferenzen zwischen den einzelnen Gebieten des Bauelementes vorgegebene Werte nicht überschreiten.
Dabei gilt es zu beachten, daß alle Schaltungsteile, die potentialmäßig unterhalb der Zwischenspannung betrieben werden, mit ihren Epitaxiegebieten (Kollektor bei einem npn-Transistor, Basis bei einem pnp-Transistor, sowie Epitaxiewanne für Widerstände) potentialmäßig über oder allenfalls auf der Zwischenspannung liegen.
Damit können durch integrierte Schaltungsanordnungen von außen angelegte Spannungen verarbeitet werden., die Werte oberhalb der durch einen verwendeten Herstellungsprozeß vorgegebenen Sperrspannungswerte aufweisen. Das hat zum einen den Vorteil, daß ein Herstellungsprozeß mit größerer Integrationsdichte verwendet werden kann. Zum anderen steigt die Betriebssicherheit der betrachteten integrierten Schaltungsanordnung.
Wenn die erfindungsgemäße Vorrichtung als Teil der integrierten Schaltung realisiert wird, die auch die Schaltungsanordnung enthält, der die Zwischenspannung zur Verfügung gestellt werden soll, so ergibt sich weiterhin der Vorteil, daß auf zusätzliche Anschlußmittel, wie Gehäuseanschlüsse oder Bondverbindungen, verzichtet werden kann.
Wird die erfindungsgemäße Vorrichtung mit einer Stufenschaltung, beispielsweise einer Kaskodeschaltung, zusammengeschaltet, so ergibt sich eine spannungsfeste Ausgangsstufe zur Ansteuerung weiterer Stufen.
Ausführungsbeispiele sind in der Zeichnung dargestellt und werden im folgenden näher beschrieben. Es ze i gen
Figur 1 ein erstes Ausführungsbeispiel der vorliegenden
Erfindung,
Figur 2 Spannungsverläufe bei dem Ausführungsbeispiel gemäß
Figur 1,
Figur 3 ein zweites Ausführungsbeispiel der vorliegenden
Erfindung,
Figur 4 das Ausführungsbeispiel de r Figur 3 mit zusätzli chen Schaltungsblöcken,
Figur 5 ein bevorzugtes Anwendungsbeispiel für die Anord nung nach Figur 4.
Bevor auf die Beschreibung der Ausführungsbeispiele näher eingegangen wird, sei darauf hingewiesen, daß die in den Figuren einzeln dargestellten Blöcke lediglich zum besseren Verständnis de r Erfindung dienen, üblicherweise sind einzelne oder mehrere dieser Blöcke zu Einheiten zusammengefaßt. Es ist jedoch auch möglich, daß die in den einzelnen Stufen enthaltenen Vorrichtungen und Elemente getrennt ausgeführt werden können.
Das Ausführungsbeispiel gemäß Figur 1 hat eine erste Anschlußklemme 20, an der eine positive Spannung Vpos anliegt, und die verbunden ist mit einem ersten Anschluß einer Spannungsquelle 21 und einem ersten Ende eines Widerstandes 22. Der Vollständigkeit halber sei erwähnt, daß Vpos ein Potential mit dem höchsten in der betrachteten Schaltungsanordnung vorkommenden Wert darstellt. Bezogen auf einen Hasseanschluß oder auf ein weiteres Potential, wie beispielsweise Vneg, das das Potential mit dem niedrigsten in der betrachteten Schaltungsanordnung vorkommenden Wert darstellt, ist die Bezeichnung "Spannung", auch für andere Potentiale, zu verstehen.
Der Widerstand 22 ist mit seinem zweiten Ende an einen ersten Eingang 23 einer Vergleichsstufe 24 angeschlossen. Ein zwei ter Eingang 25 der Vergleichsstufe 24 liegt an einem zweiten Anschluß der Spannungsquelle 21. Das zweite Ende des Widerstandes 22 und der erste Eingang 23 der Vergleichsstufe 24 sind an die Kathode einer Zenerdiode 26 angeschlossen. Die Anode dieser Zenerdiode 26 ist mit einer zweiten Anschlußklemme 27, sowie an einen ersten Eingang einer Stromquelle 28 angeschlossen. Der zweite Anschluß dieser Stromquelle 28 liegt an einer dritten Anschlußklemme 29, und ein Steuereingang der Stromquelle 28 ist mit dem Ausgang der Vergleichsstufe 24 verbunden. An der zweiten Anschlußklemme 27 steht eine Zwischenspannung Vzw zur Verfügung und an die dritte Anschlußklemme 29 wird die negative Spannung Vneg angelegt.
Die Funktion der erfindungsgemäßen Vorrichtung wird mit Hilfe von Figur 2 erläutert. Dort ist mit einer durchgezogenen Linie als Funktion der Zeit der Wert der Spannungsdifferenz Vpos - Vneg und gestrichelt der Wert der Spannungsdifferenz Vpos - Vzw aufgetragen.
Wird an die erste Anschlußklemme 20 der positive Anteil einer Gleichspannung und an die dritte Anschlußklemme 29 der negative Anteil dieser Gleichspannung angelegt, und weiterhin der Absolutwert dieser Gleichspannung mit der Zeit erhöht, so fließt durch den Widerstand 22, die Zenerdiode 26 und die Stromquelle 28 ein Strom zu der dritten Anschlußklemme 29.
Bei geringeren Spannungswerten sperrt die Zenerdiode 26 zunächst noch, so daß durch den Widerstand 22 nur ein sehr geringer Strom fließt und damit an ihm auch nur eine geringe Spannung abfällt. Bei höheren Spannungswerten, das heißt oberhalb der Durchbruchsspannung der Zenerdiode 26, wird diese leitend und es fließt durch sie, durch den Widerstand 22 und durch die Stromquelle 28 zunächst ein wesentlich größerer Strom, dessen Wert von der Stromquelle 28 vorgegeben wird. Der Wert der Zwischenspannung Vzw entspricht im wesentlichen, d.h. bis auf die Sättigungsspannung der Stromquelle 28, der negativen Spannung Vneg. Das heißt weiterhin, daß an dem Widerstand 22 eine Spannung abfällt, deren Wert höher ist als der einer durch die Spannungsquelle 21 vorgegebenen Spannung. Die Spannungsquelle 21 kann als SolIwertstufe, die von ihr abgegebene Spannung als Sollspannung, oder allgemein als Sollsignal, und deren Wert als Sollwert angesehen werden.
Durch die Vergleichsstufe 24 wird erkannt, daß die an dem Widerstand abfallende Spannung höher ist als die Sollspannung, und sie gibt daraufhin ein Steuersignal an die Stromquelle 28 ab, so daß ciese den von ihr eingeprägten Strom zurückregelt. Diese stellt darauf einen Stromwert derart ein, daß die Zwischenspannung Vzw im Wesentlichen de r Zenerdioden- sperrspannung und die an dem Widerstand 22 abfallende Spannung der von der Spannungsquelle 21 abgegebenen Spannung entspricht.
Ein zweites Ausführungsbeispiel der Erfindung ist in Figur 3 dargestellt. Dabei wurden Bauelemente ihrer Funktion entsprechend zu Baugruppen zusammengefaßt. Mittel, Bauelemente und Baugruppen, die die gleiche Funktion ausführen wie entsprechende Mittel des Ausführungsbeispiels der Figur 1 wurden mit denselben Bezugszahlen versehen und auf sie soll im folgenden nur insofern eingegangen werden, wie es für das Verständnis der vorliegenden Erfindung wichtig ist.
Die an der ersten Anschlußklemme 20 anliegende Spannung Vpos wird über den Widerstand 22 an den ersten Eingang 23 der Vergleichsstufe 24 weitergeleitet. Die Vergleichsstufe 24 enthält einen ersten Vergleichstransistör 24a, einen zweiten Vergleichstransistör 24b und einen an den Emitter des ersten Vergleichstransistors 24a mit einem ersten Ende angeschlossenen Vergleichswiderstand 24c, dessen zweites Ende zu dem ersten Eingang 23 führt.
Der Kollektor des ersten Vergleichstransistörs 24a ist mit dem Emitter des zweiten Vergleichstransistors 24b verbunden und dessen Kollektor bildet den Ausgang der Vergleichsstufe 24. Die Basis des zweiten Vergleichstransistors 24b ist mit der zweiten Anschlußklemme 27 verbunden, an der die Zwischenspannung Vzw anliegt. Somit bilden die Transistoren 24a, 24b eine Kaskodestufe.
Der erste Eingang 23 und die erste Anschlußklemme 20 sind weiterhin an einen ersten Zenerblock 26' angeschlossen, dessen Funktion der der Zenerdiode 26 entspricht. Dieser Block 26' enthält Zenertransistoren 26a, ..., 26e, sowie einen Zenerwiderstand 26f.
Zwischen der zweiten Anschlußklemme 27 und dem Ausgang der Vergleichsstufe 24 ist ein Kondensator 31 zur Frequenzgangkompensation angeordnet.
Die Stromquelle 28 wird gebildet durch eine Darlington-Stufe, bestehend aus einem ersten Stromquellentransistor 28a, einem zweiten Stromquellentransistor 28b und geeigneten Stromquellenwiderständen 28c, 28d.
Die Funktion des Ausführungsbeispiels nach Figur 3 entspricht im wesentlichen der des Ausführungsbeispiels nach Figur 1. Anzumerken sei jedoch, daß der Zenerblock 26' aufgrund der gewählten Schaltungsanordnung eine Zenerspannung Vz realisiert, die den Wert
Vz = 4 * Vzt + VBE entspricht, wobei
Vzt der Zenerspannung der Zenertransistoren 26a, ... 26d und
VBE d e r Basis-Emitter-Spannung des Transistors 26e
entspricht.
Bei einer anderen Anzahl von Zenertransistoren ist der Faktor "4" entsprechend zu ändern. Weiterhin sei erwähnt, daß durch das Anlegen der Zwischenspannung Vzw an die Basis des zweiten Vergleichstransistörs 24b bei den beiden pnp-Transistoren 24a, 24b, die eine Kaskodestufe bilden, die Sperrspannung VCEO nicht überschritten wird.
Weitere mögliche Varianten der genannten Ausfüh rungsbeispiele können zumindest einzelne der Stufen enthalten, die in Figur 4 angedeutet sind.
Außer diesen zusätzlichen Stufen sind die bereits genannten Blöcke und Bauelemente .in Figur 4 dargestellt. Auf sie soll im folgenden jedoch nur insoweit eingegangen werden, wie es für das Verständnis der vorliegenden Erfindung erforderlich ist.
Zusätzlich zu den bereits genannten Stufen ist in Figur 4 an die Stromquelle 28, die Anode eines zweiten Zenerblocks 32, der Zenertransistoren '32a, ... 32d enthält, und an die Anschlußklemme 27 dessen Kathode angeschlossen.
Dieser Zenerblock 32 stellt eine Schutzschaltung für den Fall dar, daß die von außen angelegte Spannung (Vpos, Vneg) vorgegebene Werte überschreitet. In diesem Ausführungsbeispiel würde die erfindungsgemäße Schaltungsanordnung als Zenerdiode wirken und die an den Anschlußklemmen 20, 29 angelegte Spannung auf einen Wert von
8 * Vzt + 2 * VBE begrenzen. Dabei muß beachtet werden, daß der Strom durch die Schaltungsanordnung vorgegebene Werte nicht überschreitet.
Bei einer weiteren Variante ist ein dritter Zenerblock 33 vorgesehen, dessen Anode mit dem dritten Anschluß 29 und dessen Kathode mit einer vierten Anschlußklemme 34 und einem Stromspiegel 35 verbunden ist. An die vierte Anschlußklemme 4 wird eine Spannung Vepi abgegeben, deren Wert 5 * Vz ober halb der Spannung Vneg liegt. Durch den Stromspiegel 35, der zwei Transistoren 35a, 35b sowie Widerstände 35c, 35d enthält, wird der dritte Zenerblock 33 mit einem kleinen Strom gespeist.
Die Spannung Vepi ist besonders dann von Interesse, wenn die abgegebenen Spannungen dazu dienen, daß Spannungsdifferenzwerte an einem Bauelement, wie beispielsweise einem Widerstand, vermieden werden sollen, die oberhalb von zulässigen Werten (VCBO) liegen. Auf eine solche Anwendung wird weiter unten noch eingegangen.
Zusätzlich kann in der erfindungsgemäßen Schaltungsanordnung eine Vor spannungs stuf e 36 vorgesehen sein, die eine Vorspannung Vvs mit einem vorgegebenen Wert, beispielsweise VBE + 0,6 Volt, bezogen auf die Zwischenspannung Vzw, an eine vierte Anschlußklemme 37 abgibt.
Die von der erfinαungsgemäßen Vorrichtung erzeugten Ausgangsspannungen, wie die Zwischenspannung Vzw, die Spannung Vepi, die Vorspannung Vvs, dienen bevorzugt dazu, eine weitere Schaltungsanordnung spannungsfester gegenüber den von außen angelegten Spannungen Vpos, Vneg zu machen.
Eine mögliche nachgeschaltete Schaltungsanordnung, die einerseits den vollen Spannungshub (Vpos, Vneg) an ihre Ausgangsklemmen bringt und die andererseits in integrierter Form realisiert ist und deren Herstellungsprozeß für Sperrspannungen ausgelegt ist, die unterhalb der Spannungsdifferenz Vpos - Vneg liegen, ist in Fig. 5 angegeben.
Dort ist eine Kaskodestufe bestehend aus einem ersten Kaskodetransistor 41 und einem zweiten Kaskodetransistor 42 dargestellt. Der Kollektor des ersten Kaskodetransistors 41 ist mit einem ersten Ende eines Kollektorwiderstandes 43 verbunden, dessen zweites Ende zu einem ersten Versorgungsanschluß 44 führt, an dem die Spannung Vpos angelegt wird. Der erste Versorgungsanschluß 44 ist weiterhin mit dem Emitter eines ersten Treibertransistors 45 verbunden, dessen Basis zu einem Kaskodeeingangsanschluß 46 führt.
Der Kollektor des ersten Treibertransistors 45 ist mit dem Emitter eines zweiten Treibertransistors 47, der Basis des ersten Kaskodetransistörs 41 und der Basis eines weiteren Transistors 48 verbunden, die außerdem an dem Kollektor des Transistors 48 angeschlossen ist. Dessen Emitter ist zum einen mit einem zweiten Versorgungsanschluß 49 und mit einem Eingang eines Stromspiegels 50 verbunden. Dessen Ausgang führt zu der Basis-des zweiten Treibertransistors 47, dessen Kollektor an der Basis des zweiten Kaskodetransistors 42 und an ein erstes Ende eines Widerstandes 51 angeschlossen ist, dessen zweites Ende zu dem Emitter des Transistors 42 führt. Weiterhin ist der Emitter des Transistors 42 mit einem Ausgangsanschluß 52, an dem eine von der Eingsngsspannung Vein abhängige Ausgangsspannung Vaus zur Verfügung gestellt wird und einem ersten Ende eines Emitterwiderstands 53 verbunden, der aus einer Reihenschaltung der Widerstände 53a und 53b gebildet wird, und dessen zweites Ende zu einem dritten Versorgungsanschluß 54 führt, an dem die negative Spannung Vneg angelegt wird.
Die Widerstände 53a, 53b sind, wie in einer integrierten Schaltung üblich, derart gestaltet, daß Gebiete einer Basisdiffusion, die in einer Epitaxiewanne, auch "Box" genannt, eingebettet sind, die elektrischen Werte des jeweiligen Widerstandes bestimmen.
Die Epitaxiewanne 55 des Widerstandes 53b ist elektrisch mit einem vierten Versorgungsanschluß 56 verbunden, an den die Spannung Vepi angelegt wird.
An die Masse der Schaltungsanordnung nach Figur 5, die, wie bei einer integrierten Schaltung üblich, mit dem Substrat-/Iso- lationsanschluß identisch ist, wird die Zwischenspannung Vzw über den fünften Versorgungsanschluß 57 gelegt.
Die Zwischenspannung Vvz hat bevorzugt einen Wert, der im wesentlichen die Hälfte der Spannungen Vpos und Vneg beträgt, also
Vvz = 1/2 (Vpos - Vneg).
Folgende Gesichtspunkte sind bei der Schaltungsanordnung gemäß Figur 5 besonders wesentlich.
Da die Ausgangsspannung Vaus auch Werte annehmen kann, die im wesentlichen Vpos entsprechen, liegt dann an dem Emitterwiderstand 53 eine Spannungsdifferenz von angenähert Vpos - Vneg. Wie vorausgesetzt, liegt diese Spannungsdifferenz oberhalb zulässiger durch den Herstellungsprozeß vorgegebener Sperrspannungswerte, wie beispielsweise VCBO.
Damit der Emitterwiderstand 53 bei dem verwendeten Herstellungsprozeß dennoch die Spannungsdifferenz verarbeiten kann, wird er aufgeteilt in die beiden Widerstände 53a und 53b, die in diesem Ausführungsbeispiel die gleichen Widerstandswerte besitzen. Damit fällt an beiden Widerständen jeweils eine Spannung ab, die dem halben Spannungsdifferenzwert (Vpos Vneg) entspricht. Damit sichergestellt wird, daß die Epitaxiewanne 55 des Widerstandes 53b auf einem Spannungswert liegt, der sowohl zu der Spannung Vpos als auch zu der Spannung Vneg einen zulässigen Abstand hat, wird sie auf ein Potential entsprechend der Spannung Vepi gelegt. Die Spannung Vepi ist dabei so gewählt, daß zum einen die Differenz zu den Spannungen Vpos und Vneg nicht zu hoch ist und zum anderen ihr Wert nicht unterhalb der Zwischenspannung Vzw liegt, die an das Substrat angelegt ist.
Weiterhin ist wesentlich, daß an dem Kollektoranschluß und damit an der Epitaxiewanne des zweiten Kaskodetransistors 42 eine Spannung anliegt, die einen Wert hat, der oberhalb oder gleich dem der Substratspannung Vzw ist. Das wird erreicht durch die Vorspannung Vvs, die an dem zweiten Versorgungsanschluß 49 anliegt und die über die Basis-Emitter-Dioden der Transistoren 48, 41 zu dem Kollektoranschluß des Transistors 42 geführt wird, wo sie einen Wert größer dem der Substratspannung aufweist. Dadurch können parasitäre Effekte, wie ein Zünden eines parasitären Triacs, bestehend aus dem Substrat, dem Epitaxiegebiet von Transistor 42, de r Basis von Transistor 42 und dem Emitter von Transistor 42, vermieden werden.
Eine Variante der bisher beschriebenen Schaltungsanordnung der Figur 5 kann einen vierten Zenerblock 58 enthalten, wie er in Figur 5 gestrichelt eingezeichnet ist. Dieser hat einen ähnlichen Aufbau wie die bereits beschriebenen Zenerblöcke und besteht aus vier Zenertransistoren 58a, ..., 58d.
Durch den vierten Zenerblock wird eine Spannungsdifferenz zwischen dem Kollektor- und dem Basisgebiet des Transistors 42 auf einen Wert von 4 * Vzt begrenzt, wobei Vzt der Zenerspännung de r Transistoren 58a, ..., 58d entspricht.
Es sei an dieser Stelle jedoch nochmals darauf hingewiesen, daß die Verwendung de r erfindungsgemäße Vorrichtung zur Erzeugung einer Zwischenspannung nicht darauf beschränkt ist, die Spannungsfestigkeit einer integrierten Schaltung zu erhöhen, sondern daß es sich hierbei lediglich um eine bevorzugte Anwendung handelt.
Andererseits können die Zwischenspannungen, die zur Erhöhung der Spannungsfestigkeit eines Bauelementes, wie beispielsweise einer integrierten Schaltung, führen, auch von anderen geeigneten Vorrichtungen abgegeben werden.
Somit wird insgesamt eine Vorrichtung zur Erzeugung von Zwischenspannungen und eine bevorzugte Anwendung der erfindungsgemäßen Vorrichtung vorgestellt. Die erfindungsgemäße Vorrichtung gibt in einer ersten Version eine Zwischenspannung ab, deren Wert zwischen denen von außen angelegten Spannungen Vpos, Vneg liegt und die erzeugt wird durch einen Strom durch eine Anordnung aus Bauelementen, die die Funktion einer Zenerdiode realisieren (Zenerdiode 26; Zenerblock 26'), der von einer regelbaren Stromquelle eingeprägt wird. Die Stromquelle wird dabei in Abhängigkeit von Vergleichswerten angesteuert, die sich aus einem Vergleich einer Sollspannung (Sollwert) mit einer an einem Bauelement, das in Reihe geschaltet ist mit der Zenerdiode (bzw. dem Zenerblock) und der Stromquelle, abfallenden Spannung ergeben.
Weitere Versionen der erfindungsgemäßen Vorrichtung enthalten weitere Bauelemente und Blöcke, wodurch zusätzliche Spannungen erzeugt werden, deren Werte zwischen denen der außen angelegten Spannungen Vpos, Vneg liegen.
Die erfindungsgemäße Vorrichtung zeichnet sich bei geringer Verlustleistung durch gute dynamische Stabilität aus.
Bei einer bevorzugten Verwendung der erfindungsgemäßen Vorrichtung werden die erzeugten Spannungen bevorzugt an eine in integrierter Technik realisierten Schaltungsanordnung gelegt, genauer gesagt an einzelne Diffusionsbereiche, wodurch die Spannungsfestigkeit der integrierten Schaltung erhöht wird.
Zur Erhöhung der Spannungsfestigkeit werden sowohl einzelne Stufen, die Teil der Vorrichtung zur Erzeugung von Zwischenspannungen sind, als auch nachgeschaltete Stufen, entsprechend realisiert, wie beispielsweise durch Kaskadierung oder Reihenschaltung von Widerständen.
Sowohl bei den einzelnen Stufen der Vorrichtung zur Erzeugung von Zwischenspannungen, als auch bei den nachgeschalteten Stufen (Bauelementen) gilt es zu beachten, daß alle Schaltungsteile, die potentialmäßig unterhalb der Zwischenspannung Vzw betrieben werden, die entsprechenden Epitaxiegebiete (Kollek tor bei npn-Transistoren, Basis bei pnp-Transistoren, sowieBox für Widerstand) potentialmäbig über oder allenfalls auf der Zwischenspannung Vzw liegen.

Claims

Patentansprüche
1. Vorrichtung zur Erzeugung einer Zwischenspannung (Vzw), deren Spannungswert zwischen einer angelegten ersten Spannung (Vpos) und einer angelegten niedrigeren zweiten Spannung (Vneg) liegt, dadurch gekennzeichnet,
daß Mittel (22, 26; bzw. 26') vorgesehen sind, die einerseits in Abhängigkeit von dem Wert de r Differenz der angelegten Spannungen (Vpos, Vneg) ein Signal an einen ersten Eingang (23) einer Vergleichsstufe (24) abgeben und durch die andererseits ein Strom fließt, dessen Wert abhängig ist von der Differenz der angelegten Spannungen (Vpos, Vneg) und der vorgegeben wird durch eine Stromquelle (28), die angesteuert wird durch ein Ausgangssignal der Vergleichsstufe (24), an deren zweiten Eingang (25) ein von einer SolIwertstufe (21) abgegebenes Sollsignal anliegt und die das abgegebene Signal der Mittel (22, 26; bzw. 26') mit dem Sollsignal vergleicht, und
daß die erzeugte Zwischenspannung (Vzw) von dem Spannungsabfall an den Mitteln (22, 26; bzw. 26') abhängig ist.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß sie als Teil einer integrierten Schaltung, ausgebildet ist.
3. Vorrichtung nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Mittel (22, 26; bzw. 26'), die in Abhängigkeit von dem Wert der Differenz der angeleg ten Spannungen (Vpos, Vneg) ein Signal abgeben, weitere
Mittel enthalten,
- die die Funktion einer Zenerdiode mit vorgegebener Schwellspannung realisieren (26; 26'), und
die (22) mit den Mitteln (26; 26'), die die Funktion einer Zenerdiode realisieren, in Reihe geschaltet sind und durch die ein Strom fließt, wodurch eine Spannung verursacht wird, deren Wert ein Maß ist für das von den Mitteln (22, 26; bzw. 26') an den ersten Eingang (23) der Vergleichsstufe (24) abgegebene Signal.
4. Vorrichtung nach einem der Ansprüche 1 - 3, dadurch gekennzeichnet, daß weitere Mittel vorgesehen sind, die weitere Spannungen (Vepi, Vvs) erzeugen, deren Werte zwischen denen der angelegten Spannungen (Vpos, Vneg) liegen und die um vorgebene Werte von dem Wert der Zwischenspannung (Vzw) oder dem Wert einer der angelegten Spannungen (Vpos, Vneg) abweichen.
5. Vorrichtung nach einem der Ansprüche 1 - 4, dadurch gekennzeichnet, daß zumindest einzelne ihrer Stufen (24) als Kaskodestufe ausgebildet sind und daß bei keinem ihrer Epitaxigebiete das Potential unterhalb der Zwischenspannung (Vzw) liegt.
6. Vorrichtung nach einem der Ansprüche 1 - 5, dadurch gekennzeichnet, daß an Diffusionsbereiche einzelner ihrer Bauelemente (24b) eine der erzeugten Spannungen CVzw, Vepi, Vvs) angelegt ist, so daß die Spannungsfestigkeit der entsprechenden Stufe erhöht ist.
7. Verwendung der Vorrichtung nach einem der Ansprüche 1 - 6, dadurch gekennzeichnet, daß die Zwischenspannung CVzw) an Diffusionsbereiehe eines HaIbleiterbauelementes angelegt wird, so daß dieses HaIbleiterbauelement angelegte Spannungen verarbeiten kann, deren Differenzwert durch einen Herstellungsprozeß vorgegebene Sperrspannungswerte überschreitet.
8. Verwendung der Vorrichtung nach einem der Ansprüche 1 - 6, gemäß Anspruch 7, dadurch gekennzeichnet, daß die Zwischenspannung (Vzw) an einen Isolations-/Substratanschluß einer integrierten Schaltung angeschlossen wird.
9. Verwendung der Vorrichtung nach einem der Ansprüche 1 - 6, gemäß einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, daß die weiteren Spannungen (Vepi, Vvs) an weitere Diffusionsbereiche des HaIbleiterbauelementes angeschlossen werden, so daß einerseits Spannungsdifferenzen zwischen weiteren Diffusionsbereichen herabgestzt werden und daß andererseits parasitäre Effekte vermieden werden.
10. Verwendung der Vorrichtung nach einem der Ansprüche 1 - 6, gemäß einem der Anspruch 8 oder 9, dadurch gekennzeichnet, daß zumindest einzelne der Stufen einer nachgeschalteten Schaltung als Kaskodestufe realisiert sind (41, 42) und daß bei diesen das Potential keines ihrer Epitaxiegebiete unterhalb der Zwischenspannung (Vzw) liegt.
EP92919019A 1991-09-19 1992-09-07 Vorrichtung zur erzeugung von zwischenspannungen Expired - Lifetime EP0604485B1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4131170 1991-09-19
DE4131170A DE4131170A1 (de) 1991-09-19 1991-09-19 Vorrichtung zur erzeugung von zwischenspannungen
PCT/EP1992/002061 WO1993006541A1 (de) 1991-09-19 1992-09-07 Vorrichtung zur erzeugung von zwischenspannungen

Publications (2)

Publication Number Publication Date
EP0604485A1 true EP0604485A1 (de) 1994-07-06
EP0604485B1 EP0604485B1 (de) 1997-08-13

Family

ID=6440968

Family Applications (1)

Application Number Title Priority Date Filing Date
EP92919019A Expired - Lifetime EP0604485B1 (de) 1991-09-19 1992-09-07 Vorrichtung zur erzeugung von zwischenspannungen

Country Status (6)

Country Link
US (1) US5604428A (de)
EP (1) EP0604485B1 (de)
JP (1) JP3381919B2 (de)
DE (2) DE4131170A1 (de)
ES (1) ES2108133T3 (de)
WO (1) WO1993006541A1 (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19607802C2 (de) * 1996-03-01 1999-08-19 Temic Semiconductor Gmbh Schaltungsanordnung zum Erzeugen einer Versorgungsspannung
KR100400383B1 (ko) * 1996-03-07 2003-12-31 마츠시타 덴끼 산교 가부시키가이샤 기준 전압원 회로 및 전압 피드백 회로
DE19707422C1 (de) * 1997-02-25 1998-08-27 Telefunken Microelectron Verfahren zum Erzeugen einer Versorungsgleichspannung für eine Signalgebereinheit
EP0860762A3 (de) * 1997-02-25 1999-04-07 TEMIC TELEFUNKEN microelectronic GmbH Schaltungsanordnung und Verfahren zum Erzeugen einer Versorgungsgleichspannung
DE19707423C1 (de) * 1997-02-25 1998-08-13 Telefunken Microelectron Schaltungsanordnung zum Erzeugen einer Versorgungsspannung
EP2328056B1 (de) * 2009-11-26 2014-09-10 Dialog Semiconductor GmbH Spannungsregler mit niedrigem Spannungsverlust (LDO), Verfahren zur Bereitstellung eines LDO und Verfahren zur Bedienung eines LDO
US10739800B2 (en) * 2016-07-21 2020-08-11 Hewlett-Packard Development Company, L.P. Regulating an output power of a monitored electronic device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3577167A (en) * 1968-02-29 1971-05-04 Rca Corp Integrated circuit biasing arrangements
AT302488B (de) * 1970-12-14 1972-10-10 Eumig Schaltungsanordnung zur Spannungskonstanthaltung
US3754787A (en) * 1971-12-02 1973-08-28 W Garber Operating support for surgeons
US3887863A (en) * 1973-11-28 1975-06-03 Analog Devices Inc Solid-state regulated voltage supply
DE2437700B2 (de) * 1974-08-05 1979-04-12 Siemens Ag, 1000 Berlin Und 8000 Muenchen Schaltungsanordnung zum Konstanthalten wenigstens zweier, aus einer gemeinsamen Versorgungsgleichspannung abgeleiteten Teilspannungen
US4099775A (en) * 1976-10-07 1978-07-11 Hoover Ball And Bearing Company Chair control with tilt lock
US4323794A (en) * 1980-01-30 1982-04-06 Itt Industries, Inc. Bias voltage generator for a monolithic integrated circuit
DE3303618A1 (de) * 1983-02-03 1984-08-09 Robert Bosch Gmbh, 7000 Stuttgart Schaltungsanordnung zur spannungsregelung
DE3405661A1 (de) * 1984-02-17 1985-08-22 Robert Bosch Gmbh, 7000 Stuttgart Elektronischer spannungsregler
DE3625211A1 (de) * 1986-07-25 1988-02-04 Bosch Gmbh Robert Spannungsregler fuer einen generator
US4774452A (en) * 1987-05-29 1988-09-27 Ge Company Zener referenced voltage circuit
DE8817178U1 (de) * 1988-10-21 1993-11-04 Philips Patentverwaltung Gmbh, 20097 Hamburg Schaltungsanordnung zum Ableiten von Versorgungsgleichspannungen
DE3920279A1 (de) * 1989-06-21 1991-01-03 Licentia Gmbh Schaltungsanordnung zur erzeugung einer gleichbleibenden ausgangsgleichspannung aus einer veraenderlichen eingangsspannung

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See references of WO9306541A1 *

Also Published As

Publication number Publication date
JPH06510875A (ja) 1994-12-01
DE4131170A1 (de) 1993-03-25
US5604428A (en) 1997-02-18
EP0604485B1 (de) 1997-08-13
DE59208798D1 (de) 1997-09-18
WO1993006541A1 (de) 1993-04-01
JP3381919B2 (ja) 2003-03-04
ES2108133T3 (es) 1997-12-16

Similar Documents

Publication Publication Date Title
DE1901805A1 (de) Transistorverstaerker
DE3420068C2 (de)
DE3854006T2 (de) Generator von periodischen Signalen, insbesondere für Schaltnetzteile.
DE3402891A1 (de) Spannungs-stromkonverter hoher genauigkeit, insbesondere fuer niedrige versorgungsspannungen
DE69725277T2 (de) Rauscharmer Verstärker
EP0604485B1 (de) Vorrichtung zur erzeugung von zwischenspannungen
DE69216824T2 (de) Stromspiegel mit hoher Impedanz und Präzision
EP0174473B1 (de) Monolitisch integrierte Leistungsendstufe
DE19620839C2 (de) Operationsverstärker
DE2924171C2 (de)
DE3110355C2 (de) Gleichspannungsgenerator zur Lieferung einer temperaturabhängigen Ausgangs-Gleichspannung
DE3602551C2 (de) Operationsverstärker
DE2349462C3 (de) Stabilisationsschaltung für einen konstanten Strom
EP0904576B1 (de) Stromversorgungsschaltung
DE1763350A1 (de) Spannungsregler
DE3603799A1 (de) Stromspiegelschaltung
DE3243706C1 (de) ECL-TTL-Signalpegelwandler
DE2820416A1 (de) Schalterkeis
DE69108424T2 (de) Spannungsgesteuerter Widerstand.
EP0596061B1 (de) Stromspiegel mit wenigstens einem pnp-transistor
EP0277377A1 (de) Schaltungsanordnung zur Bildung eines begrenzten Stromes
DE3546204C2 (de) Monolithisch integrierte Signalverstärkersstufe mit hoher Ausgangsdynamik
DE3739872C2 (de)
WO1999059249A1 (de) Verfahren und vorrichtung zum umschalten eines feldeffekttransistors
DE3145771C2 (de)

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): DE ES FR GB IT

17P Request for examination filed

Effective date: 19940302

17Q First examination report despatched

Effective date: 19960126

GRAG Despatch of communication of intention to grant

Free format text: ORIGINAL CODE: EPIDOS AGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAH Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOS IGRA

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE ES FR GB IT

GBT Gb: translation of ep patent filed (gb section 77(6)(a)/1977)

Effective date: 19970814

REF Corresponds to:

Ref document number: 59208798

Country of ref document: DE

Date of ref document: 19970918

ET Fr: translation filed
REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2108133

Country of ref document: ES

Kind code of ref document: T3

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

26N No opposition filed
REG Reference to a national code

Ref country code: GB

Ref legal event code: IF02

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20090827

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20091006

Year of fee payment: 18

Ref country code: DE

Payment date: 20090922

Year of fee payment: 18

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20090916

Year of fee payment: 18

Ref country code: FR

Payment date: 20091021

Year of fee payment: 18

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20100907

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100907

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20110531

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 59208798

Country of ref document: DE

Effective date: 20110401

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100930

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20110401

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100907

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20111019

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20100908