EP0938751A1 - Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften - Google Patents

Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften

Info

Publication number
EP0938751A1
EP0938751A1 EP97910296A EP97910296A EP0938751A1 EP 0938751 A1 EP0938751 A1 EP 0938751A1 EP 97910296 A EP97910296 A EP 97910296A EP 97910296 A EP97910296 A EP 97910296A EP 0938751 A1 EP0938751 A1 EP 0938751A1
Authority
EP
European Patent Office
Prior art keywords
zone
semiconductor structure
region
structure according
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
EP97910296A
Other languages
English (en)
French (fr)
Inventor
Nando Kaminski
Horst Neubrand
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mercedes Benz Group AG
Original Assignee
DaimlerChrysler AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by DaimlerChrysler AG filed Critical DaimlerChrysler AG
Publication of EP0938751A1 publication Critical patent/EP0938751A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/211—Gated diodes
    • H10D12/212—Gated diodes having PN junction gates, e.g. field controlled diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/83—FETs having PN junction gate electrodes
    • H10D30/831—Vertical FETs having PN junction gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/871—Vertical FETs having Schottky gate electrodes 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/80—FETs having rectifying junction gate electrodes
    • H10D30/87—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET]
    • H10D30/873—FETs having Schottky gate electrodes, e.g. metal-semiconductor FETs [MESFET] having multiple gate electrodes

Definitions

  • the invention relates to a controllable semiconductor structure with improved switching properties.
  • JFET or MESFET contains a large number of component structures in which the transmission properties are controlled by the voltage-dependent expansion of one or more space charge zones (pn junction in the JFET, Schottky junction in the MESFET).
  • the basic structure was first proposed by W. Shockley: A Unipolar 'Field-Effec' Transistor, in Proceedings of the I.R.E., 1952.
  • W. von Münch Introduction to Semiconductor Technology, Teubner 1993, however, large parasitic capacitances (in particular input capacitance and feedback or Miller capacitance) occur, which lead to low cut-off frequencies for amplifiers and cause long switching times and thus large switching losses in switching applications. This applies e.g.
  • JFETs and MESFETs are usually produced on insulating or semi-insulating or insulated substrates (for example SOI technology or sapphire for silicon , highly compensated material for gallium arsenide, etc.).
  • the object of the invention is therefore to create a semiconductor structure with simple technological measures and with a few steps, which has a good blocking effect and enables higher cut-off frequencies and lower switching losses than conventional components.
  • FIG. 1 shows the basic structure
  • FIG. 2 shows a first embodiment (implantation)
  • FIG. 3 shows a second embodiment (epitaxy)
  • FIG. 4 shows a vertical component as a third embodiment
  • FIG. 5 shows the result of a simulation
  • Fig. 1 is a schematic sectional drawing of the structure according to the invention, which consists of a semiconductor region 101 of a first conductivity type as the base material, which is delimited in two places by non-contacting regions 102 and 103, which are called active and passive control zones, each of which is a blockable Transition with the semiconductor area 101 and are electrically contacted by the electrodes 104 and 105.
  • the two edges of 101 which are not delimited by the two control zones 102 and 103, are electrically contacted at least in regions by the electrodes 106 and 107.
  • the structure according to the invention has no electrically conductive path between the electrodes 106 and 107, which cannot be influenced by the zones 102 and 103.
  • the structure according to the invention is characterized in that the contacts 105 and 106 are electrically connected by a layer 108, while the contacts 104 and 105 can have different potentials in contrast to conventional structures, and in that the semiconductor material 101 has a band gap greater than 1. 2 eV (at room temperature).
  • the semiconductor material comes e.g. Gallium arsenide, the various polytypes of silicon carbide, gallium nitride, diamond and aluminum nitride in question.
  • Regions 102 and 103 can independently be made of the same semiconductor material as region 101, a different semiconductor than region 101, or a metal. If the zones 102 or 103 consist of semiconductor material, they must have the conductivity type opposite to the region 101. If they are made of metal, this metal must form a Schottky junction with the base material of area 101.
  • the extent of the space charge zone around the zone 102 can be controlled and thus the cross section of the conductive channel in the base material between the electrodes 106 and 107. If the voltage between the electrodes 104 and 106 becomes so great, that the space charge zones of the opposite regions 102 and 103 touch, the conductive channel between 106 and 107 is interrupted and the connection between them becomes high-resistance. In general, in this operating state a current flow between electrodes 104 and 105, which increases sharply with increasing voltage between electrodes 104 and 106, and thus via conductive connection 108 to electrode 106, will occur and possibly. lead to the destruction of the component or overloading the control generator.
  • the invention is based on the finding that the difference between the control voltage when the conductive channel is cut off and the control voltage when this current is used can be influenced by the bandgap of the semiconductor material in region 101.
  • the exact value of this control voltage difference is essentially determined by the energy gap of the semiconductor material, but also depends on other semiconductor properties, in particular the dielectric constant. Therefore, there is no clear connection between the control voltage difference and the band gap.
  • a semiconductor material with a larger band gap also tends to lead to a greater difference between the control voltage when the conductive channel is pinched off and the control voltage when the current is applied via the control connection.
  • the connection 108 can therefore only be used in connection with a correspondingly selected semiconductor material (wide band-gap material) and would lead, for example, to a high control power requirement or even to critical working conditions in the case of silicon.
  • the distance between the active control zone 102 and the passive control zone 103 must be so small or the doping of the base region 101 so low that the relaxation space charge zones are around the control zones 102 and 103 (ie without applying a control voltage between them touch electrodes 104 and 106).
  • the structure according to the invention forms an intermediate solution between JFET or MESFET, in which no control electrode may be short-circuited with the load circuit electrodes, and the so-called “current limiter”, in which all control electrodes are short-circuited with a load circuit electrode.
  • FCTh Field Controlled Thyristor
  • SITh Static Induction Thyristor
  • the structure can be used for the production of vertical components (see third embodiment).
  • FIG. 2 shows the structure of a lateral component which was produced by ion implantation.
  • Highly doped, n- or p-type SiC (214) is used as the starting material.
  • a 10 .mu.m thick, p-type SiC epitaxial layer is applied as a passive control zone 203 with a doping concentration of 10 cm " .
  • an n-type channel zone or a base region 201 with a doping concentration of 10 cm " is applied by nitrogen - Or phosphorus ion implantation generated.
  • the highly doped, n-conducting source and drain zones 212 and 213 are produced by nitrogen or phosphorus ion implantation in order to improve the electrical contacting of the base region 201.
  • the highly doped, p-conducting zones, active control zone 202 and contacting zone 211 are finally produced by aluminum or boron ion implantation.
  • the difference in the penetration of the ion implantation of 201 and 202 is approximately 0.4 ⁇ m.
  • the implants are then healed or activated by a temperature treatment, preferably between 1000 and 2000 ° C.
  • a silicon dioxide layer 210 is applied to passivate the surface. The masked etching of this oxide layer makes the active control zone 202 and the contacting zone 211, as well as the source and drain 212 and 213 accessible and then metallized, the zones 211 and 212 preferably being short-circuited by a metallization 209.
  • FIG. 3 shows the structure of a lateral component which was produced by a second epitaxy step.
  • Highly doped, n- or p-type SiC (region 314) serves as the starting material.
  • a 10 ⁇ m thick, p-type epitaxial layer 303 with a doping concentration of 10 cm ′′ and a 1 ⁇ m thick, n-type epitaxial layer 301 as base region for the channel zone with a doping concentration of 10 17 cm “3 are applied as a passive control zone.
  • the highly doped, p-type contacting zone 31 1 is produced by aluminum or boron ion implantation and extends from the surface through the base region 301.
  • the highly doped, n-conducting zones 312 and 313 are produced by nitrogen or phosphorus ion implantation in order to improve the electrical contacting of the source and drain to the base region 301 and its channel zone.
  • the 0.6 ⁇ m deep, highly doped, p-type active control zone 302 is generated by aluminum or boron ion implantation.
  • the implants are then healed or activated by a temperature treatment, preferably between 1000 and 2000 ° C.
  • a silicon dioxide layer 310 is applied to passivate the surface. Masked etching of this oxide layer makes the control zone 302 and the contacting zones 311, 312 and 313 accessible and then metallizes them, the zones 311 and 312 being short-circuited by the electrode 309.
  • the mode of operation of this component is analogous to that of the first exemplary embodiment.
  • the current densities are plotted against the control voltage, ie the voltage between the electrodes 304 and 309.
  • the load current in this example the current which flows from 313 to 312 at a fixed output voltage of 10V (between electrodes 307 and 309), is shown as a solid line.
  • the control current that is to say the current which undesirably flows via the control zone 302 to 303, is drawn as a dashed line.
  • FIG. 4 shows the structure of a vertical component according to the invention, which was produced by a second epitaxy step.
  • Highly doped, n-type SiC serves as the starting material.
  • a 10 ⁇ m thick, n-type epitaxial layer 415 with a doping concentration of 10 cm ′′ is applied to this substrate layer 414.
  • the 0.6 ⁇ m deep, highly doped, p-type passive control or shielding zone 403 is covered by aluminum or Boron ion implantation is generated and then cured or activated by a temperature treatment, preferably between 1000 and 2000 ° C.
  • a second, micron-thick, n-type epitaxial layer 401 with a doping concentration of 10 17 cm "3 is applied as the base region.
  • the highly doped, p-type contacting zone 411 is produced by aluminum or boron ion implantation and extends from the surface through the base region 401.
  • a window area is etched away, so that zone 403 is directly accessible from the surface.
  • the highly doped, n-type region 412 is produced by nitrogen or phosphorus ion implantation in order to improve the electrical contact to the base region 401.
  • the 0.6 ⁇ m deep, highly doped, p-type active control zone 402 is finally produced by aluminum or boron ion implantation.
  • the implants are then healed or activated by a temperature treatment, preferably between 1000 and 2000 ° C.
  • a silicon dioxide layer 410 is applied to passivate the surface.
  • the masked etching of this oxide layer makes the active control zone 402 and the contacting zones 411 and 412 accessible and then metallizes them, the zones 411 and 412 being short-circuited by 409.
  • electrode 407 is made by metallizing the back.
  • the special feature of this structure is the decoupling of the control area and the drift area, which enables them to be optimized separately.
  • the mode of operation of the control area (channel zone 401, active control zone 402 and passive control or shielding zone 403) is analogous to the structure of the first exemplary embodiment.
  • the drift zone 415 which must absorb the blocking voltage between the shielding zone 403 and the substrate 414 during operation.
  • the upper control area is shielded from the drift zone even with small blocking voltages, so that no potential penetration occurs. This makes this structure particularly suitable for high reverse voltages.

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

Bei einer steuerbaren Halbleiterstruktur mit einem Basisgebiet (101, 201, 301, 401), einem Source-Gebiet (106, 212, 312, 412) und einem Drain-Gebiet (107, 213, 313, 413), wobei im Basisgebiet zwischen Source und Drain ein leitfähiger Kanal vorhanden ist, ist vorgesehen, daß der Kanal von dazu parallel liegenden Gebieten, einer aktiven Steuerzone (102, 202, 302, 402) und einer gegenüberliegenden, passiven Steuerzone (103, 203, 303, 403), die jeweils einen sperrfähigen Übergang mit dem Basisgebiet (101, 201, 301, 401) bilden, abschnürbar ist. Weiter ist vorgesehen, daß eine leitfähige Verbindung (108, 209, 309, 409) zwischen der passiven Steuerzone (103, 203, 303, 403) und dem Source-Gebiet (106, 212, 312, 412) besteht, und daß das Halbleitermaterial des Basisgebiets (101, 201, 301, 401) einen Bandabstand von mehr als 1,2 eV aufweist.

Description

Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
Beschreibung
Die Erfindung betrifft eine steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften.
Unter der Bezeichnung JFET bzw. MESFET finden sich in der Literatur eine Vielzahl von Bau- elementstrukturen, bei denen die Durchlaßeigenschaften durch die spannungsabhängige Ausdehnung einer oder mehrerer Raumladungszonen (pn-Übergang beim JFET, Schottky-Übergang beim MESFET) gesteuert werden. Die Grundstruktur wurde zuerst von W. Shockley: A Unipolar 'Field-Effec ' Transistor, in Proceedings of the I.R.E., 1952 vorgeschlagen. In den Standardtechnologie-Umsetzungen wie sie bei W. von Münch, Einführung in die Halbleitertechnologie, Teubner 1993 beschrieben sind, treten jedoch große parasitäre Kapazitäten (insbesondere Eingangskapazität und Rückwirk- bzw. Miller-Kapazität) auf, die bei Verstärkern zu niedrigen Grenzfrequenzen führen und in Schaltanwendungen lange Schaltzeiten und damit große Schaltverluste verursachen. Dieses gilt z.B. auch für hochsperrende JFETs nach dem RESURF-Prinzip, wie es beispielsweise in der US-PS 4,422,089 beschrieben wird, bei denen die Feldstärkespitzen an der Bauelementoberfläche durch geeignete Wahl von Dotierung und Tiefe der lateralen Driftzone verringert werden.
Es ist aus Lehrbüchern, wie beispielsweise R. Paul: Elektronische Halbleiterbauelemente, Teubner, 1989 bekannt, daß zur Minimierung der parasitären Kapazitäten JFETs und MESFETs übli- cherweise auf isolierenden bzw. semiisolierenden oder isolierten Substraten hergestellt werden (z.B. SOI-Technik oder Saphir bei Silizium, hoch kompensiertes Material bei Galliumarsenid, etc.).
Diese Techniken haben die folgenden Nachteile: 1) Durch das isolierende bzw. semiisolierende oder isolierte Substrat kann kein Stromfluß in vertikaler Richtung stattfinden. Mit diesem Verfahren lassen sich daher keine vertikalen Bauelemente herstellen, wodurch die Verwendung für Leistungsbauelemente eingeschränkt ist. 2) Die Herstellung von Wafern mit isolierendem oder isoliertem Substrat ist aufwendig und teuer. Zusätzlich können bei der weiteren Prozessierung Probleme, z.B. durch Temperaturbeschränkungen, auftreten. 3) Bei Halbleitern, die sich nicht durch Kompensation semiisolierend machen lassen, muß ein zweites Material als Isolator verwendet werden. Das führt einerseits durch unterschiedliche thermische Ausdehnungskoeffizienten zu Verspannungen und andererseits durch die im allgemeinen geringere Wärmeleitfähigkeit des Isolators zu stärkerer Eigenerwärmung der Bauelemente. Außerdem ist die Kristallqualität der aktiven Halbleiter- Schicht bei heteroepitaktischer Herstellung auf einem Isolator durch Gitterfehlanpassung häufig schlechter als bei homoepitaktisch hergestellten Schichten.
4) Die Isolationstechnik läßt sich nur bei dünnen Isolatorschichten mit der RESURF- Technik vereinbaren, wodurch wiederum die parasitären Kapazitäten größer werden.
Der Erfindung liegt daher die Aufgabe zugrunde, durch einfache technologische Maßnahmen und mit wenigen Schritten eine Halbleiterstruktur zu schaffen, die gute Sperrwirkung aufweist und höhere Grenzfrequenzen und geringere Schaltverluste als herkömmliche Bauelemente ermöglicht.
In der Zeichnung sind Ausführungsbeispiele der Erfindung dargestellt, die nachstehend beschrieben werden.
Dabei zeigt:
Fig. 1 die Grundstruktur Fig. 2 ein erstes Ausführungsbeispiel (Implantation) Fig. 3 ein zweites Ausführungsbeispiel (Epitaxie) Fig. 4 ein vertikales Bauelement als drittes Ausführungsbeispiel und Fig. 5 das Ergebnis einer Simulation
Fig. l ist eine schematische Schnittzeichnung der erfindungsgemäßen Struktur, die aus einem Halbleitergebiet 101 eines ersten Leitfähigkeitstyps als Basismaterial besteht, das an zwei Stellen von sich nicht berührenden Gebieten 102 und 103 begrenzt wird, welche aktive und passive Steuerzone genannt werden, die jeweils einen sperrfähigen Übergang mit dem Halbleitergebiet 101 bilden und von den Elektroden 104 und 105 elektrisch kontaktiert sind. Außerdem sind die beiden nicht von den beiden Steuerzonen 102 und 103 begrenzten Ränder von 101 zumindest bereichsweise von den Elektroden 106 und 107 elektrisch kontaktiert. In der dritten Dimension besitzt die erfindungsgemäße Struktur keinen elektrisch leitfähigen Pfad zwischen den Elektroden 106 und 107, der nicht durch die Zonen 102 und 103 beeinflußt werden kann. Die erfindungsgemäße Struktur ist dadurch gekennzeichnet, daß die Kontakte 105 und 106 durch eine Schicht 108 elektrisch verbunden sind, während die Kontakte 104 und 105 im Gegensatz zu herkömmlichen Strukturen verschiedenes Potential haben können, und daß das Halbleitermateri- al 101 einen Bandabstand größer als 1,2 eV (bei Raumtemperatur) aufweist.
Als Halbleitermaterial kommen z.B. Galliumarsenid, die verschiedenen Polytypen von Siliziumkarbid, Galliumnitrid, Diamant und Aluminiumnitrid in Frage.
Die Gebiete 102 und 103 können unabhängig voneinander aus dem gleichen Halbleitermaterial wie das Gebiet 101, einem anderen Halbleiter als das Gebiet 101 oder aus einem Metall bestehen. Bestehen die Zonen 102 oder 103 aus Halbleitermaterial, so müssen sie den zu dem Gebiet 101 entgegegesetzten Leitfähigkeitstyp besitzen. Bestehen sie aus Metall, so muß dieses Metall einen Schottky-Übergang mit dem Basismaterial des Gebiets 101 bilden.
Durch das Anlegen einer Spannung zwischen den Elektroden 104 und 106 läßt sich die Ausdehnung der Raumladungszone um die Zone 102 steuern und damit der Querschnitt des leitfähigen Kanals im Basismaterial zwischen den Elektroden 106 und 107. Wird die Spannung zwischen den Elektroden 104 und 106 so groß, daß sich die Raumladungszonen der gegenüberliegenden Gebiete 102 und 103 berühren, so wird der leitfähige Kanal zwischen 106 und 107 unterbrochen und die Verbindung dazwischen wird hochohmig. Im allgemeinen wird in diesem Betriebszustand ein mit weiter steigender Spannung zwischen den Elektroden 104 und 106 stark überproportional anwachsender Stromfluß zwischen den Elektroden 104 und 105 und damit über die leitende Verbindung 108 zur Elektrode 106 auftreten und u.U. zur Zerstörung des Bauelements oder zur Überlastung des Steuergenerators führen.
Die Erfindung beruht dagegen auf der Erkenntnis, daß die Differenz zwischen der Steuerspannung bei Abschnürung des leitfähigen Kanals und der Steuerspannung beim Einsetzten dieses Stroms durch den Bandabstand des Halbleitermaterials im Gebiet 101 beeinflußt werden kann. Der genaue Wert dieser Steuerspannungsdifferenz wird bei gegebener Struktur und Dotierung zwar im wesentlichen von der Energielücke des Halbleitermaterials bestimmt, hängt darüberhin- aus aber auch von anderen Halbleitereigenschaften, insbesondere der Dielektrizitätszahl, ab. Da- her läßt sich kein eindeutiger Zusammenhang zwischen Steuerspannungsdifferenz und Bandabstand angeben. Wie durch Simulationen gefunden wurde, führt jedoch ein Halbleitermaterial mit größerem Bandabstand tendenziell auch zu einer größeren Differenz zwischen Steuerspannung bei Abschnürung des leitfähigen Kanals und der Steuerspannung beim Einsetzen des Stroms über den Steueranschluß. Die Verbindung 108 kann also nur im Zusammenhang mit einem entspre- chend ausgewählten Halbleitermaterial (wide band-gap material) zur Anwendung kommen und würde z.B. bei Silizium zu einem hohen Steuerleistungsbedarf oder sogar zu kritischen Arbeitzuständen führen.
Bei den bisherigen Strukturen läßt sich dieser große Steuerleistungbedarf nur mit einem Kurz- Schluß zwischen den Elektroden 104 und 105 der Steuerzonen vermeiden, wodurch sich die Verbindung 108 verbietet und die parasitären Kapazitäten sehr groß werden. Bei der erfindungsgemäßen Struktur lassen sich dagegegen die parasitären Kapazitäten zwischen den Elektroden 104 und 106 (minimale Eingangskapazität) bzw. zwischen 104 und 107 (Rückwirkkapazität) im wesentlichen durch eine kleine Ausdehnung des Gebiets 102 der aktiven Steuerzone minimieren. Die Kapazität zwischen den Elektroden 105 und 106 ist durch die Verbindung 108 praktisch kurzgeschlossen und damit nahezu wirkungslos. Die Kapazität zwischen der Elektrode 105 der passiven Steuerzone 103 und der Drain-Elektrode 107 ist für die meisten Anwendung unbedeutend, da sie hier vom daran angeschlossenen Lastkreis und nicht wie bei herkömmlichen Strukturen vom Steuerkreis umgeladen wird.
Neben der oben beschriebenen Struktur, bei der ohne das Anlegen einer Steuerspannung ein leitfähiger Kanal zwischen den Elektroden 106 der Source und 107 (Drain) besteht, also Strom fließen kann („normally-on"), läßt sich durch geeignetes Design auch eine „normally-off ' Struktur erzeugen. Dazu muß der Abstand der aktiven Steuerzone 102 von der passiven Steuerzone 103 so klein bzw. die Dotierung des Basisgebiets 101 so niedrig gewählt werden, daß sich die Ruheraumladungszonen um die Steuerzonen 102 und 103 (also ohne Anlegen einer Steuerspannung zwischen den Elektroden 104 und 106) bereits berühren. Insgesamt gesehen bildet die erfindungsgemäße Struktur eine Zwischenlösung zwischen JFET bzw. MESFET, bei denen keine Steuerelektrode mit den Lastkreiselektroden kurzgeschlossen sein darf, und dem sogenannten „current-limiter", bei dem alle Steuerelektroden mit einer Last- kreiselektrode kurzgeschlossen sind.
Eine weitere vom sogenannten FCTh (Field Controlled Thyristor) bzw. SITh (Static Induction Thyristor) abgeleitete Variante der erfindungsgemäßen Struktur, besitzt eine der Drain-Elektrode 107 vorgelagerte Halbleiterzone 100, die einen zum Basisgebiet 101 entgegengesetzten Leitfä- higkeitstyp aufweist. Bei einem Stromfluß zwischen den Elektroden von Source und Drain (107 und 106) über diese Zone werden Minoritätsträger in das Basisgebiet 101 injiziert, wodurch sich dort die Leitfähigkeit erhöht. Da mindestens die Schwellenspannung des Übergangs zwischen dem Gebiet 101 und der zusätzlichen Zone 100 überwunden werden muß, eignet sich diese Struktur vor allem für hochsperrende Bauelemente. Außerdem kann zwischen dieser zusätzlichen Zone und dem Gebiet 101 noch eine weitere Zone 116 liegen, die den gleichen Leitfähigkeitstyp wie das Gebiet 101, aber eine höhere Dotierung besitzt. Durch diese Zone wird die Sperrfähigkeit des Bauelements verbessert.
Aus der Erfindung ergeben sich folgende Vorteile:
1) Die Struktur kann für die Herstellung vertikaler Bauelemente verwendet werden (siehe drittes Ausführungsbeispiel).
2) Als Ausgangsmaterial zur Herstellung dieser Struktur werden keine speziellen Wafer oder Technologieschritte benötigt (siehe Ausführungsbeispiele) 3) Es sind keine hohen thermischen Widerstände durch zusätzliche Isolatorschichten vorhanden. Dadurch tritt nur eine vergleichsweise geringe Eigenerwärmung auf.
4) Volle Kompatibilität mit der RESURF-Technik und damit auch für hochsperrende Bauelemente geeignet.
5) Die parasitären Kapazitäten lassen sich durch Layout bzw. technologische Maßnahmen sehr klein machen oder spielen für den Betrieb nur eine untergeordnete Rolle bzw. entfallen sogar ganz. Dadurch werden höhere Grenzfrequenzen bzw. geringere Schaltverluste erzielt. Beispiel 1:
Fig.2 zeigt die Struktur eines lateralen Bauelements, das durch Ionenimplantation hergestellt wurde. Als Ausgangsmaterial dient hochdotiertes, n- oder p-leitendes SiC (214). Darauf wird eine lOμm dicke, p-leitende SiC-Epitaxieschicht als passive Steuerzone 203 mit einer Dotie- rungskonzentration von 10 cm" aufgebracht. In dieser Schicht wird eine n-leitende Kanalzone bzw. ein Basisgebiet 201 mit einer Dotierungskonzentration von 10 cm" durch Stickstoff- oder Phosphor-Ionenimplantation erzeugt. In diesem Gebiet 201 werden die hochdotierten, n- leitenden Source- und Drain- Zonen 212 und 213 durch Stickstoff- oder Phosphor- Ionenimplantation hergestellt, um die elektrische Kontaktierung des Basisgebiets 201 zu verbessern. Durch Aluminium- oder Bor-Ionenimplantation werden schließlich die hochdotierten, p- leitenden Zonen, aktive Steuerzone 202 und die Kontaktierungszone 211 erzeugt. Der Unterschied in der Eindringweite der Ionenimplantation von 201 und 202 beträgt ca. 0,4μm. Anschließend werden die Implantationen durch eine Temperaturbehandlung vorzugsweise zwischen 1000 und 2000°C ausgeheilt bzw. aktiviert. Zur Passivierung der Oberfläche wird eine Siliziumdioxidschicht 210 aufgebracht. Durch maskiertes Ätzen dieser Oxidschicht werden die aktive Steuerzone 202 und die Kontaktierungszone 211, sowie Source- und Drain 212 und 213 zugänglich gemacht und anschließend metallisiert, wobei die Zonen 211 und 212 vorzugsweise durch eine Metallisierung 209 kurzgeschlossen werden.
Wird bei dem so hergestellten Bauelement an der Drain-Elektrode 207 ein gegenüber der Elektrode 209 positives Potential angelegt, dann fließt ohne eine Potentialdifferenz zwischen den Elektroden 204 und 209 ein Strom von 207 nach der Elektrode 209 („normally-on"). Durch Anlegen eines gegenüber der Elektrode 209 negativen Potentials an der Elektrode 204 der aktiven Steuerzone 202 kann die Raumladungszone im Gebiet um 202 vergrößert und damit der Stromfluß zwischen den Elektroden 207 und 209 verringert werden. Durch Anlegen eines gegenüber der Elektrode 209 positiven Potentials an die Elektrode 204 wird die Raumladungszone um das Gebiet der aktiven Steuerzone 202 herum verkleinert und der Strom zwischen den Elektroden 207 und 209 nimmt zu. Handelt es sich bei der Sperrschicht zwischen der aktiven Steuerzone 202 und der Basis 201 um einen pn-Übergang, so kann bei Überschreiten der Schwellenspannung die Leitfähigkeit im Kanalgebiet der Basis 201 durch Minoritätsladungsträgerinjektion noch verbessert werden (Leitfähigkeitsmodulation). Beispiel 2:
Fig.3 zeigt die Struktur eines lateralen Bauelements, das durch einen zweiten Epitaxieschritt hergestellt wurde. Als Ausgangsmaterial dient hochdotiertes, n- oder p-leitendes SiC (Gebiet 314). Darauf wird als passive Steuerzone eine lOμm dicke, p-leitende Epitaxieschicht 303 mit einer Dotierungskonzentration von 10 cm" und eine lμm dicke, n-leitende Epitaxieschicht 301 als Basisgebiet für die Kanalzone mit einer Dotierungskonzentration von 1017cm"3 aufgebracht. Zur Kontaktierung der Schicht 303 wird durch Aluminium- oder Bor-Ionenimplantation die hochdotierte, p-leitende Kontaktierungszone 31 1 erzeugt, die von der Oberfläche her durch das Basisge- biet 301 hindurchreicht. Im Basisgebiet 301 werden die hochdotierten, n-leitenden Zonen 312 und 313 durch Stickstoff- oder Phosphor-Ionenimplantation hergestellt, um die elektrische Kontaktierung von Source und Drain zum Basisgebiet 301 und seiner Kanalzone zu verbessern. Durch Aluminium- oder Bor-Ionenimplantation wird schließlich die 0,6μm tiefe, hochdotierte, p- leitende aktive Steuerzone 302 erzeugt. Anschließend werden die Implantationen durch eine Temperaturbehandlung vorzugsweise zwischen 1000 und 2000°C ausgeheilt bzw. aktiviert. Zur Passivierung der Oberfläche wird eine Siliziumdioxidschicht 310 aufgebracht. Durch maskiertes Ätzen dieser Oxidschicht werden die Steuerzone 302 und die Kontaktierungszonen 311, 312 und 313 zugänglich gemacht und anschließend metallisiert, wobei die Zonen 311 und 312 durch die Elektrode 309 kurzgeschlossen werden. Die Funktionsweise dieses Bauelements ist analog zu der des ersten Ausführungsbeispiels.
Fig.5 zeigt die anhand von Simulationen ermittelten Stromdichten, die an einem Bauelement mit der in diesem Ausführungsbeispiel genannten Struktur, Dotierung etc., aber unterschiedlichen Halbleitermaterialien (Germanium, Silizium, 6H-Siliziumkarbid) auftreten. Die Stromdichten sind dabei über der Steuerspannung, also der Spannung zwischen den Elektroden 304 und 309 aufgetragen. Der Laststrom, also in diesem Beispiel der Strom, der bei einer festen Ausgangspannung von 10V (zwischen den Elektroden 307 und 309) von 313 nach 312 fließt, ist jeweils als durchgezogene Linie dargestellt. Dagegen ist der Steuerstrom, also der Strom, der unerwünschterweise über die Steuerzone 302 nach 303 fließt, als gestrichelte Linie gezeichnet.
Die Probleme, die sich bei einem Halbleitermaterial mit kleinem Bandabstand ergeben, lassen sich sehr gut am Beispiel des Germanium-Bauelements ablesen (Bandabstand von Germanium bei Raumtemperatur: EG(300K) = 0,66 eV). Wird z.B. eine Stromdichte von 10"2 Acm"2 als un- schädlich für den Steuergenerator und als ausreichend klein für den „Aus"-Zustand des Lastkreises definiert, so kann das Germanium-Bauelement nicht verwendet werden. Bereits bei einer Stromdichte von ca. 0,1 Acm" ist der Steuerstrom genauso groß wie der Laststrom und steigt etwa exponentiell mit der Steuerspannung weiter an. Das Silizium-Bauelement (Silizium: EG(300K) = 1,12 eV) weist dagegen bereits eine Spannungsdifferenz von knapp einem Volt auf, was für einen sicheren Betrieb jedoch bei weitem nicht ausreicht. Erst durch die Verwendung von Siliziumkarbid (in diesem Fall der 6H-Polytyp mit EG(300K) ~ 3 eV) wird die Spannungsdifferenz auf über 4,5V vergrößert, wodurch sich ein sicherer Betrieb gewährleisten läßt.
Beispiel 3:
Fig.4 zeigt die Struktur eines erfindungsgemäßen vertikalen Bauelements, das durch einen zweiten Epitaxieschritt hergestellt wurde. Als Ausgangsmaterial dient hochdotiertes, n-leitendes SiC. Auf diese Substratschicht 414 wird eine lOμm dicke, n-leitende Epitaxieschicht 415 mit einer Dotierungskonzentration von 10 cm" und aufgebracht. In dieser Epitaxieschicht wird die 0,6μm tiefe, hochdotierte, p-leitende passive Steuer- bzw. Abschirmzone 403 durch Aluminium- oder Bor-Ionenimplantation erzeugt und anschließend durch eine Temperaturbehandlung vorzugsweise zwischen 1000 und 2000°C ausgeheilt bzw. aktiviert. Darauf wird eine zweite lμm dicke, n- leitende Epitaxieschicht 401 mit einer Dotierungskonzentration von 1017cm"3 als Basisgebiet aufgebracht. Zur Kontaktierung der Zone 403 wird durch Aluminium- oder Bor- Ionenimplantation die hochdotierte, p-leitende Kontaktierungszone 411 erzeugt, die von der Oberfläche her durch das Basisgebiet 401 hindurchreicht. In einer weiteren Ausführungsform zum Herstellen einer Kontaktierungszone wird ein Fensterbereich weggeätzt, so daß die Zone 403 direkt von der Oberfläche zugänglich ist. Im Gebiet 401 wird die hochdotierte, n-leitende Zone 412 durch Stickstoff- oder Phosphor-Ionenimplantation hergestellt, um die elektrische Kontaktierung zum Basisgebiet 401 zu verbessern. Durch Aluminium- oder Bor- Ionenimplantation wird schließlich die 0,6μm tiefe, hochdotierte, p-leitende aktive Steuerzone 402 erzeugt. Anschließend werden die Implantationen durch eine Temperaturbehandlung vorzugsweise zwischen 1000 und 2000°C ausgeheilt bzw. aktiviert. Zur Passivierung der Oberfläche wird eine Siliziumdioxidschicht 410 aufgebracht. Durch maskiertes Ätzen dieser Oxidschicht werden die aktive Steuerzone 402 und die Kontaktierungszonen 411 und 412 zugänglich gemacht und anschließend metallisiert, wobei die Zonen 411 und 412 durch 409 kurzgeschlossen werden. Außerdem wird die Elektrode 407 durch Metallisierung der Rückseite hergestellt. Das besondere Kennzeichen dieser Struktur ist die Entkopplung von Steuerbereich und Driftbereich, woduch diese getrennt optimiert werden können. Die Funktionsweise des Steuerbereichs (Kanalzone 401, aktive Steuerzone 402 und passive Steuer- bzw. Abschirmzone 403) ist analog zu der Struktur des ersten Ausführungsbeispiels. Zusätzlich ist jedoch die Driftzone 415 vorhanden, die im Betrieb die Sperrspannung zwischen Abschirmzone 403 und Substrat 414 aufnehmen muß. Durch den schmalen Verbindungsbereich (bei o.g. Weiten z.B. 2μm) zwischen zwei Abschirmzonen 403 tritt schon bei kleinen Sperrspannungen eine Abschirmung des oberen Steuerbereichs von der Driftzone ein, so daß kein Potential durchgriff auftritt. Dadurch ist diese Struktur besonders für hohe Sperrspannungen geeignet.

Claims

Patentansprüche
1. Steuerbare Halbleiterstruktur mit einem Basisgebiet (101, 201, 301, 401), einem Source- Gebiet (106, 212, 312, 412) und einem Drain-Gebiet (107, 213, 313, 413), wobei im Basisgebiet zwischen Source und Drain ein leitfähiger Kanal vorhanden ist, dadurch gekennzeichnet, daß der Kanal von dazu parallel liegenden Gebieten, einer aktiven Steuerzone (102, 202,
302, 402) und einer gegenüberliegenden, passiven Steuerzone (103, 203, 303, 403), die jeweils einen sperrfähigen Übergang mit dem Basisgebiet (101, 201, 301, 401) bilden, abschnürbar ist, daß eine leitfähige Verbindung (108, 209, 309, 409) zwischen der passiven Steuerzone (103, 203, 303, 403) und dem Source-Gebiet (106, 212, 312, 412) besteht, und daß das Halbleitermaterial des Basisgebiets (101, 201, 301, 401) einen Bandabstand von mehr als 1,2 eV aufweist.
2. Halbleiterstruktur nach Anspruch 1 , dadurch gekennzeichnet, daß Source- (106, 212, 312, 412) und Draingebiet '(107, 213, 313, 413) auf gegenüberliegenden Flächen angeordnet sind.
3. Halbleiterstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und die Draingebiet auf der gleichen Fläche des Halbleiterbauelements angeordnet sind wie die aktive Steuerzone (102, 202, 302, 402).
4. Halbleiterstruktur nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die aktive Steuerzone (102, 202, 302, 402) und die passiven Steuerzone (103, 203,
303, 403) sich auf Potentialen befinden, die jeweils unabhängig voneinander wählbar sind.
5. Halbleiterstruktur nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß als Halbleitermaterial Galhumarsenid, die verschiedenen Polytypen von Siliziumkarbid, Galliumnitrid, Diamant, Aluminiumnitrid, allein oder in Kombination vorgesehen sind.
6. Halbleiterstruktur nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die aktive oder passive Steuerzone unabhängig voneinander aus dem gleichen Halbleitermaterial wie das Basisgebiet (101, 201, 301, 401), einem davon verschiedenen Halbleitermaterial oder aus einem Metall bestehen.
7. Halbleiterstruktur nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß durch Anlegen einer Spannung zwischen Source und der Elektrode der aktiven Steu- erzone (102, 202, 302, 402) die Ausdehnung der Raumladungszone in der Basis steuerbar ist.
8. Halbleiterstruktur nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß der Drain-Elektrode (107) eine Halbleiterzone (100) vorgelagert ist, die einen zum
Basisgebiet (101) entgegengesetzten Leitfähigkeitstyp aufweist.
9. Halbleiterstruktur nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß zwischen Basisgebiet (101) und der Drainzone (100) noch eine weitere Zone (116) angeordnet ist, die den gleichen Leitfähigkeitstyp wie das Basisgebiet (101) aber eine höhere Dotierung aufweist.
10. Halbleiterstruktur nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß durch Wahl des Halbleitermaterials sich die Steuerspannungsdifferenz, die zwischen der Abschnürung des leitfähigen Kanals und dem Einsetzen eines Steuerstroms besteht, mit dem Bandabstand vergrößert.
EP97910296A 1996-10-29 1997-09-17 Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften Withdrawn EP0938751A1 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19644821 1996-10-29
DE19644821A DE19644821C1 (de) 1996-10-29 1996-10-29 Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
PCT/EP1997/005080 WO1998019342A1 (de) 1996-10-29 1997-09-17 Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften

Publications (1)

Publication Number Publication Date
EP0938751A1 true EP0938751A1 (de) 1999-09-01

Family

ID=7810244

Family Applications (1)

Application Number Title Priority Date Filing Date
EP97910296A Withdrawn EP0938751A1 (de) 1996-10-29 1997-09-17 Steuerbare halbleiterstruktur mit verbesserten schalteigenschaften

Country Status (5)

Country Link
US (1) US6285046B1 (de)
EP (1) EP0938751A1 (de)
JP (1) JP2001521677A (de)
DE (1) DE19644821C1 (de)
WO (1) WO1998019342A1 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011279A (en) * 1997-04-30 2000-01-04 Cree Research, Inc. Silicon carbide field controlled bipolar switch
US6281521B1 (en) 1998-07-09 2001-08-28 Cree Research Inc. Silicon carbide horizontal channel buffered gate semiconductor devices
DE19839969C2 (de) * 1998-09-02 2003-02-27 Infineon Technologies Ag Siliziumcarbid-Junction-Feldeffekttransistor
US6686616B1 (en) 2000-05-10 2004-02-03 Cree, Inc. Silicon carbide metal-semiconductor field effect transistors
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
JP3812421B2 (ja) * 2001-06-14 2006-08-23 住友電気工業株式会社 横型接合型電界効果トランジスタ
US6906350B2 (en) 2001-10-24 2005-06-14 Cree, Inc. Delta doped silicon carbide metal-semiconductor field effect transistors having a gate disposed in a double recess structure
US6956239B2 (en) * 2002-11-26 2005-10-18 Cree, Inc. Transistors having buried p-type layers beneath the source region
JP2004200391A (ja) 2002-12-18 2004-07-15 Hitachi Ltd 半導体装置
US7026669B2 (en) * 2004-06-03 2006-04-11 Ranbir Singh Lateral channel transistor
US7265399B2 (en) 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US7348612B2 (en) 2004-10-29 2008-03-25 Cree, Inc. Metal-semiconductor field effect transistors (MESFETs) having drains coupled to the substrate and methods of fabricating the same
US7326962B2 (en) 2004-12-15 2008-02-05 Cree, Inc. Transistors having buried N-type and P-type regions beneath the source region and methods of fabricating the same
US8203185B2 (en) 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
US7402844B2 (en) 2005-11-29 2008-07-22 Cree, Inc. Metal semiconductor field effect transistors (MESFETS) having channels of varying thicknesses and related methods
US7449762B1 (en) 2006-04-07 2008-11-11 Wide Bandgap Llc Lateral epitaxial GaN metal insulator semiconductor field effect transistor
US7646043B2 (en) 2006-09-28 2010-01-12 Cree, Inc. Transistors having buried p-type layers coupled to the gate

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427164A (ja) * 1990-04-12 1992-01-30 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびに該装置を用いたフラッシュ制御装置
US5151762A (en) * 1990-04-12 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, fabricating method thereof and flash control device using the semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3254280A (en) * 1963-05-29 1966-05-31 Westinghouse Electric Corp Silicon carbide unipolar transistor
NL7904200A (nl) * 1979-05-29 1980-12-02 Philips Nv Lagenveldeffecttransistor.
NL187415C (nl) * 1980-09-08 1991-09-16 Philips Nv Halfgeleiderinrichting met gereduceerde oppervlakteveldsterkte.
JPS5965486A (ja) * 1982-10-06 1984-04-13 Matsushita Electronics Corp 接合型電界効果トランジスタ
DE4430732C2 (de) * 1994-08-30 1998-07-02 Daimler Benz Ag Vertikaler Feldeffekt-Transistor hoher Leistung und Verfahren zu dessen Herstellung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0427164A (ja) * 1990-04-12 1992-01-30 Mitsubishi Electric Corp 半導体装置およびその製造方法ならびに該装置を用いたフラッシュ制御装置
US5151762A (en) * 1990-04-12 1992-09-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device, fabricating method thereof and flash control device using the semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of WO9819342A1 *

Also Published As

Publication number Publication date
US6285046B1 (en) 2001-09-04
DE19644821C1 (de) 1998-02-12
JP2001521677A (ja) 2001-11-06
WO1998019342A1 (de) 1998-05-07

Similar Documents

Publication Publication Date Title
EP0886883B1 (de) Elektronische einrichtung zum schalten elektrischer ströme, für hohe sperrspannungen und mit geringen durchlassverlusten
DE69414311T2 (de) Halbleiteranordnung mit einer Bipolarfeldeffektanordnung mit isoliertem Gate
DE19644821C1 (de) Steuerbare Halbleiterstruktur mit verbesserten Schalteigenschaften
DE4100444C2 (de)
EP1097481B1 (de) Leistungshalbleiterbauelement für hohe sperrspannungen
EP1303883B1 (de) Halbleiteraufbau mit vergrabenem inselgebiet und kontaktgebiet
DE102009018054B4 (de) Lateraler HEMT und Verfahren zur Herstellung eines lateralen HEMT
EP0772889B1 (de) Halbleiterbauelement mit hochsperrendem randabschluss
DE69316256T2 (de) Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium
EP0748520B1 (de) Mis-struktur auf siliciumcarbid-basis mit hoher latch-up-festigkeit
EP1018163A1 (de) Halbleiterbauelement mit einer driftzone
DE69615916T2 (de) Spannungsbegrenzter Leistungs-Anreicherungs-MOSFET
DE112021003124T5 (de) Halbleitereinheit
EP1097482A1 (de) J-fet-halbleiteranordnung
DE102019008556A1 (de) Feldeffekttransistorstruktur mit isoliertem Gate mit abgeschirmter Quelle und Verfahren
DE10338259A1 (de) Halbleitereinrichtung
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE19943390A1 (de) Halbleiterbauelement
WO2000016403A1 (de) Halbleitervorrichtung und halbleiterstruktur mit kontaktierung
EP0703629A2 (de) Vertikaler Feldeffekt-Transistor hoher Leistung
DE19638437C2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement und Verfahren zu dessen Herstellung
EP1488465A1 (de) Halbleiteraufbau mit schaltelement und randelement
CH648693A5 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor.
EP1245051B1 (de) Verpolungssicherer dmos-transistor
DE3632642A1 (de) Halbleiter-leistungs-bauelement

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 19990312

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT CH FR GB IT LI NL

RIN1 Information on inventor provided before grant (corrected)

Inventor name: NEUBRAND, HORST

Inventor name: KAMINSKI, NANDO

17Q First examination report despatched

Effective date: 20030917

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE APPLICATION IS DEEMED TO BE WITHDRAWN

18D Application deemed to be withdrawn

Effective date: 20040407