EP1493228B1 - Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl - Google Patents

Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl Download PDF

Info

Publication number
EP1493228B1
EP1493228B1 EP03730176A EP03730176A EP1493228B1 EP 1493228 B1 EP1493228 B1 EP 1493228B1 EP 03730176 A EP03730176 A EP 03730176A EP 03730176 A EP03730176 A EP 03730176A EP 1493228 B1 EP1493228 B1 EP 1493228B1
Authority
EP
European Patent Office
Prior art keywords
asic
circuit
filtering device
admittance
low frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
EP03730176A
Other languages
German (de)
English (en)
Other versions
EP1493228A1 (fr
Inventor
François KRUMMENACHER
Christina De Raad
Guy-Michel Nallatamby
Hervé DEDIEU
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Laboratoire Europeen ADSL SAS
Original Assignee
Laboratoire Europeen ADSL SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Laboratoire Europeen ADSL SAS filed Critical Laboratoire Europeen ADSL SAS
Publication of EP1493228A1 publication Critical patent/EP1493228A1/fr
Application granted granted Critical
Publication of EP1493228B1 publication Critical patent/EP1493228B1/fr
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0002—Modulated-carrier systems analog front ends; means for connecting modulators, demodulators or transceivers to a transmission line
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/04—Frequency selective two-port networks
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/34—Networks for connecting several sources or loads working on different frequencies or frequency bands, to a common load or source
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems

Definitions

  • the present invention relates to an application specific integrated circuit (ASIC) for a low-pass filtering device for decoupling xDSL channels. It is particularly intended to be incorporated in a voice-data signal separator device for transmission on xDSL channels. It proposes a particular architecture of integrated circuit with specific application in particular to improve the selectivity of the filtering device in which it is arranged.
  • ASIC application specific integrated circuit
  • the field of the invention is, in general, that of so-called xDSL technologies.
  • these technologies there is for example the ADSL technology (for Asymmetric Digital Subscriber Line, in English, for asymmetrical digital subscriber line), the VDSL technology (for Very-high-data rate Digital Subscriber Line, for very high speed digital subscriber), or HDSL or SDSL technologies.
  • the invention will be more particularly described, by way of example, in the context of ADSL. However, it can also be used with other xDSL technologies.
  • These technologies are essentially implemented on local loops of existing telephony networks, the local loop being constituted by the intermediaries of the network between a telephone exchange and a subscriber station.
  • One of the essential objectives of these technologies is to make possible, on the local loops of the old telephony networks, the simultaneous transmission of different types of signals: on the one hand, the signals relating to the usual telephone conversations between two subscribers, these first signals comprising voice signals and signaling signals, and data signals, typically information exchanged between a subscriber and a site accessible via the Internet.
  • This pair of copper wires is most often twisted and comprises an insulating sheath of polyethylene.
  • the baseband can be used, especially with digital preference modems, to transmit data
  • the high frequency band can be used to provide phonic communications in the context of so-called telephone communications over the Internet
  • the baseband is used for the transmission of a first type of signal, essentially words, corresponding to phonic communications
  • the high frequency band is used for the transmission of a second type of signals, essentially data, relating in particular to the consultation of Internet sites.
  • the baseband is only capable of low bit rate (currently 56 Kbps for analog modems and 64 Kbps for digital modems) while the high frequency band is likely to have a high bit rate (which may be close to 10 Mbps).
  • the figure 1 illustrates the use of the frequency band in ADSL distribution.
  • the ordinate axis 100 scales the power of the transmitted signals, and the abscissa axis 101 gives the frequency scale.
  • the transmitted powers are represented equitably for the purpose of simplification.
  • Voice spectrum 102 ranging from 0 to 4 kHz is found, and spectrum 103 used for ADSL data transmission, the latter ranging from about 30 kHz to 1.1 MHz.
  • the spectrum 103 is divided into two main parts: a first frequency band 104 corresponding to the spectrum used for the upstream data (from the subscriber to the central office) and a second frequency band 105 corresponding to the spectrum used for the downstream data (the central to the subscriber).
  • the second frequency band 105 is wider than the first frequency band 104 because the uplink data, which most often corresponds to requests sent by a subscriber, are in most cases less numerous than the downstream data, which may correspond to the download. large files, images for example.
  • FIG 2 schematically illustrates these separations at a local communication loop.
  • the central office 202 provides the connection to a conventional telephony network 203 and an Internet type network 204.
  • a first device 205 separating voice-data signals also called a switch or splitter filter, is used.
  • a splitter is an electronic device associated with an ADSL modem that separates the voice signals from the data signals and routes them to two different paths.
  • the splitter 205 will be designated later as central splitter.
  • the central splitter 205 is most often incorporated in a splitters card, this card may include up to a few dozen central splitters. Its function is to separate the data signals, which are oriented towards the Internet network 204, and the voice signals, which are directed towards the conventional telephony networks 203. Another function of the central splitter 205 is to multiplex the data signals. voice, issued by the conventional telephony networks 203, and the signals emitted by a more detailed access multiplexer 206, in order to route them on the same twisted pair 200. In theory, we find in the central splitter 205 a low frequency filter and a high frequency filter, which let the sound signals and the ADSL signals pass respectively.
  • the design of the central splitter 205 must be such that the conventional telephone services of the POTS and / or ISDN networks are not disturbed by the presence of the ADSL signals, and that the data flow of the ADSL signals is not affected by certain conventional observable operations. on these networks, including on-hook and off-hook operations.
  • DSLAM Digital Subscriber Line Access Multiplexer
  • a DSLAM is a multiplexer of access, specifically designed for DSL equipment, usually located in telephone exchanges, which transmits signals over the Internet using a time division multiplexing technique.
  • the splitter 207 On the side of the subscriber 201, there is also a splitter 207 connected to the telephone line 200.
  • the splitter 207 is called the master splitter.
  • the master splitter 207 When multiple phones are connected to the same line, each must be protected by a low-pass filter. In the latter case, low cost 2 or 3 protection filters are used. The simplicity of realization and the compactness of these filters consecrated them under the name micro-filters.
  • the master splitter 207 also has the function of separating the signals from data, which are directed to a personal computer 208 associated with an ADSL modem, and voice signals, which are directed to conventional telephone handsets 209. In theory, there is also in the master splitter 207 a low frequency filter and a filter high frequency, which let respectively the sound signals and the ADSL signals.
  • the design of the master splitter 207 must be such that, as for the central splitter 205, it must be able to avoid any phenomenon of interference or alteration, for each type of signal, which could be caused by the
  • the low frequency filter of the splitter and the high frequency filter are separate and distinct. In the figure, these filters are shown only on the subscriber side.
  • the high frequency filter 210 ie the filter that passes the data signals and only those, is arranged between the telephone line 200 and the DSLAM 206 (central telephone side) and between the telephone line 200 and the telephone. personal computer 208 (subscriber side).
  • the high frequency filter 210 may be incorporated, partially or totally, into an ADSL modem.
  • the low frequency filter 211 is, for its part, disposed between the telephone line 200 and the conventional telephony network 203 (central office side) and between the telephone line 200 and the conventional telephone handsets 209 (subscriber side).
  • Each filter is used to isolate the installation that connects signals for the other installation.
  • the low frequency filter 211 serves to prevent the phonic signals from being disturbed by the data signals.
  • such low-frequency filters are also called “splitters” because the high-pass filter required by the modem is integrated in this same modem.
  • Such filters often referred to as micro-filters, are incorporated in filtering devices which are the subject of the invention.
  • the applicant has proposed a low-pass filtering device including integrated circuits of the ASIC (Application Specific Integrated Circuit) type, which are arranged in series. , on each of the two transmission lines making up the telephone line.
  • ASIC Application Specific Integrated Circuit
  • the presence of an ASIC on each of the transmission lines is necessary in order to respect the symmetry of the telephone lines.
  • the two ASICs have a similar structure, this structure being an object of the present invention. Some passive elements are still present in the low frequency filtering device incorporating the ASICs.
  • FIG. figure 3 A block diagram of a low-frequency filtering device 300, in which a specific application-type integrated circuit of the type whose architecture is an object of the present invention can be incorporated, is shown in FIG. figure 3
  • the device 300 is described in the case where it is placed on the subscriber side A of the line. It could however be arranged on the central telephone side.
  • a conventional telephone line Li consisting of a first transmission line 301, called strand A or TIP line, and a second transmission line 302, called strand B or RING line.
  • Each transmission line 301 and 302 has an inductance 303 and 304, respectively. These two inductances have, for reasons of symmetry of the telephone line, the same value.
  • this value is of the order of 17.5 mH (milliHenry).
  • an active component of the ASIC type 305 or 306 is respectively arranged in series with the inductor 303 and 304 respectively.
  • the two ASICs 305 and 306 must have, for reasons of symmetry of the telephone line. Li, identical structures.
  • ASICs must be powered. They are therefore given an external source of energy appropriate for their operation. But the installation of a filtering device becomes expensive and restrictive.
  • the filtering device makes it possible in particular to solve this problem.
  • a particular architecture is proposed for the ASICs presented to the figure 3 .
  • One of the essential constraints in the design of an architecture of these ASIC lies in the fact that one no longer wishes to add external energy sources necessary for the operation of the ASICs.
  • the proposed architecture thus offers a solution in particular for the supply of ASIC is directly provided by continuous signals flowing on the telephone line.
  • the invention therefore essentially relates to a low frequency filtering device installed on a telephone line composed of a first transmission line and a second transmission line, said device comprising in particular an active part comprising in particular a first specific application specific integrated circuit. , or ASIC, and a second identical ASIC, the first ASIC being arranged in series on the first transmission line between a first connection point, connected to a first connection pin of the first ASIC, and a second connection point, connected to a second connection pin of the first ASIC, the first transmission line, the second ASIC being arranged in series on the second transmission line between a third connection point, connected to the first connection pin of the second ASIC, and a fourth connection point, connected to the second connection pin of the second ASIC, of the second transmission line, characterized in that each ASIC comprises an active rectifier circuit arranged in series between the first connection pin and the second connection pin of the ASIC in which it is included, for applying a potential difference , whose sign is independent of the direction of a current flowing in the transmission lines, at the terminal
  • the active admittance achieved is a fourth-order admittance.
  • each ASIC comprises a pick-up / hook-up detection circuit, arranged in parallel with the active rectifying circuit, for short-circuiting the electronic circuit performing an active admittance when the telephone line is in an on-hook state.
  • Each ASIC has a third connection pin which can then be used to connect, via a resistor, the on-hook / off-hook detection circuits of each ASIC.
  • each ASIC comprises an impedance matching circuit, connected to the first connection pin, for performing an input impedance matching of the low frequency filtering device to the telephone line.
  • Each ASIC has a fourth connection pin which can then be used to connect, via a resistor and capacitor arranged in series, the two impedance matching circuits that are arranged in each ASIC.
  • the electronic circuit performing the active admittance comprises operational amplifiers, characterized by a transconductance, which are directly supplied by the transmission line on which the ASIC to which they belong. It may also include a voltage drop device so that the voltage applied across the terminals of each operational amplifier characterized by a transconductance is less than the supply voltage of these amplifiers.
  • the figure 4 schematically illustrates the main electronic circuits that occur within each ASIC incorporated in the low-frequency filter device object of the invention.
  • the represented ASIC is ASIC 305 of the figure 3 , which is otherwise identical to the ASIC 306.
  • Five of the eight pins, or terminals, connection of the ASIC 305 are shown in this figure: A1, B1, C1, L1 and P1, the latter two corresponding to the points of connection 312 and 313 present on the figure 3 .
  • ASIC 305 which is placed in series on the first transmission line 301, therefore sees circulating between its pins L1 and P1 and in its various circuits the signals transmitted on the first transmission line 301.
  • the pins L1 and P1 are directly connected to two separate electronic circuits of the ASIC 305: a so-called active rectifier circuit 401 and an on-hook / off-hook detection circuit 404. These two circuits are therefore connected in parallel, within of the ASIC 305, on the first transmission line 301.
  • a third electronic circuit which is an impedance matching circuit 403, is connected to the pin L1.
  • a fourth separate electronic circuit 402 within the ASIC 305 is an active admittance circuit which, in the case described, is a fourth-order admittance 402. Active admittance means an admittance whose value depends on the frequency signals received by the electronic circuit 402.
  • the fourth circuit 402 is directly connected to the active rectifier 401 by means of a first link 405 and a second link 406.
  • Pins A1 and B1 are connected to the impedance matching circuit 403; pin C1 is connected to the pickup / hook-up detection circuit 404.
  • figure 5 illustrates the arrangement of the ASICs 305 and 306 on the transmission lines 301 and 302, as well as the interconnections between these two ASICs.
  • the ASIC 305 pin references are terminated with the index 1, while those of the ASIC 306 pins are terminated by the index 2.
  • FIG. 5 it essentially illustrates that the pins A1 and A2 are connected by a link having a capacitor 501.
  • the pins B1 and B2 are connected by a link having a resistor 502 connected in series with a capacitor 503.
  • the pins C1 and C2 are connected by a link having a resistor 504. The role of these passive components will be specified later in the description of other figures where they appear.
  • FIG. figure 6 An exemplary embodiment of the active rectifying circuit 401 is shown in FIG. figure 6 .
  • the circuit 401 comprises four field effect transistors (FET) including two N channel, N61 and N62, and two P channel, P61 and P62.
  • Terminal L is directly connected to the source of FET P61, to the drain of FET N61, and to the gates of FETs P62 and N62.
  • the terminal P is directly connected to the source of the FET P62, to the drain of the FET N62, and to the gates of the FETs P61 and N61.
  • the circuit 401 has two ends which are referenced 601 and 602; it makes it possible to obtain a potential V + at point 601 and at point 602 a potential V- that is lower than potential V +, independently of the relative values of potentials V (L) and V (P). Between the ends 601 and 602, it is possible to have an impedance 603 of value Z. In the embodiment of the ASIC involved in the subject of the invention, it is the fourth order admittance which is arranged between the ends 601. and 602.
  • the circuit 402 performing fourth-order admittance is a voltage-controlled current source.
  • the voltage which controls this source of current is the potential difference between the terminal L and the terminal P of each ASIC, which is found between the ends 601 and 602 of the circuit 401.
  • Active elements are used in this circuit: this are OTAs (for Operational Transconductance Amplifiers), ie operational amplifiers characterized by their transconductance.
  • first-order admittance circuit such as the circuit 700 represented in FIG. figure 7 .
  • the circuit 700 has an input 711 raised to the potential V + and an output 712 raised to the potential V-.
  • An OTA 701 is characterized by a transconductance g1. It has a first input 702 and a second input 703 whose potential is lower than the potential of the first input 702.
  • a conductive link 704, which is connected to the input 711, is connected on the one hand to the first input 702 of the OTA 701, at a capacitor C11 and at the source of a P-channel field effect transistor 706.
  • the drain of this FET 206 is connected via a resistor R0 to a conductive connection 705 which is connected to the output 712.
  • the conductive link 705 is also connected to a capacitor C12, which is itself connected to the capacitor C11.
  • the output of the OTA 701 is connected to a connection point 707 located on a link connecting the two capacitors C11 and C12.
  • a positive input 708 of an operational amplifier 709 is also connected to the connection point 707.
  • the negative input 710 of the operational amplifier 709 is connected to a link connecting the second input 703 of the OTA 701 to a connection point 717 located between the drain of the FET 706 and the resistor R0.
  • the output of the operational amplifier 709 is connected to the gate of the FET 706.
  • the operational amplifier 709 has a very high gain.
  • two dashed lines 713 and 714 define in the space separating them, a base cell 715. It comprises in particular the OTA 701 and the two capacitors C11 and C12. The portion of the circuit 700 to the right of the dashed line 714 constitutes a cell 716 called termination.
  • the termination cell 716 comprises in particular the operational amplifier 709, the FET 706 and the resistor R0.
  • the circuit 402 carrying out a fourth-order admittance is shown in FIG. figure 8 .
  • This circuit consists in fact of the juxtaposition of four basic cells 715, then of the termination cell 716.
  • Each base cell therefore comprises an 80X OTA characterized by a transconductance gX, corresponding to the OTA 701 of the figure 7 , a first capacitance CX1, corresponding to the capacitance C11 of the figure 7 , a second capacitance CX2, corresponding to the capacitance C12 of the figure 7 , and a connection point 81 X corresponding to the connection point 707 of the figure 7 , where X, which ranges from 1 to 4, refers to the number of the base cell to which an element belongs.
  • the first basic cell differs slightly from the following three in that it has a voltage drop element 820 for lowering the voltage of the alternating signals which are applied between the input 711 and the output 712 of the circuit 402.
  • Each OTA is directly connected, at its positive or negative power supply terminal, to the link 704 raised to the potential V +, respectively to the link 705 raised to the potential V-.
  • VS ⁇ 1 / b ⁇ 1 VS ⁇ 12 1 - at ⁇ 1 / b ⁇ 1 .
  • ⁇ VS ⁇ 2 / b ⁇ 2 VS ⁇ 22 1 - at ⁇ 2 / b ⁇ 2 .
  • ⁇ VS ⁇ 3 / b ⁇ 3 VS ⁇ 32 1 - at ⁇ 3 / b ⁇ 3 .
  • ⁇ VS ⁇ 4 / b ⁇ 4 VS ⁇ 42 1 - at ⁇ 4 / b ⁇ 4 .
  • VS ⁇ 4 where C1, C2, C3 and C4 are constants.
  • Such values make it possible to obtain an active impedance, inverse of the active admittance, as represented on the curve of the figure 14 .
  • the impedance is almost zero for frequencies close to 0 and for frequencies above 200 kHz, and that it has, in absolute value, a maximum for frequency values close to 30 kHz. .
  • the rejection level will thus be maximum for frequencies close to 30 kHz, the separation of low frequency and high frequency signals can thus be ensured.
  • the maximum value of the impedance is close to 10 kiloOhms
  • the figure 9 illustrates an exemplary embodiment of the OTA 801 associated with the voltage drop element 820.
  • the positive input in + of the amplifier 801 is directly connected to the gate of a P-channel field effect transistor P901, the source of this FET being connected to the negative input of the amplifier 801.
  • the drain of the FET P901 constitutes the output of the amplifier 801, that is to say that it leads to the connection point 811.
  • the voltage drop element 820 here combines the voltage across the resistor 900 and the gate-source voltage of the transistor P901.
  • the current source 902 is designed to control the Vdrop voltage 820 regardless of the temperature.
  • the transconductance g1 is, as a first approximation, inversely proportional to the value of the resistor 900.
  • the figure 10 illustrates an exemplary embodiment of OTA 802, 803 and 804, which are identical.
  • the positive input + of amplifier 80X is directly connected to the gate of a first P-channel field effect transistor P101, and the negative input of amplifier 80X is directly connected. to the gate of a second P-channel FET, P102.
  • the sources of these two FETs are connected to a conducting link 1000 brought to the potential V +.
  • the FET P102 drain is connected to the drain of an N-channel FET, N102.
  • the gate of this FET N102 is connected on the one hand to the gate of another N-channel FET N101, and to the drains of FETs P101 and N101.
  • the sources of FETs N101 and N102 are connected to a link which is brought to potential V-.
  • the current source 902 comprises in particular an internal resistance, not shown, which is a clone of the internal resistance Rin of the figure 9 , which allows to define the current flow, and thus to adjust the transconductance of each OTA.
  • the transconductance g x is also dependent on the characteristics of the transistors.
  • the figure 11 is an embodiment of the pickup / hook-up detection circuit 404. In this figure, only the elements intervening for a case of polarization of the circuit, which corresponds to a determined direction of the current in the transmission lines 301 and 302, have been represented. .
  • the figure 11 is composed of a first elementary block 1101, present in the ASIC 305, and a second elementary block 1102, present in the ASIC 306.
  • the first elementary block 1101 comprises five p-channel field effect transistors.
  • the terminal L1 is directly connected to the source of a P112 FET, a P114 FET, a P113 FET and to the gate of a FET. P111.
  • Terminal P1 is directly connected to the source of the FET P111, from a FET P115, to the drain of the FET P113 and to the gate of the FET P112.
  • the drains of the FETs P111 and P112 are connected to a connection point 1103 which is moreover connected to a connection point 1104.
  • the connection point 1104 is moreover connected to the gate of the FETs P113, P114 and P115, as well as to at the C1 terminal.
  • the terminal C1 is directly connected to the drains of FETs P114 and P115.
  • the first elementary block is, in practice, doubled: a complementary elementary block not shown, belonging to the same ASIC, is connected in parallel to the block 1101 between the terminals L1 and P1. This complementary block occurs when the direction of the current, in the transmission lines 301 and 302, is reversed with respect to that which has been determined above.
  • These two blocks are identical, with the difference that all the P-channel FETs of block 1101 are replaced by N-channel FETs. The combination of these two blocks constitutes the off-hook / on-hook detection circuit represented in FIG. figure 4 .
  • Block 1102 has a structure symmetrical to that of block 1101 with respect to resistor 504 separating them, with the difference that all P-channel FETs have been replaced by N-channel FETs.
  • block 1102 is completed, in order to constitute the unhooked / unhooked detection circuit of the ASIC 306, by another complementary block not shown, connected in parallel to the second elementary block 1102 between the terminals L2 and P2, of the same structure as the block 1102, with the difference that N-channel FETs have been replaced by P-channel FETs.
  • Such an architecture makes it possible to detect the passages from an off-hook mode to an on-hook mode by comparing a current flowing between a terminal L and a terminal P of one of the ASICs 305 or 306 and the current flowing in the resistor 504.
  • the figure 12 gives an exemplary embodiment of the impedance matching circuit 403.
  • This circuit comprises in particular five resistors: R101, R102, R103, R104 and R105, an operational amplifier 120 and a P-channel FET, P122.
  • Pin L is connected to pin A via resistor R105, to a positive input 123 of amplifier 120 through resistor R101, to a negative input 124 of amplifier 120 by means of resistor R105. intermediate of resistance R102, and at the source of FET P122.
  • the negative input 124 of the amplifier 120 is connected, via the resistor R104 to a link 125 connecting the drain of the FET P122 and the terminal B.
  • the positive input 124 of the amplifier 120 is connected by via the resistor R103 to the terminal B.
  • the output of the amplifier 120 is connected to the gate of the FET P122.
  • Zin Z ⁇ R ⁇ 1 + R ⁇ 3 . VS . p + 1 + R ⁇ 1 + R ⁇ 3 / R ⁇ 5 / ( R ⁇ 3 - R ⁇ 4 ⁇ R ⁇ 1 / R ⁇ 2 . Pc + 1 + R ⁇ 1 + R ⁇ 3 / R ⁇ 5 ) where Rx corresponds to R10x, x being able to vary from 1 to 5, for the sake of simplification of equation 17.
  • the impedance matching circuit 404 behaves as a negative impedance with a gain of -2.68.
  • the impedance is simply equal to Z.
  • the figure 13 takes again the principal circuits which have just been described. It also comprises an EEPROM type memory module 131, a FIFO memory 132 and a multiplexer 133. These different elements are contained in each ASIC 305 and 306.
  • the multiplexer 133 is connected to the DATA terminal, the CK terminal makes it possible to send a clock signal to the FIFO memory 132, and the terminal Vpp is connected to the EEPROM 131.
  • the multiplexer 133 can receive data from the FIFO memory module 132 and communicate data to it in multiplexed form.
  • the FIFO memory can exchange data with the EEPROM 131. Such a system makes it possible to have 16 bits to control the programming process of the ASICs.
  • a first bit is used to determine whether the variables to be programmed in the ASIC are defined by the content of the FIFO memory 132 or by the content of the EEPROM 131.
  • a second bit serves to determine whether the admittance to be performed corresponds to the European standard or American standard. 3 bits are reserved for setting the voltage Vdrop, which amounts to setting the resistance R900 of the figure 9 , 6 bits are reserved for the parameterization of the different transconductances, which amounts to adjusting the value of the resistors Rin present in the current sources of the Figures 9 and 10 , and 5 bits are reserved for setting the resistance R0.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Networks Using Active Elements (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Telephone Function (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Description

  • La présente invention a pour objet un circuit intégré à application spécifique, ou ASIC (Application Specific Integrated Circuit en anglais) pour un dispositif de filtrage passe-bas destiné au découplage des voies xDSL. Elle est notamment destinée à être incorporée dans un dispositif séparateur de signaux voix-données pour une transmission sur des voies xDSL. Elle propose une architecture particulière de circuit intégré à application spécifique permettant notamment d'améliorer la sélectivité du dispositif de filtrage dans lequel elle est disposée.
  • Le domaine de l'invention est, d'une façon générale, celui des technologies dites xDSL. Dans ces technologies, on trouve par exemple la technologie ADSL (pour Asymmetric Digital Subscriber Line, en anglais, pour ligne d'abonné numérique à débit asymétrique), la technologie VDSL (pour Very-high-data rate Digital Subscriber Line, pour ligne d'abonné numérique à très haut débit), ou encore les technologies HDSL ou SDSL. L'invention sera plus particulièrement décrite, à titre d'exemple, dans le cadre de l'ADSL. Elle peut cependant également être utilisée avec les autres technologies xDSL. Ces technologies sont essentiellement mises en oeuvre sur des boucles locales des réseaux de téléphonie existant, la boucle locale étant constituée par les intermédiaires du réseau entre un central téléphonique et un poste d'abonné. Un des objectifs essentiels de ces technologies est de rendre possible, sur les boucles locales des anciens réseaux de téléphonie, la transmission simultanée de différents types de signaux : d'une part, les signaux relatifs aux conversations téléphoniques habituelles entre deux abonnés, ces premiers signaux comprenant des signaux relatifs à la voix et des signaux de signalisation, et d'autre part, des signaux relatifs à des données, typiquement des informations échangées entre un abonné et un site accessible via le réseau Internet.
  • Pour des transmissions selon ces technologies, on utilise donc la paire de fils de cuivre qui arrive chez l'abonné, et qui constitue depuis longtemps la ligne téléphonique, ou boucle d'abonné, à laquelle sont raccordés les différents combinés téléphoniques, également désignés comme terminaux bande étroite, de l'utilisateur des réseaux analogiques traditionnels dits POTS (pour Plain Old Telephone System - système ancien de télécommunications) ou des réseaux numériques traditionnels dits ISDN (ou RNIS - réseau numérique à intégration de services). Cette paire de fils de cuivre est le plus souvent torsadée et comporte une gaine isolante en polyéthylène.
  • Sur cette paire de fils de cuivre, on transmet donc à la fois :
    • en bande de base, des signaux analogiques non modulés correspondant aux réseaux POTS, ou des signaux numériques correspondant aux réseaux ISDN. Les signaux analogiques en bande de base sont de fréquence typiquement 0 à 4 kHz, ou 0 à 16 KHz si on tient compte des signaux de signalisation. Les signaux numériques en bande de base sont dans des fréquences de 0 à 94 KHz. En pratique, la bande de base est destinée à une transmission en mode circuit;
    • en bande haute fréquence, d'autres signaux, numériques et modulés, qui correspondent par exemple aux informations échangées avec le réseau Internet. La bande haute s'étale du dessus de la bande de base téléphonique jusqu'à 1 MHz environ. En pratique la bande haute fréquence s'étale de 26 KHz à 1,1MHz si la paire de fils de cuivre sert en bande de base pour une transmission analogique POTS, et de 138 KHz à 1,1 MHz si elle sert pour une transmission numérique. Elle est normalement destinée à une transmission permanente, en mode paquets principalement, c'est à dire qu'une communication permanente est établie entre l'abonné et le central téléphonique. On est ainsi dispensé des opérations classiques intervenant lors d'une connexion avec accès par ligne commutée, qui est une méthode de connexion temporaire à un réseau informatique consistant à utiliser un modem, un logiciel de connexion et le réseau téléphonique commuté comme moyen de mise en communication de son propre ordinateur et d'un autre ordinateur du réseau.
  • Bien que la bande de base puisse être utilisée, notamment avec des modems de préférence numériques, pour transmettre des données, et que la bande haute fréquence puisse servir à assurer des communications phoniques dans le cadre de communications dites communications téléphoniques sur Internet, on considérera, de façon schématique, et dans un souci de simplification des explications, que la bande de base est utilisée pour la transmission d'un premier type de signaux, essentiellement des paroles, correspondant à des communications phoniques, et que la bande haute fréquence sert pour la transmission d'un deuxième type de signaux, essentiellement des données, relatives notamment à la consultation de sites Internet.
  • La bande de base n'est capable que d'un faible débit (actuellement 56 Kbits/s pour les modems analogiques et 64 Kbits/s pour les modems numériques) alors que la bande haute fréquence est susceptible de présenter un haut débit (pouvant avoisiner 10 Mbits/s).
  • La figure 1 illustre l'exploitation de la bande de fréquence en distribution ADSL. L'axe des ordonnées 100 échelonne la puissance des signaux émis, et l'axe des abscisses 101 donne l'échelle des fréquences. Les puissances émises sont représentées de façon équirépartie dans un but de simplification. On retrouve le spectre vocal 102 s'étendant de 0 à 4 kHz, et le spectre 103 utilisé pour la transmission de données selon la technologie ADSL, ce dernier s'étendant d'environ 30 kHz à 1,1 MHz. Le spectre 103 est divisé en deux parties principales : une première bande de fréquence 104 correspondant au spectre utilisé pour les données montantes (de l'abonné vers le central) et une deuxième bande de fréquence 105 correspondant au spectre utilisé pour les données descendantes (du central vers l'abonné). La deuxième bande de fréquence 105 est plus large que la première bande de fréquence 104 car les données montantes, qui correspondent le plus souvent à des requêtes émises par un abonné, sont le plus souvent moins nombreuses que les données descendantes, qui peuvent correspondre au téléchargement de gros fichiers, des images par exemple.
  • L'utilisation d'une ligne dite ADSL nécessite donc de séparer la bande de base, basse fréquence, de la bande haute fréquence. La figure 2 illustre schématiquement ces séparations au niveau d'une boucle locale de communication. Sur cette figure, on a représenté une ligne téléphonique usuelle 200, ou boucle d'abonné, composée de deux fils en cuivre, qui assure la liaison entre un abonné 201, qui dispose d'une installation privative, et un central téléphonique 202.
  • Le central téléphonique 202 assure la connexion à un réseau de téléphonie classique 203 et à un réseau de type Internet 204. Afin de dissocier les signaux destinés au réseau téléphonique 203 et au réseau Internet 204, un premier dispositif 205 séparateur de signaux voix-données, également appelé filtre à aiguillage ou splitter, est utilisé. D'une façon générale, un splitter est un dispositif électronique associé à un modem ADSL qui permet de séparer les signaux de la voix des signaux de données et de les acheminer sur deux voies différentes. Le splitter 205 sera désigné par la suite comme splitter central.
  • Le splitter central 205 est le plus souvent incorporé dans une carte de splitters, cette carte pouvant comporter jusqu'à quelques dizaines de splitters centraux. Il a pour fonction de séparer les signaux de données, qui sont orientés vers le réseau Internet 204, et les signaux de voix, qui sont orientés vers les réseaux de téléphonie classiques 203. Une autre fonction du splitter central 205 est de multiplexer les signaux de voix, émis par les réseaux de téléphonie classiques 203, et les signaux émis par un multiplexeur d'accès 206 ultérieurement détaillé, afin de les acheminer sur la même paire torsadée 200. En théorie, on trouve dans le splitter central 205 un filtre basse fréquence et un filtre haute fréquence, qui laissent passer respectivement les signaux phoniques et les signaux ADSL. La conception du splitter central 205 doit être telle que les services téléphoniques classiques des réseaux POTS et/ou ISDN ne soient pas perturbés par la présence des signaux ADSL, et que le flux de données des signaux ADSL ne soit pas affecté par certaines opérations classiques observables sur ces réseaux, notamment les opérations de décroché/raccroché.
  • Les données destinées au - ou provenant du - réseau Internet 204 transitent par un multiplexeur d'accès DSL 206, appelé DSLAM, qui est relié au splitter central 205. Un DSLAM (pour Digital Subscriber Line Access Multiplexer en anglais) est un multiplexeur d'accès, conçu spécialement pour les équipements DSL, habituellement situé dans les locaux des centraux téléphoniques, qui transmet les signaux sur Internet en utilisant une technique de multiplexage temporel.
  • Du côté de l'abonné 201, on trouve également un splitter 207 relié à la ligne téléphonique 200. Le splitter 207 est appelé splitter maître. Quand plusieurs téléphones sont connectés à la même ligne, chacun d'entre eux doit être protégé par un filtre passe-bas. Dans ce dernier cas, on utilise des filtres de protections d'ordre 2 ou 3 à faible coût. La simplicité de réalisation et la compacité de ces filtres les a consacrés sous l'appellation micro-filtres. Le splitter maître 207 a aussi pour fonction de séparer les signaux de données, qui sont orientés vers un ordinateur personnel 208 associé à un modem ADSL, et les signaux de voix, qui sont orientés vers des combinés téléphoniques classiques 209. En théorie, on trouve également dans le splitter maître 207 un filtre basse fréquence et un filtre haute fréquence, qui laissent passer respectivement les signaux phoniques et les signaux ADSL. La conception du splitter maître 207 doit être telle que, comme pour le splitter central 205, il doit pouvoir éviter tout phénomène d'interférence ou d'altération, pour chaque type de signaux, qui pourrait être causé par l'autre type de signaux.
  • Dans la pratique, le filtre basse fréquence du splitter et le filtre haute fréquence sont séparés et distincts. Sur la figure, ces filtres sont représentés uniquement du côté abonné. Le filtre haute fréquence 210, c'est à dire le filtre qui laisse passer les signaux de données et uniquement ceux-là, est disposé entre la ligne téléphonique 200 et le DSLAM 206 (côté central téléphonique) et entre la ligne téléphonique 200 et l'ordinateur personnel 208 (côté abonné). Le filtre haute fréquence 210 peut être incorporé, partiellement ou totalement, dans un modem ADSL. Le filtre basse fréquence 211 est, pour sa part, disposé entre la ligne téléphonique 200 et le réseau de téléphonie classique 203 (côté central téléphonique) et entre la ligne téléphonique 200 et les combinés téléphoniques classiques 209 (côté abonné).
  • Chaque filtre sert à isoler l'installation qu'il relie des signaux destinés à l'autre installation. Notamment, le filtre basse fréquence 211 sert à empêcher que les signaux phoniques soient perturbés par les signaux de données. Par abus de langage, on appelle de tels filtres basse fréquence également des "splitters" dans la mesure où le filtre passe-haut nécessaire au modem est intégré dans ce même modem. De tels filtres dénommés souvent micro-filtres sont incorporés dans des dispositifs de filtrage objet de l'invention.
  • L'installation des filtres, et notamment des filtres passe-bas, doit satisfaire à plusieurs contraintes :
    • le respect de valeurs d'impédances d'entrée et de sortie imposées. Afin que la puissance transmise par la ligne téléphonique le soit avec le meilleur rendement possible, les lignes téléphoniques doivent être caractérisées, en entrée et en sortie, par une impédance ayant une valeur aussi proche que possible de l'impédance complexe caractéristique de la ligne téléphonique. L'introduction de filtres sur la ligne téléphonique doit respecter ce principe. On appelle Zc une telle impédance caractéristique. Dans la pratique Zc est une valeur imposée par une norme, la norme en question pouvant être différente d'un pays à l'autre, même si les impédances concernées ont des valeurs sensiblement comparables. On trouve ainsi notamment l'impédance européenne harmonisée, l'impédance anglaise, l'impédance allemande, et deux impédances américaines dites à 600 ohms et 900 ohms respectivement. Les différences entre ces impédances dépendent notamment du diamètre des fils de cuivre utilisés, de l'isolant et du pas des torsades.
    • le facteur dit d'affaiblissement d'insertion, ou ILF (pour Insertion Loss Factor en anglais), qui mesure un affaiblissement de puissance d'une voie de transmission lorsqu'il s'y trouve des montages en pont, des filtres, des égaliseurs ou d'autres montages. Dans le cas présent, ce facteur mesure la perte de transmission occasionnée dans le circuit par la mise en place d'un filtre, entre une situation où le filtre n'est pas présent et une situation où il est mis en place ; selon les différentes normes en vigueur, lorsque l'impédance caractéristique est purement résistive, la perte doit être inférieure à 0,3 dB ; pour les impédances complexes, la perte d'insertion doit être inférieure à 1 dB.
    • le facteur dit d'affaiblissement de réflexion, ou RLF (pour Return Loss en anglais), qui est une mesure liée à la puissance de signal réfléchi par rapport à la puissance de signal transmissible. Il s'exprime par la formule suivante : RLF = 20 log 10 abs ⁢ ( ( Zin w + Zc w ) / ( Zin w - Zc w ,
      Figure imgb0001
    où Zin(w) mesure l'impédance d'entrée du dispositif dont on veut mesurer le RLF, et où Zc(w) est l'impédance d'une charge de référence. On voit clairement que le Return Loss correspond à une mesure d'adaptation d'impédance. Lorsque l'adaptation est parfaite (Zin(w)=Zc(w)), le Return Loss tend vers l'infini. Dans les normes, l'affaiblissement de réflexion pour un filtre basse fréquence doit être supérieur à environ 18 dB dans la bande de base utile (300 - 3400 Hz en réseau POTS, et 300 - 94000 Hz en réseau ISDN).
  • Pour tenter de satisfaire à toutes ces contraintes, il a été imaginé différents type de filtres basse fréquence. Une des solutions préférées de l'état de la technique est l'utilisation de filtres elliptiques, également appelés filtres de Cauer, qui sont connus de l'homme du métier. Cependant, de telles structures de filtres ne sont pas entièrement satisfaisantes. Elles présentent de nombreux inconvénients et/ou désavantages :
    • tout d'abord, la structure des filtres elliptiques est composée des composants passifs non dissipatifs. Or la nature complexe des impédances caractéristiques de ligne, dont la partie imaginaire n'est plus négligeable avec les technologies xDSL, impose, pour obtenir un filtre optimal, d'introduire des correcteurs constitués de quelques résistances et/ou capacités négatives. De tels correcteurs doivent donc faire appel à des composants actifs qui ne sont pas prévus dans ces filtres ;
    • les exigences des différentes normes en terme de niveau de réjection des signaux ADSL et de return loss impliquent la présence d'au moins quatre transformateurs au sein du filtre basse fréquence. Ceci a pour conséquence d'une part un coût non négligeable dans la réalisation des filtres, et, d'autre part, du fait de la grande variabilité du marché de la ferrite, des périodes de pénurie parfois importantes.
    • du fait du nombre important de bobines utilisées dans les filtres de l'état de la technique, l'espace occupé par chaque splitter est de l'ordre de 15 à 20 cm2. Cet encombrement n'est pas négligeable, essentiellement du côté central téléphonique où de nombreux splitters sont montés ensemble sur une même carte.
    • les performances des filtres passifs peuvent varier sensiblement d'un filtre à l'autre du fait de la tolérance des inductances utilisées, qui est de l'ordre de plus ou moins 7%.
  • Afin de résoudre l'ensemble de ces problèmes, le déposant a proposé un dispositif de filtrage passe-bas faisant notamment intervenir des circuits intégrés de type ASIC (Application Specific Integrated Circuit en anglais pour circuit intégré à application spécifique), qui sont disposés en série, sur chacune des deux lignes de transmission composant la ligne téléphonique. La présence d'un ASIC sur chacune des lignes de transmission est nécessaire afin de respecter la symétrie des lignes téléphoniques. Les deux ASIC présentent une structure similaire, cette structure étant un objet de la présente invention. Quelques éléments passifs sont toujours présents dans le dispositif de filtrage basse fréquence incorporant les ASIC.
  • Un schéma de principe d'un dispositif de filtrage basse fréquence 300, dans lequel on peut incorporer un circuit intégré à application spécifique du type de celui dont l'architecture est un objet de la présente invention, est représenté à la figure 3.Le dispositif 300 est décrit dans le cas où il est placé du côté abonné A de la ligne. Il pourrait cependant être disposé du côté central téléphonique. Sur cette figure, on retrouve une ligne téléphonique classique Li, composée d'une première ligne de transmission 301, appelée brin A ou ligne TIP, et d'une deuxième ligne de transmission 302, appelée brin B ou ligne RING. Sur chaque ligne de transmission 301 et 302, on dispose une inductance, respectivement 303 et 304. Ces deux inductances ont, pour des raisons de symétrie de la ligne téléphonique, la même valeur. Typiquement, cette valeur est de l'ordre de 17,5 mH (milliHenry). Sur chaque ligne de transmission, on dispose ensuite, en série avec l'inductance 303, respectivement 304, un composant actif de type ASIC 305, respectivement 306. Les deux ASIC 305 et 306 doivent avoir, pour des raisons de symétrie de la ligne téléphonique Li, des structures identiques.
  • Dans le dispositif de filtrage passe-bas 300, les ASIC constituant la partie active sont associés à une partie passive. Cette partie passive comprend notamment les inductances 303 et 304. Elle peut également comporter :
    • une première capacité 310 qui relie les deux lignes de transmission 301 et 302 au niveau de points de connexion 312 et 314, situés respectivement entre la bobine 303 et l'ASIC 305, et entre la bobine 304 et l'ASIC 306. Cette première capacité 310 permet essentiellement de compléter la partie passive du dispositif selon l'invention, qui, associée aux inductances 303 et 304, constitue alors un filtre passif d'ordre 2. La valeur de cette première capacité 310 est typiquement de 27 nF.
    • une deuxième capacité 311 qui relie les deux lignes de transmission 301 et 302 au niveau de points de connexion 313 et 315 situés respectivement sur la première ligne de transmission 301 et sur la deuxième ligne de transmission 302, en sortie du filtre 300, du côté de l'abonné A. La deuxième capacité 311 sert essentiellement à filtrer un signal de bruit haute fréquence qui pourrait être généré par chaque ASIC. Elle contribue également au filtrage des signaux haute fréquence transmis selon les technologies xDSL. La valeur de cette deuxième capacité 311 est typiquement de 56 nF.
  • Un dispositif similaire est connu p. ex. du document EP 0 942 578 A2 .
  • Un des problèmes essentiels d'un dispositif de filtrage tel que décrit à la figure 3 est que les ASIC doivent être alimentés en énergie. On leur attribue donc une source d'énergie externe appropriée pour leur fonctionnement. Mais l'installation d'un dispositif de filtrage devient alors coûteuse et contraignante.
  • Le dispositif de filtrage selon l'invention permet notamment de résoudre ce problème. En effet, dans l'invention, on propose une architecture particulière pour les ASIC présentés à la figure 3. Une des contraintes essentielles dans la conception d'une architecture de ces ASIC réside dans le fait qu'on ne souhaite plus ajouter de sources d'énergie externe nécessaire au fonctionnement des ASIC. L'architecture proposée offre donc une solution notamment pour que l'alimentation des ASIC soit directement fournie par des signaux continus circulant sur la ligne téléphonique.
  • L'invention concerne donc essentiellement un dispositif de filtrage basse fréquence installé sur une ligne téléphonique composée d'une première ligne de transmission et d'une deuxième ligne de transmission, ledit dispositif comportant notamment une partie active comprenant notamment un premier circuit intégré à application spécifique, ou ASIC, et un deuxième ASIC identiques, le premier ASIC étant disposé en série sur la première ligne de transmission entre un premier point de connexion, relié à une première broche de raccordement du premier ASIC, et un deuxième point de connexion, relié à une deuxième broche de raccordement du premier ASIC, de la première ligne de transmission, le deuxième ASIC étant disposé en série sur la deuxième ligne de transmission entre un troisième point de connexion, relié à la première broche de raccordement du deuxième ASIC, et un quatrième point de connexion, relié à la deuxième broche de raccordement du deuxième ASIC, de la deuxième ligne de transmission, caractérisé en ce que chaque ASIC comprend un circuit rectificateur actif, disposé en série entre la première broche de raccordement et la deuxième broche de raccordement de l'ASIC dans lequel il est compris, pour appliquer une différence de potentiel, dont le signe est indépendant du sens d'un courant circulant dans les lignes de transmission, aux bornes d'un circuit électronique qui réalise une admittance active et qui est compris dans chaque ASIC.
  • Dans un exemple particulier de réalisation, l'admittance active réalisée est une admittance du quatrième ordre.
  • Dans un exemple particulier de réalisation, chaque ASIC comporte un circuit de détection de décroché/raccroché, disposé en parallèle au circuit rectificateur actif, pour court-circuiter le circuit électronique réalisant une admittance active lorsque la ligne téléphonique est dans un état raccroché. Chaque ASIC comporte une troisième broche de raccordement qui peut alors être utilisée pour relier, par l'intermédiaire d'une résistance, les circuits de détection de décroché/raccroché de chaque ASIC.
  • Dans un exemple particulier de réalisation, chaque ASIC comporte un circuit d'adaptation d'impédance, relié à la première broche de raccordement, pour réaliser une adaptation d'impédance d'entrée du dispositif de filtrage basse fréquence à la ligne téléphonique. Chaque ASIC comporte une quatrième broche de raccordement qui peut alors être utilisée pour relier, par l'intermédiaire d'une résistance et d'une capacité disposées en série, les deux circuits d'adaptation d'impédance qui sont disposés dans chaque ASIC.
  • Dans un exemple particulier de réalisation, le circuit électronique réalisant l'admittance active comporte des amplificateurs opérationnels, caractérisés par une transconductance, qui sont directement alimentés par la ligne de transmission sur laquelle est disposé l'ASIC auquel ils appartiennent. Il peut également comporter un dispositif chuteur de tension pour que la tension appliquée aux bornes de chaque amplificateur opérationnel caractérisé par une transconductance soit inférieure à la tension d'alimentation de ces amplificateurs.
  • L'invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l'examen des figures qui l'accompagnent. Celles-ci ne sont présentées qu'à titre indicatif et nullement limitatif de l'invention. Les figures montrent :
    • Figure 1, déjà décrite, une représentation de l'exploitation de la bande de fréquence en distribution ADSL ;
    • Figure 2, déjà décrite, une illustration du principe de la séparation des signaux basse fréquence et haute fréquence sur une ligne ADSL ;
    • Figure 3, déjà décrite, un schéma de principe d'un dispositif de filtrage basse fréquence 300, dans lequel on peut incorporer un circuit intégré à application spécifique du type de celui dont la structure est l'objet de l'invention ;
    • Figure 4, un schéma de principe faisant apparaître les principaux circuits de l'architecture d'un ASIC utilisé dans le dispositif basse fréquence de l'invention ;
    • Figure 5, une illustration de l'interconnexion des deux ASICS présents sur la ligne téléphonique ;
    • Figure 6, un exemple de réalisation d'un circuit rectificateur actif appartenant à chaque ASIC;
    • Figure 7, un exemple de réalisation d'une admittance active du premier ordre ;
    • Figure 8, un exemple de réalisation d'un circuit électronique réalisant une admittance active du quatrième ordre et présent dans chaque ASIC ;
    • Figure 9, un exemple de réalisation d'un premier type d'OTA intervenant dans l'admittance active du quatrième ordre ;
    • Figure 10, un exemple de réalisation d'un deuxième type d'OTA intervenant dans l'admittance active du quatrième ordre ;
    • Figure 11, un exemple de réalisation d'un circuit détecteur de décroché/raccroché intervenant dans le circuit intégré objet de l'invention ;
    • Figure 12, un exemple de réalisation d'un circuit d'adaptation d'impédance intervenant dans le circuit intégré objet de l'invention ;
    • Figure 13, une illustration schématique complète du circuit intégré objet de la présente invention ;
    • Figure 14, une courbe représentant une impédance active, inverse de l'admittance active, en fonction de la fréquence des signaux traités.
  • La figure 4 illustre de façon schématique les principaux circuits électroniques qui interviennent au sein de chaque ASIC incorporé dans le dispositif de filtrage basse fréquence objet de l'invention. L'ASIC représenté est l'ASIC 305 de la figure 3, qui est par ailleurs identique à l'ASIC 306. Cinq des huit broches, ou bornes, de raccordement de l'ASIC 305 sont représentées sur cette figure : A1, B1, C1, L1 et P1, ces deux dernières correspondant aux points de connexion 312 et 313 présents sur la figure 3. L'ASIC 305, qui est disposé en série sur la première ligne de transmission 301, voit donc circuler entre ses broches L1 et P1 et dans ses différents circuits les signaux transmis sur la première ligne de transmission 301.
  • Les broches L1 et P1 sont directement reliées à deux circuits électroniques distincts de l'ASIC 305 : un circuit dit rectificateur actif 401 et un circuit de détection d'opérations de décroché/raccroché 404. Ces deux circuits sont donc montés en parallèle, au sein de l'ASIC 305, sur la première ligne de transmission 301. Un troisième circuit électronique, qui est un circuit d'adaptation d'impédance 403, est relié à la broche L1. Un quatrième circuit électronique 402 distinct au sein de l'ASIC 305 est un circuit réalisant une admittance active qui, dans le cas exposé, est une admittance du quatrième ordre 402. Par admittance active, on désigne une admittance dont la valeur dépend de la fréquence des signaux reçus par le circuit électronique 402. Le quatrième circuit 402 est directement reliée au rectificateur actif 401 au moyen d'une première liaison 405 et d'une deuxième liaison 406.
  • Les broches A1 et B1 sont reliées au circuit d'adaptation d'impédance 403 ; la broche C1 est reliée au circuit de détection de décroché/raccroché 404. La figure 5 illustre la disposition des ASIC 305 et 306 sur les lignes de transmission 301 et 302, ainsi que les interconnexions entre ces deux ASIC. Sur cette figure, outre les cinq broches déjà représentées à la figure 4, on trouve également une broche DATA, une broche Vpp et une broche CK. Les références des broches de l'ASIC 305 sont terminées par l'indice 1, alors que celles des broches de l'ASIC 306 sont terminées par l'indice 2.
  • Sur cette figure, on illustre essentiellement le fait que les broches A1 et A2 sont reliées par une liaison comportant une capacité 501. Les broches B1 et B2 sont reliées par une liaison comportant une résistance 502 montée en série avec une capacité 503. Les broches C1 et C2 sont reliées par une liaison comportant une résistance 504. Le rôle de ces composants passifs sera précisé ultérieurement lors de la description d'autres figures où ils apparaissent.
  • La fonction de chacun des quatre circuits électroniques principaux de l'ASIC est la suivante :
    • fonction du circuit rectificateur actif 401: lorsque la ligne téléphonique est dans un état décroché (ou "off hook"), un courant continu DC circule sur la ligne téléphonique L, mais dans un sens qui est a priori inconnu : on ne sait pas, par exemple pour l'ASIC 305, si le courant DC entre par la borne L1 et sort par la borne P1 ou bien si c'est le contraire. Or, comme on le verra ultérieurement, le circuit électronique 402 réalisant l'admittance du quatrième ordre comporte notamment des amplificateurs qui doivent être alimentés correctement. Le rôle du circuit rectificateur actif 401 est donc de créer deux potentiels V+ et V- indépendamment du sens du courant aux bornes L1 et P1. Par exemple, si le potentiel à la borne L, V(L), est supérieur au potentiel à la borne P, V(P), on aura alors V+=V(L) et V-=V(P), et si V(L), est inférieur à V(P), on aura alors V+=V(P) et V-=V(L).
    • fonction du circuit réalisant l'admittance du quatrième ordre 402 : ce circuit permet d'obtenir, entre les bornes L et P de chaque ASIC, une admittance Y(p) de la forme : Y p = 1 / R ⁢ 0 ⁢ 1 + a ⁢ 1 ⁢ p + a ⁢ 2 ⁢ p 2 + a ⁢ 3 ⁢ p 3 + a ⁢ 4 ⁢ p 4 / ( 1 + b ⁢ 1 ⁢ p + b ⁢ 2 ⁢ p 2 + b ⁢ 3 ⁢ p 3 + b ⁢ 4 ⁢ p 4 )
      Figure imgb0002
    où p est la variable de Laplace liée à la pulsation w par la formule p=jw, où R0 correspond à la valeur de la résistance R0 apparaissant à la figure 7, et où les autres termes de l'équation sont des constantes qui seront déterminées ultérieurement. L'admittance est dite active car elle est fonction de la fréquence des signaux reçus par le circuit 402. On a ainsi : I p = Y p . V p
    Figure imgb0003
    où V(p) représente la tension alternative entre les bornes L et P d'un des deux ASIC 305 ou 306, et I(p) représente le courant circulant dans la ligne de transmission associée 301 ou 302.
  • Par ailleurs, le circuit dit d'admittance du quatrième ordre comporte un élément chuteur de tension assurer que les amplificateurs opérationnels du circuit 402 réalisant l'admittance du quatrième ordre seront toujours alimentés par un potentiel V+ et un potentiel V-, qui sont toujours, en valeur absolue, supérieurs à l'amplitude des tensions qui leur sont appliquées.
    • fonction du circuit d'adaptation d'impédance 403 : ce circuit permet de changer la résistance d'entrée du dispositif de filtrage passe-bas 300 décrit à la figure 3. En particulier, en disposant une impédance du type de la résistance 502 et de la capacité 503 entre les bornes B1 et B2 des deux ASIC 305 et 306, on peut faire apparaître, en fonction des fréquences des différents signaux transmis aux ASIC, une impédance négative entre les bornes L1 et L2 des ASIC 305 et 306. En choisissant judicieusement la valeur de cette impédance négative, on réalise une adaptation de l'impédance d'entrée du dispositif de filtrage passe-bas 300 à la ligne téléphonique Li.
    • fonction du circuit de détection de décroché/raccroché 404 : lorsque la ligne est raccroché (on hook en anglais), ce circuit permet d'obtenir une valeur de résistance faible, de l'ordre de 50 ohms, entre les bornes L et P de chaque ASIC. L'admittance du quatrième ordre est alors court-circuitée. Dès que la ligne est décrochée (off hook en anglais), un courant supérieur à une valeur seuil préalablement déterminée apparaît sur la ligne téléphonique, et le circuit de détection de décroché/raccroché 404 permet d'obtenir une impédance de valeur très élevée.
  • Les fonctionnements des différents circuits électroniques présents dans l'ASIC objet de l'invention sont à présent plus détaillés dans le cadre d'exemples particuliers de réalisation de ces circuits.
  • Un exemple de réalisation du circuit rectificateur actif 401 est représenté à la figure 6. Sur cette figure, on retrouve les bornes L et P d'un des ASIC 305 ou 306. Le circuit 401 comporte quatre transistors à effet de champ (FET) dont deux à canal N, N61 et N62, et deux à canal P, P61 et P62. La borne L est directement reliée à la source du FET P61, au drain du FET N61, et aux grilles des FET P62 et N62. La borne P est directement reliée à la source du FET P62, au drain du FET N62, et aux grilles des FET P61 et N61. Le circuit 401 présente deux extrémités qui sont référencées 601 et 602 ; il permet d'obtenir au point 601 un potentiel V+ et au point 602 un potentiel V- inférieur au potentiel V+, et ceci indépendamment des valeurs relatives des potentiels V(L) et V(P). Entre les extrémités 601 et 602, on peut disposer une impédance 603 de valeur Z. Dans la réalisation de l'ASIC intervenant dans l'objet de l'invention, c'est l'admittance du quatrième ordre qui est disposée entre les extrémités 601 et 602.
  • Un exemple de réalisation du circuit 402 réalisant une admittance du quatrième ordre est illustré au moyen des figures 7, 8 et 9. Le circuit 402 réalisant une admittance du quatrième ordre est une source de courant commandée en tension. La tension qui commande cette source de courant est la différence de potentiel entre la borne L et la borne P de chaque ASIC, que l'on retrouve entre les extrémités 601 et 602 du circuit 401. Des éléments actifs sont utilisés dans ce circuit : ce sont des OTA (pour Operational Transconductance Amplifier en anglais), c'est à dire des amplificateurs opérationnels caractérisés par leur transconductance. Chaque OTA transforme une différence de potentiel ΔV(t) à ses bornes en un courant de sortie i(t) selon l'équation suivante : i(t)=gm. ΔV(t) (équation 3) où gm est la transconductance de l'OTA considéré.
  • Avant de s'intéresser à la structure du circuit réalisant une admittance du quatrième ordre, il est préférable, par soucis de simplification de l'exposé, de représenter un circuit réalisant une admittance du premier ordre, tel que le circuit 700 représenté à la figure 7.
  • Sur cette figure, le circuit 700 présente une entrée 711 portée au potentiel V+ et une sortie 712 portée au potentiel V-. Un OTA 701 est caractérisé par une transconductance g1. Il possède une première entrée 702 et une deuxième entrée 703 dont le potentiel est moins élevé que le potentiel de la première entrée 702. Une liaison conductrice 704, qui est reliée à l'entrée 711, est connectée d'une part à la première entrée 702 de l'OTA 701, à une capacité C11 et à la source d'un transistor à effet de champ à canal P 706. Le drain de ce FET 206 est relié par l'intermédiaire d'une résistance R0 à une liaison conductrice 705 qui est reliée à la sortie 712. La liaison conductrice 705 est par ailleurs reliée à une capacité C12, qui est elle-même connectée à la capacité C11.
  • La sortie de l'OTA 701 est reliée à un point de connexion 707 situé sur une liaison reliant les deux capacités C11 et C12. Une entrée positive 708 d'un amplificateur opérationnel 709 est également reliée au point de connexion 707. L'entrée négative 710 de l'amplificateur opérationnel 709 est connectée à une liaison reliant la deuxième entrée 703 de l'OTA 701 à un point de connexion 717 situé entre le drain du FET 706 et la résistance R0. Enfin, la sortie de l'amplificateur opérationnel 709 est reliée à la grille du FET 706.
  • L'amplificateur opérationnel 709 a un gain très élevé.
  • En considérant les équations suivantes g ⁢ 1 = C ⁢ 1 / b ⁢ 1
    Figure imgb0004
     C ⁢ 11 = a ⁢ 1. ⁢ C ⁢ 1 / b ⁢ 1
    Figure imgb0005
     C ⁢ 12 = 1 - a ⁢ 1 / b ⁢ 1 . C ⁢ 1
    Figure imgb0006
  • Ou a1, b1 et C1 sont des constantes qui seront déterminées ultérieurement, et en choisissant C1 de telle sorte qu'un courant I1, circulant entre la liaison 704 et la capacité C11, soit négligeable devant I2, qui est le courant parvenant à la source du FET 706, on obtient l'admittance du circuit 700 suivante : Y p = I p / V p = 1 + a ⁢ 1 ⁢ p / R ⁢ 0. ⁢ 1 + b ⁢ 1 ⁢ p
    Figure imgb0007
    où I(p) est le courant au point 711 et V(p) est la différence de potentiel entre les points 711 et 712.
  • Sur la figure 7, deux traits en pointillés 713 et 714 définissent dans l'espace les séparant, une cellule de base 715. Elle comporte notamment l'OTA 701 et les deux capacités C11 et C12. La partie du circuit 700 située à droite du trait en pointillé 714 constitue une cellule 716 dite de terminaison. La cellule de terminaison 716 comporte notamment l'amplificateur opérationnel 709, le FET 706 et la résistance R0.
  • Le circuit 402 réalisant une admittance du quatrième ordre est représenté à la figure 8. Ce circuit est en fait constitué de la juxtaposition de quatre cellules de base 715, puis de la cellule de terminaison 716.
  • Chaque cellule de base comporte donc un OTA 80X caractérisé par une transconductance gX, correspondant à l'OTA 701 de la figure 7, une première capacité CX1, correspondant à la capacité C11 de la figure 7, une deuxième capacité CX2, correspondant à la capacité C12 de la figure 7, et un point de connexion 81 X correspondant au point de connexion 707 de la figure 7, où X, qui varie de 1 à 4, désigne le numéro de la cellule de base à laquelle un élément appartient. La première cellule de base diffère légèrement des trois suivantes dans la mesure où elle possède un élément chuteur de tension 820 destiné à abaisser la tension des signaux alternatifs qui sont appliqués entre l'entrée 711 et la sortie 712 du circuit 402. On s'assure ainsi que les différents amplificateurs seront toujours soumis à un potentiel V+ et un potentiel V-, qui seront toujours, en valeur absolue, supérieurs à l'amplitude des tensions qui sont appliqués à ces amplificateurs. Chaque OTA est directement relié, au niveau de sa borne d'alimentation positive, respectivement négative, à la liaison 704 portée au potentiel V+, respectivement à la liaison 705 portée au potentiel V-.
  • Pour obtenir une admittance telle qu'exprimée dans l'équation 1, à savoir : Y p = 1 / R ⁢ 0 ⁢ 1 + a ⁢ 1 ⁢ p + a ⁢ 2 ⁢ p 2 + a ⁢ 3 ⁢ p 3 + a ⁢ 4 ⁢ p 4 / ( 1 + b ⁢ 1 ⁢ p + b ⁢ 2 ⁢ p 2 + b ⁢ 3 ⁢ p 3 + b ⁢ 4 ⁢ p 4 ) ,
    Figure imgb0008
     on fixe les différentes valeurs des capacités et des transconductances de la façon suivante : g ⁢ 1 = C ⁢ 1 / b ⁢ 1
    Figure imgb0009
     C ⁢ 11 = a ⁢ 1. ⁢ C ⁢ 1 / b ⁢ 1
    Figure imgb0010
     C ⁢ 12 = 1 - a ⁢ 1 / b ⁢ 1 . C ⁢ 1
    Figure imgb0011
     g ⁢ 2 = b ⁢ 1 ⁢ C ⁢ 2 / b ⁢ 2
    Figure imgb0012
     C ⁢ 21 = a ⁢ 2. ⁢ C ⁢ 2 / b ⁢ 2
    Figure imgb0013
     C ⁢ 22 = 1 - a ⁢ 2 / b ⁢ 2 . C ⁢ 2
    Figure imgb0014
     g ⁢ 3 = b ⁢ 2 ⁢ C ⁢ 3 / b ⁢ 3
    Figure imgb0015
     C ⁢ 31 = a ⁢ 3. ⁢ C ⁢ 3 / b ⁢ 3
    Figure imgb0016
     C ⁢ 32 = 1 - a ⁢ 3 / b ⁢ 3 . C ⁢ 3
    Figure imgb0017
     g ⁢ 4 = b ⁢ 3 ⁢ C ⁢ 4 / b ⁢ 4
    Figure imgb0018
     C ⁢ 41 = a ⁢ 4. ⁢ C ⁢ 4 / b ⁢ 4
    Figure imgb0019
     C ⁢ 42 = 1 - a ⁢ 4 / b ⁢ 4 . C ⁢ 4
    Figure imgb0020
    où C1, C2, C3 et C4 sont des constantes.
  • Dans un exemple particulier de réalisation, on choisit les valeurs suivantes pour les coefficients :
    • 1/R0=0.2
    • a 1=1.64e-4
    • a2=1.54e-8
    • a3=8.2e-15
    • a4=3.56e-19
    • b1=1.9e-3
    • b2=2.6e-7
    • b3=3.9e-12
    • b4=3.56e-19
  • De telles valeurs permettent d'obtenir une impédance active, inverse de l'admittance active, telle que représentée sur la courbe de la figure 14. Sur cette courbe, on peut observer que l'impédance est quasiment nulle pour des fréquences voisines de 0 et pour les fréquences supérieures à 200 kHz, et qu'elle présente, en valeur absolue, un maximum pour des valeurs de fréquences voisines de 30 kHz. Le niveau de réjection sera ainsi maximal pour les fréquences voisines de 30 kHz, la séparation des signaux basse fréquence et haute fréquence pouvant ainsi être assurée. Typiquement, la valeur maximale de l'impédance est voisine de 10 kiloOhms
  • La figure 9 illustre un exemple de réalisation de l'OTA 801 associé à l'élément chuteur de tension 820. Sur cette figure, l'entrée positive in+ de l'amplificateur 801 est directement reliée à la grille d'un transistor à effet de champ à canal P, P901, la source de ce FET étant reliée à l'entrée négative de l'amplificateur 801. Le drain du FET P901 constitue la sortie de l'amplificateur 801, c'est à dire qu'elle aboutit au point de connexion 811. Une liaison 903, portée au potentiel V-, aboutit également au drain du FET P901. L'élément chuteur de tension 820 combine ici la tension aux bornes de la résistance 900 et la tension grille-source du transistor P901. Lorsqu'une tension est appliquée à l'entrée d'un amplificateur 801, c'est à dire entre in+ et in-, l'amplificateur se comporte comme une source de courant 902 commandée en tension. La source de courant 902 est réalisée de manière à contrôler la tension Vdrop 820 indépendamment de la température. La transconductance g1 est, en première approximation, inversement proportionnelle à la valeur de la résistance 900.
  • La figure 10 illustre un exemple de réalisation des OTA 802, 803 et 804, qui sont identiques. Sur cette figure, l'entrée positive in+ de l'amplificateur 80X est directement reliée à la grille d'un premier transistor à effet de champ à canal P, P101, et l'entrée négative in- de l'amplificateur 80X est directement reliée à la grille d'un deuxième FET à canal P, P102. Les sources de ces deux FET sont reliées à une liaison conductrice 1000 portée au potentiel V+. Le drain du FET P102 est relié au drain d'un FET à canal N, N102. La grille de ce FET N102 est reliée d'une part à la grille d'un autre FET à canal N, N101, et aux drains des FET P101 et N101. Les sources des FET N101 et N102 sont reliées à une liaison qui est portée au potentiel V-. Lorsqu'une tension est appliquée à l'entrée d'un amplificateur 80X, c'est à dire entre in+ et in-, l'amplificateur se comporte comme une source de courant 1003 commandée en tension. La source de courant 902 comporte notamment une résistance interne non représentée, qui est un clone de la résistance interne Rin de la figure 9, qui permet de définir le courant débité, et ainsi de régler la transconductance de chaque OTA. La transconductance gx est aussi dépendante des caractéristiques des transistors.
  • La figure 11 est un exemple de réalisation du circuit de détection de décroché/raccroché 404. Sur cette figure, on a uniquement représenté les éléments intervenant pour un cas de polarisation du circuit, qui correspond à un sens déterminé du courant dans les lignes de transmission 301 et 302. La figure 11 est composée d'un premier bloc élémentaires 1101, présent dans l'ASIC 305, et d'un deuxième bloc élémentaires 1102, présent dans l'ASIC 306.
  • Le premier bloc élémentaire 1101 comporte cinq transistors à effet de champ à canal P. La borne L1 est directement reliée à la source d'un FET P112, d'un FET P114, d'un FET P113 et à la grille d'un FET P111. La borne P1 est directement reliée à la source du FET P111, d'un FET P115, au drain du FET P113 et à la grille du FET P112. Les drains des FET P111 et P112 sont reliés à un point de connexion 1103 qui est par ailleurs relié à un point de connexion 1104. Le point de connexion 1104 est par ailleurs relié à la grille des FET P113, P114 et P115, ainsi qu'à la borne C1. Enfin, la borne C1 est directement reliée aux drains des FET P114 et P115. Le premier bloc élémentaire est, dans la pratique, doublé : un bloc élémentaire complémentaire non représenté, appartenant au même ASIC, est monté en parallèle au bloc 1101 entre les bornes L1 et P1. Ce bloc complémentaire intervient lorsque le sens du courant, dans les lignes de transmission 301 et 302, est inversé par rapport à celui qui a été déterminé plus haut. Ces deux blocs sont identiques, à la différence que tous les FET à canal P du bloc 1101 sont remplacés par des FET à canal N. L'association de ces deux blocs constitue le circuit de détection de décroché/raccroché représenté à la figure 4.
  • La borne C1 est reliée à la borne C2 via la résistance 504, typiquement de valeur 4,7 mégaOhms. Le bloc 1102 a une structure symétrique à celle du bloc 1101 par rapport à la résistance 504 les séparant, à la différence que tous les FET à canal P ont été remplacés par des FET à canal N. Dans l'ASIC 306 le bloc 1102 est complété, afin de constituer le circuit de détection de décroché/raccroché de l'ASIC 306, par un autre bloc complémentaire non représenté, monté en parallèle au deuxième bloc élémentaire 1102 entre les bornes L2 et P2, de même structure que le bloc 1102, à la différence que les FET à canal N ont été remplacés par des FET à canal P.
  • Une telle architecture permet de détecter les passages d'un mode décroché à un mode raccroché en comparant un courant circulant entre une borne L et une borne P d'un des ASIC 305 ou 306 et le courant circulant dans la résistance 504.
  • La figure 12 donne un exemple de réalisation du circuit d'adaptation d'impédance 403. Ce circuit comporte notamment cinq résistances : R101, R102, R103, R104 et R105, un amplificateur opérationnel 120 et un FET à canal P, P122. La broche L est raccordée à la broche A par l'intermédiaire de la résistance R105, à une entrée positive 123 de l'amplificateur 120 par l'intermédiaire de la résistance R101, à une entrée négative 124 de l'amplificateur 120 par l'intermédiaire de la résistance R102, et à la source du FET P122. L'entrée négative 124 de l'amplificateur 120 est connectée, par l'intermédiaire de la résistance R104 à une liaison 125 reliant le drain du FET P122 et la borne B. L'entrée positive 124 de l'amplificateur 120 est connectée, par l'intermédiaire de la résistance R103 à la borne B. La sortie de l'amplificateur 120 est reliée à la grille du FET P122.
  • Si on considère que les deux bornes B des ASIC 305 et 306 sont reliées par l'intermédiaire d'une impédance de valeur Z, et que les deux bornes A des ASIC sont reliées par l'intermédiaire d'une capacité de valeur C, on obtient une impédance d'entrée Zin qui, vue de la borne L, a l'expression suivante : Zin p = Z ⁢ R ⁢ 1 + R ⁢ 3 . C . p + 1 + R ⁢ 1 + R ⁢ 3 / R ⁢ 5 / ( R ⁢ 3 - R ⁢ 4 ⁢ R ⁢ 1 / R ⁢ 2 . Cp + 1 + R ⁢ 1 + R ⁢ 3 / R ⁢ 5 )
    Figure imgb0021
    où Rx correspond à R10x, x pouvant varier de 1 à 5, par soucis de simplification de l'équation 17.
  • En adoptant les valeurs suivantes de résistance :
    • R101 =150 kiloOhms ;
    • R102=100 kiloOhms ;
    • R103=50 kiloOhms ;
    • R104=83 kiloOhms ;
    • R105=450 kiloOhms ;
    L'équation 17 devient : Zin(p)=-2,68Z.((pT+1)/(pT-2,68)),
    où T est une constante de temps telle que T=14000C.
  • Ainsi, pour des fréquences supérieures à 1/T, le circuit d'adaptation d'impédance 404 se comporte comme une impédance négative avec un gain de -2,68. Pour des fréquences plus petites que 1/T, l'impédance est simplement égale à Z.
  • La figure 13 reprend les principaux circuits qui viennent d'être décrits. Elle comporte également un module de mémoire de type EEPROM 131, une mémoire FIFO 132 et un multiplexeur 133. Ces différents éléments sont contenus dans chaque ASIC 305 et 306. Le multiplexeur 133 est connecté à la borne DATA, la borne CK permet d'envoyer un signal d'horloge à la mémoire FIFO 132, et la borne Vpp est connectée à la mémoire EEPROM 131. Le multiplexeur 133 peut recevoir des données depuis le module de mémoire FIFO 132 et lui communiquer des données sous forme multiplexée. La mémoire FIFO peut échanger des données avec la mémoire EEPROM 131. Un tel système permet de disposer de 16 bits pour contrôler le processus de programmation des ASIC.
  • Un premier bit sert à déterminer si les variables à programmer dans l'ASIC sont définies par le contenu de la mémoire FIFO 132 ou par le contenu de l'EEPROM 131. Un deuxième bit sert à déterminer si l'admittance à réaliser correspond à la norme européenne ou à la norme américaine. 3 bits sont réservés pour le paramétrage de la tension Vdrop, ce qui revient à régler la résistance R900 de la figure 9, 6 bits sont réservés pour le paramétrage des différentes transconductances, ce qui revient à régler la valeur des résistances Rin présentes dans les sources de courant des figures 9 et 10, et 5 bits sont réservés pour le paramétrage de la résistance R0.
  • Les ajustements des différentes résistances R900, Rin et R0 se font, de façon connue, par l'utilisation d'un multiplexeur analogique associé avec un réseau de résistances.

Claims (8)

  1. Dispositif de filtrage basse fréquence (300) installé sur une ligne (Li) téléphonique composée d'une première ligne de transmission (301) et d'une deuxième ligne de transmission (302), ledit dispositif comportant notamment une partie active comprenant notamment un premier circuit intégré à application spécifique (305), ou ASIC, et un deuxième ASIC (306) identiques, le premier ASIC (305) étant disposé en série sur la première ligne de transmission (301) entre un premier point de connexion (312), relié à une première broche (L1) de raccordement du premier ASIC (305), et un deuxième point de connexion (313), relié à une deuxième broche (P1) de raccordement du premier ASIC (305), de la première ligne de transmission (301), le deuxième ASIC (306) étant disposé en série sur la deuxième ligne de transmission (302) entre un troisième point de connexion (314), relié à la première broche de raccordement (L2) du deuxième ASIC (306), et un quatrième point de connexion (315), relié à la deuxième broche de raccordement (P2) du deuxième ASIC (306), de la deuxième ligne de transmission (302), caractérisé en ce que chaque ASIC (305 ;306) comprend un circuit rectificateur actif (401), disposé en série entre la première broche de raccordement (L1 ;L2) et la deuxième broche de raccordement (P1 ;P2) de l'ASIC (305 ;306) dans lequel il est compris, pour appliquer une différence de potentiel, dont le signe est indépendant du sens d'un courant circulant dans les lignes de transmission (301 ;302), aux bornes d'un circuit électronique (402) qui réalise une admittance active et qui est compris dans chaque ASIC (305 ; 306).
  2. Dispositif de filtrage basse fréquence (300) selon la revendication précédente, caractérisé en ce que l'admittance réalisée est une admittance du quatrième ordre.
  3. Dispositif de filtrage basse fréquence (300) selon l'une des revendications précédentes, caractérisé en ce que chaque ASIC (305 ;306) comporte un circuit de détection de décroché/raccroché (404), disposé en parallèle au circuit rectificateur actif (401), pour court-circuiter le circuit électronique (402) réalisant une admittance active lorsque la ligne téléphonique (Li) est dans un état raccroché.
  4. Dispositif de filtrage basse fréquence (300) selon la revendication précédente, caractérisé en ce que chaque ASIC (305 ;306) comporte une troisième broche de raccordement (C1 ;C2) utilisée pour relier, par l'intermédiaire d'une résistance (504), les circuits de détection de décroché/raccroché (404) de chaque ASIC (305 ;306).
  5. Dispositif de filtrage basse fréquence (300) selon l'une des revendications précédentes, caractérisé en ce que chaque ASIC (305 ;306) comporte un circuit d'adaptation d'impédance (403), relié à la première broche de raccordement (L1 ;L2), pour réaliser une adaptation d'impédance d'entrée du dispositif de filtrage basse fréquence (300) à la ligne téléphonique (Li).
  6. Dispositif de filtrage basse fréquence (300) selon la revendication précédente, caractérisé en ce que chaque ASIC (305 ;306) comporte une quatrième broche de raccordement (B1 ;B2) utilisée pour relier, par l'intermédiaire d'une résistance (502) et d'une capacité (503) disposées en série, les deux circuits d'adaptation d'impédance (403) qui sont disposés dans chaque ASIC (305 ;306).
  7. Dispositif de filtrage basse fréquence (300) selon l'une des revendications précédentes, caractérisé en ce que le circuit électronique (402) réalisant l'admittance active comporte des amplificateurs opérationnels (801 ;802 ;803 ;804) caractérisés par une transconductance (g1 ;g2 ;g3 ;g4) qui sont directement alimentés par la ligne de transmission (301 ;302) sur laquelle est disposé l'ASIC (305 ;306) auquel ils appartiennent.
  8. Dispositif de filtrage basse fréquence (300) selon la revendication précédente, caractérisé en ce que le circuit électronique (403) réalisant l'admittance active comporte un dispositif chuteur de tension (820) pour que la tension appliquée aux bornes de chaque amplificateur opérationnel (801 ;802 ;803 ;804) caractérisé par une transconductance soit inférieure à la tension d'alimentation de ces amplificateurs (801 ;802 ;803 ;804).
EP03730176A 2002-04-05 2003-04-07 Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl Expired - Lifetime EP1493228B1 (fr)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0204295 2002-04-05
FR0204295A FR2838255B1 (fr) 2002-04-05 2002-04-05 Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl
PCT/EP2003/050093 WO2003085829A1 (fr) 2002-04-05 2003-04-07 Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl

Publications (2)

Publication Number Publication Date
EP1493228A1 EP1493228A1 (fr) 2005-01-05
EP1493228B1 true EP1493228B1 (fr) 2008-10-08

Family

ID=28052159

Family Applications (1)

Application Number Title Priority Date Filing Date
EP03730176A Expired - Lifetime EP1493228B1 (fr) 2002-04-05 2003-04-07 Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl

Country Status (8)

Country Link
EP (1) EP1493228B1 (fr)
CN (1) CN100449941C (fr)
AT (1) ATE410825T1 (fr)
AU (1) AU2003240763A1 (fr)
DE (1) DE60323956D1 (fr)
ES (1) ES2315499T3 (fr)
FR (1) FR2838255B1 (fr)
WO (1) WO2003085829A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1903674A1 (fr) * 2006-09-22 2008-03-26 Alcatel Lucent Filtre pass-bas d'ordre élevé pour dispositif séparateur xDSL

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5623543A (en) * 1994-02-01 1997-04-22 British Telecommunications Public Limited Company Two port signalling voltages filter arrangement
US5699421A (en) * 1995-05-31 1997-12-16 Casio Phonemate, Inc. Telephone answering device with low cost dual tone multi-frequency detector
EP0942578A3 (fr) * 1998-03-12 2002-01-30 Westell Technologies, Inc. Filtre à deux modes pour LNAA
ES2271983T3 (es) * 1998-06-26 2007-04-16 Alcatel Disposicion de filtro aplicable a separadores de señal adsl.
US6278769B1 (en) * 1998-11-25 2001-08-21 Westell Technologies, Inc. Signaling method for invoking a test mode in a network interface unit
US6549616B1 (en) * 2000-03-20 2003-04-15 Serconet Ltd. Telephone outlet for implementing a local area network over telephone lines and a local area network using such outlets

Also Published As

Publication number Publication date
DE60323956D1 (de) 2008-11-20
FR2838255B1 (fr) 2004-06-18
ATE410825T1 (de) 2008-10-15
AU2003240763A1 (en) 2003-10-20
WO2003085829A1 (fr) 2003-10-16
FR2838255A1 (fr) 2003-10-10
ES2315499T3 (es) 2009-04-01
CN100449941C (zh) 2009-01-07
CN1659781A (zh) 2005-08-24
EP1493228A1 (fr) 2005-01-05

Similar Documents

Publication Publication Date Title
EP1081874A1 (fr) Circuit hybride d'émission-réception
EP1493228B1 (fr) Circuit integre a application specifique pour dispositif de filtrage passe-bas destine au decouplage des voies xdsl
EP1566050B1 (fr) Filtre passe bas destine aux lignes telephoniques adaptees a la transmission adsl
EP1470641B1 (fr) Dispositif de filtrage passe-bas destiné au découplage des voies xdsl
EP1632084B1 (fr) Dispositif adaptateur d'impedance du canal de transmission haut-debit d'une installation terminale cuivre
EP1171991A1 (fr) Dispositif de filtrage passe-bas avec isolateur integre et installation privative comportant un tel dispositif
EP1260091B1 (fr) Filtre a aiguillage pour ligne de transmission d'informations
EP1330104B1 (fr) Dispositif de filtrage passe-bas avec dispositif d'isolation et circuit de dérivation
FR2498851A1 (fr) Circuit d'interface de ligne d'abonne
EP1645031B1 (fr) Filtre passe bas pour filtrage de signaux adsl sur des lignes telephoniques
FR2623670A1 (fr) Circuit analogique pour modem en bande de base
FR2839223A1 (fr) Dispositif de filtrage, pour modem haut debit en mode alternat, fonctionnant comme isolateur ou comme adaptateur
FR2834835A1 (fr) Filtre passe bas destine aux lignes telephoniques adaptees a la transmission adsl
FR2873874A1 (fr) Filtre passe-bas a composants uniquement passifs destine au decouplage de voies basse frequence et haute frequence
EP1558014B1 (fr) Filtre ADSL
EP2166739B1 (fr) Passerelle domestique à ré-injection
US10079645B2 (en) Optical telecommunications devices, systems, and methods
FR2855680A1 (fr) Filtre passe bas pour filtrage de signaux adsl sur des lignes telephoniques modelisees par une impedance complexe
WO2005057947A1 (fr) Module et reglette de raccordement
CN101155216A (zh) 可降低串音现象的话音分离装置
FR2623671A1 (fr) Dispositif de correction automatique des distorsions pour modem en bande de base a code biphase
FR2798021A1 (fr) Circuit hybride d'emission-reception
TW200808020A (en) Signal splitter capable of reducing crosstalk
FR2858158A1 (fr) Dispositif de deport de ligne telephonique

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20041018

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL LT LV MK

RAP1 Party data changed (applicant data changed or rights of an application transferred)

Owner name: LABORATOIRE EUROPEEN ADSL

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIN1 Information on inventor provided before grant (corrected)

Inventor name: KRUMMENACHER, FRANCOIS

Inventor name: NALLATAMBY, GUY-MICHEL

Inventor name: DE RAAD, CHRISTINA

Inventor name: DEDIEU, HERVE

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LI LU MC NL PT RO SE SI SK TR

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: CH

Ref legal event code: EP

REG Reference to a national code

Ref country code: IE

Ref legal event code: FG4D

Free format text: LANGUAGE OF EP DOCUMENT: FRENCH

REF Corresponds to:

Ref document number: 60323956

Country of ref document: DE

Date of ref document: 20081120

Kind code of ref document: P

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

NLV1 Nl: lapsed or annulled due to failure to fulfill the requirements of art. 29p and 29m of the patents act
REG Reference to a national code

Ref country code: ES

Ref legal event code: FG2A

Ref document number: 2315499

Country of ref document: ES

Kind code of ref document: T3

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: BG

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090108

Ref country code: AT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: NL

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

Ref country code: FI

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

Ref country code: PT

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090218

REG Reference to a national code

Ref country code: IE

Ref legal event code: FD4D

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: RO

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

Ref country code: IE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

Ref country code: DK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

Ref country code: EE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SE

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090108

Ref country code: CZ

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

26N No opposition filed

Effective date: 20090709

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: SK

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: MC

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090430

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090109

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LU

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20090407

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: HU

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20090409

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: TR

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: CY

Free format text: LAPSE BECAUSE OF FAILURE TO SUBMIT A TRANSLATION OF THE DESCRIPTION OR TO PAY THE FEE WITHIN THE PRESCRIBED TIME-LIMIT

Effective date: 20081008

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20120529

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: GB

Payment date: 20120525

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: IT

Payment date: 20120525

Year of fee payment: 10

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: ES

Payment date: 20120528

Year of fee payment: 10

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20130407

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: DE

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20131101

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130407

REG Reference to a national code

Ref country code: DE

Ref legal event code: R119

Ref document number: 60323956

Country of ref document: DE

Effective date: 20131101

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: IT

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130407

REG Reference to a national code

Ref country code: ES

Ref legal event code: FD2A

Effective date: 20140606

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: ES

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20130408

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 14

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 15

REG Reference to a national code

Ref country code: FR

Ref legal event code: PLFP

Year of fee payment: 16

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: CH

Payment date: 20180326

Year of fee payment: 16

REG Reference to a national code

Ref country code: CH

Ref legal event code: PL

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: LI

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190430

Ref country code: CH

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20190430

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: FR

Payment date: 20220323

Year of fee payment: 20

Ref country code: BE

Payment date: 20220322

Year of fee payment: 20

REG Reference to a national code

Ref country code: BE

Ref legal event code: MK

Effective date: 20230407