EP4643378A1 - Procédé de transfert de couche semiconductrice - Google Patents

Procédé de transfert de couche semiconductrice

Info

Publication number
EP4643378A1
EP4643378A1 EP23840692.0A EP23840692A EP4643378A1 EP 4643378 A1 EP4643378 A1 EP 4643378A1 EP 23840692 A EP23840692 A EP 23840692A EP 4643378 A1 EP4643378 A1 EP 4643378A1
Authority
EP
European Patent Office
Prior art keywords
layer
ions
semiconductor layer
donor substrate
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
EP23840692.0A
Other languages
German (de)
English (en)
Inventor
Shay Reboh
Frédéric Mazen
Jean-Michel Hartmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA, Commissariat a lEnergie Atomique et aux Energies Alternatives CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of EP4643378A1 publication Critical patent/EP4643378A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H10P54/30—Cutting or separating of wafers, substrates or parts of devices by forming weakened zones for subsequent cutting or separating, e.g. by laser treatment or by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P10/00—Bonding of wafers, substrates or parts of devices
    • H10P10/12—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates
    • H10P10/128—Bonding of semiconductor wafers or semiconductor substrates to semiconductor wafers or semiconductor substrates by direct semiconductor to semiconductor bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00—Cutting or separating of wafers, substrates or parts of devices
    • H10P54/50—Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving
    • H10P54/52—Cutting or separating of wafers, substrates or parts of devices by scoring, breaking or cleaving by cleaving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1914—Preparing SOI wafers using bonding
    • H10P90/1916—Preparing SOI wafers using bonding with separation or delamination along an ion implanted layer, e.g. Smart-cut
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Definitions

  • the technical field of the invention is that of semiconductor layer transfer processes.
  • the present invention relates more particularly to a process for transferring a semiconductor layer by ion implantation, assembly and fracturing in which the semiconductor layer is reduced to defects before the assembly step.
  • 3D monolithic integration consists of stacking layers of electronic devices on top of each other.
  • Electronic devices are typically transistors. Each layer or level of transistors is formed in a semiconductor layer called an active layer. The first level of transistors is formed on the surface of an initial substrate, also called a wafer. The second level of transistors is manufactured from a semiconductor layer formed on the first level of transistors, in other words above the surface of the initial substrate.
  • a semiconductor layer from another substrate, called the donor substrate.
  • a known transfer technique called Smart CutTM is based on the combination of an implantation of light ions in the donor substrate, an assembly by molecular adhesion of the donor and recipient substrates and a fracturing anneal of the donor substrate. .
  • This method comprises 1) the provision of a donor substrate, generally a silicon wafer, 2) the implantation of ions, most often light ions such as hydrogen, across the surface of the donor substrate , to create nano-cavities buried inside the donor substrate, at a depth determined by the implantation depth, and delimiting the semiconductor layer to be transferred, 3) the assembly of the donor substrate on a recipient substrate, then 4) a final annealing (heating) of the assembly which activates the formation of dihydrogen (H2). This gas fuels the nano-cavities and makes them grow.
  • ions most often light ions such as hydrogen
  • the nano-cavities Due to the mechanical stress created by the interface between the assembled donor and recipient substrates, the nano-cavities widen and group laterally at the depth determined by the implantation, creating microcracks and a final fracture which extends quickly to the entire plate. The separation of the semiconductor layer from the donor substrate and its transfer to the recipient substrate is then carried out.
  • a solution conventionally used consists of reducing the number of defects after the transfer step, by subjecting the recipient substrate (which includes the transferred semiconductor layer) to high temperatures, that is to say temperatures above 900°C or 1000°C, applied for long periods of time, for example several hours.
  • temperatures should be avoided when the semiconductor layer has been transferred to a receiving substrate. comprising a layer of previously formed electronic devices. In fact, they cause a degradation in performance, particularly electrical performance, of the electronic devices of this underlying layer. It is therefore impossible to reduce the defects created by the implantation of light ions in this way.
  • the invention offers a solution to the problems mentioned above, by providing for replacing the single implantation step with two implantation steps and by carrying out a step of epitaxy of the semiconductor layer between the two implantation steps. . Furthermore, the implantation conditions of each of the implantation stages, in particular the implanted ions and the chosen implantation dose(s), are adapted according to the epitaxy and the fracturing annealing for induce fracturing only during fracturing annealing.
  • One aspect of the invention thus relates to a method of transferring a semiconductor layer from a donor substrate to a recipient substrate, the method comprising the following successive steps: first implantation of first light ions in the donor substrate at a predetermined implantation depth so as to form a fragile plane buried at the predetermined implantation depth, epitaxy on the donor substrate of the semiconductor layer to be transferred, second implantation of second light ions in the donor substrate through the semiconductor layer to be transferred at the level of the fragile plane, assembly by bonding of the recipient substrate and the donor substrate covered with the semiconductor layer to be transferred, the semiconductor layer to be transferred being placed between the recipient and donor substrates, and fracturing by annealing, called fracturing annealing, of the donor substrate following the buried fragile plane, process in which: the first ions are chosen and implanted at a first dose so that, during epitaxy, there is no fracturing at the predetermined implantation depth, the second ions are chosen and implanted at a second dose so that, during frac
  • the implantation of the first light ions is carried out with a dose such that the first ions do not induce, during the epitaxy of the semiconductor layer to be transferred, fracturing at the predetermined implantation depth.
  • the thermal budget (defined by the temperature and the duration of application of this temperature) used during the epitaxy step does not lead to the growth and grouping of the nano-cavities of the fragile plane buried, that is to say nano-cavities formed at the implantation depth predetermined by the first implantation.
  • the density of nano-cavities and/or the quantity of gas produced is not sufficient.
  • the implanted ions would necessarily be chosen so that at the implanted dose there would be fracturing after assembly of the donor and recipient substrates.
  • the implanted dose would therefore be high enough for the heat treatment inherent to epitaxy to lead to fracturing of the donor substrate.
  • the epitaxy temperature should be limited to 400°C maximum. However, it is currently not possible to form a semiconductor layer at such a temperature.
  • the first implantation therefore makes it possible to carry out epitaxy without fracturing the donor substrate or without creating defects in the semiconductor layer.
  • the epitaxy of the semiconductor layer is followed by the second implantation.
  • This second implementation is carried out substantially at the same depth as the first implantation (taking into account the epitaxial thickness) so that, during fracturing annealing, fracturing of the donor substrate is obtained due to the accumulation of ions implanted during the first and second implantation.
  • the implantation depth is mainly a function of the ion implantation energy.
  • Software (such as SRIM for “Stopping and Range of Ions in Matter”) makes it possible to simulate the required implantation energies.
  • the two installations take place approximately in the same plane. A gap of a few nanometers is possible, the implanted ions being able to join the nano-cavities of the fragile plane during fracturing annealing.
  • the semiconductor layer formed is thus advantageously crossed only by the ions implanted during the second implantation in a much smaller quantity than the light ions necessary when a single implantation is conventionally carried out.
  • the number of defects in the semiconductor layer is thus reduced before transfer and without resorting to a high temperature annealing step.
  • the method comprises, between the first implantation of light ions and the step of epitaxy of the semiconductor layer to be transferred, an additional step of surface preparation comprising the sub-steps following successive steps: deoxidation of a free surface of the donor substrate, annealing of the donor substrate under an atmosphere comprising hydrogen at a temperature greater than or equal to 400°C (and advantageously greater than or equal to 500°C) for a period comprising between 5 seconds and 10 minutes.
  • H2 annealing The higher the thermal budget of this annealing comprising hydrogen, called H2 annealing, the less the residual contamination in oxygen atoms at the interface between the substrate and the epitaxial semiconductor layer will be, and the better it will be. the quality of the transferred semiconductor layer.
  • H2 annealing conditions we will better understand the impact of H2 annealing conditions on the quality of deposited films by referring to Hartmann et al., “A benchmark of 300mm RP-CVD chambers for the low temperature epitaxy of Si and SiGe”, ECS Transactions, 86 (7) 219-231 (2016).
  • the surface of the donor substrate is prepared for the epitaxy of the semiconductor layer to be transferred. This contributes to the formation of a semiconductor layer with a reduced number of defects.
  • the method comprises the additional steps of: before the first implantation, a step of depositing a sacrificial layer on a free surface of the donor substrate, after the first implantation and before the step d epitaxy of the semiconductor layer to be transferred, a step of removing the sacrificial layer.
  • the combination of deposition and removal of the sacrificial layer aims to prepare the surface for the epitaxy of the semiconductor layer to be transferred.
  • the sacrificial layer is a dielectric layer.
  • the dielectric layer is for example a layer of silicon oxide. It acts as a protective layer preserving the surface of the donor substrate from contamination or impurities. As it is on this surface that the epitaxy is carried out, the semiconductor layer to be transferred will be formed in better conditions, and its quality will be improved.
  • the sacrificial layer comprises a stack of a first sub-layer of silicon and germanium alloy, called the first etching stop layer, and of a second sub-layer.
  • -layer of dielectric material disposed on the first sub-layer, and the step of removing the sacrificial layer comprises the removal of the second dielectric sub-layer selectively with respect to the first etching stop layer then the removal of the first etching stop layer.
  • the first etching stop layer makes it possible, like the dielectric layer, to preserve the surface on which the epitaxy will be carried out from impurities likely to degrade the semiconductor layer.
  • the step of epitaxy of the semiconductor layer to be transferred is carried out less than 30 minutes after the step of removing the first stopping layer.
  • the step of epitaxy of the semiconductor layer to be transferred is carried out less than 10 minutes after the step of removing the first barrier layer.
  • the step of removing the first etching stop layer and the step of epitaxy of the semiconductor layer to be transferred are carried out in the same equipment.
  • the method comprises, after the step of removing the first etching stop layer and before the step of epitaxy of the semiconductor layer to be transferred, an additional step of annealing the donor substrate carried out in the same equipment as the step of removing the first barrier layer and the step of epitaxy of the semiconductor layer to be transferred.
  • This step of annealing the donor substrate carried out in situ in the epitaxy equipment makes it possible to complete the step of removing the first etching stop layer and to improve the quality of the surface on which the semiconductor layer to be transferred will be formed.
  • the additional step of annealing the donor substrate is carried out under the following temperature, pressure and duration conditions: 500°C, 2666 Pa (or 20 Torr), 2 minutes.
  • the method according to one aspect of the invention may present one or more complementary characteristics among the following, compatible with all the previous embodiment variants and considered individually or according to all technically possible combinations.
  • the first light ions are helium ions, hydrogen ions, boron ions, a mixture of helium ions and hydrogen ions or a mixture of hydrogen ions and boron ions.
  • the second light ions are helium ions, hydrogen ions or a mixture of helium ions and hydrogen ions.
  • the semiconductor layer to be transferred is a layer of silicon (or Si), germanium (or Ge), an alloy of silicon and germanium (or SiGe), an alloy of silicon, germanium and carbon (or SiGeC), an alloy of germanium and tin (or GeSn) or an alloy of silicon, germanium and tin (SiGeSn), or a stack of a sub-layer of silicon and 'an underlayer of an alloy of silicon and germanium (Si/SiGe).
  • the semiconductor layer to be transferred comprises a first so-called active sublayer of silicon (or Si), germanium (or Ge), an alloy of silicon and germanium (or SiGe), an alloy of silicon, germanium and carbon (or SiGeC), an alloy of germanium and tin (or GeSn) or an alloy of silicon, germanium and tin (SiGeSn), and a second underlayer called an etch stop layer such as an etch stop sublayer made of silicon and germanium alloy, placed under the first active sublayer, and the recipient substrate has, after the fracturing step, a residual layer from the donor substrate, the process then comprising the following successive steps:
  • the etching stop sub-layer and the step of selective etching of the residual layer after the transfer no mechanical-chemical polishing is required. necessary to remove the residual layer from the donor substrate.
  • the surface roughness of the transferred layer is reduced and its thickness controlled to achieve thinner thicknesses. The quality of the transferred layer is thus further improved.
  • FIGS 1A to 1 G schematically represent steps of the transfer process according to the invention
  • Figure 2 represents several alternative embodiments of the epitaxy step of the transfer process of Figures 1 A to 1 G,
  • Figure 3 shows the final multilayer structure obtained with the transfer process of Figures 1 A to 1 G
  • Figures 4A to 4K schematically represent a first particular embodiment of the method of Figures 1A to 1 G, making it possible to improve the quality of the semiconductor layer,
  • Figures 5A to 5M schematically represent a second particular embodiment of the method of Figures 1A to 1 G, also making it possible to improve the quality of the semiconductor layer,
  • Figure 6 schematically represents a first test substrate making it possible to determine the first implantation dose
  • Figure 7 is a synoptic diagram representing the sequence of steps making it possible to determine the first maximum dose of the first implantation step of Figure 1 B,
  • Figure 8 schematically represents a second test substrate making it possible to determine the second implantation dose
  • Figure 9 is a synoptic diagram representing the sequence of steps making it possible to determine the second minimum dose of the second implantation step of Figure 1 D
  • Figure 10 represents the density of defects generated in a silicon substrate by an implantation of hydrogen ions, and by an implantation of a mixture of helium and hydrogen ions,
  • Figure 11 represents the etching speed of a layer of SiGe, as a function of the partial etching pressure and as a function of the percentage of Ge in the SiGe alloy,
  • Figure 12 is a block diagram representing the sequence of steps making it possible to implement an additional surface preparation step, this step being between the second step and the third step of the process shown in Figures 1A to 1 G.
  • Figures 1A to 1 G represent a schematic sectional view of steps S110 to S160 of a process for transferring a semiconductor layer 40 from a donor substrate 10 to a recipient substrate 20, which makes it possible to obtain a semiconductor layer 40 reduced in defects.
  • defects is meant nano-cavities, gaps, interstitials, hydrogenated complexes, bubbles, exfoliations present in the semiconductor layer or on its surface, and causing a degradation of its electrical performance.
  • This transfer process comprises, like the Smart CutTM process of the prior art, the implantation of light ions, the assembly of two substrates by bonding and fracturing annealing.
  • the transfer method according to the invention is remarkable in that it comprises, before the actual transfer carried out by the bonding steps S150 and fracturing S160 (Figure 1 E and Figure 1 F), two stages of S120 and S140 layout ( Figure 1 B and Figure 1 D) of light ions and an epitaxy step S130 ( Figure 1 C) interposed between these two implantation steps S120 and S140.
  • the transfer process begins in the first step S110 with the supply of a donor substrate 10.
  • the donor substrate 10 designates a support substrate, preferably a semiconductor substrate, for example made of silicon.
  • substrate means a wafer or wafer.
  • the donor substrate 10 has an upper face 11, called the free surface, which is substantially planar.
  • the first step S110 is followed by a step S120 of implanting first light ions 3a in the donor substrate 10, through the free surface 11, at a predetermined depth 30, called depth of implantation.
  • This first implantation S 120 makes it possible to create defects in the donor substrate 10 in a so-called fragile plane 300 located at the implantation depth 30.
  • the plane 300 is said to be fragile because the defects created weaken the donor substrate 10.
  • the implantation depth 30 is for example between 00 nm and 1000 nm. It is measured from the free surface 11 and perpendicular to this same surface.
  • the S120 implantation of the first ions is accomplished at an energy such that the maximum of the profile of the implanted ions is found at approximately 300 nm depth.
  • This implantation energy depends on the ion species or species of ions chosen. If the first species implanted is helium, it is of the order of 35 keV to obtain an implantation depth of 300 nm.
  • Light ions are species defined by an atomic mass less than or equal to 11.
  • the first ions 3a are preferably chosen from hydrogen (or H), helium (or He), boron (or B). , a mixture of helium and hydrogen (or “He+H”) or a mixture of hydrogen and boron (or “H+B”). It is in fact known that these species make it possible to create a fragile buried plane likely to lead to a transfer by Smart CutTM.
  • the light ion implantation step is conventionally associated with an annealing step carried out at an annealing temperature generally between 350°C and 600°C to fracture the donor substrate and transfer the semiconductor layer.
  • the step S120 of implantation of the first ions 3a is not followed by a “classic” annealing step, but is followed by an epitaxy step S130, illustrated in FIG. 1 C, aimed at forming the semiconductor layer 40.
  • Figure 2 presents several alternative embodiments of this epitaxy step S130.
  • the semiconductor layer 40 can be a semiconductor layer 410, preferably thin, that is to say with a thickness of between 5 nm and 30 nm, and formed of a material from the following: silicon (or Si), germanium (or Ge), alloy of silicon and germanium (or SiGe), alloy of silicon, germanium and carbon (or SiGeC), alloy of germanium and tin (or GeSn) or alloy of silicon, germanium and tin (SiGeSn).
  • the semiconductor layer 40 can, alternatively, be a stack of semiconductor sublayers, for example a stack of a silicon sublayer and a silicon and germanium alloy sublayer (Si/SiGe ) or, preferably, a stack of a first so-called active sub-layer 430 and a second so-called etch-stop sub-layer 420 such as an etch-stop sub-layer made of silicon alloy and germanium (SiGe).
  • the etching stop sub-layer 420 is arranged under the active sub-layer 430.
  • the active sublayer 430 is then similar to the semiconductor layer 410, that is to say it is formed from a material among the following: silicon (or Si), silicon alloy and germanium (or SiGe), alloy of silicon, germanium and carbon (SiGeC), alloy of germanium and tin (or GeSn) or alloy of silicon, germanium and tin (SiGeSn) and its thickness is between 2 nm and 30nm.
  • the etch stop sublayer 420 is preferably made of a SiGe alloy with a germanium concentration of between 20% and 50%.
  • the etching stop sublayer 420 may also have a thickness of between 5 nm and 150 nm.
  • the stack of semiconductor sublayers may comprise several active sublayers and etching stop sublayers arranged alternately (not shown in Figure 2).
  • the thickness of the active and etch stop sublayers can vary depending on their position in the stack, as well as the Si/Ge ratio forming the etch stop sublayer.
  • This epitaxy step S130 is carried out in epitaxy equipment, and consists of growing in an oriented manner, from the free surface 11 of the donor substrate 10 implanted with the first ions, a crystal corresponding to the desired crystal for the single-crystal semiconductor layer 40.
  • the epitaxy step may include the formation of a crystalline sub-layer, called a seed layer (not shown), on the free surface 11.
  • the semiconductor layer 40 is then epitaxied following this sublayer.
  • the semiconductor layer 40 can be formed by chemical vapor deposition (or CVD) techniques, such as reduced pressure chemical deposition (RP-CVD, for Reduced Pressure - Chemical Vapor Deposition) or Plasma-Enhanced Chemical Vapor Deposition (PECVD). Techniques such as Molecular Beam Epitaxy (MBE) can also be used.
  • CVD chemical vapor deposition
  • RP-CVD reduced pressure chemical deposition
  • PECVD Plasma-Enhanced Chemical Vapor Deposition
  • MBE Molecular Beam Epitaxy
  • T ep a temperature T ep
  • T ep a temperature T ep
  • d ep a duration d ep
  • the epitaxy temperature T ep is for example 500° C. and the epitaxy duration d ep is 10 minutes.
  • the temperatures involved in this S130 epitaxy step can produce the same effects as fracturing annealing on the first implanted 3a ions.
  • the first implantation (and in particular the first ions 3a implanted and the first implantation dose(s) chosen) is determined as a function of the temperature conditions and duration of the step. of epitaxy S130, to avoid (and not obtain) fracturing of the donor substrate 10 during the epitaxy step S130.
  • the nano-cavities supplied with gas are free to extend both laterally and vertically, which causes the appearance of bubbles, blisters, exfoliations on the surface and in the semiconductor layer 40 being formed which will therefore be defective.
  • first ions 3a light ions which do not generate bubbling with the thermal budget of the S130 epitaxy. This will be the case, for example, if boron or helium is implanted. The heavier the implanted atom (He, B), the more advantageous it is to implant it before S130 epitaxy to limit damage to the transferred semiconductor layer 40.
  • the first light ions 3a are helium ions.
  • first implantation S120 is carried out with hydrogen, we will use a first dose D1 lower than a first threshold S1 from which the first light ions 3a induce, during the epitaxy S130, fracturing at the depth of predetermined implantation 30.
  • the first threshold S1 can be predetermined experimentally using a first test substrate 6 as shown in FIG. 6.
  • the first test substrate 6 comprises several test zones, for example four test zones Q11, Q12, Q13 and Q14 . Each test zone is subjected to an implantation of the first ions with a test dose, and to a heat treatment at the temperature T ep of the S130 epitaxy, for the duration d ep of the epitaxy.
  • the first threshold S1 is then determined by visual inspection and search for the presence of surface exfoliations which indicates that fracturing and therefore layer transfer would take place if a mechanically restrictive interface (such as the interface between the substrates donor 10 and recipient 20 when these are assembled) was present.
  • the first threshold S1 is determined by following the sequence of steps S710 to S730 in Figure 7.
  • the first threshold S1 is equal to the first test dose DT1 i
  • the first test dose DTI2 is increased (DTI2 > DT1 i) and the steps of implantation S710, heat treatment S720 and control S730 are repeated on the following test zone QI2, this by applying to the implantation step S710 the increased test dose DI 2.
  • damaged free surface we mean the presence of blisters or exfoliations on the free surface 66. This damage corresponds to dark spots on the optical microscopy images and is easily detectable (see points P in the 'IMG1 image of Figure 7).
  • undamaged free surface 66 we mean the absence of blisters or exfoliation on the free surface 66. On the images acquired by optical microscopy, no dark spot is detected (see IMG2 of the figure 7).
  • a second light ion implantation step is carried out.
  • This step S140 is illustrated in Figure 1 D and is associated with the subsequent step S160, illustrated in Figure 1 E, consisting of a fracturing annealing step S150 carried out at a fracturing annealing temperature TRF and for a fracturing annealing duration dRF .
  • the second ions 3b are light species such as helium He, hydrogen H or a mixture of helium and hydrogen (“H+He”).
  • the second 3b ions may be the same as the first 3a ions.
  • the second light ions 3b comprise or are hydrogen ions.
  • the depth of this second implantation S140 is the implantation depth 30 determined during the first implantation S120 of the first ions 3a to which is added the thickness of the epitaxial semiconductor layer 40.
  • the energy at which the second implantation S140 is accomplished is such that the maximum of the implantation profile is superimposed on that of the first implantation S120.
  • the second implantation S140 is carried out in the donor substrate 10, through the semiconductor layer 40 to be transferred, so that the second ions 3b reach the buried fragile plane 300.
  • the fragile plane 300 is then a plane in which the density of nano-cavities and the overall content of light ions, that is to say the cumulative content of first light ions 3a and second light ions 3b, allow , during the fracturing annealing step S160, to trigger the formation of gas complexes leading to the fracturing of the donor substrate 10.
  • the second implantation S140 is accomplished with ions 3b implanted at one or more doses such that, during fracturing annealing S160, the accumulation of the first ions 3a and the second ions 3b induces fracturing of the donor substrate 10 , following the fragile buried plan 300.
  • the second implantation S140 comprises hydrogen ions implanted at a second dose D2
  • this dose is preferably predetermined experimentally, based, similarly to the determination of the first threshold S1, on the presence/absence of surface exfoliations of a second test substrate such as the second test substrate 8 illustrated in Figure 8.
  • the second test substrate 8 can be divided into several test zones, for example four zones Q21, Q22, Q23 and Q24.
  • Steps S910 to S950 are carried out there. They consist of: the implantation S910 of the first ions 3a on a first zone Q21, at the implantation energy of the first ions.
  • Helium ions are implanted with an energy of 35 keV (so as to create a fragile plane at a depth of 300 nm relative to the surface) and a dose D1 of 2 e 16/cm 2 ), the S920 epitaxy of the second test substrate 8 at the epitaxy temperature Tep and during the epitaxy duration d ep , to create an epitaxy layer for example of 30 nm the implantation S930 of the second ions 3b with an implantation energy so that these ions reach the fragile buried plane.
  • the implanted ions are hydrogen, they will be implanted with 24 keV energy to reach the fragile plane located 330 nm from the surface. These ions will be implanted with a second low DT2i test dose, for example equal to 1 E16/cm 2 , heat treatment S940 of the second substrate 8 test at the fracturing annealing temperature TRF and for the duration of the fracturing annealing dRF, control S950 of the quality of the free surface 88 of the second test substrate 8, if the surface quality is deteriorated (output “D” of control step S950), the second dose D2 is equal to or greater than the second test dose DT21, if the surface quality is not deteriorated (output “ ND" of the control step S950), the test dose DT2i is increased and the test steps S910 to S930 are repeated on another test zone Q22, the implantation step S930 of the second ions 3b being accomplished with the second test dose increased DT22.
  • fracturing conditions we mean all of the parameters linked to S120 implantation of the first ions, S130 epitaxy, S140 implantation of the second ions, and S160 fracturing annealing.
  • the overall dose (He 36keV 2 e 16/cm 2 and H 24 keV 2 e 16/cm 2 ) is greater than the dose applied in a standard manner in the case of a single light ion implantation.
  • the defects created are fewer, in particular because the helium ions do not pass through the transferred semiconductor layer 40.
  • the density of displaced atoms is in fact less significant when hydrogen ions are implanted, compared to helium ions, even for an implantation dose of the hydrogen ions greater than twice that of the implantation dose of helium ions.
  • the method then comprises a step S150 of assembling by bonding the recipient substrate 20 and the donor substrate 10 covered with the semiconductor layer 40 to be transferred.
  • the donor substrate 10 having been previously turned over, the semiconductor layer 40 to be transferred is placed between the recipient 20 and donor 10 substrates, in the assembly 1 formed.
  • the receiving substrate 20 is a substrate preferably comprising one or more layers of electronic devices 210.
  • This assembly step S150 is carried out using a conventional bonding process, preferably a bonding process by molecular adhesion, also called direct bonding.
  • the assembly step S150 is followed by a step S160 of fracturing by annealing, also called fracturing annealing step S160, of the donor substrate 10 along the buried fragile plane 300.
  • the temperature of the fracturing annealing is included in a range from 400°C to 600°C, and preferably less than or equal to 500°C.
  • the duration of the fracturing anneal is preferably between 30 minutes and 180 minutes.
  • the fracturing step S160 can be followed by an optional removal step S170 of the residual layer 10a from the donor substrate 10 until reaching the semiconductor layer 40. At the end from this step S170 of removing the residual layer 10a, the final semiconductor structure 3, illustrated in Figure 3, is obtained.
  • Figures 4A to 4K schematically represent a first particular embodiment of the transfer process which has just been described generally.
  • Figures 5A to 5M schematically represent a second particular embodiment of the transfer method.
  • the epitaxy step S130 comprises two sub-steps S130A and S130B to form a semiconductor layer 40 comprising the active sub-layer 430 and the stopping sub-layer etching 420 illustrated in Figure 2, as well as two additional steps S170 (see Figure 4J and Figure 5L) and S180 (see Figure 4K and Figure 5M) carried out after the assembly steps S150 (see Figure 4H and Figure 5J ) and fracturing S160 (see Figure 4I and Figure 5K) and aimed at releasing the active sublayer 430.
  • step S130A consists of the growth by epitaxy of the so-called etching stop sublayer 420 to from the free surface 11 of the donor substrate 10.
  • the epitaxy temperature is for example 500°C.
  • step S130B consists of the growth by epitaxy of the so-called active sublayer 430 from the sublayer. -etch stop layer 420.
  • This S130B epitaxy is preferably carried out at the same epitaxy temperature as the S130A epitaxy of the etch stop sublayer, here 500°C.
  • the recipient substrate 20 has, after the fracturing step S160, a residual layer 10a from the donor substrate 10 on the surface of the etching stop sublayer 420.
  • Step S170 is then a step S170 of removing the residual layer 10a from the donor substrate 10, by etching said residual layer 10a selectively with respect to the second sublayer 10a.
  • -etch stop layer 420 This selective etching is preferably wet etching.
  • Step S180 which follows step S170, is a step of removal by selective etching (preferably wet) of the etching stop sub-layer 420 with respect to the active sub-layer 430.
  • step S180 of removing the etching stop sub-layer 430 the active sub-layer 430 is released and advantageously has a smooth surface and a reduced thickness.
  • the transfer method further comprises one or more steps aimed at preparing the free surface 11 of the donor substrate 10 with a view to the epitaxy S130 of the semiconductor layer 40.
  • the preparation of the surface for epitaxy S130 comprises the additional steps S115 and S125 illustrated respectively in Figure 4B and Figure 4D.
  • the preparation of the surface for epitaxy S130 comprises the additional steps S115A, S115B and S125A and S125B, illustrated respectively in Figure 5B, Figure 5C and Figure 5E and Figure 5F. [00115] The surface preparation as carried out in the first embodiment is described first below.
  • Step S115 takes place before implantation S120 of the first ions 3a, and consists of the formation of a sacrificial layer 50 on the free surface 11 of the donor substrate 10.
  • the sacrificial layer 50 is a dielectric layer 500, for example a layer of silicon oxide (or SiCh).
  • the dielectric layer 500 is obtained by oxide growth or by deposition of the dielectric from the free surface 11 of the donor substrate 10.
  • the donor substrate 10 therefore comprises a so-called sacrificial dielectric layer which advantageously protects the surface free of defects and impurities (for example carbon or oxygen atoms).
  • the first ions 3a will be implanted through the sacrificial layer of dielectric 50.520.
  • Step S125 takes place after implantation S120 of the first ions and before step S130 of epitaxy of the semiconductor layer 40 to be transferred.
  • Step S125 consists of removing the sacrificial layer 50,510 formed in step S115.
  • This removal is for example carried out by wet etching using a solution based on hydrofluoric acid.
  • the free surface 11 of the donor substrate 10 advantageously presents a clean surface, that is to say devoid of impurities or contaminants.
  • the sacrificial layer 50 comprises a stack of a first sub-layer 510, called the first etching stop layer 510, and a second sub-layer 520 dielectric arranged on the first sub-layer 510.
  • step S115A is a step of forming the first etching stop layer 510 and step S115B is a step of forming the second dielectric sub-layer 520.
  • the dielectric is preferably silicon oxide.
  • the first etching stop layer 510 is for example a layer of silicon and germanium alloy (SiGe) with the following proportions 25% (Si) and 50% (Ge).
  • step S115A the formation of the first etching stop layer 510 is preferably carried out by epitaxial growth from the free surface 11 of the donor substrate 10.
  • the thickness of the first stop layer etching 510 thus obtained is between 10 and 50 nm.
  • the epitaxy of the first etching stop layer 510 can also be preceded by a surface preparation step carried out according to state-of-the-art methods, preferably at temperatures above 650°C, preferably still at temperatures above 850°C.
  • the second dielectric sublayer 520 is obtained by growth of oxide from the surface of the first etch stop layer 510, or by deposition of the dielectric on the surface of the first etching stop layer 510, this to obtain a second dielectric sub-layer 520 with a thickness of between 5 and 50 nm.
  • the removal step S125A (FIG. 5E) is a removal step S125A of the second dielectric sublayer 520.
  • the removal of the second dielectric sublayer 520 is for example carried out using wet etching based on a solution comprising hydrogen fluoride.
  • the removal step S125B (FIG. 5F) of the first etching stop layer 510 can be carried out outside the epitaxy equipment or in the epitaxy equipment (we then speak of removal in -if you).
  • step S125B consists of carrying out wet etching selective with respect to the SiGe, for example by using wet etching based on a solution comprising acetic acid, hydrogen fluoride, and hydrogen peroxide (or H2O2), then carrying out the epitaxy step S130 in a time interval preferably between 10 minutes and 30 minutes .
  • the time interval between the removal step S125B by wet etching of the first etching stop layer 510 and the epitaxy step S130 of the semiconductor layer 40 to be transferred is then preferably between 10 minutes and 30 minutes.
  • the removal step S125B of the first etching stop 510 is carried out in the epitaxy equipment.
  • the removal step S125B of the first etching stop layer 510 and the epitaxy step S130 are carried out in the same epitaxy equipment.
  • the S125B removal is then carried out by wet etching using a solution comprising hydrochloric acid (or HCl) and at a temperature preferably below 500°C.
  • the etching is selective with respect to the silicon of the donor substrate 10.
  • a partial pressure in HCl of 23998 Pa to 47996 Pa that is to say 180 or 360 Torr
  • the etching rates (or ER for Ecthing Rate in English), represented on the ordinate axis, are such that the etching of the SiGe is selective with respect to the silicon of the donor substrate 10.
  • the etching selectivity that is to say the ratio between the etching speed of a layer of SiGe and that of Si, is of the order of 13 for a concentration of Ge in the etching stop layer 510 of 20%, of the order of 50 for a Ge concentration of 30% and of the order of 186 for a Ge concentration of 40%.
  • the removal S125B is then followed by the epitaxy step S130 described previously, this can then, in addition, be followed by an additional step S132 (not shown) of annealing after epitaxy of the donor substrate 10, carried out in the same epitaxy equipment as the removal step S125B of the first stop layer 510 and the epitaxy step S130 of the semiconductor layer 40 to be transferred.
  • the first and second embodiment represent two ways of preparing the free surface 11 of the donor substrate 10 for epitaxy S 130.
  • step S122 A third way of preparing the free surface 11 is shown in Figure 12 with step S122.
  • This step S122 consists of carrying out, between the implantation S120 of the first light ions and the epitaxy step S130 of the semiconductor layer 40 to be transferred, the following successive sub-steps: deoxidation S122A of the free surface 11 of the substrate donor 10, S122B annealing of the donor substrate 10, under an atmosphere comprising hydrogen at a temperature above 400°C, for a period of between 5 seconds and 10 minutes, typically.
  • the S122A deoxidation step is for example carried out chemically, under hydrogen fluoride (or HF), and is followed by surface cleaning by an SC1 TM process (i.e. exposure of the surface to a chemical solution NH4OH:H2O2:H2O, leading to the formation of a silicon oxide) then a SICONITM process (i.e. (i) a conversion, using a deported plasma based on NH3 and of NF 3 , silicon oxide formed using the SC1 TM process into an oxide salt, followed by sublimation of this salt under neutral gas at a temperature below 200°C).
  • the temperatures used are then preferably less than or equal to 500°C.
  • the annealing step S122B which follows the deoxidation step S122A- is preferably carried out in the epitaxy equipment.
  • the annealing temperature can be lower than 500°C.
  • the temperature can be higher, for example the temperature can be higher than 500°C, 650°C, or even higher than 800°C.
  • the duration of the annealing is preferably as short as possible, in a range of 5 seconds to 10 minutes.
  • the free surface 11 of the donor substrate 10 is, before epitaxy S130, advantageously reduced in contaminants (carbon, fluorine, oxygen, etc.).
  • the method may further comprise, after epitaxy S130 and before implantation S140 of the second ions 3b, an additional step S135 (not shown) of forming an oxide layer produced by epitaxial growth from the semiconductor layer 40 formed at the end of step S130 (or S130B).
  • This step S135 is preferably carried out under oxidation plasma at a temperature below 500°C or below 400°C. It can also be carried out by plasma-assisted chemical vapor deposition.
  • first implantation S120 and second implantation S140 carried out respectively with the first ions 3a and the first dose(s) and with the second ions 3b and the second(s) s) dose(s), and by interposing the epitaxy of the semiconductor layer 40 between these two implantation stages, the transfer process makes it possible to limit the negative impact of implantation, that is to say to limit the damage or defects induced by the implanted species, along their path in the donor substrate 10.
  • the method therefore makes it possible to obtain a semiconductor layer 40 reduced in defects, this before the transfer step S150-S160.
  • the first ions 3a and the first dose(s) are adapted so that, during epitaxy, the first ions 3a do not induce the growth of the nano-cavities towards the free surface 11 and in the semiconductor layer 40 being formed; then, the semiconductor layer 40 is crossed only by the second ions 3b, at a second dose reduced compared to a dose corresponding to a single implantation.
  • Fracturing annealing temperatures less than or equal to 500° C. can be used, as described above, which makes the transfer process compatible with 3D monolithic integration.

Landscapes

  • Recrystallisation Techniques (AREA)
  • Light Receiving Elements (AREA)

Abstract

Un aspect de l'invention concerne un procédé de transfert d'une couche semi-conductrice (40) d'un substrat donneur (10) à un substrat receveur (20), le procédé comprenant les étapes successives suivantes : - première implantation (S120) de premiers ions légers (3a) dans le substrat donneur (10) à une profondeur d'implantation (30) prédéterminée de sorte à y former un plan fragile enterré (300), - épitaxie (S130) sur le substrat donneur (10) de la couche semi-conductrice (40) à transférer, - deuxième implantation (S140) de deuxièmes ions légers (3b) dans le substrat donneur (10) à travers la couche semi-conductrice (40) à transférer au niveau du plan fragile (300), - assemblage (S150) par collage du substrat receveur (20) et du substrat donneur (10) recouvert de la couche semi-conductrice (40) à transférer, la couche semi-conductrice (40) à transférer étant disposée entre les substrats receveur (20) et donneur (10), et - fracturation (S160) par recuit, dit recuit de fracturation (S160), du substrat donneur (10) suivant le plan fragile enterré (300), les premiers ions (3a) étant choisis et implantés à une première dose (D1) de sorte que, lors de l'épitaxie (S130), il n'y a pas de fracturation à la profondeur d'implantation (30) prédéterminée, et les deuxièmes ions (3b) étant choisis et implantés à une deuxième dose (D2) de sorte que, lors du recuit de fracturation (S160), la fracturation du substrat donneur (10) s'opère.

Description

DESCRIPTION
TITRE : PROCÉDÉ DE TRANSFERT DE COUCHE SEMICONDUCTRICE
DOMAINE TECHNIQUE DE L’INVENTION
[0001] Le domaine technique de l’invention est celui des procédés de transfert de couches semiconductrices.
[0002] La présente invention concerne plus particulièrement un procédé de transfert de couche semiconductrice par implantation ionique, assemblage et fracturation dans lequel la couche semiconductrice est réduite en défauts avant l’étape d’assemblage.
ARRIERE-PLAN TECHNOLOGIQUE DE L’INVENTION
[0003] Pour augmenter la densité d’intégration des circuits intégrés, une nouvelle technique appelée intégration monolithique 3D consiste à empiler des couches de dispositifs électroniques les unes sur les autres.
[0004] Les dispositifs électroniques sont typiquement des transistors. Chaque couche ou niveau de transistors est formé dans une couche semiconductrice appelée couche active. Le premier niveau de transistors est formé à la surface d’un substrat initial, aussi appelé plaquette. Le deuxième niveau de transistors est fabriqué à partir d’une couche semiconductrice formée sur le premier niveau de transistors, autrement dit au-dessus de la surface du substrat initial.
[0005] Pour obtenir une telle couche semiconductrice, il est possible de transférer sur le substrat initial, dit substrat receveur, une couche semiconductrice d’un autre substrat, dit substrat donneur. Une technique connue de transfert appelée Smart Cut™ est fondée sur l’association d’une implantation d’ions légers dans le substrat donneur, d’un assemblage par adhésion moléculaire des substrats donneur et receveur et d’un recuit de fracturation du substrat donneur.
[0006] Ce procédé comprend 1 ) la fourniture d’un substrat donneur, généralement une plaquette de silicium, 2) l’implantation d’ions, le plus souvent d’ions légers comme l’hydrogène, à travers la surface du substrat donneur, pour créer des nano-cavités enterrées à l’intérieur du substrat donneur, à une profondeur déterminée par la profondeur d’implantation, et délimiter la couche semiconductrice à transférer, 3) l’assemblage du substrat donneur sur un substrat receveur, puis 4) un recuit (chauffage) final de l’assemblage qui active la formation de dihydrogène (H2). Ce gaz alimente les nano-cavités et les fait croître. Du fait de la contrainte mécanique créée par l’interface entre les substrats donneur et receveur assemblés, les nano-cavités s’élargissent et se regroupent latéralement à la profondeur déterminée par l’implantation, créant des microfissures et une fracture finale qui s’étend rapidement à toute la plaquette. La séparation de la couche semiconductrice du substrat donneur et son transfert sur le substrat receveur est alors effectuée.
[0007] Ce procédé offre de nombreux avantages et est bien maîtrisé. Cependant, il reste certains problèmes, dont un problème particulier inhérent à l’étape d’implantation des ions légers. En effet, l’implantation des ions légers induit des défauts dans la couche semiconductrice qui altèrent ses performances électriques, et donc sa qualité. Ces défauts sont liés au fait que les ions induisent des défauts de différentes natures (lacunes, intersticiels, complexes hydrogénés, nano-cavités) non pas seulement autour de la profondeur d’implantation déterminée, mais aussi le long de leur trajet dans le substrat donneur. Ainsi, des défauts sont présents dans la couche semiconductrice, du fait de l’implantation des ions légers, avec une densité proportionnelle à la dose à laquelle l’implantation est accomplie. Elles y affectent la mobilité des porteurs de charge, et donc les caractéristiques électriques de la couche semiconductrice. Il convient de noter que le chauffage qui a lieu lors du recuit de fracturation ne permet pas de guérir efficacement les défauts formés par l’implantation et peut même conduire à la croissance /formation de nouveaux défauts ou cavités.
[0008] Il est primordial de réduire ce nombre de défauts dans la couche semiconductrice afin de garantir des performances électriques satisfaisantes pour les composants électroniques qui y seront fabriqués, et cela, en maintenant une dose d’implantation adaptée au transfert de ladite couche semiconductrice.
[0009] Pour cela, une solution classiquement utilisée consiste à réduire le nombre de défauts après l’étape de transfert, en soumettant le substrat receveur (qui comprend la couche semiconductrice transférée) à des hautes températures, c’est-à- dire des températures supérieures à 900°C ou 1000°C, appliquées pendant des temps longs, par exemple de plusieurs heures. Or de telles températures sont à proscrire lorsque la couche semiconductrice a été transférée sur un substrat receveur comprenant une couche de dispositifs électroniques préalablement formés. En effet, elles occasionnent une dégradation des performances, notamment électriques, des dispositifs électroniques de cette couche sous-jacente. Il est donc exclu de réduire de cette façon les défauts créés par l’implantation des ions légers.
[0010] Dans le contexte d’un procédé de transfert de couche semiconductrice basé sur l’implantation d’ions légers, il existe donc un besoin de réduire le nombre de défauts dans la couche semiconductrice autrement que par un recuit réalisé à haute température après la fracturation.
RESUME DE L’INVENTION
[0011] L’invention offre une solution aux problèmes évoqués précédemment, en prévoyant de remplacer l’unique étape d’implantation par deux étapes d’implantation et en réalisant une étape d’épitaxie de la couche semiconductrice entre les deux étapes d’implantation. Par ailleurs, les conditions d’implantation de chacune des étapes d’implantation, notamment les ions implantés et la ou les dose(s) d’implantation choisie(s), sont adaptées en fonction de l’épitaxie et du recuit de fracturation pour induire une fracturation uniquement lors du recuit de fracturation.
[0012] Un aspect de l’invention concerne ainsi un procédé de transfert d’une couche semi-conductrice d’un substrat donneur à un substrat receveur, le procédé comprenant les étapes successives suivantes : première implantation de premiers ions légers dans le substrat donneur à une profondeur d’implantation prédéterminée de sorte à former un plan fragile enterré à la profondeur d’implantation prédéterminée, épitaxie sur le substrat donneur de la couche semi-conductrice à transférer, deuxième implantation de deuxièmes ions légers dans le substrat donneur à travers la couche semi-conductrice à transférer au niveau du plan fragile, assemblage par collage du substrat receveur et du substrat donneur recouvert de la couche semi-conductrice à transférer, la couche semi- conductrice à transférer étant disposée entre les substrats receveur et donneur, et fracturation par recuit, dit recuit de fracturation, du substrat donneur suivant le plan fragile enterré, procédé dans lequel : les premiers ions sont choisis et implantés à une première dose de sorte que, lors de l’épitaxie, il n’y a pas de fracturation à la profondeur d’implantation prédéterminée, les deuxièmes ions sont choisis et implantés à une deuxième dose de sorte que, lors du recuit de fracturation, la fracturation du substrat donneur s’opère.
[0013] Ainsi, l’implantation des premiers ions légers, c’est-à-dire d’ions dont la masse atomique est inférieure ou égale à 11 , est réalisée avec une dose de sorte que les premiers ions n’induisent pas, lors de l’épitaxie de la couche semiconductrice à transférer, une fracturation à la profondeur d’implantation prédéterminée.
[0014] Dans ces conditions, le budget thermique (défini par la température et la durée d’application de cette température) employé lors de l’étape d’épitaxie n’entraine pas la croissance et le regroupement des nano-cavités du plan fragile enterré, c’est-à- dire des nano-cavités formées à la profondeur d’implantation prédéterminée par la première implantation. Il y a à cela plusieurs raisons, parmi elles le fait que la densité de nano-cavités ou/et que la quantité de gaz produit n’est pas suffisante.
[0015] Il convient de noter que si une seule implantation était réalisée avant l’épitaxie, alors les ions implantés seraient nécessairement choisis pour qu’à la dose implantée il y ait une fracturation après assemblage des substrats donneur et receveur. La dose implantée serait donc suffisamment élevée pour que le traitement thermique inhérent à l’épitaxie conduise à une fracturation du substrat donneur. Pour l’éviter, il faudrait limiter la température de l’épitaxie à 400°C au maximum. Or, il n’est actuellement pas possible de former une couche semiconductrice à une telle température.
[0016] La première implantation permet donc de réaliser l’épitaxie sans fracturation du substrat donneur ou sans créer de défauts dans la couche semiconductrice.
[0017] Par ailleurs, l’épitaxie de la couche semiconductrice est suivie de la deuxième implantation. Cette deuxième implantation est réalisée sensiblement à la même profondeur que la première implantation (en tenant compte de l’épaisseur épitaxiée) de sorte que, lors du recuit de fracturation, la fracturation du substrat donneur est obtenue du fait du cumul des ions implantés lors de la première et de la deuxième implantation. La profondeur d’implantation est principalement fonction de l’énergie d’implantation des ions. Des logiciels (de type SRIM pour « Stopping and Range of Ions in Matter ») permettent de simuler les énergies d’implantation requises. Les deux implantations ont lieu sensiblement dans le même plan. Un écart de quelques nanomètres est possible, les ions implantés pouvant rejoindre les nano-cavités du plan fragile lors du recuit de fracturation.
[0018] La couche semiconductrice formée est ainsi avantageusement traversée uniquement par les ions implantés durant la deuxième implantation en quantité bien moins importante que les ions légers nécessaires lorsqu’une seule implantation est classiquement réalisée.
[0019] Le nombre de défauts dans la couche semiconductrice est ainsi réduit avant le transfert et sans recourir à une étape de recuit à haute température.
[0020] Selon une première variante de réalisation, le procédé comprend, entre la première implantation d’ions légers et l’étape d’épitaxie de la couche semi-conductrice à transférer, une étape supplémentaire de préparation de surface comprenant les sous-étapes successives suivantes : désoxydation d’une surface libre du substrat donneur, recuit du substrat donneur sous une atmosphère comprenant de l’hydrogène à une température supérieure ou égale à 400°C (et avantageusement supérieure ou égale à 500°C) pendant une durée comprise entre 5 secondes et 10 minutes.
[0021] Plus le budget thermique de ce recuit comprenant de l’hydrogène, dit recuit H2, sera élevé, moins la contamination résiduelle en atomes d’oxygène à l’interface entre le substrat et la couche semiconductrice épitaxiée sera importante, et meilleure sera la qualité de la couche semiconductrice transférée. On appréhendera mieux l’impact des conditions de recuit H2 sur la qualité de films déposés en se référant à Hartmann et al., « A benchmark of 300mm RP-CVD chambers for the low temperature epitaxy of Si and SiGe », ECS Transactions, 86 (7) 219-231 (2018). [0022] Ainsi, la surface du substrat donneur est préparée en vue de l’épitaxie de la couche semiconductrice à transférer. Cela contribue à la formation d’une couche semiconductrice ayant un nombre de défauts réduit.
[0023] Selon une deuxième variante de réalisation, le procédé comprend les étapes supplémentaires de : avant la première implantation, une étape de dépôt d’une couche sacrificielle sur une surface libre du substrat donneur, après la première implantation et avant l’étape d’épitaxie de la couche semi- conductrice à transférer, une étape de retrait de la couche sacrificielle.
[0024] L’association du dépôt et du retrait de la couche sacrificielle vise à préparer la surface en vue de l’épitaxie de la couche semiconductrice à transférer.
[0025] Selon un premier développement de cette deuxième variante de réalisation, la couche sacrificielle est une couche diélectrique.
[0026] La couche diélectrique est par exemple une couche d’oxyde de silicium. Elle agit comme une couche protectrice préservant la surface du substrat donneur de contaminations ou d’impuretés. Comme c’est sur cette surface qu’est réalisée l’épitaxie, la couche semiconductrice à transférer sera formée dans de meilleures conditions, et sa qualité sera améliorée.
[0027] Selon un deuxième développement de cette deuxième variante de réalisation, la couche sacrificielle comprend un empilement d’une première sous- couche d’alliage de silicium et germanium, dite première couche d’arrêt de gravure, et d’une deuxième sous-couche de matériau diélectrique disposée sur la première sous- couche, et l’étape de retrait de la couche sacrificielle comprend le retrait de la deuxième sous-couche diélectrique sélectivement par rapport à la première couche d’arrêt de gravure puis le retrait de la première couche d’arrêt de gravure.
[0028] La première couche d’arrêt de gravure permet, comme la couche diélectrique, de préserver la surface sur laquelle sera réalisée l’épitaxie d’impuretés susceptibles de dégrader la couche semiconductrice.
[0029] Le retrait de la première couche d’arrêt de gravure permet d’améliorer la préparation de la surface en obtenant une rugosité de surface plus faible. [0030] Selon une alternative de réalisation du deuxième développement précédent, l’étape d’épitaxie de la couche semiconductrice à transférer est réalisée moins de 30 minutes après l’étape de retrait de la première couche d’arrêt.
[0031] De préférence, l’étape d’épitaxie de la couche semiconductrice à transférer est réalisée moins de 10 minutes après l’étape de retrait de la première couche d’arrêt.
[0032] Ce court délai permet de limiter le risque de contamination de la surface sur laquelle sera réalisée l’épitaxie de la couche semiconductrice à transférer.
[0033] Selon une autre alternative de réalisation du deuxième développement, l’étape de retrait de la première couche d’arrêt de gravure et l’étape d’épitaxie de la couche semiconductrice à transférer sont réalisées dans un même équipement.
[0034] Ainsi, le risque de contamination de surface est réduit et le procédé est simplifié.
[0035] Avantageusement, le procédé comprend, après l’étape de retrait de la première couche d’arrêt de gravure et avant l’étape d’épitaxie de la couche semiconductrice à transférer, une étape supplémentaire de recuit du substrat donneur réalisée dans le même équipement que l’étape de retrait de la première couche d’arrêt et l’étape d’épitaxie de la couche semiconductrice à transférer.
[0036] Cette étape de recuit du substrat donneur effectué in-situ dans l’équipement d’épitaxie permet de compléter l’étape de retrait de la première couche d’arrêt de gravure et d’améliorer la qualité de la surface sur laquelle la couche semiconductrice à transférer sera formée.
[0037] Avantageusement, l’étape supplémentaire de recuit du substrat donneur est réalisée aux conditions de température, de pression et de durée suivantes : 500°C, 2666 Pa (ou 20 Torr), 2 minutes.
[0038] Avec un tel budget thermique, les propriétés de la couche (ou plan fragile) endommagée par la première l’implantation sont toujours compatibles avec un transfert de couche après la deuxième implantation.
[0039] Outre les caractéristiques qui viennent d’être évoquées dans les paragraphes précédents, le procédé selon un aspect de l’invention peut présenter une ou plusieurs caractéristiques complémentaires parmi les suivantes, compatibles avec toutes les variantes de réalisation précédentes et considérées individuellement ou selon toutes les combinaisons techniquement possibles.
[0040] Les premiers ions légers sont des ions hélium, des ions hydrogène, des ions Bore, un mélange d’ions hélium et d’ions hydrogène ou un mélange d’ions hydrogène et d’ions bore.
[0041] Les deuxièmes ions légers sont des ions hélium, des ions hydrogène ou un mélange d’ions hélium et d’ions hydrogène.
[0042] Il convient de noter qu’il est particulièrement avantageux d’utiliser des ions hydrogène pour la deuxième implantation, plutôt que des ions hélium, car ceux-ci induisent moins de défauts, cela même si la dose d’implantation est supérieure.
[0043] La couche semiconductrice à transférer est une couche de silicium (ou Si), de germanium (ou Ge), d’un alliage de silicium et germanium (ou SiGe), d’un alliage de silicium, de germanium et de carbone (ou SiGeC), d’un alliage de germanium et d’étain (ou GeSn) ou d’un alliage de silicium, de germanium et d’étain (SiGeSn), ou un empilement d’une sous-couche de silicium et d’une sous-couche d’un alliage de silicium et de germanium (Si/SiGe).
[0044] Alternativement, la couche semiconductrice à transférer comprend une première sous-couche dite active de silicium (ou Si), de germanium (ou Ge), d’un alliage de silicium et germanium (ou SiGe), d’un alliage de silicium, de germanium et de carbone (ou SiGeC), d’un alliage de germanium et d’étain (ou GeSn) ou d’un alliage de silicium, de germanium et d’étain (SiGeSn), et une deuxième sous-couche dite d’arrêt de gravure telle qu’une sous-couche d’arrêt de gravure en alliage de silicium et germanium, disposée sous la première sous-couche active, et le substrat receveur présente, après l’étape de fracturation, une couche résiduelle issue du substrat donneur, le procédé comprenant alors les étapes successives suivantes :
Retrait de la couche résiduelle issue du substrat donneur par gravure sélective de ladite couche résiduelle par rapport à la deuxième sous-couche d’arrêt de gravure,
Retrait de la deuxième sous-couche d’arrêt de gravure.
[0045] Grâce à la sous-couche d’arrêt de gravure et l’étape de gravure sélective de la couche résiduelle après le transfert, aucun polissage mécano-chimique n’est nécessaire pour retirer la couche résiduelle issue du substrat donneur. De plus, la rugosité de la surface de la couche transférée est réduite et son épaisseur contrôlée pour atteindre des épaisseurs plus fines. La qualité de la couche transférée est ainsi encore améliorée.
[0046] L’invention et ses différentes applications seront mieux comprises à la lecture de la description qui suit et à l’examen des figures qui l’accompagnent.
BREVE DESCRIPTION DES FIGURES
[0047] Les figures sont présentées à titre indicatif et nullement limitatif de l’invention.
Les figures 1A à 1 G représentent schématiquement des étapes du procédé de transfert selon l’invention,
La figure 2 représente plusieurs variantes de réalisation de l’étape d’épitaxie du procédé de transfert des figure 1 A à 1 G,
La figure 3 présente la structure multicouche finale obtenue avec le procédé de transfert des figures 1 A à 1 G,
Les figures 4A à 4K représentent schématiquement un premier mode de réalisation particulier du procédé des figures 1A à 1 G, permettant d’améliorer la qualité de la couche semiconductrice,
Les figures 5A à 5M représentent schématiquement un deuxième mode de réalisation particulier du procédé des figures 1A à 1 G, permettant également d’améliorer la qualité de la couche semiconductrice,
La figure 6 représente schématiquement un premier substrat test permettant de déterminer la première dose d’implantation,
La figure 7 est un schéma synoptique représentant l’enchainement des étapes permettant de déterminer la première dose maximale de la première étape d’implantation de la figure 1 B,
La figure 8 représente schématiquement un deuxième substrat test permettant déterminer la deuxième dose d’implantation, La figure 9 est un schéma synoptique représentant l’enchainement des étapes permettant déterminer la deuxième dose minimale de la deuxième étape d’implantation de la figure 1 D,
La figure 10 représente la densité de défauts générés dans un substrat en silicium par une implantation d’ions hydrogène, et par une implantation d’un mélange d’ions d’hélium et d’hydrogène,
La figure 11 représente la vitesse de gravure d’une couche de SiGe, en fonction de la pression partielle de gravure et en fonction du pourcentage de Ge dans l’alliage SiGe,
La figure 12 est un schéma synoptique représentant l’enchainement des étapes permettant de mettre en œuvre une étape supplémentaire de préparation de surface, cette étape étant comprise entre la deuxième étape et la troisième étape du procédé représenté sur les figures 1A à 1 G.
[0048] Sauf précision contraire, un même élément apparaissant sur des figures différentes présente une référence unique.
DESCRIPTION DETAILLEE
[0049] Les figures 1A à 1 G représentent une vue de coupe schématique des étapes S110 à S160 d’un procédé de transfert d’une couche semiconductrice 40 d’un substrat donneur 10 vers un substrat receveur 20, qui permet d’obtenir une couche semiconductrice 40 réduite en défauts.
[0050] On entend par « défauts », des nano-cavités, lacunes, interstitiels, complexes hydrogénés, bulles, exfoliations présentes dans la couche semiconductrice ou à sa surface, et engendrant une dégradation de ses performances électriques.
[0051] Ce procédé de transfert comprend, comme le procédé Smart Cut™ de l’art antérieur, l’implantation d’ions légers, l’assemblage de deux substrats par collage et un recuit de fracturation.
[0052] Le procédé de transfert selon l’invention est remarquable en ce qu’il comprend, avant le transfert proprement dit réalisé par les étapes de collage S150 et de fracturation S160 (figure 1 E et figure 1 F), deux étapes d’implantation S120 et S140 (figure 1 B et figure 1 D) d’ions légers et une étape d’épitaxie S130 (figure 1 C) intercalée entre ces deux étapes d’implantation S120 et S140.
[0053] En référence à la figure 1A, le procédé de transfert débute à la première étape S110 avec la fourniture d’un substrat donneur 10. Le substrat donneur 10 désigne un substrat support, de préférence un substrat semiconducteur par exemple en silicium. De façon générale, on désigne par « substrat » une plaquette ou tranche.
[0054] Le substrat donneur 10 présente une face supérieure 11 , dite surface libre, qui est sensiblement plane.
[0055] En référence à la figure 1 B, la première étape S110 est suivie d’une étape S120 d’implantation de premiers ions légers 3a dans le substrat donneur 10, à travers la surface libre 11 , à une profondeur 30 prédéterminée, dite profondeur d’implantation. Cette première implantation S 120 permet de créer des défauts dans le substrat donneur 10 dans un plan dit fragile 300 situé à la profondeur 30 d’implantation. Le plan 300 est dit fragile car les défauts créés fragilisent le substrat donneur 10.
[0056] La profondeur d’implantation 30 est par exemple comprise entrel 00 nm et 1000 nm. Elle est mesurée à partir de la surface libre 11 et perpendiculairement à cette même surface. Par exemple, l’implantation S120 des premiers ions est accomplie à une énergie telle que le maximum du profil des ions implantés se retrouve à environ 300 nm de profondeur.
[0057] Cette énergie d’implantation dépend de l’espèce d’ion ou des espèces d’ions choisie(s). Si la première espèce implantée est de l’hélium, elle est de l’ordre de 35 keV pour obtenir une profondeur d’implantation de 300 nm.
[0058] Les ions légers sont des espèces définies par une masse atomique inférieure ou égale à 11. Les premiers ions 3a sont préférentiellement choisis parmi l’hydrogène (ou H), l’hélium (ou He), le bore (ou B), un mélange d’hélium et d’hydrogène (ou « He+H ») ou un mélange d’hydrogène et de bore (ou « H+B »). Il est en effet connu que ces espèces permettent de créer un plan fragile enterré susceptible de conduira à un transfert par Smart Cut™.
[0059] Dans le procédé Smart Cut™, l’étape d’implantation des ions légers est classiquement associée à une étape de recuit effectuée à une température de recuit généralement comprise entra 350°C et 600°C pour fracturer le substrat donneur et transférer la couche semiconductrice. [0060] Dans le procédé selon l’invention, l’étape S120 d’implantation des premiers ions 3a n’est pas suivie par une étape « classique » de recuit, mais est suivie d’une étape S130 d’épitaxie, illustrée figure 1 C, visant à former la couche semiconductrice 40.
[0061] La figure 2 présente plusieurs variantes de réalisation de cette étape S130 d’épitaxie.
[0062] A l’issue de cette étape S130, la couche semiconductrice 40 peut être une couche semiconductrice 410, de préférence mince, c’est-à-dire d’épaisseur comprise entre 5 nm et 30 nm, et formée d’un matériau parmi les suivants : silicium (ou Si), germanium (ou Ge), alliage de silicium et germanium (ou SiGe), alliage de silicium, de germanium et de carbone (ou SiGeC), alliage de germanium et d’étain (ou GeSn) ou alliage de silicium, de germanium et d’étain (SiGeSn).
[0063] La couche semiconductrice 40 peut, alternativement, être un empilement de sous-couches semiconductrices, par exemple un empilement d’une sous-couche de silicium et d’une sous-couche en alliage de silicium et de germanium (Si/SiGe) ou, de préférence, un empilement d’une première sous-couche dite active 430 et d’une deuxième sous-couche dite d’arrêt de gravure 420 telle qu’une sous-couche d’arrêt de gravure en alliage de silicium et germanium (SiGe). La sous-couche d’arrêt de gravure 420 est disposée sous la sous-couche active 430.
[0064] La sous-couche active 430 est alors similaire à la couche semiconductrice 410, c’est-à-dire qu’elle formée d’un matériau parmi les suivants : silicium (ou Si), alliage de silicium et germanium (ou SiGe), alliage de silicium, de germanium et de carbone (SiGeC), alliage de germanium et d’étain (ou GeSn) ou alliage de silicium, de germanium et d’étain (SiGeSn) et son épaisseur est comprise entre 2 nm et 30 nm. La sous-couche d’arrêt de gravure 420 est de préférence en un alliage SiGe avec une concentration en germanium comprise entre 20% et 50%. La sous-couche d’arrêt de gravure 420 peut présenter par ailleurs une épaisseur comprise entre 5 nm et 150 nm.
[0065] Plus généralement, l’empilement de sous-couches semiconductrices peut comprendre plusieurs sous-couches actives et sous-couches d’arrêt de gravure disposées en alternance (non représentées sur la figure 2). L’épaisseur des sous- couches actives et d’arrêt de gravure peut varier selon leur position dans l’empilement, de même que le ratio Si/Ge formant la sous-couche d’arrêt de gravure. [0066] Cette étape d’épitaxie S130 est réalisée dans un équipement d’épitaxie, et consiste à faire croître de façon orientée, à partir de la surface libre 11 du substrat donneur 10 implanté avec les premiers ions, un cristal correspondant au cristal souhaité pour la couche monocristalline semiconductrice 40. L’étape d’épitaxie peut comprendre la formation d’une sous-couche cristalline, dite de germination (non représentée), sur la surface libre 11 . La couche semiconductrice 40 est alors épitaxiée à la suite de cette sous-couche. La couche semiconductrice 40 peut être formée par des techniques de dépôt chimique en phase vapeur (ou CVD, acronyme anglais pour Chemical Vapor Deposition), telles que le dépôt chimique à pression réduite (RP-CVD, pour Reduced Pressure - Chemical Vapor Deposition) ou le dépôt chimique en phase vapeur assisté par plasma (PECVD, pour Plasma-Enhanced Chemical Vapor Deposition). Des techniques telles que l’épitaxie par jets moléculaires (MBE, pour Molecular-Beam Epitaxy) peuvent également être utilisées. En RP-CVD, on peut, pour déposer des couches Si ou SiGe à basse température (500°C et moins), faire appel aux points de fonctionnement décrits dans Hartmann et al., “Potentialities of disilane for the low temperature epitaxy of intrinsic and boron-doped SiGe”, Thin Solid Films 557, 19 (2014), Aubin et al., « Epitaxial growth of Si and SiGe at temperatures lower than 500 °C with disilane and germane », Thin Solid Films 602, 36 (2016) ou Hartmann et al., « A benchmark of germane and digermane for the low temperature growth of intrinsic and heavily in-situ boron-doped SiGe », ECS Transactions 75 (8), 281 (2016).
[0067] Pour déposer des couches de Ge pur à des températures inférieures ou égales à 500°C, on pourrait utiliser des conditions d’épitaxie similaires à celles décrites dans Aubin et al., « Very low temperature epitaxy of Ge and Ge rich SiGe alloys with Ge2Hô in a Reduced Pressure - Chemical Vapour Deposition tool », Journal of Crystal Growth 445, 65 (2016).
[0068] Enfin, des conditions de croissance permettant d’épitaxier à des températures inférieures ou égales à 350°C des couches GeSn ou SiGeSn peuvent être trouvées dans Aubin and Hartmann, « GeSn growth kinetics in reduced pressure chemical vapor deposition from Ge2H6 and SnCI4 », Journal of Crystal Growth 482, 30 (2018) et Khazaka et al., « Growth and characterization of SiGeSn pseudomorphic layers on 200mm Ge virtual substrates », Semiconductor Science and Technology 33, 124011 (2018). [0069] Ces techniques nécessitent d’appliquer une température Tep, dite température d’épitaxie Tep, pouvant varier entre 300°C et 600°C pendant une durée dep, dite durée d’épitaxie dep pouvant aller de 1 min à 120 min. La température d’épitaxie Tep est par exemple de 500°C et la durée d’épitaxie dep de 10 minutes.
[0070] Il convient de noter que les températures en jeu dans cette étape d’épitaxie S130 peuvent produire les mêmes effets qu’un recuit de fracturation sur les premiers ions 3a implantés. Pour cette raison, la première implantation (et notamment les premiers ions 3a implantés et la ou les première(s) dose(s) d’implantation choisie(s)) est déterminée en fonction des conditions de température et de durée de l’étape d’épitaxie S130, pour éviter (et non obtenir) une fracturation du substrat donneur 10 lors de l’étape d’épitaxie S130. En effet, dans le cas contraire, en l’absence de contrainte mécanique particulière (ou raidisseur) dans le substrat donneur 10 (celui-ci n’étant pas encore assemblé au substrat receveur 20), les nano-cavités alimentées en gaz sont libres de s’étendre à la fois latéralement et verticalement, ce qui provoque l’apparition de bulles, cloques, exfoliations en surface et dans la couche semiconductrice 40 en train d’être formée qui sera donc défectueuse.
[0071] Pour cela, on peut choisir comme premiers ions 3a des ions légers qui ne génèrent pas de bullage avec le budget thermique de l’épitaxie S130. Ce sera le cas par exemple si on implante du bore ou de l’hélium. Plus l’atome implanté est lourd (He, B), plus on a intérêt à l’implanter avant l’épitaxie S130 pour limiter l’endommagement de la couche semiconductrice 40 transférée.
[0072] De préférence, les premiers ions légers 3a sont des ions d’hélium.
[0073] Si la première implantation S120 est réalisée avec de l’hydrogène, on utilisera une première dose D1 inférieure à un premier seuil S1 à partir duquel les premiers ions légers 3a induisent, lors de l’épitaxie S130, une fracturation à la profondeur d’implantation 30 prédéterminée.
[0074] Le premier seuil S1 peut être prédéterminé expérimentalement en utilisant un premier substrat test 6 tel que représenté par la figure 6. Le premier substrat test 6 comprend plusieurs zones de test, par exemple quatre zones de tests Q11 , Q12, Q13 et Q14. Chaque zone de test est soumise à une implantation des premiers ions avec une dose de test, et à un traitement thermique à la température Tep de l’épitaxie S130, pendant la durée dep de l’épitaxie. [0075] Le premier seuil S1 est alors déterminé par contrôle visuel et recherche de la présence d’exfoliations en surface qui indique qu’une fracturation et donc un transfert de couche aurait lieu si une interface contraignante mécaniquement (telle l’interface entre les substrats donneur 10 et receveur 20 lorsque ceux-ci sont assemblés) était présente.
[0076] Préférentiellement, le premier seuil S1 est déterminé en suivant l’enchainement des étapes S710 à S730 de la figure 7.
[0077] Ces étapes sont les suivantes : implantation S710 des premiers ions légers 3a sur une première zone de test Q11 du substrat test 6, à l’énergie d’implantation des premiers ions légers 3a, et avec une première dose de test DT1 i basse, par exemple de 1 e16/cm2. traitement thermique S720 du substrat test 6 à la température de l’épitaxie Tep pendant la durée d’épitaxie dep, contrôle S730 de la surface libre 66 du substrat test 6, de préférence contrôle visuel sur des images de la zone de test acquise par microscopie optique,
Si la surface libre 66 est détériorée (sortie « D » de l’étape S730), le premier seuil S1 est égal à la première dose de test DT1 i,
Si la surface libre n’est pas détériorée (sortie « ND » de l’étape S730), la première dose DTI2 de test est augmentée (DTI2 > DT1 i) et les étapes d’implantation S710, de traitement thermique S720 et de contrôle S730 sont répétées sur la zone de test suivante QI2, cela en appliquant à l’étape d’implantation S710 la dose de test DI 2 augmentée.
[0078] Par « surface libre détériorée », on entend la présence de cloques ou d’exfoliations sur la surface libre 66. Ces dommages correspondent à des points sombres sur les images en microscopie optiques et sont aisément détectables (cf. points P dans l’image IMG1 de la figure 7). [0079] Par « surface libre 66 non détériorée », on entend l’absence de cloques ou d’exfoliation sur la surface libre 66. Sur les images acquises en microscopie optique, aucun point sombre n’est détecté (cf. IMG2 de la figure 7).
[0080] On pourra également pour cette première implantation S120 combiner plusieurs ions 3a et notamment de l’hélium et/ou du Bore avec de l’hydrogène. Plus les espèces implantées seront nombreuses lors de cette première implantation, moins il en sera nécessaire lors de la deuxième implantation et donc moins la couche épitaxiée sera endommagée.
[0081] Après l’étape d’épitaxie S130 décrite précédemment, une deuxième étape d’implantation d’ions légers, dite étape d’implantation S140 de deuxièmes ions légers 3b est effectuée. Cette étape S140 est illustrée figure 1 D et est associée à l’étape ultérieure S160, illustrée figure 1 E, consistant en une étape de recuit de fracturation S150 effectuée à une température de recuit de fracturation TRF et pendant une durée de recuit de fracturation dRF.
[0082] Les deuxièmes ions 3b sont des espèces légères telles que l’hélium He, l’hydrogène H ou un mélange d’hélium et d’hydrogène (« H+He »). Les deuxièmes ions 3b peuvent être les mêmes que les premiers ions 3a.
[0083] De préférence, les deuxièmes ions 3b légers comprennent ou sont des ions d’hydrogène.
[0084] La profondeur de cette deuxième implantation S140 est la profondeur d’implantation 30 déterminée lors de la première implantation S120 des premiers ions 3a à laquelle s’ajoute l’épaisseur de la couche semiconductrice 40 épitaxiée. L’énergie à laquelle est accomplie la deuxième implantation S140 est telle que le maximum du profil d’implantation est superposé à celui de la première implantation S120.
[0085] En référence à la figure 1 D, la deuxième implantation S140 est effectuée dans le substrat donneur 10, à travers la couche semi-conductrice 40 à transférer, de sorte que les deuxièmes ions 3b atteignent le plan fragile enterré 300.
[0086] Le plan fragile 300 est alors un plan dans lequel la densité de nano-cavités et la teneur globale en ions légers, c’est-à-dire la teneur cumulée en premiers ions 3a légers et en deuxième ions 3b légers, permettent, lors de l’étape S160 de recuit de fracturation, d’y déclencher la formation de complexes gazeux entraînant la fracturation du substrat donneur 10. [0087] Pour cela, la deuxième implantation S140 est accomplie avec des ions 3b implantés à une ou plusieurs doses telles que, lors du recuit de fracturation S160, le cumul des premiers ions 3a et les deuxièmes ions 3b induit une fracturation du substrat donneur 10, suivant le plan fragile enterré 300.
[0088] Si la deuxième implantation S140 comprend des ions hydrogène implantés à une deuxième doseD2, cette dose est préférentiellement prédéterminée expérimentalement, en se basant, de façon similaire à la détermination du premier seuil S1 , sur la présence/absence d’exfoliations en surface d’un deuxième substrat test tel que le deuxième substrat test 8 illustré figure 8.
[0089] De façon analogue au premier substrat 6 test, le deuxième substrat 8 test peut être divisé en plusieurs zones de tests, par exemple quatre zones Q21 , Q22, Q23 et Q24.
[0090] Les étapes S910 à S950 (cf. figure 9) y sont réalisées. Elles consistent en : l’implantation S910 des premiers ions 3a sur une première zone Q21 , à l’énergie d’implantation des premiers ions. On implante par exemple des ions Hélium avec une énergie de 35 keV (de sorte à créer un plan fragile à une profondeur de 300 nm par rapport à la surface) et une dose D1 de 2e16/cm2), l’épitaxie S920 du deuxième substrat 8 de test à la température d’épitaxie Tep et pendant la durée d’épitaxie dep, pour créer une couche épitaxiée par exemple de 30 nm l’implantation S930 des deuxièmes ions 3b avec une énergie d’implantation de sorte que ces ions atteignent le plan fragile enterré . Si les ions implantés sont de l’hydrogène, ils seront pour cela implantés avec une énergie 24 keV pour atteindre le plan fragile situé à 330 nm de la surface. Ces ions seront implantés avec une deuxième dose de test DT2i basse, par exemple égale à 1 E16/cm2, traitement thermique S940 du deuxième substrat 8 test à la température de recuit de fracturation TRF et pendant la durée du recuit de fracturation dRF, contrôle S950 de la qualité de la surface libre 88 du deuxième substrat 8 de test, si la qualité de surface est détériorée (sortie « D » de l’étape de contrôle S950), la deuxième dose D2 est égale ou supérieure à la deuxième dose de test DT21 , si la qualité de surface n’est pas détériorée (sortie « ND » de l’étape de contrôle S950), la dose de test DT2i est augmentée et les étapes S910 à S930 de test sont répétées sur une autre zone de test Q22, l’étape d’implantation S930 des deuxièmes ions 3b étant accomplie avec la deuxième dose de test augmentée DT22.
[0091] En appliquant ces étapes, on obtient, par exemple, les conditions de fracturation données dans le tableau 1 ou les conditions de fracturation données dans le tableau 2. Par « conditions de fracturation », on entend l’ensemble des paramètres liés à l’implantation S120 des premiers ions, à l’épitaxie S130, à l’implantation S140 des deuxièmes ions, et au recuit S160 de fracturation.
[0092] [tableau 1]
[0093] [tableau 2]
[0094] Il convient de noter que le fait d’utiliser une température d’épitaxie Tep plus élevée (500°C, cf. tableau 2 par rapport à 400°C, cf. tableau 1 ) conduit à une première dose D1 plus importante (2e16/cm2 par rapport à 1 ,3e16/cm2) et à une deuxième dose D2 plus importante (2e16/cm2 par rapport à 9e15/cm2).
[0095] Il convient aussi de noter qu’alors, la dose globale (He 36keV 2e16/cm2 et H 24 keV 2e16/cm2) est supérieure à la dose appliquée de façon standard en cas d’une seule implantation d’ions légers. Pourtant, les défauts créés sont moins nombreux, notamment du fait que les ions hélium ne traversent pas la couche semiconductrice 40 transférée. Comme illustré sur la figure 10, la densité d’atomes déplacés est en effet moins importante lorsque ce sont des ions hydrogène qui sont implantés, par rapport à des ions hélium, cela même pour une dose d’implantation des ions hydrogène supérieure au double de la dose d’implantation des ions hélium.
[0096] En référence à la figure 1 E, le procédé comprend ensuite une étape S150 d’assemblage par collage du substrat receveur 20 et du substrat donneur 10 recouvert de la couche semi-conductrice 40 à transférer. Le substrat donneur 10 ayant été préalablement retourné, la couche semi-conductrice 40 à transférer est disposée entre les substrats receveur 20 et donneur 10, dans l’assemblage 1 formé.
[0097] Le substrat receveur 20 est un substrat comprenant de préférence une ou plusieurs couches de dispositifs électroniques 210.
[0098] Cette étape S150 d’assemblage, est effectuée en utilisant un procédé de collage classique, de préférence un procédé de collage par adhésion moléculaire, aussi appelé collage direct. [0099] L’étape S150 d’assemblage est suivie d’une étape S160 de fracturation par recuit, dite aussi étape de recuit S160 de fracturation, du substrat donneur 10 suivant le plan fragile enterré 300. La température du recuit de fracturation est comprise dans une plage allant de 400°C à 600°C, et de préférence inférieure ou égale à 500°C. La durée du recuit de fracturation est de préférence comprise entre 30 minutes et 180 minutes.
[00100] A l’issue de cette étape S160 de fracturation par recuit, une portion 10b du substrat donneur 10 est séparée du substrat receveur 20 sur lequel est disposée la couche semiconductrice 40 transférée, ainsi qu’une couche résiduelle 10a issue du substrat donneur 10. Le transfert de la couche semiconductrice 40 est ainsi réalisé.
[00101] En référence à la figure 1 G, l’étape de fracturation S160 peut être suivie par une étape optionnelle de retrait S170 de la couche résiduelle 10a issue du substrat donneur 10 jusqu’à atteindre la couche semiconductrice 40. A l’issue de cette étape S170 de retrait de la couche résiduelle 10a, la structure semiconductrice finale 3, illustrée figure 3, est obtenue.
[00102] Les figures 4A à 4K représentent schématiquement un premier mode de réalisation particulier du procédé de transfert qui vient d’être décrit de façon générale.
[00103] Les figures 5A à 5M représentent schématiquement un deuxième mode de réalisation particulier du procédé de transfert.
[00104] Les étapes de fourniture S110 du substrat donneur 10, de première implantation S120, et de deuxième implantation S140, illustrées respectivement en figure 4A et en figure 5A, en figure 4C et figure 5D, et en figure 4G et figure 5I, sont telles que décrites précédemment, respectivement en relation avec la figure 1A, la figure 1 B, et la figure 1 D.
[00105]
[00106] De façon commune à ces deux modes de réalisation particuliers, l’étape d’épitaxie S130 comprend deux sous-étapes S130A et S130B pour former une couche semiconductrice 40 comprenant la sous-couche active 430 et la sous-couche d’arrêt de gravure 420 illustrées figure 2, ainsi que, deux étapes supplémentaires S170 (cf. figure 4J et figure 5L) et S180 (cf. figure 4K et figure 5M) réalisées après les étapes d’assemblage S150 (cf. figure 4H et figure 5J) et de fracturation S160 (cf. figure 4I et figure 5K) et visant à libérer la sous-couche active 430. [00107] En référence à la figure 4E (premier mode de réalisation) et à la figure 5G (deuxième mode de réalisation), l’étape S130A consiste en la croissance par épitaxie de la sous-couche dite d’arrêt de gravure 420 à partir de la surface libre 11 du substrat donneur 10. La température d’épitaxie est par exemple de 500°C.
[00108] En référence à la figure 4F (premier mode de réalisation) et à la figure 5H (deuxième mode de réalisation), l’étape S130B consiste en la croissance par épitaxie de la sous-couche dite active 430 à partir de la sous-couche d’arrêt de gravure 420. Cette épitaxie S130B est de préférence effectuée à la même température d’épitaxie que l’épitaxie S130A de la sous-couche d’arrêt de gravure, soit ici 500°C.
[00109] En référence à la figure 4J (premier mode de réalisation) et à la figure 5L (deuxième mode de réalisation), le substrat receveur 20 présente, après l’étape de fracturation S160, une couche résiduelle 10a issue du substrat donneur 10 en surface de la sous-couche d’arrêt de gravure 420. L’étape S170 est alors une étape de retrait S170 de la couche résiduelle 10a issue du substrat donneur 10, par gravure de ladite couche résiduelle 10a sélectivement par rapport à la deuxième sous-couche d’arrêt de gravure 420. Cette gravure sélective est de préférence une gravure humide.
[00110] L’étape S180, qui suit l’étape S170, est une étape de retrait par gravure sélective (de préférence humide) de la sous-couche d’arrêt de gravure 420 vis-à-vis de la sous-couche active 430.
[00111] A l’issue de l’étape S180 de retrait de la sous-couche d’arrêt de gravure 430, la sous-couche active 430 est libérée et présente avantageusement une surface lisse et une épaisseur réduite.
[00112] Également de façon commune au premier mode de réalisation et au deuxième mode de réalisation, le procédé de transfert comprend en outre une ou plusieurs étapes visant à préparer la surface libre 11 du substrat donneur 10 en vue de l’épitaxie S130 de la couche semiconductrice 40.
[00113] Dans le premier mode de réalisation, la préparation de la surface en vue de l’épitaxie S130 comprend les étapes supplémentaires S115 et S125 illustrées respectivement figure 4B et figure 4D.
[00114] Dans le deuxième mode de réalisation, la préparation de la surface en vue de l’épitaxie S130 comprend les étapes supplémentaires S115A, S115B et S125A et S125B, illustrées respectivement figure 5B, figure 5C et figure 5E et figure 5F. [00115] La préparation de surface telle que réalisée dans le premier mode de réalisation est décrite en premier ci-après.
[00116] L’étape S115 (figure 4B) a lieu avant l’implantation S120 des premiers ions 3a, et consiste en la formation d’une couche sacrificielle 50 sur la surface libre 11 du substrat donneur 10. De préférence, la couche sacrificielle 50 est une couche diélectrique 500, par exemple une couche d’oxyde de silicium (ou SiCh).
[00117] La couche diélectrique 500 est obtenue par croissance d’oxyde ou par dépôt du diélectrique à partir de la surface libre 11 du substrat donneur 10.
[00118] A l’issue de l’étape S115, le substrat donneur 10 comprend donc une couche diélectrique dite sacrificielle qui protège avantageusement la surface libre de défauts et d’impuretés (par exemple d’atomes de carbone ou d’oxygène). A l’étape d’implantation S120 des premiers ions 3a, les premiers ions 3a seront implantés à travers la couche sacrificielle en diélectrique 50,520.
[00119] L’étape S125 (figure 4D) a lieu après l’implantation S120 des premiers ions et avant l’étape S130 d’épitaxie de la couche semi-conductrice 40 à transférer. L’étape S125 consiste en le retrait de la couche sacrificielle 50,510 formée à l’étape S115.
[00120] Ce retrait est par exemple réalisé par gravure humide en utilisant une solution à base d’acide fluorhydrique.
[00121] A l’issue de l’étape S125, la surface libre 11 du substrat donneur 10 présente avantageusement une surface propre, c’est-à dire dépourvue d’impuretés ou contaminants.
[00122] Dans le deuxième mode de réalisation (cf. figure 4C), la couche sacrificielle 50 comprend un empilement d’une première sous-couche 510, dite première couche d’arrêt de gravure 510, et d’une deuxième sous-couche 520 diélectrique disposée sur la première sous-couche 510.
[00123] Ainsi, l’étape S115A est une étape de formation de la première couche d’arrêt de gravure 510 et de l’étape S115B est une étape de formation de la deuxième sous-couche de diélectrique 520.
[00124] Le diélectrique est préférentiellement de l’oxyde de silicium. [00125] La première couche d’arrêt de gravure 510 est par exemple une couche d’alliage de silicium et germanium (SiGe) avec les proportions suivantes 25% (Si) et 50% (Ge).
[00126] A l’étape S115A, la formation de la première couche d’arrêt de gravure 510 est réalisée de préférence par croissance épitaxiale à partir de la surface libre 11 du substrat donneur 10. L’épaisseur de la première couche d’arrêt de gravure 510 ainsi obtenue est comprise entre 10 et 50 nm. L’épitaxie de la première couche d’arrêt de gravure 510 peut en outre être précédée d’une étape de préparation de surface réalisée selon des procédés de l’état de l’art, de préférence sous des températures supérieures à 650°C, de préférence encore sous des températures supérieures à 850°C.
[00127] A l’étape S115B, la deuxième sous-couche 520 diélectrique est obtenue par croissance d’oxyde à partir de la surface de la première couche d’arrêt de gravure 510, ou par dépôt du diélectrique sur la surface de la première couche d’arrêt de gravure 510, cela pour obtenir une deuxième sous-couche 520 diélectrique d’épaisseur comprise entre 5 et 50 nm.
[00128] L’étape de retrait S125A (figure 5E) est une étape de retrait S125A de la deuxième sous-couche diélectrique 520.
[00129] Le retrait de la deuxième sous-couche diélectrique 520 est par exemple réalisé en utilisant une gravure humide à base d’une solution comprenant du fluorure d’hydrogène.
[00130] L’étape de retrait S125B (figure 5F) de la première couche d’arrêt de gravure 510 peut être réalisée en dehors de l’équipement d’épitaxie ou dans l’équipement d’épitaxie (on parle alors de retrait in-situ).
[00131] Dans le premier cas (en dehors de l’équipement d’épitaxie), l’étape S125B consiste à réaliser une gravure humide sélective vis-à-vis du SiGe, par exemple en utilisant une gravure humide à base d’une solution comprenant de l’acide acétique, du fluorure d’hydrogène, et du péroxyde d’hydrogène (ou H2O2), puis à réaliser l’étape d’épitaxie S130 dans un intervalle de temps de préférence, compris entre 10 minutes et 30 minutes.
[00132] Dit autrement, l’intervalle de temps entre l’étape de retrait S125B par gravure humide de la première couche d’arrêt de gravure 510 et l’étape d’épitaxie S130 de la couche semiconductrice 40 à transférer est alors, de préférence, compris entre 10 minutes et 30 minutes.
[00133] Dans le deuxième cas, l’étape de retrait S125B de la première d’arrêt de gravure 510 est réalisée dans l’équipement d’épitaxie. Dit autrement, l’étape de retrait S125B de la première couche d’arrêt de gravure 510 et l’étape d’épitaxie S130 sont réalisées dans le même équipement d’épitaxie.
[00134] Le retrait S125B est alors effectué par gravure humide à base d’une solution comprenant de l’acide chlororydrique (ou HCl) et sous une température de préférence inférieure à 500°C. Avantageusement, la gravure est sélective vis-à-vis du silicium du substrat donneur 10. En référence à la figure 1 1 , une pression partielle en HCl de 23998 Pa à 47996 Pa (c’est-à-dire de 180 ou 360 Torr) peut être utilisée. A une température de 500°C, les vitesses de gravures (ou ER pour Ecthing Rate en anglais), représentées sur l’axe des ordonnées, sont telles que la gravure du SiGe est sélective par rapport au silicium du substrat donneur 10. Avantageusement, la sélectivité de gravure, c’est-à-dire le rapport entre la vitesse de gravure d’une couche de SiGe et celle du Si, est de l’ordre de 13 pour une concentration en Ge dans la couche d’arrêt de gravure 510 de 20%, de l’ordre de 50 pour une concentration en Ge de 30% et de l’ordre de 186 pour une concentration en Ge de 40%.
[00135] Le retrait S125B est ensuite suivi de l’étape S130 d’épitaxie décrite précédemment, celle-ci pouvant alors, en outre, être suivie d’une étape supplémentaire S132 (non représentée) de recuit après épitaxie du substrat donneur 10, réalisée dans le même équipement d’épitaxie que l’étape de retrait S125B de la première couche d’arrêt 510 et l’étape d’épitaxie S130 de la couche semiconductrice 40 à transférer.
[00136] Le premier et le deuxième mode de réalisation représentent deux manières de préparer la surface libre 11 du substrat donneur 10 en vue de l’épitaxie S 130.
[00137] Une troisième manière de préparer la surface libre 11 est représentée figure 12 avec l’étape S122. Cette étape S122 consiste à réaliser, entre l’implantation S120 des premiers ions légers et l’étape d’épitaxie S130 de la couche semi-conductrice 40 à transférer, les sous-étapes successives suivantes : désoxydation S122A de la surface libre 11 du substrat donneur 10, recuit S122B du substrat donneur 10, sous une atmosphère comprenant de l’hydrogène à une température supérieure à 400°C, pendant une durée comprise entre 5 secondes et 10 minutes, typiquement.
[00138] L’étape de désoxydation S122A est par exemple réalisée chimiquement, sous fluorure d’hydrogène (ou H F), et est suivie d’un nettoyage de surface par un procédé SC1 ™ (c’est à dire une exposition de la surface à une solution chimique NH4OH:H2O2 :H2O, conduisant à la formation d’un oxyde de silicium) puis un procédé SICONI™ (c’est-à-dire (i) une conversion, grâce à un plasma déporté à base de NH3 et de NF3, de l’oxyde de silicium formé grâce au procédé SC1 ™ en sel d’oxyde, suivie d’un sublimation de ce sel sous gaz neutre à une température inférieure à 200°C). Les températures utilisées sont alors, de préférence, inférieures ou égales à 500°C.
[00139] L’étape de recuit S122B qui suit l’étape de désoxydation S122A- est de préférence réalisée dans l’équipement d’épitaxie. La température de recuit peut être inférieure à 500°C. Pour obtenir une préparation de surface optimale, la température peut être plus élevée, par exemple la température peut être supérieure à 500°C, à 650 °C, ou encore supérieure à 800°C. Dans ce cas, la durée du recuit est de préférence le plus court possible, dans une gamme de 5 secondes à 10 minutes.
[00140] A l’issue de cette étape supplémentaire S122, la surface libre 11 du substrat donneur 10 est, avant l’épitaxie S130, avantageusement réduite en contaminants (carbone, fluor, oxygène, etc.).
[00141] Le procédé peut en outre comprendre, après l’épitaxie S130 et avant l’implantation S140 des deuxièmes ions 3b, une étape supplémentaire S135 (non représentée) de formation d’une couche d’oxyde réalisée par croissance épitaxiale à partir de la couche semiconductrice 40 formée à l’issue de l’étape S130 (ou S130B). Cette étape S135 est préférentiellement réalisée sous plasma d’oxydation à une température inférieure à 500°C ou inférieure à 400°C. Elle peut aussi être réalisée par dépôt chimique en phase vapeur assisté par plasma.
[00142] En utilisant deux étapes d’implantation (première implantation S120 et deuxième implantation S140) accomplies respectivement avec les premiers ions 3a et la ou les première(s) dose(s) et avec les deuxièmes ions 3b et la ou les deuxième(s) dose(s), et en intercalant l’épitaxie de la couche semiconductrice 40 entre ces deux étapes d’implantation, le procédé de transfert permet de limiter l’impact négatif de l’implantation, c’est-à-dire de limiter les dommages ou défauts induits par les espèces implantées, le long de leur trajet dans le substrat donneur 10. Le procédé permet donc d’obtenir une couche semiconductrice 40 réduite en défauts, cela avant l’étape de transfert S150-S160. [00143] Il y a plusieurs explications à cela : d’abord, les premiers ions 3a et la ou les première(s) dose(s) sont adaptées pour que, lors de l’épitaxie, les premiers ions 3a n’induisent pas la croissance des nano-cavités vers la surface libre 11 et dans la couche semiconductrice 40 en train d’être formée ; ensuite, la couche semiconductrice 40 n’est traversée que par les deuxièmes ions 3b, à une deuxième dose réduite par rapport à une dose correspondant à une seule implantation.
[00144] Des températures de recuit de fracturation inférieures ou égales à 500°C peuvent être employées, ainsi que décrit précédemment, ce qui rend le procédé transfert compatible avec une intégration monolithique 3D.

Claims

Tl REVENDICATIONS
[Revendication 1 ] Procédé de transfert d’une couche semi-conductrice (40) d’un substrat donneur (10) à un substrat receveur (20), le procédé comprenant les étapes successives suivantes :
- première implantation (S120) de premiers ions légers (3a) dans le substrat donneur (10) à une profondeur d’implantation (30) prédéterminée de sorte à former un plan fragile enterré (300) à la profondeur d’implantation (30) prédéterminée,
- épitaxie (S130) sur le substrat donneur (10) de la couche semi- conductrice (40) à transférer,
- deuxième implantation (S140) de deuxièmes ions légers (3b) dans le substrat donneur (10) à travers la couche semi-conductrice (40) à transférer au niveau du plan fragile (300),
- assemblage (S150) par collage du substrat receveur (20) et du substrat donneur (10) recouvert de la couche semi-conductrice (40) à transférer, la couche semi-conductrice (40) à transférer étant disposée entre les substrats receveur (20) et donneur (10), et
- fracturation (S160) par recuit, dit recuit de fracturation (S160), du substrat donneur (10) suivant le plan fragile enterré (300), procédé dans lequel :
- les premiers ions (3a) sont choisis et implantés à une première dose (D1 ) de sorte que, lors de l’épitaxie (S130), il n’y a pas de fracturation à la profondeur d’implantation (30) prédéterminée,
- les deuxièmes ions (3b) sont choisis et implantés à une deuxième dose (D2) de sorte que, lors du recuit de fracturation (S 160), la fracturation du substrat donneur (10) s’opère.
[Revendication 2] Procédé selon la revendication 1 dans lequel :
- les premiers ions légers (3a) sont des ions hélium, des ions hydrogène, des ions Bore, un mélange d’ions hélium et d’ions hydrogène ou un mélange d’ions hydrogène et d’ions bore, et les deuxièmes ions légers (3b) sont des ions hélium, des ions hydrogène ou un mélange d’ions hélium et d’ions hydrogène.
[Revendication 3] Procédé selon l’une des revendications 1 à 2 comprenant, entre la première implantation (S120) et l’étape d’épitaxie (S130) de la couche semi- conductrice (40) à transférer, une étape supplémentaire de préparation (S122) de surface comprenant les sous-étapes successives suivantes :
- désoxydation (S122A) d’une surface libre (11 ) du substrat donneur (10),
- recuit (S122B) du substrat donneur (10) sous une atmosphère comprenant de l’hydrogène à une température supérieure ou égale à 400°C, pendant une durée comprise entre 5 secondes et 10 minutes. .
[Revendication 4] Procédé selon l’une des revendications 1 à 2, comprenant les étapes supplémentaires de :
- avant la première implantation (S120), une étape de dépôt (S115) d’une couche sacrificielle (50) sur une surface libre (11 ) du substrat donneur (10),
- après la première implantation (S120) et avant l’étape d’épitaxie (S130) de la couche semi-conductrice (40) à transférer, une étape de retrait (S125) de la couche sacrificielle (50).
[Revendication 5] Procédé selon la revendication 4 dans lequel la couche sacrificielle (50) est une couche (500) diélectrique.
[Revendication 6] Procédé selon la revendication 4 dans lequel la couche sacrificielle (50) comprend un empilement d’une première sous-couche d’alliage de silicium et germanium (510), dite première couche d’arrêt de gravure (510), et d’une deuxième sous-couche (520) de matériau diélectrique disposée sur la première sous- couche (510), et l’étape de retrait (S125) de la couche sacrificielle (50) comprend le retrait (S125A) de la deuxième sous-couche (520) de matériau diélectrique puis le retrait (S125B) de la première couche d’arrêt de gravure (510).
[Revendication 7] Procédé selon la revendication 6 dans lequel l’étape d’épitaxie (S130) de la couche semiconductrice (40) à transférer est réalisée moins de 30 minutes après l’étape de retrait (S125B) de la première couche d’arrêt.
[Revendication 8] Procédé selon la revendication 6, dans lequel l’étape de retrait (S125B) de la première couche d’arrêt de gravure (510) et l’étape d’épitaxie (S130) de la couche semiconductrice (40) à transférer sont réalisées dans un même équipement.
[Revendication 9] Procédé selon la revendication 8 comprenant, après l’étape de retrait (S125B) de la première couche d’arrêt et avant l’étape d’épitaxie (S130) de la couche semiconductrice (40) à transférer, une étape supplémentaire (S132) de recuit du substrat donneur (10) réalisée dans le même équipement que l’étape de retrait (S1225B) de la première couche d’arrêt de gravure (510) et l’étape d’épitaxie (S130) de la couche semiconductrice (40) à transférer.
[Revendication 10] Procédé selon la revendication 9 dans lequel le recuit (S132) du substrat donneur (10) est réalisé aux conditions de température, de pression et de durée suivantes : 500°C, 2666 Pa, 2 minutes.
[Revendication 11 ] Procédé selon l’une des revendications 1 à 10 dans lequel la couche semiconductrice (40) à transférer est une couche (410) de silicium (ou Si), de germanium (ou Ge), d’un alliage de silicium et germanium (ou SiGe), d’un alliage de silicium, de germanium et de carbone (ou SiGeC), d’un alliage de germanium et d’étain (ou GeSn) ou d’un alliage de silicium, de germanium et d’étain (SiGeSn), ou un empilement d’une sous-couche de silicium et d’une sous-couche d’un alliage de silicium et de germanium (Si/SiGe).
[Revendication 12] Procédé selon l’une des revendications 1 à 11 dans lequel la couche semiconductrice (40) à transférer comprend une première sous-couche dite active (430) de silicium (ou Si), de germanium (ou Ge), d’un alliage de silicium et germanium (ou SiGe), d’un alliage de silicium, de germanium et de carbone (ou SiGeC), d’un alliage de germanium et d’étain (ou GeSn) ou d’un alliage de silicium, de germanium et d’étain (SiGeSn), et une deuxième sous-couche dite d’arrêt de gravure (420) telle qu’une sous-couche d’arrêt de gravure en alliage de silicium et germanium, disposée sous la première sous-couche active (430), et le substrat receveur (20) présente, après l’étape de fracturation (S160), une couche résiduelle (10a) issue du substrat donneur (10), le procédé comprenant alors les étapes successives suivantes :
- Retrait (S170) de la couche résiduelle (10a) issue du substrat donneur (10) par gravure sélective de ladite couche résiduelle (10a) par rapport à la deuxième sous-couche d’arrêt de gravure (420), avec une sélectivité supérieure à 10,
- Retrait (S180) de la deuxième sous-couche d’arrêt de gravure (420).
EP23840692.0A 2022-12-27 2023-12-22 Procédé de transfert de couche semiconductrice Pending EP4643378A1 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR2214544A FR3144390B1 (fr) 2022-12-27 2022-12-27 Procédé de transfert de couche semiconductrice
PCT/EP2023/087625 WO2024141475A1 (fr) 2022-12-27 2023-12-22 Procédé de transfert de couche semiconductrice

Publications (1)

Publication Number Publication Date
EP4643378A1 true EP4643378A1 (fr) 2025-11-05

Family

ID=86469311

Family Applications (1)

Application Number Title Priority Date Filing Date
EP23840692.0A Pending EP4643378A1 (fr) 2022-12-27 2023-12-22 Procédé de transfert de couche semiconductrice

Country Status (8)

Country Link
US (1) US20260114205A1 (fr)
EP (1) EP4643378A1 (fr)
JP (1) JP2026500426A (fr)
KR (1) KR102914139B1 (fr)
CN (1) CN120548605A (fr)
FR (1) FR3144390B1 (fr)
TW (1) TW202449875A (fr)
WO (1) WO2024141475A1 (fr)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN120174487B (zh) * 2025-05-21 2025-09-09 青禾晶元(天津)半导体材料有限公司 一种碳化硅复合衬底及其制备方法和应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08288215A (ja) * 1995-04-17 1996-11-01 Nippon Steel Corp 半導体基板の製造方法およびその半導体基板
FR2847075B1 (fr) * 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
FR2898430B1 (fr) * 2006-03-13 2008-06-06 Soitec Silicon On Insulator Procede de realisation d'une structure comprenant au moins une couche mince en materiau amorphe obtenue par epitaxie sur un substrat support et structure obtenue suivant ledit procede
FR2928031B1 (fr) * 2008-02-25 2010-06-11 Soitec Silicon On Insulator Procede de transfert d'une couche mince sur un substrat support.
FR2977073B1 (fr) * 2011-06-23 2014-02-07 Soitec Silicon On Insulator Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
FR3108775B1 (fr) * 2020-03-27 2022-02-18 Soitec Silicon On Insulator Procede de fabrication d’une structure composite comprenant une couche mince en sic monocristallin sur un substrat support en sic
FR3116940B1 (fr) * 2020-11-27 2023-06-09 Commissariat Energie Atomique Procédé basse température de fabrication d’un substrat semiconducteur sur isolant

Also Published As

Publication number Publication date
KR20250109787A (ko) 2025-07-17
CN120548605A (zh) 2025-08-26
US20260114205A1 (en) 2026-04-23
WO2024141475A1 (fr) 2024-07-04
FR3144390A1 (fr) 2024-06-28
KR102914139B1 (ko) 2026-01-16
TW202449875A (zh) 2024-12-16
JP2026500426A (ja) 2026-01-06
FR3144390B1 (fr) 2026-03-13

Similar Documents

Publication Publication Date Title
EP1208593B1 (fr) Procede de traitement de substrats pour la micro-electronique
WO2005086227A1 (fr) Technique d’amelioration de la qualite d’une couche mince prelevee
FR3094573A1 (fr) Procede de preparation d’une couche mince de materiau ferroelectrique
EP1811560A1 (fr) Procédé de fabrication d'un substrat composite à propriétés électriques améliorées
EP1879220A2 (fr) Procédé de collage hydrophobe direct de deux substrats utilisés en électronique, optique ou opto-électronique.
EP1835534A1 (fr) Procédé de fabrication de film mince
EP4030467B1 (fr) Procédé de collage direct hydrophile de substrats
WO2005086228A1 (fr) Traitement thermique apres detachement smart-cut
FR2738671A1 (fr) Procede de fabrication de films minces a materiau semiconducteur
EP2507827A1 (fr) Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
FR2892230A1 (fr) Traitement d'une couche de germamium
FR2880988A1 (fr) TRAITEMENT D'UNE COUCHE EN SI1-yGEy PRELEVEE
FR2952224A1 (fr) Procede de controle de la repartition des contraintes dans une structure de type semi-conducteur sur isolant et structure correspondante.
EP4643378A1 (fr) Procédé de transfert de couche semiconductrice
FR2977073A1 (fr) Procede de transfert d'une couche de semi-conducteur, et substrat comprenant une structure de confinement
FR2907966A1 (fr) Procede de fabrication d'un substrat.
FR2914110A1 (fr) Procede de fabrication d'un substrat hybride
FR2851847A1 (fr) Relaxation d'une couche mince apres transfert
FR2918792A1 (fr) Procede de traitement de defauts d'interface dans un substrat.
EP4256606A2 (fr) Substrat donneur pour le transfert d'une couche mince et procede de transfert associe
EP4016585B1 (fr) Dispositif électronique en carbure de silicium et son procédé de fabrication
WO2024251417A1 (fr) Substrat comprenant une couche dielectrique enterree epaisse et procede de preparation d'un tel substrat
WO2025108893A1 (fr) Super réseau obtenu par transfert de couche, structure et procédé de fabrication
FR3156586A1 (fr) Procédé de fabrication d’une structure SSOI
WO2006077216A2 (fr) Formation et traitement d'une structure en sige

Legal Events

Date Code Title Description
STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: UNKNOWN

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: THE INTERNATIONAL PUBLICATION HAS BEEN MADE

PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: REQUEST FOR EXAMINATION WAS MADE

17P Request for examination filed

Effective date: 20250723

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AL AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HR HU IE IS IT LI LT LU LV MC ME MK MT NL NO PL PT RO RS SE SI SK SM TR

DAV Request for validation of the european patent (deleted)
DAX Request for extension of the european patent (deleted)