ES2206222T3 - Metodo y aparato de transmision de datos. - Google Patents

Abstract

Método de transmisión de mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, en el cual cada uno de dichos mensajes incluye una porción de trama que representa información de contenido y prioridad del mensaje de datos y una porción de datos que representa los datos a transmitir, caracterizado porque el método comprende las etapas de hacer que por lo menos una de dichas estaciones transmita un mensaje de datos sobre la línea de bus de manera tal que se transmita su porción de trama a una primera velocidad de transmisión de datos, y su porción de datos se transmita a una segunda velocidad de transmisión de datos no inferior a dicha primera velocidad de transmisión de datos, y de ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de una calidad de señal determinada para transmisión en dicha línea de bus.

Description

Método y aparato de transmisión de datos.

La presente invención se refiere a un método y aparato para transmitir mensajes de datos en una red de datos, que incluye una pluralidad de estaciones interconectadas por una línea de bus. La invención se refiere particularmente, pero no exclusivamente, a un método y aparato para transmitir datos entre ordenadores interconectados por líneas de energía eléctrica.

Un método para operar una disposición de proceso de datos para vehículos automóviles en la cual la disposición de proceso de datos incluye por lo menos dos ordenadores y una línea de bus que conecta los ordenadores para transmitir mensajes de datos se da a conocer en la patente estadounidense nº 5 001 642 y patente estadounidense nº 5 524 213. El método dado a conocer en las patentes estadounidenses antes mencionadas funciona según un protocolo denominado CAN (Controller Area Network) (Red de controladores de área), cuyos detalles se dan a conocer en la especificación ISO (International Standards Organisation) nº 11898.

Un mensaje de datos de tipo conocido se muestra en la Figura 1. El mensaje de datos incluye una parte (1) de inicio de trama que indica a la red de datos que se ha iniciado un mensaje, y un campo de arbitraje (2) que determina la prioridad del mensaje cuando dos o más nodos de la red de datos compiten por el bus de datos. En una primera versión, el campo de arbitraje (2) contiene un identificador de 11 bits (3) y un bit de solicitud de transmisión remota (RTR) (4), que es dominante para tramas de datos y recesivo para tramas remotas (cuya significación se describirá más adelante). Alternativamente, en una segunda versión, el identificador (3) puede ser un identificador de 29 bits que contiene 2 bits de solicitud remota substituta (SRR) y extensión de identificador (IDE). El bit SSR da prioridad a la versión arriba comentada si, en una red que lleva mensajes según ambas versiones, ambos mensajes tienen el mismo identificador de 11 bits. El bit IDE (6) diferencia entre identificadores de 29 bits (que son recesivos) e identificadores de 11 bits (que son dominantes).

El mensaje de datos incluye también un campo de control (7) que contiene para la primera versión arriba comentada el bit de extensión de identificador más un bit reservado (r0), ambos puestos a dominantes, y una parte de código de longitud de datos (DLC) de 4 bits que representa el número de bytes en un campo de datos (8) del mensaje. En la segunda versión, el campo de control 7 incluye también 2 bits reservados (r1 y r0) que están puestos a dominantes, y un código de longitud de datos de 4 bits, que también representa el número de bytes en el campo de datos (8). El campo de datos (8) contiene de cero a ocho bytes de datos.

A continuación del campo de datos (8), un campo CRC (chequeo de redundancia cíclico) (9) contiene un checksum de 15 bits calculado sobre partes significativas del mensaje y se emplea para la detección de errores. Un slot de reconocimiento (10) sigue al campo CRC (9). Todo controlador que ha podido recibir correctamente el mensaje de datos envía un bit de reconocimiento durante el tiempo del bit de reconocimiento, y el dispositivo que transmite el mensaje comprueba si el bit de reconocimiento se halla presente. Si se detecta un bit de reconocimiento, se envía la próxima trama de datos, pero si no se detecta ningún bit de reconocimiento, el dispositivo vuelve a transmitir la trama de datos. Con anterioridad a la retransmisión, el nodo transmite una trama de error, y a continuación espera un tiempo equivalente a 8 veces el periodo de velocidad de bits de la trama antes de repetir la transmisión.

La Figura 2 muestra una trama remota para uso con la trama de datos mostrada en la Figura 1, y las partes en común con la trama de la Figura 1 se señalan por referencias numéricas análogas, pero aumentadas en 100. La trama remota es similar a la trama de datos en el sentido de que incorpora un inicio de trama 101, un campo de arbitraje 102 que tiene un identificador 103, un campo de control 107, un campo CRC 109 y un slot de reconocimiento 110. No obstante, la trama remota no contiene un campo de datos, y el bit RTR en el campo de arbitraje es recesivo a los efectos de marcar explícitamente la trama como trama remota.

La finalidad de la trama remota es solicitar la transmisión de la trama de datos correspondiente. Por ejemplo, si un nodo A transmite una trama remota con su campo de arbitraje 102 puesto a 234, entonces el nodo B, se está debidamente inicializado, puede responder con una trama de datos cuyo campo de arbitraje (2) está puesto a 234 también.

La Figura 3 muestra una trama de error para uso en la red en la cual se transmiten las tramas de las Figuras 1 y 2. La trama de error se transmite cuando un nodo detecta un fallo, y hace que todos los demás nodos detecten un fallo de modo que envíen también tramas de error. El transmisor del mensaje entonces intenta de modo automático retransmitir el mensaje, y un esquema de contadores de error asegura que un nodo sea incapaz de destruir el tráfico en el bus de datos mediante la transmisión repetida de tramas de error.

La trama de error incluye un flag de error (20) consistente en 6 bits del mismo valor (que de esta manera viola la regla de relleno de bits, como sabrán los expertos en la materia), y un delimitador de error (21) que comprende 8 bits recesivos. El delimitador de error proporciona un espacio en el cual los otros nodos en el bus pueden enviar sus flags de error cuando detectan el primer flag de error. Finalmente puede emplearse una trama de sobrecarga (no mostrada), y es similar en cuanto a formato a la trama de error comentada arriba. La trama de sobrecarga se transmite por un nodo que se vuelve demasiado ocupado.

La disposición de la técnica anterior arriba comentada adolece del inconveniente que la velocidad con la cual se pueden transmitir los datos fiablemente a través de la red está limitada por las distancias que los datos han de recorrer entre los nodos de la red. Cuando se transmiten mensajes consistentes en pequeñas cantidades de datos sobre pequeñas distancias (por ejemplo, datos representativos de mediciones físicas en un vehículo automóvil transmitidos alrededor de un bus de datos ubicado en el vehículo), no causa ninguna dificultad significativa. No obstante, si se han de transmitir mayores cantidades de datos sobre mayores distancias (por ejemplo, la transmisión de grandes cantidades de datos entre ordenadores separados por distancias significativas), entonces la velocidad a la cual se pueden transmitir los datos impide que la disposición de la técnica anterior antes aludida sea práctica. En particular, la disposición de la técnica anterior arriba comentada sólo puede transmitir un máximo de 8 bytes por trama de datos y el número de bits de datos por trama de datos dividido entre la distancia máxima en metros por la velocidad de bits de datos (la carga útil) está limitado a 1,6.

El documento WO 93/07569 da a conocer un método y un aparato para transmitir datos entre nodos conectados a un bus de ordenador. El bus está dividido en una pluralidad de sub-buses, cada uno de los cuales puede ser operado con independencia. La porción de información de datos de un mensaje de datos se envía sobre uno de estos "sub-buses" a la velocidad más alta compatible con el nodo o los nodos receptores direccionados. El método adolece de inconvenientes similares a los de los otros métodos antes comentados.

Unas formas de realización preferidas de la presente invención pretenden superar los inconvenientes antes citados de la técnica anterior.

Según un primer aspecto de la presente invención, se proporciona un método de transmisión de mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, en el cual cada uno de dichos mensajes incluye una porción de trama que representa información de contenido y prioridad del mensaje de datos y una porción de datos que representa los datos a transmitir, comprendiendo el método las etapas de hacer que por lo menos una de dichas estaciones transmita un mensaje de datos sobre la línea de bus de manera tal que se transmita su porción de trama a una primera velocidad de transmisión de datos, y su porción de datos se transmita a una segunda velocidad de transmisión de datos no inferior a dicha primera velocidad de transmisión de datos, y de ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de una calidad de señal determinada a continuación de una transmisión a por lo menos otra estación en dicha línea de bus.

Según un segundo aspecto de la invención, se proporciona un aparato de transmisión de mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, incluyendo cada uno de dichos mensajes de datos una porción de trama que representa información de contenido y prioridad del mensaje de datos y una porción de datos que representa los datos a transmitir, comprendiendo el aparato

medios para transmitir un mensaje de datos en dicha línea de bus de manera tal que se transmita su porción de trama a una primera velocidad de transmisión de datos, y su porción de datos se transmita a una segunda velocidad de transmisión de datos no inferior a dicha primera velocidad de transmisión de datos; y

medios para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de una calidad de señal determinada a continuación de una transmisión a por lo menos otra estación en dicha línea de bus.

La presente invención se basa en el descubrimiento muy sorprendente que al transmitir la porción de datos de un mensaje de datos a una segunda velocidad de transmisión de datos que puede ser más elevada que la primera velocidad de transmisión de datos a la cual se transmite la porción de trama del mensaje, se puede mejorar de forma significativa la velocidad de transmisión de datos en comparación con la técnica anterior, sin reducción significativa de las distancias sobre las cuales se pueden transmitir los datos fiablemente (que sería el caso si se transmitiera todo el mensaje de datos a la segunda velocidad de transmisión). Por ejemplo, mientras la carga útil para las disposiciones conocidas está limitada a 1,6, la carga útil para las disposiciones que realicen la presente invención puede ser tan elevada como de 102,4.

Además, la transmisión de datos a velocidad ajustable proporciona la ventaja de permitir que la red se ajuste automáticamente a las velocidades de transmisión de datos primera y segunda que proporcionen el equilibrio más ventajoso entre la velocidad y la fiabilidad de transmisión.

En una forma de realización preferida, por lo menos otra estación transmite sobre la línea de bus una señal de reconocimiento que indica la recepción de dicho mensaje de datos.

Preferentemente, por lo menos una de dichas estaciones transmite otro mensaje de datos en respuesta a la transmisión de dicha señal de reconocimiento.

Esto proporciona la ventaja de que otros mensajes pueden transmitirse sobre la red inmediatamente después de la recepción correcta del mensaje anterior.

Más preferentemente se vuelve a transmitir un mensaje si no se recibe la señal de reconocimiento.

Más preferentemente aún, se genera un mensaje de error con anterioridad a la retransmisión de dicho mensaje.

En una forma de realización preferida, se ajusta dicha velocidad de transmisión de datos primera y/o segunda en respuesta a la frecuencia de generación de dichos mensajes de error. En una tal forma de realización, la calidad de la señal puede determinarse por la frecuencia de generación de dichos mensajes de error.

En otra forma de realización, se determina la frecuencia de mensajes recibidos que comprendan un error y se ajusta la velocidad de transmisión de datos primera y/o segunda en función de dicha frecuencia. Así, se determina la calidad de la señal por la calidad de los mensajes recibidos.

Preferentemente, se determina la fuerza de la señal recibida, y se ajusta la velocidad de transmisión de datos primera y/o segunda en función de la fuerza de señal recibida sola o en combinación con la frecuencia de los mensajes de datos recibidos que comprendan un error.

Un medio apropiado para determinar errores es un chequeador de redundancia cíclico. Un procesador puede estar configurado para determinar el ajuste de la velocidad de transmisión de datos primera y/o segunda.

De modo apropiado, el procesador está configurado por un programa de ordenador para implementar las formas de realización de la invención. El programa de ordenador puede suministrarse sobre cualquier medio portador apropiado, tal como medios de almacenamiento magnéticos, medios de almacenamiento ópticos, medios de almacenamiento de estado sólido, o proporcionarse sobre un medio portador de comunicaciones tal como una señal portadora de radiofrecuencia o portadora óptica.

Apropiadamente, dicha porción de trama contiene información que representa una estación a la cual se dirige el mensaje.

Esto proporciona la ventaja de permitir disponer la red de manera que sólo un nodo o nodos direccionados respondan a un mensaje determinado.

La porción de trama puede contener información que representa el tamaño de la porción de datos correspondiente.

La segunda velocidad de transmisión de datos puede ser un múltiplo íntegro de dicha primera velocidad de transmisión de datos.

Se describirá ahora una forma de realización preferida de la invención, únicamente a título de ejemplo y en sentido limitativo alguno, con referencia a los dibujos anexos, en los cuales;

la Figura 1 muestra un mensaje de datos de la técnica anterior;

la Figura 2 muestra una trama remota para uso en conjunción con el mensaje de datos de la Figura 1;

la Figura 3 es una trama de error para uso en conjunción con el mensaje de datos de la Figura 1 y la trama remota de la Figura 2;

la Figura 4 es un mensaje de datos a usar en un mensaje que realiza la presente invención;

las Figuras 5A y 5B son diagramas de flujo que muestran la conmutación entre las velocidades de transmisión de datos primera y segunda del método que realiza la presente invención;

la Figura 6 es un diagrama de bloques de un aparato que realiza la presente invención, y

la Figura 7 muestra una implementación de una forma de realización de la presente invención.

Con referencia a la Figura 4, una trama de datos a usar en un método que realiza la presente invención presenta un inicio de trama 201, un campo de arbitraje 202 que contiene un identificador 203, un bit RTR 204, bit de solicitud remota substituta 205 y un bit de extensión de identificador 206. Estas características funcionan de manera similar a las características correspondientes de la trama de datos de la técnica anterior de la Figura 1, con la salvedad que el campo de arbitraje 202 puede contener información relativa a la identificación de los nodos transmisor y receptor, el tamaño del campo de datos 208 y la velocidad de transmisión de los datos contenidos en el campo de datos 208.

El mensaje presenta también un campo de control 207 que incluye un código de longitud de datos (DLC), cuyo cuarto bit puede contener información relativa al tamaño del campo de datos 208. El campo de datos puede experimentar un aumento de tamaño desde 8 bytes en el campo de datos de la técnica anterior hasta 2048 bytes. Si la velocidad de transmisión F2 de los datos en el campo de datos 208 es un múltiplo íntegro de la velocidad de transmisión de datos en el campo de arbitraje 202 y el campo de control 207, el multiplicador puede fijarse por los bits r0 y r1 no usados del campo de control 207. Las velocidades de bits F1 van típicamente de 10 Kbits a 1 Mbits y las velocidades de bits F2 van típicamente de 10 Kbits a 8 Mbits, si bien estas velocidades de bits pueden modificarse de forma arbitraria en función de la construcción particular de la red.

Cuando se establece inicialmente la red, el usuario puede configurar las velocidades de bits F1 y F2 a unos valores particulares, y a continuación mediante la monitorización de la velocidad de producción de tramas de error durante unas transmisiones de prueba determinar las velocidades de bits F1 y F2 más fiables a fijar para la red determinada. Puede proporcionarse una tabla que contiene unas orientaciones para los ajustes iniciales, estando basada la tabla en las longitudes de cables en la red. Puede proporcionarse también un programa de prueba para automatizar el trabajo de fijar F1 y F2, y estos ajustes pueden almacenarse luego en una memoria no volátil y con ello hallarse disponibles para su reutilización cada vez que se conecta el dispositivo.

Un dispositivo que contiene un nodo que funciona con el empleo del método de la presente invención puede emplear un controlador de dispositivo de bajo nivel para automatizar el trabajo de fijar F1 y F2. Al activar repetidas veces el programa del controlador de dispositivo de bajo nivel durante una sesión de red, el nodo puede actualizar las velocidades de bits F1 y F2 retenidas en la memoria no volátil a valores más elevados o más bajos, en función de las condiciones de señalización en la red física en aquél momento. Ello asegura que se optimizan las velocidades de bits de transmisión de forma adaptiva en aras de la fiabilidad y velocidad.

La forma de realización arriba descrita incluye en el campo de arbitraje 202 una serie de bits codificados para identificar el nodo transmisor y la identidad del nodo o nodos receptores previstos. Cuando todos los nodos reciben la trama de datos, comparan los bits en el campo de arbitraje 202 con los bits y su filtro de direcciones de mensaje (tal como saben los expertos en la materia) para determinar si la trama de datos está direccionada a ellos o no. En caso negativo, conmutan a un modo pasivo, lo que asegura que sólo el nodo al cual el mensaje está destinado reconocerá el mensaje, si se recibe sin error. El transmisor puede determinar entonces que el mensaje se recibió por el nodo correcto, sin error, y no simplemente por cualquier nodo de la red.

El código de longitud de datos de 4 bits dentro del campo de control 207 tiene siete valores no usados en la disposición de la técnica anterior antes comentada con referencia a las Figuras 1 a 3 (9 a F hexadecimal). En la presente invención, estos valores no usados pueden emplearse para indicar un número de bytes en el campo de datos, tal como se muestra en la Tabla 1 dada a continuación:

Valores DLC en hexadecimal	Longitud del campo de datos en bytes
0 a 8	0 a 8
9	32
A	64
B	128
C	256
D	512
E	1024
F	2048

Un método alternativo de indicar el número de bytes en el campo de datos 208 puede ser el empleo de cualquiera de los 29 bits disponibles en el identificador 203 en un patrón predeterminado. Este método alternativo puede emplearse para aumentar el número de diferentes bytes de campo de datos disponibles al usuario.

Tal como se ha señalado arriba, los 2 bits reservados en el campo de control 207 pueden emplearse para indicar que la velocidad de transmisión de datos F2 del campo de datos 208 es un múltiplo íntegro de la velocidad de transmisión de datos F1 del campo de arbitraje 202 y el campo de control 207. Puede realizarse según la Tabla 2 a continuación:

Campo de control r1	r0	Multiplicador	Velocidad de bits F2
0	0	1	F1
0	1	2	2 x F1
1	0	4	4 x F1
1	1	8	8 x F1

Un método alternativo de indicar la velocidad de bits F2 puede ser emplear cualquiera de los 29 bits disponibles en el identificador 203 en un patrón predeterminado.

Con referencia a las Figuras 5A y 5B, que muestran un cuadro de flujo relativo al método de conmutación de la velocidad de transmisión de datos F1 a F2 y viceversa, las cabeceras y colas de trama se transmiten a la velocidad de bits F1, tal como se muestra en la Figura 4. Antes de transmitir una trama, el reloj de transmisión del transmisor pertinente comprueba un registro en una memoria no volátil que contiene el valor actual de velocidad de bits F1, y se ajusta el reloj de transmisión a este valor para todos los bits de la trama. En particular, la secuencia de transmisión empieza en la Etapa 501, y si la porción de inicio de trama 201 ha empezado en la Etapa 502, se inicia un contador A en 503, si no, el transmisor vuelve a la Etapa 502.

Una vez iniciado el contador A, se determina en la Etapa 504 si el contador A ha alcanzado el último bit del campo de control 208. Cuando el contador detecta que se ha enviado el último bit del campo de control 208, el reloj de transmisión comprueba entonces un registro en la memoria no volátil que contiene el valor actual de la velocidad de bits F2 y el reloj de transmisión salta entonces a F2 en la Etapa 505. Se inicia un contador B en la Etapa 506, y cuando el contador detecta en la Etapa 507 que se ha enviado el último bit CRC, se reajusta el reloj de transmisión a F1 en la Etapa 508 para el resto de la trama.

Cuando se ha recibido un bit de reconocimiento en la Etapa 509, se envía la porción de fin de trama en la Etapa 510, y se realiza una determinación en la Etapa 511 si se ha de enviar otra trama. Si se ha de enviar otra trama, el proceso vuelve a la Etapa 501. Si, por otra parte, no se ha recibido ningún bit de reconocimiento en la Etapa 509, se envía una trama de error en la Etapa 512 y después de esperar seis veces el periodo de bits F1 en la Etapa 513, el proceso vuelve a la Etapa 501. Si no se ha de enviar otro trama en la Etapa 511, el aparato espera el inicio de la próxima secuencia de transmisión en la Etapa 514, y cuando se inicia la próxima secuencia de transmisión en la Etapa 515, el aparato vuelve a la Etapa 501.

Un ejemplo de un aparato para un nodo o estación capaz de actualizar las velocidades de bits F_{1} y F_{2} mantenidas en la memoria no volátil a valores más altos o más bajos, en función de las condiciones de señalización de la red, se describirá ahora con referencia a la Figura 6 de los dibujos.

De acuerdo con una forma de realización de la invención, un nodo o estación de red comprende el aparato 600 tal como se aprecia en la Figura 6. El aparato 600 reside en el lado de recepción del nodo de red.

La entrada del canal de recepción (RX) 602 al aparato 600 comprende una pluralidad de canales de recepción 604_{1}...604_{n} (RXCH_{1}...RXCH_{n}) para cada nodo de red. En este ejemplo, cada nodo incluye un transmisor multitonos discreto para transmitir mensajes de datos empleando diversidad de frecuencias. Una pluralidad de Indicadores de Fuerza de Señal Recibida 606_{1}...606_{n} (RSSI_{1}...RSSl_{n}) están derivados de los respectivos canales de recepción 604_{1}...604_{n} y se suministran a un desmultiplexor de n canales (MUX 608). La salida del MUX 608 se acopla a un convertidor analógico-digital (ADC) 610 que convierte la tensión analógica variante presente en el momento de la conversión en cada una de las entradas al dominio digital de 8 bits o más. El MUX 608 de n canales y el ADC 610 están sincronizados a una señal de reloj 611.

La salida del ADC 610 para cada RSSI 606_{1}...606_{n} se envía a un bloque de decisión 612 y a un registro de RSSI 614. El bloque de decisión 612 determina el canal que tiene el RSSI más elevado y envía el resultado al Selector de Canales 616.

Se suministra una pluralidad de corrientes de bits de datos seriados 618_{1}...618_{n} que comprenden tramas de mensajes y correspondientes a sendos canales de recepción 604_{1}...604_{n} a sendos Chequeadores de Redundancia Cíclicos (CRC) 620_{1}...620_{n}. Los bits de redundancia cíclica (CR) transmitidos en el campo CRC de la trama de datos de punto a punto para cada canal, por ejemplo, se comparan con los bits CR calculados en el CRC correspondiente 620_{1}...620_{n} para los datos transmitidos. Cuando el comparador CR en respectivos CRC 620_{1}...620_{n} da salida a un valor VERDAD decrementa 1 o más de un valor correspondiente mantenido en un acumulador 622 y en caso de un valor FALSO incrementa el valor. En un ejemplo particular, se envían señales representativas de un incremento o decremento sobre respectivas líneas de señales 624_{1}...624_{n} y 626_{1}...626_{n}. El acumulador 602 funciona como contador de tasa de errores de bits (BER).

Una salida del acumulador 622 se suministra al selector de canales 616 y otra salida se suministra a un registro de errores 628.

El selector de canales 616 tiene una salida acoplada al Conmutador de Canales 630. Sobre la base de valores recibidos del selector de canales 616. La selección de canales se determina buscando la mejor combinación de RSSI alto y BER baja para cada canal. El conmutador de canales 630 conmuta una de la pluralidad de corrientes de datos 618_{1}...618_{n} a su salida 632. La corriente de datos emitida se denomina "Mejor Corriente de Bits de Datos" 634 y se suministra a un procesador de banda de base 636 del aparato de nodo 600.

El aparato 600 incluye además un procesador 638 tal como un microcontrolador, microprocesador u otra máquina programable (inteligente) o combinación de éstos. El procesador 638 lee el contenido del registro RSSI 614 y registro de errores 628 a intervalos de tiempo determinados por el software o instrucciones programadas del procesador. Preferentemente, se lee el contenido de los registros sobre una base periódica regular para determinar una frecuencia a la cual se producen errores y/o baja calidad de señal en los canales 604_{1}...604_{n}. El procesador determina la F1, F2 y longitud de código de datos (DLC) óptimos, o sea, el número de bytes a transmitir en tramas de mensaje subsiguientes, a partir de los valores leídos de los registros 614 y 628. El procesador 638 configura de forma adaptiva F1, F2 y DLC para conseguir una transmisión óptima de la carga útil de datos.

El procesador 638 funciona bajo control de programa de ordenador que configura el procesador para funcionar de acuerdo con el método de las formas de realización de la invención antes descritas. En una forma de realización preferida, el programa de ordenador está almacenado en la memoria de estado sólido 640 asociado con el procesador. No obstante, el programa de ordenador puede estar almacenado en cualquier medio apropiado, tal como un disco o cinta magnética, o disco óptico, y también puede transferirse al procesador 638 sobre un medio portador de comunicaciones tal como una portadora de señales de radiofrecuencia u óptica.

Un ejemplo de una implementación de una forma de realización de la invención se describirá ahora con referencia a la Figura 7.

Se ha construido una placa FPGA PCI Quicklogic 650 que se enchufa en una ranura PCI 652 de un ordenador personal IBM compatible (no ilustrado). Una disposición de puertos programable por campos (FPGA) 654 comprende una máquina de estado codificada en VHDL a fin de configurar la FPGA 654 para que implemente las funciones arriba descritas, conjuntamente con el procesador de banda de base y un microcontrolador 656, que en esta implementación es un PICI6C73 de la Arizona Microchip. El microcontrolador 656 incluye ADC de 8 bits 610, un registro RSSI 614 y registro de errores 628. La placa PCI 650 incluye también una regleta de conexiones 658 para acoplar señales externas a la PIC 656 y FPGA 654.

Apropiadamente, la implementación puede realizarse en un ASIC CMOS de 0,35 micra.

Los expertos en la materia apreciarán que la forma de realización anterior se ha descrito únicamente a título de ejemplo y sin sentido limitativo alguno, y que distintas alteraciones y modificaciones son posibles sin separarse del alcance de la invención tal como se define en las reivindicaciones anexas.

El alcance de la presente descripción incluye cualquier característica o combinación de características novedosas dadas a conocer en ella bien de forma explícita o implícita o cualquier generalización de ellas con independencia de si o no se refiere a la invención reivindicada o mitiga cualquiera o todos los problemas a que se dirige la presente invención. El solicitante avisa por la presente que pueden formularse nuevas reivindicaciones sobre tales características durante la tramitación de esta solicitud o de cualquier otra solicitud derivada de ella. En particular, con referencia a las reivindicaciones anexas, las características procedentes de reivindicaciones dependientes pueden combinarse con las de las reivindicaciones independientes y características procedentes de respectivas reivindicaciones independientes pueden combinarse de cualquier manera apropiada y no simplemente en las combinaciones específicas enumeradas en las reivindicaciones.

Claims (32)

1. Método de transmisión de mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, en el cual cada uno de dichos mensajes incluye una porción de trama que representa información de contenido y prioridad del mensaje de datos y una porción de datos que representa los datos a transmitir, caracterizado porque el método comprende las etapas de hacer que por lo menos una de dichas estaciones transmita un mensaje de datos sobre la línea de bus de manera tal que se transmita su porción de trama a una primera velocidad de transmisión de datos, y su porción de datos se transmita a una segunda velocidad de transmisión de datos no inferior a dicha primera velocidad de transmisión de datos, y de ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de una calidad de señal determinada para transmisión en dicha línea de bus.

2. Método según la reivindicación 1, caracterizado porque comprende además la etapa de hacer que por lo menos otra estación transmita sobre la línea de bus una señal de reconocimiento que indica la recepción de dicho mensaje de datos.

3. Método según la reivindicación 2, caracterizado porque comprende además la etapa de hacer que por lo menos una de dichas estaciones transmita otro mensaje de datos en respuesta a la transmisión de dicha señal de reconocimiento.

4. Método según la reivindicación 2 ó 3, caracterizado porque comprende además la etapa de retransmitir un mensaje si no se recibe señal de reconocimiento.

5. Método según la reivindicación 4, caracterizado porque comprende además la etapa de generar un mensaje de error con anterioridad a la retransmisión de dicho mensaje.

6. Método según la reivindicación 5, caracterizado porque comprende además la etapa de ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de la frecuencia de generación de dichos mensajes de error.

7. Método según la reivindicación 1, caracterizado porque comprende además la etapa de determinar la frecuencia de mensajes de datos recibidos que comprenden un error y ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de la frecuencia de mensajes de datos recibidos que comprenden un error.

8. Método según la reivindicación 7, caracterizado porque comprende además determinar la fuerza de la señal recibida para un mensaje de datos y ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de dicha determinación de fuerza de señal recibida en combinación con dicha frecuencia de mensajes de datos recibidos que comprenden un error.

9. Método según cualquiera de las reivindicaciones anteriores, caracterizado porque dicha porción de trama contiene información que representa una estación a la cual se dirige el mensaje.

10. Método según cualquiera de las reivindicaciones anteriores, caracterizado porque la porción de trama contiene información que representa el tamaño de la porción de datos correspondiente.

11. Método según cualquiera de las reivindicaciones anteriores, caracterizado porque la segunda velocidad de transmisión de datos es un múltiplo íntegro de dicha primera velocidad de transmisión de datos.

12. Método de transmisión de mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, siendo el método substancialmente como se ha descrito anteriormente con referencia a las Figuras 4 y 5 de los dibujos anexos.

13. Aparato (600) para transmitir mensajes de datos entre una pluralidad de estaciones interconectadas por una línea de bus, incluyendo cada uno de dichos mensajes una porción de trama que representa información de contenido y prioridad del mensaje de datos y una porción de datos que representa los datos a transmitir, el aparato caracterizado porque comprende:

medios para transmitir un mensaje de datos en dicha línea de bus de manera tal que se transmita su porción de trama a una primera velocidad de transmisión de datos, y su porción de datos se transmita a una segunda velocidad de transmisión de datos no inferior a dicha primera velocidad de transmisión de datos; y

medios (638) para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de una calidad de señal determinada para transmisión en dicha línea de bus.

14. Aparato (600) según la reivindicación 13, caracterizado porque comprende además medios que responden a la recepción de un mensaje de datos para transmitir una señal de reconocimiento en dicha línea de bus.

15. Aparato (600) según la reivindicación 13 ó 14, caracterizado porque comprende además medios que responden a una señal de reconocimiento para transmitir otro mensaje de datos.

16. Aparato (600) según cualquiera de las reivindicaciones 13 a 15, caracterizado porque comprende además medios para retransmitir un mensaje si no se recibe una señal de reconocimiento.

17. Aparato (600) según la reivindicación 16, caracterizado porque comprende además medios para generar un mensaje de error con anterioridad a la retransmisión de dicho mensaje.

18. Aparato (600) según la reivindicación 17, caracterizado porque comprende además medios para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función de la frecuencia de generación de dichos mensajes de error.

19. Aparato (600) según la reivindicación 13, caracterizado porque comprende además medios para determinar si un mensaje de datos comprende un error.

20. Aparato (600) según la reivindicación 19, caracterizado porque dichos medios para determinar si un mensaje de datos comprende un error incluye un Chequeador de Redundancia Cíclico 620_{1}...620_{n}.

21. Aparato (600) según la reivindicación 20, caracterizado porque comprende además un registro de errores (628) para mantener un valor indicativo del nivel de mensajes recibidos que comprenden un error, y medios (620_{1}...620_{n}) para decrementar dicho valor para un mensaje de datos recibido que se determina no comprende un error e incrementar dicho valor para un mensaje de datos recibido que se determina sí comprende un error.

22. Aparato (600) según la reivindicación 13 o cualquiera de las reivindicaciones 19 a 21, caracterizado porque comprende además una unidad de medición de fuerza de señal recibida para medir la fuerza de señal de un mensaje de datos recibido.

23. Aparato (600) según la reivindicación 22, caracterizado porque comprende además un registro de fuerza de señal (614) para mantener un valor representativo de la fuerza de la señal recibida.

24. Aparato (600) según la reivindicación 21, caracterizado porque comprende además medios procesadores (638) para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función del contenido de dicho registro de errores (628).

25. Aparato (600) según la reivindicación 23, caracterizado porque comprende además medios procesadores (638) para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función del contenido de dicho registro de fuerza de señal (614).

26. Aparato (600) según la reivindicación 25 y 24, caracterizado porque dichos medios procesadores (638) están configurados para ajustar dicha velocidad de transmisión de datos primera y/o segunda en función del contenido de dicho registro de errores (628) y dicho registro de fuerza de señal (614).

27. Aparato (600) según cualquiera de las reivindicaciones 13 a 26, caracterizado porque dicha porción de trama contiene información que representa una estación a la cual el mensaje está dirigido.

28. Aparato (600) según cualquiera de las reivindicaciones 13 a 27, caracterizado porque dicha porción de trama contiene información que representa el tamaño de una porción de datos correspondiente.

29. Aparato (600) según cualquiera de las reivindicaciones 13 a 28, caracterizado porque la segunda velocidad de transmisión de datos es un múltiplo íntegro de dicha primera velocidad de transmisión de datos.

30. Programa de ordenador caracterizado porque comprende medios de programa de ordenador para configurar un procesador (638) para operar de acuerdo con cualquiera de las reivindicaciones 1 a 12.

31. Medio portador de programa de ordenador caracterizado por comprender un programa de ordenador según la reivindicación 30.

32. Medio portador de programa de ordenador según la reivindicación 31, caracterizado porque comprende uno de un medio de almacenamiento magnético, un medio de almacenamiento óptico, un medio de almacenamiento de estado sólido (640) o un medio portador de comunicaciones.