ES2206563T3 - Circuito de interfaz optico y procedimiento para sistema detector optico. - Google Patents
Circuito de interfaz optico y procedimiento para sistema detector optico.Info
- Publication number
- ES2206563T3 ES2206563T3 ES96906315T ES96906315T ES2206563T3 ES 2206563 T3 ES2206563 T3 ES 2206563T3 ES 96906315 T ES96906315 T ES 96906315T ES 96906315 T ES96906315 T ES 96906315T ES 2206563 T3 ES2206563 T3 ES 2206563T3
- Authority
- ES
- Spain
- Prior art keywords
- signal
- photodetector
- voltage
- converter
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 70
- 238000000034 method Methods 0.000 title claims description 51
- 238000006073 displacement reaction Methods 0.000 claims description 31
- 230000010287 polarization Effects 0.000 claims description 28
- 230000004913 activation Effects 0.000 claims description 27
- 230000008569 process Effects 0.000 claims description 18
- 238000010200 validation analysis Methods 0.000 claims description 14
- 238000001514 detection method Methods 0.000 claims description 10
- 230000000694 effects Effects 0.000 claims description 7
- 230000009849 deactivation Effects 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 3
- 238000005070 sampling Methods 0.000 claims description 3
- 239000003086 colorant Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 claims 1
- 238000003199 nucleic acid amplification method Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 claims 1
- 238000004148 unit process Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 8
- 230000008901 benefit Effects 0.000 abstract description 5
- 239000003990 capacitor Substances 0.000 description 55
- 238000010586 diagram Methods 0.000 description 13
- 238000012360 testing method Methods 0.000 description 11
- 230000010354 integration Effects 0.000 description 6
- 241001503987 Clematis vitalba Species 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 101000860173 Myxococcus xanthus C-factor Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- QGLZXHRNAYXIBU-WEVVVXLNSA-N aldicarb Chemical compound CNC(=O)O\N=C\C(C)(C)SC QGLZXHRNAYXIBU-WEVVVXLNSA-N 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07D—HANDLING OF COINS OR VALUABLE PAPERS, e.g. TESTING, SORTING BY DENOMINATIONS, COUNTING, DISPENSING, CHANGING OR DEPOSITING
- G07D7/00—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency
- G07D7/06—Testing specially adapted to determine the identity or genuineness of valuable papers or for segregating those which are unacceptable, e.g. banknotes that are alien to a currency using wave or particle radiation
- G07D7/12—Visible light, infrared or ultraviolet radiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
- H04N1/407—Control or modification of tonal gradation or of extreme levels, e.g. background level
- H04N1/4076—Control or modification of tonal gradation or of extreme levels, e.g. background level dependent on references outside the picture
Landscapes
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Inspection Of Paper Currency And Valuable Securities (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Geophysics And Detection Of Objects (AREA)
Abstract
SE PRESENTA UN SISTEMA DE SENSORES OPTICOS (1) PARA VALIDAR DOCUMENTOS (40) QUE TRANSPORTA UN DOCUMENTO BAJO PRUEBA ENTRE UNA FUENTE DE LUZ (20) Y UN CIRCUITO DE INTERFAZ OPTICA (10). UN FOTODETECTOR (70) DENTRO DEL CIRCUITO DE INTERFAZ OPTICA GENERA UNA SEÑAL DE CORRIENTE ELECTRICA EN SU SALIDA EN BASE A LA CANTIDAD DE LUZ DETECTADA TRANSMITIDA Y/O REFLEJADA POR EL DOCUMENTO (40). SE CONECTA UN CIRCUITO DE INTERFAZ FOTODETECTORA (115) A LA SALIDA DEL FOTODETECTOR Y SE CONVIERTE LA SEÑAL ELECTRICA EN UNA SEÑAL INDICATIVA DE LA LUZ DETECTADA SIN DESAJUSTES ELECTRICOS NO DESEABLES, TALES COMO DESAJUSTES DE MANUFACTURACION, PRODUCCION Y DE TEMPERATURA. EN REALIZACIONES PARTICULARES, LA SEÑAL DE CORRIENTE ES PROCESADA ADICIONALMENTE PARA TOMAR VENTAJA DE LA BANDA DINAMICA DE UN CONVERTIDOR ANALOGICO ASOCIADO.
Description
Circuito de interfaz óptico y procedimiento para
sistema detector óptico.
La presente invención se refiere a un sistema de
sensor óptico que utiliza un circuito de interfaz óptico. Más
particularmente, el circuito de interfaz óptico proporciona una
señal de datos mejorada para la validación y/o discriminación de
documentos de color.
La utilización de elementos ópticos para
proporcionar comprobaciones de seguridad y validar documentos de
color, tal como papel moneda, es ya conocida. Un sistema sensor
óptico comprende de manera típica una o varias fuentes de luz, un
detector de luz, circuitos de interfaz y un discriminador o
microprocesador. Los sensores miden la cantidad de luz transmitida a
través de los documentos o reflejada por los mismos, y un
convertidor analógico a digital que emite los datos digitales a un
microprocesador para su proceso. Algunos sistemas de detección
óptica de tipo anteriormente conocido utilizan convertidores
analógico a digital para convertir las señales ópticas recogidas en
uno de 256 valores posibles para su proceso. Las mediciones son
realizadas típicamente en muchos lugares predeterminados del
documento sometido a prueba.
La patente US No. 4.947.441 describe un aparato
discriminador de billetes que tiene dos detectores de color para
detectar fotoeléctricamente componentes de luz contenidas en luz
transmitida a través de billetes que se deben discriminar o
reflejada por los mismos. Los circuitos de discriminación de
billetes comprenden un circuito de corrección de color, dos medios
amplificadores, un circuito de ajuste de ganancia, y un amplificador
diferencial para comparar las salidas de los detectores de color. Un
discriminador determina la validez de los billetes basándose en
diferentes señales proporcionadas por una salida del amplificador
diferencial.
La patente US-A-4
550 433 da a conocer un aparato para compensar los diferentes grados
de ensuciamiento de billetes de banco durante la validación de los
mismos, llevando a cabo operaciones aritméticas predeterminadas
sobre una señal digital derivada de un fotodetector.
La patente US-A-4
691 292 da a conocer un método de compensación de temperatura de una
señal eléctrica de un sensor lineal, en el que un microordenador
calcula un valor medido a partir de las señales digitales.
La patente US-A-5
023 704 da a conocer un dispositivo de detección de temperatura por
el color, adecuado para el ajuste de equilibrado de blanco en una
cámara de TV de color que detecta la intensidad de cada componente
de color de la luz incidente.
Un problema común en algunos sistemas
anteriormente conocidos es que la señal eléctrica producida por los
detectores ópticos comprende de manera típica desplazamientos que
desvían los datos del billete que se tienen que procesar. Las
desviaciones eléctricas pueden incluir desviaciones resultantes de
la fabricación del sensor, de la producción del sistema óptico y de
la luz ambiental. Otros desplazamientos eléctricos pueden ser
provocados por el incremento de temperatura que produce una
disminución en la salida de iluminación de una fuente de luz por
LED. La disminución correspondiente en luz detectada desvía
adicionalmente los datos del billete.
Estas desviaciones eléctricas se pueden encontrar
presentes en cualquier combinación, y pueden variar de un sensor a
otro. Las desviaciones eléctricas combinadas hacen virtualmente
imposible que un microprocesador pueda discriminar los datos reales
del billete partiendo de las desviaciones. Como consecuencia, la
comprobación precisa de proporciones entre dos o más salidas de
sensores requeridas por algoritmos de aceptación conocidos resulta
muy difícil.
Varias técnicas de calibración conocidas son
capaces de eliminar tipos específicos de desviaciones eléctricas.
Por ejemplo, una técnica de calibración utiliza dispositivos
adicionales, es decir, hardware adicional, para regular la corriente
que pasa por fuentes de luz mediante LED para ajustar su salida de
luz para equilibrar las salidas de los sensores ópticos
correspondientes. Esta técnica minimiza los desplazamientos
eléctricos debido a la fabricación del sensor y a la fabricación del
sistema, pero es costosa de implementar. Otra técnica de calibrado
bien conocida se basa en un microprocesador para aplicar un factor
de compensación almacenado a los datos digitales obtenidos del
convertidor analógico a digital para minimizar los efectos de los
desplazamientos eléctricos. No obstante, esta técnica adolece de
poca resolución de los datos debido a la inclusión de la totalidad
de los desplazamientos eléctricos en la señal de datos.
Por lo tanto, existe la necesidad de un sistema
sensor óptico de bajo coste que tiene un circuito de interfaz de
tipo óptico que minimiza los efectos de desplazamientos eléctricos
para conseguir una resolución de datos máxima.
Las reivindicaciones que se adjuntan proporcionan
aspectos de la invención.
De acuerdo con un primer aspecto de la presente
invención, el circuito de interfaz fotodetector puede consistir en
una carga de polarización variable, tal como un condensador y un
interruptor de reposición, y un convertidor de señal que tiene una
entrada y una salida. El interruptor de reposición y la carga de
polarización están conectados a la salida del fotodetector y a la
entrada del convertidor de señal. La salida del convertidor de señal
está conectada a la unidad de proceso. La resistencia de carga
deseada se consigue por reposición del condensador al voltaje de
referencia, tal como cero voltios, y a continuación permitir su
carga de modo lineal para un determinado intervalo de carga. El
convertidor de señal genera una señal digital basada en el voltaje
aplicado al condensador al final del período de carga. La
resistencia de la carga se puede variar al variar el intervalo de
tiempo de carga. El sistema reduce los efectos de los
desplazamientos eléctricos ajustando el intervalo de tiempo de carga
de manera correspondiente.
De acuerdo con un segundo aspecto de la presente
invención, el circuito interfaz de fotodetector consiste en un
convertidor de señal analógica, con convertidor logarítmico de
corriente a voltaje (I-V), tal como un diodo, y un
dispositivo de almacenamiento de carga. Una entrada del convertidor
de señal analógica está conectada a la salida del fotodetector. Una
salida del convertidor de señal analógico está conectada al
convertidor I-V y el dispositivo de almacenamiento
de carga. En esta realización, el dispositivo de almacenamiento de
carga es cargado a un nivel de referencia basado en la caída de
voltaje sobre el convertidor I-V provocada por una
señal de calibrado en la entrada del convertidor de señal analógica
que corresponde a una señal máxima que puede ser posiblemente
generada por el fotodetector. Esta carga es mantenida mientras la
salida del fotodetector facilita una señal al convertidor de señal
analógico basándose en la magnitud de luz detectada. La señal
correspondiente generada por el convertidor de señal analógico
provoca un voltaje al convertidor I-V que produce
una diferencia de voltaje en un extremo del dispositivo de
almacenamiento de carga. La diferencia de voltaje corresponde a la
diferencia de la señal de calibración y a la señal generada por el
fotodetector. La diferencia de voltaje es inversamente proporcional,
logarítmicamente a la magnitud de luz detectada con eliminación
sustancial de los desplazamientos eléctricos.
De acuerdo con la tercera realización de la
presente invención, la unidad de proceso mide el intervalo de tiempo
necesario para que el condensador se cargue hasta un umbral de
voltaje predeterminado a efectos de determinar la validez de un
documento. En esta realización, los desplazamientos eléctricos se
pueden producir ajustando el voltaje umbral correspondiente o al
proceder al escalado por factores de compensación de referencia
almacenados en la unidad de proceso. De acuerdo con otra realización
de la presente invención, como mínimo, un circuito interfaz
fotodetector puede ser utilizado por una serie de fotodetectores, de
manera que dos o más fotodetectores son multiplexados a un circuito
interfaz fotodetector correspondiente que facilita la prueba de
varias áreas de un documento con un número reducido de
componentes.
Características adicionales y ventajas de la
presente invención quedarán evidentes haciendo referencia a la
siguiente descripción detallada y dibujos adjuntos.
La figura 1 es un diagrama de bloques esquemático
de un sistema detector óptico de acuerdo con una realización de la
presente invención;
la figura 2 es un diagrama de temporización de
formas de ondas de señales a título de ejemplo, que pueden ser
generadas por el sistema detector óptico de la figura 1;
la figura 3 es un diagrama de bloques esquemático
de un sistema detector óptico de sensores múltiples, similar al
sistema de la figura 1;
la figura 4 es un diagrama de temporización de
formas de onda de señal a título de ejemplo que se pueden generar
por un primer canal del sistema detector óptico multisensor de la
figura 3;
la figura 5 es un diagrama de bloques esquemático
de un circuito interfaz fotodetector alternativo para su utilización
en el sistema de la figura 1;
la figura 6 es un diagrama de temporización de
formas de ondas de señales a título de ejemplo que se pueden generar
por el sistema detector óptico de la figura 1, utilizando el
circuito interfaz fotodetector de la figura 5;
la figura 7 es un diagrama de bloques esquemático
de un circuito interfaz fotodetector alternativo a utilizar en el
sistema detector óptico multisensor de la figura 3;
la figura 8 es un diagrama esquemático de bloques
de un segundo circuito interfaz fotodetector alternativo en el
sistema de la figura 1; y
la figura 9 es un diagrama de temporización de
formas de ondas de señales a título de ejemplo que pueden ser
generadas por el sistema de detección de tipo óptico de la figura 1,
utilizando el interfaz fotodetector de la figura 8.
El aparato y método de interfaz óptico de la
presente invención se puede utilizar en un sistema detector óptico
para validar o discriminar documentos, tales como billetes de banco.
Como consecuencia, una utilización prevista tiene lugar en un
dispositivo para la validación de billetes de banco o dinero en
forma de papel para discriminar entre valores distintos de papel
moneda de un país determinado. Por lo tanto, la invención se
describe a continuación haciendo referencia a la validación de papel
moneda, lo que no significa limitación en la utilización de la
invención.
Un sistema detector óptico (1) según una
realización de la presente invención se ha mostrado en la figura 1.
El sistema detector óptico (1) comprende una unidad de proceso, tal
como un microprocesador (30), conectada a un circuito de interfaz
óptico (10) y una fuente de luz controlable (20). El microprocesador
(30) controla el funcionamiento de la fuente de luz controlable (20)
y el circuito de interfaz óptico (10) durante la validación de un
billete de banco (40).
Una configuración a título de ejemplo de la
fuente de luz controlable (20) consiste en una resistencia (22), una
fuente de luz (25) y un conmutador (28) para la activación de la
luz. Un voltaje fijo V_{BB} es aplicado a la resistencia (22) que
está conectada a la fuente de luz (25). Una fuente de luz adecuada
(25) puede ser de la variedad de estado sólido, tal como un diodo
emisor de luz ("LED"). La fuente de luz (25) está conectada
además al conmutador (28) de activación de la luz que puede ser un
relevador convencional o un conmutador de estado sólido, tal como un
transistor polarizado de la forma adecuada.
El conmutador de activación de la luz (28) está
conectado a tierra. El interruptor (28) de activación de la luz
opera en posición cerrada, de manera que la fuente de luz (25) está
conectada a tierra y produce iluminación, o en posición abierta, tal
como se ha mostrado en la figura 1, de manera que la fuente de luz
(25) está desconectada con respecto a tierra, y no genera
iluminación. La posición del conmutador (28) está controlado por una
señal de control (A) transmitida por el microprocesador (30) sobre
una línea de control (50). La fuente de luz (20) ilumina partes del
billete de banco (40) al ser transportado entre la fuente de luz
(20) y el circuito de interfaz óptico (10). Un LED adecuado que
emite en la gama de color rojo y de infrarrojos es, por ejemplo, un
OP 4460 de Optek Technology, Inc., Carollton, Texas. Un LED adecuado
que emite solamente en la gama de infrarrojos en un OP 4461, también
de la firma Optek.
La cantidad de luz transmitida a través de zonas
predeterminadas del billete de banco (40) o reflejada por las mismas
será detectada por el circuito de interfaz óptico (10). Una
configuración de circuito a título de ejemplo para el circuito (10)
de interfaz óptico comprende un conmutador (60) de activación del
detector de luz que conecta o desconecta un sensor fotodetector, tal
como un fototransistor (70) a un voltaje fijo V_{DC}. Un
fototransistor adecuado (70) es un BPX43 de la firma TEMIC
Telefunken Microelectronics GmbH de Heilbronn, Alemania.
En posición cerrada, el conmutador (60) aplica el
voltaje fijo V_{DC} a un colector (74) del fototransistor (70), y
en posición abierta, tal como se ha mostrado en la figura 1, el
conmutador (60) desconecta el fototransistor (70) con respecto al
voltaje fijo V_{DC}. El conmutador (60) de activación del detector
de luz es controlado por una señal de control (B) transmitida por el
microprocesador (30) mediante la línea de control (80). El voltaje
fijo V_{DC} se debe seleccionar para provocar que el
fototransistor (70) funcione en su región lineal cuando es conectado
al voltaje fijo V_{DC}. La fuente de luz (25) y el fotodetector
(70) pueden generar y recibir luz de un componente de color
específico requerido para la validación de un billete de banco (40).
Por ejemplo, se utilizan frecuentemente para la validación de
billetes de banco en los Estados Unidos componentes de color rojo,
verde e infrarrojo.
Una salida de fotodetector, tal como un emisor
(76) del fototransistor (70), está conectada a un dispositivo de
almacenamiento de carga tal como un condensador (90), un conmutador
(100) de reposición controlable, y una entrada (97) de un
convertidor de señal tal como el convertidor analógico a digital
(96). El condensador (90) y el conmutador de reposición (100) están
también conectados a tierra. El fotodectector (70) genera corriente
eléctrica en su salida (76) basada en la cantidad de luz detectada.
Una señal de voltaje presente en el condensador (90) es representada
por la señal de voltaje V_{E}. El condensador (90), el conmutador
de reposición (100) y el convertidor (96) analógico a digital forman
un circuito interfaz fotodetector tal como se ha indicado por el
perfil (115).
El conmutador de reposición (100) es controlado
por una señal de control C que es generada por el microprocesador
(30) mediante la línea de control (95). El conmutador de reposición
(100) funciona en posición cerrada para conectar la salida de
fotodetector (76) a tierra, o en posición abierta, tal como se ha
mostrado en la figura 1, para desconectar la salida de fotodetector
(76) con respecto a tierra. El microprocesador (30) recibe datos
digitales correspondientes a la señal de voltaje V_{E} desde el
convertidor digital a analógico (96). Asimismo, el microprocesador
(30) recibe datos de temperatura del detector de temperatura (98).
Un detector de temperatura apropiado (98) es el LM35 de la firma
National Semiconductor Corporation.
Un diagrama de temporización (100) que muestra un
funcionamiento a título de ejemplo del sistema detector óptico (1)
de la figura 1 se ha mostrado en la figura 2. En la figura 2, las
señales de control A, B y C representadas por las formas de onda
(110), (120) y (130), respectivamente, y la señal de voltaje V_{E}
está representada por la forma de onda (140). En la figura 2, las
formas de onda (110), (120) y (130) se han mostrado con tiempos de
subida y bajada ideales para mayor claridad. Quedará evidente para
los técnicos en la materia que las señales que corresponden a las
formas de onda (110), (120) y (130) tendrían correspondientes
tiempos de subida y bajada. Esos tiempos de subida y bajada no
afectan significativamente el funcionamiento del sistema sensor
óptico (1) tal como se ha descrito con respecto a la figura 2. El
funcionamiento del sistema sensor óptico (1) representado por las
formas de onda de la figura 2 es tal que cuando las formas de onda
(110), (120) y (130) de señal de control se encuentran a nivel de
voltaje alto, los correspondientes interruptores (28), (60) y (100)
funcionan en posición cerrada. Inversamente, cuando las formas de
onda de señal de control (110), (120) y (130) se encuentran a nivel
de voltaje bajo, los correspondientes interruptores funcionan en
posición abierta.
Haciendo referencia a las figuras 1 y 2, durante
la validación, el billete de banco (40) es transportado entre la
fuente de luz (25) y el fotodetector (70) en el momento T_{0}.
Como respuesta, el microprocesador (30) genera la señal de control A
a nivel de voltaje elevado, tal como se ha mostrado en la zona (112)
de la forma de onda (110). La generación de la señal de control A a
nivel de voltaje elevado provoca que el interruptor (28) de
habilitación de la fuente de luz se cierre y que se encienda la
fuente de luz (25). El microprocesador (30) cierra a continuación el
interruptor (60) de activación del detector de luz al generar la
señal de control B a nivel de voltaje elevado, tal como se ha
mostrado en el momento T_{1} de la forma de onda (120).
Inmediatamente antes del tiempo en el que una
parte predeterminada de interés del billete de banco es transportada
entre la fuente de luz (25) y el fotodetector (70), tal como el
tiempo T_{2}, el microprocesador (30) genera una señal de control
C a un nivel lógico elevado cerrando el conmutador de reposición
(100). El billete de banco (40) puede ser transportado por cintas o
rodillos, por ejemplo, tal como es conocida en esa técnica. Un
billete de banco estacionario (40) puede ser examinado también de
acuerdo con la presente invención. El conmutador de reposición (100)
se mantiene cerrado hasta que la parte del billete de banco
predeterminada de interés es transportada entre la fuente de luz
(25) y el fotodetector (70), tal como en el momento T_{3}. La
duración o tiempo transcurrido entre T_{2} y T_{3} se debe
escoger de manera tal que el condensador (90) tenga suficiente
tiempo para descargar a un voltaje de referencia tal como cero
voltios. Dado que el condensador (90) es descargado a 0 voltios en
el momento T_{3}, la señal de voltaje correspondiente V_{E}
(140) tendrá también 0 voltios en el momento T_{3}.
En el momento T_{3}, el conmutador de
reposición (100) es abierto y el condensador (90) empieza a cargar a
una proporción o velocidad que se basa en la cantidad de corriente
eléctrica suministrada por la salida fotodetectora (76). La
corriente generada por el fotodetector (70) corresponde a la luz
reflejada detectada por la parte del billete de banco predeterminada
de interés o transmitida a través de la misma. Al cargarse el
condensador (90), la correspondiente señal de voltaje V_{E}
aumentará el voltaje tal como se ha mostrado por la pendiente del
voltaje (144) de la forma de onda (140). El condensador (90) puede
cargar durante un intervalo de tiempo predeterminado de carga, tal
como el tiempo transcurrido entre T_{3} y T_{4}. Al terminar el
intervalo de tiempo de carga en el momento T_{4}, el
microprocesador (30) abre el conmutador (60) de activación del
sensor de luz al generar la señal de control B en un nivel de
voltaje bajo. Como resultado de ello, el fotodetector (70)
interrumpe la generación de corriente eléctrica en su salida (76) y
la señal de voltaje V_{E} es mantenida a un nivel constante por la
carga almacenada en el condensador (90). La señal de voltaje V_{E}
es mantenida a este nivel constante durante el tiempo de
mantenimiento correspondiente que se ha mostrado por la forma de
onda (140) entre los tiempos T_{4} y T_{5}.
Si bien la señal de voltaje V_{E} se mantiene
constante, el convertidor analógico/digital (96) muestrea la señal
de voltaje V_{E}. Los valores digitales correspondientes generados
por el convertidor analógico/digital (96) son facilitados a
continuación al microprocesador (30) para proceso adicional y prueba
de aceptación. A la terminación del período de mantenimiento en el
momento T_{5}, el conmutador (60) de activación del detector de
luz es cerrado por la generación de la señal de control B a un nivel
de voltaje elevado. Cuando la siguiente parte de billete de banco
predeterminada de interés es transportada entre la fuente de luz
(25) y el fototransistor (70), el microprocesador (30) abre
nuevamente y cierra el conmutador de reposición (100), tal como en
el momento T_{6}, para llevar a cabo otra operación de carga y
muestreo.
Un sensor fotodetector, tal como el
fototransistor (70) de la figura 1, funciona produciendo una
magnitud específica de corriente cuando está expuesto a ciertos
niveles de luz. El circuito interfaz de fotodetector (115) hace
funcionar el condensador (90) como carga de polarización variable
del fotodetector (70). El condensador (90) se carga de forma lineal
durante el tiempo de carga generando la correspondiente señal de
voltaje V_{E}.
Una expresión para la señal de voltaje V_{E}
durante el tiempo de carga es la siguiente:
V_{E}=\frac{1}{C_{total}}\int^{T}_{o}i\
(t)\ d\
(t)
en la que el valor C_{total} es igual a la suma
de la capacitancia del condensador (90) y la capacitancia dinámica
interna del fototransistor (70), y el valor T es la duración del
tiempo de carga. Una capacitancia típica, dinámica e interna para un
fototransistor convencional es aproximadamente de 7500 pF. La
expresión del voltaje V_{E} se puede simplificar suponiendo que el
nivel de luz permanece esencialmente constante durante un período de
carga relativamente corto. Como consecuencia, la corriente
correspondiente producida por el fototransistor (70) sería
esencialmente constante. La ecuación para la expresión simplificada
es la
siguiente:
V_{E}=\frac{i}{C_{total}}\int^{T}_{o}dt=\frac{iT}{C_{total}}
Una resistencia de polarización de carga
R_{bias} del condensador (90) puede ser expresada a continuación
por la fórmula siguiente:
R_{bias}=\frac{V_{E}}{{i}}=\frac{iT}{C_{total}i}=\frac{T}{C_{total}}
La resistencia R_{bias} efectiva para la carga
de polarización es igual al tiempo de carga dividido por la
capacitancia total. De este modo, la resistencia de la carga de
polarización del sensor del fotodetector (70) se puede variar
ajustando la duración del intervalo de tiempo de carga. De acuerdo
con ello, la señal de voltaje V_{E} que corresponde a la corriente
de salida del fotodetector se puede ajustar o calibrar variando el
intervalo de tiempo de carga tal como se describe a continuación.
Así pues, de acuerdo con un primer aspecto de la presente invención,
el circuito interfaz de fotodetector (115) elimina los
desplazamientos eléctricos, tales como fabricación, producción o
desplazamientos inducidos por la temperatura, con respecto a la
señal de voltaje proporcionada por el convertidor analógico/digital
(96) ajustando el intervalo del tiempo de carga.
Al eliminar los desplazamientos inducidos por la
temperatura, el microprocesador (30) ajusta el intervalo de carga
basándose en los datos de temperatura recibidos del detector de
temperatura (98). Por ejemplo, el microprocesador (30) puede
utilizar los datos recibidos del sensor (98) para formular el ajuste
requerido del tiempo de carga. Además, los datos de temperatura
puede ser utilizada para identificar el ajuste de tiempo de carga
apropiado en una tabla de consulta que puede quedar contenida, por
ejemplo, en una memoria de lectura solamente (ROM) asociada con el
microprocesador (30).
La presente invención consigue una resolución de
datos mejorada al aprovechar casi la totalidad de gama dinámica del
convertidor analógico/digital (96) para datos de billetes de banco
al minimizar o eliminar los desplazamientos eléctricos en la señal
de voltaje analógica V_{E}. Esta resolución mejorada de datos se
consigue con un número mínimo de componentes de coste reducido. Como
resultado de ello, los datos digitales generados por el convertidor
analógico/digital (96) pueden ser utilizados de manera adecuada para
la prueba de proporción entre dos o más sensores de un algoritmo de
aceptación.
Un sistema (1) sensor óptico adecuado puede
utilizar un microprocesador (30) capaz de producir duraciones de
intervalos de carga comprendidas entre 408ns y 2,7 ms con una
resolución de 408ns, y un condensador 90 de 0,33\muF. De acuerdo
con ello, la gama controlable de la resistencia de la carga de
polarización variable del sensor se encuentra entre 10,1\Omega y
1,05M\Omega con una resolución de 10,1\Omega. Estos intervalos
de tiempo de carga y cargas de polarización correspondientes se ha
observado que son suficientes para los sensores en la comprobación
de billetes de banco U.S.A.
La duración apropiada del tiempo de carga se
puede determinar por calibrado del sistema detector óptico (1). Una
técnica de calibración adecuada determina el tiempo de carga que
provoca la generación de una señal de voltaje V_{E} de un valor de
voltaje específico esperado cuando se detecta una superficie de
calibración, tal como una tarjeta o superficie de referencia por el
fotodetector (70). Por ejemplo, una tarjeta de calibración puede ser
sustituida por el billete de banco (40) y transportada por el
sistema (1) de la figura 1. De manera similar, el fotodetector (70)
puede detectar una superficie de referencia de color apropiada
cuando el billete de banco (40) no es transportado entre la fuente
de luz controlable (20) y el fotodetector (70). La tarjeta de
calibración o superficie de referencia debe poseer la transmisión de
color promedio o características de reflexión de los documentos a
validar. En otra alternativa, se podría utilizar un billete de banco
conocido como auténtico (40) como superficie de calibración durante
la calibración del sistema (1). El intervalo de tiempo de carga
apropiado se puede obtener al llevar a cabo una operación de
calibración de una búsqueda binaria de las duraciones de tiempo de
carga específicas para la superficie de calibrado, y almacenar el
valor de duración identificado como "óptimo" en el
microprocesador (30).
Si bien el fotodetector (70) de la figura 1 es
activado o desactivado cerrando y abriendo el conmutador (60), otras
técnicas pueden ser utilizadas para llevar a cabo dichas
operaciones. Por ejemplo, el fotodetector (70) puede ser conectado
directamente a la fuente de voltaje V_{DC} con el conmutador (60)
dispuesto entre la salida (76) del fotodetector y el circuito (115)
de interfaz del fotodetector. En esta configuración, cuando el
conmutador (60) es abierto, la salida del fotodetector (76) se
encontraría en cortocircuito y no se generaría corriente por el
fotodetector (70). Por lo tanto, el fotodetector (70) se encontraría
efectivamente desactivado. Cuando el conmutador (60) es cerrado, la
salida (76) del fotodetector sería conectada al condensador (90) y
el fotodetector (70) sería activado para proporcionar corriente al
condensador (90) de manera correspondiente a la intensidad de la luz
detectada.
La figura 3 muestra un sistema (300) de detección
óptica de sensor múltiple análogo al sistema sensor óptico de sensor
único (1) de la figura 1. El sistema sensor óptico (300) utiliza una
unidad de proceso tal como un microprocesador (310), fuentes de luz
controlables (320) y un circuito de interfaz óptico multiplexado
(330). En la figura 3, una configuración a título de ejemplo de las
fuentes de luz controlables (320) consiste en fuentes de luz de
infrarrojos (341), (344) y (347), fuentes de luz de color rojo
(351), (354) y (357) y conmutador de activación de luz (360). Un
voltaje fijo V_{BB} es aplicado a las resistencias (360) y (362)
que están conectadas a la fuente de luz de infrarrojos (341) y a la
fuente de luz roja (351), respectivamente.
Las fuentes de luz de infrarrojos (341), (344) y
(347) están conectadas en serie para formar una fuente de luz de
infrarrojos (340). De manera similar, las fuentes de luz roja (351),
(354) y (357) están conectadas en serie formando una fuente de luz
roja (350). Las fuentes adecuadas de luz roja y de infrarrojos
(341), (344), (347), (351), (354) y (357) comprenden fuentes de luz
LED que incluyen las que se han descrito anteriormente con respecto
a la figura 1, o cualesquiera fuentes de luz que generan una salida
de luz de la longitud de onda requerida. La utilización de tres
fuentes de luz infrarroja y tres fuentes de luz roja en la figura 3
tiene objetivo ilustrativo solamente, sin que se suponga como
limitativo de la presente invención. Cualquier número de fuentes de
luz de uno o varios colores se puede utilizar de acuerdo con la
presente invención.
El conmutador (360) de activación de las luces
está conectado a las fuentes de luz (347) y (357), y funciona
conectando o desconectando los dispositivos fuente de rayos
infrarrojos y de luz roja (340) y (350) a tierra. En posición
cerrada, el conmutador (360) conecta los juegos fuente de luz (340)
y (350) a tierra y enciende las fuentes de luz
(341-347) y (351-357). En posición
abierta, el conmutador (360) desconecta los juegos de fuente de luz
(340) y (350) con respecto a tierra.
La posición del conmutador (360) está comprobada
por una señal de control de encendido de luz D transmitida por el
microprocesador (310) mediante una línea de control (370). Las
fuentes de rayos infrarrojos y de luz roja (341-347(
y (351-357) deben estar posicionadas para iluminar
zonas predeterminadas de un billete de banco (375) al ser
transportado éste dentro del sistema detector óptico (300). Por
ejemplo, las fuentes de luz (341-347) y
(351-357) pueden estar situadas respectivamente a la
izquierda, centro y a la derecha de zonas ortogonales a la dirección
de desplazamiento del billete de banco (375).
El circuito interfaz óptico multiflexado (330)
contiene un conmutador (430) de puesta en marcha de un detector de
luz infrarroja y un conmutador (435) de activación del detector de
luz, que conecta o desconecta juegos respectivos de fotodetectores
de infrarrojos (380) y fotodetectores de luz roja (390) a un voltaje
fijo V_{DC}. El conjunto de sensores fotodetectores de infrarrojos
(380) consiste en los fototransistores (381), (384) y (387), y el
conjunto de fotodetectores de luz roja (390) comprende los
fototransistores (391), (394) y (397). Cada uno de los
fotodetectores de infrarrojos (381), (384) y (387) debe estar
posicionado dentro del sistema detector óptico (300) para detectar
la luz generada por la fuente de luz correspondiente de rayos
infrarrojos (341), (344) y (347), respectivamente. De manera
similar, los fotodetectores de luz roja (391), (394) y (397) están
dispuestos de forma que detectan luz preferente de las fuentes de
luz roja (351), (354) y (357).
En posición cerrada, los conmutadores (430) y
(435) aplican el voltaje fijo V_{DC} a los colectores
fototransistores de infrarrojos (382), (385) y (388), y los
colectores fototransistores de luz roja (392), (395) y (398),
respectivamente. En sus posiciones abiertas, los conmutadores (430)
y (435) desconectan los juegos de fototransistores (380) y (390) con
respecto al voltaje fijo V_{DC}. El microprocesador (310) controla
los conmutadores de activación de detectores de luz (430) y (435)
generando señales de activación del sensor de luz roja e infrarroja
E y F, respectivamente. Las salidas (383) y (393) de los
fotodetectores (381) y (391) de luz infrarroja y roja están
conectados de manera común a un primer canal de entrada (421) de un
convertidor multicanal analógico/digital (420). De manera similar,
las salidas (386) y (396) de los fotodetectores (384) y (394) están
conectadas en común a un segundo canal de entrada (422) del
convertidor analógico/digital (420), y las salidas (389) y (399) de
los fotodetectores (387) y (397) están conectadas en común a un
tercer canal de entrada (423) del convertidor (420)
analógico/digital.
Los dispositivos de almacenamiento de carga tal
como los condensadores (401), (402), (403) están conectados en
paralelo a conmutadores de reposición controlables correspondientes
(411), (412) y (413) entre las respectivas entradas de convertidores
analógico/digital (421-423) y tierra. Las señales de
voltaje presentes en los condensadores (401), (402) y (403) están
representadas por los símbolos de referencia V_{E1}, V_{E2} y
V_{E3}, respectivamente. El convertidor analógico/digital (420)
proporciona datos digitales correspondientes a las señales de
voltaje V_{E1}, V_{E2} y V_{E3} al microprocesador (310)
mediante las líneas de comunicación de datos (430). Cada uno de los
conmutadores de reposición (411-413) funciona
conectando o desconectando un correspondiente condensador
(401-403) a tierra. De este modo, los condensadores
(401-403) se pueden cargar o se pueden descargar
para actuar como cargas de polarización de sensor variables
correspondientes, de manera sustancialmente similar a la que se ha
descrito anteriormente con respecto a las figuras 1 y 2. Las
posiciones de los conmutadores de reposición
(411-413) están controladas colectivamente por la
señal de control de reposición G transmitida por el microprocesador
(310) mediante la línea de control (430). Basándose en la señal de
control G, cada uno de los conmutadores de reposición
(411-413) puede ser accionado en posiciones cerradas
para conectar los condensadores correspondientes
(401-403) a tierra, o en posiciones abiertas para
desconectar los condensadores correspondientes
(401-403) con respecto a tierra. Los condensadores
(401-403) reponen los conmutadores
(411-413), y el convertidor de canales múltiples
analógico/digital (420) funciona como circuito interfaz fotodetector
de canales múltiples tal como se ha mostrado por el perfil de trazos
(440).
En funcionamiento, cuando el billete de banco
(375) es transportado entre los dos conjuntos o juegos de fuentes de
luz (340) y (350), y los dos juegos correspondientes de
fotodetectores (380) y (390), el microprocesador (310) ilumina las
fuentes de luz (320) al cerrar el conmutador de activación de luz
(360). El microprocesador (310) lleva a cabo entonces,
selectivamente, la detección de infrarrojos y de luz roja de zonas
predeterminadas del billete de banco, al pasar el billete de banco
(375) entre las fuentes de luz (320) y los conjuntos de
fototransistores (380) y (390). La detección de luz de infrarrojos y
de luz roja se lleva a cabo sustancialmente de la misma manera que
el funcionamiento del sistema detector óptico (1) de la figura 1. El
fotodetector específico de los juegos de fotodetectores (380) o
(390) que es activado depende de si se tiene que realizar detección
de infrarrojos o de luz roja sobre una zona de un billete de banco.
Las exigencias de un algoritmo aceptación o discriminación asociado
determinan qué tipo de detección tiene que ser llevada a cabo.
El microprocesador (310) regula el tiempo de
carga de los condensadores (401-403) en el circuito
interfaz fotodetector de canales múltiples, al controlar la
temporización de la activación y desactivación de los conjuntos de
fotodetectores (380) y (390), y cerrar y abrir los conmutadores de
reposición (411-413). El intervalo de tiempo de
carga para cada juego de fotodetectores (380) y (390) puede ser
distinto, y se basan en las características de los sensores
contenidos en dicho juego o conjunto.
La activación del conjunto de fotodetectores
(380) o (390) tiene lugar por generación de la correspondiente señal
de control E ó F a un elevado nivel de voltaje. Solamente uno de los
juegos de fotodetectores (380) o (390) puede ser activado en un
momento determinado. Las correspondientes señales de voltaje
generadas V_{E1}, V_{E2} y V_{E3} proporcionadas al
convertidor analógico/digital (420) contienen datos de billetes de
banco sin desplazamientos eléctricos.
La figura 4 muestra un diagrama de temporización
(500) de las señales de control D, E, F y G, y la señal de voltaje
V_{E1} en el primer canal de entrada (421) del convertidor
analógico/digital durante una operación a título de ejemplo del
sistema detector óptico (300) en la figura 3. En la figura 4, las
señales de control D, E, F y G están representadas por las formas de
onda (510), (520), (530) y (540), respectivamente, y la señal de
voltaje V_{E1} está representada por la forma de onda (550).
Haciendo referencia a las figuras 3 y 4, en el
momento T_{0}, cuando el billete de banco (375) empieza a ser
transportado a través del sistema (300), el microprocesador (310)
ilumina las fuentes de luz (320) generando la señal de control D
(510) a un nivel de voltaje elevado. Las fuentes de luz
(341-347) y (351-357) pueden
permanecer iluminadas durante el tiempo en que transcurre la prueba
de aceptación del billete de banco.
Inmediatamente antes del momento en el que se
tiene que transportar una zona de un billete de banco que requiere
prueba de infrarrojos entre las fuentes de luz de infrarrojos y los
juegos de sensores (340) y (380), tal como el tiempo T_{1}, el
microprocesador (310) genera la señal E de activación del sensor de
infrarrojos a un nivel de voltaje elevado. La señal E a nivel de
voltaje elevado activa los fotodetectores de infrarrojos (381),
(384) y (387). Al mismo tiempo, el microprocesador (310) desactiva
los fotodetectores de luz roja (391), (394), y (397) al generar la
señal F de activación del sensor de luz roja a un nivel de voltaje
bajo. Cuando tiene lugar la activación, los fotodetectores de
infrarrojos (381), (384) y (387) generan corriente eléctrica en sus
respectivas salidas (383), (386) y (389) basándose en la cantidad
correspondiente de luz de infrarrojos detectada del billete de banco
(375).
A continuación, en el momento T2, los
interruptores de reposición (411-413) son cerrados
durante una duración suficiente para descargar los condensadores
(401-403) a 0 voltios inmediatamente antes de que
las zonas del billete de banco predeterminadas de interés sean
transportadas entre las fuentes de luz (320) y el juego de
fotodetectores de infrarrojos (380). El microprocesador (310) genera
la señal de control G a nivel lógico elevado para cerrar los
interruptores de reposición (411-413). Los
interruptores de reposición (411-413) se deben abrir
nuevamente cuando las zonas del billete de banco de interés son
transportadas entre las fuentes de luz (320) y el juego de
fotodetectores (380), lo que tiene lugar en el momento T_{3} en la
figura 4. Tal como se ha indicado anteriormente con respecto al
interruptor de reposición (100) de la figura 1, la duración de
descarga entre T_{2} y T_{3} se debe seleccionar de maneta tal
que, en el tiempo T_{3}, la señal de voltaje correspondiente
V_{E1} pase a 0 voltios.
Después de abrir los interruptores de reposición
(411-413) en T_{3}, el condensador
(401-403) carga de forma lineal basándose en la
corriente suministrada por los respectivos emisores de salida del
fotodetector (383), (386) y (389). La carga lineal del primer
condensador (411) se ha mostrado como pendiente de voltaje (554) de
la forma de onda (550) de la señal de voltaje V_{E1}. Los
condensadores (411-413) pueden cargar durante un
intervalo de tiempo de carga predeterminado, tal como la duración
entre los tiempos T_{3} y T_{4}. Después de completar el tiempo
de carga en T_{4}, el microprocesador (310) desactiva los
fotodetectores de infrarrojos (381), (384) y (387) generando la
señal de control E a un nivel de voltaje bajo. De acuerdo con ello,
los fotodetectores (381), (384) y (387) cesan de generar corriente
eléctrica y las señales de voltaje V_{E1}, V_{E2} y V_{E3} son
retenidas a niveles constantes por las cargas almacenadas en los
condensadores (401-403). El voltaje constante de la
señal de voltaje V_{E1} se ha mostrado en la región (556) de la
forma de onda (550). La duración del intervalo de carga que
determina la resistencia de las cargas de polarización del sensor de
los fotodetectores (381), (384) y (387) es seleccionada para impedir
cualesquiera desviaciones eléctricas del modo descrito anteriormente
con respecto a la figura 1.
El convertidor analógico/digital (420) muestrea
las señales de voltaje V_{E1}, V_{E2} y V_{E3} en sus canales
de entrada (421-423) mientras que las señales de
voltaje V_{E1}, V_{E2} y V_{E3} se retienen a niveles de
voltaje constantes. Los valores digitales correspondientes generados
por el convertidor analógico/digital referente a los niveles de luz
de infrarrojos detectados son facilitados al microprocesador (310)
para proceso posterior y prueba de aceptación.
En el ejemplo mostrado en la figura 4, la parte
predeterminada siguiente del billete de banco (375), que es
transportado entre las fuentes de luz (320) y los conjuntos
detectores (380) y (390), requiere detección de luz roja en el
momento T_{7} de acuerdo con el algoritmo de aceptación
correspondiente. De acuerdo con ello, la señal F de activación del
sensor de luz roja se genera a un nivel de voltaje elevado
inmediatamente antes de T_{7}, tal como en T_{5}, lo que provoca
que los fotodetectores (391), (394) y (397) de luz roja generen una
señal de corriente eléctrica basada en la magnitud de luz roja
detectada.
El microprocesador (310) repone a continuación
los condensadores (401-403) a 0 voltios entre
T_{6} y T_{7} al generar la señal de control G a nivel de
voltaje alto. En el momento T_{7}, cuando la zona del billete de
banco de interés es transportada entre la fuente de luz roja (340) y
el correspondiente fotodetector (390), los condensadores
(401-403) pueden cargar durante un tiempo
predeterminado basado en la cantidad de luz roja detectada por los
fotodetectores (391-394) y (397). Este intervalo de
carga se selecciona basándose en el dispositivo fuente de luz roja
(350) y los fotodetectores de luz roja (390), y puede ser distinto
que el utilizado para el conjunto fotodetector (380) de
infrarrojos.
La carga del condensador (401) se ha mostrado por
la pendiente de voltaje (558) en la forma de onda (550) de la señal
de voltaje V_{E1} entre los tiempos T_{7} y T_{8}. Entonces,
en el momento T_{9}, se genera la señal F de activación del
sensor de luz roja a un bajo nivel de voltaje, y los fotodetectores
de luz roja (391), (394) y (397) son desactivados. Como
consecuencia, las señales de voltaje V_{E1}, V_{E2} y V_{E3}
que corresponden a los niveles de luz roja detectada son mantenidos
a un nivel de voltaje constante por la carga almacenada en los
condensadores (401-403). El convertidor
analógico/digital (420) muestrea entonces las señales de voltaje
V_{E1}, V_{E2} y V_{E3} y proporciona los correspondientes
datos digitales al microprocesador (310). De acuerdo con ello, al
ser transportadas zonas de un billete de banco predeterminadas, de
interés, secuencialmente entre las fuentes de luz (320) y los juegos
de fotodetectores (380) y (390), el microprocesador (310) activa el
conjunto de fotodetectores apropiado (380) o (390), y repone los
conmutadores (411-413) para obtener datos para estas
regiones para proceso adicional y pruebas de aceptación.
De este modo, el aparato (330) de interfaz óptico
permite la detección de nivel de luz roja y de infrarrojos sobre el
billete de banco (375) por multiplexado de los seis fotodetectores
(381), (384), (387), (391), (394) y (397) en tres canales del
convertidor (420) analógico/digital. El circuito interfaz óptico
multiplexado (300) efectúa el multiplexado de dos fotodetectores en
cada uno de tres canales de entrada (421-423) del
convertidor analógico/digital para mostrar el número mínimo de
componentes requerido por los circuitos interfaz de fotodetector de
canal de la presente invención. Además, cualquier número de
fotodetectores puede ser multiplexado en cualquier número de canales
de entrada, de acuerdo con la presente invención.
Se consigue una ventaja por el multiplexado de
fotodetectores de componentes de luz de color, requiriendo
intervalos de carga de tiempo de las mismas gamas de tiempo
aproximadamente para minimizar la complejidad y coste de los
circuitos. Por ejemplo, se ha observado que los intervalos de tiempo
de carga adecuados para fotodetectores de infrarrojos y de luz roja
se encuentran dentro de una gama de 408 ns hasta 2,7 ms para
billetes de banco U.S.A. y se han mostrado multiplexados en los
mismos canales de entrada del convertidor analógico/digital
(421-423) en la figura 3.
Se puede requerir un canal separado para los
fotodetectores de luz que se desvían de manera significativa de un
intervalo de tiempo de carga correspondiente a una gama específica.
Si bien no se ha mostrado en la figura 3, el circuito interfaz
óptico (330) puede incluir también un detector de temperatura
conectado al microprocesador (310), tal como el sensor de
temperatura (98) de la figura 1. En este circuito, se pueden
facilitar datos de temperatura al microprocesador (310) para alterar
los intervalos de tiempo de carga a efectos de eliminar las
consecuencias de cualesquiera desplazamientos eléctricos inducidos
por la temperatura en las señales correspondientes de voltaje
V_{E1}, V_{E2} y V_{E3}.
Los circuitos interfaz del fotodetector (115),
(440), utilizados en los sistemas detectores ópticos (1) y (300) de
las figuras 1 y 3, respectivamente, funcionan variando el tiempo de
carga, a efectos de compensar los desplazamientos eléctricos poco
deseables. De forma complementaria, la figura 5 muestra una
realización alternativa del circuito fotodetector interfaz (115) de
la figura 1 que determina la cantidad de luz detectada por un
fotodetector correspondiente, midiendo el tiempo requerido para que
una señal de salida del fotodetector alcance un voltaje de umbral
predeterminado. En las figuras 1 y 5, componentes similares han sido
numerados de forma correspondientes a efectos de claridad, por
ejemplo, el condensador (90) y el voltaje V_{E}.
Haciendo referencia a la figura 5, el condensador
(90) y el conmutador de reposición (100) están conectados a la
salida de fotodetector (76), mostrada en la figura 1, y a la primera
entrada (511) de un convertidor de señal (510) del comparador. El
condensador (90) y el conmutador de reposición (100) están asimismo
conectados a tierra. Una segunda entrada del comparador (512) está
conectada a un voltaje de referencia V_{REF}. El comparador (510)
genera una señal de voltaje V_{C} en una salida (515) que está
conectada al microprocesador (30), mostrado en la figura 1. El
conmutador de reposición (100) funciona en posición abierta o
cerrada según control por la señal de control C generada por el
microprocesador (30). El comparador (510) genera una señal de alto
voltaje en su salida (515), cuando la señal de voltaje V_{E} es
menor que el voltaje de referencia V_{REF}, y genera una señal de
bajo voltaje cuando la señal de voltaje V_{E} es superior que la
referencia de voltaje V_{REF}.
La figura 6 muestra un funcionamiento, a título
de ejemplo, del sistema detector óptico (1) de la figura 1, que
utiliza el circuito interfaz fotodetector (115) de la figura 5. Las
formas de onda de señales de voltaje que son comunes en las figuras
2 y 6 se han numerado de la misma manera a efectos de claridad. Por
ejemplo, la señal A (110) de control de activación de la fuente de
luz, la señal B (120) de control de activación del fotodetector, la
señal C (130) de control de reposición, y la señal de voltaje
V_{E} (140) se han mostrado en ambas figuras 2 y 6. La señal de
voltaje fijo V_{REF} se ha representado como forma de onda (150)
que está superpuesta sobre la señal de voltaje V_{E} (140) en la
figura 6. Además, la señal de voltaje de salida del comparador
V_{C} se ha representado por una forma de onda (160).
Haciendo referencia a las figuras 1, 5 y 6,
inmediatamente después de detectar que un billete de banco (40) está
siendo transportado entre la fuente de luz (25) y el fotodetector
(70), tal como en el momento de tiempo T_{0}, el microprocesador
(30) genera las señales de control A (110) y B (120) en una
situación lógica elevada para iluminar la fuente de luz (25) y
activar el fotodetector (70). El fotodetector (70) puede ser
activado en la duración de la prueba de discriminación del billete
de banco, cuando se utiliza el circuito interfaz detector (115) de
la figura 5, tal como se ha indicado por la generación de la señal
de control B en un estado lógico elevado para la duración de la
prueba de discriminación de la figura 6.
Igual que en el caso mostrado por el diagrama de
temporización de la figura 2, el condensador (90) es descargado a 0
voltios inmediatamente antes de que la parte de interés del billete
de banco sea transportada entre la fuente de luz (25) y el
fotodetector (70), por ejemplo, en el momento de tiempo T_{3}. De
acuerdo con ello, el microprocesador (30) genera un impulso (610) en
el momento de tiempo T_{2} para que la señal de C de control
cierre temporalmente el conmutador de reposición (100) y descargue
el condensador (90) a 0 voltios. Además, antes del momento de tiempo
T_{3}, la señal V_{C} de salida del comparador se encontraría en
un estado lógico bajo a causa de que el condensador (90) habría
tenido tiempo suficiente para cargar a un potencial de voltaje
superior que el voltaje de referencia V_{REF}, tal como se ha
indicado por las elipses (170). En el momento de tiempo T_{3}, el
conmutador de reposición es abierto, provocando que el condensador
(90) cargue de forma lineal, tal como se ha indicado por la
pendiente (615) de la señal de voltaje V_{E} (140). Dado que la
señal de voltaje de entrada V_{E} al comparador (510) de la figura
5 tiene un voltaje más bajo que el voltaje de referencia V_{REF}
en el momento T_{3}, el comparador genera la señal V_{C} (160)
en un estado lógico elevado.
Después del tiempo T_{3}, cuando al condensador
(90) se ha cargado un voltaje V_{E} igual al voltaje de referencia
V_{REF}, tal como en T_{4}, el comparador (510) genera
nuevamente su señal de salida V_{C} en un estado lógico bajo. La
amplitud de impulso de la señal de voltaje V_{C} entre T_{3} y
T_{4} indica la magnitud de luz detectada para la región
correspondiente de interés. Un microprocesador adecuado (30) capaz
de detectar amplitudes de impulsos suficientemente pequeñas es un
HC11E9 de la firma Motorola funcionando a 9,8304 MHz.
En el circuito interfaz fotodetector (115) que se
ha mostrado en la figura 1, el intervalo de tiempo de carga ha sido
variado para provocar que la correspondiente resistencia de
polarización R_{bias} genere un voltaje representativo de la luz
detectada sin desplazamiento eléctrico. De manera análoga, el
circuito interfaz fotodetector de la figura 5 puede variar el
voltaje de referencia V_{REF} para generar una amplitud de impulso
que corresponde a la magnitud de la luz detectada. En otras
palabras, dado que el tiempo de integración T_{1} requerido para
generar una resistencia de polarización específica R_{bias} es
conocida y dado que la magnitud de luz detectada y corriente
generada correspondiente es conocida para una región de valor de
moneda particular, el voltaje de referencia V_{REF} se puede
calcular de manera que la señal de voltaje generada correspondiente
V_{E} sea igual al voltaje de referencia V_{REF} al final del
tiempo de integración T_{1} para dicha zona de un billete de banco
válido.
El circuito de la figura 5 compara el voltaje
generado V_{E} con respecto al voltaje de referencia V_{REF} y
mide el tiempo de integración que requiere el voltaje V_{E} para
alcanzar el voltaje de referencia V_{REF}. El tiempo de
integración medido puede ser utilizado entonces por la unidad de
proceso (30) como parámetro por el microprocesador en la
determinación de la validez del billete de banco. Entonces, el
condensador (90) puede ser repuesto a 0 voltios inmediatamente antes
del momento en el que la siguiente zona o región de un billete de
banco de interés es transportada entre la fuente de luz (25) y el
fotodetector (70), tal como en el momento de tiempo T_{5}. El
circuito interfaz fotodetector (115) de la figura 5 elimina los
desplazamientos eléctricos presentes en la señal generada por el
fotodetector (70) a un coste más reducido con la sustitución del
comparador (510) por el convertidor analógico/digital (96) de la
figura 1.
Como alternativa, el microprocesador (30) puede
compensar cualesquiera desplazamientos eléctricos que efectúan los
tiempos de integración generados por el comparador (510) en el
circuito interfaz fotodetector (115) de la figura 5. Dado que la
gama dinámica disponible del circuito interfaz fotodetector (115) de
la figura 5 es típicamente superior al del convertidor A/D (96) del
circuito correspondiente de la figura 1, los desplazamientos
eléctricos pueden ser compensados de manera alternativa por una
rutina adecuada llevada a cabo por el microprocesador (30) sin
pérdida de precisión. Las rutinas de compensación adecuadas para
eliminar desplazamiento son conocidas en esta técnica y comprenden,
por ejemplo, la utilización de valores de desplazamiento de
referencia que son determinados durante la calibración del sistema
detector óptico (1). La calibración puede ser llevada a cabo
utilizando una superficie de calibración, tal como se ha descrito
anteriormente, para determinar los valores de desplazamiento
eléctrico. El microprocesador (30) puede utilizar entonces estos
valores para normalizar los valores del tiempo de integración
generados durante la validación del billete de banco.
La figura 7 muestra una realización alternativa
del circuito interfaz fotodetector multiplexado (440) de la figura 3
que corresponde al circuito interfaz fotodetector mostrado en la
figura 7. En las figuras 3 y 7, los componentes similares han sido
numerados de manera correspondiente a efectos de claridad, por
ejemplo, los condensadores (401-403) y las señales
de voltaje V_{E1}-V_{E3}. Haciendo referencia a
la figura 7, los condensadores (401-403) y los
conmutadores de reposición correspondientes
(411-413) están dispuestos en paralelo entre tierra
y las salidas respectivas del fotodetector (383) y (393), (386) y
(396), y (38) y (399), que se han mostrado en la figura 3. Los
condensadores (401-403) y los correspondientes
conmutadores de reposición (411-413) están asimismo
conectados a las primeras entradas (611), (621) y (631) de los
comparadores (610), (620) y (630), respectivamente. Las segundas
entradas de comparador (612), (622) y (632) están conectadas a un
voltaje de referencia V_{REF}. Los comparadores (610), (620) y
(630) generan señales de voltaje a las respectivas salidas (615),
(625) y (635) conectadas al microprocesador (310) mostrado en la
figura 3. Los conmutadores de reposición (411-413)
funcionan en posiciones abierta o cerrada, controladas habitualmente
por la señal de control G generada por el microprocesador (310).
El microprocesador (310) controla la operación o
funcionamiento multiplexado del sistema (300) utilizando el circuito
interfaz fotodetector (440) de la figura 7, de manera
sustancialmente idéntica que el circuito interfaz fotodetector
multiplexado (440) de la figura 3. El microprocesador (310) controla
además los funcionamientos de discriminación del circuito interfaz
fotodetector multiplexado (440) de manera sustancialmente idéntica
que el circuito interfaz fotodetector (115) de la figura 5. Igual
que en el caso con el caso del circuito interfaz fotodetector (115)
de la figura 5, el circuito interfaz fotodetector multiplexado (440)
de la figura 7 elimina los desplazamientos eléctricos existentes en
las señales generadas por los fotodetectores (381), (384), (387),
(391), (394) y (397), a un coste reducido con la sustitución de los
comparadores (610), (620) y (630) por el convertidor
analógico/digital de canales múltiples (420) de la figura 3.
La figura 8 es una realización alternativa del
circuito (115) interfaz fotodetector de las figuras 1 y 5 con una
señal de salida a escala logarítmica. La señal de salida a escala
logarítmica proporciona suficiente compresión de la información del
fotodetector de manera tal que el microprocesador (30) puede
compensar amplias variaciones de la luz detectada de billetes de
banco válidos. Estas variaciones pueden ser provocadas por las
diferencias en la cantidad de luz transmitida por billetes de banco
más nuevos o más viejos o puede ser reflejada por los mismos.
Además, el circuito (115) interfaz fotodetector de la figura 8 lleva
a cabo una operación de calibrado antes de la lectura de cada dato
para compensar los desplazamientos eléctricos explicados
anteriormente, con respecto a la figura 1, y también para normalizar
los datos proporcionados a un convertidor A/D. Los componentes
similares de las figuras 1 y 8 se han numerado de forma
correspondiente, tal como el condensador (90) y el convertidor (96)
A/D.
Haciendo referencia a la figura 8, la salida del
fotodetector (76) de la figura 1 está conectada a una resistencia
(710) y a una primera entrada (716) de un conmutador controlable
(715). La resistencia (710) está además conectada a tierra. Se
facilita una señal de voltaje V_{I} en la salida (718) del
conmutador (715) a un convertidor de señal analógico tal como un
convertidor (720) de corriente de tipo sumidero
("sink-type") de voltaje a corriente (V a I).
Se han mostrado los componentes de un convertidor (720) (V a I), a
título de ejemplo, dentro del perfil del convertidor (720) sin tener
significación limitativa para la presente invención. Cualquier
convertidor de corriente de tipo sumidero (720) V a I puede ser
utilizado con la presente invención. Una gama de voltaje de entrada
de un convertidor V a I (720) adecuado es de 0 a 2,0 V con una gama
de corriente de sumidero de salida correspondiente de 0 a 20 mA.
Los componentes del convertidor (720) V a I, a
título de ejemplo, de la figura 8 comprenden un amplificador
operativo (OP-AMP) (722), un transistor MOSFET (725)
y una primera y segunda resistencias (727) y (728). Una primera
entrada OP-AMP (721) está conectada a la salida del
conmutador (718). Una salida OP-AMP (723) está
conectada a una puerta (724) del transistor (725). Una fuente de
transistor (726) está conectada a la primera y segunda resistencias
(727) y (728). Las resistencias (727) y (728) están conectadas a una
segunda entrada OP-AMP (728) y a tierra,
respectivamente. El drenaje (729) del transistor (725) corresponde a
la salida (730) del convertidor (720) V a I.
La salida (730) del convertidor V a I está
conectada al condensador (90) y a un convertidor (735) logarítmico
de corriente a voltaje (I a V) que puede consistir, como mínimo, en
un diodo. El convertidor I a V (735) de la figura 8 consiste en un
par de diodos (740) y (745) conectados en serie. El convertidor
logarítmico I a V (735) está conectado, además, al voltaje fijo
V_{DD} que puede ser de 8,0 V. Los diodos (740) y (745) pueden ser
diodos de silicio de utilización general o cualquier otro
dispositivo o circuito que produzca un voltaje logarítmicamente
proporcional a una corriente.
El condensador (90) está conectado además a un
conmutador (750) y a una entrada (756) de un amplificador de alta
impedancia (755). Un amplificador adecuado de alta impedancia (755)
puede ser construido utilizando un OP-AMP de manera
bien conocida en esta técnica. El conmutador (750) está conectado
también a tierra y funciona conectando o desconectando el
condensador (90) con respecto a tierra, basándose en la señal de
control C del microprocesador (30) mostrado en la figura 1. Las
señales de voltaje que aparecen en la salida de convertidor V a I
(720) y la entrada de amplificador (756) están representadas por
símbolos de referencia V_{L} y V_{D}, respectivamente.
La salida (757) del amplificador (755) está
conectada a un conmutador controlable (760) que está conectado
además a un voltaje fijo V_{cal} y a un escalador de voltaje
programable (765). El escalador de voltaje programable (765) está
conectado también al convertidor A/D (96) y a una segunda entrada
(717) del conmutador (715). Un escalador de voltaje programable
adecuado (765) es un escalador de primer cuadrante que multiplica 12
bits DAC, tal como el MAX539 disponible de la firma Maxim Integrated
Products, Sunnyvale, California, que funciona generando una señal de
voltaje de salida escalada V_{SO} basada en una señal de voltaje
de entrada V_{SI} de acuerdo con la ecuación siguiente: V_{SO} =
V_{SI} (2) (N)/4096, en la que N es un valor entero programable
que puede ser comprendido entre 0 y 4095. El valor N puede ser
programado por el microprocesador (30) o por otros medios.
Las posiciones de los conmutadores (715) y (760)
son controlables por la señal de control B generada por el
microprocesador (30). La señal de control B no es utilizada como
señal de activación del fotodetector tal como las figuras 1 y 5,
sino que se utiliza para hacer funcionar los conmutadores (715) y
(760) para provocar que el circuito (115) funcione en modalidad de
calibración o de lectura. Las posiciones de los conmutadores (715) y
(760) mostrados por líneas continuas (770) se utilizan cuando el
circuito (115) se encuentra en modalidad de calibración. Las
posiciones de los conmutadores (715) y (760) mostradas por líneas de
trazos (775) son utilizadas cuando el circuito (115) se encuentra en
modalidad de lectura.
Un diagrama de temporización que muestra un
funcionamiento de circuito de interfaz óptico (115), a título de
ejemplo, se ha mostrado en la figura 9. Las formas de onda para las
señales de control B y C, que también se han mostrado en las figuras
2, 6 y 9, se han numerado de forma similar (120) y (130),
respectivamente. Las señales de voltaje V_{SO}, V_{I}, V_{L} y
V_{D} han sido representadas por formas de onda (810), (820),
(830) y (840), respectivamente. Regiones "sin preocupación"
("Don´t care") de las formas de onda (800) se han representado
por zonas sombreadas, por ejemplo, la zona sombreada (850).
Tal como se ha mostrado en la figura 2 y 6,
inmediatamente después de detectar que un billete de banco (40) está
siendo transportado entre la fuente de luz (25) y el fotodetector
(70), el microprocesador (30) genera señales de control A (110) en
un estado lógico alto para iluminar la fuente de luz (25) tal como
se muestra en las figuras 1, 2 y 6. La señal de control A en estado
lógico alto no se ha mostrado en la figura 9 para mayor facilidad
ilustrativa. La fuente de luz (25) puede ser iluminada durante el
tiempo de la prueba de discriminación del billete de banco.
Haciendo referencia a las figuras 8 y 9, antes de
que una parte de un billete de banco de interés sea transportada
entre la fuente de luz (25) y el fotodetector (70), tal como en el
momento de tiempo T_{1}, el microprocesador (30) calibra el
circuito interfaz fotodetector (115) generando la señal de control B
(120) en estado lógico bajo y la señal de control C (130) en estado
lógico alto. La generación de la señal de control C en un estado
lógico bajo provoca que el interruptor (750) conecte el condensador
(90) a tierra. La generación de la señal de control B en estado
lógico alto provoca que el conmutador (760) conecte el escalador de
voltaje programable (765) al voltaje fijo V_{cal} y el conmutador
(715) para proporcionar la señal de voltaje V_{SO} al convertidor
V a I (720).
De acuerdo con ello, en el momento de tiempo
T_{1}, la magnitud de la señal de salida V_{SO} del escalador de
voltaje es una versión a escala del voltaje fijo V_{cal}. Dado
que, en el momento de tiempo T_{1}, el escalador de voltaje (765)
está conectado al convertidor V a I (715), las señales de voltaje
V_{I} y V_{SO} tienen la misma magnitud. El voltaje fijo
V_{cal} y el valor multiplicador N del escalador de voltaje (765)
se deben seleccionar de manera que la magnitud resultante de las
señales de voltaje V_{I} y V_{SO} durante la modalidad de
calibración correspondan a una señal de calibración de un voltaje de
lectura máximo V_{RMAX} tal como se ha indicado en la figura 9. El
voltaje de lectura máximo V_{RMAX} es el voltaje máximo en la
resistencia (710) que podría ser producido por el fotodetector (70)
mientras se detecta el billete de banco (40) basándose en la
sensibilidad del fotodetector y el brillo de la fuente de luz (25).
Una señal de voltaje máxima típica V_{RMAX} en la resistencia
(710) con una resistencia de 1,0 K\Omega es de 250 mV. Si el
voltaje fijo V_{cal} es de 2,5 V, entonces el valor típico N para
el escalador de voltaje sería 205.
Dado que la señal de voltaje V_{I} se encuentra
en un máximo, el convertidor (720) V a I requerirá una corriente
máxima a través de los diodos (740) y (745). El voltaje V_{L} se
encontrará entonces en un valor mínimo V_{LMIN} dado que tendrá
lugar una caída de voltaje escalada logarítmicamente máxima en los
diodos (740) y (745). Un valor típico para el voltaje V_{LMIN} es
del orden de 6,0 V cuando el voltaje fijo V_{DD} es de 8,0 V y se
utilizan diodos de silicio de tipo general para los diodos (740) y
(745). Dado que el condensador (90) se ha conectado a tierra por el
conmutador (750), el condensador (90) se carga al voltaje V_{L}
que tiene la magnitud V_{LMIN}. Asimismo, en el momento de tiempo
T_{1}, la entrada del amplificador (756) es conectada a tierra
provocando que la señal V_{D} de voltaje sea de 0 V.
En el momento de tiempo T_{2}, el voltaje a
través del condensador (90) corresponde a la señal de voltaje máxima
que puede ser provocada por el fotodetector (70) e incluye los
desplazamientos eléctricos generados por los otros componentes del
sistema (1), que se ha mostrado en la figura 1. Además, en el
momento de tiempo T_{2}, que es todavía anterior a aquel en el que
la parte de interés del billete de banco pasa entre la fuente de luz
(25) y el fotodetector (70), la señal de control C (130) es generada
en un estado lógico bajo provocando que el conmutador (750) se abra
y que flote el voltaje del condensador (90). Un reducido tiempo
después, tal como el tiempo T_{3}, la señal de control B (120) es
generada en un estado lógico alto provocando que los conmutadores
(715) y (760) cambien posiciones y el circuito (115) termine su
modalidad de calibración y entre en la modalidad de lectura. De
acuerdo con ello, el conmutador (715) conecta una salida de
fotodetector (76) al convertidor V a I (720), y el conmutador (760)
conecta el amplificador (755) al escalador de voltaje (765). Además,
un nuevo valor entero predeterminado N es facilitado al escalador de
voltaje (765) de manera tal que la señal del voltaje de salida
V_{SO} se normaliza y aprovecha la ventaja de la gama dinámica
disponible del convertidor A/D (96). De este modo, el convertidor
A/D (96) puede generar datos que pueden ser utilizados para la
comprobación de la proporción precisa entre dos o más sensores.
Una parte del billete de banco de interés pasa
entre la fuente de luz (25) y el fotodetector (70) entre los
momentos de tiempo T_{3} y T_{4}. En T_{3}, la señal de
voltaje V_{I} es el voltaje en la resistencia (710) que
corresponde a la cantidad de luz detectada por el fotodetector (70)
para dicha parte del billete de banco. En la figura 9, la señal de
voltaje V_{I} después del tiempo T_{3} se ha mostrado con un
voltaje V_{R} menor que el voltaje máximo V_{RMAX} solamente a
efectos ilustrativos. El convertidor V a I (720) convierte la señal
de voltaje V_{R} en una señal de corriente que corresponde a la
magnitud de luz detectada que provoca que la señal de voltaje
V_{L} aumente desde el voltaje mínimo V_{LMIN} a un voltaje
V_{LR}. Dado que el voltaje de los diodos (740) y (745) es
logarítmicamente proporcional a la corriente que pasa por los diodos
por el convertidor V a I (720), el voltaje V_{LR} es inversamente
proporcional logarítmicamente a la magnitud de luz detectada.
El incremento del voltaje V_{L} de salida del
convertidor V a I desde el voltaje mínimo V_{LMIN} a un voltaje
V_{LR} se ha mostrado como diferencia de voltaje V_{DIFF} en la
figura 9. El incremento del voltaje V_{L} en la magnitud
V_{DIFF} provoca que la señal de voltaje V_{D} aumente de
manera similar de 0 V pasando a un voltaje V_{DIFF}. La señal de
voltaje V_{D} es la diferencia de voltaje V_{DIFF} entre el
voltaje V_{LR} y el voltaje V_{LMIN} almacenada en el
condensador (90). Esta diferencia de voltaje tiene lugar dado que no
hay trayectoria de descarga para el condensador (90) puesto que está
conectado a la entrada de alta impedancia (756) del amplificador
(755). Dado que el voltaje almacenado en el condensador (90) es
V_{LMIN} que representa la señal de fotodetector máxima incluyendo
los desplazamientos eléctricos, los desplazamientos eléctricos se
anulan en la señal de voltaje generada V_{D} que tiene el voltaje
V_{DIFF}. De este modo, la señal de voltaje V_{D} que tiene una
magnitud V_{DIFF} representa la diferencia escalada logarítmica de
la señal máxima y la magnitud real de luz detectada sin
desplazamientos eléctricos.
La señal de voltaje V_{D} que tiene la magnitud
V_{DIFF} es amplificada por el amplificador (755) y a continuación
es amplificada/atenuada por el escalador de voltaje (765) para
generar la señal de voltaje correspondiente V_{SO}. La señal de
voltaje V_{SO} es proporcional a la señal de voltaje V_{D} y, de
manera similar, es inversamente proporcional logarítmicamente a la
magnitud de la luz detectada. De acuerdo con ello, la señal de
voltaje V_{SO} es suministrada al convertidor A/D (96) que
proporciona un valor digital que representa la magnitud de la señal
al microprocesador (30).
Si bien la parte del billete de banco de interés
pasa entre la fuente de luz (25) y el fotodetector (70) entre los
momentos de tiempo T_{3} y T_{4}, el microprocesador (30)
muestrea la señal de voltaje V_{SO} a través del convertidor A/D
(96). Las señales de voltaje V_{I}, V_{L}, y V_{D} se han
mostrado como voltajes constantes entre T_{3} y T_{4} para
facilidad ilustrativa solamente. Dado que diferentes partes del
billete de banco (40) pasan entre la fuente de luz (25) y el
fotodetector (70) durante este intervalo de tiempo, estas señales de
voltaje variarán basándose en la cantidad de luz detectada
transmitida desde el billete de banco (40).
Antes de que la siguiente parte de interés del
billete de banco pase entre la fuente de luz (25) y el fotodetector
(70), tal como en T_{5}, el microprocesador (30) provoca que el
circuito interfaz fotodetector (115) entre nuevamente en su
modalidad de calibración, generando las señales de control B y C en
estados lógicos bajo y alto, respectivamente. La siguiente parte del
billete de banco de interés es detectada a continuación en una forma
substancialmente idéntica a la que se ha descrito. De acuerdo con
ello, el circuito (115) de la figura 8 entra en la modalidad de
calibración antes de detectar cada una de las partes de interés del
billete de banco.
Si bien se utiliza un escalador de voltaje único
(765) para la calibración y el modo de lectura, el escalador de
voltaje (765) puede ser utilizado únicamente para la modalidad de
lectura con una fuente de voltaje de calibración fija conectada a la
entrada (716) del conmutador que se puede utilizar de acuerdo con la
presente invención. En esta realización, el conmutador (760) puede
ser omitido. Durante la modalidad de calibración, la fuente de
voltaje de calibración fija proporcionaría la señal de calibración
que corresponde a la señal máxima generada por el fotodetector (70).
Además, durante la modalidad de lectura, el escalador de voltaje
efectuaría un escalado de la señal de diferencia amplificada por el
amplificador (755). De acuerdo con ello, un escalador de voltaje
programable con elevada entrada de impedancia puede ser sustituido
por el amplificador (755) y el escalador de voltaje (765).
En una realización alternativa del circuito de
interfaz fotodetector (115) de la figura 8, una serie de conjuntos
fotodetectores pueden ser multiplexados para muestrear diferentes
partes de los billetes de banco (40) utilizando una o varias fuentes
de color distintas de manera similar a la que se ha mostrado en la
figura 3. En esta realización multiplexada alternativa, un
conmutador de entrada múltiple es sustituido por el conmutador
(715). El conmutador añadido compensa las salidas de otros
fotodetectores que tienen transistores de salida correspondientes
substancialmente idénticos a la resistencia de salida (710). Los
fotodetectores pueden estar agrupados en conjuntos de juegos tal
como se muestra en la figura 3. La salida del escalador de voltaje
V_{SO} debe permanecer conectada a una de las entradas del
conmutador para operar el circuito (115) en su modalidad de
calibración.
Al pasar las partes del billete de banco de
interés por los fotodetectores, el circuito interfaz fotodetector
multiplexado funciona de manera secuencial en una modalidad de
calibración y a continuación en modalidad de lectura generando
señales digitales que corresponden a la magnitud de luz detectada
del billete de banco (40). El valor N para el escalador de voltaje
es ajustado de manera correspondiente para cada secuencia de
modalidad de calibración y también para cada secuencia de modalidad
de lectura para compensar desplazamientos eléctricos y normalizar
los datos del sensor de cada fotodetector.
Si bien se han descrito varias realizaciones del
circuito de interfaz óptico de manera detallada, múltiples
modificaciones son posibles en las realizaciones descritas sin salir
del ámbito de la presente invención, tal como se define en las
reivindicaciones. La totalidad de dichas modificaciones quedarán
comprendidas dentro de la presente invención. Por ejemplo, se pueden
utilizar otros dispositivos para producir una carga de polarización
variable en el circuito interfaz fotodetector (115) de acuerdo con
la presente invención. El condensador (90) y el conmutador de
reposición (100) pueden ser sustituidos por una resistencia variable
de voltaje controlado, tal como un par de transistores acoplados
adecuados, o un circuito integrado potenciómetro digital, tal como
el DS1267 de la firma Dallas Semiconductor Corporation. Además, de
modo adicional a la prueba de aceptación de billetes de banco, la
presente invención puede ser utilizada para la aceptación de otros
documentos, tales como instrumentos negociables y no
negociables.
Claims (40)
1. Circuito de interfaz óptico (10) para su
utilización en un sistema detector óptico (1) para la validación de
documentos, cuyo sistema comprende como mínimo una fuente de luz
controlable (20) y un microprocesador (30), comprendiendo el
circuito de interfaz óptico:
como mínimo un fotodetector (70) para la
generación de señales basadas en la magnitud de luz detectable;
como mínimo un conmutador (60) conectado a un
fotodetector y controlado por el microprocesador para activar y
desactivar el fotodetector;
un convertidor de señal (96) que responde a
dichas señales y que tiene una salida conectada al microprocesador
(30), de manera que el circuito de interfaz óptico (10) es
controlable por el microprocesador (30) para proporcionar señales
indicativas de autenticidad de documento,
caracterizado porque una carga de
polarización variable (90,100) está conectada al fotodetector y el
microprocesador para proporcionar una entrada al convertidor de
señal (96), estando dispuesto el microprocesador para controlar la
resistencia de la carga de polarización variable para reducir los
efectos de cualesquiera desplazamientos eléctricos contenidos en las
señales generadas por dicho fotodetector o fotodetectores (70).
2. Circuito, según la reivindicación 1, en el que
el convertidor de señal (96) es un convertidor analógico a
digital.
3. Circuito, según la reivindicación 2, en el que
la carga de polarización variable comprende:
un dispositivo de almacenamiento de carga (90)
conectado a la salida del fotodetector y a tierra; y
un conmutador de reposición (100) conectado al
dispositivo (90) de almacenamiento de carga y al
microprocesador.
4. Circuito, según la reivindicación 3, en el que
la resistencia del dispositivo (90) de almacenamiento de carga se
varía por ajuste de un intervalo de tiempo de carga.
5. Circuito, según la reivindicación 4, en el que
el intervalo de tiempo de carga se basa en el intervalo de tiempo
requerido para generar una señal convertida de un valor específico
cuando la superficie de calibración queda dispuesta en las
proximidades del fotodetector.
6. Circuito, según la reivindicación 1 a 5, en el
que el convertidor de señal es un comparador (510), poseyendo el
comparador una entrada de referencia conectada a una señal de
voltaje de referencia.
7. Circuito, según la reivindicación 1, que
comprende una serie de fuentes de luz controlables y que comprende
además:
como mínimo dos juegos de fotodetectores
(380,390), conteniendo cada juego o conjunto fotodetector como
mínimo un fotodetector, siendo activado cada conjunto o juego
fotodetector o siendo desactivado por una unidad de proceso (310),
poseyendo cada fotodetector una salida para generación de señales de
corriente eléctrica basadas en la magnitud correspondiente de luz
detectada; y
un circuito de interfaz fotodetector (440) que
tiene una serie de entradas, siendo el número de entradas como
mínimo el número de fotodetectores en un equipo o conjunto que tiene
el número máximo de fotodetectores, estando conectada la entrada de
cada circuito interfaz fotodetector a un fotodetector como mínimo de
un juego o conjunto, de manera que el circuito de interfaz
fotodetector contiene una serie de cargas de polarización variables
(401 y 411, 402 y 412, 403 y 413) controlables por la unidad de
proceso, recibiendo cada una de las cargas de polarización variables
la corriente eléctrica generada por un fotodetector correspondiente
activado, teniendo un convertidor de señal (420) una serie de
entradas y una salida, estando conectada cada entrada del
convertidor de señal a una carga de polarización variable
correspondiente, poseyendo el convertidor de señal (420) una salida
conectada a la unidad de proceso (310), de manera que un juego de
fotodetector específico es activado durante un período de tiempo y
en el que el convertidor de señal proporciona señales de corriente
eléctrica convertida generadas por los fotodetectores en el juego
activado al sistema detector óptico, de manera que los
desplazamientos eléctricos de las señales convertidas son
minimizados al controlar las temporizaciones respectivas de
activación y desactivación de los fotodetectores y la resistencia de
la serie de cargas de polarización variables (401 y 411, 402 y 412,
403 y 413).
8. Circuito, según la reivindicación 7, en el que
el convertidor de señal es un convertidor analógico a digital de
canales múltiples (310).
9. Circuito, según la reivindicación 7 u 8, en el
que cada una de las cargas de polarización variables comprende:
un dispositivo de almacenamiento de carga (401,
402, 403) conectado a las salidas del fotodetector y a tierra; y
un conmutador de reposición (411, 412, 413)
conectado entre el dispositivo de almacenamiento de carga y tierra,
de manera que la unidad de proceso (110) controla el conmutador de
reposición para descargar el almacenamiento de carga.
10. Circuito, según la reivindicación 9, en el
que el sistema detector óptico puede funcionar variando la
resistencia de las cargas de polarización al ajustar el tiempo de
carga de los dispositivos de almacenamiento de carga (401, 402, 403)
al controlar las respectivas temporizaciones de activación y
desactivación de los fotodetectores de un juego conjunto y los
correspondientes conmutadores de reposición (411, 412, 413).
11. Circuito, según la reivindicación 10, en el
que el intervalo de tiempo de carga se basa en el intervalo de
tiempo requerido para generar una señal convertida de un valor
específico cuando una superficie de calibración queda dispuesta a
las proximidades del fotodetector.
12. Circuito, según las reivindicaciones 7 a 11,
que comprende además un detector de temperatura conectado a la
unidad de proceso para proporcionar datos de temperatura, y en el
que la unidad de proceso es capaz de variar la resistencia de las
cargas de polarización basándose en los datos de temperatura para
minimizar cualquier desplazamiento eléctrico inducido por la
temperatura.
13. Circuito, según la reivindicación 7, en el
que el convertidor de señal comprende una serie de comparadores
(610, 620 y 630), cada uno de los cuales tiene una entrada de
referencia para recibir una señal de voltaje de referencia.
14. Circuito, según la reivindicación 13, en el
que los efectos de los desplazamientos eléctricos en una señal
generada por un comparador son substancialmente eliminados por la
unidad de proceso basándose en valores obtenidos cuando la
superficie de calibración es posicionada en las proximidades del
fotodetector.
15. Circuito, según las reivindicaciones 7 a 14,
en el que el sistema detector óptico es capaz de efectuar la
validación de billetes de banco.
16. Circuito, según la reivindicación 15, en el
que el número de equipos fotodetectores del sistema detector óptico
es de dos para detectar luz roja y radiaciones infrarrojas
especialmente.
17. Circuito, según la reivindicación 10 a 16, en
el que el intervalo de tiempo de carga se basa en el intervalo de
tiempo requerido para generar una señal convertida de un valor
específico cuando la superficie de calibrado es dispuesta en las
proximidades del fotodetector.
18. Circuito de interfaz óptico (10) a utilizar
en un sistema detector óptico (1) para la validación de documentos,
que comprende:
un conmutador (715) que tiene una salida, una
primera entrada para recibir una señal de calibración fija y una
serie de otras entradas conectadas a respectivas salidas (76) de una
serie de fotodetectores;
un convertidor de señal de tipo analógico (720)
conectado a la salida del conmutador, pudiendo funcionar el
convertidor de señal para convertir la señal de salida del
fotodetector en una señal de corriente en una salida del convertidor
analógico de señal;
un convertidor logarítmico de corriente en
voltaje (735) conectado a la salida del convertidor de señal y que
recibe un voltaje de referencia;
un dispositivo de almacenamiento de carga (90)
conectado a la salida del convertidor de señal analógico;
un amplificador de alta impedancia (755) que
tiene una entrada conectada al dispositivo de almacenamiento de
carga y una salida; y
un convertidor de señal (96) que tiene una
entrada conectada a la salida del amplificador y una salida
conectada a una unidad de proceso (30), de manera que la unidad de
proceso provoca que el circuito de interfaz óptico lleve a cabo una
operación de calibración antes de detectar luz del documento, y
durante la operación de calibración, el conmutador (715) proporciona
la señal de calibración al convertidor de esa señal analógica (720)
para cargar el dispositivo de almacenamiento de carga (90),
correspondiendo la señal de calibración a la señal máxima posible
generada en la salida del fotodetector, y cuando se detecta luz
procedente del documento, el conmutador (715) conecta la salida del
fotodetector al convertidor de señal analógica (720) de manera tal
que la señal proporcionada al amplificador (755) representa la
diferencia entre la señal de calibración y la señal generada por el
fotodetector de manera que, la diferencia es inversamente
proporcional logarítmicamente a la cantidad de luz detectada.
19. Circuito, según la reivindicación 18, en el
que el convertidor logarítmico de corriente en voltaje es como
mínimo un diodo.
20. Circuito, según la reivindicación 19, en el
que el convertidor logarítmico de corriente en voltaje consiste en
dos diodos conectados en serie (740, 745).
21. Circuito, según cualquiera de las
reivindicaciones 18 a 20, en el que el convertidor de señal es un
convertidor analógico a digital (A/D) (96).
22. Circuito, según la reivindicación 21, que
comprende además un escalador de voltaje programable (765) conectado
entre el amplificador (755) y el convertidor A/D (96).
23. Circuito, según las reivindicaciones 18 a 22,
que comprende además un conmutador de reposición (750) conectado a
la entrada (756) del amplificador y a tierra, para descargar el
dispositivo de almacenamiento de carga (90) antes de permitir su
carga basándose en la señal de calibración.
24. Circuito, según las reivindicaciones 18 a 23,
en el que el sistema es capaz de validar billetes de banco.
25. Método para el funcionamiento de un sistema
detector óptico para validar documentos que comprende un circuito de
interfaz óptico (10) y un microprocesador (30), comprendiendo:
transporte de un documento en las proximidades de
una fuente de luz controlable y un fotodetector (70);
iluminar la fuente de luz (20);
activar el fotodetector (70) para generar una
señal de corriente eléctrica;
convertir la señal de corriente eléctrica en una
señal de voltaje; y
convertir la señal de voltaje en una señal
legible por el microprocesador (30),
caracterizado porque la señal de corriente
eléctrica es convertida en señal de voltaje con una carga de
polarización variable (90, 100) y la resistencia de la carga de
polarización variable es ajustada para reducir los efectos de
cualesquiera desplazamientos eléctricos contenidos en la señal de
corriente eléctrica.
26. Método, según la reivindicación 25, que
comprende además la etapa de muestrear la señal de voltaje con un
convertidor analógico a digital (96) para generar una señal digital
que corresponde a la magnitud de luz detectada.
27. Método, según la reivindicación 26, en el que
la etapa de ajustar la resistencia de la carga de polarización
variable (90, 100) comprende la carga de un dispositivo de
almacenamiento de carga (90) durante un intervalo de tiempo
predeterminado.
28. Método, según la reivindicación 27, que
comprende además la determinación del intervalo de tiempo de carga
basándose en el intervalo de tiempo requerido para generar una señal
digital de un valor particular cuando la superficie de calibración
es dispuesta en las proximidades del fotodetector (70).
29. Método, según la reivindicación 28, en el que
la etapa de determinación del intervalo de tiempo de carga se basa
en una técnica de búsqueda binaria.
30. Método, según la reivindicación 27 a 29, que
comprende además la descarga del dispositivo de almacenamiento de
carga antes de la etapa de carga de dicho dispositivo de
almacenamiento de carga (90).
31. Método, según la reivindicación 30, que
comprende además la desactivación del fotodetector (70) al final del
intervalo de tiempo de carga antes de la etapa de muestreo de la
señal de voltaje.
32. Método, según la reivindicación 25, que
comprende además:
el multiplexado como mínimo de dos fotodetectores
capaces de detectar diferentes colores de luz a la carga de
polarización; y
activar individualmente los fotodetectores para
proporcionar una señal de corriente eléctrica correspondiente a la
carga de polarización variable para la generación de las señales de
voltaje respectivas.
33. Método a utilizar en el sistema óptico (1)
para la validación de documentos, que comprende:
transporte de un documento en las proximidades de
una fuente de luz controlable (20) y un fotodetector (70);
iluminación de la fuente de luz (20);
activar el fotodetector (70) para generar una
señal de corriente eléctrica basada en la magnitud de luz detectada;
y
convertir la señal de corriente eléctrica
generada en una señal de voltaje que utiliza un dispositivo de
almacenamiento de carga,
caracterizado porque el voltaje del
dispositivo de almacenamiento de carga (90), al efectuar la carga,
es comparado con un valor umbral de voltaje y se genera un impulso
que se inicia en el momento en que el dispositivo de almacenamiento
de carga (90) ha terminado la descarga y termina cuando el voltaje
ha sobrepasado el voltaje umbral, de manera que la amplitud del
impulso indica la magnitud de luz detectada, y porque el método
comprende además la compensación de los desplazamientos eléctricos
en la señal de corriente generada.
34. Método, según la reivindicación 33, en el que
la compensación para los desplazamientos eléctricos de la señal de
corriente generada se basa en la amplitud de impulso generada cuando
la superficie de calibración queda dispuesta en las proximidades del
fotodetector (70).
35. Método para su utilización en un sistema de
detección óptica (1) para la validación de documentos, que
comprende:
(a) transporte de un documento en las
proximidades de una fuente de luz controlable y un fotodetector
(70);
(b) iluminación de la fuente de luz (20);
(c) activación del fotodetector para generar una
señal de corriente eléctrica basada en la cantidad de luz
detectada;
caracterizado porque el método comprende
las etapas adicionales de
(d) cargar, durante una operación de calibración,
antes de detectar la luz de los documentos, un dispositivo de
almacenamiento de carga (90) basado en una señal de calibración que
provoca una caída de voltaje correspondiente en el convertidor
logarítmico de corriente a voltaje (735), de manera que la señal de
calibración corresponde a la señal máxima posible que se puede
generar por el fotodetector (70);
(e) mantener el voltaje en el dispositivo de
almacenamiento de carga (90);
(f) aplicar la señal de corriente eléctrica
generada por el fotodetector (70) al convertidor de corriente a
voltaje (735), que provoca una señal de voltaje correspondiente a
una diferencia de voltaje entre la señal generada por el
fotodetector y la señal de calibración que aparece en un extremo del
dispositivo de almacenamiento de carga, de manera que la diferencia
de voltaje es inversamente proporcional logarítmicamente a la
magnitud de luz detectada; y
(g) repetir las etapas (d) y (f) para cada parte
del documento que se tiene que detectar.
36. Método, según la reivindicación 35, que
comprende:
amplificar la diferencia de voltaje; y
muestrear la señal de voltaje con un convertidor
analógico a digital (96) para generar una señal digital que
corresponde a una magnitud de luz detectada.
37. Método, según la reivindicación 36, en el que
la etapa de amplificación de la diferencia de voltaje amplifica
dicho voltaje de manera tal que se utiliza una magnitud
substancialmente máxima de la gama dinámica del convertidor A/D
(96).
38. Método, según las reivindicaciones 35 a 37,
que comprende además la descarga del dispositivo de almacenamiento
de carga (90) antes de la etapa de carga.
39. Método, según las reivindicaciones 35 a 38,
que comprende además:
el multiplexado como mínimo de dos fotodetectores
al dispositivo de almacenamiento de carga (90); y
activar individualmente los fotodetectores para
proporcionar una señal de corriente eléctrica que es correspondiente
al dispositivo de almacenamiento de carga (90) para la generación de
las señales de voltaje correspondientes.
40. Método, según la reivindicación 39, en el que
los dos fotodetectores son capaces de detectar luz de color
distinto.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/376,784 US5889883A (en) | 1995-01-23 | 1995-01-23 | Method and apparatus for optical sensor system and optical interface circuit |
| US376784 | 1995-01-23 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2206563T3 true ES2206563T3 (es) | 2004-05-16 |
Family
ID=23486478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES96906315T Expired - Lifetime ES2206563T3 (es) | 1995-01-23 | 1996-01-22 | Circuito de interfaz optico y procedimiento para sistema detector optico. |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US5889883A (es) |
| EP (1) | EP0806018B1 (es) |
| AU (1) | AU712532B2 (es) |
| BR (1) | BR9607716A (es) |
| CA (1) | CA2209191A1 (es) |
| DE (1) | DE69630201T2 (es) |
| ES (1) | ES2206563T3 (es) |
| WO (1) | WO1996023274A1 (es) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9519915B1 (en) * | 1996-12-23 | 2016-12-13 | Catalina Marketing Corporation | System and method for providing shopping aids and incentives to customer through a computer network |
| US6643624B2 (en) * | 1998-03-09 | 2003-11-04 | Yan Philippe | Method and system for integrating transaction mechanisms over multiple internet sites |
| US6064058A (en) * | 1998-05-15 | 2000-05-16 | Hung-Yi Wu | Printed paper identification system |
| US6977685B1 (en) * | 1999-02-26 | 2005-12-20 | Massachusetts Institute Of Technology | Single-chip imager system with programmable dynamic range |
| US6731785B1 (en) * | 1999-07-26 | 2004-05-04 | Cummins-Allison Corp. | Currency handling system employing an infrared authenticating system |
| JP3839207B2 (ja) * | 2000-01-14 | 2006-11-01 | グローリー工業株式会社 | 紙葉類識別装置 |
| US6473165B1 (en) * | 2000-01-21 | 2002-10-29 | Flex Products, Inc. | Automated verification systems and methods for use with optical interference devices |
| JP2003032435A (ja) * | 2001-07-18 | 2003-01-31 | Canon Inc | 画像認識装置 |
| CN1235178C (zh) * | 2001-10-16 | 2006-01-04 | 吉鸿电子股份有限公司 | 纸币兑换机可自动调整的纸币辨识系统 |
| US7130090B2 (en) * | 2001-12-18 | 2006-10-31 | Ncr Corporation | Method of operating an image-based document processing system and an apparatus therefor |
| US6924607B2 (en) * | 2002-01-07 | 2005-08-02 | Leica Microsystems Inc. | Method and apparatus for automatically shutting off a microscope |
| NO317076B1 (no) * | 2002-04-29 | 2004-08-02 | Idex Asa | Fremgangsmate og system for maling av egenskaper ved en overflate |
| US6896116B2 (en) * | 2002-06-18 | 2005-05-24 | Mars Incorporated | Bill acceptor |
| US6970236B1 (en) | 2002-08-19 | 2005-11-29 | Jds Uniphase Corporation | Methods and systems for verification of interference devices |
| US20040211708A1 (en) * | 2003-03-24 | 2004-10-28 | Liu Donald Pakman | Document validator with interface module |
| US20050080955A1 (en) * | 2003-09-26 | 2005-04-14 | Small Planet Photonics | Very high dynamic range interface for connecting peripheral devices to a computer |
| EP1675071A1 (en) * | 2004-12-21 | 2006-06-28 | Mars, Inc. | Sensor temperature control |
| US20060140634A1 (en) * | 2004-12-28 | 2006-06-29 | Robert Dell | LED security device and system |
| US7289924B2 (en) * | 2005-07-20 | 2007-10-30 | Honeywell International Inc. | Self-calibrating sensor |
| AR053508A1 (es) * | 2006-05-31 | 2007-05-09 | Agustin Jose Luis Perez | Sistema para la grabacion y lectura de datos a prtir de informacion cromatica impresa que modifica patrones emitidos por una fuente de ondas electromagneticas, generando nuevos patrones y dando origen a categorias reconocibles y asignables a un codigo |
| EP1944739A1 (en) * | 2007-01-09 | 2008-07-16 | International Currency Technologies Corporation | Calibration system and method thereof |
| US20100246928A1 (en) * | 2007-12-07 | 2010-09-30 | Tomohisa Takahama | Banknote recognition apparatus and banknote recognition method |
| US7939788B2 (en) * | 2008-08-08 | 2011-05-10 | Xerox Corporation | Multi-chip photosensor with independently adjustable integration times for each chip |
| GB0916883D0 (en) * | 2009-09-25 | 2009-11-11 | St Microelectronics Ltd | Ambient light detection |
| TWI381632B (zh) * | 2009-09-30 | 2013-01-01 | Ind Tech Res Inst | 光感應器電路 |
| ITVI20120298A1 (it) * | 2012-11-08 | 2014-05-09 | Beghelli Spa | Apparecchio di illuminazione con autoregolazione della luminosita' e metodo di autoregolazione relativo |
| CN116224346B (zh) * | 2022-04-06 | 2026-01-09 | 义明科技股份有限公司 | 近接传感器 |
| CN116243328B (zh) * | 2023-01-20 | 2024-06-25 | 松下神视电子（苏州）有限公司 | 传感器 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BE795553A (fr) * | 1972-02-17 | 1973-06-18 | Landis & Gyr Ag | Appareil permettant de comparer des reemissions spectrales respectives de surfaces colorees |
| CH558962A (de) * | 1973-06-01 | 1975-02-14 | Landis & Gyr Ag | Vorrichtung zum vergleich der spektralen remission oder transmission eines prueflings und eines standards. |
| US4056731A (en) * | 1973-11-07 | 1977-11-01 | Ardac/Usa | Reticle protective structure and radiation sensitive validation apparatus |
| CH573634A5 (es) * | 1974-07-04 | 1976-03-15 | Landis & Gyr Ag | |
| US4205780A (en) * | 1977-03-21 | 1980-06-03 | Teknekron, Inc. | Document processing system and method |
| US4140952A (en) * | 1977-03-23 | 1979-02-20 | Chrysler Corporation | Offset compensated electronic current sensor and controller |
| US4149487A (en) * | 1977-08-30 | 1979-04-17 | Xerox Corporation | Xerographic machine with infinitely variable developer bias |
| US4199816A (en) * | 1978-06-28 | 1980-04-22 | Humphrey Instruments, Inc. | Optical calibration apparatus and procedure |
| JPS5713327A (en) * | 1980-06-27 | 1982-01-23 | Laurel Bank Mach Co Ltd | Optical detector |
| DE3212611A1 (de) * | 1982-04-05 | 1983-10-06 | Bosch Gmbh Robert | Verfahren zur temperaturkompensation eines sensorsignales |
| JPS5957108A (ja) * | 1982-09-27 | 1984-04-02 | Toshiba Corp | 紙葉類の損傷判定方式 |
| US4618257A (en) * | 1984-01-06 | 1986-10-21 | Standard Change-Makers, Inc. | Color-sensitive currency verifier |
| KR910001269B1 (ko) * | 1986-07-11 | 1991-02-26 | 로우렐 뱅크 머시인 가부시끼가이샤 | 광센서 조정용 장치 |
| US5023704A (en) * | 1987-05-15 | 1991-06-11 | Canon Kabushiki Kaisha | Color temperature detecting device wherein comparison is made between color component levels and reference levels which vary with the illuminance of incident light |
| US4947441A (en) * | 1988-05-20 | 1990-08-07 | Laurel Bank Machine Co., Ltd. | Bill discriminating apparatus |
| JPH0812709B2 (ja) * | 1988-05-31 | 1996-02-07 | ローレルバンクマシン株式会社 | 紙幣判別装置 |
| ATE156642T1 (de) * | 1990-02-05 | 1997-08-15 | Scitex Corp Ltd | Farbeichungsgerät und -verfahren |
| US5199543A (en) * | 1990-08-22 | 1993-04-06 | Oki Electric Industry Co., Ltd. | Apparatus for and method of discriminating bill |
| US5298905A (en) * | 1992-06-12 | 1994-03-29 | Motorola, Inc. | Visible light detection and ranging apparatus and method |
| JPH06111334A (ja) * | 1992-09-24 | 1994-04-22 | Sony Corp | 円盤状記録媒体用の記録及び／又は再生装置、光検出器及び光ヘッド |
| US5471039A (en) * | 1994-06-22 | 1995-11-28 | Panda Eng. Inc. | Electronic validation machine for documents |
| US5621200A (en) * | 1994-06-22 | 1997-04-15 | Panda Eng., Inc. | Electronic verification machine for validating a medium having conductive material printed thereon |
| US5486690A (en) * | 1994-08-29 | 1996-01-23 | Apache Technologies, Inc. | Method and apparatus for detecting laser light |
| US6042249A (en) * | 1996-07-30 | 2000-03-28 | Bayer Corporation | Illuminator optical assembly for an analytical instrument and methods of alignment and manufacture |
| US6031217A (en) * | 1997-01-06 | 2000-02-29 | Texas Instruments Incorporated | Apparatus and method for active integrator optical sensors |
-
1995
- 1995-01-23 US US08/376,784 patent/US5889883A/en not_active Expired - Lifetime
-
1996
- 1996-01-22 ES ES96906315T patent/ES2206563T3/es not_active Expired - Lifetime
- 1996-01-22 EP EP96906315A patent/EP0806018B1/en not_active Expired - Lifetime
- 1996-01-22 BR BR9607716A patent/BR9607716A/pt not_active Application Discontinuation
- 1996-01-22 WO PCT/US1996/001636 patent/WO1996023274A1/en not_active Ceased
- 1996-01-22 CA CA002209191A patent/CA2209191A1/en not_active Abandoned
- 1996-01-22 AU AU49737/96A patent/AU712532B2/en not_active Ceased
- 1996-01-22 DE DE69630201T patent/DE69630201T2/de not_active Expired - Lifetime
-
1998
- 1998-06-30 US US09/106,878 patent/US6819781B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| BR9607716A (pt) | 1996-07-20 |
| EP0806018B1 (en) | 2003-10-01 |
| EP0806018A4 (en) | 1999-12-01 |
| DE69630201D1 (de) | 2003-11-06 |
| CA2209191A1 (en) | 1996-08-01 |
| AU712532B2 (en) | 1999-11-11 |
| DE69630201T2 (de) | 2004-07-29 |
| EP0806018A1 (en) | 1997-11-12 |
| WO1996023274A1 (en) | 1996-08-01 |
| US6819781B1 (en) | 2004-11-16 |
| US5889883A (en) | 1999-03-30 |
| AU4973796A (en) | 1996-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2206563T3 (es) | Circuito de interfaz optico y procedimiento para sistema detector optico. | |
| FI81458B (fi) | Anordning foer identifiering av mynt eller dylika. | |
| CA1216361A (en) | Color-sensitive currency verifier | |
| CN1059509C (zh) | 钞票处理机的钞票识别器 | |
| US3496370A (en) | Bill validation device with transmission and color tests | |
| US6223876B1 (en) | Bank note validator | |
| US20160238529A1 (en) | Fluorescence and phosphorescence detection device, fluorescence and phosphorescence detection method, and paper-sheet processing device | |
| US6937322B2 (en) | Methods and devices for testing the color fastness of imprinted objects | |
| GB1563454A (en) | Method of and apparatus for checking a bank note | |
| EP1248224A2 (en) | Sheet detecting assembly and method | |
| AU9779998A (en) | Optical sensor system for a bill validator | |
| US3542479A (en) | Densitometer | |
| US11756362B2 (en) | Method and sensor for testing documents | |
| GB2248333A (en) | Arrangement for testing the physical characteristics of coins | |
| US4836682A (en) | Method and apparatus for calibrating optical sensors | |
| US5670775A (en) | Current-boosted positive feedback logarithmic transresistance amplifier for currency validators | |
| EP1005630B1 (en) | Calibration system for a photomultiplier tube | |
| US4938588A (en) | Distance detecting apparatus | |
| US5042948A (en) | Industrial colorimeter having lamp aging compensation means | |
| US5179423A (en) | Gain stabilized self-scanning photo-diode array | |
| NL7906448A (nl) | Optische leesinrichting. | |
| US4352559A (en) | Logarithmic primary testing system for security validation | |
| JPH06243322A (ja) | 紙幣鑑別方法及びその装置 | |
| KR101072766B1 (ko) | 지폐두께 측정결과 보정방법 | |
| AU737427B3 (en) | High intelligence bank note reader with function of multi-spectral sensor auto note face searching and UV counterfeit detection |