ES2209980T3 - Circuito integrado y disposicion de circuito para la alimentacion de corriente de un circuito integrado. - Google Patents
Circuito integrado y disposicion de circuito para la alimentacion de corriente de un circuito integrado.Info
- Publication number
- ES2209980T3 ES2209980T3 ES00962227T ES00962227T ES2209980T3 ES 2209980 T3 ES2209980 T3 ES 2209980T3 ES 00962227 T ES00962227 T ES 00962227T ES 00962227 T ES00962227 T ES 00962227T ES 2209980 T3 ES2209980 T3 ES 2209980T3
- Authority
- ES
- Spain
- Prior art keywords
- power supply
- access control
- integrated circuit
- control circuits
- conducted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
- G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
- G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
- G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
- G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
- G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
- G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/922—Active solid-state devices, e.g. transistors, solid-state diodes with means to prevent inspection of or tampering with an integrated circuit, e.g. "smart card", anti-tamper
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- General Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Semiconductor Integrated Circuits (AREA)
- Storage Device Security (AREA)
- Electronic Switches (AREA)
- Logic Circuits (AREA)
Abstract
Disposición de circuito para la alimentación de corriente de partes (14) relevantes para la seguridad de un circuito integrado, que están protegidas por medio de circuitos de control de acceso (16) correspondientes, caracterizada porque la alimentación de corriente (VD, VSS) de las partes (14) relevantes para la seguridad es conducida de tal forma que se interrumpe esta alimentación de corriente (VD, VSS), cuando es perturbada la alimentación de corriente de los circuitos de control de acceso (16).
Description
Circuito integrado y disposición de circuito para
la alimentación de corriente de un circuito integrado.
Circuito integrado y disposición de circuito para
la alimentación de corriente de un circuito integrado.
La presente invención se refiere a un circuito
integrado para el procesamiento de datos relevantes para la
seguridad con circuitos de salida de datos y circuitos de control
de acceso así como a una disposición de circuito para la
alimentación de corriente de partes relevantes para la seguridad de
un circuito integrado.
Los circuitos integrados, que se emplean en
tarjetas de chips, que contienen datos relevantes para la
seguridad, pueden ser objeto de los más diferentes ataques sobre
los datos relevantes para la seguridad contenidos en estos
circuitos integrados.
Los ataques físicos sobre las tarjetas de chips
pueden tener diferentes objetivos:
Lectura (Probing) de señales secretas
Forzamiento (Forcing) de señales de control.
Por lo tanto, en tecnologías de seguridad se
conducen las señales secretas y las señales de control en planos de
máscaras difícilmente accesibles y son protegidos adicionalmente a
través de capas de protección (las llamadas capas de
seguridad).
No obstante, además de los métodos Probing y
Forcing, existe también la posibilidad de separar bloques de
circuitos fuera de la alimentación, para generar de una manera
selectiva errores "stuck - at" (tropiezo) en las señales de
control y anular de esta manera, por ejemplo, las funciones de
bloqueo.
Para la protección contra tales ataques, en los
que se dejan sin tensión de una manera selectiva circuitos de
control de acceso en un IC, se ha realizado hasta ahora, según el
estado de la técnica, de forma duplicada la alimentación de tales
circuitos de control de acceso (tanto en el plano del aluminio como
también en el plano de la difusión). Por lo tanto, según el estado
de la técnica, se podría realizar la protección contra un ataque
del tipo descrito anteriormente conduciendo la alimentación hacia
los circuitos de control de acceso en capas inseparables (planos
del IC) (por ejemplo, en el plano de difusión).
La conducción duplicada de la alimentación tiene
el inconveniente de que se pierde un espacio considerable en el IC,
puesto que en otro caso se podrían conducir señales en la difusión.
Una conducción de la alimentación de corriente exclusivamente en la
difusión tiene el inconveniente de que la resistencia eléctrica de
la capa de difusión es habitualmente más alta. Por lo tanto, o bien
se producen caídas de la tensión, o deben preverse pistas
correspondientemente anchas en la difusión, lo que conduce de nuevo
a una pérdida considerable de espacio.
Se conoce por el documento EP 0 509 567 A2 un
circuito integrado con dispositivos para la protección de
informaciones secretas. Este circuito posee una envoltura de un
material piezoeléctrico. En el caso de que se ejerza una presión
mecánica sobre la envoltura, ésta genera una tensión, lo que es
detectado por medios de supervisión y conduce con la ayuda de medios
de destrucción al borrado de las informaciones secretas.
Por lo tanto, el cometido de la presente
invención es crear un circuito integrado para el procesamiento de
datos relevantes para la seguridad y una disposición de circuito
para la alimentación de corriente de partes relevantes para la
seguridad de un circuito integrado, en la que, manteniendo la misma
seguridad o incluso con una seguridad mejorada, no se requiere tanto
espacio para una alimentación de corriente conducida adicional o
exclusivamente en la difusión para partes relevantes para la
seguridad del IC.
Según la invención, este cometido se soluciona
porque una interferencia de la alimentación de la corriente de los
circuitos de control de acceso conduce a un bloqueo de los
circuitos de salida de datos.
Un desarrollo posible preferido de esta solución
se basa en que se generan señales de bloqueo por los circuitos de
control de acceso, que están en cada caso invertidas por parejas, y
los circuitos de salida de datos solamente trabajan cuando ambas
señales de bloqueo invertidas, respectivamente, indican una
anulación del bloqueo. Si se interrumpe ahora una de las
alimentaciones de corriente del circuito de control de acceso,
entonces de una manera forzosa una de las señales de bloqueo adopta
un valor "falso", con lo que se bloquea la salida de
datos.
En este caso, se prefiere especialmente conducir
las señales de bloqueo invertidas, que se pertenecen,
respectivamente, entre sí paralelas unas a las otras en el circuito
integrado. Esto dificulta el ataque sobre una señal de bloqueo
individual.
Además, se prefiere conducir las señales de
bloqueo en la difusión o en una capa de seguridad. En otro caso, a
través de un ataque sobre las señales de bloqueo se podría
conseguir, aunque con algún gasto, un desbloqueo de los circuitos
de salida de datos.
Otro desarrollo preferido de la invención se basa
en conducir la alimentación de corriente de los circuitos de salida
de datos de tal forma que se interrumpe esta alimentación de
corriente cuando se destruye la alimentación de corriente del
circuito de control de acceso.
Con este fin, se puede conectar con preferencia
la alimentación de corriente de los circuitos de salida de datos en
la alimentación de corriente de los circuitos de control de acceso.
Ésta es una posibilidad muy sencilla para proteger los circuitos
integrados frente a las manipulaciones mencionadas.
Una seguridad todavía mayor ofrece la solución
preferida, en la que la alimentación de corriente de los circuitos
de salida de datos es conducida a través de uno o varios
conmutadores, que se abre cuando se perturba la alimentación de
corriente de los circuitos de control de acceso. De esta manera se
puede evitar también que la alimentación de corriente del circuito
de salida de datos sea restablecida a través de la aplicación de
una aguja conductora de electricidad sobre regiones
correspondientes del IC, aunque esté perturbada la alimentación de
corriente de los circuitos de control de acceso.
En este caso, es especialmente preferida la
solución en la que está dispuesto un conmutador NMOS entre la
tensión de alimentación general V_{D} y la alimentación de
corriente de los circuitos de salida de datos, cuya puerta está
conectada a través de una línea conducida en la difusión o en una
capa de seguridad con la alimentación de corriente V_{DD} de los
circuitos de control de acceso.
De la misma manera, el cometido de la presente
invención se soluciona a través de una disposición de circuito para
la alimentación de corriente de partes relevantes para la seguridad
de un circuito integrado, que están protegidas por medio de
circuitos de control de acceso correspondientes, donde la
alimentación de corriente de las partes relevantes para la seguridad
está conducida de tal forma que se interrumpe esta alimentación de
corriente cuando se perturba la alimentación de corriente de los
circuitos de control de acceso.
En este caso, es posible una solución
especialmente sencilla cuando la alimentación de corriente de las
partes relevantes para la seguridad esté conectada en la
alimentación de corriente de los circuitos de control de acceso.
Mayor seguridad ofrece una solución, en la que la
alimentación de corriente de las partes relevantes para la
seguridad está conducida sobre uno o varios conmutadores, que se
abren cuando se perturba la alimentación de corriente de los
circuitos de control de acceso. De esta manera, se puede impedir el
restablecimiento forzoso de una alimentación de corriente de las
partes relevantes para la seguridad, mientras está interrumpida la
alimentación de corriente de los circuitos de control de
acceso.
En este caso es especialmente preferido disponer
un conmutador NMOS entre la alimentación de corriente general
V_{D} y la alimentación de corriente de las partes relevantes
para la seguridad, cuya puerta está conectada a través de una línea
conducida en la difusión o en una capa de seguridad con la
alimentación de corriente V_{DD} de los circuitos de control de
acceso.
A través de una combinación de las medidas de
seguridad descritas anteriormente se puede conseguir con
preferencia una seguridad todavía mayor del circuito integrado con
un gasto, naturalmente, ligeramente más elevado.
La presente invención se explica en detalle a
continuación con la ayuda del ejemplo de realización descrito en el
dibujo adjunto. En este caso:
La figura 1 muestra un fragmento esquemático de
un circuito integrado, en el que todas las características de
seguridad propuestas según la invención están previstas en
paralelo.
La figura 1 muestra un diagrama de bloques
esquemático de un IC, en cuya memoria 12 están depositados datos
relevantes para la seguridad. El circuito integrado 10 dispone, por
lo tanto, de una memoria 12, que está conectada con un circuito de
lectura 14. Desde el circuito de lectura 14 se conducen los datos
leídos desde la memoria 12 sobre la salida designada con
"Datos".
Además, está previsto un bloque con circuitos de
control de acceso 16, que contiene las funciones de bloqueo
correspondientes. A través de estas funciones se asegura que, por
ejemplo, solamente el usuario autorizado pueda acceder a los datos
depositados en la memoria 12 después de la entrada de una palabra de
paso.
Como se representa en la figura 1, la
alimentación de corriente de los circuitos de control de acceso 16
y del circuito de lectura 14 está dispuesta de tal forma que los
dos brazos de la alimentación de corriente V_{D} y V_{SS} están
conducidos en primer lugar hacia los circuitos de control de acceso
16 y luego hacia el circuito de lectura 14. Una simple separación
de V_{D} y V_{SS} delante de los circuitos de control de acceso
16 deja también de forma automática sin tensión al circuito de
lectura 14, de manera que no se pueden leer ya datos desde la
memoria 12.
Las alimentaciones V_{D} y V_{SS} están
conducidas en este caso, como es habitual, en la capa de
aluminio.
De esta manera, en principio, existiría la
posibilidad de un ataque de tal forma que se interrumpe V_{D}
delante y detrás de las funciones de bloqueo y el circuito de
lectura es alimentado por separado a través de una alimentación de
corriente colocada directamente allí sobre el aluminio.
Para evitarlo, adicionalmente en el lugar, en el
que se deriva la alimentación de corriente del circuito de lectura
14 desde la V_{DD} que está presente en la capa de aluminio, está
conectado entre V_{DD} y el circuito de lectura 14 un conmutador
NMOS 18, cuya puerta 20 está conectada a través de una línea 22,
que está conducida en una capa de seguridad o en la difusión, con la
alimentación de corriente de los circuitos de control de acceso 16
en el plano de difusión. De esta manera se asegura que en cualquier
interrupción de la alimentación de corriente hacia los circuitos de
control de acceso 16 se abra el conmutador NMOS 18 y se quede sin
corriente el circuito de lectura 14, con lo que se imposibilita una
lectura de la memoria 12.
Adicionalmente, como se representa en la figura
1, está previsto conducir la señal de liberación BLCK desde el
circuito de control de acceso 16 al circuito de lectura 14 de una
manera duplicada e invertida. Esto significa que la señal está
presente una vez positiva como señal BLCK y una vez negativa como
señal BLCK. El circuito de lectura solamente puede leer
datos cuando ambas señales son correctas. Si se interrumpe ahora la
alimentación de corriente hacia los circuitos de control de acceso
16, entonces al menos una de estas señales se vuelve "falsa" y
bloquea el circuito de lectura. En este caso, esto es independiente
incluso de si se interrumpe V_{D} o V_{SS}. El circuito de
lectura 14 se bloquea en cualquier caso. En este caso, se puede
elevar todavía adicionalmente la seguridad conduciendo las señales
de bloqueo invertidas, que se pertenecen en cada caso entre sí, en
paralelo unas a otras en el circuito integrado y con preferencia en
la difusión o en una capa de seguridad.
Por lo tanto, según la invención existe la
posibilidad de disponer los bloques del circuito o bien el cableado
de alimentación de tal forma que el bloque que genera la señal de
control se encuentra delante de los bloques del circuito, que
generan las señales secretas. Con la señal de bloqueo se niega
también la señal secreta cuando se separa la alimentación.
Como segunda medida se puede generar
adicionalmente en paralelo la señal de bloqueo invertida y se puede
evaluar al mismo tiempo durante la generación de la señal secreta.
De esta manera se asegura que en el bloque generador de la señal de
control estén presentes ambas alimentaciones. La alimentación dentro
de este bloque debe estar conducida en este caso en capas
inseparables. Las señales de control invertidas son conducidas de
una manera más ventajosa superpuestas hacia el bloque a evaluar
para dificultar un forzamiento (Forcing).
Si se separa la alimentación delante del bloque
que genera la señal de control, se bloquea de esta manera al mismo
tiempo la señal secreta. En este caso, no es necesario conducid
duplicado el cableado de alimentación entre los bloques, y se
obtiene una superficie de cableado para el cableado de las
señales.
Como una alternativa a las medidas descritas, se
puede conducir la alimentación del bloque, que genera la señal
secreta, a través de un conmutador, que se conecta o desconecta en
función de la alimentación del bloque de control. En este caso, es
necesario conducir una señal de seguridad desde la alimentación
inseparable dentro del bloque de control hacia la puerta del
conmutador.
Para dificultar las posibilidades físicas de
manipulación, se propone, según la invención, con respecto al
cableado de alimentación, una disposición de bloques, que vuelve a
un diseño robusto frente a ataques destructivos, sin que se
produzca un sobregasto en el cableado de alimentación (alimentación
redundante en difusión.
Esta disposición de bloque parecerá habitualmente
diferente a la de una planificación de plantas, que no tiene en
cuenta las condiciones marginales descritas.
Las señales de control son conducidas con sus
parejas invertidas en paralelo de bloque a bloque, para asegurar en
el bloque de evaluación que en el bloque generador se encuentran
ambas polaridades de alimentación.
Como variación, se propone hacer que la
alimentación del bloque a bloquear dependa, a través de un
conmutador, de la alimentación de la función de control, estando
diseñada la disposición de tal forma que una manipulación física
para la generación de un error "stuck at" (tropiezo) no
repercute de una manera perjudicial sobre una señal de control.
Esto va unido con un gasto de circuito adicional (adición de un
conmutador) que no estaría justificado si no se quisiera asegurar
esta posibilidad de manipulación.
La figura 1 muestra como ejemplo de realización
una disposición en un módulo de memoria, en el que los datos leídos
desde la memoria 12 son bloqueados a través de una función de
bloqueo para un acceso de lectura. El circuito de bloqueo y el
circuito de lectura están dispuestos de tal forma que una
separación de la función de bloqueo fuera de la alimentación deja
sin alimentación al mismo tiempo el circuito de lectura y, por lo
tanto, lo bloquea.
La señal de bloqueo BLCK está conducida
paralelamente a su pareja invertida hacia el circuito de lectura,
donde son evaluadas ambas señales de control.
Como variante se muestra en representación
ampliada una disposición, en la que la alimentación conducida en
difusión de la función de bloqueo es alimentada sobre la puerta de
un conmutador NMOS, que alimenta el circuito de lectura. Si se
separa el circuito de bloqueo de V_{D}, entonces se desacopla al
mismo tiempo la dirección de lectura fuera de la alimentación.
Claims (12)
1. Disposición de circuito para la alimentación
de corriente de partes (14) relevantes para la seguridad de un
circuito integrado, que están protegidas por medio de circuitos de
control de acceso (16) correspondientes, caracterizada
porque la alimentación de corriente (V_{D}, V_{SS}) de las
partes (14) relevantes para la seguridad es conducida de tal forma
que se interrumpe esta alimentación de corriente (V_{D},
V_{SS}), cuando es perturbada la alimentación de corriente de los
circuitos de control de acceso (16).
2. Disposición de circuito según la
reivindicación 1, caracterizada porque la alimentación de
corriente de las partes (14) relevantes para la seguridad está
conectada en la alimentación de corriente de los circuitos de
control de acceso (16).
3. Disposición de circuito según la
reivindicación 1, caracterizada porque la alimentación de
corriente de las partes (14) relevantes para la seguridad está
conducido a través de uno o varios conmutadores (18), que se abren
cuando se perturba la alimentación de corriente de los circuitos de
control de acceso (16).
4. Disposición de circuito según la
reivindicación 3, caracterizada porque está dispuesto un
conmutador NMOS (18) entre la alimentación de corriente V_{DD} y
la alimentación de corriente de las partes (14) relevantes para la
seguridad, cuya puerta (20) está conectada, a través de una línea
(22) conducida en la difusión o en una capa de seguridad, con la
alimentación de corriente V_{D} de los circuitos de control de
acceso (16).
5. Circuito integrado para el procesamiento de
datos relevantes para la seguridad con circuitos de salida de datos
(14) y circuitos de control de acceso (16), caracterizado
porque una perturbación de la alimentación de la corriente de los
circuitos de control de acceso (16) conduce a un bloqueo de los
circuitos de salida de datos (14).
6. Circuito integrado según la reivindicación 5,
caracterizado porque las señales de bloqueo (BLCK, BLCK) son
generadas por los circuitos de control de acceso (16), que están
invertidos por parejas, respectivamente, y los circuitos de salida
de datos (14) solamente trabajan cuando ambas señales de bloqueo
(BLCK, BLCK) invertidas, respectivamente, indican una anulación del
bloqueo.
7. Circuito integrado según la reivindicación 6,
caracterizado porque las señales de bloqueo invertidas
(BLCK, BLCK) que se corresponden, respectivamente, entre sí, están
conducidas paralelas unas a otras y con preferencia superpuestas en
el circuito integrado.
8. Circuito integrado según la reivindicación 6 ó
7, caracterizado porque las señales de bloqueo (BLCK, BLCK)
están conducidas en la difusión o en una capa de seguridad.
9. Circuito integrado según la reivindicación 5,
caracterizado porque la alimentación de corriente de los
circuitos de salida de datos (14) están conducidos de tal forma que
se interrumpe la alimentación de corriente, cuando se perturba la
alimentación de corriente de los circuitos de control de acceso
(16).
10. Circuito integrado según la reivindicación 6,
caracterizado porque la alimentación de corriente de los
circuitos de salida de datos (14) está conectada en la alimentación
de corriente de los circuitos de control de acceso (16).
11. Circuito integrado según la reivindicación 9,
caracterizado porque la alimentación de corriente de los
circuitos de salida de datos (14) está conducida a través de uno o
varios conmutadores (18), que se abren cuando se perturba la
alimentación de corriente de los circuitos de control de acceso
(16).
12. Circuito integrado según la reivindicación
11, caracterizado porque un conmutador NMOS (18) está
dispuesto entre la alimentación de corriente V_{D} y la
alimentación de corriente de los circuitos de salida de datos (14),
cuya puerta (20) está conectada, a través de una línea (22)
conducida en la difusión o en una capa de seguridad, con la
alimentación de corriente V_{D} de los circuitos de control de
acceso (16).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19938890A DE19938890C2 (de) | 1999-08-17 | 1999-08-17 | Integrierter Schaltkreis und Schaltungsanordnung zur Stromversorgung eines integrierten Schaltkreises |
| DE19938890 | 1999-08-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2209980T3 true ES2209980T3 (es) | 2004-07-01 |
Family
ID=7918616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00962227T Expired - Lifetime ES2209980T3 (es) | 1999-08-17 | 2000-08-17 | Circuito integrado y disposicion de circuito para la alimentacion de corriente de un circuito integrado. |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6633501B2 (es) |
| EP (1) | EP1222621B1 (es) |
| JP (1) | JP2003507798A (es) |
| CN (1) | CN1200393C (es) |
| AT (1) | ATE253756T1 (es) |
| DE (2) | DE19938890C2 (es) |
| ES (1) | ES2209980T3 (es) |
| WO (1) | WO2001013330A1 (es) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10111029C1 (de) * | 2001-03-07 | 2002-08-22 | Infineon Technologies Ag | Depassivierungssensor als Analysierschutz für Halbleiterbauelemente oder integrierte Schaltungen |
| US6459629B1 (en) * | 2001-05-03 | 2002-10-01 | Hrl Laboratories, Llc | Memory with a bit line block and/or a word line block for preventing reverse engineering |
| DE10218096A1 (de) * | 2002-04-23 | 2003-11-13 | Infineon Technologies Ag | Integrierte Schaltung |
| US7570533B1 (en) | 2006-12-13 | 2009-08-04 | Arrowhead Center, Inc. | Completely transportable erasable memory apparatus and method |
| CN103605936A (zh) | 2008-06-24 | 2014-02-26 | Nds有限公司 | 集成电路内的安全 |
| US8325543B2 (en) * | 2010-02-26 | 2012-12-04 | International Business Machines Corporation | Global bit select circuit interface with false write through blocking |
| US8325549B2 (en) * | 2010-02-26 | 2012-12-04 | International Business Machines Corporation | Global bit select circuit interface with simplified write bit line precharging |
| US8638595B2 (en) | 2012-04-16 | 2014-01-28 | International Business Machines Corporation | Global bit select circuit with write around capability |
| DE102017103418B4 (de) * | 2017-02-20 | 2019-01-24 | Infineon Technologies Ag | Verfahren zum Bestimmen von Informationen über eine Integrität von Signalverarbeitungskomponenten innerhalb eines Signalpfades, Signalverarbeitungsschaltung und elektronische Steuerungseinheit |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2182176B (en) * | 1985-09-25 | 1989-09-20 | Ncr Co | Data security device for protecting stored data |
| EP0509567A3 (en) * | 1991-03-28 | 1993-04-07 | N.V. Philips' Gloeilampenfabrieken | Device with protection against access to secure information |
| GB2288048A (en) * | 1994-03-29 | 1995-10-04 | Winbond Electronics Corp | Intergrated circuit |
| FR2727227B1 (fr) * | 1994-11-17 | 1996-12-20 | Schlumberger Ind Sa | Dispositif de securite actif a memoire electronique |
| FR2728369B1 (fr) | 1994-12-19 | 1997-01-31 | Sgs Thomson Microelectronics | Procede et dispositif pour accroitre la securite d'un circuit integre |
| DE19610070A1 (de) * | 1996-03-14 | 1997-09-18 | Siemens Ag | Chipkarte |
| US5880523A (en) * | 1997-02-24 | 1999-03-09 | General Instrument Corporation | Anti-tamper integrated circuit |
| DE19752695A1 (de) * | 1997-11-28 | 1999-06-02 | Angewandte Digital Elektronik | Elektronisches Schaltelement zur Sperrung von elektronischen Teilen in einer Chipkarte |
| US6292898B1 (en) * | 1998-02-04 | 2001-09-18 | Spyrus, Inc. | Active erasure of electronically stored data upon tamper detection |
-
1999
- 1999-08-17 DE DE19938890A patent/DE19938890C2/de not_active Expired - Fee Related
-
2000
- 2000-08-17 JP JP2001517349A patent/JP2003507798A/ja not_active Withdrawn
- 2000-08-17 CN CNB00811708XA patent/CN1200393C/zh not_active Expired - Fee Related
- 2000-08-17 EP EP00962227A patent/EP1222621B1/de not_active Expired - Lifetime
- 2000-08-17 ES ES00962227T patent/ES2209980T3/es not_active Expired - Lifetime
- 2000-08-17 WO PCT/DE2000/002792 patent/WO2001013330A1/de not_active Ceased
- 2000-08-17 DE DE50004366T patent/DE50004366D1/de not_active Expired - Lifetime
- 2000-08-17 AT AT00962227T patent/ATE253756T1/de active
-
2002
- 2002-02-19 US US10/078,149 patent/US6633501B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1222621B1 (de) | 2003-11-05 |
| US20020088997A1 (en) | 2002-07-11 |
| DE50004366D1 (de) | 2003-12-11 |
| ATE253756T1 (de) | 2003-11-15 |
| WO2001013330A1 (de) | 2001-02-22 |
| EP1222621A1 (de) | 2002-07-17 |
| CN1200393C (zh) | 2005-05-04 |
| US6633501B2 (en) | 2003-10-14 |
| DE19938890C2 (de) | 2001-08-09 |
| CN1370304A (zh) | 2002-09-18 |
| DE19938890A1 (de) | 2001-03-22 |
| JP2003507798A (ja) | 2003-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2209980T3 (es) | Circuito integrado y disposicion de circuito para la alimentacion de corriente de un circuito integrado. | |
| ES2675072T3 (es) | Criptoprocesador con protección de datos mejorada | |
| US4593384A (en) | Security device for the secure storage of sensitive data | |
| US10678957B2 (en) | Tamper responsive sensor | |
| EP0743602B1 (en) | Circuit device for function usage control in an integrated circuit | |
| US6957345B2 (en) | Tamper resistant card enclosure with improved intrusion detection circuit | |
| ES2214760T3 (es) | Circuito integrado protegido con pantalla conductora. | |
| ES2164144T3 (es) | Tarjeta de aplicacion protegida para compartir datos y procedimientos de aplicacion en una pluralidad de microprocesadores. | |
| ES2122702T3 (es) | Dispositivo de seguridad activa con memoria electronica. | |
| ATE217108T1 (de) | Integrierte schaltung und chipkarte mit einer solchen schaltung | |
| JP4093610B2 (ja) | 半導体チップ用セキュリティーデバイス | |
| BRPI0719159B1 (pt) | dispositivo anti-intrusão para cartão eletrônico. | |
| KR100268882B1 (ko) | 반도체 메모리 장치의 보안 회로 | |
| JP2008124442A5 (es) | ||
| US6459629B1 (en) | Memory with a bit line block and/or a word line block for preventing reverse engineering | |
| ES2212572T3 (es) | Aparato y procedimiento para el procesamiento protegido de la informacion. | |
| EP0743603B1 (en) | Integrated circuit device for use in the protection of multiple resources in an electronic assembly | |
| JP3037191B2 (ja) | 半導体装置 | |
| JPS5947646A (ja) | 計算機デ−タ処理装置および方法 | |
| JP2007535736A (ja) | 集積回路を備えた装置 | |
| TW200308074A (en) | Integrated circuit | |
| JP4670972B2 (ja) | 集積回路装置、及び電子機器 | |
| US7119703B2 (en) | Die anti-tampering sensor | |
| JPS63293637A (ja) | デ−タ保護用マイコン | |
| US5007083A (en) | Secure computer |