ES2219367T3 - Implante coclear multicanal con telemetria de respuesta neuronal. - Google Patents

Abstract

Un circuito de un implante coclear multicanal para generar impulsos simultáneos de signo correlacionado, que comprende: a. Una pluralidad de vías de circuito acopladas en paralelo entre una alimentación de tensión (910) y la masa (911), comprendiendo cada vía de circuito un electrodo (91) conectado a dos fuentes de corriente (94, 95) que tienen signo opuesto; b. Un electrodo de masa remoto (93) conectado a la alimentación de tensión (910) a través de un primer interruptor (98), estando el electrodo de masa remoto (93) conectado también a la masa (911) a través de un segundo interruptor (99); efectuándose la estimulación activando todas las fuentes de corriente del mismo signo y cerrando los interruptores del electrodo de masa remoto (93) para crear una corriente en el electrodo de masa remoto (93) igual a la suma de todas las corrientes individuales de los electrodos.

Description

Implante coclear multicanal con telemetría de respuesta neuronal.

Campo de la invención

La presente invención se refiere a sistemas de formato de bits para la estimulación eléctrica funcional, y más particularmente, a sistemas para la electroestimulación del nervio acústico.

Antecedentes

Los implantes cocleares (prótesis del oído interno) constituyen un medio de ayuda para las personas con sordera profunda o con dificultades de audición severas. A diferencia de las ayudas convencionales para la audición, que se limitan a aplicar una señal sonora amplificada y modificada, el implante coclear se basa en la estimulación eléctrica directa del nervio acústico. La intención del implante coclear es estimular eléctricamente las estructuras nerviosas del oído interno de tal modo que se obtengan unas impresiones auditivas lo más similares a la audición normal.

Una prótesis coclear comprende esencialmente dos partes, el procesador de lenguaje y el estimulador implantado. El procesador de lenguaje contiene la fuente de alimentación (baterías) de todo el sistema y es utilizado para efectuar el procesamiento de la señal acústica para extraer los parámetros de estimulación. El estimulador (implante) genera los patrones de estimulación y los conduce hasta al tejido nervioso por medio de un conjunto de electrodos que normalmente se colocan en la escala timpánica del oído interno. La conexión entre el procesador de lenguaje y el receptor implantado puede establecerse mediante la codificación de información digital en un canal de radiofrecuencia utilizando un sistema de bobinas acopladas inductivamente.

La decodificación de la información dentro del implante puede requerir una detección de envolvente. La detección de la envolvente de una señal de radiofrecuencia dentro de un implante se efectúa normalmente con un circuito simple, tal como el representado en la Figura 1, compuesto por un diodo rectificador 4, una red RC 1 y 2, y un comparador 7. Un inconveniente de este circuito es que la potencia total consumida por la red RC, debido en parte a la resistencia ohmica, puede ser considerable en una aplicación de implante coclear.

Las estrategias de estimulación que utilizan estímulos pulsátiles de alta velocidad en conjuntos de electrodos multicanal han demostrado su eficacia para proporcionar altos niveles de reconocimiento del lenguaje. Un ejemplo de lo anterior es la estrategia denominada "Continuous Interleaved Sampling (CIS) (Muestreo intercalado continuo)", descrita por Wilson B.S., Finley C.C., Lawson D.T., Wolford R.D., Eddington D.K., Rabinowitz W.M., "Better speech recognition with cochlear implants (Mejor reconocimiento del lenguaje con implantes cocleares)", Nature, vol 352:
236-238(1991), que se incorpora aquí por referencia. Con la estrategia CIS se utilizan impulsos de corriente bifásicos y simétricos, que están estrictamente no solapados en el tiempo. La velocidad por canal es típicamente superior a 800 impulsos por segundo.

Las estrategias de estimulación basadas en la activación simultánea de las corrientes de electrodo no han demostrado hasta el momento ninguna ventaja sobre la estrategia CIS. El problema básico es la interacción espacial entre los canales que provoca el tejido conductor de la escala timpánica situado entre los electrodos de estimulación. Si se activan simultáneamente dos o más fuentes de corriente de estimulación, y no existe ninguna correlación entre ellas, las corrientes fluirán entre los electrodos activos y no alcanzarán las regiones de neuronas que se pretende estimular. El problema sería menos grave con los nuevos diseños de electrodos de estimulación, cuyos electrodos están mucho más cerca del modiolus que los electrodos existentes, según describe Kuzma J., "Evaluation of new modiolus-hugging electrode concepts in a transparent model of the cochlea (Evaluación de los nuevos conceptos de electrodos ceñidos al modiolus en un modelo transparente de la cóclea)", 4º Simposio Europeo de Implantación Coclear Pediátrica, Hertogenbosch, Países Bajos (Junio 1998), que se incorpora aquí por referencia.

En las estrategias de estimulación pulsátil a alta velocidad es necesario determinar ciertos parámetros específicos del paciente. Esto se hace varias semanas después de la operación quirúrgica en lo que se denomina procedimiento de "puesta a punto". Para una determinada duración de fase de los impulsos de estimulación y para una determinada velocidad de estimulación es preciso determinar dos parámetros clave en cada canal de estimulación:

1. La amplitud mínima de los impulsos bifásicos de corriente necesaria para provocar una sensación auditiva (nivel de umbral, o THL); y

2. La amplitud que provoque una sensación auditiva a un nivel confortable (nivel de bienestar, o MCL).

Para la estimulación se utilizan únicamente las amplitudes comprendidas entre el nivel MCL y el nivel THL (por cada canal). El margen dinámico entre el nivel MCL y el nivel THL es típicamente de 6 a 12 dB. Sin embargo, las posiciones absolutas de los niveles MCL y THL varían considerablemente de uno a otro paciente, y la diferencia puede llegar a 40 dB. Para cubrir estas variaciones absolutas, el margen dinámico total para la estimulación de los implantes utilizados actualmente es típicamente de unos 60 dB.

El nivel MCL y el nivel THL se estiman durante el procedimiento de puesta a punto aplicando impulsos de estimulación y solicitando al paciente su impresión subjetiva. Este método suele funcionar sin problemas en pacientes con sordera postlocutiva. Sin embargo, hay problemas en los pacientes con sordera prelocutiva o congénita, y en este grupo se incluyen todas las edades -desde niños pequeños hasta adultos. Normalmente estos pacientes no son capaces de interpretar ni describir las impresiones auditivas, y sólo son posibles estimaciones groseras de los niveles MCL y THL en base a procedimientos del comportamiento. Es preciso mencionar especialmente la situación de los niños pequeños con sordera congénita. Una recepción acústica adecuada es extremadamente importante para el desarrollo del habla y del oído del infante, y esta recepción puede conseguirse en muchos casos con un implante coclear adecuadamente puesto a punto.

Una aproximación a una medición objetiva de los niveles MCL y THL se basa en la medición de los potenciales EAP (potenciales de acción eléctricamente evocados), descritos por Gantz B., Brown C.J., Abbas P.J., "Intraoperative Measures of Electrically Evoked Auditory Nerve Compound Action Potencials (Mediciones intraoperativas de potenciales de acción compuesta sobre el nervio acústico eléctricamente evocados)", American Journal of Otology 15 (2):137-144(1994), que se incorpora aquí por referencia. En esta aproximación, la respuesta general del nervio acústico a un estimulo eléctrico se mide muy cerca de la posición de la excitación del nervio. Esta respuesta neural está provocada por la superposición de las respuestas neurales independientes en el exterior de las membranas de axón. La amplitud del potencial EAP en la posición de la medición está comprendida entre 10 \muV y 1000 \muV. La información sobre los niveles MCL y THL en la posición de un electrodo particular puede proceder en primer lugar de la denominada "función de crecimiento de la amplitud" según describe Brown C.J., Abbas P.J., Borland J., Bertschy M.R., "Electrically evoked whole nerve action potentials in Ineraid cochlear implant users: responses to different stimulating electrode configurations and comparison to psychophysical responses (Potenciales de acción de nervio completo evocados eléctricamente en usuarios de implantes cocleares de ayuda interna: respuestas a diferentes configuraciones electrodos de estimulación y comparación con las respuestas psicofísicas)", Journal of Speech and Hearing Research, vol. 39:453-467(Junio 1996), que se incorpora aquí por referencia. Esta función es la relación entre la amplitud del impulso de estimulación y la tensión entre picos del potencial EAP. Otra relación interesante es la denominada "función de recuperación". En este caso, la estimulación se consigue con dos impulsos separados por un intervalo variable. La función de recuperación, así como la relación de la amplitud del 2º EAP y el intervalo entre impulsos permiten extraer conclusiones sobre las propiedades refractivas y las propiedades particulares de resolución en el tiempo del nervio acústico.

El documento WO-A-9.414.376 describe un sistema de telemetría para una prótesis coclear. Se utiliza un conjunto de electrodos cuyos electrodos de estimulación son independientes de los electrodos de detección.

El documento US-A-5.741.314 describe un enlace de datos y un protocolo para un dispositivo estimulador de tejido tal como un implante. Los datos se transmiten por impulsos que también suministran energía a un implante.

Según la invención, se proporciona un circuito en un implante coclear multicanal para generar impulsos simultáneos con correlación del signo, cuyo circuito comprende:

a. Una pluralidad de vías de circuito acopladas en paralelo entre una alimentación de tensión (910) y la masa (911), incluyendo cada vía de circuito un electrodo (91) acoplado a dos fuentes de corriente (94, 95) de signo opuesto;

b. Un electrodo de masa remoto (93) acoplado a una fuente de tensión (910) a través de un primer interruptor (98), estando el electrodo de masa remoto (93) conectado también a la masa (911) a través de un segundo interruptor (99); efectuándose la estimulación activando todas las fuentes de corriente del mismo signo y conmutando el electrodo de masa remoto (93) para crear en el electrodo de masa remoto (93) una corriente igual a la suma de las corrientes individuales de todos los electrodos.

La invención está relacionada también con un procedimiento correspondiente.

En la descripción se aprecian otras características diversas.

Se describe también un sistema de transmisión de datos, con una unidad codificadora acoplada a un canal de comunicaciones, que transmite una información digital codificada que tiene definidas unas duraciones mínima y máxima de unos estados lógicos "bajo" y "alto". Al canal de comunicación está conectada una unidad decodificadora que recibe y decodifica la información. El decodificador está compuesto por un oscilador local continuo LO conectado a un conjunto de condensadores de muestreo que muestrean efectivamente la información utilizando la frecuencia del oscilador LO. A los condensadores de muestreo está conectado un circuito que decodifica la información y corrige cualquier diferencia entre la frecuencia nominal y real del oscilador. En otra realización relacionada, la información digital codificada está contenida en una señal de radiofrecuencia RF. El sistema de transmisión de datos puede ser utilizado en un sistema de implante coclear o en un sistema implantable para la electroestimulación
funcional.

Se describe también un sistema decodificador de datos acoplado a un canal de comunicación que decodifica la información recibida. El decodificador tiene un oscilador local continuo LO conectado a un conjunto de condensadores de muestreo que muestrean efectivamente la información utilizando la frecuencia del oscilador LO. A los condensadores de muestreo está conectado un circuito que decodifica la información y corrige cualquier diferencia entre las frecuencias nominal y real del oscilador. La información digital codificada puede estar contenida en una señal de RF. El sistema de transmisión de datos puede ser utilizado en un sistema de implante coclear o en un sistema implantable para la electroestimulación funcional.

Un circuito para detectar la envolvente de una señal de entrada tiene un primer condensador C1 de muestreo y un segundo condensador C2 de muestreo, estando ambos condensadores conectados a la masa. Una primera matriz de conmutación S1 conecta cíclicamente C1: a una señal de entrada a través de un diodo rectificador, estando la señal de entrada codificada con datos digitales; a una primera entrada de un comparador; y a la masa. Una segunda matriz de conmutación S2 conecta cíclicamente C2: a la señal de entrada a través del diodo rectificador; a la primera entrada del comparador; y a la masa. Un oscilador local está conectado a S1 y S2, y controla las matrices de conmutación S1 y S2, teniendo el oscilador local un periodo T. Una corriente continua de referencia está acoplada a una segunda entrada del comparador. Un biestable está conectado a la salida del comparador, estando sincronizado el biestable por el oscilador local para que emita un flujo de bits de datos indicativos de la envolvente de la señal de entrada. El circuito puede ser utilizado para detectar la envolvente de una señal de entrada a un implante coclear, cuya señal de entrada es una señal de RF codificada con información digital. En una realización relacionada, en la señal de entrada se codifica un primer estado lógico mediante la secuencia "portadora de RF desactivada" seguida de "portadora de RF activada", y se codifica un segundo cero lógico mediante la secuencia "portadora de RF activada" seguida de "portadora de RF desactivada". La señal de RF de entrada puede estar codificada mediante modulación de amplitud ASK, utilizando un formato de bits autosincronizable para los datos digitales. En otra realización relacionada, C1 y C2 son conectados secuencial y cíclicamente mediante las matrices de conmutación: a la señal de entrada, a través del diodo rectificador, durante un tiempo T/2 (fase D); al comparador durante un tiempo T (fase C); y a la masa durante un tiempo T/2 (fase G). La secuencia de conmutación de S2 está desfasada con un desfase T respecto a la secuencia de conmutación de S1. El reloj del biestable puede ser activado al finalizar las fases C por la pendiente negativa del oscilador local.

Un procedimiento de telemetría de datos codifica datos digitales en una señal de entrada. La señal de entrada es aplicada a través de un diodo rectificador sobre una primera matriz de conmutación S1 y sobre una segunda matriz de conmutación S2, estando conectada S1 a un primer condensador C1 de muestreo y estando conectada S2 a un segundo condensador S2 de muestreo. Se aplica una señal del oscilador local, que controla S1 y S2 con un periodo T, para conectar cíclicamente C1 y C2: a la señal de RF, a una primera entrada de un comparador, y a la masa. El comparador compara la primera entrada con una tensión de corriente continua de referencia. A continuación se muestrea la salida del comparador a través de un biestable sincronizado por el oscilador local, cuyo biestable envía un flujo de bits de datos, representativo de la envolvente de la señal de entrada, que posee la información codificada.

En otra aproximación relacionada, el procedimiento de telemetría de datos detecta la envolvente de una señal de entrada a un implante coclear, cuya señal de entrada es una señal de RF codificada con datos digitales. En la señal de entrada puede estar codificado un primer estado lógico mediante la secuencia "portadora de RF desactivada" seguida de "portadora de RF activada", y se codifica un segundo estado lógico mediante la secuencia "portadora de RF activada" seguida de "portadora de RF desactivada". La señal de entrada puede contener formatos especiales de bits, de manera que la señal pueda estar activada o desactivada durante tiempos más largos, tal como 3B/2, siendo B la duración del bit. En otra realización relacionada la señal de RF se codifica mediante modulación de amplitud ASK, utilizando los datos digitales un formato de bits autosincronizable. En otra realización, los condensadores C1 y C2 de muestreo, a través de las matrices de conmutación, se conectan secuencial y cíclicamente: a la señal de entrada durante un tiempo T/2 (fase D), a la 1ª entrada del comparador durante un tiempo T (fase C), y a la masa durante un tiempo T/2 (fase G), estando desfasada la secuencia de conmutación de S2 con respecto a la secuencia de conmutación de S1 por un desfase T. En otra realización, el reloj del biestable es activado al final de las fases C por la pendiente negativa del oscilador local.

En otra aproximación relacionada, la decodificación del flujo de bits de datos incluye la distinción de cuatro estados diferentes del flujo de bits de datos; un estado "bajo corto" L1 definido por un patrón de flujo de bits de datos de 0 ó 00, un estado "alto corto" H1 definido por un patrón de flujo de bits de datos de 11 ó 111, un estado "bajo largo" L2 definido por un patrón de flujo de bits de datos de 000 ó 0000, y un estado "alto largo" H2 definido un patrón de flujo de bits de datos de 1111 ó 11111. Pueden distinguirse dos estados de bits adicionales, un "bajo extralargo" L3 definido por un patrón de flujo de bits de datos de 00000 ó 000000, y un "alto extralargo" H3 definido por un patrón de flujo de bits de datos de 111111 ó 1111111. También pueden distinguirse secuencias de tripletes, cuyas secuencias de tripletes tienen un estado corto de inicio L1 o H1, seguido por una secuencia de estados L3 o H3 estrictamente alternados, y un estado corto L1 o H1 de terminación. La secuencia de tripletes puede utilizarse para control y sincronización. En otra realización relacionada, la telemetría de datos se consigue mediante formatos de palabras de datos que tienen una secuencia de tripletes inicial, seguida por un número particular de bits de información con formato autosincronizable y una secuencia de tripletes de terminación. Estos formatos de palabras de datos permiten estrategias de estimulación de alta velocidad a base de impulsos de estimulación simultáneos de signo correlacionado. En otra realización relacionada, la información codificada permite una estimulación con impulsos simétricos bifásicos de signo correlacionado, una estimulación con impulsos simétricos trifásicos de signo correlacionado, y una estimulación con impulsos trifásicos de signo correlacionado. En otra realización de la invención, un procedimiento para emplear la estimulación pulsátil de alta velocidad recibe una información codificada, decodifica la información, y aplica unos modos de estimulación basados en la información decodificada. Los modos de estimulación incluyen impulsos simétricos bifásicos de signo correlacionado, impulsos simétricos trifásicos de signo correlacionado, e impulsos trifásicos de signo correlacionado.

Un circuito y un procedimiento generan en un implante coclear unos estímulos pulsátiles simultáneos de signo correlacionado aplicando simultáneamente una corriente del mismo signo sobre una pluralidad de electrodos Ei. Un electrodo de masa remoto es conmutado a Vdd o a masa, creándose en el electrodo de masa remoto una corriente igual a la suma de las corrientes individuales de todos los electrodos Ei. En una realización relacionada, cada electrodo está acoplado a través de un conmutador a una primera o a una segunda fuente de corriente, teniendo la segunda fuente de corriente un signo opuesto al de la primera fuente de corriente. En una realización relacionada, el nervio acústico es estimulado por los estímulos pulsátiles simultáneos de signo correlacionado. Los estímulos pulsátiles simultáneos de signo correlacionado pueden ser generados en un implante coclear. Entre los impulsos generados pueden incluirse impulsos simétricos bifásicos de signo correlacionado, impulsos simétricos trifásicos de signo correlacionado, e impulsos trifásicos de signo correlacionado.

Se describe un circuito y un procedimiento que miden potenciales de acción eléctricamente evocados y muestrean una señal de entrada entre un electrodo de medida y un electrodo de referencia, estando el electrodo de medida y el electrodo de referencia conectados en paralelo. A continuación la señal muestreada es amplificada y convertida en una secuencia sigma-delta monobit de alta frecuencia, almacenándose la secuencia en la memoria del implante. En una realización relacionada, la señal de entrada es muestreada con un primer interruptor doble. En otra realización relacionada, el amplificador es un amplificador diferencial. El electrodo de medida y el electrodo de referencia pueden estar conectados al amplificador diferencial a través de unos condensadores de acoplamiento. En otra realización relacionada, la señal analógica amplificada es muestreada y bloqueada antes de ser digitalizada. En otra realización relacionada, la secuencia de datos sigma-delta es transferida al exterior desde la memoria mediante modulación de carga, lo cual permite efectuar fuera de línea, a partir de los datos digitalizados, la reconstrucción de la señal del potencial de acción eléctricamente evocado. El procedimiento puede utilizarse en un implante
coclear.

También se describe un circuito y un procedimiento para medir artefactos de estímulos que, mediante un condensador de muestreo, muestrean una tensión de entrada entre un electrodo de medida y un electrodo de referencia para crear una entrada muestreada. En un instante de tiempo programable, la entrada muestreada es enviada a un modulador sigma-delta, a través de un interruptor, para producir una secuencia de datos sigma-delta. A continuación la secuencia de datos sigma-delta es enviada a una memoria. En una realización relacionada, la secuencia de datos sigma-delta es enviada al exterior desde la memoria mediante modulación de carga, lo cual permite efectuar fuera de línea, a partir de los datos digitalizados, la reconstrucción de la señal de potencial de acción eléctricamente evocado.

Breve descripción de los dibujos

Se entenderán mejor las citadas características de la invención haciendo referencia a la siguiente descripción detallada, junto con los dibujos que la acompañan, en los cuales:

La Figura 1 representa esquemáticamente un circuito estándar de detección de envolvente (técnica anterior).

La Figura 2 representa una secuencia de bits con un formato de bits autosincronizable.

La Figura 3 representa esquemáticamente un circuito para el muestreo de la envolvente.

La Figura 4 representa señales de control para el muestreo de la envolvente.

La Figura 5 representa ejemplos para la correcta sincronización de los bits con una velocidad fija f_{LO} del oscilador LO, y diferentes velocidades de bits f_{BIT}.

a. f_{BIT}.= f_{LO} /4,0

b. f_{BIT}.= f_{LO} /3,6

c. f_{BIT}.= f_{LO} /4,4

La Figura 6 representa unos ejemplos de secuencias de triplete.

La Figura 7 representa unos ejemplos de estímulos simultáneos de signo correlacionado en diferentes canales.

Nota: todos los impulsos simultáneos están 100% solapados en el tiempo, y los signos de todas las corrientes de estimulación simultaneas son iguales

a.

simétrico bifásico

b.

simétrico trifásico

c.

de precisión trifásico

La Figura 8 representa esquemáticamente un circuito para la generación de impulsos en estrategias de estimulación no simultánea (técnica anterior).

La Figura 9 representa esquemáticamente un circuito para la generación de impulsos de estimulación simultáneos de signo correlacionado.

La Figura 10 se refiere a la generación y medida de potenciales EAP.

a.

representa esquemáticamente un circuito

b.

representa esquemáticamente un circuito eléctrico equivalente

Descripción detallada de la invención

Se describe un implante coclear diseñado para poner en práctica estrategias de estimulación simultánea o no simultánea de alta velocidad. En el caso de la estimulación simultánea, se emplean estímulos pulsátiles de signo correlacionado. El signo correlacionado significa que los impulsos están solapados al 100% en el tiempo, y que en cada fase es idéntico el signo de la corriente eléctrica. Pueden aplicarse impulsos bifásicos y trifásicos de carga equilibrada.

La elevada velocidad de transferencia de datos necesaria para transportar la suficiente información de estimulación para las estrategias simultáneas está basada en un nuevo concepto de decodificación de datos. La decodificación de datos se efectúa muestreando la señal de radiofrecuencia mediante dos condensadores de muestreo y un posterior tratamiento de los datos digitales. Se utiliza un oscilador local continuo (LO), cuya frecuencia de reloj es aproximadamente cuatro veces superior a la velocidad de los bits. La diferencia entre la frecuencia de reloj nominal y real del LO es corregida digitalmente.

El implante está provisto de un sistema de medida de potenciales EAP. Para medir los potenciales EAP, uno de los electrodos intracocleanos actúa como electrodo detector. El electrodo detector también puede ser colocado fuera de la cóclea para medir otras bioseñales. El sistema de medida consiste básicamente en un amplificador de instrumentación seguido de un modulador sigma-delta. Durante la medida, la señal EAP es amplificada y convertida en una secuencia sigma-delta monobit de alta frecuencia. Esta secuencia es almacenada en una memoria situada en el implante. Puede utilizarse una memoria de acceso aleatorio (RAM). Después de la medida, estos datos se envían al exterior mediante modulación de carga, y la reconstrucción de la señal EAP a partir de los datos delta-sigma en bruto puede efectuarse fuera de línea.

Formato de bits autosincronizable con modulación de amplitud

Una posibilidad para codificar datos digitales en un canal de radio frecuencia consiste en utilizar modulación de amplitud ASK. Con la modulación de amplitud ASK, la portadora de rf se activa y se desactiva controlada por la secuencia de la información digital. Así pues la información está contenida en la envolvente de la señal rf, y la decodificación realizada en el implante requiere la detección de la envolvente.

Si el ancho de banda del canal rf es suficientemente alto, puede definirse un formato de bits autosincronizable. Por ejemplo, se codifica un "uno" lógico con la secuencia "portadora rf desactivada" seguida de "portadora rf activada", un "cero" lógico se codifica con la secuencia inversa. Suponiendo una relación de trabajo del 50%, el flujo medio de energía será independiente del contenido de los datos transmitidos, ya que el tiempo durante el cual la portadora de rf está activada es igual al tiempo en que está desactivada. En la Figura 2 se muestra un ejemplo de una secuencia de bits que emplea el formato de bits autosincronizable. La primera traza muestra la configuración de bits, y la segunda la correspondiente secuencia de rf en formato de bits autosincronizable, en la cual los cuadrados negros representan los estados "rf activada". En cuanto a la correspondiente señal de envolvente de la traza 3, se producen cuatro estados diferentes: "bajo corto", "alto corto", "bajo largo", y "alto largo". Por conveniencia, estos estados se abrevian en L1, H1, L2 y H2, en donde la letra ("L" o "H") caracteriza el estado "bajo" o "alto" y el número posterior define la duración del estado en múltiplos de B/2 (siendo B la duración de un bit). Los estados L1 y H1 aparecen en secuencias continuas de "ceros" o "unos" lógicos, y los estados L2 y H2 se producen si se alternan "ceros" y "unos" lógicos.

Nueva aproximación a la detección de la envolvente: muestreo de la envolvente

Según se indicó anteriormente, la detección de la envolvente de una señal 3 de RF de entrada a un implante se efectúa normalmente con un circuito sencillo, según se muestra en la Figura 1, compuesto por un diodo rectificador 4, una red RC 1 y 2, y un comparador 7. En el estado "rf activada" de la señal ASK, la tensión a través de la red RC 1 y 2 es aproximadamente igual a la amplitud de la señal de RF de entrada 3. Durante el estado "rf desactivada", el condensador 1 se descarga a través de la resistencia 2. Idealmente, la tensión a través del condensador 1 rastrea la envolvente de la señal de RF de entrada 3. Para obtener bordes inclinados en la señal de salida 6 se necesita un comparador 7. Las dos señales de entrada al comparador son la tensión a través del condensador 1 y una tensión de referencia 5 de corriente continua que típicamente es aproximadamente igual al 50% de la amplitud rf. En la aproximación estándar, la señal de salida 6 del comparador se utiliza para un tratamiento posterior de la señal.

La transición de señal que necesariamente se produce en la mitad de cada bit (véase la Figura 1) puede utilizarse para la generación de las señales de reloj en el interior del implante. Para la decodificación de los bits se utiliza un monoestable no reactivable, que cuando está en posición de espera es activado por la pendiente tanto positiva como negativa de la señal de la envolvente, según describen Zierhofer C., Hochmair I., Hochmair E., "Electronic design of a cochlear implant for multichannel high-rate pulsatile stimulation strategies (Diseño electrónico de un implante coclear para estrategias de estimulación pulsatil de alta velocidad)", IEEE Trans.Rehab. Eng., vol.3:112-116(Marzo 1995), que se incorpora aquí por referencia.

En cuanto al consumo de energía en la red RC, está claro que para una determinada constante de tiempo \tau= RC, la resistencia 2 y el condensador 1 tienen que ser respectivamente lo mayor y lo menor que sea posible. Sin embargo, para que funcionen de modo fiable, el condensador 1 no puede ser arbitrariamente pequeño. Suponiendo un límite inferior típico C= 10 pF, y una constante de tiempo \tau= 0,1 \mus, resulta una resistencia= 10 k\Omega. Suponiendo una amplitud de rf de U= 5 V, la corriente a través de la resistencia 2 en el estado "rf activada" es de 500 \muA, lo cual resulta en un consumo de potencia de 2,5 mW. Con un formato de bits autosincronizable, el consumo medio de potencia es P_{R}= 1,25 mW. Otra contribución al consumo de potencia es la carga/descarga del condensador 1. Suponiendo C= 10 pF, una tensión máxima de 5 V, una velocidad de transferencia de bits f_{bit}= 600 kbit/s, y suponiendo que el condensador 1 se carga/descarga una vez en cada periodo de un bit, la potencia resultante es P_{charg}= 0,075 mW. Por lo tanto la potencia total consumida en la red RC es aproximadamente P_{tot}= P_{R}+P_{charg}= 1,325 mW, lo cual es considerable en una aplicación de implante coclear. Nótese que para los parámetros dados P_{charg} es mucho menor que P_{R}.

El circuito de detección de envolvente que aquí se propone, según se muestra en la Figura 3, comprende un diodo rectificador 31, dos condensadores de muestreo 33 y 34, un comparador 39, un biestable 311, y un oscilador local (LO) 310 dentro del implante (Figura 3). Se supone que la frecuencia f_{LO} del LO es un múltiplo de la velocidad de transferencia de bits. La idea básica consiste en muestrear la envolvente mediante dos condensadores 33 y 34 y suprimir la resistencia óhmica 2 anterior. Mediante unas matrices de conmutación 35 y 36, los dos condensadores de muestreo 33 y 34 son conectados cíclicamente a uno de tres puertos durante las fases D, C y G, respectivamente, según se muestra en la Figura 4:

Fase D: conexión a la salida del diodo rectificador 31 (muestreo de la entrada),

Fase C: conexión a una entrada del comparador 39 (la otra entrada es una tensión 37 de corriente continua de referencia que típicamente es aproximadamente igual al 50% de la amplitud rf, como anteriormente), y

Fase G: potencial de masa 38 (descarga).

La duración de las fases D y G es T/2, respectivamente (T es un periodo de reloj del LO). Para minimizar la potencia consumida por el comparador 39, la duración de la fase C es T. Las dos secuencias están desfasadas con un desfase de un T. Al final de las fases C, el estado de la salida del comparador 39 se sincroniza con un biestable 311, es decir la pendiente activa es la pendiente negativa de la señal de reloj 310 del LO.

Empleando un formato de bits autosincronizable, cada uno de los condensadores 33 y 34 se carga y se descarga aproximadamente una vez en cada periodo de un bit. Así pues la potencia consumida por causa de la carga/descarga de los dos condensadores 33 y 34 es

P_{charg}= 2f_{bit}\ \frac{C_{1}U^{2}}{2} + 2f_{bit} \ \frac{C_{2}U^{2}}{2} = f_{bit} \ (C_{1} + C_{1})U^{2}

El tamaño exacto de los condensadores 33 y 34 tiene poca importancia, ya que no es necesario implantar una constante de tiempo particular. La carga y la descarga deberán ser suficientemente rápidas, y las influencias de la inyección de carga deberán permanecer dentro de unos límites aceptables. Por lo tanto, los condensadores empleados típicamente en los diseños de condensadores conmutados, como son unos condensadores 33 y 34 de 1pf parecen adecuados. Suponiendo tales condensadores, una velocidad de transferencia de bits f_{bit}= 600 kHz, y una amplitud de rf U= 5 V, se obtiene P_{charg}= 0,03 mW. Suponiendo una potencia consumida por el LO de P_{LO}= 0,25 mW resulta una P_{tot}= P_{R}+P_{LO}= 0,28 mW, considerablemente inferior a la potencia consumida en la aproximación con detección estándar de la envolvente.

Límites de sincronización

En aplicaciones prácticas, la relación entre la velocidad de transmisión de los bits entrantes f_{bit} y la velocidad f_{LO} del LO no puede ser conocida con exactitud. No obstante, es preciso garantizar una correcta sincronización de bits dentro de unos límites definidos. En una realización, el LO es completamente continuo, y la sincronización es totalmente digital. No existe ningún ajuste de rastreo de frecuencia o de fase, por ejemplo mediante lazos bloqueados de frecuencia o de fase.

Empleando un formato de bits autosincronizable según se describió anteriormente, es preciso distinguir los cuatro estados diferentes L1, H1, L2 y H2 del flujo de datos entrante. Para determinar los límites teóricos de sincronización, se supone un comportamiento ideal del sistema. En particular, si uno de los condensadores de muestreo 33 ó 34 está conectado al diodo rectificador 31 (fase D), y la portadora de rf 32 se aplica únicamente durante una fracción de la fase D, entonces el condensador se carga instantáneamente y permanece cargado hasta la fase G de descarga. Únicamente si no apareciese ninguna portadora de RF 32 durante la fase D, el condensador permanecería descargado. Además, se supone que la salida 311 del biestable representa el estado cargado del condensador de muestreo, retardado por un periodo de reloj del LO. La salida resultante es Q= 1 si la portadora de rf 32 estaba activada durante la fase D, y Q= 0 si permaneció desactivada.

TABLA 1 Límites teóricos de sincronización para los estados de entrada L1, L2, H1 y H2

Estado de la entrada	Duración mínima	Duración máxima	Código de salida Q
L1	3T/2		0
		5T/2	00
L2	7T/2		000
		9T/2	0000
H1	3T/2		11
		5T/2	111
H2	7T/2		1111
		9T/2	11111

En la Tabla 1 se resume una asociación inequívoca de estados de entrada y configuraciones de bits a la salida del biestable 31. Por ejemplo, se detecta un "alto corto" H1 si la configuración de bits de salida (salida Q del biestable) contiene dos o tres unos. Si la duración de H1 está en el límite inferior 3T/2, entonces la configuración de bits de salida es Q= 11, y una duración en el límite superior 5T/2 produce una configuración Q= 111. Cualquier duración entre estos límites conduce a dos o tres unos, dependiendo del desfase instantáneo entre la señal de reloj 310 del LO y la entrada 32. La palabra de código con una longitud mínima es Q= 0 para un estado L1 con una duración 3T/2. Los límites de la duración mínima y máxima de los bits (suponiendo el formato de bits autosincronizable y un ciclo de trabajo del 50%) vienen impuestos por los límites de los estados de entrada más largos posibles. Para el formato de bits autosincronizable, estos estados son los estados "-largo" L2 y H2. La decodificación correcta de los bits puede producirse con una duración B de bits comprendida dentro del margen [7/2 T <B <9/2 T], o equivalentemente, con una velocidad de transferencia de bits f_{bit} incluida dentro del margen [2/9 f_{LO} <f_{bit} <2/7 f_{LO}]. Suponiendo una velocidad fija f_{LO}= 2,4 MHz del LO, el margen correspondiente para la velocidad de transferencia de bits es [533 bit/s <f_{bit} <685 kbit/s]. Para una velocidad determinada de f_{bit}= 600 kbit/s, el margen correspondiente para la velocidad del LO es [2,1 MHz <f_{LO} <2,7 MHz].

La Figura 5 representa un ejemplo de una correcta decodificación de bits con diferentes relaciones entre f_{LO} y f_{bit}. Las cuatro trazas de cada una de las subgráficas (a), (b), y (c) muestran un ejemplo de una configuración de bits de entrada, la correspondiente secuencia ASK de los bits en formato autosincronizable, la señal de reloj 310 del LO, y la salida del biestable 311, respectivamente. La velocidad de reloj del LO es igual para todas las subgráficas. Para mayor claridad, las fases de muestreo en las que está presente la amplitud rf durante la fase D están marcadas con una cruz. La señal de salida 311 del biestable sigue exactamente los patrones de las fases cruzadas, con un retardo de un periodo de reloj del LO. En la subgráfica (a) la relación es exactamente f_{bit}= f_{LO} /4,0 (relación nominal), pero se introduce un desfase entre la señal de reloj del LO y la secuencia ASK. En el ejemplo representado, los estados H1, L1, H2 y L2 son detectados respectivamente como configuraciones 111, 0, 11111, y 000 de salida del biestable, (véase la Tabla 1). En las subgráficas (b) y (c), las velocidades de transmisión de bits en los límites superior e inferior son f_{bit}= f_{LO} /3,6 y f_{bit}= f_{LO} /4,4 respectivamente. Según se ha demostrado, el código de salida permite una detección inequívoca de los cuatro estados posibles de las entradas correspondientes a la Tabla 1, y por lo tanto es posible una correcta decodificación de los bits. En una aplicación práctica, la decodificación real de los bits se efectúa por medio de una posterior circuitería lógica (no representada).

Formatos especiales de bits ("secuencias de tripletes")

Algunas realizaciones usan las denominadas "secuencias de tripletes", según se representa en la Figura 6. Una secuencia de tripletes contiene estados en los que la portadora de RF está activada (o desactivada) durante un periodo de 3B/2, resultando unos estados L3 y H3, respectivamente. Estos estados pueden distinguirse inequívocamente de los estados L1, H1, L2 y H2.

Las secuencias de tripletes están compuestas en general por:

a.

un estado corto L1 o H1 de principio;

b.

una secuencia de estados L3 y H3 estrictamente alternados;

c.

un estado corto L1 o H1 de terminación.

Los estados cortos de principio y determinación son complementarios con los estados vecinos L3 o H3. Las secuencias de tripletes se abrevian, por ejemplo, como T010, incluyendo T010 los estados H1 L3 H3 L3 H1. Estas condiciones permiten detectar inequívocamente las secuencias de tripletes cuando están en forma de bits con formato autosincronizable.

Cada secuencia de tripletes está asociada a una paridad particular: las secuencias de tripletes que comienzan con H1, es decir, T0, T01, T010, etc., tienen paridad par, y las secuencias de tripletes que comienzan con L1, es decir, T1, T10, T101, etc., tienen paridad impar.

La decodificación de los tripletes L3 y H3 no requiere un hardware analógico adicional al necesario para decodificar los estados L1, H1, L2 y H2. Sin embargo, una detección inequívoca de L3 y H3 produce una ligera reducción de los límites de sincronización. Los límites de duración para L3 y H3 están resumidos en la Tabla 2 (que puede considerarse como una extensión de la Tabla 1.

TABLA 2 Límites teóricos de sincronización para los estados L3 y H3

Estado de la entrada	Duración mínima	Duración máxima	Código de salida Q
L3	11T/2		00000
		13T/2	000000
H3	11T/2		111111
		13T/2	1111111

Una decodificación correcta de bits y de tripletes (suponiendo el formato autosincronizable de bits con un ciclo de trabajo del 50%) requiere una duración de bits B dentro del margen [11/3 T <B <13/3 T], o equivalentemente, una velocidad de transferencia de bits f_{bit} incluida dentro del margen [3/13 f_{LO} <f_{bit} <3/13 f_{LO}]. Suponiendo una velocidad fija f_{LO}= 2,4 MHz del LO, el margen correspondiente para la velocidad de transferencia de bits es [554 bit/s <f_{bit} <655 kbit/s], y para una velocidad determinada de f_{bit}= 600 kbit/s, el margen correspondiente para la velocidad del LO es [2,2 MHz <f_{LO} <2,6 MHz].

Formato de palabras de datos para modos de estimulación activa basados en secuencias de tripletes

Las secuencias de triplete pueden utilizarse muy eficazmente en los protocolos de transferencia de datos. En el implante coclear aquí descrito, la transferencia transcutánea de la información de estimulación se realiza por medio de palabras de datos, siendo la velocidad de transferencia de datos f_{bit}= 600 kbit/s. Cada palabra de datos está compuesta por una secuencia inicial de tripletes, un número particular de bits de información (con formato autosincronizable), y una secuencia de tripletes de terminación.

La información total puede dividirse en información "estática" y "dinámica". La información estática comprende, por ejemplo, información referente a las duraciones de las fases o a los niveles de la corriente de referencia. Un "vector de información estática" comprende 64 bits. La transferencia hacia el implante se efectúa por medio de un bit particular dentro de cada palabra de datos. La información estática se transmite continuamente y se almacena en una memoria situada dentro del implante. La información dinámica comprende direcciones de electrodos y amplitudes instantáneas de estimulación.

El formato de las palabras de datos que aquí se describen permiten unas estrategias de estimulación de alta velocidad basadas en impulsos de estimulación simultáneos con correlación de signo. Correlación de signo significa que los impulsos están 100% solapados en el tiempo y que en cada fase los signos del flujo de corriente son idénticos.

Son posibles los siguientes modos de estimulación activa:

a.

estimulación con impulsos simétricos bifásicos de signo correlacionado;

b.

estimulación con impulsos simétricos trifásicos de signo correlacionado;

c.

estimulación con impulsos trifásicos de signo correlacionado (modo de precisión).

Modo de estimulación bifásico

En el modo bifásico, la estimulación se efectúa por medio de impulsos de corriente simétrica y de carga equilibrada, con igual duración de las dos fases.

Las palabras de datos en el modo de estimulación bifásico están compuestas como sigue:

T01(óT10) ST SIGN EL_AMP_{1}(opcional: EL_AMP_{2}...) T0(óT1)

La secuencia de tripletes de inicio es T01 o T10. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T01, y en caso contrario es T10. El bit SIGN define el signo de la primera fase de los impulsos bifásicos: BIT= "0" significa: primero el catódico, BIT= "1" significa: primero el anódico. Los bloques EL_AMP_{i} están compuestos respectivamente por 11 bits. Cada bloque contiene cuatro bits de dirección (EL4...EL1) y siete bits de amplitud (AMP7...AMP1):

EL4...EL1 AMP7...AMP1

El número de bloques EL_AMP_{i} define el número de canales simultáneos. Por ejemplo, cinco bloques EL_AMP_{i} con diferentes direcciones producen cinco impulsos simultáneos de signo correlacionado.

Cada palabra de datos está terminada por la secuencia T0 o T1, dependiendo de la paridad de los bits precedentes de la palabra de datos. La secuencia de terminación se selecciona para obtener una paridad impar del conjunto de la palabra de datos.

Con las duraciones de 4B y 2,5B de la secuencia de inicio T01 (o T10) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R_{2} para la estimulación con impulsos bifásicos es

(1)R_{2} = \frac{600}{8,5+11N} k.impulsos/s.

Modo de estimulación trifásica

En el modo trifásico, la estimulación se efectúa por medio de impulsos de corriente trifásica de carga equilibrada, con igual duración de las tres fases. El signo y la amplitud de la primera y la tercera fase son iguales, y en la segunda fase el signo es el opuesto y la amplitud es doble. A partir de ahora tales impulsos se denominarán "impulsos simétricos trifásicos".

Las palabras de datos en el modo de estimulación trifásico son similares a las del modo bifásico:

T010(óT101) ST SIGN EL_AMP_{1}(opcional: EL_AMP_{2}...) T0(óT1)

La secuencia de tripletes de inicio es T010 o T101. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T010, y en caso contrario es T101. El bit SIGN define el signo de la primera fase de los impulsos bifásicos: BIT= "0" significa: primero el catódico, BIT= "1" significa: primero el anódico. Los bloques EL_AMP_{i} están compuestos respectivamente por 11 bits. Cada bloque contiene cuatro bits de dirección (EL4...EL1) y siete bits de amplitud (AMP7...AMP1):

EL4...EL1 AMP7...AMP1

El número de bloques EL_AMP_{i} define el número de canales simultáneos. Por ejemplo, cinco bloques EL_AMP_{i} con diferentes direcciones producen cinco impulsos simultáneos de signo correlacionado.

Cada palabra de datos está terminada por la secuencia T0 o T1, dependiendo de la paridad de los bits precedentes de la palabra de datos. La secuencia de terminación se selecciona para obtener una paridad impar del conjunto de la palabra de datos.

Con las duraciones de 5,5B y 2,5B de la secuencia de inicio T010 (o T101) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R_{3} para la estimulación con impulsos trifásicos es

(2)R_{3} = \frac{600}{10+11N} k.impulsos/s.

Estimulación trifásica-modo de precisión

En el modo trifásico de precisión, la estimulación se efectúa por medio de impulsos de corriente trifásica de carga equilibrada, con igual duración de las tres fases. En este caso puede definirse la amplitud de la primera y la segunda fase, y la tercera amplitud se calcula como diferencia entre la segunda y la primera amplitud (carga neta cero).

Las palabras de datos en el modo trifásico de precisión están compuestos como sigue:

T01010(óT10101) ST SIGN EL_AMP_{1}(opcional: EL_AMP_{2}...) T0(óT1)

La secuencia de tripletes de inicio es T01010 o T10101. El primer bit siguiente ST lleva la información estática. Si el bit ST es el primer bit del vector de información estática de 64 bits, la secuencia de inicio es T01010, y en caso contrario es T10101. El bit SIGN define el signo de la primera fase de los impulsos bifásicos: BIT= "0" significa: primero el catódico, BIT= "1" significa: primero el anódico. Los bloques EL_AMP_{i} están compuestos respectivamente por 18 bits. Cada bloque contiene cuatro bits de dirección (EL4...EL1) y siete bits de amplitud (AMP_A7...AMP_A1) para la primera fase, y siete bits de amplitud (AMP_B7...AMP_B1) para la segunda fase:

EL4... AMP_A7...AMP_A1 AMP_B7...AMP_B1

El número de bloques EL_AMP_{i} define el número de canales simultáneos. Por ejemplo, cinco bloques EL_AMP_{i} con diferentes direcciones producen cinco impulsos simultáneos de signo correlacionado.

Cada palabra de datos está terminada por la secuencia T0 o T1, dependiendo de la paridad de los bits precedentes de la palabra de datos. La secuencia de terminación se selecciona para obtener una paridad impar del conjunto de la palabra de datos.

Con las duraciones de 8,5B y 2,5B de la secuencia de inicio T01010 (o T10101) y la secuencia de terminación T0 (o T1), respectivamente, y el número N de canales simultáneos, la velocidad máxima de estimulación R_{3,precision} para la estimulación con impulsos trifásicos en modo de precisión es

(3)R_{3,precision} = \frac{600}{13+18N} k.impulsos/s.

En la Tabla 3 las velocidades máximas de estimulación según las ecuaciones (1), (2) y (3) están calculadas en función del número N de canales simultáneos.

TABLA 3 Velocidades máximas de estimulación para impulsos bifásicos y trifásicos

N	R_{2} (k.impulsos/s)	R_{3} (k.impulsos/s)	R_{3,precision} (k.impulsos/s)
1	30,77	28,57	19,35
2	19,67	18,75	12,24
3	14,46	13,95	8,96
4	11,43	11,11	7,06
5	9,45	9,23	5,83
6	8,05	7,89	4,96
7	7,02	6,90	4,31
8	6,22	6,12	3,82
9	5,58	5,50	3,43
10	5,06	5,00	3,11
11	4,63	4,58	2,84
12	4,27	4,23	2,62

En la Figura 7 se muestra la forma de los impulosos de los posibles modos de estimulación.

Formato del vector de información estática

En la Tabla 4 se muestra el formato del vector de información estática de 64 bits.

TABLA 4 Formato de vector de información estática

Palabra de datos	Bit ST	Descripción
1	ID16	Identificación (16 Bit)
2	ID15
...	...
16	ID1	Margen corriente de referencia (canal 1) (2 Bit)
17	REF2
18	REF1	Margen corriente de referencia (canal 2) (2 Bit)
19	REF2
20	REF1
...	...
47	REF2	Margen corriente de referencia (canal 16) (2 Bit)
48	REF1
49	DUR8	Duración de impulso (8 Bit)
...	...
56	DUR1
57	CRC8	Comprobación CRC (8 Bit)
...	...
64	CRC1

Cada implante individual está asociado a una secuencia de identificación de 16 bits característica, que durante la fabricación se almacena en una memoria permanente del implante. Es posible una estimulación activa si los 16 bits ID16...ID1 del vector de información estática coinciden con la secuencia de identificación específica del implante (aunque el sistema también puede ser activado por una secuencia de identificación de 16 bits que sea general y no específica para el implante). Los bits REF2 REF1 definen el margen de corriente de referencia para cada canal de estimulación. Los bits DUR8...DUR1 definen la duración de las fases de impulsos bifásicos y trifásicos. Los bits CRC8...CRC1 se utilizan para efectuar una comprobación cíclica de redundancia (CRC) para una transferencia de datos segura.

Modificación de la duración de fase

Según se indicó anteriormente, la duración de fase está definida por una palabra de 8 bits del vector de información estática. El ajuste por defecto es una duración de fase igual para todos los impulsos y todos los canales. No obstante, en ciertos casos podría ser útil variar la duración de fase de los impulsos de estimulación únicos o de signo correlacionado. En el implante coclear descrito, la duración de fase puede mejorarse añadiendo una secuencia de "unos" lógicos a la secuencia triple T0 (o T1) de terminación de una palabra de datos. Cada "uno" lógico mejora la duración de la fase exactamente en un 25% del valor por defecto definido por los bits DUR8...DUR1 del vector de información estática. La secuencia de "unos" lógicos se termina con un "cero" lógico o con una secuencia de tripletes.

Ejemplos:

(1)... 0 1 T0 T10 0 0 1 ...

(2)... 0 0 T1 01 0 1 1 T10 1 0 1 ...

(3)... 0 1 T1 1 0 T010 0 1 ...

(4)... 1 0 T0 1 1 1 0 1 0 T01 ...

En la configuración (1) la secuencia de terminación T0 de la palabra de datos está inmediatamente seguida por la configuración de inicio T10 (impulso bifásico), y por lo tanto la duración de la fase del impulso que comienza inmediatamente después de T0 es igual al valor definido por los bits DUR8...DUR1 del vector de información estática.

En la configuración (2) la configuración de terminación T1 está seguida por un "cero" lógico, y por lo tanto la duración de la fase del impulso producido es nuevamente igual al valor definido por los bits DUR8...DUR1 del vector de información estática.

En la configuración (3) la configuración de terminación T1 está seguida por un "uno" lógico, y por lo tanto la duración de la fase del impulso producido mejora en un 25% del valor definido por los bits DUR8...DUR1 del vector de información estática.

En la configuración (4) la configuración de terminación T0 está seguida por una secuencia de tres "unos" lógicos, y por lo tanto la duración de la fase del impulso producido mejora en un 75% del valor definido por los bits DUR8...DUR1 del vector de información estática.

Nótese que para los impulsos de signo correlacionado la mejora de la duración de la fase aplica a todos los impulsos de estimulación activados simultáneamente.

Generación de estímulos pulsátiles simultáneos de signo correlacionado

Según se indicó anteriormente, el implante coclear que aquí se presenta permite generar estímulos pulsátiles de signo correlacionado en dos o más canales de electrodos activados simultáneamente, según se muestra en la Figura 7. Las ondas de los impulsos son iguales en tiempo y signo (es decir, las direcciones de los flujos de corriente), y el electrodo de referencia es un electrodo remoto puesto a masa (estimulación monopolar). Sin embargo, debe notarse que no es necesario que las ondas de los impulsos sean iguales en el tiempo.

El empleo de estímulos de signo correlacionado asegura que la suma de todas las corrientes individuales entregadas por las fuentes de alimentación siempre tiene que circular forzosamente hacia el electrodo de referencia. De este modo queda bien definida la cantidad de carga depolarizadora (negativa) que se envía al tejido nervioso excitable. Esto permite -al menos hasta un cierto punto, debido a la interacción espacial entre canales- generar unos perfiles de activación más sutilmente diferenciados y más sofisticados que los de la actual estrategia CIS estándar, en los que sólo existe un perfil asociado a cada canal.

Si no se asegura la correlación de signo, el tejido conductor de la escala timpánica puede actuar como resistencia de derivación entre los electrodos activos. Por ejemplo, si dos electrodos vecinos toman y entregan simultáneamente una determinada corriente, la mayor parte de la corriente circulará por la escala timpánica entre uno y otro electrodo, y no alcanzará el lugar pretendido en el tejido nervioso excitable.

Puede efectuarse una generación de impulsos no solapados, por ejemplo según se muestra en la Figura 8 (técnica anterior). Si un canal particular está activo, el correspondiente electrodo Ei 88 u 89, y el electrodo remoto de masa RG810, están conectados a la alimentación de tensión V_{DD} 81 y a la entrada de la fuente de corriente de estimulación 811, respectivamente, durante la primera fase del impulso, y a la inversa durante la segunda. La ventaja de esta configuración es que la tensión de alimentación mínima del implante es sólo V_{DD.min} \approx V_{stim}._{max}, en donde V_{stim}._{max} es la máxima caída de tensión esperable durante una fase entre los electrodos de estimulación (suponiendo una fuente de alimentación ideal).

En general este concepto de conmutación no resulta práctico si se activan simultáneamente dos o más fuentes de corriente independientes. Esto requiere que la masa remota tenga que estar conectada a un potencial fijo, por ejemplo a V_{DD}/2, lo cual resulta en una tensión de suministro mínima para el implante de V_{DD.min} \approx 2*V_{stim}._{max}. Esto es el doble de la tensión de alimentación mínima anterior y supone un consumo de potencia del implante significativamente mejorado.

Sin embargo, puede mantenerse la ventaja de tener sólo V_{DD.min} \approx V_{stim}._{max} y permitir a la vez la estimulación simultánea de dos o más canales si se supone que los signos y las ondas temporales de los impulsos simultáneos son iguales. Esto permite el concepto representado en la Figura 9. En este caso cada electrodo de estimulación Ei91 ó 92 está conectado a dos fuentes de corriente 94 y 95 ó 96 y 97, una para cada signo, y el electrodo remoto de masa 93 común se conmuta al V_{DD}910 o al potencial de masa GCD911. Para la estimulación, se activan simultáneamente todas las fuentes de corriente superiores o todas las fuentes de corriente inferiores, y así la corriente obligada a circular hacia el electrodo RG93 es igual a la suma de los valores absolutos de todas las corrientes individuales de los electrodos.

Sistema de medida de EAP

La situación de la estimulación eléctrica y la detección de los potenciales EAP están representadas en el modelo sencillo de la Figura 10(a) y en el circuito eléctrico equivalente de la Figura 10(b).

El sistema de estimulación de la Figura 10(a) consiste en la fuente de corriente de estimulación I_{STIM}(t)101 (resistencia de salida 115), el conmutador 102, el condensador de acoplamiento 103 (discreto) y la pareja de electrodos de estimulación, es decir, un electrodo de estimulación 104 intracoclear y un electrodo de referencia 105 (remoto). El sistema de medida también consiste en una pareja de electrodos, es decir, un electrodo de medida 106 (diferente del electrodo de estimulación 104) y un electrodo de referencia (remoto) 107 (también diferente del electrodo de referencia 105 de estimulación), unos interruptores dobles 110, 122 y 124, un condensador de muestreo 123, unos condensadores de acoplamiento dobles 108 y 109 (discretos), un amplificador diferencial 112 (amplificador de instrumentación), un modulador sigma-delta 112 y una memoria 114 (RAM).

En el circuito equivalente de la Figura 10(b), los electrodos intracocleares están sustituidos por unas impedancias de interfaz, no lineales y dependientes de la frecuencia, Z_{S}(\omega) 120 y Z_{M}(\omega) 121, respectivamente, según describen Mayer S., Geddes L.A., Bourland J.D., Ogborn L., "Faradic resistance of the electrode/electrolyte interface (Resistencia farádica de la interfaz electrodo/electrolito)", Med. & Biol. Eng. & Comput. (30):538-542(1992); Ragheb T., Geddes L.A., "Electrical properties of metallic electrodes (Propiedades eléctricas de los electrodos metálicos)" Med. & Biol. Eng. & Comput. (28):182-186(1990) que se incorpora aquí por referencia. En una aproximación grosera, el tejido es sustituido por una red compuesta por cuadripolos RC discretos 116-119, con R_{i}C_{i}= \varepsilon_{0}\varepsilon_{\tau}/\gamma, siendo (i= 1, 2, 3 y 4), \gamma la conductividad específica y \varepsilon_{\tau} la constante dieléctrica relativa. Uno de los cuadripolos 116 contiene una fuente de tensión U_{EAP}(t) que representa el potencial EAP generado. En este caso se desprecia la impedancia de los dos electrodos de referencia.

Estimulación

Para efectuar la estimulación se envía al tejido un impulso de carga equilibrada y de una duración particular desde la fuente de corriente y pasando por el interruptor cerrado 102 y por el condensador 103. Con el implante coclear aquí descrito pueden aplicarse impulsos bifásicos simétricos, impulsos trifásicos simétricos e impulsos trifásicos en modo de precisión. El estimulo carga todos los condensadores del sistema de la Figura 10(b), es decir, las capacitancias dentro de las impedancias de interfaz así como las capacitancias distribuidas en el tejido. La tensión (pasiva) del tejido en respuesta al estimulo se denomina "artefacto". La amplitud de los artefactos a la entrada del amplificador está comprendida típicamente entre 100-200 mV, es decir de 2 a 3 órdenes de magnitud por encima de la amplitud esperada para los potenciales EAP. Una vez finalizado el impulso de corriente, el interruptor 102 se abre. Esto asegura que no podrá seguir circulando corriente a través de la impedancia de interfaz Z_{S}(\omega) 120, y por lo tanto los procesos de relajación en las interfaces de los electrodos quedan desacoplados de los procesos de relajación del tejido. Con objeto de evitar una sobrecarga del amplificador de instrumentación, el interruptor doble 110 está abierto durante la aplicación del estimulo.

Generación de EAP

El impulso de estimulación provoca potenciales de acción en un número determinado de neuronas. Si se produce un potencial de acción, las variaciones de la diferencia de potencial de equilibrio entre el interior y el exterior de la membrana del axón son típicamente de 100 mV, según describen Frijns J., Ten Kate J., "A model of myelinated nerve fibres for electrical prothesis design (Modelo de fibras nerviosas myelinadas para el diseño de prótesis eléctricas)", Med. & Biol. Eng. & Comput. 32(4):391-398(1994) que se incorpora aquí por referencia. Sin embargo, la variación absoluta de potencial en el exterior es típicamente inferior a 1 mV, según describe Rattay F., "Análisis of models for external stimulation of axons (Análisis de modelos para la estimulación externa de los axones)", IEEE-Trans. Biomed. Eng. vol.33, nº 10:974-977 (Octubre 1986), que se incorpora aquí por referencia. La superposición de diferencias absolutas de potencial en el exterior de muchas neuronas disparadas produce el potencial EAP (que a veces también se denomina "potencial de acción de todo el nervio" o "potencial de acción compuesto"). Los nervios se disparan con un retardo particular respecto al impulso de estimulación (latencia), y en general el EAP aparece una vez finalizado el impulso de estimulación. Sin embargo, cuando se produce el EAP, normalmente no ha finalizado la relajación del tejido. Esto significa que a la entrada del amplificador -después del impulso de corriente del estimulo- existe una fracción de la tensión U_{EAP}(t), superpuesta a una tensión exponencialmente decreciente debida a la relajación pasiva del tejido. Esta tensión posterior al estimulo de corriente se denominará en lo sucesivo "artefacto residual". La magnitud del artefacto residual depende de la forma del impulso de estimulación previo. Teóricamente, los impulsos trifásicos provocan un artefacto residual menor que los impulsos bifásicos. Si pueden ajustarse individualmente dos de las tres fases de un impulso trifásico -tal como puede hacerse con el implante coclear en modo trifásico de precisión que se ha descrito- puede reducirse al mínimo el artefacto residual.

Medida de los EAP

Cuando se inicia el modo de medida de EAP (véase a continuación), se cierran los interruptores dobles 110 y 122 (baja impedancia) durante 1,7 ms (ventana de medida), y el interruptor doble 124 permanece abierto (alta impedancia). Con esta configuración de interruptores, la señal de entrada 106 se amplifica en el amplificador de instrumentación 112 por un factor de 100 (ganancia fija), y a continuación se introduce en el modulador sigma-delta 113. El modulador sigma-delta 113 (de 1º orden) opera como amplificador adicional de ganancia programable (posibles ganancias: 5, 10, 20 y 40), y convierte la señal analógica en una secuencia monobit de alta frecuencia con una velocidad de 1,2 MHz. El modulador sigma-delta también puede estar configurado como un modulador adaptativo con ganancia 5, según describe Zierhofer C.M., ``Adaptative Sigma-Delta Modulation with one bit quantization (Modulación sigma-delta adaptativa con quantización monobit), IEEE-Trans. CAS II. vol.47, nº 5:408-415 (Mayo 2000), que se incorpora aquí por referencia. La secuencia sigma-delta está sincronizada directamente en una memoria RAM 114 de 2048x1-bit.

Una vez invocado, el procedimiento de medida trabaja de manera autónoma, y no se necesita ninguna otra instrucción desde el exterior. Para evitar posibles perturbaciones durante la medida debidas a secuencias de datos en el enlace de radiofrecuencia, normalmente se aplica una portadora de radiofrecuencia de onda continua.

Opcionalmente, puede controlarse el interruptor doble 122 mediante una secuencia de tripletes T1010, que se denomina "interrupción en modo de bloqueo". Si T1010 no aparece en la ventana de medida, el interruptor doble 122 permanece en estado cerrado. Cuando T1010 aparece por primera vez en la ventana de medida, el interruptor doble 122 se abre (modo de bloqueo). El valor de la señal existente inmediatamente antes de la apertura del interruptor es almacenado en el condensador de muestreo 123 y aplicado como valor constante a la entrada del modulador sigma-delta 113. Si durante el modo de bloqueo se aplica T1010, el interruptor soble 122 se cierra aproximadamente durante 2 \mus y así se muestrea la señal a la salida del amplificador 112 y se almacena en el condensador de muestreo 123.

La opción del modo de bloqueo permite un análisis más preciso de la señal de EAP en uno o más instantes seleccionados dentro de la ventana de medida. Si la señal de EAP aparece repetidamente, puede obtenerse una mayor precisión del análisis de la señal total de EAP mediante una adecuada selección de los instantes del análisis.

Aunque la secuencia T1010 del modo de bloqueo interrumpe la portadora rf de onda continua que aparece en la ventana de medida, la influencia perturbadora será despreciable debido a su corta duración de sólo 12 \mus aproximadamente.

Sistema de medida de artefactos

El modulador sigma-delta 113 puede usarse también para medir el tamaño de los artefactos de los estímulos. Al contrario que la medida del EAP, este sistema exige la presencia de un impulso de estimulación. Tras la inicialización del sistema de medida de artefactos (véase a continuación), los interruptores dobles 110 y 122 están abiertos, y el interruptor doble 124 está cerrado. De ese modo un electrodo de medida 106 direccionado (después del condensador de salida 108) y el electrodo de masa 105 de referencia de la estimulación están conectados a un condensador de muestreo 123. Al finalizar el impulso de estimulación, o en un instante de tiempo controlado por la interrupción T1010 del modo de bloqueo (véase el sistema de medida de EAP), el condensador de muestreo es conectado al modulador sigma-delta 113. La tensión analizada por el modulador sigma-delta 113 es una tensión constante. La secuencia de datos sigma- delta está sincronizada en la memoria RAM 114.

Si el electrodo de medida coincide con la dirección del electrodo de estimulación, el artefacto permite estimar la impedancia del electrodo. Si el electrodo de medida es diferente del electrodo de estimulación, el artefacto representa la respuesta de tensión ante el impulso de estimulación en esa posición particular de electrodo. Direccionando un número de electrodos, puede estimarse la distribución de tensiones dentro de la escala timpánica en respuesta a un impulso de estimulación.

Inicialización de los modos de medida de EAP y de artefactos

El modo de medida del implante coclear aquí descrito es invocado en general con la siguiente palabra de datos:

T0101 MM8...MM1 T0(ó T1)

La secuencia de tripletes de inicio T0101 está seguida por ocho bits MM8...MM1, que definen los ajustes del modo de medida (por ejemplo, modo de medida de EAP o de artefactos, dirección del electrodo de medida, configuración del modulador sigma-delta, etc.). La secuencia de terminación es cualquiera de las secuencias T0 o T1 seleccionada para obtener una paridad impar de toda la palabra de datos.

Modos de relectura

La transferencia de información al exterior desde el implante se efectúa en general mediante modulación de carga. Para hacer la modulación de carga, se reduce el factor de calidad del circuito receptor de radiofrecuencia situado en el implante, y esta reducción se detecta en el exterior. En la presente aplicación, los datos digitales se transmiten por medio de modulación de carga a una velocidad de 300 kbits/s.

Tanto el contenido de la memoria RAM 114 como el vector de información estática de 64 bits pueden ser releídos. Opcionalmente, puede seleccionarse un formato de bits autosincronizable para la relectura. La duración de la relectura de la memoria RAM 2048x1 a 300 kbit/s es de unos 7 ms. Así pues, junto con la duración de 1,7 ms de la ventana de medida, la velocidad máxima de repetición para las medidas de EAP es superior a unos 100 Hz.

La relectura de los datos digitales almacenados en las memorias del implante es iniciada por unas determinadas secuencias de tripletes (denominadas interrupciones). Se definen cuatro interrupciones diferentes (Tabla 5).

TABLA 5 Resumen de interrupciones de relectura

Lógica	Duración total	Función
T010101	16,666 \mus (= 10B)	Inicio relectura RAM (formato simple de bits)
T101010	16,666 \mus (= 10B)	Inicio relectura vector información estática (formato simple de bits)
T0101010	19,166 \mus (= 11,5B)	Inicio relectura RAM (formato autosincronizable de bits)
T1010101	19,166 \mus (= 11,5B)	Inicio relectura vector información estática (formato autosincronizable)

El tratamiento de la secuencia sigma-delta monobit puede efectuarse cómodamente en línea, y puede utilizarse una gran potencia de cálculo para mejorar la reconstrucción de las ondas de los potenciales EAP. Por ejemplo, para mejorar la relación señal-ruido pueden aplicarse técnicas de decodificación no lineales, según describen Thao N.T. y Vetterli M., "Deterministic análisis of oversampled A/D conversión and decoding improvement based on consistent estimates (Análisis determinístico de la conversión A/D sobremuestreada y mejora de la decodificación basada en estimaciones consistentes)", IEEE-Trans. Signal Proc., vol.42, nº 3:519-531(Marzo 1994), que se incorpora aquí por referencia.

Aunque se han descrito varias realizaciones ejemplares de la invención, los expertos en la técnica apreciarán que pueden hacerse diversos cambios y modificaciones, con los que se obtendrán algunas de las ventajas de la invención, sin apartarse del verdadero alcance de la invención. Se pretende que estas y otras modificaciones obvias estén cubiertas por las reivindicaciones adjuntas.

Claims (7)

1. Un circuito de un implante coclear multicanal para generar impulsos simultáneos de signo correlacionado, que comprende:

a. Una pluralidad de vías de circuito acopladas en paralelo entre una alimentación de tensión (910) y la masa (911), comprendiendo cada vía de circuito un electrodo (91) conectado a dos fuentes de corriente (94, 95) que tienen signo opuesto;

b. Un electrodo de masa remoto (93) conectado a la alimentación de tensión (910) a través de un primer interruptor (98), estando el electrodo de masa remoto (93) conectado también a la masa (911) a través de un segundo interruptor (99); efectuándose la estimulación activando todas las fuentes de corriente del mismo signo y cerrando los interruptores del electrodo de masa remoto (93) para crear una corriente en el electrodo de masa remoto (93) igual a la suma de todas las corrientes individuales de los electrodos.

2. Un circuito según la reivindicación 1, que genera en un implante coclear pulsaciones simultáneas de signo correlacionado.

3. Un circuito según las reivindicaciones 1 ó 2, que puede generar las siguientes pulsaciones simultáneas de signo correlacionado:

a. Impulsos simétricos bifásicos de signo correlacionado;

b. Impulsos simétricos trifásicos de signo correlacionado;

c. Impulsos trifásicos de signo correlacionado.

4. Un procedimiento para generar estímulos pulsátiles simultáneos de signo correlacionado en un implante coclear multicanal, que incluye:

a. Aplicar simultáneamente una corriente del mismo signo a una pluralidad de electrodos Ei (91, 92...); y

b. Conmutar un electrodo de masa remoto (93) para crear una corriente en el electrodo de masa remoto (93) igual a la suma de los valores absolutos de las corrientes individuales de todos los electrodos Ei (91, 92...).

5. Un procedimiento según la reivindicación 4 en el cual se aplica simultáneamente una corriente del mismo signo a un pluralidad de electrodos Ei (91, 92...), cada electrodo (91) es conectado a través de un interruptor ya sea a una primera (94) o a una segunda (95) fuente de corriente, cuya segunda fuente de corriente (95) tiene un signo opuesto a la primera fuente de corriente (94).

6. Un procedimiento según las reivindicaciones 4 ó 5 que genera en un implante coclear estímulos pulsátiles simultáneos de signo correlacionado.

7. Un procedimiento según las reivindicaciones 4, 5 ó 6 con el cual, para generar la corriente en el electrodo de masa remoto (92), pueden generarse los siguientes impulsos:

a. Impulsos simétricos bifásicos de signo correlacionado;

b. Impulsos simétricos trifásicos de signo correlacionado; y

c. Impulsos trifásicos de signo correlacionado.