ES2219490T3 - Modulador que utiliza un circuito regulador de fases, y procedimiento. - Google Patents

Abstract

Circuito regulador de fases con un oscilador de seguimiento (VCO), cuya señal de salida (fout), que es modulable cuando el circuito de regulación está abierto, es comparada en un detector de fases (PD) con una señal de referencia (fref), cuya señal de salida u puede ser alimentada a través de un conmutador (SW), que sirve para la apertura del circuito de regulación, y a través de un filtro de bucles (LF) a una primera entrada (intune) del oscilador de seguimiento (VCO), caracterizado porque está prevista una unidad de compensación (CMP), desde la que se puede alimentar al filtro de bucles (LF) o a la primera o a una segunda entrada (intune, inmod) del oscilador de seguimiento (VCO) una señal de compensación (scmp) cuando el circuito de regulación está abierto, a través de la cual se pueden compensar las desviaciones de la señal que se producen cuando el circuito de regulación está abierto.

Description

Modulador que utiliza un circuito regulador de fases, y procedimiento.

La invención se refiere a un circuito regulador de fases con señal de salida modulada así como a un procedimiento para su funcionamiento y a un aparato de comunicación con un circuito regulador de fases según el preámbulo de las reivindicaciones 1, 10 y 15, respectivamente.

Un caso de aplicación de la técnica de regulación, que es especialmente importante en la técnica de telecomunicaciones, es la sincronización de seguimiento por medio de circuitos reguladores de fases (Phase-Locked Loop, PLL).

El principio del circuito regulador de fases se describe en [1], U. Tietze, CH. Schenk, Halbleiter-Schaltungstechnik, 11ª edición, 1ª reimpresión, Springer Verlag, Heidelberg 1999, páginas 1284-1295 y en [2] Richard C. Dorf, THE ELECTRICAL ENGINEERING HANDBOOKM CRC Press LLC, Boca Raton 1997, Capítulo 76, páginas 1727-1735, así como en [3] Roland Best, Theorie und Anwendungen des Phase-locked Loops, 5ª edición, AT Verlag, Aarau 1993, Capítulo 1, páginas 9-14.

El cometido de la sincronización de seguimiento consiste en ajustar la frecuencia de un oscilador controlado con tensión o controlado con corriente, llamado a continuación oscilador de seguimiento, de tal forma que coincida, dado el caso, una fracción formada a partir de ella coincida con una frecuencia de referencia emitida por un oscilador de referencia.

Un circuito regulador de fases, como se muestra a continuación en la figura 1 y se describe en [1], página 1284, está constituido, en principio, por tres unidades funcionales, a saber, el oscilador de seguimiento VCO ya mencionado, un detector de fases PD y el filtro de bucles LF. Más adelante se describen las funciones del conmutador SW previsto adicionalmente en el circuito regulador de fases PLL mostrado y del divisor de la frecuencia DIV. Para las consideraciones siguientes se supone que el conmutador SW está cerrado y el divisor n del divisor de frecuencia DIV está colocado igual a 1.

El oscilador de seguimiento VCO, que presenta un factor de amplificación k_{f} y una frecuencia media f_{0}, oscila con una frecuencia f_{out}, que es determinado a través de la señal de salida u_{f} del filtro de bucles LF, la llamada variable de ajuste, de la siguiente manera:

f_{out} = f_{0}, + k_{f} \text{*} u_{f}

El detector de fases PD, que presenta un factor de amplificación k\varphi, alimenta una tensión de salida u\varphi, que se determina a partir del desplazamiento de fases \varphi entre la señal de salida u_{out} del oscilador de seguimiento VCO t la señal de salida u_{ref} del oscilador de referencia, de la siguiente manera:

u\varphi = k\varphi \text{*} \varphi

Para la señal de salida u_{f} del filtro de bucles LF, que presenta un factor de amplificación A_{R}, se aplica:

u_{f} = A_{R} \text{*} u\varphi

Por lo tanto, cuando el circuito de regulación está cerrado, la frecuencia f_{out} del oscilador de seguimiento VCO sigue siempre la frecuencia del oscilador de referencia, no siendo la desviación de regulación de la fase \varphi normalmente cero.

Como se describe en [1], páginas 1294 y 1295, el circuito regulador de fases PLL puede ser complementado, a través de la conexión adicional del divisor de frecuencia DIV mostrado a continuación en la figura 1, para formar un multiplicador de frecuencia, que genera una frecuencia f_{out} deseada después del ajuste de un divisor n correspondiente.

Por lo tanto, los circuitos reguladores de fases se utilizan de una manera ventajosa en sistemas de transmisión, en los que se transmiten señales de voz y datos por medio de frecuencias portadoras. En los sistemas de transmisión, en los que se aplican procedimientos de acceso múltiple por división de frecuencia o procedimientos de acceso múltiple, los circuitos reguladores de fases permiten el ajuste así como la conmutación rápida de las frecuencias portadoras utilizadas.

Los procedimientos de acceso múltiple por división de frecuencia o procedimientos de acceso múltiples se describen, por ejemplo, en [4], Jerry D. Gibson, THE COMMUNICATIONS HANDBOOK, CRC PRESS, Boca Raton 1997, Capítulo 7, páginas 87-93 y Capítulo 46.3, páginas 630-644. El documento [4], Capítulo 86, páginas 1208-1212, Tabla 86.1, presenta una idea general sobre características respectivas de los procedimientos de transmisión aplicados en sistemas de radio móvil digital.

En [5], documento WO 94/10747, se describe que los circuitos reguladores de fases, que sirven para la
estabilización de la frecuencia de una señal portadora, permiten al mismo tiempo la modulación de la señal portadora. En este caso, se presupone que la frecuencia de regulación del circuito regulador de fases se encuentra en una medida considerable por debajo de la frecuencia de las señales de modulación, de las señales de voz o de las señales digitales, puesto que de lo contrario el circuito regulador de fases compensaría las modificaciones de la frecuencia que son provocadas a través de las señales de modulación. No obstante, puesto que en el caso de una pluralidad de instalaciones de comunicaciones son necesarias altas frecuencias de regulación, para reducir la velocidad de estabilización del circuito regulador de fases, se propone en [5] interrumpir el circuito regulador de fases durante el proceso de modulación para que no se corrija el desplazamiento de las fases \varphi, provocado a través de la modulación, entre la señal de salida u_{out} del oscilador de seguimiento VCO y la señal de salida u_{ref} del oscilador de referencia.

Como se muestra en la figura 1, se puede interrumpir el circuito regulador de fases por medio de un conmutador SW, después de lo cual se aplica en la primera entrada intune del oscilador de seguimiento VCO la señal de salida del filtro de bucle LF, que sirve para el ajuste de la frecuencia f_{out}, a saber, la tensión u_{f}, y se puede alimentar a través de una segunda entrada in_{mod} una señal de modulación s_{m}. Como se muestra en [5], figura 2, la señal de modulación s_{m} y la señal de salida u_{f}, del filtro de bucles LF se pueden sumar también en una fase de adición y se pueden alimentar solamente a una entrada del oscilador de seguimiento VCO. No obstante, la mayoría de las veces es ventajoso utilizar un oscilador de seguimiento VCO con dos entradas in_{tune} e in_{mod}, que presentan flancos empinados diferentes.

La tensión u_{f}, que sirve como variable de ajuste, se mantiene en gran medida constante a través de los condensadores que están presentes en el filtro de bucles LF durante el intervalo de la modulación, si la frecuencia de regulación del circuito regulador de las fases es suficientemente profunda y el intervalo de modulación es suficientemente corto. En cambio, en circuitos reguladores de fases, que están diseñados para una frecuencia de regulación alta y que están provistos, por lo tanto, con capacidades pequeñas en el filtro de bucles LF, se produce durante el intervalo de la modulación una modificación clara de la tensión u_{f}en la salida del filtro de bucles LF, de manera que se modifica en una medida considerable la frecuencia ajustada f_{out}dentro del intervalo de la modulación y se pueden plantear problemas durante la transmisión.

Por lo tanto, la utilización de circuitos reguladores de fases conocidos en sistemas de comunicaciones, como el sistema DECT, que se describe en [6] B. Walke, Mobilfunknetze und ihre Protokolle, Vol. 2, Teubner Verlag, Stuttgart 2000, Capítulo 5.3, páginas 122-145, conduce a que las capacidades del canal establecidas en las Especificaciones de estos Sistemas, dado el caso, no se puedan agotar totalmente.

Como se muestra a continuación en la figura 2, el sistema DECT, que trabaja en la gama de frecuencias de 1880-1900 MHz, tiene la posibilidad de seleccionar a través del procedimiento de acceso FDMA (Acceso Múltiple por División de Frecuencia), durante la selección del canal, entre 10 frecuencias portadoras f_{1}, ..., f_{9} diferentes, que se calculan de la siguiente manera:

f_{c} = f_{0} \cdot c \text{*} 1728 \ kHz \ con \ c = 0, 1, 2,, ..., 9 y

_{F}0 = 1897,344 \ MHz

En este caso, la desviación de la frecuencia media en el estado activo es como máximo \pm 50 kHz.

Como procedimiento de modulación se aplica en el sistema DECT o bien una Modulación Gaussiana por Desplazamiento de Frecuencia (GFSK) o una Modulación Gaussiana por Desplazamiento Mínimo (GMSK). La transmisión de un 1 binario conduce en este caso a una elevación de la frecuencia en torno a \Deltaf = 288 kHz hasta f_{c} + 288 kHz. Para la emisión de un 0, se reduce la frecuencia en torno a \Deltaf hasta -288 kHz.

En el sistema DECT se aplica, además, el procedimiento de acceso TDMA (Acceso Múltiple por División de Tiempo), según el cual, como se muestra a continuación en la figura 2, se divide la capacidad de transmisión de cada frecuencia portadora en cuadros (Frames) de 10 ms de largo, que aparecen de forma periódica, dentro de los cuales se transmiten en 24 divisiones de tiempo, respectivamente, 480 bits de datos. Las doce primeras divisiones de tiempo sirven, en la conexión básica empleada normalmente, para la transmisión de datos desde una estación fija hacia estaciones móviles (enlace descendente), mientras que las segundas doce divisiones de tiempo están reservadas para la transmisión de datos desde las estaciones móviles hacia la estación fija (enlace ascendente).

Para aprovechar todas las divisiones de tiempo y, por lo tanto, para poder agotar toda la capacidad del canal, es necesario en este caso que las frecuencias portadoras sean conmutadas dentro de 40 \mus aproximadamente, debiendo mantenerse durante el ajuste de la frecuencia y durante el intervalo de modulación la desviación máxima admisible de la frecuencia media.

Con los circuitos de regulación de fases descritos anteriormente apenas se pueden cumplir estos requerimientos, de manera que, en la práctica, normalmente se utiliza el llamado procedimiento de división ciega, en el que, como se muestra en la figura 5, después de la transmisión de datos dentro de una división de tiempo, se utiliza respectivamente, la otra división de tiempo para la conmutación de la frecuencia portadora f_{out}. La frecuencia de regulación del circuito regulador de las fases se puede mantener, por lo tanto, baja, para que durante el intervalo de la modulación, cuando el bucle de regulación está abierto, no se produzca ninguna modificación perturbadora de la tensión de salida u_{f} del filtro de bucles y, por lo tanto, de la frecuencia portadora ajustada f_{out}. En cambio, es un inconveniente que en el procedimiento de división ciega, solamente se utiliza la mitad de la capacidad del canal existente.

Por lo tanto, la presente invención tiene el cometido de crear un circuito de regulación de fases mejorado, en el que las frecuencias portadoras generadas, con el bucle de regulación cerrado, son conmutables más rápidamente y las frecuencias portadoras ajustadas presentan una estabilidad elevada con el circuito de regulación abierto, dentro de intervalos de modulación. Además, se indica un procedimiento para el funcionamiento de este circuito regulador de fases para el funcionamiento de este circuito regulador de fases que, empleado en aparatos de comunicaciones, como estaciones fijas o estaciones móviles de un sistema DECT, debe permitir el agotamiento total de las capacidades existentes del sistema.

La solución de este cometido se consigue con un circuito regulador de fases según la reivindicación 1, con un procedimiento para el funcionamiento de este circuito regulador de fases según la reivindicación 10 y con un aparato de comunicaciones según la reivindicación 15. Las configuraciones ventajosas de la invención están indicadas en otras reivindicaciones.

El circuito regulador de fases presenta un oscilador de seguimiento, cuya señal de salida f_{out}, que se puede modular cuando el circuito de regulación está abierto, es comparada en un detector de fases con una señal de referencia f_{ref}, cuya señal de salida u\varphi puede ser alimentada a través de un conmutador que sirve para la apertura del circuito regulador así como a través de un filtro de bucles a una primera entrada del oscilador de seguimiento.

Según la invención, está prevista una unidad de compensación, desde la que se puede alimentar al filtro de bucles o al oscilador de seguimiento una señal de compensación, una corriente o una tensión, a través de las cuales se pueden compensar los desplazamientos de la señal que se producen cuando el circuito de regulación está abierto.

Para el control del circuito regulador de fases se genera desde una unidad de control una señal de control, por medio de la cual se pueden sincronizar entre sí la unidad de compensación, el conmutador así como una unidad de modulación que está conectada con la primera o con una segunda entrada del oscilador de seguimiento, de tal manera que el circuito regulador se abre durante el periodo de tiempo del intervalo de la modulación y se compensan los desplazamientos de las señales que se producen por medio de la señal de compensación.

La señal de compensación, que sirve para la igualación o compensación inmediatas de corrientes de fuga, que aparecen en el filtro de bucles,

a)

es alimentada a la entrada o a un componente del filtro de bucles, o

b)

es alimentada a una primera fase de adición, que está conectada con la primera entrada del oscilador de seguimiento, en la que se sumen la señal de compensación y la señal de salida u_{f} del filtro de bucles, o

c)

se alimenta a una segunda fase de adición, que está conectada con la segunda entrada del oscilador de seguimiento, en la que se suman la señal de compensación y la señal de salida de la unidad de modulación.

La señal de compensación es con preferencia una tensión que se modifica linealmente, que es generada, bajo el control de la unidad de control, por medio de un generador de rampas, previsto en la unidad de compensación, durante el intervalo de modulación y que es alimentada al filtro de bucles o al oscilador de seguimiento, dado el caso, a través de un condensador.

La inclinación empinada de la tensión que se modifica linealmente, cedida por el generador de rampas, se puede ajustar con preferencia por medio de una señal de ajuste, cuyo valor óptimo se puede determinar fácilmente en un procedimiento de sintonización que se puede realizar rápidamente.

El generador de rampas se realiza de una manera ventajosa con un circuito puente, que está formado, por ejemplo, con la ayuda de cuatro resistencias de la misma magnitud con dos derivaciones del puente, cuya conexión superior está conectada a través de un primer condensador, conectado en paralelo a un primer conmutador, con una tensión de funcionamiento, cuya conexión inferior está conectada con masa a través de un segundo condensador, que está conectado en paralelo a un segundo conmutador, cuya primera conexión media está conectada con la tensión de ajuste y cuya segunda conexión media, en la que se forma la tensión que se modifica linealmente, está conectada con la salida del generador de rampas, pudiendo abrirse los dos conmutadores por medio de la unidad de control durante el intervalo de la modulación.

En una configuración preferida, el circuito regulador de fases está provisto adicionalmente con una unidad de compensación de la temperatura, que presenta un sensor de temperatura, que es adecuado para la cesión de una tensión de corrección que sirve para la compensación de las influencias de la temperatura, que se suma con preferencia en una tercera fase de adición con la tensión de ajuste y se alimenta al generador de rampas.

El circuito regulador de fases según la invención, especialmente su filtro de bucles, se puede configurar, por lo tanto, de tal forma que, cuando el bucle de regulación está cerrado, se pueden conmutar más rápidamente las frecuencias portadoras generadas, sin que se produzcan desplazamientos perturbadores de la frecuencia portadora ajustada, con el bucle de regulación abierto, dentro de un intervalo de modulación. El circuito regulador de fases está constituido, además, de forma sencilla, y se puede ajustar de una manera óptima dentro de un proceso de sintonización corto.

Por lo tanto, los circuitos reguladores de fases según la invención se pueden emplear de una manera ventajosa en aparatos de sistemas de comunicaciones, especialmente en sistemas de comunicaciones de radio móvil o sin hilos, como el sistema DECT, en los que deben conmutarse rápidamente frecuencias portadoras a modular, para poder agotar totalmente la capacidad del sistema.

A continuación se explica en detalle la invención con la ayuda de dibujos. En este caso:

La figura 1 muestra un circuito regulador de fases conocido con un oscilador de seguimiento, un detector de fases, un filtro de bucles así como con una unidad de modulación y un conmutador controlado por una unidad de control, por medio del cual se puede abrir en cada caso el circuito de regulación durante el periodo de un intervalo de modulación.

La figura 2 muestra conmutaciones de frecuencias portadoras con la utilización de todas las divisiones de tiempo existentes en una estación fija que trabaja según las Especificaciones DECT.

La figura 3 muestra los procesos de conmutación y la modulación de la señal portadora en las primeras cuatro divisiones de tiempo de la representación de la figura 2.

La figura 4 muestra conmutaciones de frecuencias portadoras, que se realizan durante divisiones de tiempo que no se pueden utilizar ya, por lo tanto, para la transmisión de datos.

La figura 5 muestra los procesos de conmutación y la modulación de la señal portadora en las primeras cuatro divisiones de tiempo de la representación de la figura 4.

La figura 6 muestra la arquitectura del protocolo del sistema DECT.

La figura 7 muestra un circuito regulador de fases según la invención con una unidad de compensación, cuya señal de salida es alimentada al filtro de bucles del circuito regulador de fases.

La figura 8 muestra la unidad de compensación de la figura 7 en una configuración preferida.

La figura 9 muestra la unidad de compensación de la figura 7 en otra configuración preferida, con un generador de rampas que sirve para la generación de una tensión que se modifica linealmente.

La figura 10 muestra un circuito regulador de fases según la invención con una unidad de compensación, cuya señal de salida se puede alimentar a una primera fase de adición, que está conectada con la primera entrada del oscilador de seguimiento, en la que se suman la señal de compensación y la señal de salida del filtro de bucles.

La figura 11 muestra un circuito regulador de fases según la invención con una unidad de compensación, cuya señal de salida se puede alimentar a una segunda fase de adición, que está conectada con la segunda entrada del oscilador de seguimiento, en la que se suman la señal de compensación y la señal de salida de la unidad de modulación.

La figura 12 muestra una configuración preferida del generador de rampas de la figura 9.

La figura 13 muestra una unidad de compensación de la temperatura, que sirve para la generación de una señal de corrección, y

La figura 14 muestra la unidad de compensación de la temperatura de la figura 13, cuya señal de salida digital s_{tc} se suma con una señal de ajuste digital s_{adj}.

La figura 1 muestra el circuito regulador de fases PLL descrito al principio, que presenta un oscilador de seguimiento VCO, un detector de fases PD, un filtro de bucles LF y un divisor de frecuencia DIV que sirve para la multiplicación de la frecuencia. El circuito regulador se puede separar también por medio de un conmutador SW, que está dispuesto entre el detector de fases PD y el filtro de bucles LF, que puede ser controlado por una unidad de control CU, de tal manera que el circuito de regulación se puede abrir durante intervalos, en los que se alimenta una señal de modulación s_{m} al oscilador de seguimiento VCO desde un modulador M.

El detector de fases PD, que presenta un factor de amplificación k\varphi, proporciona una señal de salida u\varphi, que depende del desplazamiento de las fases \varphi entre la señal de salida u_{out} del oscilador de seguimiento VCO y la señal de salida u_{ref} de un oscilador de referencia y que es alimentada a través del conmutador SW a la entrada in_{LF} del filtro de bucles LF. El oscilador de seguimiento VCO, que presenta un factor de amplificación k_{f} y una frecuencia media f_{0}, oscila con una frecuencia f_{out}, que es determinada a través de la tensión u_{f}, en la salida del filtro de bucles LF. Por lo tanto, cuando el circuito de regulación está cerrado, la frecuencia f_{out} del oscilador de seguimiento VCO seguirá siempre, la frecuencia del oscilador de referencia. En cambio, después de la apertura del conmutador SW, la frecuencia f_{out} del oscilador de seguimiento VCO, independientemente de las señales de salida u_{out}, u_{ref}, del oscilador de seguimiento VCO y del oscilador de referencia, sigue exclusivamente el desarrollo de la tensión u_{f} en la salida del filtro de bucles LF.

La tensión u_{f} se mantiene suficientemente estable a través de las capacidades que están presentes en el filtro de bucles LF durante el intervalo de modulación, si la frecuencia de regulación del circuito regulador de fases es suficientemente baja y el intervalo de la modulación es suficientemente corto. En cambio, en circuitos reguladores de fases, que están diseñados para una frecuencia de regulación alta y que están provistos, por lo tanto, con capacidades pequeñas en el filtro de bucles, se produce durante el intervalo de la modulación una modificación clara de la tensión u_{f} en la salida del filtro de bucles LF, de manera que la frecuencia ajustada f_{out} se modifica en una medida considerable dentro del intervalo de la modulación y se pueden plantear problemas de transmisión.

Por lo tanto, tales circuitos reguladores de fases no están en condiciones de cumplir los requerimientos de los sistemas modernos de comunicaciones que prescriben, por una parte, una conmutación muy rápida de las frecuencias portadoras y, por otra parte, una alta estabilidad de las frecuencias portadoras ajustadas durante los intervalos de modulación.

La figura 2 muestra la conmutación de frecuencias portadoras con la utilización de todas las divisiones de tiempo existentes en un sistema DECT (Digital Enhanced Cordless Telecommunication) (ver [6], páginas 107 y 108).

Según el modelo de referencia DECT mostrado en la figura 6 (ver [6], página 123), la capa física es responsable de la realización de canales de transmisión a través del medio de radio, que es utilizado normalmente al mismo tiempo por muchas estaciones móviles. Las interferencias entre las estaciones fijas y móviles de comunicación son evitadas en gran medida a través de una utilización organizada de forma descentralizada de las dimensiones disponibles: lugar, tiempo y frecuencia. Como se ha descrito al principio, en los sistemas DECT, se aplica el procedimiento TDMA con relación a la dimensión de tiempo y se aplica el procedimiento FDMA con relación a la dimensión de la frecuencia.

A partir de la figura 3 se deduce que, en el caso de aplicación de estos procedimientos, el tiempo para la conmutación de la frecuencia portadora entre dos divisiones de tiempos consecutivas es muy corto con relación a la longitud de las divisiones de tiempo, durante las cuales se pueden mantener estables las frecuencias portadoras ajustadas.

Puesto que los circuitos reguladores de fases conocidos no pueden cumplir los requerimientos de tiempos de conmutación cortos y estabilidad simultánea de la frecuencia portadora ajustada dentro de intervalos de modulación relativamente largos, se aplica con frecuencia el llamado procedimiento de división ciega, en el que, como se muestra en la figura 4, se utilizan divisiones de tiempo de forma alterna para la transmisión de datos y para la conmutación de la frecuencia. Como se muestra, por ejemplo, en la figura 5, se transmiten datos dentro de las divisiones de tiempo de número par, mientras que se utilizan las divisiones de tiempo de número impar para la conmutación de las frecuencias portadoras.

De una manera alternativa, también es posible el empleo de dos unidades de alta frecuencia, por medio de las cuales se ajustan de una manera alterna las frecuencias portadoras. Sin embargo, en esta solución se produce un gasto de fabricación claramente más elevado.

La figura 7 muestra un circuito regulador de fases según la invención, que presenta una unidad de compensación CMP, que sirve para la generación de una señal de compensación s_{cmp}, a través de la cual se pueden compensar los desplazamientos de las señales que aparecen cuando el circuito de regulación está abierto. La señal de compensación s_{cmp} es emitida al filtro de bucles LF, con preferencia a su entrada in_{LF} o a un componente de filtro que está contenido en ella. Por ejemplo, se alimenta la señal de compensación s_{cmp} a un condensador de filtro, para compensar las pérdidas de carga, que se producen durante el intervalo de la modulación.

Para la compensación de pérdidas de carga, se alimenta al filtro de bucles LF con preferencia una corriente constante i_{cmp}, que estabiliza la señal de salida u_{f} del filtro de bucles LF. Como se describe a continuación, en una configuración de la invención, se genera a tal fin una tensión que se modifica linealmente, que se aplica a un condensador C_{cmp}, que emite a continuación una corriente constante al filtro de bucles LF (ver la figura 9).

La unidad de compensación CMP es sincronizada con la unidad de modulación M, que está conectada con la primera o con una segunda entrada in_{tune}, in_{mod} del oscilador de seguimiento VCO, y con el conmutador SW por medio de una señal de control s_{cu}, emitida por la unidad de control CU, que presenta flancos que indican el desarrollo de los intervalos de modulación. A la unidad de compensación CMP es alimentada, además, una tensión de referencia v_{ref} así como una tensión de ajuste v_{adj}, por medio de la cual se puede adaptar la señal de compensación s_{cmp} de acuerdo con los desplazamientos de las señales, que se producen en el circuito, o bien de acuerdo con las corrientes de fuga que provocan los desplazamientos de las señales.

La sintonización del circuito se puede realizar de una manera sencilla después de su fabricación o montaje en un aparato con la ayuda de pocas mediciones, por medio de las cuales se verifica la estabilidad de la señal de salida u_{f} del filtro de bucles LF o con preferencia la estabilidad de las señales portadoras f_{out} ajustadas con el bucle de regulación abierto.

\newpage

Como se muestra en las figuras 10 y 11, la señal de compensación s_{cmp} se puede superponer también a la señal de salida u_{f} del filtro de bucles LF o a la señal de salida s_{m} del modulador M.

En la disposición de circuito de la figura 10 está prevista a tal fin una primera fase de adición ADD1, que está conectada con la primera entrada in_{tune} del oscilador de seguimiento VCO, en la que se suman la señal de compensación s_{cmp} y la señal de salida u_{f} del filtro de bucles LF. Con preferencia, la fase de adición ADD1 está constituida por una red de resistencia, a la que se alimentan la señal de salida u_{f}, del filtro de bucles LF y una corriente de compensación i_{cmp}, que se emite, por ejemplo, desde el condensador C_{cmp} mostrado en la figura 9, al que se alimenta la tensión de salida u_{cmp} del generador de rampas RG.

En la disposición de circuito de la figura 11 está prevista una segunda fase de adición ADD2, que está conectada con la segunda entrada in_{mod} del oscilador de seguimiento VCO, en la que se suman la señal de compensación s_{cmp}, con preferencia la señal de compensación u_{cmp} emitida por el generador de rampas RG, y la señal de salida s_{m} de la unidad de modulación M.

La primera entrada in_{tune}, a través de la cual se pueden ajustar las frecuencias portadoras f_{c}, y la segunda entrada in_{mod} del oscilador de seguimiento VCO, a través de la cual se pueden modular las frecuencias portadoras f_{c} ajustadas, presentan en este caso diferentes inclinaciones empinadas, de manera que se puede adaptar de una manera correspondiente la señal de compensación s_{cmp}.Si la señal de salida s_{m} de la unidad de modulación M es alimentada a la primera entrada in_{tune} del oscilador de seguimiento VCO, entonces hay que reducirla de manera correspondiente.

Las figuras 8 y 9 muestran la estructura de unidades de compensación CMP1, CMP2, que son adecuadas para la emisión de señales de compensación s_{cmp}, tensiones o corrientes.

En la unidad de compensación CMP1 mostrada en la figura 8 se alimenta una señal de ajuste digital s_{adj} a un convertidor digital/analógico D/A1, que alimenta una tensión de ajuste V_{adj} correspondiente a través de un conmutador SW_{CMP}, que puede ser controlado por la unidad de control CU, a la entrada de control de una resistencia variable R_{var}, que está conectada con una tensión de referencia V_{ref}. La resistencia variable R_{var} se puede ajustar en este caso a un valor predeterminado o se puede modificar durante el intervalo de modulación de acuerdo con una curva establecida de la resistencia.

En la unidad de compensación CMP2 mostrada en la figura 9, se alimenta la tensión de ajuste V_{adj}, emitida por el convertidor digital/analógico D/A1, a un generador de rampas RG que, después de la recepción de una señal de control s_{cu} correspondiente, genera una tensión u_{cmp} variable linealmente y que forma el desarrollo de una rampa, que es alimentada a un condensador C_{cmp}, que está conectado con el filtro de bucles LF o con la primera fase de adición ADD1, o a la segunda fase de adición ADD2.

La tensión u_{cmp}, que se modifica linealmente, provoca en el condensador c_{cmp} una corriente constante, a través de la cual se compensan las corrientes de fuga que se producen en el filtro de bucles LF.

Si se suma la tensión u_{cmp}, que se modifica linealmente, en la segunda fase de adición ADD2 con la señal de salida s_{m} de la unidad de modulación M, entonces se produce una estabilización de la señal portadora f_{c} ajustada a través de una modificación correspondiente de la tensión en la segunda entrada in_{mod} del oscilador de seguimiento VCO.

La inclinación empinada de la tensión u_{cmp}, que se modifica linealmente, generada por el generador de rampas RG, se puede ajustar por medio de la señal de ajuste s_{adj}, para que se puedan compensar de forma precisa todos los eventuales desplazamientos de la señal.

La figura 12 muestra el generador de rampas RG de la figura 9 en una configuración preferida. El generador de rampas RG mostrado presenta un circuito puente con una primera derivación del puente, que está formada por dos resistencias R1, R2, y con una segunda derivación de puente, que está formada por otras dos resistencias R3, R4, que están conectadas entre sí en sus extremos y forman allí una conexión inferior y una conexión superior. La conexión superior está conectada a través de un primer condensador C_{R1}, con la tensión de funcionamiento V_{ref} y la conexión inferior está conectada a través de un segundo condensador C_{R2} con masa. El generador de rampas RG mostrado en la figura 12 está en condiciones de generar señales de compensación s_{cmp}, que ascienden linealmente o que descienden linealmente. El circuito se puede constituir de forma simplificada, cuando se lleva a cabo la modificación, respectivamente en este sentido.

A la conexión central de la primera derivación de puente R1, R2 se alimenta la tensión de ajuste V_{adj}, mientras que la conexión central de la segunda derivación de puente, en la que se forma la tensión u_{cmp}, que se modifica linealmente, está conectada con la salida out_{R} del generador de rampas RG.

En paralelo con cada condensador C_{R1}, C_{R2} está conectado en cada caso un conmutador electrónico T_{R1}, T_{R2}, que permite descargar, en caso necesario, el condensador C_{R1}, C_{R2} correspondiente. Con este fin, se pueden alimentar a las entradas de control de los conmutadores T_{R1}, T_{R2}, a través de la resistencia R6 o bien a través de un inversor INV y una resistencia R5 la señal de control s_{cu} desde la unidad de control CU, a través de cuya señal se abren los conmutadores T_{R1}, T_{R2}, respectivamente, durante el periodo de los intervalos de modulación y se cierran de nuevo a continuación.

Si las resistencias de puente R1, R2, R3, R4 presentan el mismo valor, entonces el circuito funciona de la siguiente manera:

Fuera del tiempo de los intervalos de modulación, los conmutadores T_{R1}, T_{R2} están cerrados, de manera que en la toma central de la segunda derivación de puente R3, R4 aparece siempre la mitad de la tensión de referencia V_{ref}/2. Por lo tanto, se evita una influencia de los procesos dentro del circuito regulador de fases cerrado en este momento.

Después de la apertura de los conmutadores T_{R1}, T_{R2} se cargan los condensadores C_{R1}, C_{R2} en función de la tensión de ajuste V_{adj} aplicada. En este caso, se puede ver fácilmente que los condensadores C_{R1}, C_{R2} se cargan simétricamente, con tal que la tensión de ajuste V_{adj}, alimentada a la conexión media de la primera derivación del puente R1, R2, presente la mitad del valor de la tensión de referencia V_{ref} (V_{adj} = V_{ref}/2). Por medio de una modificación de la tensión de ajuste V_{adj} hacia el potencial cero o hacia el valor de la tensión de referencia V_{ref} se desequilibra el puente, de manera que los condensadores C_{R1}, C_{R2} son cargados asimétricamente y, por lo tanto, aparece en la conexión media de la segunda derivación de puente R3, R4 una tensión de salida u_{cmp} que asciende linealmente o que desciende linealmente, por medio de la cual se pueden corregir los desplazamientos de las señales en el circuito regulador de la corriente abierto.

La sintonización del circuito o bien la determinación del valor óptimo de la tensión de ajuste V_{adj}, se llevan a cabo, dado el caso, después del montaje en un aparato, con preferencia, a una temperatura de funcionamiento media previsible. Sin embargo, debido a influencias externas durante la utilización posterior de estos aparatos pueden aparecer temperaturas de servicio, que se desvían en gran medida de los valores medios. Para evitar sintonizaciones repetidas del aparato, que son necesarias, dado el caso, cuando se modifican las condiciones de servicio de los aparatos, se provee el circuito regulador de fases en una configuración preferida con una unidad de compensación de la temperatura TCMP, que mide la temperatura de servicio del circuito por medio de un sensor de temperatura TS.

En función de la temperatura medida, la unidad de compensación de la temperatura TCMP forma una tensión de corrección V_{tc}, que, como se muestra en la figura 13, se suma, por ejemplo, en una tercera fase de adición ADD3 con la tensión de ajuste V_{adj} y se alimenta al generador de rampas RG.

En la disposición de circuito mostrada en la figura 13, el sensor de temperatura TS está conectado con un termómetro digital DTM, cuya señal de salida digital se puede alimentar a un convertidor de código ROM. En el convertidor de código ROM están depositados valores de corrección, que corresponden a los valores de medición que aparecen y que son convertidos en un segundo convertidor digital/analógico D/A2 a la tensión de corrección V_{tc}.

La figura 14 muestra la unidad de compensación de la temperatura TCMP de la figura 13, cuya señal de salida digital s_{tc} es sumada con una señal de ajuste digital s_{tc} en una fase de adición ADD3'. En la salida de la fase de adición ADD3' se emite, por lo tanto, una señal de ajuste digital corregida s'_{adj}, que es convertida en el convertidor digital/analógico siguiente D/A1 a la tensión de ajuste V_{adj}.

El circuito regulador de fases según la invención ha sido descrito y representado en una configuración preferida. Sin embargo, con la ayuda de las enseñanzas según la invención se pueden realizar otras múltiples configuraciones técnicas del circuito regulador de fases. Por ejemplo, para la generación de la señal de compensación s_{cmp}, se puede seleccionar otra estructura de los circuitos descritos. La curva de la señal de compensación s_{cmp} se puede establecer, además, de acuerdo con software, para que se pueda generar la tensión u_{cmp} variable linealmente en la salida de un convertidor digital/analógico.

El procesamiento de las señales digitales, por ejemplo la suma de la señal de salida s_{tc} de la unidad de compensación de la temperatura RCMP con una señal de ajuste digital s_{adj} se realiza con preferencia de forma centralizada, de manera que las fases de adición ADD3' respectivas se pueden realizar también de acuerdo con el software.

Los circuitos reguladores de fases según la invención se pueden emplear de una manera ventajosa en aparatos de sistemas de comunicaciones, especialmente redes de comunicaciones sin hilos o por cable, por ejemplo en fases de modulación de estaciones fijas o móviles.

Relación de la literatura

[1] U. Tietze, CH. Schenk, Halbleiter-Schaltungstechnik, 11ª edición, 1ª reimpresión, Springer-Verlag, Heidelberg 1999.

[2] Richard C. Dorf, THE ELECTRICAL ENGINEERING HANDBOOK, CRC Press LLC, Boca Raton 1997.

[3] Roland Best, Theorie und Anwendungen des Phase-locked Loops, 5ª edición, AT Verlag, Aarau 1993.

[4] Jerry D. Gibson, THE COMUNICATIONS HANDBOOK, CRC PRESS, Boca Raton 1997.

[5] WO 94/10747

[6] B. Walke, Mobilfunknetze und ihre Protokolle, Vol. 2, Teubner Verlag, Stuttgart 2000.

Claims (15)

1. Circuito regulador de fases con un oscilador de seguimiento (VCO), cuya señal de salida (f_{out}), que es modulable cuando el circuito de regulación está abierto, es comparada en un detector de fases (PD) con una señal de referencia (f_{ref}), cuya señal de salida u\varphi puede ser alimentada a través de un conmutador (SW), que sirve para la apertura del circuito de regulación, y a través de un filtro de bucles (LF) a una primera entrada (in_{tune}) del oscilador de seguimiento (VCO), caracterizado porque está prevista una unidad de compensación (CMP), desde la que se puede alimentar al filtro de bucles (LF) o a la primera o a una segunda entrada (in_{tune}, in_{mod}) del oscilador de seguimiento (VCO) una señal de compensación (s_{cmp}) cuando el circuito de regulación está abierto, a través de la cual se pueden compensar las desviaciones de la señal que se producen cuando el circuito de regulación está abierto.

2. Circuito regulador de fases según la reivindicación 1, caracterizado porque está prevista una unidad de control (CU), que sirve para la emisión de una señal de control (s_{cu}), por medio de la cual se pueden sincronizar entre sí la unidad de compensación (CMP), el conmutador (SW) así como una unidad de modulación (M), que está conectada con la primera o la segunda entrada (in_{tune}, in_{mod}) del oscilador de seguimiento (VCO), de tal manera que el circuito de regulación se abre durante el tiempo del intervalo de modulación y se compensan las desviaciones de la señal que se producen por medio de la señal de compensación (s_{cmp}).

3. Circuito regulador de fases según la reivindicación 2, caracterizado porque

a)

la señal de compensación (s_{cmp}) o bien una corriente de compensación (i_{cmp}) pueden ser alimentadas a la entrada (in_{LF}) del filtro de bucles (LF) o a un módulo de filtro del filtro de bucles (LF), o

b)

porque está prevista una primera fase de adición (ADD1), conectada con la primera entrada (in_{tune}) del oscilador de seguimiento (VCO), a la que se puede alimentar la señal de compensación (s_{cmp}), o bien una corriente de compensación (i_{cmp}) y la señal de salida (u_{f}), del filtro de bucles (LF) para la formación de la suma, o

c)

porque está prevista una segunda fase de adición (ADD2), conectada con la segunda entrada (in_{mod}) del oscilador de seguimiento (VCO), en la que se pueden sumar la señal de compensación (s_{cmp}) o bien una tensión de compensación (u_{cmp}) y la señal de salida (s_{m}) de la unidad de modulación (M).

4. Circuito regulador de fases según la reivindicación 1, 2 ó 3, caracterizado porque la señal de compensación (s_{cmp}) es una tensión (u_{cmp}) que se modifica linealmente, que es generada, controlada por la unidad de control (CU), por medio de un generador de rampas (RG), previsto en la unidad de compensación (CMP), durante el intervalo de modulación.

5. Circuito regulador de fases según la reivindicación 4, caracterizado porque la inclinación empinada de la tensión (u_{cmp}), que se modifica linealmente, emitida por el generador de rampas (RG), se puede ajustar por medio de una señal de ajuste (s_{adj}), que se puede convertir, dado el caso, con la ayuda de un primer convertidor digital/analógico (D/A1) en una tensión de ajuste (V_{adj}).

6. Circuito regulador de fases según una de las reivindicaciones 1 a 5, caracterizado porque el generador de rampas (RG) presenta un circuito puente (R1, R2, R3, R4), cuya conexión superior está conectada a través de un primer condensador (C_{R1}), conectado en paralelo a un primer conmutador (T_{R1}), con una tensión de funcionamiento, cuya conexión inferior está conectada con masa a través de un segundo condensador (C_{R2}), que está conectado en paralelo a un segundo conmutador (T_{R2}), cuya primera conexión media está conectada con la tensión de ajuste (V_{adj}), y cuya segunda conexión media, en la que se forma la tensión (u_{cmp}), que se modifica linealmente, está conectada con la salida (out_{R}), del generador de rampas (RG), pudiendo abrirse los dos conmutadores (T_{R1}), (T_{R1}), por medio de la unidad de control (CU) durante el intervalo de la modulación.

7. Circuito regulador de fases según la reivindicación 5 ó 6, caracterizado porque está prevista una unidad de compensación de la temperatura (TCMP), que presenta un sensor de temperatura (TS), que es adecuado para la cesión de una tensión de corrección (V_{tc}) de señal de corrección analógica o digital, que sirve para la compensación de las influencias de la temperatura, que se suma en una tercera fase de adición (ADD3) con la tensión de ajuste (V_{adj}) y se alimenta al generador de rampas (RG).

8. Circuito regulador de fases según una de las reivindicaciones 5 a 7, caracterizado porque el sensor de temperatura (TS) está conectado con un termómetro digital (DTM), cuya señal de salida se puede alimentar a un convertidor de código (ROM), y en el que se puede leer un valor de corrección (s_{tc}) correspondiente, que se suma, dado el caso, después de la conversión digital / analógica con la señal de ajuste (s_{adj}).

9. Circuito regulador de fases según una de las reivindicaciones 4 a 8, caracterizado porque la tensión (u_{cmp}) que se modifica linealmente es aplicada a un condensador (C_{cmp}), desde el que se emite la corriente de compensación (i_{cmp}).

10. Procedimiento para el funcionamiento del circuito regulador de fases según una de las reivindicaciones 1 a 9, caracterizado porque está prevista una unidad de compensación (CMP), que alimenta al filtro de bucles (LF) o a la primera o segunda entrada (in_{tune}, in_{mod}) del oscilador de seguimiento (VCO) del circuito regulador de fases una señal de compensación (s_{cmp}) cuando el circuito de regulación está abierto, a través de la cual se compensan las desviaciones de la señal que se producen cuando el circuito de regulación está abierto.

11. Procedimiento según la reivindicación 10, caracterizado porque

a)

la señal de compensación (s_{cmp}) es alimentada a la entrada (in_{LF}) del filtro de bucles (LF) o a un módulo de filtro del filtro de bucles (LF), o

b)

porque está prevista una primera fase de adición (ADD1) conectada con la primera entrada (in_{tune}) del oscilador de seguimiento (VCO), en la que se suman la señal de compensación (s_{cmp}) y la señal de salida (u_{f}) del filtro de bucles (LF), o

c)

porque está prevista una segunda fase de adición (ADD2) conectada con la segunda entrada (in_{mod}) del oscilador de seguimiento (VCO), en la que se suman la señal de compensación (s_{cmp}) y la señal de salida (s_{m}) de la unidad de modulación (M).

12. Procedimiento según la reivindicación 10 u 11, caracterizado porque la señal de compensación (s_{cmp}) se forma por medio de un generador de rampas (RG), que genera, en función de una señal de control (s_{cu}) emitida por la unidad de control (CU), durante los intervalos de modulación, una tensión (s_{cmp}) que se modifica linealmente, cuya inclinación empinada se ajusta por medio de una señal de ajuste (s_{adj}), que es convertida, dado el caso, con la ayuda de un primer convertidor digital/ analógico (D/A1) en una tensión de ajuste (V_{adj}).

13. Procedimiento según la reivindicación 10, 11 ó 12, caracterizado porque está prevista una unidad de compensación de la temperatura (TCMP) provista con un sensor de temperatura (TS), que emite una tensión de corrección (V_{tc}), que sirve para la compensación de las influencias de la temperatura, que se suma en una tercera fase de adición (ADD3) con la señal de ajuste (V_{adj}) y se alimenta al generador de rampas (RG).

14. Procedimiento según la reivindicación 10, 11, 12 ó 13, caracterizado porque por medio de la señal de compensación (s_{cmp}) se igualan o compensan las corrientes de fuga que aparecen en el filtro de bucles (LF).

15. Aparato de comunicaciones, especialmente una estación fija que trabaja con varias frecuencias portadoras, para sistemas de comunicaciones de radio móvil o sin hilos, como el sistema ECT, con un circuito regulador de fases según una de las reivindicaciones 1 a 9.