ES2228645T3 - Utilizacionde una memoria sdram como memoria de almacenamiento temporal de correccion y de pista en circuitos integrados frontales de dispositivos de grabacion o reproduccion. - Google Patents
Utilizacionde una memoria sdram como memoria de almacenamiento temporal de correccion y de pista en circuitos integrados frontales de dispositivos de grabacion o reproduccion.Info
- Publication number
- ES2228645T3 ES2228645T3 ES00985157T ES00985157T ES2228645T3 ES 2228645 T3 ES2228645 T3 ES 2228645T3 ES 00985157 T ES00985157 T ES 00985157T ES 00985157 T ES00985157 T ES 00985157T ES 2228645 T3 ES2228645 T3 ES 2228645T3
- Authority
- ES
- Spain
- Prior art keywords
- sdram
- data
- sdr
- memory
- correction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1866—Error detection or correction; Testing, e.g. of drop-outs by interleaving
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0656—Data buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Human Computer Interaction (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Optical Recording Or Reproduction (AREA)
- Error Detection And Correction (AREA)
- Management Or Editing Of Information On Record Carriers (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Abstract
Dispositivo de grabación o reproducción óptico con un tampón de pista y un controlador de tampón de pista para la transferencia de datos a alta velocidad, caracterizado porque se utiliza una memoria SDRAM (SDR) construida en torno a dos bancos de memoria a los que se accede mediante la técnica ¿pipeline¿, cambiando de banco en cada acceso, como medio de almacenamiento para la corrección y el almacenamiento temporal de pistas, y los datos a almacenar en dicha SDRAM (SDR) o a leer de dicha SDRAM (SDR) están organizados en ráfagas mediante un controlador de memoria (MC) para acelerar el tráfico de la SDRAM (SDR).
Description
Utilización de una memoria SDRAM como memoria de
almacenamiento temporal de corrección y de pista en circuitos
integrados frontales de dispositivos de grabación o reproducción
ópticos.
La presente invención hace referencia a un método
y a una disposición para utilización de una memoria SDRAM como
almacenamiento para corrección y el almacenamiento temporal (tampón)
de pistas en circuitos integrados frontales de dispositivos ópticos
de grabación o reproducción, y más especialmente a un método para
el uso de una memoria SDRAM como medio de almacenamiento para la
corrección y el almacenamiento temporal de pistas en circuitos
integrados frontales de DVD, que también se puede utilizar para
aplicaciones de CD.
Un dispositivo óptico convencional para la
grabación o reproducción incluye una memoria SRAM o DRAM para la
corrección y el almacenamiento temporal de pistas en circuitos
integrados frontales de dispositivos ópticos de grabación o
reproducción.
La SDRAM se construye en torno a dos bancos de
memoria a los que se accede mediante una lógica particular de
direccionamiento que utiliza la tecnología "pipeline". En
contraste con el direccionamiento ordinario DRAMS, puede efectuarse
en paralelo con la operación de datos y, dependiendo del modo
seleccionado, se ejecuta una ráfaga de ubicaciones consecutivas.
Esto acelera la velocidad drásticamente en comparación con la DRAM
ordinaria pero, por otra parte, precisa de un almacenamiento
temporal adicional y de un control del direccionamiento.
SDRAM es el acrónimo de DRAM síncrona y se
refiere a una tecnología DRAM que utiliza un reloj para sincronizar
la entrada y salida de señal en un chip de memoria. El reloj se
genera en el circuito integrado de control y se obtiene a partir
del reloj del sistema, por lo que la hora de los chips de memoria y
la hora del circuito integrado de control están sincronizadas. Los
flujos de datos de almacenamiento, corrección y almacenamiento
temporal de pistas en los circuitos integrados frontales de
dispositivos ópticos de grabación o reproducción se originan a
partir de diversas modalidades diferentes, flujos de datos
asíncronos, y no están diseñados de forma que puedan gestionarse
directamente en una SDRAM porque carece de una estructura de ráfagas
definida, así como de una velocidad constante como la que se
utiliza normalmente en aplicaciones informáticas. Por lo tanto, es
necesaria una adaptación de los flujos para el uso de la SDRAM.
El documento
GB-A-2321334 describe un
decodificador de sistema para la transferencia de datos a alta
velocidad con tampón de pista para un reproductor de discos
ópticos. Dicho decodificador de sistema incluye una memoria tampón
de pistas, una primera memoria FIFO para recibir datos
desencriptados y que se han sometido a un proceso de detección de
errores y para extraer los datos mediante una unidad de palabras
plurales, una segunda memoria FIFO para recibir los datos
procedentes de la memoria tampón de pistas y extraer los datos
mediante la unidad de palabras plurales y un controlador de tampón
de pista que escribe los datos en la primera memoria FIFO, en la
memoria tampón de pistas en modo página y que lee los datos
escritos en la memoria tampón de pistas en modo página para extraer
los datos leídos a la segunda memoria FIFO. La memoria tampón de
pistas incluye un área de datos en la que se escriben los datos
principales, un área de información de errores en la que se escribe
la información sobre errores correspondiente a los datos principales
y un área de microcomputador en la que un microcomputador del
aparato reproductor de discos ópticos escribe los datos.
Un objeto de la invención consiste en crear un
método que haga posible la utilización de una memoria SDRAM como
medio de almacenamiento para la corrección y el almacenamiento
temporal de pistas en circuitos integrados frontales de
dispositivos ópticos de grabación o reproducción.
Un circuito integrado frontal de un dispositivo
de grabación o reproducción óptico está diseñado para reconstruir
los datos procedentes de un disco óptico y realizar la comprobación
de errores; en algunas realizaciones, está prevista la corrección
de los errores encontrados y el almacenamiento de los datos para
compensar las fluctuaciones físicas de la unidad de lectura; esta
característica se denomina modo de tampón de pistas.
De acuerdo con un aspecto de la invención, los
datos que se van a almacenar o a leer se organizan en ráfagas
apropiadas para acelerar el tráfico de la SDRAM.
La SDRAM está construida en torno a dos bancos de
memoria a los que se accede mediante una lógica específica de
direccionamiento pipeline, y acelera drásticamente la velocidad en
comparación con la DRAM ordinaria. La mayoría de las ventajas que
implican estas características se alcanzan si la transferencia de
datos se efectúa en el sentido de la ráfaga y si se organiza en la
memoria de forma que el acceso pueda efectuarse en el modo
denominado "ping-pong", es decir cambiando de
banco en cada acceso.
Si el circuito integrado frontal incorpora una
memoria SDRAM externa, un interfaz deberá supervisar la
transferencia de datos desde y hacia la SDRAM externa y organizar
la SDRAM externa. Por lo tanto, las tareas varían dependiendo del
modo operativo:
- A)
- Deben gestionarse las cuatro tareas siguientes en el modo de tampón de pistas:
- A1)
- Almacenar los datos en bruto procedentes de los códigos Reed Solomon en la memoria SDRAM externa con ayuda de las señales de sincronización. Cuando el bloque REED-SOLOMON realiza las siguientes correcciones adicionales internas/externas después de que los datos hayan sido entregados por el tampón REED-SOLOMON, los datos de otro bloque ECC son enviados desde el interfaz del tampón REED-SOLOMON. Por lo tanto, el área debe ser igual de grande que dos bloques ECC.
- A2)
- Cuando el Reed Solomon envía los datos para su corrección, deberá llevarse a cabo la corrección de los datos en bruto almacenados. Dependiendo de cómo y cuándo el Reed Solomon facilite estos datos, el interfaz de la SDRAM externa tiene que acceder aleatoriamente a símbolos del bloque ECC, actualizarlos en función de los datos de corrección y volver a almacenarlos.
- A3)
- Cuando finaliza la tarea de corrección de un bloque ECC, se informa a una unidad de control de tampón de pista y esta comienza a leer los datos corregidos en el sentido de la ráfaga. Los símbolos deben desencriptarse bit a bit y debe llevarse a cabo la comprobación denominada EDC, que afecta a un control final de la redundancia correspondiente a sectores del flujo de datos; con posterioridad a un período de latencia fijo, los datos desencriptados se escriben de nuevo a través de la unidad de direccionamiento de la memoria SDRAM externa al área de la SDRAM denominada tampón de pista. Este área se encuentra dividida en sectores cuyo contenido, que significa la posición y la validez, está controlado por la unidad de control de tampón de pista.
- A4)
- A solicitud del interfaz "backend" o del microcontrolador interno, la unidad de control del tampón de pista solicita sectores para leerlos desde el área de tampón de pista hacia el tampón de salida. Para adaptar la velocidad de la SDRAM a la velocidad del "backend" se ha previsto un procedimiento de "handshake (sincronización inicial)" entre el interfaz "backend" y el interfaz de la SDRAM externa. El control, o los datos que van a enviarse, está a cargo del control de la unidad de tampón de pista.
- B)
- En una configuración REED-SOLOMON carente de memoria RAM, el control de la memoria puede utilizarse como un tampón para los datos en bruto y la máscara de compensación ("offset mask") enviados por la REED SALOMON antes de que el interfaz de backend pueda buscarlos de forma apropiada.
- C)
- En la denominada configuración "backward" compatible, el interfaz de la memoria SDRAM debe llevar a cabo las tareas A1 y A2 antes de enviar los datos a la sección del CI Frontales que lleva a cabo el desencriptado en el sentido del bit y el cálculo EDC de acuerdo con la primera parte de la tarea A3. Los datos corregidos y desencriptados se devuelven entonces al control de la memoria, que los pone a disposición del interfaz back-end, añadiendo el resultado de la corrección de errores al final de cada sector.
En el caso de los modos CD, la tarea A1 almacena
el flujo de bits de entrada en la memoria formada por dicha SDRAM.
Teniendo en cuenta que la corrección se lleva a cabo en el bloque
Reed Solomon, la tarea A2 ya no es necesaria. Las tareas A3 y A4 se
llevan a cabo como en el modo DVD, un modo en el que la unidad de
control del tampón de pistas modifica los datos en función de las
necesidades del CD.
Para llevar a cabo todas las tareas, el control
de tiempo y la memoria deben mantener los tampones para la
adaptación de las diferentes velocidades de los flujos de datos de
entrada y salida y el control del bus interno, que en una
configuración REED-SOLOMON que utiliza memoria RAM
está conectado al interfaz de la SDRAM que contiene los contadores
de dirección correspondientes a las diferentes tareas. En una
configuración REED-SOLOMON carente de RAM, el
control de tiempo y la memoria pueden organizar, a tiempo y de
forma ordenada, los flujos de datos de salida, para facilitar la
tarea del interfaz back-end.
En las siguientes secciones se asume el modo A;
para el resto de configuraciones, la transferencia de datos se
efectúa saltándose los bloques obsoletos.
La disposición de acuerdo con la invención
incluye los siguientes bloques:
Este bloque tiene que separar los datos de
paridad del flujo de datos que procede preferiblemente de un
tampón, enviándolo a la unidad de direccionamiento de la SDRAM. Una
vez calculados los datos de corrección, el byte de actualización y
la ubicación de la corrección deben enviarse a la unidad de
direccionamiento de la SDRAM, que debe llevar a cabo la corrección y
almacenar nuevamente el símbolo corregido.
Cuando se lleva a cabo la corrección de errores
ECC, el bloque ECC debe pasar de la denominada área de tampón ECC
de la SDRAM a la denominada área de tampón de pista. La unidad de
control de tampón de pista obtiene una señal de disponibilidad y se
iniciará una lectura de los datos corregidos procedentes del tampón
ECC en el sentido del sector, se desencriptan los bits, se calcula
la ESD del sector actual y los resultados vuelven a almacenarse en
el área del tampón de pista de la SDRAM, siguiendo la ubicación
simbólica controlada por la unidad de control del tampón de
pista.
Cuando se finaliza el sector, la unidad de
control del tampón de pista decide si el actual sector es válido, e
incrementa la ubicación correspondiente al siguiente sector o la
mantiene.
Para el circuito integrado de
back-end, la unidad de control del tampón de pistas
gestiona las solicitudes de envío de sectores, verificando si los
sectores solicitados están incluidos en el área del tampón de
pistas. En caso afirmativo, las solicitudes se transfieren a la
unidad de direccionamiento de la SDRAM, inicializando el flujo de
back-end mediante el envío de las direcciones de
sector solicitadas. El interfaz de back-end informa
a la unidad de control del tampón de pistas acerca del final del
sector actualmente recibido.
En la configuración funcional
REED-SOLOMON carente de RAM, los datos en bruto
pueden enviarse a través de las mismas líneas, mientras que la
máscara de corrección, que se lleva a cabo mediante compensación y
dirección, puede trasladarse a una línea adicional con una señal de
control para el interfaz de back-end cuando dichos
datos están disponibles. La coordinación y el formato del flujo de
datos y la máscara de corrección constituyen una tarea autónoma de
la unidad de interfaz de back-end.
Esta unidad tiene que responder a las peticiones
descritas anteriormente y debe llevar la contabilidad de los
recursos de memoria. Dependiendo del tamaño de la memoria SDRAM y
de sus especificaciones temporales debe efectuarse una
transformación adecuada de los datos hacia la dirección física de la
SDRAM. La SDRAM se divide funcionalmente en dos áreas:
Área del bloque ECC y
Área del tampón de pistas
El área del bloque ECC debe contener al menos dos
bloques ECC, ya que el cálculo de la corrección de error sólo puede
comenzar después de que la sección REED-SOLOMON
haya leído por completo el bloque ECC. El número de pases
internos/externos realizado por la unidad Reed Solomon determina el
momento en que los datos de la corrección están disponibles y
pueden enviarse a la unidad de direccionamiento de la SDRAM. Si
estos procedimientos finalizan antes de que se lea el bloque ECC
alternativo, sólo deberán almacenarse en la SDRAM dos bloques ECC;
de lo contrario, dicho número deberá aumentarse.
El resto de la SDRAM podrá llenarse mediante el
área de tampón de pista, que está organizada en sectores. La unidad
de control del tampón de pista mantiene una serie de referencias
cruzadas entre un identificador de sector largo y la ubicación del
área del tampón de pista.
Para acelerar el intercambio de datos, las SDRAM
aplican la técnica pipeline al direccionamiento y al tráfico de
datos; cuando los datos se envían o reciben en el sentido de la
ráfaga con una longitud predeterminada, la dirección del inicio del
siguiente paquete de ráfagas podrá enviarse a la SDRAM dependiendo
de la dirección y del sentido de los datos que se están
transfiriendo.
El incremento de la dirección durante la
ejecución de las ráfagas se efectúa a nivel interno en la
SDRAM.
El direccionamiento de la SDRAM se explica con
mayor detalle a continuación, lo que aclarará la necesidad de este
desacoplamiento.
La utilización de la SDRAM acelera el tráfico de
la SDRAM del circuito integrado frontal del DVD, permitiendo unas
prestaciones más sofisticadas en el manejo del flujo de datos en el
circuito integrado; la organización del flujo de datos es más
sencilla, debido a que se evitan las restricciones del ancho de
banda.
A continuación se describirá la invención,
haciendo referencia a los gráficos adjuntos, en los cuales:
La Figura 1 es un diagrama de bloques de la
utilización de una memoria SDRAM como medio de almacenamiento para
corrección y tampón de pistas en Circuitos Integrados Frontales de
dispositivos ópticos de grabación o reproducción.
La Figura 2 es un esquema de la estructura de la
SDRAM.
La Figura 3 es un esquema de una posible
secuencia de escritura de la SDRAM, y
La Figura 4 es un esquema de una posible
secuencia de lectura de la SDRAM.
La Figura 1 ilustra la disposición de una SDRAM
SDR como medio de almacenamiento para la corrección y el
almacenamiento temporal de pistas en Circuitos Integrados Frontales
de dispositivos ópticos de grabación o reproducción, como por
ejemplo un reproductor de DVD. No se incluyen los bloques y
conexiones, así como las líneas de control para los modos CD.
El reproductor DVD, que utiliza una SDRAM SDR
como medio de almacenamiento para corrección y tampón de pistas en
el circuito integrado frontal incluye, de acuerdo con la Fig. 1a,
un Decodificador Reed Solomon RSD, un controlador de memoria MC, un
controlador de tampón de pista TBC, un interfaz backend BEI y dicha
SDRAM SDR. El Decodificador Reed Solomon RSD, el controlador de
memoria MC y la SDRAM SDR están conectados a un reloj del sistema
CLK. El decodificador Reed Solomon RSD recibe los datos previamente
procesados DATA_IN facilitados por un medio óptico de grabación,
como por ejemplo, un DVD. Los datos previamente procesados DATA_IN
son símbolos recibidos por el decodificador Reed Salomon RSD, así
como señales ECC, de sector y de comienzo de trama, no mostradas,
procedentes de una sección de adquisición, que tampoco está
mostrada. Con fines de simplificación, en la Fig. 1 sólo se muestra
un resumen de las conexiones entre las unidades, que en su mayoría
están formadas por varias líneas. El decodificador Reed Solomon RSD
está conectado a dicho controlador de memoria MC para almacenar e
intercambiar los datos de las correcciones RS_DATA con el
controlador de memoria MC y proporciona, a través de una conexión
adicional los datos corregidos CR_DATA a dicho controlador de
memoria MC y a un controlador de tampón de Pista TBC que proporciona
a través de las conexiones información sobre la pista to_TR y
direcciones de las pistas tr_addr al controlador de memoria MC. El
controlador de memoria MC y la SDRAM SDR están conectados para
intercambiar datos a través de un bus DBUS controlado por las
direcciones addr y las señales de control de la RAM ram_ctrl. Y el
anteriormente mencionado interfaz back-end BEI
recibe los datos solicitados to_BE desde el controlador de la
memoria MC, que habían sido solicitados por los comandos de
solicitud req., y enviados al controlador del tampón de pista
TBC.
A continuación se describen con mayor detalle las
unidades mostradas en la Fig. 1.
Este bloque extrae los datos de paridad de los
datos de entrada previamente procesados DATA_IN y los envía a
través de un controlador de memoria MC a la SDRAM SDR. Después de
calcular los datos de corrección, los datos defectuosos de la SDRAM
SDR se cambian por los datos correctos.
Cuando se lleva a cabo la corrección ECC, el
bloque ECC almacenado en el área ECC de la SDRAM SDR está
dispuesto para efectuar una transferencia al área del tampón de
pista. El controlador de tampón de pista TBC lee en el sentido del
sector los datos corregidos procedentes del área ECC, prepara la
decisión de validez y coordina su almacenamiento a través de un
control de memoria en el área de tampón de pista de la SDRAM
SDR.
A solicitud del tampón de controlador de pista
TBC el controlador de memoria MC extrae en el sentido del sector
los datos del área del tampón de pista de la SDRAM SDR y los
entrega al interfaz de Back End BEI.
Esta unidad tiene que responder a las solicitudes
descritas anteriormente y lleva la contabilidad de los recursos de
la memoria. Dependiendo del tamaño de la SDRAM SDR y sus
especificaciones de tiempo se efectúa la adecuada transformación de
los datos hacia la dirección física.
Desde el punto de vista funcional, la SDRAM SDR
se divide en dos áreas:
Área del bloque ECC y
Área del tampón de pistas
El área del bloque ECC debe contener al menos dos
bloques ECC, ya que el cálculo de la corrección de errores sólo
puede comenzar después de que el Decodificador
Reed-Solomon haya leído por completo el bloque ECC.
El número de pases internos/externos realizado por el Decodificador
Reed-Solomon determina el momento en que los datos
corregidos CR_DATA están disponibles y pueden enviarse al
controlador de memoria MC. Si estos procedimientos finalizan antes
de que se lea el bloque ECC alternativo, sólo deberán almacenarse
en la SDRAM SDR dos bloques ECC; de lo contrario, dicho número
deberá aumentarse.
El resto de la SDRAM SDR podrá llenarse mediante
el área de tampón de pista de la SDRAM SDR, que está organizada en
sectores.
El controlador de memoria MC debe mantener las
direcciones físicas de los procesos relacionados, respetando la
especificación de tamaño y tiempo de la SDRAM SDR utilizada. Los
datos se envían en el sentido de la ráfaga con una longitud de
ráfaga preseleccionada a la SDRAM SDR, y la dirección de inicio del
siguiente paquete de ráfagas se envía a la SDRAM SDR para acelerar
el intercambio de datos en pipeline, el direccionamiento y el
tráfico de datos. La SDRAM SDR efectúa el incremento de la
dirección durante la ráfaga a nivel interno.
La SDRAM SDR, como se muestra en la Fig. 2, está
construida en torno a dos bancos de memoria, Banco 0 y Banco 1, a
los que se accede a través de unas direcciones a las que se ha
aplicado la tecnología pipeline y señales de control de la RAM
ram_ctrl. En contraste con el direccionamiento DRAMS ordinario puede
efectuarse ampliamente en paralelo con la operación de datos, que
depende de las ubicaciones de las ráfagas consecutivas. Esto
acelera drásticamente la velocidad en comparación con la DRAM
ordinaria.
Se consiguen más ventajas con estas
características si la transferencia de datos se efectúa en el
sentido de la ráfaga y si se organiza en la memoria de forma que el
acceso se pueda efectuar en el modo ping-pong, es
decir, cambiando de banco en cada acceso.
El reloj del sistema CLK sincroniza todas las
transferencias, aunque deban gestionarse diversas velocidades de
transferencia de datos.
Como ejemplo, las dos figuras 3 y 4 muestran el
denominado funcionamiento ping-pong, como se
utiliza en una SDRAM SDR con 16 Mbits de memoria, configurando la
denominada latencia CAS a un número de 2 para el reloj del sistema
CLK utilizado.
Las operaciones de entrada-salida
de la SDRAM SDR se llevan a cabo como se muestra en las Figs. 3 y
4.
Cada una de las Figuras 3 y 4 muestran una
primera fila que ilustra las operaciones realizadas en los bancos
Banco 0 y Banco 1 de la memoria de la SDRAM SDR. Cada transferencia
se inicia activando el banco indicado con ram_ctrl seguido por el
comando de lectura o escritura realizado por la configuración de
las señales ram_ctrl de la figura 1. El resultado de la operación se
muestra como DIN o DOUT, lo que indica el sentido de los datos.
Una segunda fila b muestra el reloj del sistema
CLK, y una tercera fila c muestra direcciones específicas addr, que
están controladas por el controlador de memoria MC. Están divididas
por filas -dirección R0, R1... y columnas- dirección Ca, Cb....
enviadas en el momento adecuado.
Una cuarta fila d muestra los datos que tienen
lugar correspondientemente en el bus DBUS. Los elementos están
marcados con las correspondientes ubicaciones R y C, según se han
enviado en las señales de dirección addr y con un número
incrementado de su ubicación en la ráfaga.
La operación de salida mostrada en la Fig. 3
muestra sucesivas solicitudes de lectura en bancos cuyas
direcciones y datos están activados simultáneamente, mientras que
la Fig. 4 muestra la misma situación para la operación de
escritura.
La utilización no se limita a la SDRAM específica
mencionada en la realización, y cualquier persona versada en la
materia podrá modificarla con facilidad.
Claims (13)
1. Dispositivo de grabación o reproducción óptico
con un tampón de pista y un controlador de tampón de pista para la
transferencia de datos a alta velocidad, caracterizado porque
se utiliza una memoria SDRAM (SDR) construida en torno a dos bancos
de memoria a los que se accede mediante la técnica "pipeline",
cambiando de banco en cada acceso, como medio de almacenamiento para
la corrección y el almacenamiento temporal de pistas, y los datos a
almacenar en dicha SDRAM (SDR) o a leer de dicha SDRAM (SDR) están
organizados en ráfagas mediante un controlador de memoria (MC) para
acelerar el tráfico de la SDRAM (SDR).
2. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR) está acoplada a un
controlador de memoria (MC) que también está conectado a un
decodificador Reed Solomon (RSD) y a un controlador de tampón de
pistas (TBC) para formar un circuito integrado frontal de dicho
dispositivo de grabación o reproducción óptico.
3. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR) está acoplada a un
controlador de memoria (MC) que constituye un interfaz para la
supervisión de la transferencia de datos hacia y desde la SDRAM
(SDR) y para organizar la SDRAM (SDR) en el sentido de las
ráfagas.
4. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR) accede de manera
aleatoria a los símbolos de un bloque ECC para actualizarlos a causa
de los datos de corrección (RS_DATA) y almacenarlos de nuevo como
datos corregidos (CR_DATA) en un área del tampón de pista de la
SDRAM (SDR).
5. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR) almacena datos en bruto
procedentes de un decodificador Reed Solomon (RSD) en la SDRAM (SDR)
con la ayuda de un reloj del sistema CLK mientras el decodificador
Reed Solomon (RSD) realiza una segunda corrección interna/externa
una vez que los datos han sido enviados por el decodificador Reed
Solomon (RSD) y, en función de la forma y del momento en los cuales
el decodificador Reed Solomon (RSD) hace que estos datos estén
disponibles, la memoria SDRAM (SDR) accede de forma aleatoria a los
símbolos de un bloque ECC para actualizarlos con posterioridad a
los datos de corrección (RS_DATA) y para almacenarlos de nuevo en
forma de datos corregidos (CR_DATA) en una zona de tampón de pista
de la memoria SDRAM (SDR).
6. Dispositivo de acuerdo con la reivindicación 2
caracterizado porque dicho circuito integrado frontal efectúa
el desencriptado bit a bit y el cálculo de los datos EDC.
7. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR)se utiliza en el
caso de que se reproduzca un CD mediante un dispositivo de
grabación o reproducción, procediendo los datos en bruto de un
decodificador Reed Solomon (RSD) y siendo almacenados en la memoria
SDRAM (SDR) con la ayuda de un reloj del sistema (CLK) y
almacenándose en la memoria SDRAM (SDR) bajo el control de un
controlador de tampón de pista (TBC) de acuerdo con las necesidades
del CD.
8. Dispositivo de acuerdo con la reivindicación 7
caracterizado porque los datos en bruto se almacenan a
partir del decodificador Reed Solomon (RSD) mediante el controlador
de memoria (MC) para efectuar la corrección.
9. Dispositivo de acuerdo con la reivindicación 1
caracterizado porque la SDRAM (SDR) se utiliza en el caso de
reproducción de un DVD mediante un dispositivo de grabación o
reproducción óptico, procediendo los datos en bruto de un
decodificador Reed Solomon (RSD) y almacenándose en la SDRAM (SDR)
con ayuda de un reloj del sistema (CLK) mientras el decodificador
Reed Solomon (RSD) lleva a cabo correcciones internas/externas en
la SDRAM (SDR) después de haber sido entregados los datos por el
decodificador Reed Solomon (RSD) y de que los datos corregidos
hayan sido modificados y restablecidos bajo la supervisión de un
controlador de tampón de pista (TBC) de acuerdo con las necesidades
del DVD.
10. Dispositivo de acuerdo con la reivindicación
1 caracterizado porque el área de la memoria SDRAM (SDR)
utilizada para almacenar datos para su corrección forma un área de
la SDRAM (SDR) que contiene al menos dos bloques ECC.
11. Dispositivo de acuerdo con la reivindicación
1 caracterizado porque la SDRAM (SDR) recibe y envía los
datos en ráfagas con una longitud predeterminada y porque se envía
a la SDRAM (SDR) una dirección de comienzo del siguiente paquete de
ráfagas dependiendo de la dirección y del sentido de los datos
actualmente transferidos.
12. Método de utilización de una memoria SDRAM
(SDR) como método de almacenamiento para la corrección y el
almacenamiento temporal de pistas de datos en circuitos integrados
frontales de dispositivos de grabación o reproducción que incluye
la siguiente etapa:
- organización de los datos que han de ser
almacenados o leídos por la memoria SDRAM (SDR) en ráfagas
predeterminadas para ejecutar un modo de acceso a los datos a fin de
acelerar la velocidad de corrección y almacenamiento temporal de
pista de datos en el interior de la memoria SDRAM (SDR) de circuitos
integrados frontales de dispositivos ópticos de grabación o
reproducción mediante el uso de una SDRAM (SDR) construida en torno
a dos bancos de memoria a los que se accede mediante la técnica
pipeline cambiando de banco en cada acceso.
13. Método de acuerdo con la reivindicación 12
caracterizado porque dichas ráfagas se ejecutan en un
controlador de memoria (MC) que controla la memoria SDRAM (SDR)
utilizada como dispositivo de almacenamiento para la corrección y el
almacenamiento temporal de pistas de datos.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99125206 | 1999-12-17 | ||
| EP99125206 | 1999-12-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2228645T3 true ES2228645T3 (es) | 2005-04-16 |
Family
ID=8239645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES00985157T Expired - Lifetime ES2228645T3 (es) | 1999-12-17 | 2000-12-12 | Utilizacionde una memoria sdram como memoria de almacenamiento temporal de correccion y de pista en circuitos integrados frontales de dispositivos de grabacion o reproduccion. |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US7346830B2 (es) |
| EP (1) | EP1245027B1 (es) |
| JP (1) | JP2003517173A (es) |
| KR (1) | KR100751475B1 (es) |
| CN (1) | CN1218314C (es) |
| AT (1) | ATE276572T1 (es) |
| AU (1) | AU776026B2 (es) |
| DE (1) | DE60013904T2 (es) |
| DK (1) | DK1245027T3 (es) |
| ES (1) | ES2228645T3 (es) |
| MX (1) | MXPA02005837A (es) |
| PL (1) | PL356023A1 (es) |
| PT (1) | PT1245027E (es) |
| WO (1) | WO2001045101A2 (es) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7395488B2 (en) * | 2004-12-29 | 2008-07-01 | Zoran Corporation | System and method for efficient use of memory device bandwidth |
| US7802169B2 (en) | 2005-12-12 | 2010-09-21 | Mediatek Inc. | Error correction devices and correction methods |
| US8074153B2 (en) * | 2005-12-12 | 2011-12-06 | Mediatek Inc. | Error correction devices and correction methods |
| TWM299458U (en) * | 2006-04-21 | 2006-10-11 | Taiwan Microloops Corp | Heat spreader with composite micro-structure |
| US7689894B2 (en) * | 2006-05-11 | 2010-03-30 | Mediatek Inc. | Decoding apparatus and method therefor |
| US7916866B2 (en) * | 2006-05-19 | 2011-03-29 | Mediatek, Inc. | Apparatus for descrambling a data retrieved from an optical storage medium, and method therefor |
| KR20080036838A (ko) * | 2006-10-24 | 2008-04-29 | 삼성전자주식회사 | 광정보저장매체 재생／기록 장치의 에러 정정 방법 |
| US10509577B2 (en) * | 2014-06-05 | 2019-12-17 | Pure Storage, Inc. | Reliable storage in a dispersed storage network |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2276255A (en) * | 1993-02-17 | 1994-09-21 | Andor Int Ltd | Track buffer with embedded error data |
| JP3284900B2 (ja) * | 1996-10-18 | 2002-05-20 | 松下電器産業株式会社 | データ復号方法 |
| US5974514A (en) * | 1996-11-12 | 1999-10-26 | Hewlett-Packard | Controlling SDRAM memory by using truncated burst read-modify-write memory operations |
| KR100217181B1 (ko) | 1997-01-21 | 1999-09-01 | 윤종용 | 데이타 고속 전송을 위한 시스템 디코더 및 트랙버퍼링 제어방법 |
| KR100233722B1 (ko) * | 1997-02-20 | 1999-12-01 | 윤종용 | 디지털 비디오 디스크 재생장치의 디지털신호처리부 테스트장치 |
| JP3834922B2 (ja) * | 1997-04-08 | 2006-10-18 | ソニー株式会社 | エラー訂正装置および方法 |
| US6278645B1 (en) * | 1997-04-11 | 2001-08-21 | 3Dlabs Inc., Ltd. | High speed video frame buffer |
| US5896346A (en) * | 1997-08-21 | 1999-04-20 | International Business Machines Corporation | High speed and low cost SDRAM memory subsystem |
| JPH1186464A (ja) * | 1997-09-05 | 1999-03-30 | Victor Co Of Japan Ltd | 信号処理装置 |
| JPH1198462A (ja) * | 1997-09-19 | 1999-04-09 | Hitachi Ltd | データ再生装置 |
| JPH11110919A (ja) * | 1997-09-30 | 1999-04-23 | Victor Co Of Japan Ltd | ディジタル信号記録方式及び記録媒体 |
| EP0917143B1 (en) * | 1997-11-11 | 2004-01-02 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for controlling the buffering of a data stream |
| JP3307579B2 (ja) * | 1998-01-28 | 2002-07-24 | インターナショナル・ビジネス・マシーンズ・コーポレーション | データ記憶システム |
| US6587896B1 (en) * | 1998-02-27 | 2003-07-01 | Micron Technology, Inc. | Impedance matching device for high speed memory bus |
| KR100556717B1 (ko) * | 1998-05-06 | 2006-03-10 | 톰슨 라이센싱 | 비트스트림 처리 장치 및 방법, 및 플레이어 |
| JPH11328677A (ja) * | 1998-05-20 | 1999-11-30 | Sony Corp | 再生装置 |
| US6272153B1 (en) * | 1998-06-26 | 2001-08-07 | Lsi Logic Corporation | DVD audio decoder having a central sync-controller architecture |
| US6330626B1 (en) * | 1999-05-05 | 2001-12-11 | Qlogic Corporation | Systems and methods for a disk controller memory architecture |
| US6754858B2 (en) * | 2001-03-29 | 2004-06-22 | International Business Machines Corporation | SDRAM address error detection method and apparatus |
| US6868519B2 (en) * | 2001-04-23 | 2005-03-15 | Lucent Technologies Inc. | Reducing scintillation effects for optical free-space transmission |
-
2000
- 2000-12-12 PL PL00356023A patent/PL356023A1/xx unknown
- 2000-12-12 PT PT00985157T patent/PT1245027E/pt unknown
- 2000-12-12 KR KR1020027006767A patent/KR100751475B1/ko not_active Expired - Fee Related
- 2000-12-12 ES ES00985157T patent/ES2228645T3/es not_active Expired - Lifetime
- 2000-12-12 AT AT00985157T patent/ATE276572T1/de active
- 2000-12-12 CN CN008171734A patent/CN1218314C/zh not_active Expired - Fee Related
- 2000-12-12 WO PCT/EP2000/012551 patent/WO2001045101A2/en not_active Ceased
- 2000-12-12 DK DK00985157T patent/DK1245027T3/da active
- 2000-12-12 EP EP00985157A patent/EP1245027B1/en not_active Expired - Lifetime
- 2000-12-12 JP JP2001545309A patent/JP2003517173A/ja active Pending
- 2000-12-12 AU AU21663/01A patent/AU776026B2/en not_active Ceased
- 2000-12-12 US US10/168,161 patent/US7346830B2/en not_active Expired - Fee Related
- 2000-12-12 DE DE60013904T patent/DE60013904T2/de not_active Expired - Lifetime
- 2000-12-12 MX MXPA02005837A patent/MXPA02005837A/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| KR100751475B1 (ko) | 2007-08-23 |
| CN1218314C (zh) | 2005-09-07 |
| PL356023A1 (en) | 2004-05-31 |
| AU2166301A (en) | 2001-06-25 |
| DE60013904T2 (de) | 2005-09-29 |
| US7346830B2 (en) | 2008-03-18 |
| DK1245027T3 (da) | 2004-11-15 |
| US20020191967A1 (en) | 2002-12-19 |
| WO2001045101A3 (en) | 2001-11-08 |
| WO2001045101A2 (en) | 2001-06-21 |
| JP2003517173A (ja) | 2003-05-20 |
| AU776026B2 (en) | 2004-08-26 |
| ATE276572T1 (de) | 2004-10-15 |
| MXPA02005837A (es) | 2005-07-01 |
| DE60013904D1 (de) | 2004-10-21 |
| EP1245027B1 (en) | 2004-09-15 |
| KR20020059799A (ko) | 2002-07-13 |
| EP1245027A2 (en) | 2002-10-02 |
| CN1409856A (zh) | 2003-04-09 |
| PT1245027E (pt) | 2005-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100385370B1 (ko) | 개선된 메모리 시스템 장치 및 방법 | |
| US9965352B2 (en) | Separate link and array error correction in a memory system | |
| US10061645B2 (en) | Memory array and link error correction in a low power memory sub-system | |
| EP0164550B1 (en) | I/o controller for multiple disparate serial memories with a cache | |
| US12613806B2 (en) | Techniques for storing data and tags in different memory arrays | |
| WO2010134201A1 (ja) | 半導体装置 | |
| GB2219418A (en) | Accessing a page mode memory in a computer system | |
| JP4150718B2 (ja) | 破壊読み出し型ランダム・アクセス・メモリ・システム | |
| ES2228645T3 (es) | Utilizacionde una memoria sdram como memoria de almacenamiento temporal de correccion y de pista en circuitos integrados frontales de dispositivos de grabacion o reproduccion. | |
| US7187608B2 (en) | System and method for controlling the access and refresh of a memory | |
| JP2016062505A (ja) | メモリ制御回路および半導体記憶装置 | |
| US20020141275A1 (en) | Packet-based integrated circuit dynamic random access memory device incorporating an on-chip row register cache to reduce data access latencies | |
| US7328311B2 (en) | Memory controller controlling cashed DRAM | |
| CN107783909A (zh) | 一种内存地址总线扩展方法及装置 | |
| TWI297153B (en) | Dram for high-speed data access | |
| US7103707B2 (en) | Access control unit and method for use with synchronous dynamic random access memory device | |
| US20050240750A1 (en) | Interleaved mapping method and apparatus for accessing memory | |
| US7549109B2 (en) | Memory circuit, such as a DRAM, comprising an error correcting mechanism | |
| US20260086961A1 (en) | Techniques for increasing capacity of dram using a common dram die | |
| KR20240162245A (ko) | 부분 라이트 동작을 수행하는 메모리 장치, 메모리 시스템 및 이의 동작 방법 | |
| JP4379948B2 (ja) | ディスクドライブインターフェース装置 | |
| TWI236596B (en) | Access control unit and method for use with synchronous dynamic random-access memory device | |
| JPH0944312A (ja) | データ出力装置及びデータ出力方法 |