ES2255289T3 - Ensanchador para velocidades de datos multiples. - Google Patents
Ensanchador para velocidades de datos multiples.Info
- Publication number
- ES2255289T3 ES2255289T3 ES99938287T ES99938287T ES2255289T3 ES 2255289 T3 ES2255289 T3 ES 2255289T3 ES 99938287 T ES99938287 T ES 99938287T ES 99938287 T ES99938287 T ES 99938287T ES 2255289 T3 ES2255289 T3 ES 2255289T3
- Authority
- ES
- Spain
- Prior art keywords
- data
- code
- storage
- storage media
- communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004891 communication Methods 0.000 claims abstract description 172
- 238000013500 data storage Methods 0.000 claims abstract description 76
- 238000012545 processing Methods 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims description 47
- 230000008569 process Effects 0.000 claims description 32
- 230000007480 spreading Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 description 18
- 230000014759 maintenance of location Effects 0.000 description 11
- 230000005540 biological transmission Effects 0.000 description 10
- 239000000543 intermediate Substances 0.000 description 7
- 239000000523 sample Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- BPJREJZJPCLZIP-UHFFFAOYSA-N 4-(diazoniomethylidene)-7-(diethylamino)chromen-2-olate Chemical compound [N-]=[N+]=CC1=CC(=O)OC2=CC(N(CC)CC)=CC=C21 BPJREJZJPCLZIP-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/69—Spread spectrum techniques
- H04B1/707—Spread spectrum techniques using direct sequence modulation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J13/00—Code division multiplex systems
- H04J13/16—Code allocation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Communication Control (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Computer And Data Communications (AREA)
Abstract
Aparato para procesar datos de una pluralidad de canales de comunicación digitales (ö1, ö2, ... ön) que tienen diferentes velocidades de datos (RL, RM, RH) usando secuencias de código que tienen diferentes longitudes, que comprende: medios de almacenamiento de códigos (110) para almacenar al menos una copia de una de las secuencias de código; medios de almacenamiento de datos (115) para almacenar al menos una copia de al menos un símbolo de uno de los canales de comunicación (ö1, ö2, ... ön); medios de procesado para procesar el contenido de los medios de almacenamiento de códigos con el contenido de los medios de almacenamiento de datos; en el que el número de copias de la secuencia de código almacenadas en los medios de almacenamiento de códigos (110) y el número de símbolos del canal de comunicación (ö1, ö2, ... ön) almacenados en los medios de almacenamiento de datos (115) es proporcional al régimen de datos (RL; RM; RH) del canal de comunicación.
Description
Ensanchador para velocidades de datos
múltiples.
El presente invento se refiere al procesado de
datos de una pluralidad de canales de comunicación digitales que
tienen diferente velocidades de datos, usando secuencias de código
que tienen diferentes longitudes, es decir, en una red de
telecomunicaciones TDMA.
En los sistemas de telecomunicaciones se pueden
transmitir juntos un gran número de canales de comunicación que
contengan señales de voz o de datos, a través del mismo medio de
transmisión, por ejemplo, de una banda de radiofrecuencia. Son
conocidos multitud de esquemas de acceso para situar canales de
comunicación en el medio de transmisión. Una clase de esquema de
transmisión transmite simultáneamente una pluralidad de diferentes
canales de comunicación, por ejemplo, en una banda de
radiofrecuencia, de tal modo que los mismos se solapan en el
dominio del tiempo, así como en el dominio de la frecuencia. Un
esquema de acceso de esta clase bien conocido es el CDMA (Acceso
Múltiple con División de Código).
Con el fin de diferenciar cada señal de
comunicación de las señales de otros canales de comunicación, cada
señal de canal de comunicación es codificada con uno o más códigos
de difusión únicos, como es bien conocido en la técnica, Un bit de
la señal de canal de comunicación (denominado aquí un
"símbolo"), se procesa con una representación de una secuencia
de código de difusión particular. El factor de difusión determina la
longitud de la secuencia de código de difusión. La secuencia de
código de difusión se denomina frecuentemente código corto, o bien
código de canalización. Difundiendo cada una de las señales de canal
de comunicación, el régimen de muestreo será así aumentado de
acuerdo con el factor de difusión. El régimen resultante se denomina
"régimen de chip".
Para la difusión de un canal de comunicación
particular para su transmisión, por ejemplo, usando el CDMA, cada
símbolo de la corriente de datos que llega del canal, por ejemplo,
que tengan un valor lógico de 1 ó de 0, se representa usando la
secuencia de código. Por ejemplo, si el símbolo tiene el valor
lógico 1, se transmite la propia secuencia de código, y si el
símbolo de datos presenta el valor lógico 0, entonces se transmite
la secuencia de código inversa, o viceversa.
Así, para un factor de difusión de, por ejemplo,
8, cada símbolo de la corriente de datos que llega del canal de
comunicación es representado por una secuencia de código de una
longitud de 8 bits, a la que usualmente se denomina chip. El
régimen de chip del canal de comunicación después de la difusión es
por lo tanto función del factor de difusión y del régimen de datos
inicial del canal.
En las redes de telecomunicaciones actuales se
requiere soportar canales de comunicación que tengan diferentes
velocidades de datos, por ejemplo, para la transmisión de señales de
voz, o para la transmisión de señales de datos, por ejemplo, las
que se encuentran en transmisiones de facsímiles, o bien en
comunicaciones entre ordenadores. Los canales de diferentes
velocidades de datos pueden ser convenientemente soportados con el
anterior esquema de acceso, usando para ello diferentes factores de
difusión (diferentes longitudes de secuencias de código) para
canales de comunicación que tengan velocidades de datos
diferentes.
Puesto que el régimen de chip de cada canal de
comunicación después de la difusión es, preferiblemente, el mismo
régimen de transmisión más alto posible, que pueda ser procesado por
el sistema, un canal de comunicación que tenga un régimen de datos
alto puede ser difundido usando una secuencia de código con una
longitud corta, mientras que un canal de comunicación que tenga un
régimen de datos bajo, se difundirá, preferiblemente, usando una
secuencia de código que tenga una longitud larga. Con las longitudes
de las secuencias de código adaptadas a los velocidades de datos de
los canales de comunicación, después de difundir todos los canales
difundidos tendrán un mismo régimen de chip.
Se percibe, de acuerdo con lo expuesto en lo que
antecede, que la secuencia de código con la longitud máxima viene
determinada por el canal con el régimen de datos o de símbolos más
bajo, dado que ese canal debe ser difundido con el más alto factor
de difusión, o con la secuencia de código más larga,
respectivamente. Análogamente, la secuencia de código con la
longitud mínima se determina mediante el canal con el régimen de
datos o de símbolos más alto, dado que ese canal debe ser difundido
con el factor de difusión más bajo.
En un sistema de CDMA, también, el régimen de
datos está enlazado al factor de difusión, y por consiguiente a la
longitud de la secuencia de código, y los canales con diferentes
regímenes de símbolos requieren secuencias de códigos de diferentes
longitudes. La representación de cada símbolo de un canal (que tenga
un régimen de símbolos particular) con una secuencia de código
puede hacerse, por ejemplo, efectuando una operación XOR ("O"
Exclusiva), en el símbolo, y en cada chip de la secuencia de código.
Cuando se efectúa esta operación, se aumenta el régimen del canal
de difusión en el factor de difusión (longitud de la secuencia de
código), como se ha indicado en lo que
antecede.
antecede.
Con el requisito de diferentes velocidades de
datos de canal, como se ha indicado en lo que antecede, las
secuencias de códigos de diferentes longitudes han de ser
necesariamente procesadas mediante un sistema de teleco-
municaciones.
municaciones.
Una solución directa e inmediata para esta tarea
es la de proporcionar componentes físicos dedicados para cada
régimen de datos de canal diferente requerido/proporcionado, capaces
de procesar una secuencia de código de una longitud dada,
dependiendo la longitud del régimen de datos particular. Sin
embargo, el proporcionar tal equipo físico para cada régimen de
datos es caro e inflexible, y son deseables soluciones
alternativas.
Es por lo tanto objeto del invento proporcionar
un aparato y un método para el procesado eficaz, flexible y
adecuado para su coste de datos de una pluralidad de canales de
comunicación digitales que tengan diferentes velocidades de
datos.
Este objeto del invento se consigue mediante un
aparato que posee las características de la reivindicación 1. El
objeto del invento se consigue además por un método en el que se
siguen los pasos de acuerdo con la reivindi-
cación 11.
cación 11.
De acuerdo con el invento, se pueden difundir una
pluralidad de canales de comunicación digitales de diferentes
velocidades de datos con secuencias de código que tengan diferentes
longitudes, usando la misma estructura de componentes físicos. Esto
se consigue proporcionando medios de almacenamiento de códigos para
almacenar al menos una representación o copia de una de las
secuencias de código, siendo el número de copias o de las
secuencias de código almacenadas en los medios de almacenamiento de
códigos proporcional al régimen de datos del canal de comunicación
correspondiente, y proporcionando medios de almacenamiento de datos
para almacenar al menos un bit/símbolo de datos del correspondiente
canal de comunicación. El número de copias de la secuencia de
código, el número de símbolos del canal de comunicación almacenado
en los medios de almacenamiento de datos, es proporcional al
régimen de datos del correspondiente canal de comunicación. Esto
permite usar ventajosamente la misma estructura de componentes
físicos para canales de comunicación que tengan diferentes
velocidades de datos. Para un canal de comunicación que tenga un
régimen de datos más alto y una secuencia de código correspondiente
de longitud más corta, se almacenarán un mayor número de símbolos
del canal de comunicación (y se procesarán juntos en un ciclo de
funcionamiento) en los medios de almacenamiento de datos y se
almacenarán un número correspondientemente mayor de copias de la
secuencia de código en los medios de almacenamiento de códigos. Por
consiguiente, en un ciclo de funcionamiento, o bien se pueden
procesar un mayor número de símbolos de un canal de comunicación
que tenga un régimen de datos alto, o bien un número
correspondientemente más bajo de símbolos de un canal de
comunicación que tenga un régimen de datos más bajo.
Ventajosamente, los medios de almacenamiento de
códigos pueden tener un número de posiciones de almacenamiento
igual a una longitud de código máxima. Una vez satisfecha esta
condición, el aparato será capaz de procesar un canal de
comunicación que tenga un régimen de datos más bajo y una secuencia
de código correspondiente con la máxima longitud de código,
reduciéndose así al mínimo el número de posiciones de almacenamiento
de los medios de almacenamiento de códigos.
Además, los medios de almacenamiento de datos
pueden tener, ventajosamente, una serie de posiciones de
almacenamiento determinadas por el número de posiciones de
almacenamiento de los medios de almacenamiento de códigos dividido
por una longitud mínima de la secuencia de código, correspondiendo
la longitud mínima de la secuencia de código a un canal de
comunicación que tenga el régimen de datos más alto. Esto permite
reducir aún más las necesidades de equipo físico, dado que ahora los
medios de almacenamiento de datos son capaces de almacenar el
número máximo de símbolos, correspondientes al procesado del canal
de comunicación que tenga el régimen de símbolos más alto, y, por
otra parte, almacenar solamente un símbolo para el canal que tenga
el régimen de símbolos más bajo.
Además, en una realización ventajosa del invento,
se seleccionan las diferentes longitudes de las secuencias de
código de tal modo que el número de posiciones de almacenamiento de
los medios de almacenamiento de códigos sea un múltiplo entero de
todas las diferentes longitudes de código. Esto permite procesar sin
solución de continuidad datos de canales de comunicación con
secuencias de código, sin encontrar posiciones de almacenamiento
vacías (las posiciones de almacenamiento vacías plantean problemas
de manipulación de datos) durante el procesado, y evitándose así
complicados circuitos de control.
Todavía, además, se pueden seleccionar las
diferentes longitudes de las secuencias de código, de tal modo que
después de la difusión los regímenes de chip de todos los diferentes
canales de comunicación sean idénticos.
En otra realización ventajosa del invento, se
pueden seleccionar símbolos de datos de los medios de almacenamiento
de datos mediante un circuito, para procesado del símbolo con el
contenido de una serie de posiciones de los medios de
almacenamiento de códigos, viniendo determinado el número de
posiciones por la longitud de la secuencia de código más corta.
Esto permite reducir aún más las necesidades de equipo físico, dado
que cada símbolo de un canal de comunicación será procesado al
menos con un número de posiciones de memoria de almacenamiento
igual a la secuencia de código de longitudes mínimas.
En todavía otra realización ventajosa del
invento, el al menos un símbolo de datos de uno de la pluralidad de
canales de comunicación puede ser seleccionado usando un circuito de
selección, seleccionándose además una secuencia de código que tenga
una longitud correspondiente al régimen de datos del canal de
comunicación seleccionado. El circuito de selección puede controlar
ventajosamente la carga de el al menos un símbolo de datos y la
secuencia de código en los medios de almacenamiento de datos y de
códigos.
Las señales de canal de comunicación pueden venir
representadas por señales complejas con componentes de valores
reales, las cuales son procesados independientemente.
En otra realización ventajosa del invento, el
aparato puede comprender una pluralidad de medios de almacenamiento
de códigos para almacenar una pluralidad de secuencias de código,
correspondiendo una pluralidad de medios de almacenamiento de
códigos a la pluralidad de medios de almacenamiento de códigos para
almacenar al menos un símbolo de datos de cada uno de una
pluralidad de canales de comunicación, y una pluralidad de medios de
procesado para procesar en paralelo cada una de la pluralidad de
secuencias de código con cada uno del al menos un símbolo del canal
de comunicación correspondiente.
Se describen otras realizaciones ventajosas del
invento en otras reivindicaciones subordinadas.
En la Fig. 1 se ha representado una primera
realización del invento para procesar datos de una pluralidad de
canales de comunicación digitales que tienen diferentes velocidades
de datos;
En la Fig. 2 se ha representado una realización
del invento en la que se ilustra el procesado de canales de
comunicación que tienen diferentes velocidades de datos;
En la Fig. 3 se ha representado otra realización
del invento que ilustra una secuencia en el tiempo de pasos durante
el procesado de una secuencia de código con bits de datos de un
canal de comunicación; y
En la Fig. 4 se ha representado otra realización
del invento que ilustra una disposición de equipo físico para el
procesado de una pluralidad de canales de comunicación que tienen
diferentes velocidades de datos en parale-
lo.
lo.
En lo que sigue, se describirán realizaciones
preferidas del invento con referencia a las Figs.
1-4.
En la Fig. 1 se ha ilustrado un aparato de
acuerdo con una realización preferida del invento, para procesar
datos de una pluralidad de canales de comunicación digitales
(\varphi1, \varphi2, ... \varphin) que tienen diferentes
velocidades de datos usando para ello secuencias de códigos que
tienen diferentes longitudes.
Como se ha indicado en la parte de introducción
de la solicitud, en particular el los sistema de telecomunicaciones
en los que se usen esquemas de acceso para situar una pluralidad de
canales de comunicación diferentes en el mismo medio de transmisión
para generar un solapamiento en el dominio del tiempo y en el de la
frecuencia, cada canal de comunicación particular, antes de
combinar todos los canales de comunicación, ha de ser difundido
usando una secuencia de código específica. Después de que se haya
difundido cada canal de comunicación, los canales difundidos pueden
ser combinados en una señal de transmisión a ser transmitida, por
ejemplo, a través de una interfaz de aire. Tal esquema se usa, por
ejemplo, en el CDAM (Acceso Múltiple con División de Código). La
presente realización de acuerdo con el invento puede ser usada para
el antes indicado esquema de acceso, y en particular puede ser
usada para un sistema de telecomunicaciones de CDMA.
Se supone que hay necesidad de soportar canales
de comunicación que tienen diferentes velocidades de datos. Por lo
tanto, son necesarias secuencias de código que tengan diferentes
longitudes para el procesado o para la difusión de los canales de
comunicación que tengan diferentes velocidades de datos. Se recuerda
que un canal de comunicación que tenga un régimen de datos más bajo
será difundido con un mayor factor de difusión, o dicho de otro
modo, será procesado con una secuencia de código que sea
comparativamente más larga. Análogamente, un canal de comunicación
que tenga un régimen de datos más alto será difundido con un factor
de difusión más bajo, o dicho de otro modo, será difundido usando
una secuencia de código que tenga una longitud comparativamente más
corta. Después de difundir, todos los canales de comunicación que
tengan diferentes velocidades de datos iniciales tendrán el mismo
régimen de chip. Este régimen de chip puede determinarse mediante
las características del sistema de comunicaciones de datos, o bien
mediante otros factores, por ejemplo, según la norma de
telecomunica-
ciones.
ciones.
La presente realización de acuerdo con el invento
será usada, preferiblemente, en un sistema de telecomunicaciones
que tenga el esquema de acceso antes indicado. En particular, en un
sistema de telecomunicaciones de CDMA, aunque el invento de acuerdo
con la presente realización puede ser igualmente bien aplicado a
cualquier sistema que requiera procesado de canales que tengan
diferentes velocidades de datos.
Una idea básica del invento es la de emplear una
sola unidad física de difusión/procesado para procesar una
pluralidad de canales de comunicación que tengan diferentes
velocidades de datos y, por consiguiente, que requieran diferentes
factores de difusión.
Como se ha ilustrado en la Fig. 1, esto puede
conseguirse proporcionando medios de almacenamiento de códigos 110
para almacenar al menos una representación o una copia de una de las
secuencias de código. El número de copias o de representaciones de
secuencias de código que serán almacenadas en los medios de
almacenamiento de códigos vendrá determinado por el número de
posiciones de almacenamiento, respectivamente, de los medios de
almacenamiento de códigos. Además, la estructura de elementos
físicos de la Fig. 1 está provista de medios de almacenamiento de
datos 115 para almacenar al menos un símbolo de datos de uno de la
pluralidad de canales de comunicación \varphi1, \varphi2, ...
\varphin, viniendo determinado el número de símbolos de los
canales de comunicación a ser almacenados en los medios de
almacenamiento de datos por el régimen de datos del canal. Los
medios de almacenamiento de códigos y los medios de almacenamiento
de datos pueden estar constituidos, por ejemplo, por
registradoras.
Además, la disposición de la Fig. 1 está provista
de medios de procesado 120 para procesar el contenido de los medios
de almacenamiento de códigos con el contenido de los medios de
almacenamiento de datos. La salida de los medios de procesado 120
puede ser suministrada a otros componentes de un sistema de
telecomunicaciones, tal como a un sistema de telecomunicaciones de
CDMA. En la actual realización, los medios de procesado procesan,
de preferencia secuencialmente, los contenidos de los medios de
almacenamiento de códigos con los contenidos de los medios de
almacenamiento de datos, y por lo tanto la salida de los medios de
procesado es preferiblemente una corriente de datos en serie. Los
medios de procesado pueden efectuar una operación XOR ("O"
Exclusivo), tal como puede preferirse, por ejemplo, en un sistema
de comunicaciones de CDMA.
Por lo tanto, los medios de procesado 120 pueden
consistir en solamente elementos lógicos apropiados (XOR) que
proporcionen la función de difusión apropiada, con objeto de
representar un símbolo con el valor lógico 1 mediante la secuencia
de código almacenada en los medios de almacenamiento de códigos, y
de representar un símbolo que tenga el valor lógico 0 con la
secuencia de código invertida, o viceversa.
Además, la disposición de la Fig. 1 comprende un
circuito de selección 150 para seleccionar sucesivamente al menos
un símbolo de datos de cada uno de la pluralidad de canales de
comunicación, \varphi1, \varphi2, ... \varphin y para
seleccionar una secuencia de código correspondiente que tenga una
longitud correspondiente al régimen de datos del canal de
comunicación seleccionado, y para controlar la carga del al menos un
símbolo del canal de comunicación y la secuencia de código en los
medios de almacenamiento de datos 115 y en los medios de
almacenamiento de códigos 110. Se pueden cargar una pluralidad de
copias del mismo símbolo y de la misma secuencia de código en los
medios de almacenamiento de códigos, dependiendo del régimen de
datos del canal.
Las diferentes secuencias de código pueden ser
almacenadas en una memoria 140 de secuencias de código indicada en
la Fig. 1. Esta memoria 140 de secuencias de código puede contener
todas las posibles secuencias de código de todas las diferentes
longitudes proporcionadas. La memoria 140 de secuencias de código
puede almacenar, preferiblemente, una pluralidad de grupos de
secuencias de código que tengan diferentes longitudes. Para cada
longitud de código particular, se pueden proporcionar una pluralidad
de diferentes secuencias de código ortogonales.
Así, el circuito de selección 150, al seleccionar
uno de los canales de comunicación \varphi1, \varphi2, ...
\varphin, seleccionará, preferiblemente, una de las secuencias de
código que tenga una longitud correspondiente al régimen de datos
del canal seleccionado, y proporcionará al menos una
copia/representación de la secuencia de código desde la memoria 140
de secuencias de código a los medios de almacenamiento de códigos
110. El circuito de selección, al mismo tiempo, proporcionará al
menos una copia de cada uno de una serie de símbolos de datos del
canal de comunicación seleccionado a los medios de almacenamiento de
datos 115, viniendo determinado el número de símbolos y copias por
el régimen de datos del canal. Preferiblemente, el número de
símbolos y el número de copias de cada símbolo son recíprocos cada
uno del otro.
Se hace notar que la pluralidad de canales de
comunicación \varphi1, \varphi2, ... \varphin que tienen
diferentes velocidades de datos pueden ser representados
individualmente mediante componentes de señal compleja, tales como
las que se obtienen en una modulación de amplitud en cuadratura
(QAM) o por una técnica de puesta en clave por cambio de fase (PSK)
que se emplea como un esquema de modulación digital. Si se aplican
tales esquemas de modulación, se produce una señal de componente en
fase y una señal de componente en cuadratura para cada canal de
comunicación. La QAM y la PSK son bien conocidas en la técnica. Las
señales componentes en fase y en cuadratura asociadas a cada uno de
los canales de comunicación pueden ser entonces codificadas
individualmente usando secuencias de código, como antes. Por
consiguiente, las componentes complejas individuales de la
pluralidad de canales de comunicación \varphi1, \varphi2, ...
\varphin pueden ser procesadas individualmente mediante la
disposición de circuito de la Fig. 1. Por lo tanto, la componente de
señal en fase o la componente de señal en cuadratura de un canal de
comunicación particular puede ser seleccionada en un ciclo de
funcionamiento mediante el circuito de selección 150, y el número
predeterminado de símbolos, dependiendo del régimen de datos del
canal de comunicación, pueden ser cargados en los medios de
almacenamiento de datos. En correspondencia, se puede seleccionar
una secuencia de código adecuada de la memoria 140 de secuencias de
código, y almacenarla en los medios de almacenamiento de códigos
110. Después de procesar por los medios de procesado 120, se puede
seleccionar cualquier otro canal de comunicación o cualquier otra
componente de señal en fase o componente de señal en cuadratura
para el siguiente ciclo de funcionamiento.
En lo que sigue se expondrá en detalle el
funcionamiento del aparato de acuerdo con la realización preferida
del invento según la Fig. 1.
En un primer paso, se selecciona uno de entre la
pluralidad de canales de comunicación \varphi1, \varphi2, ...
\varphin para un ciclo de difusión o de procesado de
funcionamiento. Un ciclo de funcionamiento incluye esencialmente
representar un número predeterminado de símbolos del canal de
comunicación seleccionado mediante la secuencia de código, o bien
mediante la secuencia de código invertida, como se ha indicado en lo
que antecede. El número de símbolos procesados en una operación
viene determinado por el régimen de datos del canal seleccionado y
será además indicado con referencia a la Fig. 2.
La selección del uno de entre la pluralidad de
canales de comunicación puede efectuarse mediante el circuito de
selección 150, de acuerdo con un esquema predeterminado,
preferiblemente que permita el procesado de todos los canales de
comunicación previstos \varphi1, \varphi2, ... \varphin sin
retardo alguno. Esto puede comportar elegir cíclicamente cada uno
de los canales de comunicación en una secuencia predeterminada. El
producir una selección cíclica de todos los canales de comunicación
puede ser apropiado para procesar todos los datos de todos los
canales de comunicación, dado que todos los canales de comunicación
serán hechos funcionar con la misma frecuencia. Y operando en cada
canal de comunicación con la misma frecuencia, se producirá a su
vez un régimen de chip uniforme después de difundir para todos los
diferentes regímenes de los canales de comunicación, dado que para
un canal de comunicación que tenga un régimen de datos alto, se
pueden procesar simultáneamente un mayor número de símbolos en un
ciclo de funcionamiento, mientras que para un canal de comunicación
que tenga un régimen de datos más bajo se procesarán simultáneamente
un número menor de símbolos del canal de comunicación en un ciclo
de funcionamiento. Para el canal de comunicación que tiene el más
bajo régimen de datos solamente se puede procesar un símbolo de
datos durante un ciclo de funcionamiento. Sin embargo, se puede
emplear en lugar de ese cualquier otro esquema para seleccionar los
canales de comunicación.
Después de que haya sido seleccionado un canal de
comunicación, en un segundo paso se debe seleccionar una secuencia
de código apropiada. La secuencia de código puede venir determinada
por el circuito de selección 150, y ser recuperada de la memoria
140 de secuencias de código. Como se ha indicado en lo que antecede,
la longitud de la secuencia de código seleccionada venderá
determinada de acuerdo con el régimen de datos del canal de
comunicación seleccionado. Para un canal de comunicación que tenga
un régimen de datos más alto, se seleccionará una secuencia de
código que tenga una longitud más corta, e igualmente, para un canal
de comunicación que tenga un régimen de datos más bajo se
seleccionará una secuencia de código que tenga una longitud más
larga. O dicho de otro modo, para un canal de comunicación que tenga
un régimen de datos alto se requiere un factor de difusión bajo,
mientras que para un canal de comunicación que tenga un régimen de
datos bajo se requerirá un factor de difusión más alto, con objeto
de obtener un régimen de chip conjunto para todos los canales de
comunicación después de la operación de difusión o de procesado.
Después de este segundo paso de determinar la
secuencia de código que tenga una longitud apropiada, en un tercer
paso se determina un número apropiado de símbolos de datos del canal
de comunicación seleccionado. El número de símbolos de datos del
canal de comunicación seleccionado, elegido para transferencia a los
medios de almacenamiento de datos 115, es también dependiente del
régimen de datos del canal de comunicación seleccionado. Este al
menos un símbolo de datos es transferido a los medios de
almacenamiento de datos 115 y, al mismo tiempo, se transfiere la
secuencia de código seleccionado a los medios de almacenamiento de
códigos 110, preferiblemente mediante el circuito de selección
150.
Naturalmente, puesto que los medios de
almacenamiento de códigos 110 tendrán un número finito de posiciones
de almacenamiento, solamente se pueden almacenar un cierto número d
copias de la secuencia de código seleccionada en los medios de
almacenamiento de códigos 110. En correspondencia, se elegirá
apropiadamente el número de posiciones de almacenamiento de los
medios de almacenamiento de datos 115, con objeto de poder almacenar
tantos símbolos d datos subsiguientes del canal de comunicación
como copias de las secuencias de código seleccionadas puedan ser
almacenadas en los medios de almacenamiento de códigos 110.
Por lo tanto, si por ejemplo se pueden almacenar
tres copias de la secuencia de código seleccionada para un canal de
comunicación particular en los medios de almacenamiento de códigos
110, preferiblemente se pueden transferir tres símbolos de datos
(preferiblemente secuenciales) del canal de comunicación
seleccionado a los medios de almacenamiento de datos 116.
Análogamente, si solamente se puede almacenar una copia de la
secuencia de código seleccionada en los medios de almacenamiento de
códigos, preferiblemente solamente será transferido un símbolo de
datos del canal de comunicación seleccionado a los medios de
almacenamiento de datos 115. Por consiguiente, los medios de
almacenamiento de códigos 110 almacenarán un número de copias de la
secuencia de código que será proporcional al régimen de datos del
canal de comunicación seleccionado, y los medios de almacenamiento
de datos almacenarán un número de símbolos del canal de comunicación
seleccionado que será también proporcional al régimen de datos del
canal de comunicación seleccionado.
Sin embargo, con objeto de adaptar números
variables de símbolos diferentes (preferiblemente secuenciales) en
los medios de almacenamiento de datos a la longitud y número
particulares de copias de la secuencia de código almacenadas en los
medios de almacenamiento de códigos 110, se almacenarán varias
copias del al menos un símbolo seleccionado del canal de
comunicación seleccionado en los medios de almacenamiento de datos
115. Por ejemplo, si se almacenan un menor número de copias de la
secuencia de código en los medios de almacenamiento de códigos 110,
se almacenan un número mayor de copias de cada símbolo de datos
seleccionado del canal de comunicación en los medios de
almacenamiento de datos 115.
Después de almacenar el número apropiado de
copias del al menos un símbolo seleccionado del canal de
comunicación y el número apropiado de copias de la correspondiente
secuencia de código, en un cuarto paso los medios de procesado 120
procesan el contenido de los medios de almacenamiento de códigos 110
con el contenido de los medios de almacenamiento de datos 115.
Los medios de procesado 120 pueden procesar, por
ejemplo, cada una de las posiciones de los medios de almacenamiento
de códigos 110 con cada una de las posiciones de los medios de
almacenamiento de datos 115, o bien, los medios de procesado 120
pueden procesar, respectivamente, el contenido de una pluralidad de
posiciones de los medios de almacenamiento de códigos 110 con el
contenido de una de las posiciones de los medios de almacenamiento
de datos 115. Esto último puede ser suficiente, ya que, como se ha
indicado en la parte de introducción de la solicitud, cada símbolo
simple de la corriente de datos de un canal de comunicación es
representado usando la secuencia de código seleccionada. Por lo
tanto, el número de posiciones de los medios de almacenamiento de
códigos 110 usadas para procesar el contenido de una sola posición
de los medios de almacenamiento de datos 115 puede ser igual a la
longitud de la secuencia de código o grupo de secuencias de código
que tenga la longitud más corta. Esto permite reducir las
necesidades de equipo físico, ya que se requiere un número de
posiciones menor en proporción para los medios de almacenamiento de
datos 115.
Los medios de procesado 120 procesan
preferiblemente el contenido de los medios de almacenamiento de
códigos y el contenido de los medios de almacenamiento de datos en
una operación XOR ("O" Exclusivo) o en cualquier otra
operación lógica. La operación XOR es especialmente ventajosa en el
caso de un sistema de telecomunicaciones de CDMA, con objeto de
proporcionar una difusión apropiada de los canales de
comunicación.
En lo que sigue, y con referencia a la Fig. 2, se
describirá otra realización del invento para difundir datos de una
pluralidad de canales de comunicación digitales que tengan
diferentes velocidades de datos usando secuencias de código que
tengan diferentes longitudes. En esta realización de la Fig. 2, se
describirán números preferidos de posiciones de almacenamiento de
los medios de almacenamiento de códigos y de los medios de
almacenamiento de datos, y componentes de equipo físico
adicionales, lo que permite una reducción adicional de las
necesidades de equipo físico.
Como se ha indicado con respecto a la realización
anterior, en los medios de almacenamiento de códigos 110 se
almacenarán una serie de copias de la secuencia de código, viniendo
determinado el número de copias por el régimen de datos del canal
de comunicación seleccionado. Análogamente, en los medios de
almacenamiento de datos 115 se almacenarán una serie de símbolos
del canal de comunicación seleccionado, preferiblemente símbolos
secuenciales de la corriente de datos del canal de comunicación
seleccionado. El número de símbolos del canal de comunicación y el
número de copias de la secuencia de código seleccionada serán uno
mismo, de acuerdo con la presente realización. Eso permite utilizar
óptimamente los componentes de equipo físico proporcionados para el
aparato de acuerdo con el invento.
Como se ha indicado en la parte de introducción
de la solicitud, deben ser soportados diferentes canales de
comunicación que tienen diferentes velocidades de datos. Por lo
tanto, se proporcionarán las secuencias de código para difundir los
canales de comunicación individuales que tienen diferentes
velocidades de datos. El canal de comunicación que tiene el régimen
de datos más bajo RL debe ser procesado por consiguiente con una
secuencia de código que tiene una longitud máxima, o dicho de otro
modo, debe ser difundido con el factor de difusión más alto. Por lo
tanto, de acuerdo con la realización descrita con referencia a la
Fig. 2, los medios de almacenamiento de códigos 110 tendrán un
número de posiciones de almacenamiento igual a la longitud de
secuencia de código máxima MaxL a ser usada para canales de
comunicación con el régimen de datos más bajo RL. Esto permite
evitar cualesquiera posiciones de almacenamiento vacías, y evita por
lo tanto cualesquiera muestras no definidas en la corriente de
datos de salida de los medios de procesado 120. Las posiciones de
almacenamiento vacías plantean problemas de manipulación de
datos.
Además, para utilizar del modo más eficiente los
componentes de equipo físico proporcionados, de acuerdo con la
presente realización de la Fig. 2, se reduce al mínimo el número de
posiciones de almacenamiento de los medios de almacenamiento de
datos 115. Puesto que, como se ha indicado en detalle en lo que
antecede, es necesario que cada símbolo de la corriente de datos de
los canales de comunicación sea representado usando la secuencia de
código, los medios de almacenamiento de datos requieren un único
contenido de posición de almacenamiento de datos para cada número
predeterminado de contenidos de posiciones de los medios de
almacenamiento de códigos 110. Evidentemente, puesto que hay
necesidad de procesar un canal de comunicación con el régimen de
datos más alto RH y la correspondiente secuencia de código más
corta, el número mínimo de posiciones de los medios de
almacenamiento de códigos para un símbolo de datos específico del
canal de comunicación, con el régimen RH, debe ser igual a la
longitud de la secuencia de código más corta. Si se satisface esta
condición, se puede aceptar cualquier otra secuencia de código más
larga, o bien almacenar copias de los símbolos seleccionados en las
posiciones de almacenamiento vecinas de los medios de almacenamiento
de datos 115. De acuerdo con lo expuesto en lo que antecede, los
medios de almacenamiento de datos en la presente realización tendrán
preferiblemente un número de posiciones de almacenamiento que viene
determinado por el número de posiciones de almacenamiento de los
medios de almacenamiento de códigos dividido por una longitud de
secuencia de código mínima MinL.
Al igual que antes, con respecto a los medios de
almacenamiento de códigos 110, esto permite evitar cualesquiera
posiciones de almacenamiento vacías en los medios de almacenamiento
de datos 115, evitándose así cualesquiera bits no definidos en la
corriente de datos de salida de los medios de procesado 120.
Se indicó en lo que antecede cómo el número de
posiciones de almacenamiento de los medios de almacenamiento de
códigos 110 y el número de posiciones de almacenamiento de los
medios de almacenamiento de datos 115 pueden ser elegidos
apropiadamente, dependiendo de la longitud de secuencia de código
máxima MaxL y de la longitud de secuencia de código mínima MínL,
con objeto de evitar cualesquiera posiciones de almacenamiento
vacías. Sin embargo, con esto siguen sin evitarse posiciones de
almacenamiento vacías en el caso de secuencias de código de
longitudes intermedias para canales de comunicación de velocidades
de datos intermedios, es decir, que con velocidades de datos
intermedios han de procesarse el régimen de datos más alto RH y el
régimen de datos más bajo RL. Por lo tanto, de acuerdo con la
realización del invento según la Fig. 2, se seleccionan las
diferentes longitudes de las secuencias de código de tal modo que el
número de posiciones de almacenamiento de los medios de
almacenamiento de códigos 110 sea un múltiplo entero de todas las
longitudes de código diferentes. Por consiguiente, se asegura que
se adaptarán sin solución de continuidad un número entero de copias
de todas las diferentes secuencias de código en los medios de
almacenamiento de códigos 110, en posiciones adyacentes. Por
consiguiente, no se producirán posiciones de almacenamiento vacías
y, dado que se han previsto un número apropiado de posiciones para
los medios de almacenamiento de datos 115, la corriente de datos de
salida de los medios de procesado 120 no presentará "espacios de
separación vacíos" de ningún tipo, ni muestras no definidas.
Después de esta explicación teórica y de la
descripción de una elección óptima para el número de posiciones del
código y de los medios de almacenamiento de datos de acuerdo con el
invento, con referencia a la Fig. 2, se expondrán tres ejemplos de
tres canales de comunicación diferentes que tienen tres velocidades
de datos diferentes.
En una sección C1 en la Fig. 2, se ha
representado un ejemplo de procesado para un canal de comunicación
que tiene el régimen de datos admisible más bajo RL. En una sección
C2 se ha ilustrado el procesado de un canal de comunicación
que tiene un régimen de datos intermedio RM, y en una sección
C3 de la Fig. 2 se ha representado el procesado de un canal
de comunicación que tiene el régimen de datos admisible más alto RH.
Se supone que:
RL: régimen más bajo
RM: 2*RL, régimen doble de RL,
RH: 4*RL, régimen más alto,
MaxL = 16 bits (chips),
MinL = 4 bits,
y en correspondencia, la longitud
de la secuencia de código del canal de comunicación que tiene el
régimen de datos medio RM es de 8 bits
(chips).
Cada una de las secciones presenta medios de
almacenamiento de códigos 110, medios de almacenamiento de datos
115 y medios de procesado 120, como se ha indicado con respecto a la
Fig. 1. Los medios de procesado 120 pueden efectuar una operación
XOR, o cualquier otra operación lógica en el contenido de los medios
de almacenamiento de datos y de códigos. Un circuito de selección
(no representado) puede efectuar operaciones de programación y de
carga, como se ha indicado con respecto a la Fig. 1.
El signo de referencia 210 ilustra un período de
tiempo requerido parea un ciclo de funcionamiento de la disposición
del equipo físico. Un ciclo de funcionamiento puede comprender los
cuatro pasos de funcionamiento, como se indicó con respecto a la
Fig. 1. T designa el período de tiempo requerido para un ciclo de
funcionamiento, el cual es igual al régimen de datos inverso RL del
canal de comunicación con el régimen de datos más bajo. Este
período de tiempo para un ciclo de funcionamiento es necesario, dado
que en un ciclo de funcionamiento es necesario procesar una
secuencia de código entera con un símbolo de la corriente de datos
del canal de comunicación seleccionado.
En lo que sigue se indicarán las operaciones para
el procesado de un símbolo de datos DL(1) de un canal de
comunicación \varphix que tiene el régimen de datos más bajo
posible RL. El canal de comunicación \varphix será procesado con
una secuencia de código que tiene la máxima longitud MaxL la cual,
en el presente ejemplo, es de 16 chips. Puesto que el número de
posiciones de almacenamiento de los medios de almacenamiento de
códigos 110 viene determinado por la longitud de la secuencia de
código que tiene la longitud máxima MaxL, se cargará una sola copia
de la secuencia de código correspondiente al canal de comunicación
\varphix en los medios de almacenamiento de códigos 110. Las
posiciones de almacenamiento de códigos individuales se han
designado por números enteros en orden descendente. Además, puesto
que solamente se almacena una sola copia de la secuencia de código
en los medios de almacenamiento de códigos, se cargarán copias del
símbolo DL(1) en las cuatro posiciones de almacenamiento de
los medios de almacenamiento de datos 115.
Los medios de almacenamiento de datos pueden
tener un número de posiciones igual al número de posiciones de los
medios de almacenamiento de códigos, aunque, como se ha indicado en
lo que antecede, preferiblemente se pueden prever en vez de eso un
menor número de posiciones de almacenamiento de datos, viniendo
determinado el número por el número total de posiciones de
almacenamiento de los medios de almacenamiento de códigos dividido
por la longitud de código mínima MinL, y por consiguiente el número
de posiciones de los medios de almacenamiento de datos en el
presente ejemplo puede ser de 4 posiciones.
Después de que haya sido almacenada la muestra de
datos o el símbolo de datos DL(1) del canal de comunicación
\varphix que tiene el régimen de datos RL en las 4 posiciones de
los medios de almacenamiento de datos, los medios de procesado
procesan el contenido de las posiciones de almacenamiento de los
medios de almacenamiento de códigos 110 con el contenido de los
medios de almacenamiento de datos 115, como se indicó en lo que
antecede. Preferiblemente, se dará salida por los medios de
procesado 120 a una corriente de datos que representan la secuencia
de código o la inversa de la secuencia de código, según sea lo
apropiado, dependiendo del símbolo de la corriente de datos de
llegada DL(1). Esto completa un ciclo de funcionamiento del
aparato del invento para difundir un canal de comunicación que
tiene el régimen de datos más bajo posible RL.
En lo que sigue, con respecto al signo de
referencia C2, se describirá un ciclo de funcionamiento para
procesar dos símbolos DM(1), DM(2) de un canal de
comunicación \varphiy que tiene un régimen de datos intermedio
RM, que es el doble que el régimen de datos RL. En este caso, puesto
que el régimen de datos RM es igual a 2 RL, la secuencia de código
tendrá una longitud de 8 chips, y se pueden almacenar dos copias de
la secuencia de código en los medios de almacenamiento de códigos
110. En correspondencia se almacenarán dos símbolos de datos
DM(2) y DM(1) de la corriente de datos que llega del
canal de comunicación \varphiy en los medios de almacenamiento de
datos 115. Puesto que se han previsto cuatro posiciones para los
medios de almacenamiento de datos, se almacenarán dos copias de
cada uno de los símbolos de datos DM(2) y DM(1) en las
cuatro posiciones de almacenamiento de datos previstas por los
medios de almacenamiento de datos 115.
Las copias de las muestras de datos DM(2)
serán preferiblemente almacenadas en las dos posiciones más a la
izquierda de los medios de almacenamiento de datos 115, con objeto
de adaptar la copia de la izquierda de la secuencia de código
almacenada en los medios de almacenamiento de códigos 110, designada
por 251. Las dos copias de la muestra de datos DM(1) serán
preferiblemente almacenadas en las dos posiciones más a la derecha
de los medios de almacenamiento de datos 116, con objeto de adaptar
la copia de la derecha de la secuencia de código, designada por
252. En consecuencia, en este ciclo de funcionamiento para el canal
de datos \varphiy que tiene el régimen de datos intermedio RM, se
pueden procesar dos símbolos de datos juntos en un ciclo.
En lo que sigue, con respecto al signo de
referencia C3, se describirá un ciclo de funcionamiento para
un canal de datos \varphiz que tiene el régimen de datos más alto
posible RH. En este caso, la correspondiente secuencia de código
tendrá una longitud de 4 chips, y por consiguiente se pueden
almacenar 4 copias 261, 262, 263 y 264 en los medios de
almacenamiento de códigos 110. En correspondencia, se pueden
almacenar cuatro símbolos DH(1), DH(2), DH(3),
DH(4) en los medios de almacenamiento de datos 115. El orden
de los símbolos de la corriente de datos
DH(1)-DH(4) se elegirá,
preferiblemente, de tal modo que la salida de los medios de
procesado 120 proporcione una corriente de datos en serie,
correspondiente a la secuencia correcta de símbolos de la corriente
de datos que llega del canal \varphiz. Como se verá con el signo
de referencia 213, se procesarán cuatro muestras diferentes juntas
en un ciclo de funcionamiento.
La realización de la Fig. 2 proporcionará en la
salida de los medios de procesado 120 un régimen de chips conjunto
de 16xRL (o bien de 8xRM, o bien de 4xRH) para todos los diferentes
canales, como resulta evidente de la anterior descripción.
El anterior procedimiento de duplicar el régimen
de datos, como se explicó con respecto a la Fig. 1, puede
repetirse, por supuesto, hasta que se alcance el régimen de símbolos
teórico más alto, en cuyo caso el factor de difusión es de 1. Se
hace notar, además, que se pueden elegir longitudes arbitrarias MinL
y MaxL, y un número arbitrario de diferentes velocidades de datos.
Por ejemplo, se puede requerir proporcionar 63 canales de cualquier
región de símbolos, desde un conjunto de 32/64/128/256/512/1024 ksps
(kilosímbolos por segundo) en cualquier mezcla. MinL puede ser de
16 chips, MaxL puede ser de 128 chips para un régimen de chips de
4.096 mcgs (megachips por segundo).
Según el enfoque directo indicado en la sección
de introducción de la solicitud, se necesita el siguiente número de
unidades de difusión:
\vskip1.000000\baselineskip
| \hskip0,2cm 64 canales de 32 ksps |
| \hskip0,2cm 64 canales de 64 ksps |
| \hskip0,2cm 64 canales de 128 ksps |
| \hskip0,2cm 64 canales de 256 ksps |
| \hskip0,2cm 64 canales de 512 ksps |
| \hskip0,2cm 64 canales de 1024 ksps |
| 384 unidades de difusión en total. |
Frente a esto el presente invento permite usar
componentes de equipo físico compartidos para todos los diferentes
regímenes de símbolos, es decir, procesar secuencias de código que
tienen diferentes longitudes. En términos del ejemplo anterior,
solamente se necesitan 64 unidades de difusión, lo que asciende a
una reducción en el equipo físico del 84%.
En lo que sigue se describirá. con respecto a la
Fig. 3, otra realización del invento. La Fig. 3 ilustra además la
secuencia específica de los pasos de procesado para un ciclo de
funcionamiento.
En la Fig. 3 se han representado los medios de
almacenamiento de códigos 110, que tienen 16 posiciones, como se ha
indicado mediante números enteros en orden descendente. Además, en
la Fig. 3 se ha representado un circuito de retención 310 para
enganchar un símbolo de datos desde un canal de comunicación
seleccionado recibido desde los medios de almacenamiento de datos
115, y para permitir el procesado del símbolo con el contenido de
un número de posiciones de los medios de almacenamiento de códigos
110, con lo que el número de las posiciones de almacenamiento del
circuito de retención es igual a la secuencia de código que tiene
la longitud mínima. En vez de proporcionar un circuito de retención,
los símbolos de datos pueden ser leídos directamente de una
memoria, por ejemplo, seleccionando para ello repetidamente la misma
posición de la memoria. Al igual que antes, con respecto a la Fig.
2, se ha supuesto que la longitud máxima MaxL de una secuencia de
código es de 16 chips, y que la longitud mínima MinL de una
secuencia de código es de 4 chips. Por lo tanto, los medios de
almacenamiento de datos 115 comprenden preferiblemente 4 posiciones
de almacenamiento, y el circuito de retención 310 comprende una
posición.
Esencialmente, es necesario asegurar que se
pueden procesar cuatro posiciones de almacenamiento de código
mediante los medios de procesado con el contenido del circuito de
retención, dado que la secuencia de código de mínima longitud tiene
4 chips.
Se hace notar que los ejemplos específicos para
el tamaño del almacenamiento y las secuencias de código se ha
elegido únicamente con fines ilustrativos, y que son principalmente
posibles otros números siempre que se satisfagan las condiciones
del invento indicadas en lo que antecede.
En lo que sigue, con respecto a la Fig. 3, se
describirán los cuatro pasos S1, S2, S3, S4 durante un ciclo de
funcionamiento del circuito del invento.
En un primer paso S1 el contenido de una posición
de almacenamiento de datos designada por 115a será transferido al
circuito de retención 310. A continuación, los medios de procesado
procesarán el contenido de las posiciones de almacenamiento de
códigos 110a, 110b, 110c, 110d (una después de otra) con el
contenido del circuito de retención, siendo transferido el símbolo
de datos desde la posición 115a de los medios de almacenamiento de
datos 115.
A continuación, en un paso S2, el contenido de
una posición de almacenamiento de datos 115b será transferido al
circuito de retención 310, y, como se ha indicado con respecto al
paso S1, el contenido de las posiciones de almacenamiento de código
110e, 110f, 110g, 110h será procesado con el contenido del circuito
de retención. Se procede de un modo similar en el paso S3, donde se
transfiere el contenido de una posición de almacenamiento de datos
115c al circuito de retención 310 y se procesa en correspondencia
con el contenido de las 4 posiciones de almacenamiento de código
siguientes.
Y además, al igual que en los pasos anteriores,
en el paso S4 se transfiere el contenido de una posición de
almacenamiento de datos 115d al circuito de retención 310 procesado
en consecuencia con el contenido de las cuatro últimas posiciones
de almacenamiento de código. Todos los resultados del procesado son
preferiblemente dados de salida en una corriente de datos en serie,
correspondiente al orden de los datos de entrada.
En el ejemplo de la Fig. 3, en el caso de que sea
procesado un canal de datos con el régimen de datos más bajo
posible RL en las 4 posiciones de almacenamiento de datos 115a,
115b, 115c y 115d, se puede almacenar el mismo símbolo de datos del
canal de datos seleccionado. En correspondencia, es posible un
procesado apropiado con la secuencia de código correspondiente que
tiene 16 chips. En el caso de que sea procesado un canal de
comunicación que tenga el régimen de datos más alto posible RH,
serán almacenados cuatro símbolos en las posiciones de
almacenamiento de datos 115a, 115b, 115c y 115d. En correspondencia,
se almacenarán apropiadamente cuatro copias idénticas de una
secuencia de código de una longitud de 4 chips cada una, en los
medios de almacenamiento de códigos 110, que proporcionan el
procesado de corrección. En el caso de que se procese un canal de
comunicación que tenga el régimen de datos medio RM, en la posición
de almacenamiento de datos 115a y 115b será almacenado el mismo
símbolo de datos (el primero), y de un modo similar, en la posición
de almacenamiento de datos 116c, 115d se almacenará el segundo
símbolo de datos del canal de comunicación seleccionado.
De un modo similar, en otras realizaciones, para
cualquier régimen de datos máximo, intermedio y mínimo, se pueden
almacenar un número apropiado de símbolos o de copias de símbolos en
los medios de almacenamiento de datos.
Incluso aunque solamente se han indicado ejemplos
con tres velocidades de datos diferentes RL, RM y RH, es posible
una pluralidad de otros velocidades de datos, siempre que se cumpla
con las limitaciones de acuerdo con el invento. Por ejemplo, en el
caso de que la longitud de código máxima sea de 128, se pueden
prever secuencias de código de 64 chips, de 32 chips, de 16 chips,
de 8 chips, de 4 chips y de 2 chips de longitud.
En la descripción hecha en lo que antecede se
describió cómo se podría enviar una sola unidad de equipo físico de
difusión para procesar ya sea un solo símbolo y una secuencia de
código "larga" correspondiente para un canal con el régimen
más bajo, o bien para procesar una pluralidad de símbolos y las
correspondientes secuencias de código más cortas para canales de
velocidades de datos más altos. Por ejemplo, se podrían procesar
canales de 32 ksps, de 64 ksps, de 128 ksps, de 256 ksps, de 512
ksps y de 1’24 ksps mediante la misma estructura de equipo físico.
Básicamente, es posible cualquier número de diferentes velocidades
de datos.
En lo que sigue, se describirá otra realización
del invento con respecto a la Fig. 4.
En la Fig. 4, en forma similar a como en la Fig.
1, se representan elementos de procesado para difundir canales de
comunicación, aunque desviándose de la Fig. 1 la realización de la
Fig. 4 está adaptada para procesar una pluralidad de canales de
comunicación en paralelo. Un procesado en paralelo permite aumentar
aún más la velocidad de procesado del dispositivo, dado que se
pueden procesar simultáneamente canales de comunicación o
componentes respectivos en fase y en cuadratura, y combinarse en una
sola señal de transmisión sin almacenamiento intermedio alguno,
etc.
En la Fig. 4 se han representado K canales de
comunicación \varphi1, \varphi2, ... \varphik, un circuito de
selección 450, y unos medios de almacenamiento de códigos 410 que
comprenden K unidades de almacenamiento de código en paralelo CS1,
CS2, ... CSK para almacenar, como se ha indicado en lo que antecede,
números apropiados de copias de cada una de las K diferentes
secuencias de código. Además, en la Fig. 4 se presentan medios de
almacenamiento de datos 415 que comprenden K unidades de
almacenamiento de datos en paralelo DS1, DS2, ... DSK para
almacenar números/copias apropiados de símbolos procedentes de los K
canales de comunicación. Se han previsto medios de procesado 420
que comprenden K unidades de procesado P1, P2, ... PK para procesado
en paralelo del contenido de las correspondientes unidades de
almacenamiento de código y unidades de almacenamiento de datos.
El circuito del invento según la Fig. 4 es capaz
de procesar K canales en paralelo, como se indicará en lo
que
sigue.
sigue.
Las corrientes de datos que contienen símbolos de
datos de cada uno de los diferentes canales de comunicación, como
por ejemplo se indicó con respecto a la Fig. 1, son recibidas en el
circuito de selección 450. El circuito de selección está conectado
con K líneas en paralelo a los medios de almacenamiento de códigos
410 para cargar los números apropiados de copias de las secuencias
de código individuales en las K unidades de almacenamiento de
códigos. El circuito de selección está además conectado a través de
K líneas en paralelo a los medios de almacenamiento de datos 415
para cargar los números y copias apropiados, respectivamente, de
símbolos de cada uno de los canales de comunicación en las K
unidades de almacenamiento de datos. A continuación, cada una de
las unidades de procesado P1, P2, ..., PK procesa ahora el contenido
de la unidad de almacenamiento de códigos y la correspondiente
unidad de almacenamiento de datos, como se ha indicado en lo que
antecede. Por consiguiente, puesto que se han previsto K unidades
de procesado, se pueden procesar todos los K canales en paralelo y
se obtienen de salida K corrientes de datos en paralelo desde los
medios de procesado 420, las cuales pueden ser luego combinadas en
un combinador
(no representado).
(no representado).
Claims (21)
1. Aparato para procesar datos de una pluralidad
de canales de comunicación digitales (\varphi1, \varphi2, ...
\varphin) que tienen diferentes velocidades de datos (RL, RM, RH)
usando secuencias de código que tienen diferentes longitudes, que
comprende:
- medios de almacenamiento de códigos (110) para almacenar al menos una copia de una de las secuencias de código;
- medios de almacenamiento de datos (115) para almacenar al menos una copia de al menos un símbolo de uno de los canales de comunicación (\varphi1, \varphi2, ... \varphin);
- medios de procesado para procesar el contenido de los medios de almacenamiento de códigos con el contenido de los medios de almacenamiento de datos; en el que
- el número de copias de la secuencia de código almacenadas en los medios de almacenamiento de códigos (110) y el número de símbolos del canal de comunicación (\varphi1, \varphi2, ... \varphin) almacenados en los medios de almacenamiento de datos (115) es proporcional al régimen de datos (RL; RM; RH) del canal de comunicación.
2. Aparato de acuerdo con la reivindicación 1,
en el que los medios de almacenamiento de códigos (110)
tienen un número de posiciones de almacenamiento igual a una longitud de secuencia de código máxima
(MaxL).
tienen un número de posiciones de almacenamiento igual a una longitud de secuencia de código máxima
(MaxL).
3. Aparato de acuerdo con las reivindicaciones 1
ó 2, en el que los medios de almacenamiento de datos (115) tienen
un número de posiciones de almacenamien5to determinado por el número
de posiciones de almacenamiento de los medios de almacenamiento de
códigos (110) dividido por una longitud de secuencia de código
mínima
(MinL).
(MinL).
4. Aparato de acuerdo con una de las
reivindicaciones precedentes, en el que el número de posiciones de
almacenamiento de los medios de almacenamiento de códigos (110) es
un múltiplo entero de todas las diferentes longitudes de
código.
5. Aparato de acuerdo con una de las
reivindicaciones precedentes, que comprende medios de control para
operar en cada canal con la misma frecuencia, para proporcionar un
régimen de chip uniforme después de difundir para todos los
regímenes de canal de comunicación diferentes.
6. Aparato de acuerdo con una de las
reivindicaciones precedentes, que comprende un circuito de selección
(150) para seleccionar al menos un símbolo de datos de uno de la
pluralidad de canales de comunicación (\varphi1, \varphi2, ...
\varphin) y para seleccionar una secuencia de código que tiene una
longitud que depende del régimen de datos del canal de comunicación
seleccionado y para controlar la carga del al menos un símbolo y la
secuencia de código en los medios de almacenamiento de datos y de
códigos.,
7. Aparato de acuerdo con una de las
reivindicaciones precedentes, en el que los canales de comunicación
de valores complejos (\varphi1, \varphi2, ... \varphin) están
representados por componentes de valores reales, los cuales son
procesados independientemente.
8. Aparato de acuerdo con una de las
reivindicaciones precedentes, en el que los medios de procesado
(120) efectúan una operación XOR.
9. Aparato de acuerdo con una de las
reivindicaciones precedentes, que comprende:
- una pluralidad de medios de almacenamiento de códigos (110),
- una pluralidad de medios de almacenamiento de datos (115),
- una pluralidad de medios de procesado (120),
- en el que un circuito de selección (450) programa la carga de al menos un símbolo de cada uno de la pluralidad de canales de comunicación y la correspondiente secuencia de código en la pluralidad de medios de almacenamiento de datos y de códigos para procesado en paralelo mediante la pluralidad de medios de procesado.
10. Sistema de comunicaciones de CDMA que
comprende el aparato de acuerdo con una de las reivindicaciones
precedentes.
\newpage
11. Método para procesar datos de una pluralidad
de canales de comunicación digitales (\varphi1, \varphi2, ...
\varphin) que tienen diferentes velocidades de datos (RL, RM, RH)
usando secuencias de código que tienen diferentes longitudes, que
incluye los pasos de:
- almacenar en medios de almacenamiento de códigos (110) al menos una copia de una de las secuencias de código, siendo el número de copias de la secuencia de código proporcional al régimen de datos (RL; RM; RH) del canal de comunicación;
- almacenar en medios de almacenamiento de datos (115) al menos una copia de al menos un símbolo de uno de los canales de comunicación (\varphi1, \varphi2, ... \varphin), siendo el número de símbolos proporcional al régimen de datos (RL; RM; RH) del canal de comunicación; y
- procesar el contenido de los medios de almacenamiento de códigos con el contenido de los medios de almacenamiento de datos usando medios de procesado (120).
12. Método de acuerdo con la reivindicación 11,
en el que los medios de almacenamiento de códigos (110) tienen un
número de posiciones de almacenamiento igual a una longitud de
secuencia de código máxima (MaxL).
13. Método de acuerdo con las reivindicaciones 11
ó 12, en el que los medios de almacenamiento de datos (116) tienen
un número de posiciones de almacenamiento determinado por el número
de posiciones de almacenamiento de los medios de almacenamiento de
códigos (110) dividido por una longitud de secuencia de código
mínima (MinL).
14. Método de acuerdo con una de las
reivindicaciones 11 a 13, en el que el número de posiciones de
almacenamiento de los medios de almacenamiento de códigos (110) es
un múltiplo entero de todas las diferentes longitudes de
código.
15. Método de acuerdo con una de las
reivindicaciones 11 a 14, en el que en cada canal de comunicación se
opera con la misma frecuencia, para proporcionar un régimen de
chips uniforme después de difundir para todos los diferentes
regímenes de canal de comunicación.
16. Método de acuerdo con una de las
reivindicaciones 11 a 15, que comprende además los pasos de:
- seleccionar un símbolo de datos en los medios de almacenamiento de datos (115); y
- procesar el símbolo con el contenido de un número de posiciones de los medios de almacenamiento de códigos (110), viniendo detrem9inado el número de posiciones por la secuencia de código de mínima longitud.
17. Método de acuerdo con una de las
reivindicaciones 11 a 16, que comprende además los pasos de:
- seleccionar al menos un símbolo de datos de uno de la pluralidad de canales de comunicación (\varphi1, \varphi2, ... \varphin) usando un circuito de selección (150); y
- seleccionar una secuencia de código que tenga una longitud que depende el régimen de datos del canal de comunicación seleccionado; y
- controlar la carga del al menos un símbolo de datos y la secuencia de código en los medios de almacenamiento de datos y de códigos.
18. Método de acuerdo con una de las
reivindicaciones 11 a 17, en el que los canales de comunicación de
valores complejos (\varphi1, \varphi2, ... \varphin) están
representados por componentes de valores reales, los cuales son
procesados independientemente.
19. Método de acuerdo con una de las
reivindicaciones 11 a 18, en el que los medios de procesado (120)
efectúan una operación XOR.
20. Método de acuerdo con una de las
reivindicaciones 11 a 19, que comprende además los pasos de:
- almacenar una pluralidad de secuencias de código en una pluralidad de medios de almacenamiento de códigos (110);
- almacenar al menos un símbolo de datos de cada uno de la pluralidad de los canales de comunicación en una pluralidad de medios de almacenamiento de datos (115) correspondientes a la pluralidad de medios de almacenamiento de códigos; y
- procesar en paralelo cada una de la pluralidad de secuencias de código con el al menos un símbolo de cada uno de los correspondientes canales de comunicación.
21. Método de acuerdo con una de las
reivindicaciones 11 a 20, en el que los medios de procesado (120)
procesan el contenido de una posición de los medios de
almacenamiento de datos (115) con el contenido de un número de
posiciones de los medios de almacenamiento de códigos (110), y el
número de posiciones de los medios de almacenamiento de códigos
procesados con la una posición de los medios de almacenamiento de
datos es igual a la longitud de la secuencia de código que tiene la
longitud más corta (MinL).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19832554 | 1998-07-20 | ||
| DE19832554A DE19832554C2 (de) | 1998-07-20 | 1998-07-20 | Spreizvorrichtung für multiple Datenraten |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2255289T3 true ES2255289T3 (es) | 2006-06-16 |
Family
ID=7874663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99938287T Expired - Lifetime ES2255289T3 (es) | 1998-07-20 | 1999-07-19 | Ensanchador para velocidades de datos multiples. |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6625136B1 (es) |
| EP (1) | EP1099320B1 (es) |
| JP (1) | JP2002521914A (es) |
| KR (1) | KR20010071987A (es) |
| CN (1) | CN1310452C (es) |
| AR (1) | AR019433A1 (es) |
| AT (1) | ATE319239T1 (es) |
| AU (1) | AU757060B2 (es) |
| CA (1) | CA2338057C (es) |
| DE (2) | DE19832554C2 (es) |
| ES (1) | ES2255289T3 (es) |
| TW (1) | TW432836B (es) |
| WO (1) | WO2000005831A1 (es) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6798736B1 (en) * | 1998-09-22 | 2004-09-28 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving variable rate data |
| AU5057900A (en) * | 2000-06-05 | 2001-12-17 | Linkair Communications, Inc. | A method for the air interface to support variable data rate |
| US20020042899A1 (en) * | 2000-06-16 | 2002-04-11 | Tzannes Marcos C. | Systems and methods for LDPC coded modulation |
| US6836504B2 (en) * | 2001-02-14 | 2004-12-28 | Motorola, Inc. | Method and apparatus for spreading symbols in a communication system |
| JP2002335228A (ja) * | 2001-05-08 | 2002-11-22 | Sony Corp | インパルス信号列を用いる無線通信システム、無線送信装置、無線受信装置、無線通信方法、無線送信方法、無線受信方法 |
| CA2415170C (en) | 2001-12-28 | 2008-07-15 | Ntt Docomo, Inc. | Receiver, transmitter, communication system, and method of communication |
| DE10219342B4 (de) | 2002-04-30 | 2014-02-06 | Rohde & Schwarz Gmbh & Co. Kg | Verfahren zum Festellen der Länge einer Standard-Codesequenz eines CDMA-Signal |
| JP3643366B2 (ja) * | 2003-07-10 | 2005-04-27 | 松下電器産業株式会社 | Ｃｄｍａ送信装置及びｃｄｍａ受信装置 |
| US7738534B2 (en) * | 2003-11-24 | 2010-06-15 | Telefonaktiebolaget Lm Ericsson (Publ) | Multi-transmitter interference suppression using code-specific combining |
| US7756193B2 (en) * | 2006-09-21 | 2010-07-13 | Broadcom Corporation | Time divided pilot channel detection processing in WCDMA terminal having shared memory |
| EP2109240B1 (en) * | 2008-04-10 | 2012-07-11 | TELEFONAKTIEBOLAGET LM ERICSSON (publ) | Activation of code multiplexing |
| US8483735B2 (en) * | 2010-08-26 | 2013-07-09 | Telefonaktiebolaget L M Ericsson (Publ) | Methods and apparatus for parallel scheduling of frequency resources for communication nodes |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2630871B1 (fr) * | 1988-04-29 | 1994-03-18 | Alcatel Cit | Procede et dispositif d'adjonction et de separation d'un canal numerique a bas debit au canal numerique a haut debit d'une liaison de transmission |
| US5128959A (en) * | 1991-02-22 | 1992-07-07 | Motorola, Inc. | Variable bandwidth CDMA radio system |
| MY112371A (en) * | 1993-07-20 | 2001-05-31 | Qualcomm Inc | System and method for orthogonal spread spectrum sequence generation in variable data rate systems |
| US5442625A (en) | 1994-05-13 | 1995-08-15 | At&T Ipm Corp | Code division multiple access system providing variable data rate access to a user |
| ZA961025B (en) | 1995-02-28 | 1996-07-16 | Qualcomm Inc | Method and apparatus for providing variable rate data in a communications system using non-orthogonal overflow channels |
| DE19533507C2 (de) * | 1995-09-04 | 1997-10-02 | Hartmut Dipl Ing Neus | Multiplex-, Zugriffs- und Duplexverfahren für ein zellulares Funksystem |
| US6205190B1 (en) * | 1996-04-29 | 2001-03-20 | Qualcomm Inc. | System and method for reducing interference generated by a CDMA communications device |
| US5737326A (en) * | 1996-07-12 | 1998-04-07 | Lucent Technologies Inc. | Multi-code code division multiple access receiver |
| JP2815007B2 (ja) | 1996-12-05 | 1998-10-27 | 日本電気株式会社 | 可変レートｃｄｍａ拡散回路 |
| US6222875B1 (en) * | 1997-07-11 | 2001-04-24 | Telefonaktiebolaget Lm Ericsson (Publ) | Low-delay rate detection for variable rate communication systems |
| US6389000B1 (en) | 1997-09-16 | 2002-05-14 | Qualcomm Incorporated | Method and apparatus for transmitting and receiving high speed data in a CDMA communication system using multiple carriers |
| US6122310A (en) * | 1998-01-29 | 2000-09-19 | Motorola, Inc. | Method and apparatus for facilitating multi-rate data transmission by selecting a plurality of spreading codes |
| US6366588B1 (en) * | 1998-02-27 | 2002-04-02 | Lucent Technologies Inc. | Method and apparatus for achieving data rate variability in orthogonal spread spectrum communication systems |
-
1998
- 1998-07-20 DE DE19832554A patent/DE19832554C2/de not_active Expired - Fee Related
-
1999
- 1999-07-15 US US09/353,647 patent/US6625136B1/en not_active Expired - Lifetime
- 1999-07-19 WO PCT/EP1999/005133 patent/WO2000005831A1/en not_active Ceased
- 1999-07-19 JP JP2000561719A patent/JP2002521914A/ja not_active Withdrawn
- 1999-07-19 AT AT99938287T patent/ATE319239T1/de not_active IP Right Cessation
- 1999-07-19 KR KR1020017000830A patent/KR20010071987A/ko not_active Ceased
- 1999-07-19 ES ES99938287T patent/ES2255289T3/es not_active Expired - Lifetime
- 1999-07-19 AU AU52847/99A patent/AU757060B2/en not_active Ceased
- 1999-07-19 DE DE69930130T patent/DE69930130D1/de not_active Expired - Lifetime
- 1999-07-19 CA CA002338057A patent/CA2338057C/en not_active Expired - Fee Related
- 1999-07-19 EP EP99938287A patent/EP1099320B1/en not_active Expired - Lifetime
- 1999-07-19 CN CNB998111457A patent/CN1310452C/zh not_active Expired - Fee Related
- 1999-07-20 TW TW088112314A patent/TW432836B/zh not_active IP Right Cessation
- 1999-07-20 AR ARP990103560A patent/AR019433A1/es active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| US6625136B1 (en) | 2003-09-23 |
| AU757060B2 (en) | 2003-01-30 |
| ATE319239T1 (de) | 2006-03-15 |
| AR019433A1 (es) | 2002-02-20 |
| DE19832554A1 (de) | 2000-02-17 |
| EP1099320A1 (en) | 2001-05-16 |
| CN1310452C (zh) | 2007-04-11 |
| KR20010071987A (ko) | 2001-07-31 |
| CN1319287A (zh) | 2001-10-24 |
| EP1099320B1 (en) | 2006-03-01 |
| CA2338057C (en) | 2008-04-15 |
| JP2002521914A (ja) | 2002-07-16 |
| DE19832554C2 (de) | 2000-06-21 |
| AU5284799A (en) | 2000-02-14 |
| CA2338057A1 (en) | 2000-02-03 |
| DE69930130D1 (de) | 2006-04-27 |
| TW432836B (en) | 2001-05-01 |
| WO2000005831A1 (en) | 2000-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2255289T3 (es) | Ensanchador para velocidades de datos multiples. | |
| US7920571B1 (en) | Circuit-switched switching system | |
| ES2220064T3 (es) | Disposicion y metodo de generacion y distribucion de simbolos codificados en un sistema de comunicaciones cdma (acceso multiple por division de codigo). | |
| TWI282671B (en) | Method and apparatus for formatting signals for digital audio broadcasting transmission and reception | |
| KR100754077B1 (ko) | 코딩된 저장 심벌 및 부가적인 정보를 사용하여 입력데이터 비트 시퀀스를 인터리빙하는 인터리버 및 방법 | |
| NO324299B1 (no) | Overforing av digitalsignaler i tidsmultipleks med ortogonal frekvensfordeling | |
| RU2000104115A (ru) | Система и способ связи с ортогональным блочным кодированием | |
| KR20060111483A (ko) | 섹터화된 환경에서 다운 링크 자원 할당 방법 | |
| JP2011072001A (ja) | チャネルインタリーバ用デマルチプレクサ及びデジタル無線通信システムの送信部及び要素を逆多重化する方法 | |
| CN118591999A (zh) | 一种数据处理方法及数据处理装置 | |
| EP0827298B1 (en) | Data receiver | |
| JPH07183862A (ja) | 周波数分割多重伝送の誤り訂正方法およびそれを用いた伝送システム | |
| US7797617B2 (en) | Interleaving method in OFDM system | |
| US6700864B1 (en) | System and method for generating orthogonal codes | |
| KR920003683A (ko) | 셀룰러 송신 채널의 심벌을 인터리빙하기 위한 장치 및 방법 | |
| US7336715B2 (en) | Method for coded modulation taking account of the error sensitivity of the user data and encrypting said data after coding | |
| EP0981217A1 (en) | Modulating method, modulating device, demodulating method, and demodulating device | |
| KR20000006258A (ko) | 데이터전송시스템및데이터전송시스템의신호부호화방법 | |
| JP3575985B2 (ja) | 周波数分割多重信号送信装置におけるデータ処理方法 | |
| ES2273189T3 (es) | Procedimiento de recepcion de una señal de telecomunicaciones. | |
| JP3575984B2 (ja) | Ｏｆｄｍ送信装置 | |
| JPS63228859A (ja) | デイジタル符号伝送方式 | |
| MXPA98003160A (es) | Desintercalador | |
| HK1068742B (en) | Demultiplexer for channel interleaving | |
| HK1074548A1 (en) | A method and apparatus for transmitting data in a multiple carrier system |