ES2280901T3 - Subsistema receptor sigma-delta banda base multimodo integrado con atenuacion de interferencia y metodo de uso del mismo. - Google Patents
Subsistema receptor sigma-delta banda base multimodo integrado con atenuacion de interferencia y metodo de uso del mismo. Download PDFInfo
- Publication number
- ES2280901T3 ES2280901T3 ES04100346T ES04100346T ES2280901T3 ES 2280901 T3 ES2280901 T3 ES 2280901T3 ES 04100346 T ES04100346 T ES 04100346T ES 04100346 T ES04100346 T ES 04100346T ES 2280901 T3 ES2280901 T3 ES 2280901T3
- Authority
- ES
- Spain
- Prior art keywords
- delta
- sigma
- digital
- signal
- programmable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title abstract description 7
- 238000012545 processing Methods 0.000 claims abstract description 8
- 230000001360 synchronised effect Effects 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000001914 filtration Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005070 sampling Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 230000005405 multipole Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/26—Circuits for superheterodyne receivers
- H04B1/28—Circuits for superheterodyne receivers the receiver comprising at least one semiconductor device having three or more electrodes
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Superheterodyne Receivers (AREA)
- Circuits Of Receivers In General (AREA)
- Analogue/Digital Conversion (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Noise Elimination (AREA)
- Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
- Transceivers (AREA)
Abstract
Un subsistema receptor de radiofrecuencia, RF, sigma-delta integrado (200) que comprende: un convertidor analógico-digital sigma-delta multi-modo (215) para proporcionar una salida sencilla y multi-bit; un mezclador digital (221) para la creación de señales banda base digitales en fase (I) y en fase de cuadratura (Q); una red de decimación programable (221) para reducir la frecuencia de las señales banda base digitales en fase y en cuadratura; y una red de formateo programable (223) para organizar las componentes en fase y en cuadratura de la red de decimación (221) para el procesamiento de señal posterior, caracterizado porque dicha red de formateo programable (223) comprende un medio para producir una primera palabra de 16 bits de la señal en fase, y una segunda palabra de 16 bits de la señal en cuadratura y una tercera palabra de 16 bits para su uso como una información de control automático de ganancia, comprendiendo dicha red de formateo programable (223) además una interfaz serie síncrona para insertar información síncrona para determinar las porciones de comienzo y parada para cada una de dichas palabras para su uso posterior en el procesamiento de la señal.
Description
Subsistema receptor
\Sigma-\Delta banda base multimodo integrado con
atenuación de interferencia y método de uso del mismo.
Esta invención se refiere en general a
receptores de radio y más particularmente a subsistemas receptores
de radio digital integrados.
Es bien sabido en la técnica que los receptores
de radio de conversión dual convierten las señales de
radiofrecuencia entrantes (RF) usando un proceso de heterodinación
común con dos mezcladores. Lo mas frecuente es que la señal de RF
se detecte, se convierta y se amplifique en un formato audible
usando algún tipo de transductor tal como un altavoz. Como se ve en
la Fig. 1 de la técnica anterior, el extremo de salida de un
receptor de radio integrado conocido o segunda etapa de frecuencia
intermedia 10 incluirá una entrada de señal IF 11 que se amplifica
por un pre-amplificador 13 y a continuación alimenta
a un mezclador 15 donde se mezcla con una señal de un sintetizador
de oscilador local 17 controlado por el sintetizador de reloj 19. La
segunda señal IF resultante se procesa a continuación por un
convertidor sigma-delta paso banda
(\Sigma-\Delta) 21 donde se conforma el ruido y
se convierte a formato digital. Las componentes no deseadas fuera de
banda de la señal del convertidor pueden filtrarse a continuación
usando un filtro de tiempo discreto 23. Más tarde, se procesa
adicionalmente y se mezcla a banda base usando el modulador de
frecuencia 25 y el oscilador local alimentado del sintetizador de
reloj 19. Las componentes no deseadas de esta señal resultante se
filtran usando otro filtro de tiempo discreto 29 cuya salida
alimenta al convertidor de datos de paralelo a serie 33 y la salida
35. Para limitar la señal de entrada del convertidor
\Sigma-\Delta 21, se emplea un circuito de
control de ganancia automática (AGC) para mantener al convertidor
\Sigma-\Delta libre de "saturaciones" y
reducir la distorsión de la señal.
De este modo, como puede verse fácilmente en la
Fig. 1, los receptores de radio de hoy en día han incrementado
enormemente en complejidad de modo que no sólo se han integrado
altamente sino que también convierten las señales analógicas a un
formato digital en el que pueden manipularse y/o procesarse
digitalmente para su uso bien como información audible o como
datos.
Un problema típicamente asociado con tal elevado
nivel de integración de los receptores de radio digitales ha sido
proporcionar al extremo de salida, es decir a la segunda frecuencia
intermedia (IF) los componentes añadidos al convertidor
delta-sigma de modo digital en un empaquetamiento
integrado. Obstáculos específicos tales como filtros analógicos o
concentrados (tales como los filtros de
inductancia-capacidad (LC) o resonadores
cerámicos), han hecho de tales circuitos que sean difíciles de usar
y de implementar. De este modo, existe la necesidad de proporcionar
un extremo de salida de un receptor de RF digital/analógico
altamente integrado que incorpore filtrado integrado y control de
ganancia inteligente que sea fácil de usar con otros sistemas
receptores y ofrezca superiores características de
funcionamiento.
Es conocido en la técnica anterior un receptor
de comunicación como se describe en el documento VS 5557642 que
comprende un convertidor analógico a digital
sigma-delta, un mezclador digital y una red de
decimación programable.
De acuerdo con el primer aspecto de la presente
invención, se proporciona un subsistema receptor de radiofrecuencia
(RF) sigma-delta integrado, de acuerdo con la
Reivindicación 1.
La Fig. 1 es un diagrama de bloques que muestra
un diagrama operacional del extremo de salida de un receptor de
radio usado en la técnica anterior que emplea un convertidor
sigma-delta de modo único.
La Fig. 2 es un diagrama de bloques que muestra
la implementación de un receptor superheterodino que emplea el
subsistema receptor sigma-delta
multi-modo 200.
La Fig. 3 es un diagrama de bloques que muestra
el subsistema receptor sigma-delta
multi-modo con atenuación de interferencia de
acuerdo con la presente invención.
Refiriéndonos ahora a la Fig. 2, el diagrama de
bloques general del receptor de radiofrecuencia (RF) de conversión
dual digital 50 incluye una primera etapa de frecuencia intermedia
del receptor 100 también conocido como extremo de entrada del
receptor y una segunda etapa de frecuencia intermedia del receptor
200 también conocida como extremo de salida del receptor.
Como se conoce generalmente en la técnica, el
extremo de entrada del receptor 100 incluye las señales RF recibidas
a través de la antena 101 u otro dispositivo de entrada que se
alimenta a través del conmutador de antena 103 que conmuta la
antena 101 entre el amplificador de potencia y el receptor
dependiendo del modo del dispositivo electrónico. El filtro paso
banda 105 actúa como filtro para las señales de RF indeseadas fuera
del paso de banda especificado. La señal filtrada resultante se
amplifica usando el pre-amplificador 107 y se somete
a otro filtro paso banda 109 incrementando la selectividad. De este
modo, sólo se aplican al primer mezclador 111 una banda estrecha de
las señales de RF.
El primer mezclador 111 usa la señal de RF del
filtro paso banda 109 donde se mezcla con la señal del oscilador
local estable 113 y sale para su uso por el extremo de salida 200
del receptor. Como es también bien conocido en la técnica, la señal
de frecuencia intermedia primera (IF) del primer mezclador 111
produce una señal en la suma y diferencia de frecuencias de las
señales de entrada. Como la señal de primordial interés es la señal
diferencia, la señal suma se filtrará posteriormente en la etapas
posteriores del receptor. Para acoplar la señal de RF del extremo
de entrada del receptor 100 al extremo de salida del receptor 200,
se puede usar un filtro de múltiples polos para proporcionar un
grado moderado de selectividad desde el extremo de entrada 100 con
pérdida de la señal sustancialmente baja. Como es conocido por los
especialistas en la técnica, el filtro de múltiples polos 115 puede
ser un filtro de cristal, un filtro de ondas acústicas de superficie
(SAW) o similares. Se permite un filtro de cristal de banda ancha o
filtro SAW debido al amplio intervalo dinámico del convertidor de
analógico a digital sigma-delta de paso banda (ADC).
Esto tiene la ventaja del tamaño y la reducción de coste.
En la Fig. 3, el subsistema receptor
sigma-delta de paso banda multi-modo
con atenuación de interferencia 200, de acuerdo con la realización
preferida de la invención, incluye una primera entrada de señal IF
201 que alimenta un primer amplificador de IF 203 cuya ganancia
puede controlarse con la entrada del control automático de ganancia
(AGC). La primera entrada de señal de IF al primer amplificador de
IF está típicamente entre 10 MHz y 400 MHz. Eso puede usarse debido
al amplio intervalo de las segundas frecuencias de IF, esto actúa
como una ayuda para atenuar cualquier interferencia potencial con
los osciladores de a bordo o sintetizadores ya que puede
controlarse la señal de entrada al convertidor
\Sigma-\Delta 215. La primera señal IF
amplificada se mezcla a continuación con la entrada del segundo
sintetizador del oscilador local programable (LO) 207 y el
oscilador controlado por voltaje (VCO) y el filtro de bucle 209.
La salida del segundo mezclador se pretende que
produzca una baja frecuencia para la entrada al convertidor
\Sigma-\Delta 215 discutido más adelante. La
segunda señal IF se amplifica usando el segundo amplificador de IF
213, cuya ganancia se controla también usando una señal de AGC
discutida en lo sucesivo en este documento. El segundo amplificador
de IF 213 también proporciona filtrado
anti-solapamiento (AAF). Es bien conocido en la
técnica, que pueden producirse señales parásitas o de solapamiento
cuando se muestrea una forma de onda de señal basada en el criterio
de Nyquist. Las señales solapadas pueden crearse o "plegarse hacia
atrás" en la banda y pueden actuar más tarde interfiriendo o
reduciendo el funcionamiento de las etapas del receptor y
procesamiento posteriores. Para eliminar estas señales solapadas, lo
más frecuentemente empleado son las técnicas de filtrado de tiempo
continuo.
La salida del segundo amplificador de IF 213
alimenta a continuación el convertidor de analógico a digital
\Sigma-\Delta paso banda
multi-modo (ADC) 215. El uso del convertidor
\Sigma-\Delta 215 y la referencia de voltaje
219 producen una señal digital de su señal analógica de entrada.
Como se reconocerá por los especialistas en la técnica, el
convertidor \Sigma-\Delta ofrece muchas
ventajas. Estas incluyen un amplio intervalo dinámico dentro del
ancho de banda de interés debido a la retroalimentación ofrecida
dentro del convertidor. La banda de frecuencia IF se determina por
las redes de filtro de condensador conmutado integrado y alimenta
hacia adelante/retroalimenta los parámetros de convertidor
\Sigma-\Delta. Esta banda generalmente estará
centrada en la segunda frecuencia de entrada IF. De este modo,
cualquier ruido extraño producido fuera de esta banda por el
convertidor analógico-digital se eliminará mediante
el filtrado digital posterior. Adicionalmente, el convertidor
\Sigma-\Delta 215 puede funcionar en una
diversidad de frecuencias de entrada IF programadas fácilmente
cambiando la frecuencia del generador de reloj 217. Finalmente, el
convertidor \Sigma-\Delta 215 ofrece una opción
de ancho de banda múltiple así como también proporciona un consumo
de potencia reducido cuando se seleccionan los modos de ancho de
banda inferior. Específicamente, las señales de banda ancha
necesitan tasas de muestreo más altas y a su vez las tasas de
muestreo más altas requieren un consumo de corriente más alto. La
arquitectura multi-modo permite un ahorro sustancial
en el consumo de corriente mediante la conmutación alternativa
entre los modos de banda estrecha y banda ancha según sea
necesario.
El generador de reloj 217 se controla por el
sintetizador del generador de reloj programable 211 y el VCO y el
filtro de bucle 212 y funciona para sincronizar la operación tanto
del convertidor \Sigma-\Delta 215 como de la
red de decimación/mezclador digital 221. El generador de reloj 217
puede cambiarse fácilmente o dar pasos para acomodar una diversidad
de frecuencias de entrada segundas IF al convertidor
\Sigma-\Delta 215.
A continuación se aplica la señal digital del
convertidor 215 en un flujo de bits en serie a la red de
decimación/mezclador digital 221. El mezclador digital convierte el
flujo de datos digital de salida del convertidor
\Sigma-\Delta en dos señales digitales, una
señal en fase y una señal en fase de cuadratura. La red de
decimación 221 se usa para decimar es decir para reducir la
frecuencia de reloj y la tasa de datos de las señales digitales de
entrada (I y Q) para el procesamiento de la señal digital posterior.
Por consiguiente, la tasa de muestreo de las señales digitales se
reduce. El criterio de Nyquist debe cumplirse ahora, para prevenir
y/o eliminar la presencia de señales solapadas. Por lo tanto, es
necesario tanto decimar como filtrar eliminando cualesquiera
señales solapadas que se producen como resultado de este proceso
antes de que pueda suceder el procesamiento ulterior. Como se
reconocerá por los especialistas en la técnica, el filtrado digital
pretende eliminar cualquier señal o ruido fuera de banda. Esta
capacidad programable proporciona un medio para la cuidadosa
colocación de las respuestas parásitas de modo que no degraden el
funcionamiento del receptor.
A la salida de la red de decimación 221, se
aplican tanto el flujo de bits en fase (I) como el de cuadratura
(Q) a la red de formateo 223. La red de formateo 223 tiene salidas
que pueden configurarse a través de la interfaz periférica serie
(discutida más adelante en este documento) programando para
posibilitar una salida en el modo de corriente diferencial o una
salida en el modo de voltaje diferencial además de la salida en el
modo de voltaje de terminación única convencional. La red de
formateo funciona para organizar o formatear los datos tanto del
flujo de bits serie I como del Q para su interpretación por un
procesador digital de señal (DSP) (no mostrado) conectado a la
salida digital 233. Para facilitar la sincronización de datos, el
bloque de formateo 223 incorpora la funcionalidad de sincronismo de
tareas incorporada. Típicamente, se produce una palabra de 16 bits
de la información en fase, y se produce una palabra de 16 bits de la
información en cuadratura y se produce una palabra de 16 bits para
su uso como información del control de ganancia automática (AGC).
La interfaz serie síncrona funciona insertando información síncrona
para determinar las porciones del comienzo y de parada de cada una
de esas palabras para su uso posterior por un DSP. La puerta de
interfaz periférica serie (SPI) 225 y la lógica de control asociada
227 se proporcionan además para el control programable del nivel de
saturación de la señal digital en el convertidor
\Sigma-\Delta multi-modo 215.
Esto controla el valor del voltaje de entrada dentro de un límite
aceptable para mantener la entrada dentro de un rango dinámico
predeterminado. Como la señal digital se suministra a la circuitería
del DSP (no mostrada) localizada fuera del chip, el DSP proporciona
el control adicional de los niveles de AGC para cada uno de los
diversos componentes controlados por AGC a través de la puerta SPI
225. Esta funciona usando la lógica de control 227 donde se
introducen los datos de configuración a través de la puerta SPI 225.
La lógica de control 227 funciona con el circuito AGC programable
229 cuya señal de salida digital se convierte a una señal analógica
mediante el uso del convertidor digital-analógico
231. La señal de salida del AGC se usa a continuación para controlar
el segundo amplificador de IF 213, el segundo mezclador 205, el
primer amplificador de IF y el ADC multi-modo
\Sigma-\Delta 215.
Como resultará evidente para los especialistas
en la técnica, la porción de atenuación de interferencia del
subsistema receptor sigma-delta
(\Sigma-\Delta) paso banda
multi-modo 200 incluye un elemento de ganancia
ajustable de modo continuo controlado internamente (m dB) y un
elemento de ganancia de salto (salto de n dB) provisto en el primer
bloque amplificador/mezclador de IF. El subsistema receptor es
programable, a través de la puerta SPI, de modo que los umbrales de
AGC que limitan la señal de entrada al
\Sigma-\Delta se mantienen "x" dB por
debajo del punto de saturación. Las segundas frecuencias de IF son
programables mediante un cambio en la tasa del reloj del
convertidor. Además, se usan proporciones de decimación programables
para permitir la selección de las tasas de datos serie finales en
el procesador de señal digital (DSP). El subsistema es capaz de
anchos de banda de la banda base programables (es decir acerca de la
corriente directa (DC)) tanto en la banda ancha (aproximadamente
150 kHz de ancho de banda) como en la banda estrecha (menos de 3 kHz
de ancho de banda). La conmutación del funcionamiento desde la
banda estrecha a la banda ancha ofrece una ventaja distinta a otros
sistemas de receptores en la técnica en que el subsistema 200 es
capaz de un funcionamiento multi-modo.
De este modo, la presente invención se refiere
"a un subsistema receptor de radiofrecuencia
sigma-delta integrado" que incluye un
convertidor analógico-digital
sigma-delta multi-modo que
proporciona una salida sencilla y multi-bit. Se usa
un mezclador digital para crear señales banda base digitales en fase
y en cuadratura de fase con una red de decimación programable para
reducir la frecuencia de los flujos de bits en fase y en cuadratura.
Finalmente, se usa una red de formateo programable para organizar
las componentes en fase y en cuadratura de la red de decimación
para el procesamiento de señal posterior.
Claims (10)
1. Un subsistema receptor de radiofrecuencia,
RF, sigma-delta integrado (200) que comprende:
un convertidor analógico-digital
sigma-delta multi-modo (215) para
proporcionar una salida sencilla y multi-bit;
un mezclador digital (221) para la creación de
señales banda base digitales en fase (I) y en fase de cuadratura
(Q);
una red de decimación programable (221) para
reducir la frecuencia de las señales banda base digitales en fase y
en cuadratura; y
una red de formateo programable (223) para
organizar las componentes en fase y en cuadratura de la red de
decimación (221) para el procesamiento de señal posterior,
caracterizado porque dicha red de formateo programable (223)
comprende un medio para producir una primera palabra de 16 bits de
la señal en fase, y una segunda palabra de 16 bits de la señal en
cuadratura y una tercera palabra de 16 bits para su uso como una
información de control automático de ganancia, comprendiendo dicha
red de formateo programable (223) además una interfaz serie
síncrona para insertar información síncrona para determinar las
porciones de comienzo y parada para cada una de dichas palabras
para su uso posterior en el procesamiento de la señal.
2. Un subsistema receptor de RF
sigma-delta integrado como en la reivindicación 1,
en el que el convertidor analógico-digital
multi-modo sigma-delta incluye un
filtro de condensador conmutado
integrado.
integrado.
3. Un subsistema receptor de RF
sigma-delta integrado como en la reivindicación 1,
en el que el convertidor analógico-digital
multi-modo sigma-delta se controla
usando una señal de control de ganancia automática (AGC).
4. Un subsistema receptor de RF
sigma-delta integrado como en la reivindicación 1,
en el que la señal AGC se controla internamente y mediante el
procesamiento digital de señal.
5. Un subsistema receptor de RF
sigma-delta integrado como en la reivindicación 1,
que comprende además;
al menos un mezclador;
un amplificador mezclador para amplificar una
señal de salida controlada por al menos un mezclador; y
en el que el amplificador mezclador se controla
usando una señal de control de ganancia automática (AGC).
6. Un subsistema receptor de RF
sigma-delta integrado como en la reivindicación 1,
en el que la señal AGC se proporciona internamente y mediante un
procesamiento de señal digital.
7. Un subsistema receptor de radiofrecuencia RF
sigma-delta integrado como en la reivindicación 1,
que comprende además:
un generador de reloj programable para controlar
la frecuencia de la banda de paso de entrada del convertidor
analógico-digital multi-modo
sigma-delta.
8. Un subsistema receptor de radiofrecuencia RF
sigma-delta integrado como en la reivindicación 1,
que comprende además:
al menos una interfaz para proporcionar
información de programación desde un procesador digital de señal
para proporcionar una señal de control de ganancia automática
(AGC).
9. Un subsistema receptor de radiofrecuencia RF
sigma-delta integrado como en la reivindicación 1,
en el que la red de decimación incluye al menos un filtro digital
para eliminar las señales solapadas.
10. Un receptor de RF
sigma-delta integrado como en la reivindicación 9,
en el que al menos un filtro digital es programable.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US174628 | 1998-10-19 | ||
| US09/174,628 US6160859A (en) | 1998-10-19 | 1998-10-19 | Integrated multi-mode bandpass sigma-delta receiver subsystem with interference mitigation and method of using the same |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2280901T3 true ES2280901T3 (es) | 2007-09-16 |
Family
ID=22636882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES04100346T Expired - Lifetime ES2280901T3 (es) | 1998-10-19 | 1999-10-14 | Subsistema receptor sigma-delta banda base multimodo integrado con atenuacion de interferencia y metodo de uso del mismo. |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US6160859A (es) |
| EP (2) | EP1123609A4 (es) |
| CN (1) | CN1184783C (es) |
| AT (1) | ATE354213T1 (es) |
| DE (1) | DE69935173T2 (es) |
| ES (1) | ES2280901T3 (es) |
| WO (1) | WO2000024167A1 (es) |
Families Citing this family (80)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6445320B1 (en) * | 1919-11-27 | 2002-09-03 | Yamaha Corporation | A/D conversion apparatus |
| TW405314B (en) * | 1998-08-28 | 2000-09-11 | Ind Tech Res Inst | Device for eliminating DC offset utilizing noise regulation technique and its method |
| FR2797725B1 (fr) * | 1999-08-16 | 2001-11-09 | St Microelectronics Sa | Procede et dispositif de conversion d'un signal analogique en un signal numerique avec controle automatique de gain |
| DE69921495T2 (de) * | 1999-12-23 | 2005-02-24 | Freescale Semiconductor, Inc., Austin | Doppelmodus mit einem einzelnen Empfängerschaltkreis |
| US6408340B1 (en) * | 2000-08-07 | 2002-06-18 | Motorola, Inc. | Method and apparatus for transferring data between electrical components |
| JP2002076975A (ja) * | 2000-08-17 | 2002-03-15 | Samsung Electronics Co Ltd | デジタルダウンコンバータ、及び受信機 |
| FI20001913A7 (fi) * | 2000-08-30 | 2002-03-01 | Nokia Mobile Phones Ltd | Menetelmä ja järjestely häiriön vähentämiseksi |
| DE10044456A1 (de) * | 2000-09-08 | 2002-04-04 | Infineon Technologies Ag | Empfängerschaltung, innsbesondere für den Mobilfunk |
| JP4652546B2 (ja) * | 2000-09-21 | 2011-03-16 | 三星電子株式会社 | 受信機 |
| US6639946B2 (en) * | 2000-12-01 | 2003-10-28 | International Business Machines Corporation | Sigma delta modulator with SAW filter |
| US7076225B2 (en) * | 2001-02-16 | 2006-07-11 | Qualcomm Incorporated | Variable gain selection in direct conversion receiver |
| US20020127992A1 (en) * | 2001-03-08 | 2002-09-12 | Fransis Bert L. | Wideband local oscillator architecture |
| US20020127985A1 (en) * | 2001-03-08 | 2002-09-12 | Fransis Bert L. | Wideband local oscillator architecture |
| EP1248375B1 (fr) * | 2001-04-02 | 2006-05-24 | STMicroelectronics N.V. | Procédé de conversion analogique/numérique d'un signal analogique au sein d'un terminal d'un système de communication sans fil, par exemple un téléphone mobile, et terminal correspondant. |
| US7263143B1 (en) * | 2001-05-07 | 2007-08-28 | Adaptix, Inc. | System and method for statistically directing automatic gain control |
| US7346134B2 (en) * | 2001-05-15 | 2008-03-18 | Finesse Wireless, Inc. | Radio receiver |
| US6690748B2 (en) * | 2001-07-06 | 2004-02-10 | Motorola, Inc. | Receiver with improved digital intermediate to base band demodulator |
| US7057540B2 (en) * | 2001-10-26 | 2006-06-06 | Texas Instruments Incorporated | Sigma-delta (ΣΔ) analog-to-digital converter (ADC) structure incorporating a direct sampling mixer |
| US7356098B2 (en) | 2001-11-14 | 2008-04-08 | Ipwireless, Inc. | Method, communication system and communication unit for synchronisation for multi-rate communication |
| US6724331B1 (en) * | 2001-11-27 | 2004-04-20 | Ellipsis Digital Systems, Inc. | Adaptive digital spectral compensation and calibration of analog components and transceiver chains |
| WO2003055195A2 (en) * | 2001-12-18 | 2003-07-03 | Globespan Virata Incorporated | System and method for rate enhanced shdsl |
| US6819910B2 (en) * | 2002-03-08 | 2004-11-16 | Broadcom Corp. | Radio employing a self calibrating transmitter with reuse of receiver circuitry |
| US7295645B1 (en) * | 2002-01-29 | 2007-11-13 | Ellipsis Digital Systems, Inc. | System, method and apparatus to implement low power high performance transceivers with scalable analog to digital conversion resolution and dynamic range |
| US7953174B2 (en) * | 2002-03-20 | 2011-05-31 | The Regents Of The University Of California | Radio transmission frequency digital signal generation |
| US7315277B2 (en) * | 2002-04-30 | 2008-01-01 | The Johns Hopkins University | Bit depth reduction for analog to digital conversion in global positioning system |
| US7324496B1 (en) | 2002-05-01 | 2008-01-29 | Nxp B.V. | Highly integrated radio-frequency apparatus and associated methods |
| US6681181B2 (en) * | 2002-05-20 | 2004-01-20 | Sige Semiconductor Inc. | GPS receiver with improved immunity to burst transmissions |
| US7218905B1 (en) * | 2002-06-14 | 2007-05-15 | Skyworks Solutions, Inc. | Gain compensation |
| TW566011B (en) * | 2002-09-23 | 2003-12-11 | Ind Tech Res Inst | Dual mode receiving method and device |
| CN1549454A (zh) * | 2003-05-16 | 2004-11-24 | 皇家飞利浦电子股份有限公司 | 具有一个有限动态范围的adc的无线通信接收机 |
| US6894632B1 (en) * | 2004-01-14 | 2005-05-17 | Northrop Grumman Corporation | Programmable analog-to-digital converter |
| TWI373925B (en) | 2004-02-10 | 2012-10-01 | Tridev Res L L C | Tunable resonant circuit, tunable voltage controlled oscillator circuit, tunable low noise amplifier circuit and method of tuning a resonant circuit |
| US7508898B2 (en) * | 2004-02-10 | 2009-03-24 | Bitwave Semiconductor, Inc. | Programmable radio transceiver |
| US8478921B2 (en) * | 2004-03-31 | 2013-07-02 | Silicon Laboratories, Inc. | Communication apparatus implementing time domain isolation with restricted bus access |
| GB0407587D0 (en) * | 2004-04-02 | 2004-05-05 | Univ Nottingham Trent | Cancer associated antigens |
| JP3970266B2 (ja) * | 2004-06-23 | 2007-09-05 | 株式会社半導体理工学研究センター | 複素バンドパスδσａｄ変調器、ａｄ変換回路及びディジタル無線受信機 |
| US8884791B2 (en) * | 2004-06-29 | 2014-11-11 | St-Ericsson Sa | Keypad scanning with radio event isolation |
| US7248848B2 (en) * | 2004-06-30 | 2007-07-24 | Matthews Phillip M | Communication apparatus including dual timer units |
| US20050008095A1 (en) * | 2004-07-23 | 2005-01-13 | Rush Frederick A. | Apparatus using interrupts for controlling a processor for radio isolation and associated methods |
| US8472990B2 (en) * | 2004-07-23 | 2013-06-25 | St Ericsson Sa | Apparatus using interrupts for controlling a processor for radio isolation and associated method |
| US7433393B2 (en) | 2004-07-23 | 2008-10-07 | Nxp B.V. | Apparatus for controlling a digital signal processor for radio isolation and associated methods |
| US7761056B2 (en) * | 2004-07-23 | 2010-07-20 | St-Ericsson Sa | Method of controlling a processor for radio isolation using a timer |
| US7860189B2 (en) * | 2004-08-19 | 2010-12-28 | Intrinsix Corporation | Hybrid heterodyne transmitters and receivers |
| US9602144B2 (en) * | 2004-08-26 | 2017-03-21 | Interdigital Technology Corporation | Method and apparatus for processing multiple wireless communication services |
| US7593482B2 (en) * | 2004-09-30 | 2009-09-22 | St-Ericsson Sa | Wireless communication system with hardware-based frequency burst detection |
| US7567637B2 (en) | 2004-09-30 | 2009-07-28 | St-Ericsson Sa | Wireless communication system and method with frequency burst acquisition feature using autocorrelation and narrowband interference detection |
| US7268715B2 (en) * | 2004-10-29 | 2007-09-11 | Freescale Semiconductor, Inc. | Gain control in a signal path with sigma-delta analog-to-digital conversion |
| US8019382B2 (en) * | 2004-12-29 | 2011-09-13 | St-Ericsson Sa | Communication apparatus having a standard serial communication interface compatible with radio isolation |
| US7778674B2 (en) * | 2004-12-29 | 2010-08-17 | St-Ericsson Sa | Communication apparatus having a SIM interface compatible with radio isolation |
| US7209061B2 (en) * | 2005-03-30 | 2007-04-24 | Silicon Laboratories, Inc. | Method and system for sampling a signal |
| US7805170B2 (en) * | 2005-03-30 | 2010-09-28 | St-Ericsson Sa | System and method for efficient power supply regulation compatible with radio frequency operation |
| JP3992287B2 (ja) * | 2005-06-15 | 2007-10-17 | 株式会社半導体理工学研究センター | 複素バンドパスフィルタ、複素バンドパスδσａｄ変調器、ａｄ変換回路及びデジタル無線受信機 |
| US7199739B2 (en) * | 2005-06-15 | 2007-04-03 | Sigmatel, Inc. | Programmable sample rate analog to digital converter and method for use therewith |
| US7801207B2 (en) * | 2005-06-24 | 2010-09-21 | St-Ericsson Sa | Signal processing task scheduling in a communication apparatus |
| US7283503B1 (en) | 2005-06-24 | 2007-10-16 | Silicon Laboratories, Inc. | Communication apparatus including a buffer circuit having first and second portions for alternately storing results |
| US7414560B2 (en) * | 2005-06-29 | 2008-08-19 | Shaojie Chen | Wireless communication system including an audio underflow protection mechanism operative with time domain isolation |
| US7250899B2 (en) * | 2005-07-05 | 2007-07-31 | Sige Semiconductor (Europe) Limited | GPS receiver with improved immunity to collocated transmissions and method therefor |
| US7215269B2 (en) * | 2005-10-12 | 2007-05-08 | Avnera Corporation | Delta-sigma analog-to-digital converter suitable for use in a radio receiver channel |
| US7761072B2 (en) * | 2005-12-14 | 2010-07-20 | Sige Semiconductor (Europe) Limited | GPS receiver with improved immunity to burst transmissions |
| FR2895200B1 (fr) * | 2005-12-20 | 2008-02-22 | Silicon Lab Inc | Procede d'acquisition d'un burst de correction de frequence par un dispositif de radiocommunication, et dispositif de radiocommunication correspondant. |
| EP1801977B1 (en) * | 2005-12-22 | 2009-07-15 | Telefonaktiebolaget L M Ericsson AB (Publ) | Adjusting an input signal level of a sigma-delta converter |
| US8130871B2 (en) * | 2006-01-09 | 2012-03-06 | Sigmatel, Inc. | Integrated circuit having radio receiver and methods for use therewith |
| US7903679B1 (en) * | 2006-04-11 | 2011-03-08 | Altera Corporation | Power supply filtering for programmable logic device having heterogeneous serial interface architecture |
| WO2007120400A1 (en) * | 2006-04-16 | 2007-10-25 | Intrinsix Corporation | Mismatch-shaping dynamic element matching systems and methods for multi-bit sigma-delta data converters |
| JP4242397B2 (ja) * | 2006-05-29 | 2009-03-25 | 国立大学法人東京工業大学 | 無線通信装置及び無線通信方法 |
| US7672645B2 (en) | 2006-06-15 | 2010-03-02 | Bitwave Semiconductor, Inc. | Programmable transmitter architecture for non-constant and constant envelope modulation |
| US20080007365A1 (en) * | 2006-06-15 | 2008-01-10 | Jeff Venuti | Continuous gain compensation and fast band selection in a multi-standard, multi-frequency synthesizer |
| US7523329B2 (en) * | 2006-07-19 | 2009-04-21 | Texas Instruments Incorporated | Apparatus for and method of reducing power consumption in a cable modem |
| US7656327B2 (en) * | 2006-07-24 | 2010-02-02 | Qualcomm, Incorporated | Saturation detection for analog-to-digital converter |
| US7656970B1 (en) * | 2006-09-01 | 2010-02-02 | Redpine Signals, Inc. | Apparatus for a wireless communications system using signal energy to control sample resolution and rate |
| US7379002B1 (en) * | 2006-12-15 | 2008-05-27 | Freescale Semiconductor, Inc. | Methods and apparatus for a multi-mode analog-to-digital converter |
| US8995288B2 (en) * | 2007-06-11 | 2015-03-31 | Broadcom Corporation | Method and system for a configurable communication integrated circuit and/or chipset |
| CN101933229A (zh) * | 2008-01-25 | 2010-12-29 | Nxp股份有限公司 | 无线电接收机的改进 |
| US7898353B2 (en) * | 2009-05-15 | 2011-03-01 | Freescale Semiconductor, Inc. | Clock conditioning circuit |
| FR2996387B1 (fr) | 2012-09-28 | 2015-08-07 | Univ Pierre Et Marie Curie Paris 6 | Modulateur rf sigma delta a couplage capacitif, convertisseur analogique-numerique et appareil comprenant un tel modulateur |
| US9112522B2 (en) * | 2013-07-02 | 2015-08-18 | Enphase Energy, Inc. | Delta conversion analog to digital converter providing direct and quadrature output |
| US9912348B1 (en) * | 2016-12-14 | 2018-03-06 | GM Global Technology Operations LLC | Method and apparatus for hybrid delta-sigma and Nyquist data converters |
| CN106506019B (zh) * | 2016-12-16 | 2019-01-22 | 中国电子科技集团公司第五十四研究所 | 一种宽频带大动态射频接收芯片 |
| US9960785B1 (en) * | 2017-04-06 | 2018-05-01 | Analog Devices Global | Dual-input analog-to-digital converter for improved receiver gain control |
| JP7306174B2 (ja) * | 2019-09-09 | 2023-07-11 | 株式会社デンソー | Ａ／ｄ変換装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0235264A4 (en) * | 1985-09-03 | 1990-02-26 | Motorola Inc | DIGITAL RADIO RECEIVER. |
| WO1994005087A1 (en) * | 1992-08-25 | 1994-03-03 | Wireless Access, Inc. | A direct conversion receiver for multiple protocols |
| TW236054B (es) * | 1992-12-16 | 1994-12-11 | Philips Electronics Nv | |
| FR2702902B1 (fr) * | 1993-03-15 | 1995-04-21 | Alcatel Radiotelephone | Récepteur numérique à fréquence intermédiaire et procédé de filtrage en bande de base mis en Óoeuvre dans ce récepteur. |
| US5345409A (en) * | 1993-03-25 | 1994-09-06 | General Electric Company | Programmable digital signal processor system for processing electrical power signals |
| DE69417296T2 (de) * | 1993-06-28 | 1999-11-04 | Csem Centre Suisse D`Electronique Et De Microtechnique S.A. - Recherche Et Developpement, Neuchatel | Schaltung zur Verarbeitung von Signalen mit einer Eingangsstufe mit veränderbarer Verstärkung |
| US5442353A (en) * | 1993-10-25 | 1995-08-15 | Motorola, Inc. | Bandpass sigma-delta analog-to-digital converter (ADC), method therefor, and receiver using same |
| DE59510984D1 (de) * | 1994-09-05 | 2005-02-10 | Landis & Gyr Ag Zug | Anordnung zum Messen elektrischer Energie |
| US5646621A (en) * | 1994-11-02 | 1997-07-08 | Advanced Micro Devices, Inc. | Delta-sigma ADC with multi-stage decimation filter and gain compensation filter |
| AU4652396A (en) * | 1995-02-28 | 1996-09-18 | Motorola, Inc. | Voice compression in a paging network system |
| US5621345A (en) * | 1995-04-07 | 1997-04-15 | Analog Devices, Inc. | In-phase and quadrature sampling circuit |
| KR0155622B1 (ko) * | 1995-05-02 | 1998-12-15 | 문정환 | 가변이득단을 내재한 델타시그마 아날로그 디지탈 변환기 |
| US5787125A (en) * | 1996-05-06 | 1998-07-28 | Motorola, Inc. | Apparatus for deriving in-phase and quadrature-phase baseband signals from a communication signal |
| US6151354A (en) * | 1997-12-19 | 2000-11-21 | Rockwell Science Center | Multi-mode, multi-band, multi-user radio system architecture |
-
1998
- 1998-10-19 US US09/174,628 patent/US6160859A/en not_active Expired - Lifetime
-
1999
- 1999-10-14 EP EP99970816A patent/EP1123609A4/en not_active Withdrawn
- 1999-10-14 CN CNB99812334XA patent/CN1184783C/zh not_active Expired - Lifetime
- 1999-10-14 WO PCT/US1999/023904 patent/WO2000024167A1/en not_active Ceased
- 1999-10-14 DE DE69935173T patent/DE69935173T2/de not_active Expired - Lifetime
- 1999-10-14 AT AT04100346T patent/ATE354213T1/de not_active IP Right Cessation
- 1999-10-14 ES ES04100346T patent/ES2280901T3/es not_active Expired - Lifetime
- 1999-10-14 EP EP04100346A patent/EP1445871B1/en not_active Expired - Lifetime
-
2000
- 2000-05-26 US US09/579,632 patent/US6498819B1/en not_active Expired - Lifetime
- 2000-08-18 US US09/642,491 patent/US6356603B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6356603B1 (en) | 2002-03-12 |
| WO2000024167A1 (en) | 2000-04-27 |
| US6160859A (en) | 2000-12-12 |
| EP1123609A4 (en) | 2003-01-08 |
| ATE354213T1 (de) | 2007-03-15 |
| US6498819B1 (en) | 2002-12-24 |
| CN1359578A (zh) | 2002-07-17 |
| DE69935173D1 (de) | 2007-03-29 |
| CN1184783C (zh) | 2005-01-12 |
| EP1445871B1 (en) | 2007-02-14 |
| HK1047206A1 (en) | 2003-02-07 |
| DE69935173T2 (de) | 2007-12-20 |
| EP1123609A1 (en) | 2001-08-16 |
| EP1445871A1 (en) | 2004-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2280901T3 (es) | Subsistema receptor sigma-delta banda base multimodo integrado con atenuacion de interferencia y metodo de uso del mismo. | |
| ES2312194T3 (es) | Metodo y disposicion en redes de radiocomunicacion. | |
| US7173980B2 (en) | Complex-IF digital receiver | |
| US6717533B2 (en) | Method and apparatus for combining a wireless receiver and a non-wireless receiver | |
| JP2002135157A (ja) | マルチバンド携帯無線端末 | |
| EP0856946A3 (en) | Phase-locked loop circuit and radio communication apparatus using the same | |
| JP2001320238A (ja) | 数値制御可変発振器 | |
| JP2002050963A (ja) | デジタル情報送受信装置の電気消費量を減少させるプロセスおよび装置 | |
| JP2005507582A5 (es) | ||
| CN100391242C (zh) | 移动电视接收机的集成电路以及移动tv接收机设备 | |
| US8213879B2 (en) | Radio-frequency signal reception and/or transmission device with noise reduction | |
| JP4570767B2 (ja) | 集積同報通信受信回路を備えた移動無線受信機 | |
| JP2007096694A (ja) | Ｆｍトランスミッタ | |
| EP1327377B1 (en) | Hearing aid with a radio frequency receiver | |
| KR100296832B1 (ko) | 이산시간신호처리시스템 | |
| WO2000060758A1 (en) | Radio device and transmitting/receiving method | |
| JP3589886B2 (ja) | 放送受信機 | |
| JP2003318760A (ja) | アンダーサンプリング方式を用いた受信装置 | |
| JPH05235795A (ja) | カーラジオ | |
| JP2004357025A (ja) | 受信機 | |
| JP3676527B2 (ja) | ラジオ受信機 | |
| JP3594042B2 (ja) | Ｐｌｌの制御回路および送受信回路 | |
| JP3644893B2 (ja) | デジタル直交復調受信機 | |
| WO2004004145A1 (ja) | 受信機 | |
| EP0598435B1 (en) | Discrete-time signal processing system |