ES2291737T3

ES2291737T3 - Metodo y sistema para calcular la tasa de error de los bits de una señal recibida.

Info

Publication number: ES2291737T3
Application number: ES03795977T
Authority: ES
Inventors: Dignus-Jan Moelker
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 2003-12-30
Filing date: 2003-12-30
Publication date: 2008-03-01
Anticipated expiration: 2023-12-30
Also published as: WO2005064841A1; ATE374474T1; CN1886926A; DE60316616T2; EP1706953B1; CN1886926B; DE60316616D1; US7607053B2; US20070162788A1; EP1706953A1; AU2003298253A1

Abstract

Un sistema para determinar una tasa de errores en los bits de los bits en un sistema digital de comunicación, que comprende: - una estación transmisora; - una estación receptora que tiene un descodificador (102); - la estación transmisora dispuesta para transmitir una secuencia de bits a una estación receptora; - la estación receptora dispuesta para recibir la secuencia de bits (S1); - el descodificador (102) dispuesto para descodificar uno o más bits de entre la secuencia de bits recibida; - una pluralidad de tablas de consulta (104, 105), estando cada tabla de consulta dispuesta para contener las tasas de errores de bit predeterminadas relacionadas con los intervalos de los valores de salida débil de dicho descodificador; comprendiendo además el sistema: - un cuantificador (103) que está dispuesto para cuantificar un bit recibido de dicha secuencia de bits (S2); - un conmutador (106) que está dispuesto para seleccionar una salida (S7, S8) que representa una contribución a la Tasa de Errores en los Bits de una de las tablas de consulta (104, 105) de entre la pluralidad de tablas de consulta, estando basada la selección de la tabla de consulta en el bit cuantificado (S6); - una salida débil (S5) del descodificador (102) que está dispuesta como un índice de la pluralidad de tablas de consulta (104, 105) para recuperar de la tabla de consulta seleccionada una contribución a la tasa de errores en los bits del bit recibido a la tasa de errores en los bits de la secuencia de bits recibida; - un dispositivo de suma y de graduación (107) que está dispuesto para acumular y promediar las contribuciones de la tasa de errores en los bits de la secuencia de bits recibida de dichas tablas de consulta (S9).

Description

Método y sistema para calcular la tasa de error de los bits de una señal recibida.

Campo técnico del invento

Este invento se refiere a sistemas de telecomunicación por radio y más particularmente a un sistema y método de estimación de la tasa de errores en los bits en un canal de radio en un sistema digital de telecomunicación por
radio.

Antecedentes del invento

La propagación de una señal electromagnética desde un emisor a un receptor está afectada por las imperfecciones del canal de transmisión. Cuando la señal electromagnética viaja desde la antena transmisora a la antena receptora encuentra un canal de transmisión que está sometido a reflexiones sobre objetos diferentes estacionarios y no estacionarios dando lugar al denominado desvanecimiento por trayectoria múltiple, por ruido debido a una variedad de factores, por ejemplo ruido de fondo, ruido introducido a través de componentes del transmisor y del receptor, ruido introducido por las condiciones atmosféricas, e interferencia debida a otros transmisores que operan en frecuencias de portadora que interfieren.

Como consecuencia de este canal de transmisión imperfecto, la señal recibida en la antena receptora no es típicamente la misma que la señal que fue transmitida por el emisor. Por lo tanto, se aplican técnicas para permitir la detección y posible corrección de errores de bit por la codificación de detección de error y/o por la codificación de corrección de error.

Para asegurar que la información transmitida y la información recibida sean la misma en una probabilidad determinada, debería haber una forma para que el receptor dedujera, con una probabilidad determinada, cuándo la información recibida contiene errores. Además, si los errores se detectan, se necesita un mecanismo para obtener la información correcta.

Un primer mecanismo para conseguir el fin anteriormente indicado es la detección de error de retroalimentación (hacia atrás), en el que cada carácter o trama incluye solamente la información adicional suficiente para permitir que el receptor detecte si hay errores presentes aunque no su localización. Normalmente se usa un esquema de control de retransmisión para solicitar el envío otra vez de una copia de la información. Este primer mecanismo no se describirá de nuevo ya que es bien conocido por cualquier experto en la materia.

Un segundo mecanismo que puede usarse es el denominado codificación con corrección de errores en recepción (FEC), en el que cada carácter o trama contiene información adicional (redundante), de forma que el receptor puede no sólo detectar si están errores presentes sino también determinar dónde están los errores en el carácter o trama recibidos. La información correcta se obtiene entonces invirtiendo estos bits. Las técnicas de codificación de corrección de errores en recepción (FEC), tales como la codificación algebraica o codificación en bloques, codificación convolucional, codificación concatenada y codificación turbo, no se explicarán de nuevo ya que son bien conocidas por cualquier experto en la materia.

Los codificadores anteriormente mencionados están típicamente localizados en la estación transmisora en tanto que los descodificadores están típicamente localizados en la estación receptora de un sistema digital de comunicación. Los descodificadores utilizan información redundante añadida por el codificador para detectar y corregir los errores de bit causados por los efectos adversos del sistema de comunicación.

La descodificación óptima de los códigos turbo es a menudo una tarea muy compleja y pueden requerir grandes periodos de tiempo no usualmente disponibles para la descodificación en línea directa. Las técnicas de descodificación iterativas se han desarrollado para superar este problema. Antes de determinar inmediatamente si los bits recibidos son cero o uno, el receptor asigna a cada bit un valor en una escala de nivel múltiple representativa de la probabilidad de que el bit sea uno o cero. Una escala común, denominada probabilidades de relación de certidumbre logarítmica (LLR), representa cada bit por un entero en algún intervalo, por ejemplo (-32, 31). Un valor de 31 significa que el bit transmitido era un cero con una probabilidad muy alta, y un valor de -32 significa que el bit transmitido era un uno con una probabilidad muy alta. Un valor cero indica que el valor binario lógico está indeterminado. Los valores representados en una escala de nivel múltiple se denominan "datos débiles" y son generalmente usados por un descodificador, que realiza la descodificación iterativa de las anteriores iteraciones, para descodificar los datos débiles leídos por el receptor. Durante la descodificación iterativa de los códigos de componentes múltiples el descodificador utiliza los resultados de la descodificación de un código para mejorar la descodificación del segundo código. Cuando se usan codificadores paralelos, como en la codificación turbo, se pueden usar convenientemente dos descodificadores correspondientes en paralelo para este fin. Tal descodificación iterativa se realiza para una pluralidad de iteraciones hasta que se cree que los datos débiles representan fielmente los datos transmitidos.

La probabilidad trata del cálculo de la certidumbre de la ocurrencia de un suceso dado con una cierta cantidad de información acerca de este suceso. Esto está especialmente claro en el caso de la probabilidad de algo que ya ha sucedido. Una probabilidad p(x) de que x ha sido enviado, significa una probabilidad que x ha sido enviado dada la cantidad de información que hay sobre el suceso. Usualmente ésta no es solamente la versión con ruido recibida de x, sino también la información del esquema de codificación, enlace de transmisión, etc.

En algunos casos alguna información del mensaje transmitido está disponible antes de que el mensaje recibido sea descodificado. Esto puede comprender información de que algunos mensajes es más probable que ocurran que otros o información de otras secuencias transmitidas. Esto se llama "información a priori" y asociada con ella están las probabilidades a priori. De una forma similar el concepto de probabilidades a posteriori es conocido cuando están incluidas las probabilidades a priori de información y la información obtenida por el descodificador.

Para los códigos turbo hay dos secuencias codificadas. La descodificación comienza descodificando una de ellas para conseguir una primera estimación de la secuencia de información. Esta estimación se usa después como información a priori en la descodificación de la segunda secuencia codificada. Esto requiere que el descodificador sea capaz de usar una entrada de decisión débil y producir una salida débil. El descodificador turbo anteriormente mencionado consta de descodificadores (Débil-Entrada - Débil-Salida) (SISO) que trabajan de forma cooperativa y se aplican con el algoritmo logarítmico de máximo a posteriori (Log-MAP). Cada descodificador produce información a posteriori, que es usada como información a priori por el otro descodificador.

Las dos estrategias de descodificación más comunes de los códigos turbo están basadas en un MAP o en un algoritmo de Probabilidad a Posteriori (APP) y en un Algoritmo de Viterbi de Salida Débil (SOVA). Independientemente del algoritmo que se aplique, el descodificador de código turbo requiere el uso de dos componentes descodificadores que tengan un mismo algoritmo y que operen de una forma iterativa. Estos métodos proporcionan salidas débiles que representan las relaciones de certidumbre logarítmicas a posteriori de los bits recibidos.

En una operación de descodificación típica el primer descodificador genera información estadística basada en los datos recibidos del primer codificador de componentes. Esta información se alimenta después al segundo descodificador, el cual la procesa junto con los datos recibidos del segundo codificador de componentes. Después de la descodificación, la información estadística mejorada y actualizada se retroalimenta al primer descodificador, el cual inicia el proceso nuevamente. Este proceso continúa durante varias iteraciones, típicamente de seis a diez iteraciones para cada bloque de datos, después de lo cual se producen las estimaciones de datos reales.

En una variación del algoritmo de Viterbi, los bits codificados recibidos están caracterizados no solamente por sus polaridades de bit sino por una medida de magnitud o calidad que representa el grado de "naturaleza UNO" o "naturaleza CERO". Cuando un símbolo fuerte recibido coincide con un símbolo predicho localmente, el factor de confianza del camino se aumenta significativamente, en tanto que un símbolo débil recibido aumentaría el factor de confianza en una menor medida. Un símbolo recibido que no coincida con el símbolo localmente predicho disminuirá el factor de confianza del camino correspondiente con la cantidad de disminución determinada por la intensidad de la no coincidencia del símbolo recibido. Esto se denomina típicamente una descodificación débil en contraposición a la descodificación fuerte.

A pesar del uso de las técnicas de detección y corrección de errores, la calidad del canal puede sin embargo ser de tal forma que algunos de los bits de la información recibida pueden ser erróneos, incluso después de que el receptor haya realizado la corrección de errores. Dependiendo de la aplicación, un cierto número de errores de bit por unidad de tiempo puede ser tolerable, tal como cuando los bits de información representan información de voz transportada por una llamada de teléfono móvil. En tales casos, los errores pueden hacer que degenere la calidad del sonido, aunque el sonido reproducido de este flujo de bits pueda sin embargo ser aceptablemente reconocible por el oyente. Sin embargo, en o por encima de un nivel determinado, la tasa de errores en los bits llega a ser inaceptable debido a que la cantidad de distorsión de sonido hace que la voz recibida sea difícil de entender. En una transmisión de telecomunicación, la tasa de errores en los bits (BER) es el porcentaje de bits que tienen errores con relación al número total de bits recibidos en una transmisión.

En muchos sistemas de comunicación por radio, las medidas que pueden tomarse cuando la BER se hace demasiado grande para proporcionar un servicio aceptable incluyen retransmitir la información (por ejemplo, retransmitir el bloque de bits erróneamente recibido), y/o tomar medidas para reducir la BER en futuras transmisiones. Una forma sencilla de reducir la BER podría ser aumentar el nivel de potencia transmitido usado por el transmisor de tal forma que en todos los casos siga habiendo una señal fiable en el receptor. Sin embargo, en un sistema de comunicaciones móviles con base en células, aumentar la intensidad de la señal en una célula dará lugar a una mayor interferencia en las células contiguas produciendo una BER mayor en esas células. Es por tanto ventajoso ser capaz de tratar una señal que tenga la relación más baja posible de portadora con interferencia (C/I), o la relación señal con ruido (SNR) más baja posible, ya que permite el uso de menor potencia por parte de los equipos transmisor y receptor y, por tanto, reduce las exigencias de tamaño y potencia del microteléfono, y posiblemente aumenta la capacidad del sistema digital global de telecomunicaciones por radio.

Hay muchos esquemas que se usan para estimar la tasa de errores en los bits. Una técnica es estimar la relación Portadora con Ruido (C/N) y después hacer un gráfico de la relación C/N con respecto a la relación de errores de bit o banda de calidad de la señal. Este esquema está muy adecuado para sistemas analógicos de radio. Un problema, sin embargo, es que el esquema tiene un funcionamiento muy deficiente en relaciones C/N bajas.

\newpage

Un enfoque muy conocido de generar una estimación de BER consiste principalmente en volver a codificar la señal recibida correctamente y comparar la señal codificada de nuevo con la señal no corregida para calcular una tasa de errores en los bits basada en las diferencias entre el esquema de bits vuelto a codificar y el recibido. Un ejemplo de tal enfoque de codificación de nuevo para el cálculo de la tasa de errores en los bits está ilustrada en la patente GB 2305083.

Sin embargo, como no existe garantía de que el descodificador del canal corrija siempre un bit erróneo, así como que también cambie un bit correcto en un bit incorrecto, la nueva codificación de esta señal posiblemente corregida de forma parcial con la señal incorrecta dé lugar a una BER calculada de forma errónea. En otras palabras, este método típicamente trabaja mejor siempre que el descodificador descodifica con éxito todos los bits recibidos, es decir, cuando la BER es lo suficientemente baja para que el código de corrección de errores corrija cualquier error.

Una versión modificada del esquema de codificación de nuevo y comparación está ilustrada en la solicitud de patente WO 01/99386 y que intenta superar las desventajas de la patente GB 2305083. La técnica modificada de codificación de nuevo y de comparación es esencialmente la misma que la de la patente GB 2305083 excepto en que la codificación de nuevo y la comparación están hechas solamente para tramas que pasan una Comprobación de Redundancia Cíclica (CRC) que sigue el descodificador del canal. Esto es, una CRC se realiza en la salida del descodificador del canal antes de que la salida sea codificada de nuevo y comparada con la señal no corregida. El esquema modificado de codificación de nuevo y de comparación proporciona una mayor calidad de funcionamiento que el enfoque convencional. Sin embargo, el esquema modificado de nueva codificación y de comparación se puede usar solamente en casos en los que los bits CRC se usan para la detección de errores. Por lo tanto, no siempre es posible aplicar el esquema modificado de codificación de nuevo y de comparación. Otra desventaja es que el esquema de codificación de nuevo y comparación se salta tramas que no pasan el CRC. Puede no haber tramas suficientes sobrantes en un periodo de medida para estimar la BER del canal. En tal caso, es necesario aumentar el periodo de medida y/o el número de tramas, lo que no siempre es posible. El documento US 2002/172302 expone la estimación de tasa de errores en los bits usando tablas de consulta.

Es por tanto un objeto del presente invento tratar los problemas anteriormente mencionados proporcionando un método o sistema para calcular con un alto valor de probabilidad la calidad de la transmisión que puede ser expresada como la BER, que representa el número de bits erróneos dividido por el número total de bits transmitidos, recibidos o procesados en el mismo periodo de tiempo estipulado.

Resumen del invento

Es un objeto del presente invento proporcionar un sistema y método mejorados de estimación de la BER de la información recibida en un sistema de telecomunicación.

Es un objeto adicional del presente invento proporcionar un método para la medida de la tasa de errores en los bits para canales de comunicación en un sistema de telecomunicaciones que utiliza codificación turbo para la corrección de errores.

Es otro objeto adicional del presente invento proporcionar sistemas y métodos de realización de estimaciones mejoradas de la tasa de errores en los bits con carga de cálculo baja y que proporcionen tales estimaciones en un intervalo de tasas de errores, especialmente en relaciones de señal con ruido bajas.

Es otro objeto adicional del presente invento proporcionar una estimación promedio de la BER basada en la contribución a la BER de cada bit de la trama de datos recibidos que fue codificada turbo, posteriormente procesada y finalmente transmitida en el canal de comunicación por una estación transmisora.

La estación receptora realiza una serie de operaciones en la trama de datos recibida, tales como conversión reductora, filtrado, desmodulación, desmultiplexado y descodificación turbo.

El descodificador produce la salida débil S5 que representa la certidumbre de que un bit recibido en la trama de datos sea un 1 lógico o un 0 lógico. Los valores de certidumbre, de acuerdo con el presente invento se hacen corresponder con una tabla de consulta, estando la tabla seleccionada de entre una pluralidad de tablas de consulta, que contiene para cada intervalo de valores de certidumbre la correspondiente contribución de cada bit de la trama de datos recibidos a la BER estimada. El descodificador en una realización es un descodificador turbo.

Un cuantificador cuantifica la trama de datos recibido, y el bit cuantificado opera sobre un conmutador que selecciona la salida de la tabla de consulta apropiada. Estas estimaciones de BER según los bits pueden ser promediadas sobre una ventana de muestra seleccionada para llegar a una estimación media de tasa de errores en los bits.

Pueden ocurrir errores en los bits en la descodificación, pero como son sometidos a una posterior estimación de tasa de errores en los bits, se evitan los errores sistemáticos que normalmente se producen a una SNR baja.

El presente invento facilita sistemas y métodos para la determinación de la estimación de la tasa de errores en los bits mediante la utilización de tablas de consulta y que dan como resultado una complejidad de circuitos muy baja y una carga muy reducida al receptor. Esto es particularmente beneficioso para un receptor de tipo móvil, tal como un terminal móvil, que a menudo debe operar durante periodos extensos dependiendo de la potencia de la batería y que tienen una memoria limitada.

Breve descripción del dibujo

La figura muestra, de una forma esquemática e ilustrativa, una realización preferida de acuerdo con el invento.

Descripción detallada del invento

El presente invento se describirá a continuación con más detalle haciendo referencia a la figura aneja, en la que se muestra la realización preferida del invento.

El método y sistema de cálculo de la Tasa de Errores en los Bits (BER) del presente invento se usa en un sistema digital de comunicación y más precisamente en la estación receptora del sistema digital de comunicación.

Como es sabido por las personas expertas en la materia, la estación receptora incluye un receptor (no mostrado), un demodulador (no mostrado), un desmultiplexador 101 y un descodificador 102. El demodulador (no mostrado) produce un flujo de datos que compuesto por bits débiles S1. El desmultiplexador fracciona este flujo en la entrada débil sistemática S2 y una o más entradas de paridad débil S3, S4. Los flujos S2, S3 y S4 se introducen en el descodificador 102.

El descodificador 102, al recibir un bloque de datos completo, procesa las entradas y produce la salida débil S5 que representa la certidumbre de que un bit recibido en la trama de datos sea un 1 lógico o un 0 lógico. La salida débil S5 del descodificador 102 se usa como un indicador para las tablas 104 y 105. La tabla de consulta 104 contiene para cada intervalo de valores de certidumbre L la correspondiente contribución de cada bit de trama de datos recibido a la BER cuando el bit de trama de datos recibido tiene el valor 0 lógico. La tabla de consulta 105 contiene para cada intervalo de valores de certidumbre L la correspondiente contribución de cada bit de trama de datos recibido a la BER cuando el bit de trama de datos recibido tiene el valor 1 lógico. En la tabla 104 esto puede expresarse como [1+L(n)]^{-1}, y en la tabla 105 como [1-(1+L(n))^{-1}].

La entrada sistemática débil codificada S2 también está unida a un cuantificador débil-a-fuerte 103 que traslada los valores enteros de decisión débil a valores binarios lógicos S6 de decisión fuerte. El bit cuantificado S6 opera sobre un conmutador 106 que selecciona la salida S7 de la tabla 104 si el bit cuantificado es un 1 y la salida S8 de la tabla 105 si el bit cuantificado S6 es un 0. La conmutación y la selección se pueden expresar de acuerdo con la ecuación:

\quad: S9 = Pr(n) si S6 = 1

\quad: S9 = [1-Pr(n)] si S6 = 0

Pr(n) representa la probabilidad a posteriori de que el bit transmitido sea igual a 0.

La salida seleccionada S7, S8 se usa como entrada S9 a un dispositivo de acumulación y graduación 107 que obtiene la BER promedio estimada S10.

Cada tabla contiene para los valores de certidumbre obtenidos (salida débil) la correspondiente contribución a la BER como se indica en las tablas 1 y 2 del ejemplo. Como es sabido por los expertos en la materia, las tablas de consulta se basan en valores de probabilidad de acuerdo con la ecuación:

\quad: Pr(n) = \frac{L(n)}{L(n) + 1}

donde Pr(n) representa la probabilidad a posteriori de que el bit transmitido sea igual a 0, siendo L(n) la relación de certidumbre del bit n de salida, y se aplica a los descodificadores MAP.

Para los descodificadores log-map, los descodificadores Max-log MAP y un descodificador SOVA el contenido de la tabla 104 es (1+e^)^{-1} y de la tabla 105 1-(1+e^)^{-1}. Como es sabido por los expertos en la materia, las tablas de consulta se basan en valores de probabilidad, de acuerdo con la ecuación:

\quad: Pr(n) = \frac{e^{\lambda(n)}}{e^{\lambda(n)} +1}

donde \lambda es la relación de la certidumbre logarítmica.

A pesar de que en el dibujo anejo se ha ilustrado y se ha descrito en la anterior descripción detallada una realización, un método y un aparato preferidos del presente invento, se ha de entender que el invento no está limitado a las realizaciones expuestas, sino que puede admitir reformas, modificaciones y sustituciones sin apartarse del alcance del invento como se ha expuesto y definido por las reivindicaciones que siguen.

TABLA 1 Contenido de un ejemplo de tabla de consulta de descodificación MAP

Como es sabido por los entendidos en la materia, la contribución de los efectos de cuantificación de la tabla la consulta a la medida de la BER, el resultado puede ser hecho tan pequeño como se desee depurando la tabla de consulta.

1

\vskip1.000000\baselineskip

TABLA 2 Contenido de un ejemplo de tabla de consulta de descodificación LOG-MAP, MAX-LOG-MAP y SOVA

2

Claims

1. Un sistema para determinar una tasa de errores en los bits de los bits en un sistema digital de comunicación, que comprende:

-: una estación transmisora;

-: una estación receptora que tiene un descodificador (102);

-: la estación transmisora dispuesta para transmitir una secuencia de bits a una estación receptora;

-: la estación receptora dispuesta para recibir la secuencia de bits (S1);

-: el descodificador (102) dispuesto para descodificar uno o más bits de entre la secuencia de bits recibida;

-: una pluralidad de tablas de consulta (104, 105), estando cada tabla de consulta dispuesta para contener las tasas de errores de bit predeterminadas relacionadas con los intervalos de los valores de salida débil de dicho descodificador;

comprendiendo además el sistema:

-: un cuantificador (103) que está dispuesto para cuantificar un bit recibido de dicha secuencia de bits (S2);

-: un conmutador (106) que está dispuesto para seleccionar una salida (S7, S8) que representa una contribución a la Tasa de Errores en los Bits de una de las tablas de consulta (104, 105) de entre la pluralidad de tablas de consulta, estando basada la selección de la tabla de consulta en el bit cuantificado (S6);

-: una salida débil (S5) del descodificador (102) que está dispuesta como un índice de la pluralidad de tablas de consulta (104, 105) para recuperar de la tabla de consulta seleccionada una contribución a la tasa de errores en los bits del bit recibido a la tasa de errores en los bits de la secuencia de bits recibida;

-: un dispositivo de suma y de graduación (107) que está dispuesto para acumular y promediar las contribuciones de la tasa de errores en los bits de la secuencia de bits recibida de dichas tablas de consulta (S9).

2. El sistema reivindicado en la reivindicación 1, en el que las tablas de consulta (104, 105) son aplicadas por uno o más dispositivos de procesamiento, dispuestos para proporcionar los valores complementarios de la contribución a la Tasa de Errores en los Bits (S7, S8) en la entrada del valor de la salida débil (S5).

3. El sistema reivindicado en la reivindicación 2, en el que el dispositivo de procesamiento es un procesador de coma flotante.

4. El sistema reivindicado en la reivindicación 1, en el que el descodificador es un descodificador turbo.

5. El sistema reivindicado en la reivindicación 1, en el que el algoritmo descodificador es el algoritmo de Máximo A Posteriori MAP.

6. El sistema reivindicado en la reivindicación 1, en el que el algoritmo descodificador es el algoritmo Logarítmico de Máximo A Posteriori LOG-MAP.

7. El sistema reivindicado en la reivindicación 1, en el que el algoritmo descodificador es el algoritmo Logarítmico de Máximo - Máximo A Posteriori MAX-LOG-MAP.

8. El sistema reivindicado en la reivindicación 1, en el que el algoritmo descodificador es el algoritmo de descodificación Algoritmo de Viterbi de Salida Débil SOVA.

9. Un sistema de estación receptora dispuesto para determinar una tasa de errores en los bits en la secuencia de bits transmitida, que comprende:

-: un descodificador (102) dispuesto para descodificar uno o más bits recibidos de la secuencia de bits recibida;

-: una pluralidad de tablas de consulta (104, 105), estando cada tabla de consulta dispuesta para contener tasas de errores en los bits predeterminadas relacionadas con intervalos de los valores de salida débil de dicho descodificador;

comprendiendo además el sistema:

-: un cuantificador (103), que está dispuesto para cuantificar un bit recibido (S2) de dicha secuencia de bits;

-: un conmutador (106), que está dispuesto para seleccionar una salida (S7, S8) que representa una contribución a la Tasa de Errores en los Bits, de una de las tablas de consulta (104, 105) de entre la pluralidad de tablas de consulta, estando la selección de la tabla de consulta basada en el bit cuantificado (S6);

-: una salida débil (S5) del descodificador (102) que está dispuesta como un índice de la pluralidad de las tablas de consulta (104, 105) para recuperar de la tabla de consulta seleccionada una contribución de la tasa de errores en los bits a la tasa de errores en los bits de la secuencia de bits recibida;

-: un dispositivo de suma y de graduación (107) que está dispuesto para acumular y promediar las contribuciones a la tasa de errores en los bits de la secuencia de bits recibida seleccionadas de dichas tablas de consulta.

10. El sistema de estación receptora reivindicado en la reivindicación 9, en el que el sistema de estación receptora es una unidad móvil dentro de un sistema de comunicaciones inalámbrico.

11. El sistema de estación receptora reivindicado en la reivindicación 9, en el que el sistema de estación receptora es una estación base de radio dentro de un sistema CDMA de comunicaciones.

12. El sistema de estación receptora reivindicado en las reivindicaciones 9, 10 y 11, en el que el sistema de estación receptora opera en una red inalámbrica de comunicaciones de acuerdo con unas normas GSM, Bluetooth, o de Acceso Múltiple por División de Código CDMA.

13. Un método para determinar una tasa de errores en los bits de los bits en un sistema digital de comunicación que comprende una estación transmisora y una estación receptora que tiene un descodificador (102), que comprende los pasos de:

-: transmitir una secuencia de bits a la estación receptora por la estación transmisora;

-: recibir la secuencia de bits por la estación receptora;

-: descodificar un bit de entre la secuencia de bit recibida por el descodificador (102);

comprendiendo además el método los pasos de:

-: cuantificar un bit recibido (S2) de dicha secuencia de bits por un cuantificador (103);

-: seleccionar una salida (S7, S8) de una tabla de consulta de entre una pluralidad de tablas de consulta (104, 105), por un conmutador (106), estando la selección de la tabla de consulta basada en el bit cuantificado (S6);

-: indexar la tabla de consulta seleccionada (104, 105) para obtener una contribución a la tasa de errores en los bits del bit recibido a la tasa de errores en los bits de la secuencia de bits recibida, por la salida débil (S5) del descodificador (102);

-: acumular y promediar las contribuciones a la tasa de errores en los bits de la secuencia de bit recibida de dichas tablas de consulta seleccionada por un dispositivo de acumulación y graduación (107), que genera la tasa de errores en los bits estimada (S10).

14. El método reivindicado en la reivindicación 13, en el que el método descodificador es un descodificador turbo.

15. El método reivindicado en la reivindicación 13, en el que el algoritmo descodificador es el algoritmo de Máximo A Posteriori MAP.

16. El método reivindicado en la reivindicación 13, en el que el algoritmo descodificador es el algoritmo Logarítmico de Máximo A Posteriori LOG-MAP.

17. El método reivindicado en la reivindicación 13, en el que el algoritmo descodificador es el algoritmo Logarítmico de Máximo - Máximo A Posteriori MAX-LOG-MAP.

18. El método reivindicado en la reivindicación 13, en el que el algoritmo descodificador es el Algoritmo descodificador de Viterbi de Salida Débil SOVA.