ES2300922T3 - Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. - Google Patents
Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. Download PDFInfo
- Publication number
- ES2300922T3 ES2300922T3 ES05023505T ES05023505T ES2300922T3 ES 2300922 T3 ES2300922 T3 ES 2300922T3 ES 05023505 T ES05023505 T ES 05023505T ES 05023505 T ES05023505 T ES 05023505T ES 2300922 T3 ES2300922 T3 ES 2300922T3
- Authority
- ES
- Spain
- Prior art keywords
- output
- vcag
- signals
- gain
- cag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G5/00—Tone control or bandwidth control in amplifiers
- H03G5/16—Automatic control
- H03G5/165—Equalizers; Volume or gain control in limited frequency bands
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
- H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/10—Adaptations for transmission by electrical cable
- H04N7/102—Circuits therefor, e.g. noise reducers, equalisers, amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Circuits Of Receivers In General (AREA)
- Control Of Amplification And Gain Control (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Radio Transmission System (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
Cabecera de recepción de señales de TV por antena colectiva o por red de cable CATV, con control automático de ganancia de los niveles de salida de las señales de TV sintonizadas, que comprende en combinación: - una pluralidad de módulos procesadores (P1-Pn) dispuestos en paralelo, y adaptados para procesar simultáneamente unas señales de entrada analógicas o digitales de unos canales (CH1-CHn) de RF a sintonizar, un canal (CH1-CHn) por módulo procesador (P1-Pn), proporcionando cada uno de dichos módulos procesadores (P1-Pn) al menos un filtrado y comprendiendo cada uno al menos un amplificador de ganancia variable (10) con una línea de aplicación (C1-Cn) de un voltaje de ganancia (Vcag-1 a Vcag-n), - un circuito de control automático de ganancia (CAG) encargado de procesar las señales de salida de dichos módulos procesadores (P1-Pn), correspondiendo dichas señales de salida a los canales (CH1-CHn) sintonizados por cada uno de ellos, o unas muestras de las mismas, para comprobar unos niveles de salida (L) de las señales de salida de los módulos procesadores (P1-Pn) y para generar y aplicar unos voltajes de ganancia (Vcag-1 a Vcag-n) a dichas líneas de aplicación (C1-Cn) de dichos amplificadores de ganancia variable (10) con el fin de controlar automáticamente dichos niveles de salida (L) de las señales de salida de dichos módulos procesadores (P1-Pn), hasta ajustarlos a unos valores predeterminados, consiguiendo así dicho control, - una salida o línea de amplificación (2) común a todas las salidas de todos los módulos procesadores (P1-Pn), la cual se encuentra conectada, directamente o a través de una toma de muestras (4), a una entrada de dicho circuito de control automático de ganancia (CAG), de manera que todas las señales de salida de dichos módulos procesadores (P1-Pn), o todas las muestras de dichas señales, llegan a la vez al circuito de control automático de ganancia (CAG), el cual está gobernado por al menos un microcontrolador (7) para: - seleccionar de una en una, dichas señales de salida de los módulos procesadores (P1-Pn) o dichas muestras, mediante unos medios de selección; - llevar a cabo secuencialmente al menos un procesamiento de cada una de dichas señales o muestras seleccionadas y - realizar secuencialmente dicha generación de dichos voltajes de ganancia (Vcag-1 a Vcag-n) a partir del resultado de dicho procesamiento de cada señal o muestra.
Description
Cabecera de recepción de TV, con un circuito de
control automático de los niveles de salida.
La presente invención se relaciona con la
recepción y transmisión de señales de RF de antenas colectivas de TV
y redes de televisión por cable CATV, comprendiendo una cabecera de
recepción con una pluralidad de módulos procesadores de las señales
de entrada de los canales, y con un control automático de ganancia
(CAG) aplicado a los procesadores de señal.
Son conocidas las cabeceras de las instalaciones
colectivas de TV, y red de cable CATV en donde es necesario
mantener el nivel de salida constante de la señal en cada procesador
de canal de la cabecera, para garantizar la disponibilidad de
servicio ofertada por el operador en las tomas de TV del usuario. La
variación del nivel de salida es función de las variaciones del
nivel de potencia de entrada y de la variación de la función de
transferencia del procesador, la cual suele ser causada por
variaciones del medio físico de propagación, temperatura ambiente,
la tensión de alimentación, etc.
El nivel de salida de cada procesador se
consigue en las cabeceras de TV conocidas, mediante la inclusión de
un circuito de control automático de ganancia -CAG- en cada
procesador de señal de canal. El lazo de CAG en un procesador de la
señal de canal en una cabecera de TV, debe buscar un equilibrio
entre el error en el nivel de salida, la estabilidad ante
transitorios y la distorsión en la señal inteligente. Esta función
es dependiente del tipo de modulación de la señal portadora
recibida en la cabecera, el ancho de banda de la señal inteligente
y del tipo de procesador, según sea este último estacionario ó
móvil. El caso de los escenarios con presencia de canales
adyacentes "n-3" a "n+3" en la entrada, es
crítico para la obtención de un nivel de salida "L" constante
del canal "n". En la cabecera de TV del estado de la técnica,
la selectividad de banda de cada procesador está condicionada por
su circuito en sí mismo, proporcionada por los filtros
sintonizables, y cualquiera de ellos puede ser afectado por la
presencia de los canales adyacentes, volviéndose su selectividad
"insuficiente". La precisión conseguida en el control de
ganancia (CAG) de cada procesador de cabecera depende de la
"selectividad suficiente" del procesador.
La figura 2 muestra un esquema de un procesador
de señal de canal con amplificador selectivo y un circuito CAG, de
una cabecera de recepción de TV perteneciente al estado anterior de
la técnica, en donde P1 es un procesador de canal individual entre
"n" procesadores comprendiendo al menos un filtro de canal
sintonizable, en este ejemplo dos filtros 9,11 interconectados a un
amplificador 10 de ganancia variable (AGV), un amplificador de
ganancia fija 12, una línea individual 20-1 de
transmisión de la señal del procesador específico P1, una toma de
muestra 40, un detector 22, un voltaje de referencia 23, un
comparador 24, un amplificador de voltaje dc 25, y una línea
individual C1 del voltaje de control Vcag-1
particular aplicado al procesador correspondiente P1. Cada módulo
procesador P1-Pn en igual número que los "n"
canales de recepción sintonizados de la cabecera de recepción TV,
incorpora un lazo de CAG como el de la Fig. 2 desde una línea
individual 20-1 a 20-n. Para los
procesadores estacionarios el tiempo de respuesta del lazo de CAG
suele ser alto -décimas de segundo a segundos-, y la ganancia alta,
y por lo tanto el error en el nivel de la señal de salida 30 es bajo
-fracciones de dB-.
El circuito de lazo de CAG representado en la
Fig. 2, actúa modificando la ganancia de la cadena de amplificación
9-12 de un solo procesador de señal P1, hasta
igualar el nivel de salida del canal especificado a un nivel de
referencia. El nivel de salida de la señal 20-1 de
canal se convierte desde la muestra 21 a un voltaje Vdc para su
comparación con un valor de voltaje Vdc de referencia 23 prefijado.
El voltaje Vdc equivalente al nivel de salida controlado, debe ser
determinado en función del nivel "L" del canal especificado,
sin la aportación de niveles de entrada de los canales adyacentes
n-3 a n-1 y n+1 a n+3, como es
representado en la Fig. 3A. Es decir el mismo procesador
P1-Pn proporciona el efecto de "rechazo a canales
adyacentes". Rechazos mayores de 20 dB a canal adyacente se
consideran necesarios en las aplicaciones de antenas colectivas y
red de cables de TV. La diferencia resultante de señal se denomina
también señal de error, y controla la ganancia de la cadena de
amplificación 9-12 del procesador P1 cerrándose así
el lazo de CAG 40,25,C1.
En las Fig. 3A y 3B se ha representado el
concepto de selectividad de frecuencia. La selectividad del
procesador P1 como el representado en la Fig. 2, es determinante
para que el nivel de salida "L" del canal "n" no sea
afectado por las fluctuaciones de los canales adyacentes en la
entrada CH1. Si en la entrada del procesador P1 están presentes
varios canales adyacentes "n-3" a "n+3"
(Fig. 3A), siendo la selectividad inherente del procesador "no
suficiente" la muestra 21 de la señal será proporcional al nivel
"L" de todos los canales "n" presentes en la entrada, y
la variación de cualesquiera de ellos alterará el nivel de salida
del canal sintonizado, en este ejemplo "CH1", cuyo nivel se
trata de mantener. En el circuito CAG individual
21-25,C1 de la Fig. 2, al ser medidos conjuntamente
los niveles de entrada de los canales adyacentes con el nominal del
canal CH1, la precisión del valor de voltaje dc generado para el
CAG del procesador P1 será mala cuando el nivel de los canales
adyacentes es igual o mayor que el nivel nominal del canal CH1
procesado.
La patente
US-A-6148189 muestra un procesador
de la señal de un canal de RF de un aparato receptor de TV, con un
bloque generador de voltajes de CAG independientes entre ellos, para
el único procesador.
La solicitud de patente
US-2003/0026364-A1 muestra un
procesador de la señal de un canal RF digital o analógica de un
receptor de TV, con un generador de un voltaje único de CAG, e
incluye en una memoria la información del mapa de canales RF.
Por otra parte la patente
ES-A2117953, concierne a un circuito de
ecualización automática de las señales de salida de unos
amplificadores de unos filtros de canal, lo cual se realiza, a
diferencia del control automático de ganancia, en una etapa previa
de ajuste de los filtros, antes de que éstos entren en servicio.
Para conseguir dicha ecualización se aplican
unas correspondientes tensiones de ganancia a unos amplificadores de
ganancia variable, mediante un único circuito de ajuste de ganancia
para controlar una pluralidad de amplificadores de canal de TV,
realizándolo para cada amplificador individualmente, seleccionando
el amplificador a controlar mediante un selector.
US-A-3978422
divulga un amplificador de control automático de ganancia de banda
ancha que comprende numerosos amplificadores transistor e incorpora
una pluralidad de componentes de control de ganancia conectados en
paralelo y ejerciendo un control de ganancia sobre las conexiones
entre todos los amplificadores proveyendo lazos de control, cada
uno respondiendo a niveles de señal en la salida del amplificador de
control de ganancia a diferentes frecuencias para desarrollar una
señal de control para corregir el nivel de la señal de salida
simultáneamente a esa frecuencia y a otras frecuencias.
US-A-5321849
divulga un sistema para controlar el nivel de la señal de los dos
extremos de un punto de transmisión, comprendiendo un dispositivo
de control que controla un primer dispositivo cambiador de nivel de
señal y un segundo dispositivo cambiador de nivel de señal en
respuesta a un nivel detectado de una señal de transmisión adaptada
para ser transmitida sobre el punto de transmisión. Una unidad de
combinación asimila toda la información de entrada y forma señales
de salida que son enviadas a una unidad de control de atenuación
para controlar los parámetros respectivos de los primer y segundo
dispositivos cambiadores del nivel de señal.
Es el objeto de la invención una cabecera de
antena colectiva o red de cable para TV, con un solo circuito de CAG
común a la pluralidad de módulos procesadores de señal de canal de
la cabecera, el cual genera "n" valores de voltaje Vdc de
control en tiempo real, cada uno de ellos particular para cada
canal, y aplicados simultáneamente al procesador correspondiente,
por lo cual los niveles de salida preestablecidos de los
procesadores son mantenidos siempre constantes.
La cabecera propuesta por la presente invención
está aplicada a la recepción de señales de TV por antena colectiva o
por red de cable CATV, dispone de un control automático de ganancia
de los niveles de salida de las señales de TV sintonizadas, y
comprende en combinación:
- una pluralidad de módulos procesadores
dispuestos en paralelo, y adaptados para procesar simultáneamente
unas señales de entrada analógicas o digitales de unos canales de RF
a sintonizar, un canal por módulo procesador, proporcionando cada
uno de dichos módulos procesadores al menos un filtrado y
comprendiendo cada uno al menos un amplificador de ganancia variable
con una línea de aplicación de un voltaje de ganancia, y
- un circuito de control automático de ganancia
encargado de procesar las señales de salida de dichos módulos
procesadores, correspondiendo dichas señales de salida a los canales
sintonizados por cada uno de ellos, o unas muestras de las mismas,
para comprobar unos niveles de salida de las señales de salida de
los módulos procesadores y para generar y aplicar unos voltajes de
ganancia a dichas líneas de aplicación de dichos amplificadores de
ganancia variable con el fin de controlar automáticamente dichos
niveles de salida de las señales de salida de dichos módulos
procesadores, hasta ajustarlos a unos valores predeterminados,
consiguiendo así dicho control.
Dicha cabecera comprende una salida o línea de
amplificación común a todas las salidas de todos los módulos
procesadores, la cual se encuentra conectada, directamente o a
través de una toma de muestras, a una entrada de dicho circuito de
control automático de ganancia, de manera que todas las señales de
salida de dichos módulos procesadores, o todas las muestras de
dichas señales, llegan a la vez al circuito de control automático de
ganancia, el cual está gobernado por al menos un microcontrolador
para:
- -
- seleccionar de una en una, dichas señales de salida de los módulos procesadores o dichas muestras, mediante unos medios de selección de alta selectividad (se explicarán más adelante);
- -
- llevar a cabo secuencialmente al menos un procesamiento de cada una de dichas señales o muestras seleccionadas (tarea realizada por el propio microcontrolador), y
- -
- realizar secuencialmente dicha generación de dichos voltajes de ganancia a partir del resultado de dicho procesamiento de cada señal o muestra, cuya tarea realiza dicho microcontrolador con consultas a memoria y el apoyo de un correspondiente conversor D/A.
\newpage
Con ello se consigue que con un único circuito
de control automático de ganancia puedan controlarse todos los
módulos procesadores de la cabecera sin tener que interrumpir el
funcionamiento de ninguno de ellos.
En la cabecera conforme a la invención no hace
falta que la selectividad de cada procesador sea suficiente. La
precisión del circuito común CAG se vuelve independiente de la
selectividad de los procesadores y de las fluctuaciones del nivel de
voltaje de los canales adyacentes. Ello es debido a la
incorporación, en dicho circuito de control automático de ganancia,
de unos medios de selección adaptados para seleccionar, de manera
secuencial, dichas señales de salida de los módulos procesadores, o
dichas muestras de las mismas, de una en una, mediante una
característica de selectividad de frecuencia suficiente como para
despreciar la influencia de los canales adyacentes, al menos desde
n-3 hasta n+3, siendo n el canal nominal
correspondiente a la señal de salida seleccionada en cada
momento.
El circuito de control de ganancia de la
cabecera propuesta está provisto de un microcontrolador con una
memoria de datos particulares de configuración de los canales RF,
analógicos y digitales y de un filtro paso bajo diseñado para la
generación de los valores de voltaje dc CAG particulares de cada
procesador en cada momento del control, por lo cual es conseguido
un nivel de salida constante de todos los procesadores de señal de
cada canal "n", usando un solo circuito de CAG común a todos
los procesadores. La frecuencia nominal de cada canal es
seleccionada secuencialmente desde una memoria, la cual es provista
previamente de los datos numéricos de referencia correspondientes a
las frecuencias nominales requeridas en los "n" canales
analógicos y digitales de la cabecera de TV.
Las variaciones del nivel de entrada en los
sistemas estacionarios de recepción de TV son lentas, por lo cual el
largo tiempo transcurrido durante una variación de nivel de entrada
permite que el circuito común CAG de la invención obtenga una
respuesta de control a la pluralidad de procesadores de la cabecera
TV. En las cabeceras de TV móviles no es siempre aplicable este
circuito común de CAG, por la rapidez de las variaciones de los
niveles de entrada. Un solo circuito provisto de un bloque generador
de voltajes gobernado por un microcontrolador y una memoria de datos
numéricos de referencia, controla los "n" módulos procesadores
en tiempo real, substituyendo a los "n" circuitos de CAG
individuales como el de la Fig. 2. Para ello es preciso que el
tiempo de generación de las "n" frecuencias de referencia sea
menor que el tiempo de respuesta de cada CAG particular.
Un detector común es conectado a un filtro paso
bajo, en cuya entrada están presentes todos los canales "n", y
en su salida únicamente cada vez secuencialmente separada una de las
otras la frecuencia de señal correspondiente a un canal "n"
nominal procesado. La muestra de señal a la salida del detector
común sólo contiene el nivel "L" del canal "n"
especificado, por lo cual la selectividad de frecuencia inherente de
cada procesador no es determinante en la precisión del nivel
"L" de salida conseguido, siendo esta ultima siempre
"alta". Dichos datos numéricos de referencia almacenados son
correspondientes a cada frecuencia de señal de todos los canales
presentes, los programados y los posibles en una cabecera
determinada, y son seleccionados en una secuencia determinada para
la generación de cada valor de voltaje Vdc específico de control de
ganancia aplicado en el momento a cada procesador.
Al prescindir de un circuito de CAG individual
en cada procesador, además de una ventaja económica, se proporciona
a la cabecera también una reducción del volumen total y una mejora
en el diseño del alojamiento exterior de un módulo de procesador
individual.
La figura 1 muestra el esquema de una cabecera
de recepción de TV conforme a la invención.
La figura 2 muestra el diagrama de un
amplificador selectivo con CAG de una cabecera de recepción de TV
perteneciente al estado anterior de la técnica.
La figuras 3A y 3B muestran un diagrama
representativo de la selectividad de frecuencia en la cabecera de
recepción de TV de la figura 2.
La figura 4 muestra un esquema del generador
secuencial de voltajes Vdc para el CAG de la figura 1.
La figura 5 muestra un diagrama de etapas del
proceso seguido por el generador secuencial de las figuras 1 y
3.
En referencia a las Fig. 1 y Fig.
4-5, una realización de cabecera 1 de antena
colectiva TV o de red de cable CATV es descrita a continuación. Una
cabecera 1 de SMATV/MATV o de CATV comprende una pluralidad de
procesadores P1-Pn, teniendo cada uno de ellos como
ejemplo un cadena de filtros 9,11, u otros dispositivos aptos para
al menos filtrar, y al menos un amplificador de ganancia variable
10, y procesan las señales de "n" canales sintonizados
"CH1-CHn". Los procesadores
P1-Pn transmiten todas sus señales amplificadas a
una línea de amplificación 2 común y a una salida 3 común de la
cabecera de TV, cada señal de salida siendo mantenida con un nivel
"L". Mediante un bloque derivador de muestras 4, desde la
línea de amplificación común 2 se extrae una muestra de cada uno de
las "n" señales de canal presentes, y se transmiten a un
circuito único de control automático de ganancia CAG común para
todos los procesadores Pn, desde una línea común 120 de la toma de
muestras 4, a un generador secuencial 5 de voltajes de tensión
continua Vdc, un bloque 6 de selección, muestreo y retención,
provisto de "n" terminales de salida de Vcag, y un sistema de
control automático de las señales individuales de cada procesador
Pn. El bloque 6 de selección, retención y direccionamiento recibe
los n valores de voltaje Vcag generados desde el sistema de
control automático y transmitidos, a través del bloque generador 5,
a la salida 16, los muestrea y retiene temporalmente para su
direccionamiento desde una conexión de salida individual
Vcag-1 a Vcag-n a sus
correspondientes líneas de amplificación C1-Cn de
los módulos procesadores P1-Pn, secuencial o, para
un ejemplo de realización preferido, simultáneamente.
La salida 16 es una sucesión continua de tantos
niveles de voltaje "n" Vdc como señales de canal son procesadas
en la cabecera de TV, en la forma de un tren de pulsos,
correspondiendo cada uno de los pulsos a uno de dichos valores
Vacg-1 a Vcag-n. El circuito de
retención M-R del bloque 6 presenta en cada una de
sus salidas un pulso de voltaje Vdc proporcional al nivel de salida
de cada procesador Pn, y mantiene constante el nivel de cada pulso
para dirigirlos como voltajes de CAG, Vcag-1 a
Vcag-n, al amplificador de ganancia variable 10
correspondiente, manteniendo dichos niveles de tensión constantes
hasta un posible ciclo de refresco posterior.
En referencia a la Fig. 4, el circuito de
control automático de ganancia CAG comprende en el interior del
citado bloque generador de voltajes Vdc 5, e interconectados entre
si un mezclador 13, un oscilador 18 controlado por voltaje VCO, un
lazo de circuito P.L.L 17, un filtro paso bajo 14, un detector 15,
y asociado al bloque 5 el mencionado sistema de control automático
formado por un microcontrolador 7, una memoria 8, y un
teclado-display 7a. El grupo de dispositivos 17,18
gobernado por el microcontrolador 7 constituye un sintetizador de
frecuencia. El bloque generador 5 comprende además un convertidor
A/D 19a y un convertidor D/A 19b comunicados por un respectivo bus
del microcontrolador 7. Ambos convertidores 19a, 19b conectados al
detector 15 y al microcontrolador, permiten la operación del
microcontrolador 7 controlando los diferentes Vcag en función de la
naturaleza de las señales, analógica o digital, sin necesidad de
emplear un dispositivo para la generación de voltajes Vdc de
referencia y su comparación, como lo hace (Fig. 2) cada procesador
de la cabecera del estado anterior de la técnica.
En la memoria 8 del circuito común de CAG están
almacenados de un lado los datos numéricos correspondientes a
factores de división para el circuito PLL, cada uno de ellos
correspondiente a cada frecuencia de señal de referencia generada,
cada una representativa de todos los canales de recepción posibles
en la cabecera, como un ejemplo hasta un número de 99 canales
diferentes para una pluralidad de zonas geográficas. Por otro lado
la memoria almacena los datos numéricos correspondientes a los
factores de división representativos de sólo los "n" valores
de frecuencia de referencia requeridos en una cabecera de TV
concreta, por ejemplo 16 valores (en una determinada zona
geográfica), de los "n" canales sintonizados en la cabecera 1
de TV instalada. Esta última parte de memoria con solamente los
datos numéricos requeridos, es seleccionada por el microcontrolador
7 desde el almacén total 8, a través del teclado cuando el
instalador de la cabecera efectúa la programación de los canales.
El microcontrolador 7 extrae estos "n" datos numéricos para su
aplicación no interrumpida al bloque sintetizador 17,18 y la
generación de secuencias sucesivas de "n" valores de frecuencia
de referencia, transmitidos en el circuito común CAG para la
generación secuencial en la salida de "n" valores de Vdc.
A la entrada del mezclador 13 se aplican los
"n" canales existentes de forma permanente. El sintetizador de
frecuencia 17,18 genera n señales de la misma frecuencia "f"
que los n canales, que son aplicados a una línea 180 llevada al
mezclador 13, de una manera secuencial no interrumpida. La secuencia
de generación de frecuencias "f" de canal se programa a
través del teclado 7a y es cargado en la memoria 8. El
microcontrolador 7 siguiendo la secuencia del diagrama de etapas de
la Fig. 5, pilota continuamente la P.L.L. 17 que controla el
oscilador V.C.O. 18 y cuya salida 180 se aplica permanentemente al
mezclador 13. A la salida del mezclador 13 están presentes una gran
cantidad de señales producto de la mezcla de los "n" canales
de entrada con la secuencia de las "n" señales separadas una
de la otra generadas por el VCO 18. El filtro paso bajo 14, es de
una frecuencia de corte inferior a la mitad del ancho de banda del
canal "n", filtrado en cada momento, bloquea posibles niveles
de continua en su entrada, y selecciona el nivel de entrada "L"
que dentro de una secuencia corresponde a los canales programados.
De la salida 140 del filtro paso bajo 14 únicamente se entrega cada
vez la frecuencia de señal correspondiente a un canal "n",
como resultado de su coincidencia con la frecuencia de canal
"n" generada por el VCO 18, consiguiendo así la
característica de selectividad "suficiente".
El detector 15 entrega al convertidor A/D 19a
unos pulsos de voltaje Vdc proporcionales a los niveles "L" de
los canales de entrada. El convertidor A/D 19a convierte a datos
numéricos los pulsos de voltaje Vdc transmitidos por el detector 15
desde todos los procesadores P1-Pn, y el
microcontrolador 7 procesa estos datos numéricos asociados a cada
canal de entrada CH1-CHn, y los modifica, si es
necesario, en función de la naturaleza analógica o digital de la
señal, y de su nivel de entrada. La modificación consiste en una
comparación con la tabla de valores de los datos registrados,
analógicos y digitales, para cada canal sintonizado en el mapa de la
memoria 8, y la suma o resta de un voltaje Vdc adicional hasta la
consecución del voltaje Vcag apropiado al procesador
P1-Pn controlado, necesario para obtener el nivel de
salida preestablecido, o el suministro directo de dicho voltaje
Vcag seleccionado de dicha tabla. El convertidor D/A 19b convierte
los datos numéricos modificados en pulsos de voltaje Vdc, como
voltajes de salida Vcag apropiados para conseguir el nivel de salida
de cada canal "n" preestablecido, y los transmite al bloque
demultiplexador 6 para su aplicación a cada línea de amplificación
C1-Cn de los procesadores. De esta manera, la
selectividad del filtro paso-bajo 14 garantiza que
el nivel de la señal pasante sea proporcional solamente al canal
específico n de cada procesador P1-Pn, también
cuando los procesadores P1-Pn no tuvieran la
selectividad inherente necesaria
para evitar que el nivel de los pulsos sea alterado por la variación de nivel de los canales adyacentes "n-3" a "n+3".
para evitar que el nivel de los pulsos sea alterado por la variación de nivel de los canales adyacentes "n-3" a "n+3".
En referencia a la Fig. 5, se ha representado el
diagrama de etapas 300 del proceso que sigue el microcontrolador 7,
para emitir "n" valores de voltaje de CAG, en la salida común
16 del circuito de control automático de ganancia CAG de las
"n" señales de salida mostrado en las Fig.1 y Fig. 4. El
microcontrolador 7 ha cargado previamente los datos de
configuración desde la información de unas tablas que contienen el
mapa de canales RF almacenados en la memoria 8 -etapa 301-. Esta
información del mapa incluye una tabla de valores de nivel de
voltaje de referencia, preestablecidos por el fabricante de la
cabecera de TV 1, para cada uno de los canales
CH1-CHn sintonizables para una pluralidad de zonas
geográficas, de ambas naturalezas posibles de señal, analógica o
digital. El microcontrolador 7 a través del bus 130 que comunica con
el bloque PLL 17, controla a este ultimo para efectuar una
exploración y verificación secuencial mediante todas las frecuencias
de señal generadas por el oscilador VCO 18, de todos los canales
CH1-CHn programados en los procesadores
P1-Pn -etapa 302-, haciendo una comparación del
nivel de salida de cada señal entregada secuencialmente por el
filtro paso bajo 14, con dichos datos numéricos registrados del
mapa de información de la memoria 8, y encontrando la coincidencia
para determinar un valor inicial de Vcag apropiado para cada uno de
de los procesadores P1-Pn. A continuación -etapa
303- son aplicados sin interrupción a través de la salida 16 del
bloque generador 5, los voltajes de CAG determinados,
Vcag-1 a Vag-n, al bloque 6 y de
aquí a la línea C1-Cn de alimentación del CAG
correspondiente de cada procesador P1-Pn.
En la etapa 304 que sigue al muestreo de los
canales CH1-CHn y la aplicación secuencial de cada
uno de los voltajes de Vcag obtenidos, el microcontrolador 7
detecta la señal de error de las muestras de las señales de entrada
120 de todos los canales CH1-CHn previamente
convertidas a datos numéricos por el convertidor A/D 19a, y efectúa
una corrección modificándolos por comparación como arriba se ha
descrito, y convirtiéndolos a voltajes Vcag en la salida 16
mediante el convertidor D/A 19b. Estos voltajes
Vcag-1 y Vcag-n son ya los valores
apropiados en tiempo real para mantener los "n" niveles de las
señales preestablecidos en la salida 3 de la cabecera de TV 1, para
el canal programado CH1-CHn en cada procesador
P1-Pn. En el caso de ser reprogramado -etapa 305-
alguno de los procesadores P1-Pn a un canal
determinado diferente del anterior, se le asigna el nuevo valor de
frecuencia de canal -etapa 306- para efectuar la rutina
302-304 ahora al procesador reprogramado con el
nuevo valor de canal.
De lo anterior se deduce un método de operación
de un circuito de control automático de ganancia aplicable a
controlar una cabecera de recepción de TV como la propuesta por la
presente invención con el fin de obtener unos niveles de las señales
de salida deseados.
Un tal método comprende las siguientes etapas a
realizar para una zona geográfica determinada:
- a)
- seleccionar una tabla almacenada en dicha memoria con información referente a dicha zona conteniendo dicha tabla grupos de datos que incluyen canal a sintonizar, nivel "L" predeterminado para la señal de salida de dicho canal, sintonizado y voltaje de control automático de ganancia inicial Vcag_{in};
- b)
- seleccionar secuencialmente cada una de dichas señales de salida para adquirir información, para cada canal, relativa al menos a:
- i.
- frecuencia de la señal de salida de dicho canal;
- ii.
- nivel "L" de dicha señal de salida para el canal.
- c)
- comparar dicha información adquirida para cada canal con la contenida en dicha tabla, y:
- i.
- seleccionar un valor de Vcag_{in} correspondiente a dicho canal; o
- ii.
- modificar un valor de Vcag previamente generado si el nivel "L" de la señal cuyo valor se ha adquirido no coincide con el predeterminado para dicho canal
- d)
- convertir cada uno de dichos valores de voltaje Vgac o Vgac modificado en un valor analógico y aplicar dichos valores analógicos, secuencialmente a dicho bloque 6 a través de dicha salida 16 para su ulterior aplicación a los amplificadores variables 10 de cada módulo procesador P1... Pn.
- e)
- repetir en bucle cíclicamente las etapas b) c) y d) para mantener las condiciones de control en todo momento.
En el caso de desear reprogramar los canales
asignados a los módulos procesadores, por Ej. P1... Pn por cambiar
de zona geográfica, en la etapa a) se seleccionaría una nueva tabla
de valores correspondientes a los nuevos canales asignados y las
restantes etapas se realizarán de manera análoga.
Un experto en la materia podría introducir
cambios y modificaciones en los ejemplos de realización descritos
sin salirse del alcance de la invención según está definido en las
reivindicaciones adjuntas.
Claims (10)
1. Cabecera de recepción de señales de TV por
antena colectiva o por red de cable CATV, con control automático de
ganancia de los niveles de salida de las señales de TV sintonizadas,
que comprende en combinación:
- una pluralidad de módulos procesadores
(P1-Pn) dispuestos en paralelo, y adaptados para
procesar simultáneamente unas señales de entrada analógicas o
digitales de unos canales (CH1-CHn) de RF a
sintonizar, un canal (CH1-CHn) por módulo procesador
(P1-Pn), proporcionando cada uno de dichos módulos
procesadores (P1-Pn) al menos un filtrado y
comprendiendo cada uno al menos un amplificador de ganancia variable
(10) con una línea de aplicación (C1-Cn) de un
voltaje de ganancia (Vcag-1 a
Vcag-n),
- un circuito de control automático de ganancia
(CAG) encargado de procesar las señales de salida de dichos módulos
procesadores (P1-Pn), correspondiendo dichas señales
de salida a los canales (CH1-CHn) sintonizados por
cada uno de ellos, o unas muestras de las mismas, para comprobar
unos niveles de salida (L) de las señales de salida de los módulos
procesadores (P1-Pn) y para generar y aplicar unos
voltajes de ganancia (Vcag-1 a
Vcag-n) a dichas líneas de aplicación
(C1-Cn) de dichos amplificadores de ganancia
variable (10) con el fin de controlar automáticamente dichos niveles
de salida (L) de las señales de salida de dichos módulos
procesadores (P1-Pn), hasta ajustarlos a unos
valores predeterminados, consiguiendo así dicho control,
- una salida o línea de amplificación (2) común
a todas las salidas de todos los módulos procesadores
(P1-Pn), la cual se encuentra conectada,
directamente o a través de una toma de muestras (4), a una entrada
de dicho circuito de control automático de ganancia (CAG), de manera
que todas las señales de salida de dichos módulos procesadores
(P1-Pn), o todas las muestras de dichas señales,
llegan a la vez al circuito de control automático de ganancia (CAG),
el cual está gobernado por al menos un microcontrolador (7)
para:
- -
- seleccionar de una en una, dichas señales de salida de los módulos procesadores (P1-Pn) o dichas muestras, mediante unos medios de selección;
- -
- llevar a cabo secuencialmente al menos un procesamiento de cada una de dichas señales o muestras seleccionadas y
- -
- realizar secuencialmente dicha generación de dichos voltajes de ganancia (Vcag-1 a Vcag-n) a partir del resultado de dicho procesamiento de cada señal o muestra.
2. Cabecera según la reivindicación 1, en donde
dicho circuito de control automático de ganancia (CAG) está adaptado
para llevar a cabo dicha aplicación de los voltajes de ganancia
(Vcag-1 a Vcag-n) a las líneas de
aplicación (C1-Cn) de los amplificadores de ganancia
variable (10) de manera secuencial.
3. Cabecera según la reivindicación 1, en donde
dicho circuito de control automático de ganancia (CAG) está adaptado
para llevar a cabo dicha aplicación de los voltajes de ganancia
(Vcag-1 a Vcag-n) a las líneas de
aplicación (C1-Cn) de los amplificadores de ganancia
variable (10) de manera simultánea.
4. Cabecera según la reivindicación 1 ó 3, en
donde dicho circuito de control automático de ganancia (CAG)
comprende unos medios de selección adaptados para seleccionar, de
manera secuencial, dichas señales de salida de los módulos
procesadores (P1-Pn), o dichas muestras de las
mismas, de una en una, mediante una característica de selectividad
de frecuencia suficiente como para que sean independientes de la
influencia de los canales adyacentes, al menos desde
n-3 hasta n+3, siendo n el canal nominal
correspondiente a la señal de salida seleccionada en cada
momento.
5. Cabecera según la reivindicación 4, en donde
dicho circuito de control automático de ganancia (CAG)
comprende:
- un bloque generador (5) de voltajes Vdc con
una entrada conectada a una línea común (120) de salida de la toma
de muestras (4), el cual está asociado a un sistema de control
automático, con al menos un microcontrolador (7) y una memoria (8),
para procesar secuencialmente dichas muestras de señal y para
generar y enviar, secuencialmente, dichos voltajes de ganancia
(Vcag-1 a Vcag-n) a través de una
salida (16),
- un bloque de muestreo, retención y
direccionamiento (6) con una entrada conectada a dicha salida (16)
del bloque generador (5), y una serie de salidas cada una de las
cuales conectada individualmente a una de dichas líneas de
amplificación (C1-Cn) de los módulos procesadores
(P1-Pn), estando dicho bloque (6) también asociado a
dicho sistema de control automático, y controlado por el mismo, para
muestrear y retener temporalmente dichos voltajes de ganancia
(Vcag-1 a Vcag-n) y para
direccionarlos a sus correspondientes líneas de amplificación
(C1-Cn) de los módulos procesadores
(P1-Pn).
6. Cabecera según la reivindicación 5, en donde
dicha memoria (8) tiene almacenados al menos unos datos numéricos
representativos de la configuración de la cabecera para al menos
todos los canales (CH1-CHn) a recibir por dicha
cabecera de TV, analógicos y digitales, en al menos una zona
geográfica, con sus correspondientes frecuencias, con unos
respectivos factores de división, así como de unos niveles (L) para
las señales de salida preestablecidos para cada canal
(CH1-CHn), analógico y digital, y unos respectivos
voltajes de ganancia al menos iniciales.
7. Cabecera según la reivindicación 6, en donde
dicho sistema de control automático está adaptado para, por
mediación de al menos dicho microcontrolador (7), recibir unos
valores de unos pulsos de voltaje Vdc proporcionales a los valores
muestreados en dicha toma de muestras (4) y generados por dicho
bloque generador (5), para cada canal (CH1-CHn), y,
tras su digitalización por parte de un correspondiente convertidor
A/D (19a), compararlos con dichos datos relativos a dichos niveles
(L) almacenados en la memoria (8), y en función del resultado de
dichas comparaciones entregar a dicho bloque generador (5) unos
valores digitales referentes a dichos voltajes de ganancia iniciales
o modificados, que dicho bloque generador (5) convierte en
analógicos, mediante un correspondiente convertidor D/A (19b), y
enviar a través de dicha salida (16).
8. Cabecera según la reivindicación 7, en donde
dicho bloque generador (5) comprende:
- al menos parte de dichos medios de selección
integrando al menos un sintetizador de frecuencia
(17-18), un mezclador (13) con una entrada conectada
a la salida de dicho sintetizador (17-18) y otra
entrada conectada a dicha línea común (120) por donde recibe las
muestras de señal entrantes, un filtro paso bajo (14) de una
frecuencia de corte inferior a la mitad del ancho de banda del canal
n a filtrar en cada momento y bloqueando un posible nivel de
continua a su entrada, conectado a la salida de dicho mezclador
(13), recibiendo simultáneamente todas las señales correspondientes
a todos los canales sintonizados (CH1-CHn), formando
dicho microcontrolador (7) también parte de dichos medios de
selección al controlar, a través de una correspondiente salida
(130), dicho sintetizador (17-18) con el fin de
suministrar una serie de señales de frecuencias iguales a las de
todos los canales (CH1-CHn), de una en una siguiendo
una secuencia ininterrumpida,
- un detector (15) con una entrada conectada a
la salida de dicho filtro paso bajo (14), y una salida a dicho
convertidor A/D (19a).
9. Cabecera según la reivindicación 6, en donde
dicha memoria de almacenamiento (8) tiene almacenados datos
numéricos representativos de una pluralidad de configuraciones de la
cabecera para unos canales a recibir por dicha cabecera de TV,
analógicos y digitales, en una pluralidad de zonas geográficas, con
sus correspondientes frecuencias, así como de unos niveles (L) para
las señales de salida preestablecidos para cada canal y unos
respectivos voltajes iniciales de ganancia.
10. Cabecera según la reivindicación 9, en donde
dicho circuito de control automático de ganancia (CAG) comprende
además, en asociación con dicho microcontrolador (7), un
visualizador o display y un teclado (7a) para, respectivamente,
visualizar al menos parte de dichos datos correspondientes a dicha
pluralidad de configuraciones, y seleccionar los correspondientes a
una de dichas configuraciones, con el fin de reprogramar los módulos
procesadores (P1-Pn) mediante una correspondiente
reasignación de canales, y sus datos asociado de niveles (L)
deseados y voltajes de ganancia, al menos iniciales,
correspondientes.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| ES200402578A ES2259888B1 (es) | 2004-10-27 | 2004-10-27 | Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. |
| ES200402578 | 2004-10-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2300922T3 true ES2300922T3 (es) | 2008-06-16 |
Family
ID=35613631
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200402578A Expired - Fee Related ES2259888B1 (es) | 2004-10-27 | 2004-10-27 | Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. |
| ES05023505T Expired - Lifetime ES2300922T3 (es) | 2004-10-27 | 2005-10-27 | Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES200402578A Expired - Fee Related ES2259888B1 (es) | 2004-10-27 | 2004-10-27 | Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. |
Country Status (6)
| Country | Link |
|---|---|
| EP (1) | EP1653609B1 (es) |
| AT (1) | ATE388519T1 (es) |
| DE (1) | DE602005005133D1 (es) |
| ES (2) | ES2259888B1 (es) |
| PL (1) | PL1653609T3 (es) |
| PT (1) | PT1653609E (es) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2040470A1 (en) * | 2007-09-20 | 2009-03-25 | FAGOR, S.Coop | Programmable active distributor for a TV headend |
| ES2356759A1 (es) * | 2008-09-23 | 2011-04-13 | Televes, S.A. | Dispositivo de tratamiento de señales de telecomunicación. |
| CN101577530B (zh) * | 2009-06-05 | 2012-09-05 | 中兴通讯股份有限公司 | 多通道功率控制电路和方法 |
| PT2393291E (pt) | 2010-06-07 | 2013-02-06 | Iglesias Angel Sa | Amplificador programável para canais de televisão |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978422A (en) * | 1975-02-28 | 1976-08-31 | Alpha Engineering Corporation | Broadband automatic gain control amplifier |
| US4987606A (en) * | 1988-12-21 | 1991-01-22 | Matsushita Electric Industrial Co., Ltd. | Wide band transmission system with biasing of gain control circuit |
| JPH02266708A (ja) * | 1989-04-07 | 1990-10-31 | Pioneer Electron Corp | 増幅器の周波数特性設定回路 |
| JP2643543B2 (ja) * | 1990-06-20 | 1997-08-20 | 日本電気株式会社 | Ｃａｔｖ伝送等化方式 |
| US5321849A (en) * | 1991-05-22 | 1994-06-14 | Southwestern Bell Technology Resources, Inc. | System for controlling signal level at both ends of a transmission link based on a detected valve |
| JP3554218B2 (ja) * | 1999-03-17 | 2004-08-18 | 富士通株式会社 | 電力制御回路および送信機 |
| SG93224A1 (en) * | 2000-02-02 | 2002-12-17 | Koninkl Philips Electronics Nv | Measuring antenna signal strength with automatic gain control receiver |
-
2004
- 2004-10-27 ES ES200402578A patent/ES2259888B1/es not_active Expired - Fee Related
-
2005
- 2005-10-27 ES ES05023505T patent/ES2300922T3/es not_active Expired - Lifetime
- 2005-10-27 PL PL05023505T patent/PL1653609T3/pl unknown
- 2005-10-27 DE DE602005005133T patent/DE602005005133D1/de not_active Expired - Lifetime
- 2005-10-27 EP EP05023505A patent/EP1653609B1/en not_active Expired - Lifetime
- 2005-10-27 PT PT05023505T patent/PT1653609E/pt unknown
- 2005-10-27 AT AT05023505T patent/ATE388519T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| ES2259888B1 (es) | 2007-10-01 |
| EP1653609B1 (en) | 2008-03-05 |
| EP1653609A1 (en) | 2006-05-03 |
| ES2259888A1 (es) | 2006-10-16 |
| DE602005005133D1 (de) | 2008-04-17 |
| ATE388519T1 (de) | 2008-03-15 |
| PT1653609E (pt) | 2008-04-22 |
| PL1653609T3 (pl) | 2008-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11728886B2 (en) | Satellite operating system, architecture, testing and radio communication system | |
| CN110235066B (zh) | 时刻同步系统和发送装置 | |
| US8160436B2 (en) | System and method for relay of pulsed light by intermittent radio for camera flash | |
| EP0452717A2 (en) | Addressable control system for CATV program distribution | |
| RU2005129103A (ru) | Способ и устройство для отслеживания подсчета получателей вещательного контента в беспроводной телефонной сети | |
| ES2300922T3 (es) | Cabecera de recepcion de tv, con un circuito de control automatico de los niveles de salida. | |
| ES2260860T3 (es) | Dispositivo y procedimiento para reducir la amplitud de señales. | |
| EP2859733A1 (en) | Apparatus and method for controlling indicator lights in a device | |
| ES2253222T3 (es) | Procedimiento y sistema de actualizaciones de programacion especificas o universales en un conjunto de decodificadores avanzados en un sistema de television por cable. | |
| KR102498542B1 (ko) | 데이터 배포 방법 | |
| US5317635A (en) | Interdiction method and apparatus with mode control for variable frequency elements | |
| ES2949997T3 (es) | Sistema de tratamiento y de observación para la implementación de la observación de la tierra, arquitectura de observación y procedimiento de observación asociados | |
| ES2264082T3 (es) | Metodo para inicializar un docodificador digital y decodificador para llevar a cabo dicho metodo. | |
| US5265160A (en) | Interdiction method and apparatus with pulsed mode jamming | |
| US5289541A (en) | Interdiction method and apparatus with constant blanking and variable dwell times | |
| US5341424A (en) | Interdiction method and apparatus with frequency change inhibit function | |
| ES2389232T3 (es) | Enchufe de antena | |
| US5361301A (en) | Interdiction method and apparatus with direct memory control of variable frequency elements | |
| EP0409702A1 (fr) | Réseau de distribution par commutation de signaux vidéo avec modules individuels d'amplification, de sélection et de réception de la télécommande | |
| US11757527B2 (en) | Collision-free transmission of sensor data of multiple sensors to a satellite | |
| EP0822674A1 (fr) | Système de communication à canal unique et émetteur pour un tel système | |
| ES2273506T3 (es) | Terminal bajo tension para la telecarga de una guia electronica de programas. | |
| CN208548106U (zh) | 文博展示系统 | |
| ES2394854A1 (es) | Procedimiento y dispositivo de recepcion por satelite en una instalacion de distribucion terrestre | |
| Ciardullo et al. | Design of the AGS Booster beam position monitor electronics |