ES2302392T3 - Encaminamiento interno a traves de un nodo atm de multiples etapas. - Google Patents
Encaminamiento interno a traves de un nodo atm de multiples etapas. Download PDFInfo
- Publication number
- ES2302392T3 ES2302392T3 ES99964851T ES99964851T ES2302392T3 ES 2302392 T3 ES2302392 T3 ES 2302392T3 ES 99964851 T ES99964851 T ES 99964851T ES 99964851 T ES99964851 T ES 99964851T ES 2302392 T3 ES2302392 T3 ES 2302392T3
- Authority
- ES
- Spain
- Prior art keywords
- stage
- atm
- node
- cell
- list
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000002372 labelling Methods 0.000 claims abstract description 32
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008859 change Effects 0.000 claims abstract description 9
- 238000006243 chemical reaction Methods 0.000 claims description 24
- 230000002776 aggregation Effects 0.000 claims description 3
- 238000004220 aggregation Methods 0.000 claims description 3
- 101150012268 spas gene Proteins 0.000 description 170
- 238000012544 monitoring process Methods 0.000 description 162
- 238000012546 transfer Methods 0.000 description 101
- 230000004913 activation Effects 0.000 description 23
- 208000037820 vascular cognitive impairment Diseases 0.000 description 18
- 208000015778 Undifferentiated pleomorphic sarcoma Diseases 0.000 description 16
- 230000006870 function Effects 0.000 description 13
- 238000006073 displacement reaction Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 230000000875 corresponding effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 230000009849 deactivation Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000000872 buffer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000009466 transformation Effects 0.000 description 2
- 238000013519 translation Methods 0.000 description 2
- 238000004402 ultra-violet photoelectron spectroscopy Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003466 anti-cipated effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006727 cell loss Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000011218 segmentation Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/02—Topology update or discovery
- H04L45/10—Routing in connection-oriented networks, e.g. X.25 or ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
- H04L45/745—Address table lookup; Address filtering
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/10—Packet switching elements characterised by the switching fabric construction
- H04L49/104—Asynchronous transfer mode [ATM] switching fabrics
- H04L49/105—ATM switching elements
- H04L49/106—ATM switching elements using space switching, e.g. crossbar or matrix
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/15—Interconnection of switching modules
- H04L49/1553—Interconnection of ATM switching modules, e.g. ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/20—Support for services
- H04L49/201—Multicast operation; Broadcast operation
- H04L49/203—ATM switching fabrics with multicast or broadcast capabilities
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/25—Routing or path finding in a switch fabric
- H04L49/256—Routing or path finding in ATM switching fabrics
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3009—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/30—Peripheral units, e.g. input or output ports
- H04L49/3081—ATM peripheral units, e.g. policing, insertion or extraction
- H04L49/309—Header conversion, routing tables or routing tags
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Método para encaminar una célula ATM a través de un nodo (20) ATM de múltiples etapas, que comprende múltiples conmutadores (22) ATM conectados entre sí, formando cada conmutador ATM una etapa, en el que cada etapa del nodo ATM de múltiples etapas comprende un núcleo (24) de conmutador ATM conectado a un primer conjunto de unidades (26) de interfaz y un segundo conjunto de unidades (26) de interfaz, comprendiendo además el nodo de múltiples etapas, una unidad de etiquetado (BP/TU), un procesador (50) de establecimiento de conexión, comprendiendo el método las etapas de: generar, en el procesador (50) de establecimiento de conexión, una lista de direcciones de destino que son direcciones físicas para una del primer conjunto de unidades de interfaz y una del segundo conjunto de unidades de interfaz para cada etapa del nodo de múltiples etapas y proporcionar la lista a la unidad de etiquetado; agregar, mediante la unidad de etiquetado (BP/TU) una etiqueta (82) de encaminamiento a al menos una carga útil de una célula ATM recibida, comprendiendo la etiqueta de encaminamiento dicha lista; encaminar la célula ATM a través del nodo ATM de múltiples etapas mediante las direcciones de destino de la lista; y cambiar una primera de las direcciones de destino a una dirección de fuente, cuando se ha encaminado la célula ATM desde la primera dirección de destino a una segunda de las direcciones de destino.
Description
Encaminamiento interno a través de un nodo ATM
de múltiples etapas.
Esta aplicación está relacionada con la
solicitud de patente estadounidense número de serie 09/213.898,
titulada "SEGMENTED PERFORMANCE MONITORING OF MULTISTAGE ATM
NODE".
La presente invención pertenece a la tecnología
de paquetes conocida como modo de transferencia asíncrono (ATM,
Asynchronous Transfer Mode), y particularmente al
encaminamiento ("routing") interno de células de tráfico
a través de un nodo ATM de múltiples etapas.
El interés creciente por servicios de banda alta
tales como aplicaciones multimedia, video bajo demanda,
videoteléfono y teleconferencia ha motivado el desarrollo de la red
digital de servicios integrados de banda ancha
(RDSI-BA). La RDSI-BA se basa en
una tecnología conocida como modo de transferencia asíncrono (ATM) y
ofrece una extensión considerable de las capacidades de las
telecomunicaciones.
ATM es un modo de transferencia orientado a
paquetes que utiliza técnicas asíncronas de multiplexión por
división de tiempo. Los paquetes se denominan células y tienen
tradicionalmente un tamaño fijo. Una célula ATM tradicional
comprende 53 octetos, cinco de los cuales forman una cabecera y
cuarenta y ocho de los cuales constituyen una "carga útil" o
parte de información de la célula. La cabecera de la célula ATM
incluye dos cantidades que se utilizan para identificar una
conexión en una red ATM sobre la cual va a desplazarse la célula,
particularmente el identificador de trayecto Virtual (VPI,
Virtual Path Identifier) y el identificador de canal virtual
(VCI, Virtual Channel Identifier). En general, el virtual es
un trayecto principal definido entre dos nodos de conmutación de la
red; el canal virtual es una conexión específica sobre el trayecto
principal respectivo.
En sus puntos de terminación, una red ATM está
conectada a equipos terminales, por ejemplo, usuarios de red ATM.
Normalmente, entre puntos de terminación de red ATM existe una
pluralidad de nodos de conmutación, teniendo los nodos de
conmutación puertos que están conectados entre sí mediante trayectos
o enlaces de transmisión física. Por tanto, al desplazarse desde un
equipo terminal de origen hasta un equipo terminal de destino, las
células ATM que forman un mensaje pueden desplazarse a través de
varios nodos de conmutación.
Un nodo de conmutación tiene una pluralidad de
puertos, cada uno de los cuales puede conectarse mediante un
circuito de enlace y un enlace a otro nodo. El circuito de enlace
realiza el empaquetamiento de las células según el protocolo
particular en funcionamiento en el enlace. Una célula que llega a un
nodo de conmutación puede introducirse en el nodo de conmutación en
un primer puerto y salir desde un segundo puerto a través de un
circuito de enlace sobre un enlace conectado a otro nodo. Cada
enlace puede transportar células para una pluralidad de conexiones,
siendo una conexión por ejemplo, una transmisión entre una parte o
abonado que llama y una parte o abonado llamado.
Normalmente, los nodos de conmutación presentan
cada uno varias partes funcionales, de las que una parte principal
es un núcleo de conmutador. El núcleo de conmutador funciona
esencialmente como una interconexión entre los puertos del
conmutador. Los trayectos internos hasta el núcleo de conmutador
están controlados selectivamente de modo que los puertos
particulares del conmutador están conectados entre sí para dejar que
un mensaje se desplace en última instancia desde un lado de entrada
del conmutador hasta un lado de salida del conmutador. Los puertos
del núcleo de conmutador están conectados a módulos de interfaz que
pueden residir en placas de dispositivo. Los módulos de interfaz
sirven para interconectar el núcleo de conmutador con uno o más
dispositivos que también residen en la placa de dispositivo, siendo
tales dispositivos (por ejemplo) procesadores, una unidad de
terminación ATM o AAL o un terminal de central ("ET, Exchange
Terminal"). Algunos de estos dispositivos pueden conectarse
a enlaces externos, tales como (por ejemplo) un terminal de central
(ET) que conecta el nodo ATM a otro nodo ATM mediante un enlace
externo. Para funciones tales como una operación de conversión
descrita posteriormente en el presente documento, los terminales de
central presentan normalmente procesadores (conocidos como
"procesadores de placa" o "PB", Board Processor)
montados en los mismos.
Normalmente, un núcleo de conmutador ATM y sus
placas de dispositivo conectadas [sobre las que están montados los
módulos de interfaz y dispositivos tales como terminales de central
(ET)] residen juntos en un subbastidor de un bastidor de
componentes electrónicos. Cuando va a establecerse una conexión que
implica al nodo ATM, se realiza una operación de establecimiento de
la conexión. Tras la misma, mientras que se establece la conexión,
se reciben células ATM en el nodo ATM sobre un enlace externo
particular. Cuando se recibe una célula ATM, el procesador de placa
BP de la placa de dispositivo que está conectado al enlace externo
de recepción consulta tablas de conversión mantenidas por el
procesador de placa. A partir de las tablas de conversión, el
procesador de placa determina un mapeo desde, por ejemplo, los
valores VPI/VCI externos (desde la cabecera de la célula ATM
recibida sobre el enlace externo) hasta los valores VPI/VCI
internos. Los VPI/VCI internos se utilizan para encaminar la carga
útil de la célula recibida a través del nodo ATM y en particular a
través de su núcleo de conmutador. Tras encaminar la célula a
través del nodo ATM, se realiza un proceso de conversión similar en
la placa de dispositivo desde la cual la célula va a abandonar el
nodo ATM. Es decir, otro proceso de conversión utiliza los VPI/VCI
internos para preparar otros VPI/VCI externos para insertarse en la
cabecera de una célula saliente cuando abandona el nodo ATM.
Las tablas de conversión utilizadas para las
conversiones VPI/VCI se comunican o se actualizan para los
procesadores de placa en la conexión establecida mediante un
procesador principal del nodo. El procesador principal puede
residir, por ejemplo, en una de las placas de dispositivo del nodo.
Se requiere un trayecto de control interno (ICP, internal
control path) para conectar el procesador principal a cada uno
de los procesadores de placa (PB) que realizan operaciones de
conversión VPI/VCI.
Se prevén mayores nodos ATM que comprenden, por
ejemplo, múltiples subbastidores con uno de los subbastidores
actuando como un conmutador principal (por ejemplo, un "conmutador
de grupo" en algunos lenguajes). Por ejemplo, los subbastidores
(constituyendo cada uno una etapa del nodo global) pueden estar
conectados en cascada para formar un nodo ATM de múltiples etapas.
El proceso de conversión descrito anteriormente puede emplearse en
tales nodos mayores. Considérese, por ejemplo, un nodo ATM de tres
etapas que comprende tres subbastidores, funcionando un segundo de
los subbastidores como el conmutador principal y estando conectado
entre el primer y tercer subbastidor. En un nodo ATM de tres etapas
de este tipo, el encaminamiento de una célula a través del nodo
según el procedimiento de conversión descrito anteriormente necesita
dos operaciones de conversión en cada subbastidor (una operación de
conversión tras la entrada; otra operación de conversión tras la
salida), durante un total de seis conversiones. Además, tras el
establecimiento de una conexión desde, por ejemplo, un
dispositivo/ET en un subbastidor hasta un dispositivo/ET en otro
subbastidor, se requiere el establecimiento de las tablas de
conversión para todos los terminales de central (ET) de los enlaces
ET internos implicados (es decir, los enlaces que interconectan el
conmutador principal a lo largo del trayecto de la conexión). Tal
establecimiento de conexión implica más trayectos de control
internos (ICP) y aumenta esencialmente el tiempo de establecimiento
de conexión en un factor de tres.
Por lo tanto, lo que se necesita y un objeto de
la presente invención, es una técnica para encaminar internamente
células ATM a través de un nodo ATM de múltiples etapas.
El documento EP 0441257 (D1) se refiere a un
conmutador de múltiples etapas. El conmutador tiene interfaces de
línea conectadas a la entrada de la primera etapa y a la salida de
la última etapa. La figura 3 da a conocer un formato de paquete
utilizado en el conmutador. Comprende encaminar información en la
cabecera, y esto incluye 3 campos que indica cada uno las líneas de
salida de una etapa correspondiente de las 3 etapas del conmutador
(columna 7, líneas 1-24). La manera en la que se
encaminan los paquetes en el conmutador hace al conmutador no
flexible puesto que una salida de una determinada etapa del
conmutador debe corresponder a una entrada de una etapa
posterior.
El documento EP 0778719 (D2) se refiere a un
diseño específico para un conmutador de múltiples etapas, el tipo
Clos. El objeto de la invención es mejorar el tipo Clos ampliamente
conocido de un conmutador multicanal sin bloqueo para un conmutador
de circuito (o una pluralidad de llamadas de una única velocidad),
para proporcionar un conmutador de múltiples etapas sin bloqueo
para el caso en que las llamadas tengan diferentes velocidades. El
D2 no se refiere a cómo encaminar paquetes a través del
conmutador.
La presente invención se dirige al problema de
encaminar un paquete a través de un conmutador flexible y permitir
que se detecten pérdidas de paquetes.
El problema se resuelve mediante un método para
un nodo ATM de múltiples etapas según se define en la reivindicación
1 y mediante un nodo ATM de múltiples etapas según se define en la
reivindicación 11 independiente.
Los anteriores y otros objetos, características
y ventajas de la invención se harán evidentes a partir de la
siguiente descripción más particular de las realizaciones preferidas
tal como se ilustra en los dibujos adjuntos en los que caracteres
de referencia se refieren a las mismas partes a lo largo de todas
las diversas vistas. Los dibujos no están necesariamente a escala,
haciéndose hincapié en su lugar en ilustrar los principios de la
invención.
La figura 1 es una vista esquemática de partes
de un nodo de múltiples etapas según una realización de ejemplo de
la invención, en particular subbastidores de acceso y un bastidor
principal del mismo.
La figura 2 es una vista esquemática de partes
del nodo ATM de múltiples etapas de la figura 1 y que además incluye
un gestor de establecimiento de conexión, un gestor de
monitorización de rendimiento del nodo y un gestor de tráfico.
La figura 3 es una vista esquemática que muestra
una placa de dispositivo de ejemplo sobre la que puede residir un
módulo de interfaz de puerto de conmutador (SPIM, switch port
interface module) de un nodo ATM de la figura 1.
La figura 4 es una vista esquemática de una
célula de ejemplo que tiene una etiqueta SPAS aplicada a la misma
para el tránsito a través del nodo ATM de múltiples etapas de la
figura 1.
La figura 4A es una vista esquemática de una
célula de ejemplo que tiene una etiqueta SPAS aplicada a la misma
para el tránsito a través del nodo ATM de múltiples etapas de la
figura 1, teniendo la célula de ejemplo un paquete de protocolo
AAL2'.
La figura 4B es una vista esquemática de una
célula de ejemplo que tiene una etiqueta SPAS aplicada a la misma
para el tránsito a través del nodo ATM de múltiples etapas de la
figura 1, teniendo la célula de ejemplo un paquete de protocolo
AAL2''.
La figura 4C es una vista esquemática de una
célula de ejemplo que tiene una etiqueta SPAS aplicada a la misma
para el tránsito a través del nodo ATM de múltiples etapas de la
figura 1, siendo la célula de ejemplo para un dispositivo Utopia de
8 bits.
La figura 4D es una vista esquemática de una
célula de ejemplo que tiene una etiqueta SPAS aplicada a la misma
para el tránsito a través del nodo ATM de múltiples etapas de la
figura 1, siendo la célula de ejemplo para un dispositivo Utopia de
16 bits.
La figura 5 es una vista esquemática que muestra
una simplificación del nodo ATM de múltiples etapas de la figura
1.
La figura 5A es una vista esquemática que
muestra puntos de demultiplexión en el nodo ATM de múltiples etapas
tal como se describe en la figura 5.
La figura 5B es una vista esquemática que
muestra puntos de multiplexión en el nodo ATM de múltiples etapas
tal como se describe en la figura 5.
La figura 5C es una vista esquemática que
muestra puntos de traslación en el nodo ATM de múltiples etapas tal
como se describe en la figura 5.
La figura 5D es una vista esquemática que
muestra puntos de monitorización en el nodo ATM de múltiples etapas
tal como se describe en la figura 5.
La figura 5E es una vista esquemática que
muestra puntos de activación y desactivación en el nodo ATM de
múltiples etapas tal como se describe en la figura 5.
La figura 6 es una vista esquemática que muestra
el extremo de origen y el extremo de terminación de un segmento del
nodo ATM de múltiples etapas de la figura 1.
La figura 7 es una vista esquemática que muestra
la señalización y el flujo de células en un ejemplo de
monitorización de rendimiento según un modo de la invención en el
nodo ATM de múltiples etapas de la figura 1.
La figura 8 es una vista esquemática que muestra
un formato de ejemplo de una célula de control de monitorización de
rendimiento SPAS según una realización de la invención.
La figura 9 es una vista esquemática que muestra
la transmisión de un bloque de células SPAS en relación con una
operación de monitorización de rendimiento.
La figura 10A es un encaminamiento esquemático
que describe una técnica de encaminamiento interno alternativa a
través de una célula ATM de múltiples etapas; la figura 10B es un
encaminamiento esquemático que describe una técnica de
encaminamiento interno a través de una célula ATM de múltiples
etapas según un modo de la presente invención.
La figura 11 es una vista esquemática de una
realización del nodo ATM de múltiples etapas de la presente
invención que tiene una topología de anillo o bus.
La figura 12 es una vista esquemática de un par
de octetos empleados en una etiqueta SPAS aplicada al nodo ATM de
múltiples etapas de anillo de la figura 11.
La figura 13A a 13F son vistas esquemáticas que
muestran una etiqueta SPAS según la invención en diferentes puntos
de desplazamiento a través del nodo ATM de múltiples etapas de
anillo de la figura 11.
La figura 14 es una vista esquemática que
muestra la demultiplexión de una célula ATM que presenta un
protocolo AAL2 dentro de una célula ATM que tiene un protocolo AAL2
prima.
La figura 15 es una vista esquemática de un
octeto de información de encaminamiento para una célula de
tráfico.
\newpage
La esencia de la invención puede describirse
como; se agrega una etiqueta de encaminamiento interno a una carga
útil de una célula ATM para encaminar la célula ATM a través de un
nodo ATM de múltiples etapas. La etiqueta de encaminamiento
comprende información de encaminamiento para encaminar la carga útil
de la célula ATM recibida a través de una pluralidad de etapas del
nodo de múltiples etapas. Preferiblemente, la información de
encaminamiento comprende una lista de direcciones de destino, por
ejemplo, direcciones de utopía de unidades físicas en el nodo ATM
de múltiples etapas. En una realización ilustrada, el nodo de
múltiples etapas presenta etapas, estando situada cada etapa en un
subbastidor. Cada etapa o subbastidor del nodo de múltiples etapas
comprende un núcleo de conmutador conectado a un primer conjunto de
unidades de interfaz y un segundo conjunto de unidades de interfaz.
Para tal realización, la etiqueta de encaminamiento incluye, como
direcciones de destino, direcciones físicas para una del primer
conjunto de unidades de interfaz y una del segundo conjunto de
unidades de interfaz para cada etapa del nodo de múltiples etapas.
Las unidades de interfaz pueden ser, por ejemplo, módulos de
interfaz de puerto de conmutador (SPIM).
Se envía una solicitud de establecimiento de
conexión hasta un gestor de establecimiento de conexión que reside
preferiblemente en un procesador principal del nodo ATM de múltiples
etapas. El gestor de establecimiento de conexión responde
proporcionando listas de transferencia para la conexión a dos
unidades de etiquetado BP/TU. Las dos unidades de etiquetado BP/TU
que reciben listas de transferencia están en placas de dispositivo
conectadas a los dos enlaces externos implicados en la conexión. La
lista de transferencia es una lista de direcciones de destino que
va a utilizarse para la conmutación y encaminado de la célula de
tráfico a través del nodo ATM de múltiples etapas. Se utiliza la
lista de transferencia recibida por una de las dos unidades de
etiquetado BP/TU para encaminar células en una dirección a través
del nodo ATM de múltiples etapas; Se utiliza la lista de
transferencia recibida por la otra de las dos unidades de etiquetado
BP/TU para encaminar células en una dirección inversa a través del
nodo ATM de múltiples etapas. Las listas de transferencia se
escriben en tablas de conversión de las dos unidades de etiquetado
BP/TU. Tras el establecimiento de conexión, cuando una célula ATM
que participa en la conexión se recibe desde un enlace externo, una
unidad de etiquetado BP/TU obtiene los VPI/VCI y el identificador
de enlace a partir de la cabecera de la célula ATM entrante.
Utilizando estos parámetros, la unidad de etiquetado BP/TU consulta
su tabla de conversión para obtener la lista de transferencia para
la célula. También se añaden otros dos parámetros, específicamente
el tamaño de la célula y el indicador QoS, para formar la etiqueta
de encaminamiento interno o "etiqueta SPAS".
En la realización ilustrada, la lista de
transferencia de la etiqueta SPAS incluye seis octetos, incluyendo
cada octeto, por ejemplo, una dirección de destino para el
encaminamiento a través del nodo ATM de múltiples etapas. Cuando se
encamina una célula a través del nodo ATM de múltiples etapas, las
unidades que reciben la célula analizan y, cuando es conveniente,
operan sobre el octeto superior de la lista de transferencia Estas
operaciones incluyen, cuando se utiliza un octeto superior para
encaminar hacia o en una unidad que tiene la dirección de destino
de la misma, intercambiar la dirección de destino con una dirección
fuente desde la cual llegó la célula; cambiar la paridad del octeto
de impar a par; y mover el octeto de manera que vaya al final de la
lista de transferencia. El movimiento del octeto deja otro octeto en
la parte superior de la lista de transferencia, conteniendo ese
otro octeto la siguiente dirección de destino hacia la que se va a
encaminar la célula.
Los formatos de las etiquetas SPAS se
proporcionan para alojar paquetes ATM de diversos protocolos,
incluyendo un protocolo AAL2' y un protocolo AAL2'', así como
diversos dispositivos Utopia (por ejemplo, de ocho bits y dieciséis
bits). Para nodos ATM de múltiples etapas que tienen una topología
de anillo o bus, se incluye un par de octetos en la etiqueta SPAS
para encaminar la célula en el anillo o bus.
La utilización de una etiqueta de encaminamiento
interno hace más eficiente el establecimiento de conexión, reduce
el número de trayectos de control internos necesarios e ignora la
conversión VPI/VCI en la pluralidad de etapas del nodo de múltiples
etapas.
En la siguiente descripción, para fines de
explicación y no de limitación, se exponen detalles específicos
tales como las arquitecturas particulares, interfaces, técnicas,
etc. con el fin de proporcionar un entendimiento completo de la
presente invención. Sin embargo, se hará evidente a los expertos en
la técnica que la presente invención puede ponerse en práctica en
otras realizaciones que se alejan de estos detalles específicos. En
otros ejemplos, se omiten las descripciones detalladas de
dispositivos, circuitos y métodos ampliamente conocidos para no
complicar la descripción de la presente invención con detalles
innecesarios.
La figura 1 muestra partes de un nodo 20 ATM de
múltiples etapas según una realización de ejemplo de la invención.
En el ejemplo particular mostrado en la figura 1, un nodo 20 ATM de
múltiples etapas está situado en un bastidor o armario de
componentes electrónicos, comprendiendo el bastidor una pluralidad
de subbastidores. Con fines de simplificación, en la figura 1 solo
se muestran cinco subbastidores 22 de nodo 20 ATM de múltiples
etapas, particularmente un subbastidor 22_{M} principal y cuatro
subbastidores 22_{A1} a 22_{ A4} de acceso. De aquí en adelante
los componentes de conmutación espaciales de nodo 20 ATM de
múltiples etapas se denominarán colectivamente como "SPAS". La
interfaz entre subbastidores 22 Se conoce como la interfaz 23 SILI
(Interfaz de enlace interno SPAS, SPAS Internal Link
Interface). Las células que se transmiten a través de los SPAS
se denominan en el presente documento como "células SPAS", y
(tal como se describe a continuación) puede incluir tanto células
de tráfico SPAS como células de control de monitorización de
rendimiento SPAS (también conocidas como células de gestión de
monitorización, células de control SPAS o simplemente células de
control).
Se dice que cada subbastidor tiene componentes
que comprenden un conmutador ATM montado sobre el mismo. Tal como
se explica en mayor detalle a continuación, cada subbastidor 22
comprende un núcleo 24 de conmutador ATM. Cada núcleo 24 de
conmutador ATM tiene una pluralidad de puertos de núcleo de
conmutador, particularmente una pluralidad de puertos de entrada de
núcleo de conmutador así como una pluralidad de puertos de salida
de núcleo de conmutador. Cada uno de los puertos de núcleo de
conmutador está conectado mediante un enlace interno de subbastidor
a un módulo 26 de interfaz de puerto de conmutador (SPIM). Un
ejemplo de comunicaciones entre un núcleo de conmutador y módulos
de interfaz de puerto de conmutador se encuentra en la solicitud de
patente estadounidense número de serie 09/188.265, presentada el 9
de noviembre de 1998 para el "conmutador de modo de transferencia
asíncrona". Aquellos módulos 26 de interfaz de puerto de
conmutador (SPIM) de subbastidores 22_{A} de acceso que están
conectados a enlaces 28 (por ejemplo, externos) entre nodos residen
en placas 30 de
dispositivo.
dispositivo.
Con fines ilustrativos, se muestra cada uno de
los subbastidores 22 de nodo 20 ATM de múltiples etapas conteniendo
dos módulos 26_{A} de interfaz de puerto de conmutador (SPIM) en
un lado de entrada del núcleo 24_{A} de conmutador y dos módulos
26_{A} de interfaz de puerto de conmutador (SPIM) en un lado de
salida. Por ejemplo, para el subbastidor 22_{A1} se proporciona
un primer conjunto de módulos o unidades 26_{A1-1}
y 26_{A1-3} de interfaz de puerto de conmutador
(SPIM) sobre placas 30_{A1-1} y
30_{A1-3} de dispositivo, respectivamente, en un
lado de entrada del núcleo 24_{A1} de conmutador. Se proporciona
un segundo conjunto de módulos o unidades
26_{A1-2} y 26_{A1-4} de
interfaz de puerto de conmutador (SPIM) en el lado de salida del
núcleo 24_{A1} de conmutador. El módulo
26_{A1-4} de interfaz de puerto de conmutador
(SPIM) está conectado a otro subbastidor 22 (no ilustrado) de nodo
20 ATM de múltiples etapas. El módulo 26_{A1-2} de
interfaz de puerto de conmutador (SPIM) está conectado al
subbastidor 22_{M} principal, y particularmente al módulo
26_{M-1} de interfaz de puerto de conmutador
(SPIM) del mismo. En la figura 1, por comodidad, se muestran los
otros subbastidores 22_{A} de acceso con componentes referenciados
de forma comparable. Sin embargo, debería entenderse que los
subbastidores 22_{A} de acceso no necesitan tener arquitecturas
idénticas, sino que pueden proporcionarse números distintos de
módulos 26 de interfaz de puerto de conmutador (SPIM) sobre los
mismos y que tales módulos 26 de interfaz de puerto de conmutador
(SPIM) pueden estar conectados de forma diferente a la
mostrada.
mostrada.
Tal como se mostró anteriormente, los módulos 26
de interfaz de puerto de conmutador (SPIM) que dan servicio a
enlaces 28 externos residen, en la realización ilustrada, en las
placas 30 de dispositivo. La figura 3 ilustra una placa 30 de
dispositivo de ejemplo. Tal como se muestra en la figura 3, la placa
30 de dispositivo comprende no solo el módulo 26 de interfaz de
puerto de conmutador (SPIM), sino uno o más recursos 32 de usuario
SPAS. En la realización particular mostrada en la figura 3, se
ilustran cuatro recursos 32 de usuario SPAS de este tipo. Un
recurso 32 de usuario SPAS puede ser, por ejemplo, un
microprocesador, un procesador de señales digitales, componentes de
terminación ATM o AAL, o un terminal de extensión (ET). Los
terminales de extensión (ET) se utilizan particularmente para
conectar (a través de un enlace 28 externo) el nodo 20 ATM de
múltiples etapas a otro nodo ATM en una red de múltiples nodos.
Para funciones tales como operaciones de conversión y operaciones
de monitorización de rendimiento descritas a continuación, los
terminales de central presentan normalmente procesadores (conocidos
como "procesadores de placa" o "BP") montados sobre los
mismos. Tal como se explica a continuación, según la presente
invención, los procesadores de placa sobre placas 30 de dispositivo
en un borde de nodo 20 ATM de múltiples etapas también funcionan
como unidades de etiquetado, razón por la cual las unidades de
etiquetado/procesador de placa de la figura 3 se denominan como
BP/TU.
Cada uno de los recursos 32 de usuario SPAS está
conectado al módulo 26 de interfaz de puerto de conmutador (SPIM)
de la placa 30 de dispositivo a través de una interfaz 34 SAI
(Interfaz de acceso SPAS, SPAS Access Interface). El módulo
26 de interfaz de puerto de conmutador (SPIM) incluye tanto software
como hardware, y los diversos componentes incluyen memorias
intermedias. Los módulos 26 de interfaz de puerto de conmutador
(SPIM) de ejemplo se ilustran, por ejemplo, en las siguientes
solicitudes de patentes estadounidenses: solicitud de patente
estadounidense número de serie 08/893.507 para el "aumento de
células ATM con datos de almacenamiento en memoria intermedia";
solicitud de patente estadounidense número de serie 08/893.677 para
el "almacenamiento en memoria intermedia de células ATM punto a
punto y/o punto a multipunto"; y solicitud de patente
estadounidense número de serie 08/893.479 para la "Función de
consulta VP/VC". El módulo 26 de interfaz de puerto de conmutador
(SPIM) está conectado al núcleo 24 de conmutador del subbastidor 22
mediante la interfaz 36 de ASCI (Interfaz de núcleo de conmutador
ATM, ATM Switch Core Interface).
La figura 1 muestra principalmente los
subbastidores 22 de nodo 20 ATM de múltiples etapas. Además de sus
subbastidores 22, el nodo 20 ATM de múltiples etapas comprende
también diversos gestores tal como se muestra en la figura 2. Un
gestor 50 de establecimiento de conexión realiza numerosas
funciones, incluyendo el envío (tras el establecimiento de
conexión) de información de etiqueta de encaminamiento a la unidad
de etiquetado BP/TU (véase la figura 3). Tal como se describe a
continuación, la unidad de etiquetado BP/TU agrega una etiqueta a
células que van a encaminarse a través del nodo 20 ATM, incluyendo
células de tráfico que entran en el nodo ATM. Tal como se explica
posteriormente, esta etiqueta comprende, por ejemplo, una lista de
direcciones de destino para conmutar una célula a través del nodo
ATM. Un gestor 60 de monitorización de rendimiento de nodo controla
la monitorización del desplazamiento de células a través de los
diversos conmutadores (por ejemplo, subbastidores) que comprende un
nodo 20 ATM de múltiples etapas. Además, un gestor 70 de control de
tráfico realiza diversas funciones, incluyendo la función de
insertar un indicador de calidad de servicio en la etiqueta de la
célula.
\newpage
El gestor 50 de establecimiento de conexión y el
gestor 60 de monitorización de rendimiento de nodo están conectados
a SPAS mediante una interfaz 38 de gestión SPAS (SMI, SPAS
Management Interface) mostrada en la figura 2. La interfaz 38
de gestión SPAS (SMI) maneja básicamente la gestión de fallo,
rendimiento y configuración de los SPAS. El gestor 50 de
establecimiento de conexión y el gestor 60 de monitorización de
rendimiento de nodo pueden situarse en cualquier ubicación
conveniente en el nodo 20 ATM de múltiples etapas, pero se sitúan
preferiblemente en un procesador principal MP en una placa 30 de
dispositivo específico conectada al núcleo 24_{M} de conmutador
(véase la figura 1). El procesador principal (MP) tiene la función
básica de controlar el nodo 20 ATM de múltiples etapas.
Aunque se muestra como un único bloque en la
figura 2, la función del gestor 70 de control de tráfico puede
realizarse mediante diversos procesadores situados dentro de los
SPAS. Por ejemplo, estas funciones pueden manejarse por uno o más
procesadores de placa (BP), por ejemplo, de forma distribuida o
mediante un procesador principal MP del nodo 20 ATM de múltiples
etapas. Por tanto, un fin de la BP puede ser manejar el control de
tráfico local además de funciones de monitorización de rendimiento y
fallo local.
Antes de que una célula SPAS pueda entrar en el
nodo 20 ATM de múltiples etapas, el gestor 70 de control de tráfico
debe solicitar, sobre la interfaz 34 SAI (Interfaz de Acceso SPAS),
que puede establecerse una conexión entre dos SAI con calidad de
servicio (QoS) especificada y parámetros de tráfico. Se recibe la
solicitud de establecimiento de conexión mediante los SPAS y se
reenvía al gestor 50 de establecimiento de conexión. El gestor 50
de establecimiento de conexión responde proporcionando listas de
transferencia para la conexión a dos unidades de etiquetado BP/TU.
Las dos unidades de etiquetado BP/TU que reciben listas de
transferencia son aquellas sobre las placas 30 de dispositivo
conectadas a los dos enlaces 28 externos implicados en la conexión.
La lista de transferencia es una lista de direcciones de destino que
van a utilizarse para conmutar y encaminar la célula a través de
los SPAS. La lista de transferencia recibida por una de las dos
unidades de etiquetado BP/TU se utiliza para encaminar células en
una dirección a través del nodo 20 ATM de múltiples etapas; la
lista de transferencia recibida por la otra de las dos unidades de
etiquetado BP/TU se utiliza para encaminar células en una dirección
inversa a través del nodo 20 ATM de múltiples etapas. Las listas de
transferencia se escriben en tablas de conversión de las dos
unidades de etiquetado BP/TU.
Tras el establecimiento de conexión, cuando una
célula ATM que participa en la conexión se recibe desde un enlace
28 externo, una unidad de etiquetado BP/TU obtiene los VPI/VCI y el
identificador de enlace a partir de la cabecera de la célula ATM
entrante. Utilizando estos parámetros, la unidad de etiquetado BP/TU
consulta su tabla de conversión para obtener la lista de
transferencia para la célula. Además, el gestor 70 de control de
tráfico añade dos parámetros, específicamente el tamaño de la célula
y el indicador QoS. La lista de transferencia junto con el tamaño
de célula y el indicador QoS se conoce en el presente documento como
la "etiqueta SPAS" o "etiqueta de encaminamiento", o
simplemente "etiqueta". La unidad de etiquetado BP/TU añade la
etiqueta SPAS a toda la célula ATM para formar una célula SPAS,
siendo la célula ATM la carga útil SPAS (véase la figura 4). La
célula SPAS con su etiqueta 82 SPAS se suministra a través de la
interfaz 34 SAI (Interfaz de Acceso SPAS) a los SPAS. La interfaz
34 SAI (Interfaz de Acceso SPAS) es la interfaz plana de usuario
hacia los SPAS.
Por tanto, antes de entrar en la interfaz 34 SAI
(Interfaz de Acceso SPAS), la etiqueta SPAS que comprende la lista
de transferencia completa (junto con el tamaño de célula y el
indicador QoS) se añade a la carga útil de la célula SPAS mediante
la unidad de etiquetado BP/TU. La etiqueta SPAS se utiliza para
propagar la célula a través de los SPAS. La etiqueta SPAS define el
punto final de la conexión. La conexión SPAS puede, a su vez, tener
un número de conexiones, por ejemplo, conexiones ATM, multiplexadas
en la misma.
Un formato de ejemplo de una célula 80 SPAS con
una etiqueta 82 SPAS tal como se aplica mediante la unidad de
etiquetado BP/TU se muestra en la figura 4. La etiqueta 82 SPAS
precede a la carga 84 útil de la célula 80 SPAS. En la realización
ilustrada, la etiqueta 82 SPAS tiene siete octetos. El primer
octeto, conocido como octeto 86 de información de servicio, se
genera por el gestor 70 de control de tráfico tal como se mencionó
anteriormente. Los últimos seis octetos de la etiqueta 82 SPAS son
la lista 88 de transferencia.
El octeto 86 de información de servicio tiene
los cuatro campos siguientes: un campo de paridad impar; un campo
de tamaño de célula; un campo de calidad de servicio (QoS); y un
campo de tipo. El campo de tipo (un bit) tiene un valor de cero si
la célula es una célula de tráfico; un valor de uno en el campo de
tipo indica que la célula es una célula de control u otra célula.
El campo QoS (dos bits) tiene un valor de cero si la célula tiene
la prioridad de retardo más baja y un valor de tres si la célula
tiene la prioridad de retardo más alta. El campo de tamaño de
célula (cuatro bits) ha almacenado en el mismo un código que tiene
un valor desde cero hasta nueve. El código es indicativo tanto del
tamaño de célula total como del tamaño de la carga útil de la
célula. El significado del código de tamaño de célula se añade con
referencia a la tabla 1 tal como se trata posteriormente. No se
muestran en la tabla 1 los códigos 12, 13, 14 y 15 de tamaño de
célula, que son para células concatenadas y que aparte de eso
tienen los mismos significados que los códigos 0, 1, 2 y 3,
respectivamente.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Tal como se indicó anteriormente, la lista 88 de
transferencia es una lista de direcciones de destino que van a
usarse para el encaminamiento, por ejemplo, conmutación de las
células SPAS a través del nodo 20 ATM de múltiples etapas. En la
realización ilustrada, la lista 88 de transferencia aloja seis
octetos. Tal como se explica a continuación, los octetos de la
lista 88 de transferencia se desplazan a través de la lista de
transferencia mediante operaciones de movimiento ascendente. Todos
los seis octetos de la lista de transferencia tienen formato
idéntico, teniendo cada uno un campo de formato; un campo de
dirección; y un bit de paridad. El campo de formato (un bit) tiene
un valor de cero cuando el valor en el valor de seis bits en el
campo de dirección es una dirección de etapa física (es decir, la
dirección de seis bits del campo de dirección corresponde
directamente a una salida física). El campo de formato (un bit)
tiene un valor de uno si el valor en el campo de dirección va a
usarse para algo distinto de una dirección física.
Cuando el campo de formato (un bit) de un octeto
en una lista 88 de transferencia tiene un valor de cero, el valor
en el campo de dirección indica una dirección física dentro del nodo
20 ATM de múltiples etapas. En los ejemplos ilustrados, estas
direcciones son direcciones de módulos 26 de interfaz de puerto de
conmutador (SPIM), y por tanto son normalmente direcciones de
utopía.
Cuando el campo de formato (un bit) de un octeto
en una lista 88 de transferencia tiene un valor de uno, el valor o
dirección lógica (por ejemplo, código de operación) en el campo de
dirección tiene importancia para indicar una determinada acción.
Los significados de estas direcciones lógicas dependen de si el
octeto es para un subetapa numerada par o una subetapa numerada
impar. Los significados de estas direcciones lógicas para una etapa
numerada par (por ejemplo, etapas 2, 4 y 6) se muestran en la tabla
2. Los significados de estas direcciones lógicas para una subetapa
numerada impar (por ejemplo, subetapas 1, 3 y 5) se muestran en la
tabla 3. Debe observarse que los valores de dirección lógica en el
campo de dirección para el octeto de tipo de formato uno sólo son
válidos en los puntos en los que se procesan.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
(Tabla pasa a página
siguiente)
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Por tanto, la etiqueta 82 SPAS con su lista 88
de transferencia en el presente ejemplo, soporta una estructura
jerárquica SPAS de seis subetapas. En cada subetapa pueden
identificarse hasta sesenta y cuatro salidas. Tal como se indica
anteriormente, se selecciona la lista 88 de transferencia para (pero
no se limita a) una estructura con conmutadores de subbastidor de
acceso conectados a un conmutador principal. Se supone que un
subbastidor (por ejemplo, subbastidor 22) consume dos de las
subetapas de la lista 88 de transferencia. De un par de subetapas
par e impar (por ejemplo, primera y segunda) en la lista 88 de
transferencia, la primera subetapa se dirige a la placa de salida
en el subbastidor y la segunda subetapa se dirige al dispositivo
conectado a uno o más enlaces de "utopía multiphy".
Tal como se explicó anteriormente con referencia
a la célula 80 SPAS que tiene el formato de la figura 4, cada
subetapa u octeto en la lista 88 de transferencia tiene un campo de
dirección que contiene o un destino, un origen o una dirección
nula. Después de utilizar una dirección de destino en el campo de
dirección del octeto con fines de encaminamiento, se sustituye con
la dirección de la dirección desde la cual llegó la célula (es
decir, la dirección fuente). Si una conexión no utiliza una lista 88
de transferencia completa con el fin de alcanzar su destino, por
ejemplo, sólo se atraviesan dos subbastidores, las dos últimas
subetapas son "nulas". Si un módulo 26 de interfaz de puerto
de conmutador (SPIM) detecta una dirección fuente o nula en la parte
superior de la lista 88 de transferencia, la célula se descarta.
Tras la entrada en los SPAS, todos los campos de
dirección en la lista 88 de transferencia que van a utilizarse para
el encaminamiento a través de los SPAS van a rellenarse con
direcciones de destino válidas. Si la cadena de encaminamiento es
más corta que la estructura total posible, los campos de dirección
de los restantes octetos en la lista 88 de transferencia se
establecen a nulo. Si un nulo está en la parte superior de la lista
88 de transferencia, tal nulo se detecta y se descarta la célula.
Tal como se indicó anteriormente con referencia al campo de formato
de cada octeto en la lista 88 de transferencia (véase la figura 4),
el valor en el campo de dirección puede ser una dirección física o
una dirección lógica. La dirección física en el campo de dirección
de un octeto de la lista 88 de transferencia ubica con precisión una
salida y se utiliza para conexiones punto a punto normales en la
subetapa correspondiente al octeto. Cuando el campo de formato del
octeto en la lista 88 de transferencia indica que el valor en el
campo de dirección es una dirección lógica, se usa tal dirección
lógica para otras diversas operaciones (véase tabla 2 y tabla
3).
En cada subetapa de encaminamiento, se usa la
dirección de destino en el campo de dirección en la parte superior
de la lista 88 de transferencia. Después de utilizar la dirección de
destino para un octeto particular, se empuja o se mueve la lista 88
de transferencia una etapa y una dirección fuente relacionada con el
octeto movido se inserta en el campo de dirección del último octeto
en la lista 88 de transferencia. Esa dirección fuente insertada se
marca de modo que pueden detectarse bucles infinitos. Si se detecta
una dirección fuente en la parte superior de la lista 88 de
transferencia, se descarta la célula SPAS completa. La dirección
fuente significa la fuente física. El bit de campo de formato del
octeto movido se copia en el último octeto de la lista 88 de
transferencia (el campo de formato en el último octeto, indicando
así si el valor anterior del campo de dirección del octeto movido
era una dirección lógica y física). Se aplica paridad impar para una
dirección de destino válida, mientras que se aplica paridad par
para direcciones fuente físicas. Si se detecta una paridad par en
un punto de demultiplexión, debe entenderse como "nulo" y toda
la célula SPAS se considera inválida.
La figura 5 es una simplificación del nodo 20
ATM de múltiples etapas de la figura 1, que muestra sólo un
subbastidor 22_{M} principal y los dos subbastidores 22 _{A1} y
22_{ A2} de acceso. La vista simplificada de la figura 5 muestra
una representación de un camino particular de desplazamiento de un
bloque o corriente de células SPAS a través del nodo 20 ATM de
múltiples etapas. El camino de desplazamiento empieza en la interfaz
34 de entrada SAI (interfaz de acceso SPAS) en la cual se dirige la
célula SPAS al módulo 26_{A1-1} de interfaz de
puerto de conmutador (SPIM) del subbastidor 22_{A1} de acceso.
Desde el módulo 26_{A1-1} de interfaz de puerto
de conmutador (SPIM) la célula va a través del núcleo 24_{A1}
hasta el módulo 26_{A1-2} de interfaz de puerto
de conmutador (SPIM). El módulo 26_{A1-2} de
interfaz de puerto de conmutador (SPIM) aplica la célula a un
enlace para la transmisión hasta el módulo
26_{M-1} de interfaz de puerto de conmutador
(SPIM) del subbastidor 22_{M}. Desde el módulo
26_{M-1} de interfaz de puerto de conmutador
(SPIM) se encamina la célula a través del núcleo 24_{M} hasta el
módulo 26_{M-2} de interfaz de puerto de
conmutador (SPIM). En el módulo 26_{M-2} de
interfaz de puerto de conmutador (SPIM) se aplica la célula a un
enlace para la transmisión hasta el módulo
26_{A2-1} de interfaz de puerto de conmutador
(SPIM) del subbastidor 22_{A2}. Desde el módulo
26_{A2-1} de interfaz de puerto de conmutador
(SPIM) se encamina la célula a través del núcleo 24_{A2} hasta el
módulo 26_{A2-2} de interfaz de puerto de
conmutador (SPIM). Desde el módulo 26_{A2-2} de
interfaz de puerto de conmutador (SPIM) se aplica la célula a la
interfaz 34 de salida SAI (interfaz de acceso SPAS), saliendo por
tanto del nodo 20 ATM de múltiples etapas. Los campos de dirección
de los cinco primeros de los seis octetos de la lista 88 de
transferencia para la célula encaminada a través del nodo 20 ATM de
múltiples etapas de la manera que acaba de describirse tendría así
las direcciones físicas de los siguientes SPIM respectivos:
26_{A1-2}; 26_{M1}; 26_{M2};
26_{A2-1}; 26_{A2-2}; El sexto
octeto porta una dirección de destino válida fuera de la interfaz
34 de salida SAI (interfaz de acceso SPAS), es decir, fuera del nodo
20 ATM de múltiples etapas.
La figura 5A muestra puntos D de demultiplexión
en los que se produce la demultiplexión, es decir, en la salida de
cada núcleo 24 y en las entradas de algunos determinados de los
módulos 26 de interfaz de puerto de conmutador (SPIM) de cada
subbastidor 22. La etiqueta 82 SPAS se mueve o se empuja una fase en
los puntos etiquetados "P", por ejemplo, tras los puntos D de
demultiplexión. De una manera similar, la figura 5B muestra la
ubicación de los puntos de multiplexión ("M") situados en la
entrada de cada núcleo 24 y en la entrada de algunos determinados
de los módulos 26 de interfaz de puerto de conmutador (SPIM). La
dirección de fuente es la dirección física desde el punto de
multiplexión anterior más cercano al punto de empuje. De esta
manera, se construye una lista de direcciones de fuente completa
(excepto para las direcciones SAI). La lista de transferencia de
direcciones de fuente puede usarse para diversos fines, por
ejemplo, monitorizar el rendimiento en cualquier conexión SPAS,
bien extremo a extremo o cualquier segmento particular. Los puntos
de multiplexión no están controlados por la etiqueta 82 SPAS. En
consecuencia, siempre se encamina una célula SPAS hasta el siguiente
punto de demultiplexión en el que opera la etiqueta 82 SPAS. Una
célula SPAS a través de la interfaz 34 SAI (interfaz de acceso
SPAS) debe pasar al menos dos puntos M de multiplexión, dos puntos D
de multiplexión y un punto de empuje (véanse las figuras 5ª y 5B).
Por tanto, en la realización ilustrada, son posibles hasta cinco
puntos T de traslación (por ejemplo, puntos en los que se mueve la
dirección de destino) (véase la figura 5C). Cuando se mueven las
direcciones de destino, el último octeto de la lista de
transferencia se llena con la dirección de fuente tal como se
describió anteriormente. La lista de direcciones de fuente así
construida en la lista 88 de transferencia puede usarse para
monitorizar la calidad de las conexiones SPAS que participan en la
monitorización de rendimiento.
El fin de la monitorización de rendimiento de la
invención, tal como se facilita mediante el gestor 60 de
monitorización de rendimiento de nodo, es comprobar la calidad de la
conexión para un bloque de datos, por ejemplo, corrientes
especificadas de células encaminadas a través de al menos parte de
un nodo 20 ATM de múltiples etapas. La calidad puede significar,
por ejemplo, pérdida de células y tasa de error de bit. Con el fin
de poner en práctica la monitorización de rendimiento de la
presente invención, el gestor 60 de monitorización de rendimiento
de nodo funciona junto con diversos puntos de monitorización
establecidos en los SPAS. Tal como se explica a continuación, la
monitorización de rendimiento puede llevarse a cabo con respecto al
camino de desplazamiento completo de la célula a través de los
SPAS, o a uno o más segmentos del camino de desplazamiento de la
célula a través de los SPAS. Se realiza la monitorización sobre la
carga 84 útil de la célula 80 SPAS agregada para todos los tamaños
de célula en el segmento y bloque de datos definidos.
La figura 5D muestra diversos puntos de
monitorización posibles en los SPAS utilizados por el gestor 60 de
monitorización de rendimiento de nodo. Los puntos de monitorización
posibles incluyen un punto de inicio de monitorización MSP; puntos
de inicio/fin de monitorización MS/EP; y un punto de fin de
monitorización MEP. La monitorización de rendimiento puede empezar
en cualquiera del punto de inicio de monitorización MSP y puntos de
inicio/fin de monitorización MS/EP dentro de los SPAS, y puede
terminar en cualquiera de los puntos de inicio/fin de
monitorización MS/EP y el punto de fin de monitorización MEP dentro
de los SPAS. Teniendo esto en cuenta, la figura 5D ilustra además
cuatro casos de cómo pueden definirse los segmentos y monitorizarse
en los SPAS por el gestor 60 de monitorización de rendimiento. Un
primer caso de este tipo muestra todos los (cinco) trayectos
SPIM-SPIM posibles en los SPAS que se definen como
un segmento independiente. Un segundo caso muestra dos segmentos
que se definen y monitorizan, siendo cada segmento desde un primer
SPIM de un subbastidor hasta el primer SPIM del siguiente
subbastidor. El tercer caso muestra un segmento que se define desde
SPIM 26_{M-1} hasta
SPIM_{A2-1}. El cuarto caso muestra un segmento
que se define como el trayecto completo de la célula a través de los
SPAS, es decir, desde SPAS_{ }26_{A1-1} hasta
SPAS_{ }26_{A2-2}.
Cuando más corto sea un segmento, más conexiones
SPAS pueden atravesar ese segmento. Esto es debido a que existe un
punto de multiplexión antes del punto de inicio de monitorización y
uno de demultiplexión tras el punto de fin de monitorización. Una
expansión de segmento máxima SAI (entrada) a SAI (salida) sólo puede
mantener las conexiones atravesando los SAI en cuestión.
Cuando se monitoriza un segmento por el gestor
60 de monitorización de rendimiento, todas las conexiones SPAS y
conexiones de capa superior (por ejemplo, conexiones ATM) que se
multiplexan sobre ese segmento se monitorizan siempre que tengan la
calidad de servicio (QoS) especificada, una dirección de destino
física válida en el punto de inicio, y una dirección de fuente
válida en el punto de fin para las subetapas de la lista 88 de
transferencia que comprenden el segmento. Para ser válida, la
dirección física debe comprender al menos una subetapa.
En la operación de monitorización realizada bajo
control del gestor 60 de monitorización de rendimiento de nodo, un
bloque de datos está delimitado por una célula de inicio no
participante y una célula de parada, que se describen
posteriormente en más detalle en relación con células de control
SPAS. Se monitoriza la calidad de todas las células válidas (células
de trafico y otras) entre la célula de inicio y célula de
parada.
El establecimiento de una operación de
monitorización supervisada por un gestor 60 de monitorización de
rendimiento de nodo presenta tres fases, una fase de activación;
una fase de monitorización; y una fase de notificación. Antes de
tratar cada fase, se hace mención en primer lugar en relación a
puntos de activación y desactivación para la monitorización de
rendimiento. La figura 5E muestra específicamente los puntos de
activación y desactivación posibles en relación con la realización
de ejemplo tratada anteriormente. La figura 5E muestra la ubicación
de los siguientes puntos posibles: un punto de activación (AP);
puntos de activación/notificación (A/RP); y un punto de
notificación (RP). A partir de la figura 5E puede observarse que
SPIM 26_{A1-1} puede servir sólo como punto de
activación (AP); que SPIM 26_{A2-2} puede servir
sólo como punto de notificación (RP); y que los SPIM
26_{A1-2} y 26_{M-2} puede
servir o bien como punto de activación o como punto de notificación,
por ejemplo, puede servir como puntos de activación/notificación
(A/RP). Un punto de activación es un punto que puede, bajo la
supervisión del gestor 60 de monitorización de rendimiento de nodo,
iniciar la monitorización de rendimiento y definir el tamaño de
segmento. Un punto de activación sólo puede definir segmentos que
empiezan en el mismo SPIM. De forma similar, un punto de
notificación sólo puede operar sobre un punto de fin de
monitorización en el mismo SPIM.
Se entiende la función de los puntos de
activación y notificación con referencia a la figura 6. La figura 6
muestra particularmente dos SPIM 26 que están ubicados en los puntos
finales de un segmento monitorizado. En la figura 6, SPIM 26_{O}
se refiere al SPIM de origen, mientras que se hace referencia a SPIM
26_{T} como el SPIM de terminación. El segmento monitorizado
podría ser cualquier segmento posible en los SPAS, por ejemplo,
cualquiera de los segmentos mostrados en la figura 5D, por ejemplo.
Se muestra cada uno de los SPIM 26_{O} y 26_{T} como que tiene
un procesador de placa (BP) y hardware (HW). Se muestra el SPIM
26_{O} como que tiene un punto de activación AP en su procesador
de placa (HW). Se muestra el SPIM 26_{O} como que tiene un punto
de activación AP en su procesador de placa (BP) y un punto de inicio
de monitorización (MSP) en su hardware. De forma similar, SPIM
26_{T} tiene un punto de notificación RP en su procesador de
placa (BP) y un punto de fin de monitorización (MEP) en su hardware.
Se muestran los SPIM 26_{O} y 26_{T} como que residen sobre sus
subbastidores 22 respectivos, teniendo cada subbastidor un núcleo 24
de conmutador (ASCM).
Puesto que se construye la lista 88 de
transferencia como un par de direcciones de destino, las señales de
control de monitorización deben atravesar el ASCM (núcleo de
conmutador) en ambos subbastidores con el fin de abarcar la
interfaz 23 SILI (interfaz de enlace interno SPAS, SPAS Internal
Link Interface) [véase la figura 6]. Los procesadores de placa
(BP) en SPIM 26_{O} y SPIM 26_{T} llevan a cabo la
monitorización, bajo la supervisión del gestor 60 de monitorización
de rendimiento de nodo. Tal como se muestra en la figura 6, todas
las señales de control en la fase 1 (la fase de activación) y en la
fase 3 (la fase de notificación) se portan directamente entre los
procesadores de placa (BP) de SPIM 26_{O} y SPIM 26_{T}. En la
fase 2 (la fase de monitorización), se reconocen las señales de
inicio y parada (descritos en más detalle posteriormente con
células de control SPAS de "inicio" y "parada") por el
punto de inicio de monitorización MSP y el punto de fin de
monitorización MEP también. La conexión monitorizada sólo se
reconoce por los puntos de monitorización, y sólo durante la
duración de la monitorización.
Los procesadores de placa de SPIM 26_{O} de
origen y SPIM 26_{T} de terminación se comunican entre sí usando
células especiales conocidas como células de control de
monitorización de rendimiento SPAS, también conocidas como
"células de gestión de monitorización", "células de control
SPAS" o simplemente "células de control". Se muestra un
formato de ejemplo de una célula de control de monitorización de
rendimiento SPAS en la figura 8. En la realización ilustrada, cada
célula de control de monitorización de rendimiento SPAS tiene
treinta octetos de longitud. En tal realización, la célula de
control de monitorización de rendimiento SPAS presenta cinco
campos: un campo 8-1 de cabecera; un campo
8-2 de código de monitorización de rendimiento; un
campo 8-3 de correlación; un campo
8-4 de datos; y, un campo 8-5 CRC.
Todos excepto el campo 8-1 de cabecera y el campo
8-4 de datos solamente tienen un octeto de longitud,
teniendo el campo 8-1 de cabecera siete octetos y
el campo 8-4 de datos veinte octetos. El campo
8-1 de cabecera de la célula de control de
monitorización de rendimiento SPAS es precisamente la etiqueta
aplicada por la unidad de etiquetado (BP/TU) que también etiqueta
células de tráfico.
Tal como se indica por el valor en su campo
8-2 de código de monitorización de rendimiento, una
célula de control de monitorización de rendimiento SPAS puede ser
uno de tres tipos. Si el código de monitorización tiene un valor de
cero, la célula de control de monitorización de rendimiento SPAS
indica que se ha activado la monitorización de rendimiento. Una
célula de control de monitorización de rendimiento SPAS porta, en su
campo 8-4 de datos, datos de comparación que van a
usarse por el punto de fin de monitorización e indica qué
parte(s) de la lista 88 de transferencia se está(n)
monitorizando y el parámetro de calidad de servicio (QoS) para
monitorizar. Por "datos de comparación" quiere decirse el
contenido de un campo de transferencia completo que va a usarse por
el SPIM 26_{T} de terminación para establecer su actividad de
monitorización.
Si el código de monitorización de rendimiento
presenta un valor de uno, la célula de control de monitorización de
rendimiento SPAS es una célula "respuesta" enviada desde el
SPIM 26_{T} de terminación y que indica si el SPIM 26_{T} de
terminación acepta la función de monitorización o no. Si el código
de monitorización de rendimiento presenta un valor de uno, la
célula de control de monitorización de rendimiento SPAS es una
célula "resultado" enviada desde el SPIM 26_{T} de
terminación hasta el SPIM 26_{O} de origen y que tiene datos
monitorizados recogidos en el punto de fin de monitorización (MEP)
en su campo 8-4 de datos.
La figura 7 proporciona un ejemplo de
monitorización de rendimiento que ilustra todas las tres fases, la
fase de activación; la fase de monitorización; y la fase de
notificación. Como evento 7-1, el gestor 60 de
monitorización de rendimiento de nodo envía una señal de
monitorización de rendimiento de inicio al procesador de placa del
SPIM 26_{O} de origen. El evento 7-1 inicia la
fase de activación.
Como parte de la fase de activación, el
procesador de placa (BP) del SPIM 26_{O} de origen envía una
célula de control de monitorización de rendimiento SPAS como evento
7-2 al procesador de placa (BP) del SPIM 26_{T}
de terminación. La célula de control de monitorización de
rendimiento SPAS de activación tiene un código de monitorización de
rendimiento de cero en su campo 8-2 (véase la figura
8) y porta en su campo 8-4 de datos un lista de
transferencia completa que va a usarse como datos de comparación
para la monitorización, así como el parámetro de calidad de
servicio (QoS) implicado en la monitorización. Al mismo tiempo, el
SPIM 26_{O} de origen prepara los recursos de hardware en el
punto de inicio de monitorización (MSP) para la fase de
monitorización (tal como se indica por el evento
7-3). La preparación del evento 7-3
significa que el punto de inicio de monitorización (MSP) empieza
(1) a buscar células de control de inicio y células de control de
parada que empiezan y paran respectivamente la monitorización sobre
el segmento que va a monitorizarse, y (2) [entre las células de
control de inicio y parada] a buscar células que tienen, en su lista
88 de transferencia, tanto el patrón de lista de transferencia
específico especificado como datos de comparación tras la activación
como el parámetro QoS especificado.
Tras la recepción de la célula de control de
monitorización de rendimiento SPAS de activación enviada como
evento 7-2, el procesador de placa (BP) del SPIM
26_{T} de terminación analiza el contenido de la célula de
control de monitorización de rendimiento SPAS de activación (en
particular el campo 8-4 de datos que incluye la
lista de transferencia completa y el indicador de calidad de
servicio [véase la figura 8]) y determina si el SPIM 26_{T} de
terminación puede participar en la monitorización de rendimiento
solicitada por el SPIM 26_{O} de origen. Las razones para no
poder participar en la monitorización de rendimiento puede ser la
falta de recursos en el SPIM 26_{T} de terminación objetivo, o que
los recursos existentes en el módulo 26 de interfaz de puerto de
conmutador (SPIM) están ocupados por o bien otra monitorización de
rendimiento activa u otras actividades. Si el SPIM 26_{T} de
terminación determina que puede participar en la monitorización de
rendimiento, el módulo 26 de interfaz de puerto de conmutador (SPIM)
prepara sus recursos para tal participación, tal como se indica por
el evento 7-3. La preparación del evento
7-3 implica que el procesador de placa (BP) del
SPIM 26_{T} de terminación aconseja al hardware (HW) del SPIM
26_{T} de terminación que el punto de fin de monitorización (MEP)
del mismo debe buscar etiquetas 82 SPAS con una determinada
dirección de fuente y QoS en la parte seleccionada de la lista 88
de transferencia para células participantes, así como estar en
búsqueda de un código específico en la lista 88 de transferencia que
indica iniciar y parar la monitorización. El SPIM 26_{T} de
terminación también envía una célula de control de monitorización de
rendimiento SPAS de respuesta al SPIM 26_{O} de origen como
evento 7-4, indicando si el SPIM 26_{T} de
terminación puede o no participar en la monitorización de
rendimiento. Tal como se indicó anteriormente, la célula de control
de monitorización de rendimiento SPAS de respuesta tiene un valor de
uno en su campo 8-2 de código de monitorización de
rendimiento (véase la figura 8).
Tras la recepción de la célula de control de
monitorización de rendimiento SPAS de respuesta desde el SPIM
26_{T} de terminación, empieza la fase de monitorización (véase la
figura 7). En la fase de monitorización generalmente, el punto de
inicio de monitorización (MSP) genera datos de comprobación para un
bloque de células SPAS que tienen una dirección de destino física
común en la lista 88 de transferencia todo el camino hasta el punto
de fin de monitorización (MEP) especificado, por ejemplo el SPIM
26_{T} de terminación. En la fase de monitorización, tanto el
punto de inicio de monitorización (MSP) en el SPIM 26_{O} de
origen como el punto de fin de monitorización (MEP) en el SPIM
26_{T} de terminación están preparados para buscar en la etiqueta
82 SPAS de células SPAS recibidas, y en particular en la lista 88 de
transferencia de las mismas, su patrón específico. El patrón
buscado por el punto de inicio de monitorización (MSP) no es el
mismo que el patrón buscado por el punto de fin de monitorización
(MEP), puesto que el punto de inicio de monitorización (MSP) busca
una dirección de destino particular en el octeto apropiado de la
lista 88 de transferencia mientras que el punto de fin de
monitorización (MEP) busca una dirección de fuente que identifica el
SPIM 26_{O} de origen.
Describiendo ahora la fase de monitorización con
más detalle, bajo la supervisión del gestor 60 de monitorización de
rendimiento de nodo, el SPIM 26_{O} de origen emite una célula de
control SPAS que incluye dos instancias de un código de inicio, es
decir, un valor de "62" en el campo de dirección de dos octetos
en la lista 88 de transferencia de la etiqueta 82 SPAS (véase la
tabla 2). En cuáles de los dos octetos se incluye código de inicio
depende de y corresponde a la ubicación del punto de fin de
monitorización. En otras palabras, en la lista de transferencia, el
código de inicio se sustituye en dos posiciones (por ejemplo, dos
subetapas) correspondientes a los SPIM que se supone que actúan
sobre el código de inicio. Cuando se detecta la célula de control
SPAS que contiene el código de inicio en el punto de inicio de
monitorización (MSP), la monitorización empieza en el SPIM 26_{O}
de origen. Además, habiendo descubierto a partir del código de
inicio que va a empezar la monitorización, el punto de inicio de
monitorización (MSP) elimina entonces la primera instancia del
código de inicio de la lista de transferencia y sustituye el mismo
por la dirección del punto de inicio de monitorización. En relación
con esta sustitución, el SPIM mira un valor correlacionado que está
almacenado durante la activación por su procesador de placa local
(véase la figura 6), asociado con su valor de correlación está el
valor real de etiqueta para la posición en el SPIM. De esta manera,
la dirección del punto de inicio de monitorización (MSP) continúa
con la célula SPAS (que todavía incluye una segunda instancia del
código de inicio).
La figura 7 muestra como evento
7-5 la transmisión de esta misma célula de control
SPAS con el código de inicio desde el SPIM 26_{O} de origen hasta
el SPIM 26_{T} de terminación. Cuando se detecta la misma célula
de control SPAS que contiene la segunda instancia del código de
inicio en el punto de fin de monitorización (MEP), la
monitorización empieza en el SPIM 26_{T} de terminación. La
presencia del (segunda instancia de) código de inicio en una
posición de la lista de transferencia correspondiente al punto de
fin de monitorización (MEP) provoca que el SPIM de terminación se
dé cuenta que es el punto de fin de monitorización. De una manera
similar a cómo se realizó en el punto de inicio de monitorización
(MSP), el SPIM de terminación sustituye la instancia del código de
inicio con la dirección del SPIM de terminación de modo que la
célula SPAS puede ahora continuar con una lista de transferencia
completa.
El flujo de células SPAS adicionales (que pueden
ser células de tráfico y pueden incluir otras células de control
SPAS) desde el SPIM 26_{O} de origen hasta el SPIM 26_{T} de
terminación está indicado por el evento 7-6 (véase
la figura 9). Las células SPAS pueden tener cualquiera de los
tamaños apropiados (véase la descripción del campo de tamaño de
célula en el octeto 86 de información de servicio de la figura 4).
Se generan los datos de monitorización tanto en el SPIM 26_{O} de
origen y el SPIM 26_{T} de terminación para cada célula SPAS con
el patrón de datos de comparación en su lista 88 de
transferencia.
Mientras que se transmiten células SPAS desde el
SPIM 26_{O} de origen hasta el SPIM 26_{T} de terminación como
parte del evento 7-6 de la operación de
monitorización (véase la figura 7 y 9), los datos de monitorización
se mantienen tanto en el SPIM 26_{O} de origen como en el SPIM
26_{T} de terminación. Los datos de monitorización pueden ser de
varias formas convencionales, pero preferiblemente es el recuento de
células y/o la comprobación de integridad del contenido de la carga
84 útil por medio de una suma de comprobación total para todas las
células de este tipo.
Bajo la supervisión del gestor 60 de
monitorización de rendimiento de nodo, en un momento apropiado, el
SPIM 26_{O} de origen emite una célula de control SPAS que
incluye un código de parada, es decir, un valor de "63" en el
campo de dirección de dos octetos de la lista 88 de transferencia de
la etiqueta 82 SPAS (véase la tabla 2). Igual que con las otras dos
instancias del código de inicio, las dos instancias del código de
parada tienen lugar en subetapas de la lista de transferencia que
corresponden al punto de inicio de monitorización (MSP) y el punto
de fin de monitorización (MEP). Cuando se detecta una célula de
control SPAS que soporta el código de parada en el punto de inicio
de monitorización (MSP), el SPIM 26_{O} de origen para su recogida
de datos de monitorización, y sustituye la primera instancia del
código de parada con la dirección de punto de inicio de
monitorización (MSP). La célula de control SPAS que todavía soporta
la segunda instancia del código de parada se transmite al SPIM
26_{T} de terminación, tal como se indica por el evento
7-7 en la figura 7. Cuando se recibe la célula de
control SPAS que soporta la segunda instancia del código de parada
en el punto de fin de monitorización (MEP), el SPIM 26_{T} de
terminación también cesa su recogida de datos de monitorización y
sustituye la segunda instancia del código de parada con la dirección
de punto de fin de monitorización (MEP). En esencia, se congelan
los datos de monitorización de rendimiento recogidos tanto en el
SPIM 26_{O} de origen como en el SPIM 26_{T} de terminación. El
procesador de placa (BP) del SPIM 26_{O} de origen y el
procesador de placa (BP) del SPIM 26_{T} de terminación generan
ambos resultados de datos de monitorización, tal como se muestra
por el evento 7-8 y el evento 7-9,
respectivamente. Al generar los resultados de datos de
monitorización, los procesadores de placa (BP) de los SPIM leen
registros que tienen los datos de monitorización almacenados en los
mismos.
Tras la terminación de su generación de
resultados de datos de monitorización, el procesador de placa (BP)
del SPIM 26_{T} de terminación emite un informe de resultados,
también conocido como el informe de unidad de terminación, al
procesador de placa (BP) del SPIM 26_{O} de origen como evento
7-10. El informe de resultados está incluido en la
célula de control de monitorización de rendimiento SPAS de
notificación tal como se describió anteriormente. En particular, el
campo 8-4 de datos de la célula de control de
monitorización de rendimiento SPAS incluye los resultados de datos
de monitorización recogidos en el punto de fin de monitorización
(MEP).
Tras la recepción de la célula de control de
monitorización de rendimiento SPAS de notificación desde el SPIM
26_{T} de terminación, el procesador de placa (BP) del SPIM
26_{O} de origen realiza un análisis para comparar los resultados
recibidos desde el SPIM 26_{T} de terminación con sus propios
resultados, tal como se indica por el evento 7-11.
El SPIM 26_{O} de origen desarrolla una conclusión basada en su
análisis, y envía un informe de conclusiones al gestor 60 de
monitorización de rendimiento de nodo, tal como se indica por el
evento 7-12. Tal como se indicó previamente, el
gestor 60 de monitorización de rendimiento de nodo puede estar
ubicado en un procesador principal de un nodo 20 ATM de múltiples
etapas.
Como una alternativa al esquema de notificación
anterior, tanto el SPIM 26_{T} de terminación como el SPIM
26_{O} de origen puede enviar sus resultados de datos de
monitorización de rendimiento por separado al gestor 60 de
monitorización de rendimiento de nodo, de modo que el gestor 60 de
monitorización de rendimiento de nodo puede realizar el
análisis.
Volviendo ahora a la tabla 1, cada código de
tamaño de célula del octeto 86 de información de servicio especifica
un conjunto de tamaños, incluyendo un tamaño de célula total, un
tamaño de carga útil SPAS, y un tamaño de carga útil AAL2'. AAL2'
(también escrito AAL2 prima) es un protocolo especial que se
describe en la solicitud de patente estadounidense número de serie
09/118.102, presentada el 9 de Noviembre de 1998, titulada
"Asynchronous Mode Transfer System", que se incorpora como
referencia en el presente documento, AAL2 prima (AAL2') necesita
que los paquetes AAL2 portados en la carga útil de la célula ATM
sean paquetes completos y que la carga útil ATM no tenga un campo
de inicio de tipo AAL2. Preferiblemente, en el protocolo AAL2' sólo
se porta un paquete AAL2 entero por carga útil de célula ATM. Se
recordará que AAL2 es una norma definida por la recomendación
I.363.2 de ITU. Un paquete AAL2 comprende una cabecera de paquete de
tres octetos, así como una carga útil de paquete. La cabecera de
paquete AAL2 incluye un identificador de canal (CID) de ocho bits,
un indicador de longitud (LI) de seis bits, un indicador usuario a
usuario (UUI) de cinco bits y cinco bits de control de error de
cabecera (HEC). La carga útil de paquete AAL2, que porta datos de
usuario, puede variar desde uno hasta cuarenta y cinco octetos. La
figura 14 es una vista esquemática que muestra la demultiplexión de
una célula ATM que tiene un protocolo AAL2 en una célula ATM que
tiene un protocolo AAL2 prima.
Tal como se refleja en la tabla 1, se usan los
códigos 1-6 de tamaño de célula en un octeto 86 de
información de servicio para el formato AAL2' (o quizá otro formato
ATM, si se desea). La figura 4A muestra el formato de una célula
80A SPAS que porta un paquete AAL2'. Igual que con otras células
transmitidas a través del nodo 20 ATM de múltiples etapas, la
célula 80A SPAS de la figura 4A tiene una etiqueta 82 SPAS. La
etiqueta 82 SPAS tiene el mismo formato de siete octetos que se
muestra en la figura 4. La etiqueta 82 SPAS está seguida por el
paquete 400A AAL2', que incluye la cabecera 402A AAL2' y una carga
404A útil de paquete AAL2'. La carga 404A útil de paquete AAL2'
puede portar hasta 45 octetos. Si un paquete AAL2 multiplexado en el
protocolo AAL2' necesita más de 45 octetos, el paquete AAL2 debe
estar segmentado en dos paquetes AAL2'. El primer paquete usa un
código LI (véase la figura 4A) por encima de 45 (por ejemplo, 48)
para indicar un tamaño de paquete AAL2' predefinido fijo, por
ejemplo, 32 octetos. El código LI del último paquete AAL2' indica el
tamaño real del último de los dos paquetes. Tras la recepción de
los dos paquetes AAL2' en un lado receptor, se reensamblan en una
unidad. La cabecera AAL2' está protegido por un bit de paridad
impar.
El código 7 de tamaño de célula en un octeto 86
de información de servicio (véase la figura 4 y la tabla 1) se usa
para aún otro protocolo, AAL2'' (también escrito como AAL2 prima
doble). La figura 4B ilustra una célula 82B SPAS que invoca el
protocolo AAL2'', e ilustra también un paquete 400B AAL2'' que tiene
el protocolo AAL2''. En el protocolo AAL2'', se porta un paquete
AAL2' (tal como un paquete 400A AAL2') en una célula ATM, y se usa
el ATM-VCI para indicar la conexión. La célula 80B
SPAS empieza con una etiqueta 82 SPAS (mismo formato que en la
figura 4), y está seguido por el paquete 400B AAL2''. El paquete
400B AAL2'' incluye la cabecera ATM (5 octetos, incluyendo 12 bits
del ATM-VCI activo) y el paquete 400A AAL2'. En el
protocolo AAL2'', se copia el VCI AAL2' a los doce bits menos
significativos del ATM-VCI. Los bits más
significativos se ponen a cero, como son el VPI, PTI y CLP.
El protocolo AAL2'' permite una transformación
de protocolo sencilla entre AAL2' y AAL2'' que puede logarse en el
hardware del módulo 26 de interfaz de puerto de conmutador (SPIM).
Esta transformación puede ser útil en aquellos casos en los que el
equipo/componente externo sólo reconoce células de sesenta octetos
con una cabecera ATM y que no sean AAL2'. Ejemplos de estos casos
son un componente AAL5-SAR (segmentación y
reensamblaje) conectado a un procesador principal (MP) o una
terminal de central (ET) [en el último caso si por alguna razón se
usa AAL2'' en los enlaces ATM externos en vez de AAL2].
Para códigos 7-9 de tamaño de
célula, debe realizarse una adaptación adicional a la puesta en
práctica de Utopía real, dependiendo de si el dispositivo Utopía es
de ocho bits o dieciséis bits de anchura. La figura 4C muestra un
formato de célula ATM de ejemplo para Utopía de 8 bits, que incluye
la etiqueta 82 SPAS y tiene un tamaño de célula SPAS total de 60
octetos. El nodo 20 ATM de múltiples etapas transfiere la célula ATM
completa de forma transparente entre los dos puntos finales. La
figura 4D, por otro lado, muestra un formato de célula ATM de
ejemplo para Utopía de 16 bits, que incluye la etiqueta 82 SPAS y
tiene un tamaño de célula SPAS total (sobre la interfaz SAI) de 62
octetos. Para la célula de la figura 4D, se eliminan el octeto 8 y
el octeto 14 por el nodo 20 ATM de múltiples etapas durante el
transporte interno. Los octetos 9-13 y
15-62 se portan de forma transparente (puesto que
el nodo 20 ATM de múltiples etapas se convertirá entre los dos
formatos Utopía cuando se necesite).
Se usa el código 8 de tamaño de célula (véase la
figura 4 y la tabla 1) para denotar una célula ATM transparente. El
código 9 de tamaño de célula usado para denotar una célula ATM AAL5
que puede estar sometida a un descarte de paquete anticipado (EPD,
"Early Packet Discard"), los códigos 12 - 15 de tamaño
de célula son para uso interno del nodo 20 ATM de múltiples etapas,
mientras que el código 20 de tamaño de célula está reservado para
uso posterior.
El nodo 20 ATM de múltiples etapas puede
estructurarse para tener una configuración de bus o anillo, tal como
se ilustra en la figura 11 por ejemplo. El nodo 20R ATM de
múltiples etapas de anillo de la figura 11 comprende un número n de
subbastidores, particularmente subbastidores 22_{R0} a 22_{Rn}.
Los subbastidores 22_{R} están conectados por un anillo R o bus.
Tal como en las realizaciones anteriores, cada subbastidor 22_{R}
tiene un núcleo 24 de conmutador conectado en el medio de dos
conjuntos de módulos 26 de interfaz de puerto de conmutador (SPIM).
Por ejemplo, el subbastidor 22 tiene un núcleo 24_{R0} de
conmutador; el módulo 26_{R0-1} de interfaz de
puerto de conmutador (SPIM) (también etiquetado "SPIM nº 2"); y
módulo 26_{R0-2} de interfaz de puerto de
conmutador (SPIM) (también etiquetado "SPIM nº 0") en la
dirección (dir) 0. En la dirección dir = 1 el SPIM 26_{R2} está
conectado al anillo R. Se muestra el módulo
26_{R0-1} de interfaz de puerto de conmutador
(SPIM) (de una manera similar a la figura 1) como que está situado
sobre una placa 30_{R0-1} de dispositivo. Con el
fin de simplificar, en el tratamiento posterior, se hace referencia
a los diversos módulos 26 de interfaz de puerto de conmutador
(SPIM) simplemente como SPIM nº 0 y SPIM nº 2 sobre el subbastidor
22_{R1-2}, y como SPIM nº 5 y SPIM nº 28 sobre el
subbastidor 22_{R2}, tal como se muestra en la figura 11.
Cuando se emplea una topología de bus o anillo
para un nodo ATM de múltiples etapas, la etiqueta 82 SPAS tiene dos
octetos adyacentes combinados para proporcionar un par de octetos
que representa el bus o anillo. Tal par de octetos se muestra en la
figura 12 como par 1200 de octetos. Se proporcionan los siguientes
campos en el primer octeto del par 1200 de octetos: campo 1202 de
formato; campo 1204 de tipo; campo 1206 de dirección de destino
(bus o anillo); y campo 1208 de paridad impar. El campo 1204 de
tipo, cuando se fija como "uno" indica que se invoca una
topología de bus o anillo. Una topología de bus o anillo puede
soportar, en la realización ilustrada, hasta 32 subbastidores. El
campo 1206 de dirección de destino contiene una dirección de un
subbastidor de anillo seleccionado. Se proporcionan los siguientes
campos en el segundo octeto del par 1200 de octetos: El campo 1210
"L"; campo 1212 "SEQ"; campo 1214 de dirección de fuente
(bus o anillo); y campo 1216 de paridad par. Para el campo 1210
"L", un "1" indica una dirección lógica (en cuyo caso la
dirección lógica ocupa el destino proporcionando 2^{10}
combinaciones lógicas de direcciones de fuente y destino que incluye
emisión, multidifusión y desplazamiento de recursos). El campo 1212
"SEQ" puede usarse como un contador de secuencia en un conjunto
de enlaces o usarse para extender el campo de direcciones lógicas,
si fuese necesario.
En el caso de ejemplo de un nodo 20R ATM de
múltiples etapas que emplea un anillo, normalmente un subbastidor
de entrada está unido al anillo y se une un subbastidor de salida al
anillo. Tal caso de ejemplo se muestra en la figura 11, en la que
el subbastidor 22_{R0} sirve como subbastidor de entrada y el
subbastidor 22_{R2} sirve como subbastidor de salida, estando
conectados ambos, el subbastidor 22_{R0} y el subbastidor
22_{R2,} al anillo R. Cada subbastidor está conectado al anillo R
sobre una interfaz 23R SILI (interfaz de unión interna SPAS,
SPAS Internal Link Interface). La SILI 23R está conectada
como un anillo cerrado que conecta de subbastidor a subbastidor.
Los hilos metálicos físicos del anillo R son bidireccionales en la
realización ilustrada, pero debe entenderse que también pueden
emplearse hilos metálicos unidireccionales.
En el caso de ejemplo ilustrado en la figura 11,
y también mostrado con referencia a la figura 13A - figura 13F, una
célula SPAS va a enviarse desde SPIM nº 2 (es decir, SPIM
26_{R0-1}) en el subbastidor 22_{R0} hasta la
dirección dir=4 (que está conectada al SPIM nº 5 en el subbastidor
22_{R2}). La figura 11 muestra seis puntos específicos de
desplazamiento, en particular los puntos A-F para
tal célula SPAS. La etiqueta 82 SPAS para el punto A de
desplazamiento se muestra en la figura 13A; la etiqueta 82 SPAS para
el punto B de desplazamiento se muestra en la figura 13B; etc. Por
tanto, se hace referencia a las figura 13 A- figura 13F en la
descripción detallada posterior del desplazamiento de la célula
desde el punto A (SPIM nº 2) hasta el punto F (el dispositivo que
tiene dir=4). Puesto que los octetos de la etiqueta 82 SPAS se
mueven de una forma rotatoria, se hace referencia al octeto de la
primera subetapa como octeto O1, al octeto de la segunda subetapa
como O2, etc.
En el punto A en la figura 11, la etiqueta 82
SPAS es tal como se muestra en la figura 13A. Así, la etiqueta 82
SPAS tiene dos octetos intermedios (O3 y O4) de la lista de
transferencia en la forma del par 1200 de octetos mencionados
anteriormente (véase la figura 12). Después de que la célula
abandona el punto A, el núcleo 24_{R0} encamina la célula hasta
el SPIM nº 0 del subbastidor 22_{R0} en la dirección dir=0.
Haciendo esto, el núcleo 24_{R0} sustituye la dirección de fuente
(la dirección de SPIM nº 2) por la dirección de destino en el octeto
superior (octeto O1) de la lista 88 de transferencia.
Cuando la célula alcanza la entrada en SPIM nº
0, el SPIM nº 0 cambia la paridad del octeto superior (octeto O1)
de la lista 88 de transferencia de paridad impar a par y entonces
mueve el octeto superior (octeto O1) desde la parte superior de la
lista 88 de transferencia hasta la parte inferior de la lista 88 de
transferencia. Así, en el punto B (dentro del SPIM nº 0), la
etiqueta 82 SPAS aparece como en la figura 13B. El SPIM nº 0 mira
el octeto entonces más superior (octeto O2) en la lista 88 de
transferencia, y determina a partir del mismo que la siguiente
dirección de destino física es dir=1. La dirección de destino física
dir=1 es la dirección del anillo R. Debe tenerse en cuenta que,
aunque no se ilustra, pueden conectarse varios anillos distintos al
SPIM nº 0 (o en realidad, cualquier otro SPIM). El SPIM nº 0
sustituye su dirección en el octeto superior (octeto O2) de la
lista 88 de transferencia para la dirección de destino, cambia la
paridad, y entonces mueve el octeto superior (octeto O2) de la
lista 88 de transferencia, de modo que el octeto O2 va hasta la
parte inferior de la lista 88 de transferencia tal como se muestra
en la figura 13C.
La célula con la etiqueta 82 SPAS tal como se
muestra en la figura 13C se desplaza sobre el anillo R hasta que es
aceptada por el subbastidor identificado por el campo de dirección
de destino en la parte superior de la lista 88 de transferencia. Se
representa el desplazamiento sobre el anillo R como punto C en la
figura 11. En el subbastidor 22_{R1} se transfiere la célula de
manera transparente a través de su núcleo 24_{R1}, puesto que el
código de tipo y formato en el par 1200 de octetos indican que el
núcleo 24_{R1} no debe tocar la célula.
Cuando la célula alcanza su dirección de destino
de anillo en el SPIM nº 28, que está en la dirección 2 de anillo
(que es el subbastidor 22_{R2}), se acepta la célula por SPIM nº
28. Además, el SPIM nº 28 cambia la paridad de impar a par del par
1200 de octetos en la parte superior de la lista 88 de
transferencia, por ejemplo, los octetos O3 y O4, y mueve el par
1200 de octetos desde la parte superior hasta la parte inferior de
la lista 88 de transferencia. Por tanto, en el punto D, cuando la
célula entra en el núcleo 24_{R2} desde el SPIM nº 28, la etiqueta
82 SPAS aparece como en la figura 13D.
El núcleo 24_{R2} intercambia el contenido de
la dirección de destino de anillo y los campos 1206 y 1214 de
dirección de fuente de anillo del par 1200 de octetos en la parte
inferior de la lista 88 de transferencia, por ejemplo, los octetos
O3 y O4. Tras el intercambio, en el punto E, la etiqueta 82 SPAS
tiene la apariencia mostrada en la figura 13E. Entonces el núcleo
24_{R2} suministra la célula a la dirección del SPIM nº 5
objetivo, por ejemplo, dir=5, que aparece ahora en el octeto más
superior (octeto O5) de la lista 88 de transferencia.
\newpage
El SPIM nº 5 seleccionado pone el octeto más
superior (octeto O5) en la parte inferior de la lista 88 de
transferencia, y cambia la paridad de impar a par. El SPIM nº 5
objetivo transfiere entonces la célula, con su etiqueta 82 SPAS en
el punto F apareciendo como en la figura 13F, a la aplicación a la
que se dirige (por ejemplo, el dispositivo que tiene dir=4).
Así, lo anterior describe el encaminamiento de
una célula a través de un nodo 20 ATM de múltiples etapas que
muestra una topología de anillo, y muestra el uso de un par 1200 de
octetos así como el movimiento de octetos en la lista 88 de
transferencia (que es común a todas las topologías). Así, la
etiqueta 82 SPAS de la presente invención acomoda un nodo 20 ATM de
múltiples etapas que tiene una topología de bus o anillo.
La etiqueta 82 SPAS de la presente invención
permite también la multidifusión o emisión de células de tráfico.
Si una célula es una célula de tráfico está determinado por el campo
de tipo del octeto 86 de información de servicio (véase la figura 4
y la descripción de la misma). Para una célula de tráfico, se
interpreta el campo de formato de cada octeto de carga 84 útil como
que es un campo de difusión (véase la figura 15). El campo de
difusión indica si (1) la célula es de una única difusión, por
ejemplo, se codifica la dirección de destino en binario [cuando el
valor en el campo de difusión es 0], o (2) si la célula va a ser
multidifundida o emitida. Si el campo de difusión indica
multidifusión o emisión, la dirección de destino es lógica y se
interpreta según la tabla 4.
\vskip1.000000\baselineskip
\vskip1.000000\baselineskip
Aunque la presente descripción ha utilizado un
ejemplo de nodo 20 ATM de múltiples etapas que tiene como mucho
seis etapas a través de las cuales puede desplazarse una célula
SPAS, y en consecuencia una lista 88 de transferencia de seis
octetos, debe entenderse que los principios de la invención no se
limitan a este ejemplo particular. Sino que, pueden estar presentes
un mayor o menor número de etapas en un nodo 20 ATM de múltiples
etapas, y en consecuencia la longitud de la lista 88 de
transferencia también es variable.
De forma similar, otros parámetros descritos en
el presente documento no son críticos sino que asumen otros valores
en otras realizaciones. Por ejemplo, el tamaño de una célula de
control de monitorización de rendimiento SPAS que es de treinta
octetos es sólo un parámetro ilustrativo pero variable. De la misma
manera, si la interfaz 23 SILI y la interfaz SAI están presentes en
el mismo SPIM, puede dividirse el campo de dirección de un octeto de
la lista 88 de transferencia.
En las ilustraciones adjuntas proporcionadas,
por ejemplo, la figura 5 y la figura 5A - figura 5D, se ha descrito
el desplazamiento de la célula de derecha a izquierda. Sin embargo,
el lector apreciará que las células también se desplazan de
izquierda a derecha, y que tales células también se encaminan y
monitorizan según los principios de la invención.
El lector entenderá que se requieren tiempos,
por ejemplo, en los diversos SPIM, con el fin de hacer robusto el
procedimiento de monitorización de rendimiento, por ejemplo, para
las señales que necesitan una respuesta se fija un temporizador
local. La provisión y uso de los temporizadores está bien dentro del
conocimiento del experto en la técnica.
La presente invención proporciona un método
ventajoso para realizar la monitorización de rendimiento de un nodo
ATM de múltiples etapas. Cualquier conexión a través del nodo, o
segmentos de los mismos, puede monitorizarse con el fin de
detectar, por ejemplo, la degradación temprana en el
rendimiento.
La presente invención es tanto escalable como
actualizable. Además, la capacidad de monitorización de rendimiento
descrita en el presente documento puede introducirse en parte de
forma gradual, si se desea. Por ejemplo, el hardware empleado puede
diseñarse con un bajo coste si se desea manejar sólo un punto de
inicio o fin de segmento activo cada vez. Pueden usarse versiones
posteriores para manejar una multitud de segmentos
simultáneamente.
Las ventajas de usar la etiqueta de
encaminamiento (por ejemplo, etiqueta 82 SPAS) de la invención son
muchas. En particular, no se realiza conversión VPI/VCI para
encaminar la célula ATM a través de una pluralidad de etapas del
nodo 20 ATM de múltiples etapas posteriormente a la agregación de la
etiqueta de encaminamiento. Se reduce también el número de
trayectos de control interno, y se acorta el tiempo de
establecimiento de conexión. Tal puede atribuirse, por ejemplo, al
hecho de que el mapeo entre valores VPI/VCI no es necesario en
enlaces internos dentro del nodo 20 ATM de múltiples etapas. La
superioridad del encaminamiento interno de la presente invención,
tal como se representa por la figura 10B, se entiende, por ejemplo,
con referencia a una técnica alternativa mostrada en la figura 10A.
En la figura 10A, con el fin de simplificar, los terminales de
central (ET) se muestran como conectados a los núcleos 24 de
conmutador, en vez de a todas las placas 30 de dispositivo con los
módulos 26 de interfaz de puerto de conmutador (SPIM). La figura 10A
muestra una técnica alternativa en la que se realiza una conversión
VPI/VCI entre cada uno de los tres subbastidores, en particular el
subbastidor A, subbastidor B y subbastidor C.
La etiqueta de encaminamiento de la invención
puede utilizarse en otras realizaciones, y puede usarse como un
testigo y pasarse al siguiente nodo en una cadena o un anillo si no
se detecta ninguna correspondencia. En tal caso, la etiqueta que se
pasa puede extenderse con una dirección de nodo. En tal caso, los
terminales (ET) deben establecerse con antelación con el fin de
saber donde pasar la célula si no se detecta ninguna
correspondencia.
Aunque la invención se ha descrito en relación a
lo que se considera actualmente como la realización más práctica y
preferida, debe entenderse que la invención no se limita a la
realización descrita, sino que de lo contrario, está destinada a
cubrir diversas modificaciones y disposiciones equivalentes
incluidas dentro del espíritu y alcance de las reivindicaciones
adjuntas.
Claims (18)
1. Método para encaminar una célula ATM a través
de un nodo (20) ATM de múltiples etapas, que comprende múltiples
conmutadores (22) ATM conectados entre sí, formando cada conmutador
ATM una etapa, en el que cada etapa del nodo ATM de múltiples etapas
comprende un núcleo (24) de conmutador ATM conectado a un primer
conjunto de unidades (26) de interfaz y un segundo conjunto de
unidades (26) de interfaz, comprendiendo además el nodo de múltiples
etapas,
una unidad de etiquetado (BP/TU),
un procesador (50) de establecimiento de
conexión,
comprendiendo el método las etapas de:
generar, en el procesador (50) de
establecimiento de conexión, una lista de direcciones de destino que
son direcciones físicas para una del primer conjunto de unidades de
interfaz y una del segundo conjunto de unidades de interfaz para
cada etapa del nodo de múltiples etapas y proporcionar la lista a la
unidad de etiquetado;
agregar, mediante la unidad de etiquetado
(BP/TU) una etiqueta (82) de encaminamiento a al menos una carga
útil de una célula ATM recibida, comprendiendo la etiqueta de
encaminamiento dicha lista;
encaminar la célula ATM a través del nodo ATM de
múltiples etapas mediante las direcciones de destino de la lista;
y
cambiar una primera de las direcciones de
destino a una dirección de fuente, cuando se ha encaminado la célula
ATM desde la primera dirección de destino a una segunda de las
direcciones de destino.
2. Método para encaminar una célula ATM según la
reivindicación 1, en el que el cambio de dicha dirección de destino
a una dirección de fuente se realiza cambiando un valor de
paridad.
3. Método para encaminar una célula ATM según la
reivindicación 1, en el que todas las direcciones físicas que se han
hecho pasar cuando se encamina la célula ATM mediante el nodo ATM de
múltiples etapas, se intercambian a direcciones de fuente en vez de
direcciones de destino de la lista.
4. Método según las reivindicaciones 1 ó 2, en
el que la etiqueta de encaminamiento comprende encaminar información
para encaminar la carga útil de la célula ATM recibida completamente
a través del nodo de múltiples etapas mediante lo cual no se realiza
ninguna conversión VPI/VCI para encaminar la célula ATM a través del
nodo de múltiples etapas posterior a la agregación de la
etiqueta.
5. Método según las reivindicaciones 1 ó 2, en
el que el nodo tiene una pluralidad de subetapas, en el que la
información de encaminamiento comprende una lista con una entrada
para cada subetapa, y en el que el método comprende además cambiar
el orden relativo de la entrada para una subetapa cuando la célula
está en camino o se recibe en una dirección de destino asociada con
una de la pluralidad de subetapas.
6. Método según las reivindicaciones 1 ó 2, en
el que las direcciones son direcciones de utopía.
7. Método según las reivindicaciones 1 ó 2, en
el que el nodo de múltiples etapas comprende tres etapas, y en el
que la etapa de agregar la etiqueta de encaminamiento comprende
agregar seis direcciones del nodo de múltiples etapas.
8. Método según las reivindicaciones 1 ó 2, en
el que la etapa de agregar la etiqueta de encaminamiento comprende
agregar la etiqueta de encaminamiento tras la entrada de la célula
ATM al nodo de múltiples etapas.
9. Método según las reivindicaciones 1 ó 2, que
comprende además, tras el establecimiento de conexión, enviar
información que va a usarse para la etiqueta de encaminamiento desde
un procesador principal del nodo de múltiples etapas hasta un
procesador que realiza la etapa de agregación.
10. Método para encaminar una célula ATM según
la reivindicación 1, en el que el gestor de establecimiento de
conexión está situado en una etapa del nodo ATM de múltiples etapas
que sirve como un conmutador principal.
11. Nodo (20) ATM de múltiples etapas que
comprende:
múltiples conmutadores (22) ATM conectados entre
sí, formando cada conmutador ATM una etapa;
cada etapa incluye un núcleo (24) de conmutador
ATM conectado entre un primer conjunto de unidades (26) de interfaz
y un segundo conjunto de unidades (26) de interfaz;
una unidad de etiquetado (BP/TU);
un procesador (50) de establecimiento de
conexión dispuesto para generar una lista de direcciones de destino,
siendo las direcciones de destino direcciones físicas para una del
primer conjunto de unidades de interfaz y una del segundo conjunto
de unidades de interfaz para cada etapa del nodo de múltiples
etapas;
la unidad de etiquetado (BP/TU) dispuesta para
agregar una etiqueta (82) de encaminamiento a al menos una carga
útil de una célula ATM recibida, estando el procesador (50) de
establecimiento de conexión dispuesto para proporcionar la lista de
direcciones de destino a la unidad de etiquetado y comprendiendo la
etiqueta de encaminamiento dicha lista;
medios para encaminar la célula ATM a través del
nodo (20) ATM de múltiples etapas mediante las direcciones de
destino en la lista;
en el que al menos dos o más de dichos primero y
segundo conjuntos de unidades de interfaz están dispuestos para
cambiar una primera dirección de destino a una dirección de fuente
cuando se ha recibido la célula ATM desde la primera dirección de
destino.
12. Aparato según la reivindicación 11, en el
que dichos dos o más primero y segundo conjuntos de unidades de
interfaz están dispuestos para cambiar la primera dirección de
destino a una dirección de fuente cambiando un valor de paridad de
dicha lista.
13. Aparato según la reivindicación 11 ó 12, en
el que dichos dos o más primer y segundo conjuntos de unidades de
interfaz cambian el orden relativo de la entrada en la lista
moviendo la entrada desde una parte superior de la lista hasta una
parte inferior de la lista.
14. Aparato según las reivindicaciones 11 ó 12,
en el que la etiqueta de encaminamiento incluye direcciones de
destino, y en el que al menos algunas de las direcciones son
direcciones de utopía.
15. Aparato según las reivindicaciones 11 ó 12,
en el que el nodo de múltiples etapas comprende tres etapas, y en el
que la lista de direcciones de destino comprende seis direcciones
del nodo de múltiples etapas.
16. Aparato según la reivindicación 11, en el
que al menos algunas de las direcciones son direcciones de
utopía.
17. Aparato según las reivindicaciones 11 ó 12,
en el que la unidad de etiquetado está situada en un borde del nodo
de múltiples etapas y dispuesta para agregar la etiqueta de
encaminamiento tras la entrada de la célula ATM al nodo de múltiples
etapas.
18. Aparato según la reivindicación 11 ó 12, en
el que el procesador de establecimiento de conexión está situado en
una etapa del nodo de múltiples etapas que sirve como un conmutador
principal.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US213897 | 1998-12-17 | ||
| US09/213,897 US6449275B1 (en) | 1998-12-17 | 1998-12-17 | Internal routing through multi-staged ATM node |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2302392T3 true ES2302392T3 (es) | 2008-07-01 |
Family
ID=22796935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES99964851T Expired - Lifetime ES2302392T3 (es) | 1998-12-17 | 1999-12-10 | Encaminamiento interno a traves de un nodo atm de multiples etapas. |
Country Status (13)
| Country | Link |
|---|---|
| US (1) | US6449275B1 (es) |
| EP (1) | EP1142438B1 (es) |
| JP (1) | JP2002533038A (es) |
| KR (1) | KR100704065B1 (es) |
| CN (1) | CN1271884C (es) |
| AR (1) | AR022396A1 (es) |
| AT (1) | ATE387827T1 (es) |
| AU (1) | AU3089200A (es) |
| CA (1) | CA2354524C (es) |
| DE (1) | DE69938257T2 (es) |
| ES (1) | ES2302392T3 (es) |
| TW (1) | TW490943B (es) |
| WO (1) | WO2000036872A1 (es) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6804246B1 (en) * | 1997-12-19 | 2004-10-12 | Telefonaktiebolaget Lm Ericsson (Publ) | Asynchronous transfer mode system handling differing AAL protocols |
| KR100298356B1 (ko) * | 1998-11-13 | 2001-11-22 | 윤종용 | 에이티엠(atm)망의에이티엠적응계층(all)2처리장치및방법 |
| US6639899B1 (en) * | 1999-10-14 | 2003-10-28 | Alcatel Canada Inc. | Method and apparatus for providing integral cell payload integrity verification in ATM Telecommunication devices |
| DE69915649T2 (de) * | 1999-12-10 | 2004-08-12 | Alcatel | System zur Verwaltung von Internetverbindungen |
| US7039046B1 (en) * | 2000-05-20 | 2006-05-02 | Ciena Corporation | Network device including central and distributed switch fabric subsystems |
| US6885666B1 (en) * | 2000-08-14 | 2005-04-26 | Advanced Micro Devices, Inc. | Apparatus and method in a network switch for synchronizing transfer of a control tag to a switch fabric with transfer of frame data to a buffer memory |
| DE10052929A1 (de) * | 2000-10-25 | 2002-05-08 | Alcatel Sa | Verfahren und Vorrichtung (RNC) zum Steuern eines Funkzellenclusters bestehend aus mehreren Funkzellen eines Multistandard-Funknetzwerks |
| US6894970B1 (en) * | 2000-10-31 | 2005-05-17 | Chiaro Networks, Ltd. | Router switch fabric protection using forward error correction |
| US7095741B1 (en) * | 2000-12-20 | 2006-08-22 | Cisco Technology, Inc. | Port isolation for restricting traffic flow on layer 2 switches |
| US7200146B2 (en) * | 2001-08-17 | 2007-04-03 | Intel Corporation | System and method of IP packet forwarding across directly connected forwarding elements |
| US7269169B1 (en) * | 2001-10-02 | 2007-09-11 | Cisco Technology, Inc. | Method to exchange resource capability information across network peers |
| US7170892B2 (en) | 2001-12-28 | 2007-01-30 | Nokia Corporation | Network element, and associated method, for facilitating communication of data between elemental devices |
| US7283535B2 (en) * | 2002-10-28 | 2007-10-16 | Telefonaktiebolaget Lm Ericsson (Publ) | Concentrator for user AAL2 traffic carried on UBR virtual channels |
| US7336667B2 (en) * | 2002-11-21 | 2008-02-26 | International Business Machines Corporation | Apparatus, method and program product to generate and use CRC in communications network |
| US7724738B2 (en) * | 2003-06-19 | 2010-05-25 | Hung-Hsiang Jonathan Chao | Packet-level multicasting |
| US7894343B2 (en) * | 2003-06-19 | 2011-02-22 | Polytechnic University | Packet sequence maintenance with load balancing, and head-of-line blocking avoidance in a switch |
| US7852829B2 (en) * | 2003-06-19 | 2010-12-14 | Polytechnic University | Packet reassembly and deadlock avoidance for use in a packet switch |
| US7792118B2 (en) * | 2003-06-19 | 2010-09-07 | Polytechnic University | Switch module memory structure and per-destination queue flow control for use in a switch |
| US20070097970A1 (en) * | 2005-11-01 | 2007-05-03 | Georgios Margaritis | Packet retransmitter |
| CA2623805A1 (en) * | 2007-03-02 | 2008-09-02 | Robert A. Hubbs | Quality of service based preemptive routing |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3714385A1 (de) | 1987-04-30 | 1988-11-10 | Philips Patentverwaltung | Verfahren und schaltungsanordnung zur koppelfeldsteuerung in einem vermittlungssystem |
| JP2569118B2 (ja) | 1987-07-15 | 1997-01-08 | 株式会社日立製作所 | スイッチングシステム及びその構成方法 |
| JP2834253B2 (ja) | 1990-02-07 | 1998-12-09 | 株式会社日立製作所 | パケツト交換機 |
| GB9011743D0 (en) | 1990-05-25 | 1990-07-18 | Plessey Telecomm | Data element switch |
| EP0552385B1 (en) | 1991-08-21 | 2001-02-14 | International Business Machines Corporation | Connectionless ATM data services |
| JPH06318951A (ja) | 1993-01-07 | 1994-11-15 | Toshiba Corp | セル転送方法およびセル転送システム |
| MX9308193A (es) | 1993-01-29 | 1995-01-31 | Ericsson Telefon Ab L M | Conmutador atm de acceso controlado. |
| SE515148C2 (sv) | 1993-06-23 | 2001-06-18 | Ericsson Telefon Ab L M | Styrning av cellväljare |
| JPH0897820A (ja) | 1994-09-29 | 1996-04-12 | Hitachi Ltd | Ｕｐｃ回路と性能監視セル処理回路 |
| FR2726710B1 (fr) | 1994-11-08 | 1997-01-03 | Tremel Jean Yves | Procede d'insertion de cellules dans un flux de type atm et dispositif de mise en oeuvre |
| US5563874A (en) | 1995-01-27 | 1996-10-08 | Bell Communications Research, Inc. | Error monitoring algorithm for broadband signaling |
| US5600632A (en) | 1995-03-22 | 1997-02-04 | Bell Atlantic Network Services, Inc. | Methods and apparatus for performance monitoring using synchronized network analyzers |
| US5579480A (en) | 1995-04-28 | 1996-11-26 | Sun Microsystems, Inc. | System and method for traversing ATM networks based on forward and reverse virtual connection labels |
| US5737334A (en) | 1995-07-12 | 1998-04-07 | Bay Networks, Inc. | Pipeline architecture for an ATM switch backplane bus |
| CA2181293C (en) | 1995-07-17 | 2000-06-06 | Charles Kevin Huscroft | Atm layer device |
| US5640512A (en) | 1995-09-14 | 1997-06-17 | Alcatel Network Systems, Inc. | Maintenance method and apparatus for providing a high-integrity, unidirectional, standardized ATM/SONET/DS3 transport signal link for a video distribution network |
| US5751951A (en) * | 1995-10-30 | 1998-05-12 | Mitsubishi Electric Information Technology Center America, Inc. | Network interface |
| US5764626A (en) | 1995-11-17 | 1998-06-09 | Telecommunications Techniques Corporation | Rate-matched cell identification and modification, replacement, or insertion for test and measurement of ATM network virtual connections |
| GB9618128D0 (en) * | 1996-08-30 | 1996-10-09 | Sgs Thomson Microelectronics | Improvements in or relating to an ATM switch |
-
1998
- 1998-12-17 US US09/213,897 patent/US6449275B1/en not_active Expired - Lifetime
-
1999
- 1999-11-26 TW TW088120709A patent/TW490943B/zh not_active IP Right Cessation
- 1999-12-10 JP JP2000589000A patent/JP2002533038A/ja active Pending
- 1999-12-10 WO PCT/SE1999/002319 patent/WO2000036872A1/en not_active Ceased
- 1999-12-10 AU AU30892/00A patent/AU3089200A/en not_active Abandoned
- 1999-12-10 KR KR1020017007548A patent/KR100704065B1/ko not_active Expired - Fee Related
- 1999-12-10 ES ES99964851T patent/ES2302392T3/es not_active Expired - Lifetime
- 1999-12-10 EP EP99964851A patent/EP1142438B1/en not_active Expired - Lifetime
- 1999-12-10 CA CA002354524A patent/CA2354524C/en not_active Expired - Fee Related
- 1999-12-10 CN CNB998162426A patent/CN1271884C/zh not_active Expired - Fee Related
- 1999-12-10 DE DE69938257T patent/DE69938257T2/de not_active Expired - Fee Related
- 1999-12-10 AT AT99964851T patent/ATE387827T1/de not_active IP Right Cessation
- 1999-12-17 AR ARP990106532A patent/AR022396A1/es unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN1271884C (zh) | 2006-08-23 |
| AR022396A1 (es) | 2002-09-04 |
| DE69938257T2 (de) | 2009-02-19 |
| KR100704065B1 (ko) | 2007-04-05 |
| AU3089200A (en) | 2000-07-03 |
| ATE387827T1 (de) | 2008-03-15 |
| TW490943B (en) | 2002-06-11 |
| JP2002533038A (ja) | 2002-10-02 |
| KR20010101252A (ko) | 2001-11-14 |
| DE69938257D1 (de) | 2008-04-10 |
| EP1142438B1 (en) | 2008-02-27 |
| WO2000036872A1 (en) | 2000-06-22 |
| US6449275B1 (en) | 2002-09-10 |
| CA2354524C (en) | 2008-09-16 |
| EP1142438A1 (en) | 2001-10-10 |
| CA2354524A1 (en) | 2000-06-22 |
| CN1335041A (zh) | 2002-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2302392T3 (es) | Encaminamiento interno a traves de un nodo atm de multiples etapas. | |
| US6621828B1 (en) | Fused switch core and method for a telecommunications node | |
| EP0366263B1 (en) | Time division switch | |
| US6822960B1 (en) | Asynchronous transfer mode (ATM) switch and method | |
| EP0941627B1 (en) | Switching fabric | |
| AU730290B2 (en) | A mechanism for multiplexing ATM AAL5 virtual circuits over ethernet | |
| EP0740874B1 (en) | TRANSPARENT INTERCONNECTOR OF LANs BY AN ATM NETWORK | |
| US7006497B2 (en) | Traffic merging system | |
| US7327688B2 (en) | Digital communications system | |
| US6760327B1 (en) | Rate adjustable backplane and method for a telecommunications node | |
| US6944153B1 (en) | Time slot interchanger (TSI) and method for a telecommunications node | |
| US6628657B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a bus of a telecommunications node | |
| US6920156B1 (en) | Method and system for transporting synchronous and asynchronous traffic on a synchronous bus of a telecommunications node | |
| US6778529B1 (en) | Synchronous switch and method for a telecommunications node | |
| US6396811B1 (en) | Segmented performance monitoring of multi-stage ATM node | |
| GB2254529A (en) | Connectionless switching for an atm or dqdb switch | |
| US6769043B1 (en) | Ensuring fair access to upstream trunk bandwidth in ATM subtended configurations | |
| ES2308858T3 (es) | Mecanismo y metodo para asignar dinamicamente conexiones atm entre centrales. | |
| AU2003280481B9 (en) | System and method to provide node-to-node connectivity in a communications network | |
| JPH09181726A (ja) | Ａｔｍネットワークで接続を結合する方法及びシステム | |
| Lindgren | Host Interfacing and Connection Management in the DTM Gigabit Network | |
| Johnston et al. | Functional description of H-bus: A broadband customer premises network | |
| Awdeh | Why fast packet switching? | |
| KR20030019835A (ko) | 셀버스를 이용한 에이티엠 스위칭 장치 | |
| Thompson | ATM Switch Chipset using Serial Link and Routing Technology |