ES2307789T3 - Metodo y disposicion para procesamiento asincrono de datos de cctrch. - Google Patents
Metodo y disposicion para procesamiento asincrono de datos de cctrch. Download PDFInfo
- Publication number
- ES2307789T3 ES2307789T3 ES02770082T ES02770082T ES2307789T3 ES 2307789 T3 ES2307789 T3 ES 2307789T3 ES 02770082 T ES02770082 T ES 02770082T ES 02770082 T ES02770082 T ES 02770082T ES 2307789 T3 ES2307789 T3 ES 2307789T3
- Authority
- ES
- Spain
- Prior art keywords
- cctrch
- data
- received
- segment
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000004590 computer program Methods 0.000 claims 2
- ZIIRLFNUZROIBX-UHFFFAOYSA-N 2,3,5-trichlorobenzene-1,4-diol Chemical compound OC1=CC(Cl)=C(O)C(Cl)=C1Cl ZIIRLFNUZROIBX-UHFFFAOYSA-N 0.000 abstract 1
- 230000003139 buffering effect Effects 0.000 abstract 1
- 230000005540 biological transmission Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000003860 storage Methods 0.000 description 5
- 230000001010 compromised effect Effects 0.000 description 2
- 230000011218 segmentation Effects 0.000 description 2
- 230000011664 signaling Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 108700026140 MAC combination Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/24—Radio transmission systems, i.e. using radiation field for communication between two or more posts
- H04B7/26—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile
- H04B7/2618—Radio transmission systems, i.e. using radiation field for communication between two or more posts at least one of which is mobile using hybrid code-time division multiple access [CDMA-TDMA]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0045—Arrangements at the receiver end
- H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B2201/00—Indexing scheme relating to details of transmission systems not covered by a single group of H04B3/00 - H04B13/00
- H04B2201/69—Orthogonal indexing scheme relating to spread spectrum techniques in general
- H04B2201/707—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation
- H04B2201/70703—Orthogonal indexing scheme relating to spread spectrum techniques in general relating to direct sequence modulation using multiple or variable rates
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0041—Arrangements at the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
- H04L1/0056—Systems characterized by the type of code used
- H04L1/0071—Use of interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Mobile Radio Communication Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Communication Control (AREA)
Abstract
Un método para el procesamiento de datos de CCTrCH para un Sistema Universal de Telecomunicaciones Móviles (UMTS), que comprende las etapas de: recibir datos de CCTrCH a través de una pluralidad de segmentos de tiempo; y almacenar (530) los datos de CCTrCH recibidos; donde el método está caracterizado por: tras la recepción de los datos completos para un CCTrCH (560), procesar (170) los datos de CCTrCH almacenados, a través de un procesamiento de canal de forma asíncrona respecto de los segmentos de tiempo individuales recibidos.
Description
Método y disposición para procesamiento
asíncrono de datos de CCTrCH.
Esta invención se refiere a Sistemas Universales
de Telecomunicaciones Móviles (UMTS), y en particular a la
descodificación y el desmultiplexado en tales sistemas.
En el campo de esta invención es sabido que, en
el modo en Dúplex por División de Tiempo (TDD) del Acceso de Radio
Terrestre UMTS (UTRA), puede partirse datos de Canal de Transporte
Compuesto Codificado (CCTrCH) a través de múltiples segmentos de
tiempo, en tramas de radio consecutivas. Esto se determina mediante
el Intervalo de Tiempo de Transmisión (TTI) que típicamente es de
10, 20, 40 u 80 ms o de 1, 2, 4 u 8 tramas de radio.
Puesto que el sistema UTRA está basado en
paquetes, los datos recibidos para los que se requiere procesamiento
no son de tamaño y frecuencia determinables. Por lo tanto, para
almacenar y procesar eficientemente los datos se requiere un
esquema que pueda almacenar estos datos en memoria intermedia y
procesarlos eficientemente.
Hasta la fecha, los esquemas utilizados para el
procesamiento del CCTrCH han acusado la desventaja de tener una
eficiencia comprometida, puesto que no almacenan eficientemente los
datos antes del procesamiento, y no toman ventaja del hecho de que
no todos los segmentos de tiempo en una trama de radio son
utilizados para recibir datos.
Por ejemplo el documento WO 02/21 715, documento
del arte previo que cae bajo el alcance del Art. 54(3) EPC,
revela una estructura de memoria intermedia de datos, para canales
recibidos de forma asíncrona en un sistema CDMA.
Por lo tanto, existe la necesidad de un
procesamiento de datos de CCTrCH en el que pueda paliarse las
mencionadas desventajas.
De acuerdo con un primer aspecto de la presente
invención, se proporciona un método para el procesamiento de datos
CCTrCH como el reivindicado en la reivindicación 1.
De acuerdo con un segundo aspecto de la presente
invención, se proporciona una disposición para procesamiento de
datos CCTrCH como el reivindicado en la reivindicación 7.
La disposición puede incluirse en equipamiento
de usuario, para uso en un sistema UMTS.
Alternativamente, la disposición puede
contenerse en una estación base para ser utilizada en un sistema
UMTS.
Esencialmente, la invención se basa en parte en
la idea de procesar los datos CCTrCH de forma asíncrona respecto de
la estructura de segmentos de tiempo, en lugar de procesar cada
CCTrCH en el segmento de tiempo en el que ha sido recibido. Esto
tiene la ventaja de incrementar la cantidad de tiempo disponible
para procesar el CCTrCH, puesto que no todos los segmentos de
tiempo en una trama son segmentos de tiempo de recepción (mientras
que si cada CCTrCH se procesa en el segmento de tiempo concreto en
el que se recibe, no se utiliza entonces el tiempo de procesamiento
asociado con los segmentos de tiempo de transmisión).
Se describirá ahora un método y una disposición
para el procesamiento asíncrono de datos CCTrCH que incorpora la
presente invención, solo a modo de ejemplo y con referencia a los
dibujos anexos, en los cuales:
la figura 1 muestra un diagrama esquemático de
bloques, que ilustra la alineación de tramas UTRA en el dominio de
tiempo;
la figura 2 muestra un diagrama esquemático de
bloques, que ilustra el multiplexado y la codificación de canal en
UTRA;
la figura 3 muestra un diagrama esquemático de
bloques, que ilustra una disposición para el almacenamiento de
memoria tampón del control de CCTrCH, que incorpora la presente
invención;
la figura 4 muestra un diagrama esquemático de
bloques, que ilustra una disposición de RAM separada en
"segmentos" de datos, tal como se utiliza en la disposición de
la figura 3;
la figura 5 muestra un diagrama de flujo, que
ilustra el flujo del controlador de memoria intermedia de CCTrCH,
tal como se utiliza en la disposición de la figura 3; y
la figura 6 muestra un diagrama esquemático de
bloques, de un sistema UMTS en el que se utiliza la invención.
En una Red de Acceso de Radio Terrestre UMTS
(UTRAN) hay dos modos de funcionamiento: Dúplex por División de
Frecuencia (FDD) UTRA y Dúplex por División de Tiempo (TDD) UTRA. En
el TDD UTRA los usuarios están separados tanto en el dominio de
código como en el dominio de tiempo. En el dominio de tiempo
utilizado en la alineación de tramas UTRA, e ilustrado en la figura
1, 4096 tramas de radio constituyen una super trama, con cada trama
de radio consistiendo en 15 segmentos de tiempo. Un segmento de
tiempo puede ser asignado bien a una transmisión de enlace
descendente (UL), o a una transmisión de enlace descendente
(DL).
En un típico sistema TDD, las transmisiones UL y
DL tienen que sincronizarse para reducir la interferencia. Además,
ha de soportarse la señalización de radiodifusión DL y la
señalización de acceso aleatorio UL. Esto conduce a una posible
partición de la trama de radio, tal como se muestra abajo:
UTRA especifica el procesamiento que se aplica a
los datos del canal de transporte (TrCH) mediante la capa 1 (L1),
como se muestra en la figura 2.
Los bloques de transporte (bloques de un número
de bits definido) son presentados por el control de acceso al medio
(MAC) a L1, para procesamiento. Un bloque de transporte corresponde
típicamente a una unidad de datos de protocolo (PDU) MAC, o una
unidad correspondiente.
La capa 1 procesa cada bloque de transporte como
se muestra en la figura 2, para construir CCTrCHs. En primer lugar
se lleva a cabo en 205 la unión de una verificación de redundancia
cíclica (CRC); a continuación, en 210 se lleva a cabo la
concatenación del bloque de transporte (TrBk)/segmentación del
bloque de código. Después se lleva a cabo codificación de canal, en
215; a continuación, en 220 se realiza una ecualización de trama de
radio. Después se realiza el primer entrelazado en 225; a
continuación, en 230 se lleva a cabo la segmentación de trama de
radio, y en 235 se realiza la adaptación de frecuencia. Una serie de
flujos de datos adaptados en frecuencia, se multiplexan
conjuntamente sobre un solo canal de transporte, en 240; después, en
245 el flujo de datos multiplexados resultantes se procesa mediante
aleatorización de bits. El flujo de datos de bits sometidos a
aleatorización se segmenta en una serie de canales físicos, en 250;
a continuación, en 255 se lleva a cabo la segunda aleatorización
sobre cada uno de los flujos de datos de canal físico segmentado.
Finalmente, en 260 se lleva a cabo el mapeo de canal físico para
producir una serie de CCTrCHs para canales físicos tales como
PhCH#1 y PhCH#2. Estos CCTrCHs son mapeados sobre segmentos de
tiempo, de forma ya conocida.
Cada CCTrCH puede dividirse a través de
múltiples segmentos de tiempo en tramas de radio consecutivas. Esto
se determina mediante el intervalo de tiempo de transmisión (TTI),
típicamente desde 10, 20, 40 u 80 ms, o de 1, 2, 4 u 8 tramas de
radio.
Puesto que un sistema UTRA está basado en
paquetes, los datos recibidos que requieren ser procesados, son de
tamaño y frecuencia no deterministas. Por lo tanto para almacenar y
procesar eficientemente los datos, se requiere una arquitectura que
pueda almacenar en memoria intermedia y procesar estos datos
eficientemente. El máximo rendimiento para el procesamiento CCTrCH
es fijo para un sistema concreto; sin embargo el número, tamaño y
frecuencia de los CCTrCHs que son procesados, son asignados
dinámicamente. Por lo tanto, la estrategia de almacenamiento y
procesamiento debe ser flexible para procesar los datos de forma
eficiente.
Puesto que el CCTrCH recibida tiene diferentes
períodos TTI y puede asignarse a diferentes segmentos de tiempo en
una trama de radio, se recibe segmentos de tiempo de datos para
diferentes CCTrCH, entrelazados entre sí. Esto significa que el
receptor tiene que recombinar y reordenar los datos recibidos en los
CCTrCHs que fueron enviados, antes de que puedan ser procesados por
el proceso de decodificador y desmultiplexado del TrCH.
Hasta la fecha, los esquemas utilizados para el
procesamiento de CCTrCH han tenido la desventaja de una eficiencia
comprometida, como es por el uso de una memoria intermedia dedicada
por cada CCTrCH (en este caso, cada memoria intermedia necesita ser
dimensionada para el mayor CCTrCH que pueda recibirse, lo que
requiere una gran cantidad de memoria redundante).
Como se ha indicado arriba, la presente
invención está basada en parte en la idea de procesar los datos de
CCTrCH de forma asíncrona respecto a la estructura de segmento de
tiempo, en lugar de procesar cada CCTrCH en el segmento de tiempo
en el que se ha recibido. Esto tiene la ventaja de incrementar la
cantidad de tiempo disponible para procesar el CCTrCH, puesto que
no todos los segmentos de tiempo en una trama son segmentos de
tiempo de recepción (mientras que si cada CCTrCH se procesa en el
segmento de tiempo individual en el que se recibe, no se utiliza
entonces el tiempo de procesamiento asociado con los segmentos de
tiempo de transmisión).
La figura 3 muestra el diagrama de bloques de
una disposición propuesta 300, para almacenar en memoria intermedia
y procesar con eficiencia mejorada los datos de CCTrCH. Se recibe
datos procedentes de una unidad de radio, a medida que son
desensanchados por etapa inicial del proceso de detección 310. Esto
es sincrónico con la estructura de segmento de tiempo y de trama en
un sistema TDD UTRA. El modo en que se almacena los datos para cada
CCTrCH en la memoria intermedia 320, bajo el control de un
controlador 330 de memoria intermedia, se describirá ahora en mayor
detalle.
Los datos para un CCTrCH pueden dividirse sobre
tramas de radio, y sobre segmentos de tiempo dentro de la trama de
radio. A medida que se recibe cada "valor de segmento de
tiempo" de datos, este se almacena en memoria intermedia, en la
RAM de la memoria intermedia de datos del CCTrCH 320 en el orden en
que se recibe, de tal forma que los datos para cada CCTrCH están
asociados entre sí; esto se consigue mediante el uso de un esquema
de "lista vinculada", añadiéndose el comienzo de cada "lista
vinculada" en la memoria intermedia de datos 320, a la lista de
memoria intermedia 340. Una vez que todos los datos para un CCTrCH
han sido recibidos, se añade una indicación de este CCTrCH a una
memoria intermedia FIFO 350 "CCTrCH a proceso". La FIFO 350
actúa como una cola de CCTrCHs que requieren ser procesados por el
proceso de descodificación y desmultiplexado de TrCH 360. El
proceso de descodificación y desmultiplexado de TrCH, puede así
procesar los CCTrCHs recibidos que se indica en la FIFO, de forma
asíncrona respecto a la estructura de los segmentos de tiempo. Una
vez que el CCTrCH han sido procesado, el área en la memoria
intermedia RAM que ha ocupado este CCTrCH, puede ser reutilizada por
otro CCTrCH.
El formato de la RAM de memoria intermedia de
datos de CCTrCH, debe ser lo suficientemente flexible para permitir
que se almacene de forma eficiente diferentes CCTrCHs de diferentes
tamaños, y diferentes números de segmentos de tiempo. Por este
motivo se ha escogido una sola RAM, y los datos de CCTrCH son
almacenados utilizando un formato de lista de vínculos. Debido a la
naturaleza de los datos de CCTrCH recibidos basada en paquetes, los
datos asociados con cada CCTrCH no serán secuenciales en la RAM de
memoria intermedia del CCTrCH. Sin embargo, el enfoque de lista de
vínculos permite que todos los datos en cada CCTrCH estén vinculados
entre sí.
La RAM se separa en "segmentos" de datos,
con el formato mostrado en la figura 4. Este consiste en tres campos
de cabecera: dirección del siguiente segmento 410, número de bits
en el segmento 420 y estado 430.
La cantidad de datos 440 en el segmento, se
escoge siendo un múltiplo común de la cantidad de datos que podrían
recibirse en un segmento de tiempo por CCTrCH. Un CCTrCH con más
datos puede ser almacenado en la RAM mediante utilizar múltiples
segmentos. El campo de cabecera "número de bits en un segmento"
420, sirve para el hecho de que la cantidad de datos en un CCTrCH
puede no ser un múltiplo entero del tamaño del segmento.
El campo de estado 430 se utiliza para almacenar
información tal como si el segmento está o no disponible para ser
utilizado, y si este es o no el último segmento en la "lista
vinculada" para la memoria intermedia del CCTrCH.
Se mantiene una lista separada 340 del primer
segmento, en cada CCTrCH que es almacenado en la RAM. Esta se
denomina la lista de memoria intermedia del CCTrCH, y se utiliza
para identificar cada CCTrCH que está en la RAM de memoria
intermedia del CCTrCH. En este punto se asigna un ID de CCTrCH a la
memoria intermedia de CCTrCH. Este ID puede utilizarse para
identificar cada CCTrCH en la RAM de memoria intermedia 320
CCTrCH.
Los datos del CCTrCH son añadidos a la RAM de
memoria intermedia, mediante encontrar el siguiente segmento
disponible en la RAM. La dirección del siguiente segmento en la RAM
se actualiza dinámicamente como una lista de vínculos, para que
apunte al siguiente segmento en la RAM para ese CCTrCH. Así,
mediante el primer segmento en la RAM para un CCTrCH, a partir de
la lista de memoria intermedia del CCTrCH es posible trazar los
segmentos para tal CCTrCH a través de la RAM de memoria intermedia
del CCTrCH.
En referencia ahora también a diagrama de flujo
de la figura 5, que ilustra como funciona el controlador, los datos
de CCTrCH son añadidos a la RAM de memoria intermedia de CCTrCH como
sigue:
- (i)
- CCTrCH nuevo. Si los datos recibidos son para un CCTrCH nuevo, entonces la dirección del primer segmento disponible en la RAM del CCTrCH se añade a la lista de memoria intermedia del CCTrCH, como una nueva memoria intermedia de CCTrCH, y se le asigna un ID de CCTrCH, como se muestra en 510. Los datos del CCTrCH recibidos son añadidos a un segmento cada vez, hasta que han sido añadidos todos los datos a la RAM de memoria intermedia. Esto se consigue mediante encontrar el siguiente segmento disponible en la RAM de memoria intermedia del CCTrCH 320 (como se muestra en 520), y añadir los datos de CCTrCH al segmento (como se muestra en 530). A medida que se utiliza cada segmento, la dirección del siguiente segmento se añade en el campo apropiado (como se muestra en 540). Este proceso se sigue (como se muestra en 550) hasta que han sido copiados todos los datos en el actual segmento de tiempo recibido para el CCTrCH. Cuando se recibe todo los datos para el CCTrCH (como se muestra en 560), el ID del CCTrCH y la dirección del primer segmento, se añaden a la FIFO de "CCTrCH a proceso" 360 (como se muestra en 570).
- (ii)
- CCTrCH existente. El primer segmento en el CCTrCH es encontrado a partir de la lista de memoria intermedia del CCTrCH 340 (como se muestra en 560). Los elementos ya recibidos por el CCTrCH se trazan a través de la RAM de memoria intermedia de CCTrCH, para encontrar el último segmento en la RAM para este CCTrCH (como se muestra en 590). A continuación, el siguiente segmento controlado puede actualizarse con la dirección del siguiente segmento disponible (como se muestra en 520), y los datos de CCTrCH recibidos se añaden uno por uno a los elementos disponibles, hasta que todos los datos han sido añadidos a la RAM de memoria intermedia (como se muestra en 530). A medida que se utiliza cada segmento, la dirección del siguiente segmento se añade en el campo apropiado (como se muestra en 540).
Una mejora sería almacenar además la dirección
del último segmento en la "lista vinculada", en la lista de
memoria intermedia de CCTrCH 340. Esto supone que, para añadir datos
de CCTrCH nuevos a la "lista vinculada", la dirección del
último segmento de los datos ya en la RAM puede leerse directamente
desde la lista de memoria intermedia de CCTrCH 340, y no
necesitaría trazarse la "lista vinculada" a través de la RAM
para encontrar la dirección del último segmento.
Cuando se han añadido todo los datos para un
CCTrCH, a la RAM de memoria intermedia del CCTrCH, entonces los
datos del CCTrCH puede ser procesados por el proceso de
descodificación y desmultiplexado del TrCH. Esto se indica mediante
añadir la dirección del primer segmento en la RAM de memoria
intermedia de CCTrCH, a la FIFO "CCTrCH a proceso", junto con
su ID de CCTrCH (como se muestra en 570).
Cuando ha sido procesado el CCTrCH, los
segmentos en la RAM que se han utilizado para almacenar los datos
del CCTrCH, pueden quedar no asignados. Esto permite que se
reutilice los elementos para otros CCTrCHs.
Una vez que se ha recibido todos los datos para
un CCTrCH, puede comenzar el proceso de descodificación y
desmultiplexado del TrCH. Este proceso puede llevarse a cabo de
forma asíncrona respecto de la estructura de los elementos de
tiempo. Esto tiene la ventaja de ensanchar el proceso sobre toda la
trama de radio, y por lo tanto permitir más tiempo para que se
procese los datos.
El procesamiento del TrCH espera a que se añada
un ID del CCTrCH válido, por medio el controlador de memoria
intermedia, a la FIFO de "CCTrCH a proceso". Esto indica que
hay un completo CCTrCH de datos, para procesar.
El procesamiento del TrCH puede entonces leer el
CCTrCH segmento por segmento, desde la memoria intermedia de datos
de CCTrCH, mediante seguir la lista de enlaces a través de la RAM.
Cuando los datos han sido procesados, el procesador del TrCH envía
una señal de vuelta al controlador de memoria intermedia a través de
otra FIFO, indicando que los segmentos en la RAM que utiliza el
CCTrCH pueden liberarse para ser utilizados por otro CCTrCH.
Ahora, en referencia también la figura 6, un
sistema UMTS 600 incluye un terminal de usuario 610 (aludido
generalmente como "equipo del usuario") que comunica sobre un
enlace de radio CDMA, con una estación base 630 (aludida
generalmente como un "nodo B"). El nodo B 630 está controlado
por un controlador de red de radio 640, que comunica con otra
infraestructura de sistema mostrada colectivamente como 650. El
sistema (en la medida en que ha sido descrito hasta este punto) es
bien conocido y no requiere mayor descripción. Sin embargo, se
comprenderá que la disposición 300 descrita arriba para el
almacenamiento de memoria intermedia y control del CCTrCH, pueden
implementarse ventajosamente tanto en un UE 610 como en un nodo B
630 del sistema, como se muestra en el dibujo.
Se apreciará que el método descrito arriba para
almacenamiento de memoria intermedia y control del CCTrCH, puede
llevarse a cabo en software ejecutado en un procesador (no
mostrado), y que el software puede proporcionarse como un elemento
de programa informático contenido en cualquier portador de datos
adecuado (tampoco mostrado), tal como un disco magnético u
óptico.
También se apreciará que el método descrito
arriba para el almacenamiento de memoria intermedia y control del
CCTrCH, puede alternativamente llevarse a cabo en equipamiento
físico, por ejemplo en forma de circuito integrado (no mostrado)
tal como un FPGA (Field Programmable Gate Array, matriz de puertas
programable in situ) o un ASIC (Application Specific Integrated
Circuit, circuito integrado de aplicación específica).
Por lo tanto, como conclusión se comprenderá que
el procesamiento asíncrono de los datos de CCTrCH descrito arriba,
proporciona un esquema eficiente para almacenar en memoria
intermedia los datos recibidos por radio, y procesar de forma
asíncrona el CCTrCH, de una forma eficiente con la memoria y que
extiende en el tiempo la carga de procesamiento.
\vskip1.000000\baselineskip
\bullet WO 0 221 715 A [0005].
Claims (16)
-
\global\parskip0.950000\baselineskip
1. Un método para el procesamiento de datos de CCTrCH para un Sistema Universal de Telecomunicaciones Móviles (UMTS), que comprende las etapas de: recibir datos de CCTrCH a través de una pluralidad de segmentos de tiempo; y almacenar (530) los datos de CCTrCH recibidos;donde el método está caracterizado por:- tras la recepción de los datos completos para un CCTrCH (560), procesar (170) los datos de CCTrCH almacenados, a través de un procesamiento de canal de forma asíncrona respecto de los segmentos de tiempo individuales recibidos.
- 2. El método de la reivindicación 1, en el que la etapa de almacenar los datos de CCTrCH recibidos, comprende almacenar en una memoria en forma de lista de vínculos, los datos de CCTrCH recibidos, mediante lo que cada segmento temporal de datos de CCTrCH recibidos, puede ser accedido independientemente en la memoria.
- 3. El método de la reivindicación 2, en el que la etapa de almacenar los datos de CCTrCH recibidos comprende almacenar cada segmento temporal de datos de CCTrCH recibidos, en la forma de un segmento de memoria que tiene una parte de cabecera y una parte de datos, la parte de cabecera incluyendo una indicación de la dirección en la memoria, del siguiente segmento temporal de datos.
- 4. El método de la reivindicación 3, en el que la parte de cabecera incluye además una indicación del número de bits de datos de CCTrCH en el segmento de tiempo.
- 5. El método de la reivindicación 3, en el que la parte de cabecera incluye además una indicación del estado del segmento de memoria.
- 6. El método de cualquier reivindicación precedente, en el que la etapa de procesamiento comprende almacenar en una memoria intermedia, una indicación del CCTrCH para el que se ha recibido los datos completos.
- 7. Una disposición (300) para el procesamiento de datos de CCTrCH en un sistema UMTS, que comprende: medios para recibir datos de CCTrCH a través de una pluralidad de segmentos de tiempo; y medios para almacenar (320) los datos de CCTrCH recibidos;donde la disposición (300) está caracterizada por medios para, tras la recepción de los datos completos para un CCTrCH, procesar los datos de CCTrCH almacenados, a través de procesamiento del canal en modo asíncrono respecto de los segmentos de tiempo individuales recibidos.
- 8. La disposición de la reivindicación 7, en la que los medios para almacenar los datos de CCTrCH recibidos, comprenden medios para almacenar en una memoria en forma de lista de vínculos, los datos de CCTrCH recibidos, mediante lo que en la memoria puede accederse independientemente cada segmento temporal de datos de CCTrCH recibidos.
- 9. La disposición de la reivindicación 8, en la que los medios para almacenar los datos de CCTrCH recibidos comprenden medios para almacenar cada segmento temporal de datos de CCTrCH recibidos, en la forma de un segmento de memoria que tiene una parte de cabecera y una parte de datos, la parte de cabecera incluyendo una indicación de la dirección en la memoria, del siguiente segmento temporal de datos.
- 10. La disposición de la reivindicación 9, en la que la parte de cabecera incluye también una indicación del número de bits de datos de CCTrCH, en el segmento de tiempo.
- 11. La disposición de la reivindicación 9, en la que la parte de cabecera incluye además una indicación del estado del segmento de memoria.
- 12. La disposición de cualquiera de las reivindicaciones 7 a 11, en la que los medios para procesamiento comprenden una memoria intermedia para almacenar una indicación del CCTrCH para el que se ha recibido los datos completos.
- 13. Equipamiento (610) de usuario para ser utilizado en un sistema UMTS, el equipamiento de usuario comprendiendo la disposición de cualquiera de las reivindicaciones 7 a 12.
- 14. Una estación base (620) para su uso en un sistema UMTS, el equipamiento de la estación base comprendiendo la disposición de cualquiera de las reivindicaciones 7 a 12.
- 15. Un elemento de programa informático que comprende medios de programa informático, para llevar a cabo sustancialmente el método de cualquiera de las reivindicaciones 1 a la 6.
- 16. Un circuito integrado que comprende la disposición de cualquiera de las reivindicaciones 7 a 12.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0125153 | 2001-10-19 | ||
| GB0125153A GB2381170A (en) | 2001-10-19 | 2001-10-19 | Method and arrangement for asynchronous processing of CCTrCH data |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2307789T3 true ES2307789T3 (es) | 2008-12-01 |
Family
ID=9924175
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES02770082T Expired - Lifetime ES2307789T3 (es) | 2001-10-19 | 2002-10-21 | Metodo y disposicion para procesamiento asincrono de datos de cctrch. |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7313118B2 (es) |
| EP (1) | EP1472803B1 (es) |
| AT (1) | ATE403979T1 (es) |
| DE (1) | DE60228133D1 (es) |
| ES (1) | ES2307789T3 (es) |
| GB (1) | GB2381170A (es) |
| WO (1) | WO2003034606A1 (es) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1521384A3 (en) * | 2003-08-20 | 2007-03-14 | Siemens Aktiengesellschaft | A method for transmitting a multimedia message |
| KR20070053655A (ko) * | 2004-03-05 | 2007-05-25 | 넥스트넷 와이어리스 인크. | 적응 변조를 위한 시스템 및 방법 |
| DE602004007897T2 (de) * | 2004-06-03 | 2008-04-17 | Ttpcom Ltd., Royston | Datenstromwiederherstellung |
| US8577299B2 (en) | 2004-06-04 | 2013-11-05 | Qualcomm Incorporated | Wireless communication system with configurable cyclic prefix length |
| US20080080444A1 (en) * | 2006-09-28 | 2008-04-03 | Analog Devices, Inc. | Transport channel buffer organization in downlink receiver bit rate processor |
| GB2444514A (en) * | 2006-12-04 | 2008-06-11 | Glasswall | Electronic file re-generation |
| US8015313B2 (en) * | 2008-03-04 | 2011-09-06 | Sony Corporation | Method and apparatus for managing transmission of TCP data segments |
| US8693460B2 (en) * | 2008-09-05 | 2014-04-08 | Unwired Planet, Llc | Technique for synchronizing a terminal device with a wireless network |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5218680A (en) * | 1990-03-15 | 1993-06-08 | International Business Machines Corporation | Data link controller with autonomous in tandem pipeline circuit elements relative to network channels for transferring multitasking data in cyclically recurrent time slots |
| WO1996020537A1 (en) * | 1994-12-23 | 1996-07-04 | Philips Electronics N.V. | De-interleaving and buffering in one memory |
| EP1545026B8 (en) * | 1995-02-23 | 2012-07-18 | NTT DoCoMo, Inc. | Variable rate transmission method, transmitter and receiver using the same |
| JP3680592B2 (ja) | 1998-10-30 | 2005-08-10 | 株式会社日立製作所 | 通信装置 |
| US20040246891A1 (en) * | 1999-07-23 | 2004-12-09 | Hughes Electronics Corporation | Air interface frame formatting |
| US6624767B1 (en) * | 2000-09-06 | 2003-09-23 | Qualcomm, Incorporated | Data buffer structure for asynchronously received physical channels in a CDMA system |
| US7187708B1 (en) * | 2000-10-03 | 2007-03-06 | Qualcomm Inc. | Data buffer structure for physical and transport channels in a CDMA system |
| TW560805U (en) * | 2001-04-16 | 2003-11-01 | Interdigital Tech Corp | A time division duplex/code division multiple access (FDD/CDMA) user equipment |
| US7068618B2 (en) * | 2001-08-10 | 2006-06-27 | Interdigital Technology Corp. | Dynamic link adaption for time division duplex (TDD) |
-
2001
- 2001-10-19 GB GB0125153A patent/GB2381170A/en not_active Withdrawn
-
2002
- 2002-10-21 EP EP02770082A patent/EP1472803B1/en not_active Expired - Lifetime
- 2002-10-21 US US10/274,806 patent/US7313118B2/en not_active Expired - Fee Related
- 2002-10-21 DE DE60228133T patent/DE60228133D1/de not_active Expired - Lifetime
- 2002-10-21 ES ES02770082T patent/ES2307789T3/es not_active Expired - Lifetime
- 2002-10-21 WO PCT/GB2002/004731 patent/WO2003034606A1/en not_active Ceased
- 2002-10-21 AT AT02770082T patent/ATE403979T1/de not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP1472803B1 (en) | 2008-08-06 |
| US20030152043A1 (en) | 2003-08-14 |
| GB0125153D0 (en) | 2001-12-12 |
| GB2381170A (en) | 2003-04-23 |
| US7313118B2 (en) | 2007-12-25 |
| ATE403979T1 (de) | 2008-08-15 |
| DE60228133D1 (de) | 2008-09-18 |
| WO2003034606A1 (en) | 2003-04-24 |
| EP1472803A1 (en) | 2004-11-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2445160T3 (es) | Paquete de balizamiento que tiene banderola indicadora de tráfico | |
| KR101108333B1 (ko) | Ｅｖｏｌｖｅｄ ｈｓｐａ에서의 다기능 ｍａｃ 멀티플렉싱을 위한 방법 및 장치 | |
| ES2383853T3 (es) | Procedimiento y aparato para asignar flujos de datos, en función de las restricciones del intervalo de tiempo de transmisión (TTI) | |
| US5524007A (en) | Network interface architecture for a packet switch communication system | |
| US6466591B1 (en) | Method and apparatus for processing of multiple protocols within data and control channels in data transmission signals | |
| US20100189121A1 (en) | Scalable Router-Switch | |
| DE60035417D1 (de) | Reihenfolgezählung von datenpaketen | |
| EP1302090A2 (en) | Method of and system for the transfer of sonet traffic across a packet network | |
| US8185672B2 (en) | Transmission of data bursts on a constant data rate channel | |
| US8494001B2 (en) | Concatenated frame structure for data transmission | |
| KR20030024928A (ko) | Ｃｄｍａ 시스템에서 비동기식으로 수신되는 물리 채널을위한 데이터 버퍼 구조 | |
| EP1323241A2 (en) | Data buffer structure for physical and transport channels in a cdma system | |
| ES2307789T3 (es) | Metodo y disposicion para procesamiento asincrono de datos de cctrch. | |
| US6765916B1 (en) | Method and apparatus for processing of multiple protocols within data transmission signals | |
| BRPI0720466A2 (pt) | Método em um controlador de rede de rádio para transmitir dados em uma rede de comunicação sem fio, controlador de rede de rádio em uma rede de comunicação sem fio, nó b em uma rede de comunicação sem fio, rede de comunicação sem fio, método para receber dados em um equipamento de usuário em uma rede de comunicação sem fio, e, equipamento de usuário | |
| ES2383535T3 (es) | Método de selección de bandas de frecuencia adecuadas para la transmisión de datos entre un nodo de red y un equipo de usario dentro de una red de comunicaciones móviles | |
| ES2244822T3 (es) | Señalizacion de la combinacion del formato de transporte mediante un indicador. | |
| AU735554B2 (en) | Communication device and method in mobile communication system | |
| EP1879415B1 (en) | Radio network controller and method for buffer expansion control in handover of a mobile terminal | |
| ES2284924T3 (es) | Asignacion de recursos en un sistema de comunicacion por radio basado en paquetes. | |
| KR100784283B1 (ko) | 트랜스포트 채널의 버퍼링없이 디레이트 매칭을 수행하는방법과 장치 | |
| US7394828B1 (en) | Data format conversion for virtual concatenation processing | |
| US7724781B1 (en) | Receive virtual concatenation processor | |
| ES2290634T3 (es) | Recuperacion de una corriente de datos. | |
| CA2699719C (en) | Transmission device, transmission system, transmission method, and transmission program |