ES2328162T3 - Metodo para fabricar un dispositivo semiconductor lateral. - Google Patents
Metodo para fabricar un dispositivo semiconductor lateral. Download PDFInfo
- Publication number
- ES2328162T3 ES2328162T3 ES05767597T ES05767597T ES2328162T3 ES 2328162 T3 ES2328162 T3 ES 2328162T3 ES 05767597 T ES05767597 T ES 05767597T ES 05767597 T ES05767597 T ES 05767597T ES 2328162 T3 ES2328162 T3 ES 2328162T3
- Authority
- ES
- Spain
- Prior art keywords
- semiconductor
- polarity
- excess
- carriers
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/117—Shapes of semiconductor bodies
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/80—Heterojunction BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
- H01S5/042—Electrical excitation ; Circuits therefor
- H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
- H01S5/0422—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer
- H01S5/0424—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers with n- and p-contacts on the same side of the active layer lateral current injection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
- H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
- H10W10/031—Manufacture or treatment of isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/30—Isolation regions comprising PN junctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Geometry (AREA)
- Recrystallisation Techniques (AREA)
- Bipolar Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Un método para fabricar un dispositivo semiconductor que comprende las etapas de (i) tomar una estructura semiconductora (2) que tiene una pila formada por un pluralidad de capas de material semiconductor (4, 6, 8) dispuestas en una serie de planos sustancialmente paralelos, teniendo el material semiconductor dentro una primera capa (4) un exceso de portadores de carga de una primera polaridad en una primera concentración, y (ii) retirar selectivamente el material conductor de la primera capa (4) hasta una profundidad que varía a lo largo de una primera dirección sustancialmente paralela a los planos de las capas dentro de la estructura, de manera que se proporciona una gradación de la concentración de portadores de carga de primera polaridad dentro de una capa activa (8) a lo largo de la primera dirección.
Description
Método para fabricar un dispositivo
semiconductor lateral.
La presente invención se refiere a un método
para fabricar dispositivos semiconductores de junta lateral. Más
concretamente, la presente invención concierne a un método para
fabricar dispositivos semiconductores optoeléctricos de junta
lateral, y en particular dispositivos de fuente de fotones
individual de estado sólido (SPS).
Las juntas p-n que emiten luz,
convencionales o verticales son difíciles de integrar con
dispositivos planos tales como transistores o resistores. Las
juntas p-n no sólo son fáciles de combinar con otros
dispositivos sino que además tiene características superiores. Por
ejemplo, en diodos láser, electrones y huecos son inyectados en el
área activa a través de capas de separación de banda ancha, que
proporcionan confinamiento óptico. Esto limita la anchura de banda
de modulación cuando los portadores tienen un exceso innecesario de
energía, lo que aumenta su tiempo de recombinación radiativa. Las
ventajas adicionales de las juntas laterales incluyen un área de
junta y capacitancia de junta más pequeñas y contactos
coplanarios.
Un ejemplo de un dispositivo optoeléctrico
basado en una configuración de junta p-n lateral es
la fuente de fotones individual de estado sólido (SPS) descrita en
la patente GB2354368.
Existe una gran variedad de intentos
convencionales para fabricar juntas p-n. Por
ejemplo, son conocidos dispositivos basados en la naturaleza
atmosférica del sílice en arseniuro de galio (GaAs), en los que el
sílice proporciona adulteración de tipo n o tipo p dependiendo de
la orientación del sustrato, (referencias D.L. Miller, Appl. Phys.
Lett. 47, 1039). Varios grupos han reportado luminiscencia en tales
dispositivos. Por ejemplo las siguientes referencias:
T. Saiki, S. Mononobe, M.
Ohhtsu, N. Saito y J. Kusano, Appl. Phys.
Lett. 67, 2191 (1994).
P.O. Vaccaro, H. Ohnishi, y K.
Fijita, Appl. Phys. Lett. 72, 818 (1982).
A. North. J, Burroughes, T.
Burke, A. Shields, C.E. Norman, y M.
Pepper, IEEE J, Quantum Electron. 35, 352
(1999).
Sin embargo, esta técnica es complicada ya que
requiere el crecimiento, extracción selectiva y recrecimiento del
material conductor.
La Epitaxia de Rayo Molecular de Iones Enfocado
también se ha sugerido como técnica para la fabricación de juntas
pero, en común con la técnica descrita anteriormente, es complicada
y requiere equipo especializado (véase P.J.A Sazio, S Vijendran, W.
Yu, H. E. Beere, G.A.C Jones, E.H. Linfield y D.A. Ritchie, J.
Crystal Growth 201/202, 12 (1999).
Más recientemente Kaestner et al. han
informado sobre un método para formar una junta p-n
lateral en un canal de separación de banda estrecha, no adulterada
(referencias Jpn. J Appl. Phys., Parte 1 41, 2513 (2002) y
Microlectron. Eng. 67-68, 797 (2003)). Portadores de
ambos tipos son introducidos en el canal desde un lado a través de
capas de separación de banda alta adulteradas que son paralelas a la
superficie. En el estado desarrollado, un tipo de portador fue
totalmente reducido, mientras que si la región superior altamente
adulterada es retirada mediante ataque químico, el tipo de portador
que fue anteriormente reducido se recogía en la interfaz entre las
capas de separación de banda alta y baja. Una junta
p-n en el canal de separación de banda baja por
tanto se forma debajo del borde de la región atacada
químicamente.
Se informó de un esquema similar por Cecchini
et. al. (M. Cecchini, V. Piazza, F. Beltram. M. Lazzarino,
M.B. Ward, A.J. Shields, H.E. Beere y D.A Ritchie, Appl. Phys.
Lett. 82, 636 (2003), excepto que el canal de separación de banda
baja estaba inicialmente con adulteración de tipo p a través de un
capa de separación de banda alta paralela a la superficie. Una
región de la capa de separación de banda alta adulterada fue
entonces atacada químicamente, y un contacto de tipo n fue
evaporado para proporcionar una región de tipo n en el canal de
separación de banda baja.
Sin embargo, estos dos esquemas confían en el
ataque químico preciso de las capas adulteradas de manera que el
propio canal no es destrozado ni reducido totalmente.
Es un objeto de la presente invención
proporcionar un método alternativo de fabricación de un dispositivo
semiconductor de junta lateral y en particular un método que elimine
al menos algunas de las desventajas de los métodos anteriores.
De acuerdo con un aspecto de la presente
invención se propone ahora un método para la fabricación de un
dispositivo semiconductor de junta lateral que comprende las etapas
de:
(i) tomar una estructura semiconductora que
tenga una pila formada por una pluralidad de capas de material
semiconductor dispuestas en una serie de planos sustancialmente
paralelos, teniendo el material conductor dentro de una primera
capa un exceso de portadores de carga de una primera polaridad en
una primera concentración, y
(ii) retirar selectivamente el material
semiconductor de la primera capa hasta una profundidad que varía a
lo largo de una primera dirección sustancialmente paralela a los
planos de las capas dentro de la estructura, de manera que se
proporciona una gradación de la concentración de portadores de carga
de la primera polaridad dentro de una capa activa a lo largo de la
primera dirección.
La etapa del método anterior de retirar
selectivamente material conductor tiene sinergia con el proceso de
biselado por ataque químico de muestras semiconductoras antes de la
caracterización. Sin embargo, el biselado por ataque químico ha
sido hasta ahora utilizado sólo como técnica para preparar muestras
semiconductoras antes de la caracterización utilizando, por
ejemplo, Espectroscopia de Masas de Iones Secundarios (SIMS),
espectrometría de electrones Auger (AES), análisis de resistencia de
extensión (SRA), Espectrometría Raman, espectrometría de
Fotoluminiscencia o Microscopio de Fuerza Kelvin.
La presente invención se basa en el conocimiento
de que una junta semiconductora lateral puede ser fabricada
impartiendo un exceso de portadores de carga de una primera
polaridad a una estructura semiconductora y retirando
selectivamente el material de dicha estructura utilizando, por
ejemplo, una técnica similar al biselado por ataque químico
convencional.
Al contrario que el biselado de ataque químico
convencional, la presente invención utiliza un proceso en el cual
el material semiconductor es retirado selectivamente de una
estructura con el fin de fabricar un dispositivo
semiconductor (en lugar de una técnica de fabricación posterior para
valorar una estructura existente).
El método de la invención implica un nuevo y
sorprendente efecto, a saber, la profundidad a la que el material
semiconductor es retirado selectivamente de la primera capa no tiene
que ser controlada de forma precisa durante el proceso de
fabricación. El presente método asegura que la estructura
semiconductora que tiene una configuración de banda de requisito
existe inherentemente en alguna parte a lo largo de la primera
dirección, siendo el único requisito que la primera capa que tenga
exceso de portadores de carga no sea retirada completamente durante
el proceso. Los requisitos de procesamiento del presente método de
este modo son menos exigentes con relación a los métodos
adicionales que típicamente requieren al menos una capa de detención
de ataque químico dentro de la estructura con el fin de detener un
ataque químico mesa convencional a una profundidad crítica
predefinida. El fallo en la detención de un ataque químico mesa
convencional a una profundidad predefinida puede dar lugar a la
destrucción del dispositivo semiconductor en construcción. Por el
contrario, variaciones sen la profundidad producidas por el
presente método alterna meramente la posición lateral de la
configuración de banda de requisito a lo largo de la primera
dirección.
dirección.
En conformidad con la teoría de semiconductor
convencional, el exceso de portadores de carga comprenderá
portadores que tengan una polaridad negativa (electrones) o una
polaridad positiva (huecos) el exceso de portadores de carga puede
ser introducido en el dispositivo mediante el uso de materiales
semiconductores extrínsecos, por ejemplo materiales adulterados.
En conformidad con la nomenclatura de
semiconductor estándar, la capa activa es la parte del semiconductor
en la cual los electrodos y huecos es más probable que se
recombinen radiativamente bajo la aplicación de un campo eléctrico
a lo largo de la primera dirección.
De manera ventajosa, la etapa de retirar
selectivamente material semiconductor de la primera capa comprende
un proceso de estrechamiento del espesor de la primera capa a lo
largo de la primera dirección. Esto proporciona un serie de niveles
de concentración de portadores de carga dentro de la gradación (es
decir, más de dos niveles de concentración).
Preferiblemente, las capas de material
semiconductor dentro de la pila están dispuestas para formar a menos
una estructura heterogénea. Al menos dos de las capas de la pila
pueden comprender material semiconductor que tenga diferentes
separaciones de banda. Por ejemplo, la capa activa y la capa de
apoyo pueden comprender material semiconductor que tenga diferentes
separaciones de banda.
En una realización preferida, la primera
configuración y la profundidad a la que el material semiconductor
es retirado selectivamente están dispuestas para cooperar de manera
que la concentración de portadores de caga de exceso de la primera
polaridad dentro de la gradación aumenta desde un mínimo de
sustancialmente cero.
Opcionalmente, la profundidad debajo de la
superficie, el espesor de la primera y segunda capa activas, y la
separación entre las mismas están dispuestos para cooperar con la
primera concentración y la profundidad a la cual los materiales
semiconductores son retirados selectivamente de manera que la
concentración de portadores de carga en exceso de la primera
polaridad dentro de la gradación aumenta desde un mínimo de
sustancialmente cero.
En otra realización preferida, la concentración
de portadores de carga en exceso de la primera polaridad dentro de
la gradación varía de manera sustancialmente lineal desde el mínimo
hasta un máximo a lo largo de la primera dirección.
la etapa de tomar la estructura de semiconductor
puede comprender la etapa intermedia de impartir un exceso de
portadores de carga de primera polaridad en la primera concentración
al material semiconductor dentro de la primera capa de la pila. Por
ejemplo, la etapa de impartir un exceso de portadores de carga de
primera polaridad puede comprender la etapa de introducir una
muestra de adulteradora dentro de la estructura del
semiconductor.
Las muestras de agente adulterante se pueden
introducir en el material semiconductor que comprende la primera
capa.
La etapa de introducir las muestras de agente
adulterante puede comprender al menos uno de adulteración de bloque
y adulteración delta durante el crecimiento del cristal, utilizando
epitaxia de rayo molecular (MBE). Utilizando técnicas de
crecimiento de cristales tales como la MBE, las muestras de agente
adulterante se pueden introducir durante el crecimiento, y su
distribución se puede controlar de forma precisa. Alternativamente,
las muestras de agente adulterante podrían ser introducidas, después
del crecimiento, utilizando técnicas teles como la implantación de
iones y la difusión.
De manera ventajosa, las muestras de agente
adulterante comprenden agentes adulterantes de tipo p.
En una realización más, el material
semiconductor dentro de una segunda capa tiene un exceso de
portadores de carga de una segunda polaridad en una segunda
concentración, estando la primera y segunda concentraciones y la
profundidad da la cual el material semiconductor es selectivamente
retirado de la primera capa dispuestas para cooperar de manera que
la concentración de portadores de carga en exceso que predomina
dentro de la capa activa varía desde aquellas de la primera
polaridad a aquellas de la segunda polaridad a lo largo de la
primera dirección. En una realización, la capa activa y la segunda
capa son la misma.
En este caso, el método puede comprender la
etapa intermedia de impartir un exceso de portadores de carga de
segunda polaridad en la segunda concentración al material
semiconductor dentro de la segunda capa de la pila. Por ejemplo, la
etapa de impartir un exceso de portadores de carga de segunda
polaridad puede comprender la etapa de introducir unas muestras de
agente adulterante en la estructura del semiconductor.
Las muestras de agente adulterante pueden ser
introducidas dentro del material semiconductor que comprende la
segunda capa.
La etapa de introducir las muestras de agente
adulterante puede comprender al menos una las siguientes
adulteraciones: adulteración de bloque y adulteración delta durante
el crecimiento del cristal.
De manera ventajosa, las muestras de agente
adulterante comprenden un agente adulterante de tipo n.
De manera ventajosa, la primer y segunda
concentraciones y la profundidad a la cual el material semiconductor
es retirado de manera selectiva de la primera capa están dispuestas
para cooperar de manera que se proporciona dentro de la capa
activa una región que no tiene sustancialmente portadores de carga
en exceso interpuestos a lo largo de la primera dirección entre una
región que tiene un predominio de portadores de carga de exceso de
primera polaridad y una región que tiene un predominio de portadores
de carga de exceso de segunda polaridad.
Opcionalmente, la profundidad debajo de la
superficie, el espesor de la primera, segunda capas y la capa activa
y la separación entre las mismas están dispuestos para cooperar con
la primera y segunda concentraciones y la profundidad a la cual el
material semiconductor es selectivamente retirado de la primera capa
de manera que se proporciona dentro de la capa activa una región
que no tiene sustancialmente portadores de carga de exceso
interpuestos a lo largo de la primera dirección entre una región que
tiene un predominio de portadores de carga de exceso de primera
polaridad y una región que tiene un predominio de portadores de
carga de exceso de segunda polaridad.
El presente método es ventajoso porque sujeto a
la selección de concentraciones adecuadas de los portadores de
exceso en la primera y segunda capas, una junta semiconductora
lateral p-i-n surge como resultado
de la retirada selectiva de material de la primera capa. El método
asegura que el perfil correcto de adulteración se consiga dentro
del dispositivo en alguna parte a lo largo de la primera dirección,
sin tener en cuenta la profundidad a la que el material es
retirado (con tal de que la primera capa no esté totalmente retirada
del dispositivo). En la práctica, la primera capa se puede retirar
a lo largo de parte de la primera dirección. Además, parte de la
estructura subyacente de la primera capa (por ejemplo la segunda
capa) puede ser retirada sin comprometer el rendimiento del
dispositivo.
Para una mayor claridad, la región que no tiene
sustancialmente portadores de carga de exceso puede comprender
semiconductor intrínseco o extrínseco.
Preferiblemente, el método descrito
anteriormente comprende la formación de una estructura de
semiconductor en la que la capa activa está dispuesta entre la
primera y la segunda capas, y la separación de banda de la capa
activa está dispuesta para ser menor que la separación de banda de
la primera y segunda capas. En este caso, la estructura está
diseñada de manera que la carga de exceso en la primera y segunda
capas es transferida dentro de la capa
activa.
activa.
De manera ventajosa, la capa activa comprende un
material semiconductor sustancialmente intrínseco. Esto mejora la
movilidad del portador dentro de la capa activa eliminando las
impurezas del donante/receptor que podrán de otro modo actuar como
centros de recombinación, trampas de portador y centros de
dispersión. La alta frecuencia y el rendimiento óptico del
dispositivo por tanto es mejorada. En esta configuración, los
portadores de exceso son preferiblemente introducidos en la capa
activa desde la primera y segunda capas.
De manera ventajosa, la capa activa está
separada de la primera y segunda capas mediante capas separadoras
no adulteradas, que tienen la misma separación de banda que la
primera y segunda capas. Los iones adulterantes están por tanto
separados de los portadores móviles en la capa activa, y la
dispersión de estos iones por tanto es reducida al mínimo.
En otra realización, la estructura
semiconductora comprende una doble estructura heterogénea dispuesta
en una configuración de pozo cuántico.
De manera conveniente, el proceso de
estrechamiento está dispuesto para impartir una superficie exterior
a la pila inclinada en un ángulo con los planos de las capas en las
mismas.
En una realización preferida, el proceso de
estrechamiento está dispuesto para impartir una superficie exterior
inclinada en un ángulo de 10^{-1}-10^{-5}
radianes a los planos de las capas dentro de la pila.
En una realización preferida, el proceso de
estrechamiento comprende al menos uno de las técnicas siguientes:
recubrimiento mecánico, ablación por láser, biselado de plasma o
biselado de rayo, pulido químico-mecánico y biselado
químico.
De manera ventajosa, el proceso de
estrechamiento comprende biselado químico con agente de ataque
químico de bromo etilenglicol.
Preferiblemente, la concentración de bromo es de
1% -10%. La velocidad de ataque químico está convenientemente
dispuesta para estar comprendido entre 0,1 \mum/minuto y 1
\mum/minuto. En la práctica, el método preferiblemente comprende
la etapa de descender la estructura de semiconductor en el agente de
ataque químico a un régimen controlado en el intervalo de 0,25
mm/minuto - 100 mm/minuto; típicamente a una velocidad de
aproximadamente
3 mm/minuto.
3 mm/minuto.
En una realización preferida, el método
comprende a etapa adicional de unir medios de conexión a la
estructura. Los medios de conexión pueden comprender al menos unas
conexiones eléctricas y conexiones ópticas.
De acuerdo con un segundo aspecto de la presente
invención, ahora se propone un dispositivo semiconductor de junta
lateral que comprende una estructura heterogénea semiconductora que
tiene una pila formada por una pluralidad de capas de material
semiconductor dispuestas en una serie de planos sustancialmente
paralelos, una primera capa que tiene un espesor que disminuye a lo
largo de una primera dirección sustancialmente paralela a los
planos de las capas, comprendiendo dicha primera capa un material
semiconductor que tiene un exceso de portadores de carga de una
primera polaridad en una primera concentración, en donde la primera
concentración y el espesor de estrechamiento están dispuestos para
cooperar de manera que se proporciona una gradación de
concentración de portadores de carga de primera polaridad dentro de
una capa activa a lo largo de la primera dirección.
En una realización preferida, la primera
concentración y el espesor de estrechamiento están dispuestos para
cooperar de manera que la concentración de portadores de carga de
exceso de primera polaridad dentro de la gradación aumenta desde un
mínimo de sustancialmente cero. Preferiblemente, la concentración de
portadores de carga de exceso de primera polaridad dentro de la
gradación varía sustancialmente de forma lineal desde el mínimo
hasta un máximo a lo largo de la primera dirección.
En otra realización preferida, el material
semiconductor dentro de la segunda capa tiene un exceso de
portadores de carga de una segunda polaridad en una segunda
concentración, estando la primera y segunda concentraciones y el
espesor de estrechamiento dispuestas para cooperar de manera que la
concentración de exceso de portadores de carga que predomina dentro
de la capa activa varía desde aquellas de la primera polaridad a
aquellas de la segunda polaridad a lo largo de la primera
dirección.
En una realización preferida más, la primera y
segunda concentraciones y el espesor de estrechamiento están
dispuestos para cooperar de manera que se proporciona dentro de la
capa activa una región que no tiene sustancialmente portadores de
exceso interpuestos a lo largo de la primera dirección entre una
región que tiene un predominio de portadores de carga de exceso de
primera polaridad y una región que tiene predominio de portadores de
carga de exceso de segunda polaridad.
En interés de claridad, la región que no tiene
sustancialmente exceso de portadores de carga puede comprender un
semiconductor intrínseco o extrínseco.
En esta realización de la invención, el
dispositivo semiconductor comprende preferiblemente una estructura
semiconductora en el que la capa activa está dispuesta entre la
primara y la segunda capas, y la separación de banda de la capa
activa está dispuesta para ser menos que la separación de banda de
la primera y segunda capas.
\newpage
De manera ventajosa, la capa activa comprende un
material semiconductor sustancialmente intrínseco. Este mejora la
movilidad del portador dentro de la capa activa eliminando las
impurezas de donante/receptor que podrían de otro modo actuar como
centros de recombinación, trampas de portador y centros de difusión.
La alta frecuencia y el rendimiento óptico del dispositivo son por
tanto mejorados. En esta configuración, los portadores de exceso
están preferiblemente introducidos en la capa activa desde la
primera y segunda capas.
De manera ventajosa, la capa activa es separada
de la primera y segunda capas mediante capas separadoras no
adulteradas, que tienen la misma separación de banda de la primera y
segunda capas. Los iones de donante están por tanto separados
espacialmente de los portadores móviles en la capa activa, y la
difusión desde estos iones es por tanto reducida al mínimo.
De manera conveniente, la estructura de
semiconductor comprende una doble estructura heterogénea dispuesta
en una configuración de pozo cuántico.
Preferiblemente, el espesor de estrechamiento
imparte una superficie exterior a la pila inclinada en un ángulo
con los planos de las capas dentro de las mismas. Incluso más
preferiblemente, la superficie exterior está inclinada en un ángulo
de 10^{-1}-10^{-5} radianes con los planos de
las capas dentro de la pila.
De acuerdo con un tercer aspecto de la presente
invención, se propone ahora una fuente de fotones que tiene un
dispositivo semiconductor de junta lateral de acuerdo con el segundo
aspecto de la presente invención, que además comprende medios para
crear una onda acústica superficial que viaja a lo largo de la
primera dirección de manera que, en uso, los portadores móviles son
transportados por la onda acústica superficial a lo largo de la
primera dirección; y medios para controlar el transporte de portador
causado por la onda de manera que el número de portadores móviles
así transportados se puede controlar hasta la precisión de un único
portador.
Cuando el dispositivo semiconductor de junta
lateral de acuerdo con el segundo aspecto de la presente invención
tiene un portador de carga de exceso de sólo una única polaridad, la
fuente de fotones preferiblemente comprende además al menos uno de
los medios eléctricos y medios ópticos para introducir los
portadores móviles en el dispositivo. Por consiguiente, los
portadores móviles que tiene polaridad opuesta a los de dentro de la
primera capa se pueden introducir dentro del dispositivo por al
menos unos de los medios eléctricos y ópticos.
De manera ventajosa, los medios para controlar
el transporte de portador comprenden al menos una puerta de dos
hojas cargable y un contacto de punto cuántico.
La invención se describirá a continuación, sólo
a modo de ejemplo, con referencia a los dibujos adjuntos en los
que:
La Figura 1 muestra una representación en
sección transversal esquemática de un dispositivo semiconductor de
junta lateral parcialmente fabricada de acuerdo con una primera
realización de la presente invención. La figura ilustra la
estructura semiconductora antes de procesar para impartir un
estrechamiento a la capa superior de la estructura.
La Figura 2 muestra una representación en
sección transversal esquemática del dispositivo semiconductor de
junta lateral completado de acuerdo con la primera realización de la
invención. El dispositivo mostrado en la figura 2 comprende una
fuente de fotones individual.
La Figura 3 muestra una representación en
sección transversal esquemática de un dispositivo de estructura
heterogénea doble fabricado parcialmente de acuerdo con otra
realización de la presente invención. En esta realización, el
dispositivo de junta lateral está basado en una configuración de
pozo cuántico.
La Figura 4 muestra una representación en
sección transversal esquemática del dispositivo de estructura
heterogénea doble de la figura 3 después del biselado por ataque
químico.
La Figura 5 muestra representaciones
esquemáticas en sección transversal de realizaciones adicionales de
la invención que comprenden diseños para diodo de emisión de luz
lateral basado en antimoniuro de indio (InSb).
Las Figuras 6a y 6c ilustran la variación del
potencial de electrón con relación a la profundidad para las
realizaciones mostradas en la figura 5. Específicamente, la figura
6a se refiere a un dispositivo de antimoniuro de indio (InSb)
mientras que la figura 6c ilustra la variación del potencial de
electrón en el dispositivo de telururo de mercurio cadmio (HgCdTe).
La Figura 6b muestra un gráfico de la densidad de carga laminar como
función de la profundidad del ataque químico para la estructura de
antimoniuro de indio (InSb).
La Figura 7 muestra una representación
esquemática del equipo de biselado por ataque químico utilizado en
una realización del método de acuerdo con la invención.
La Figura 8 muestra dos perfiles de superficie
dimensionales de un dispositivo de ensayo de HgCdTe dibujado
utilizando el bisela por ataque químico.
\newpage
La Figura 9 muestra la característica de
corriente-voltaje de una junta p-n
lateral fabricada de INSB de acuerdo con el diseño mostrado en la
Figura 5, medida como una función de temperatura. La característica
altamente no lineal sugiere que la junta lateral ha sido
formada.
Haciendo referencia a las figuras 1 y 2, se
describirá a continuación una primera realización de la invención
que comprende un dispositivo de fuente de fotones individual y el
método de fabricación de la misma. El dispositivo 2 está basado en
un crecimiento epitaxial de capas semiconductoras sobre un único
substrato de cristal, y una sección transversal esquemática del
dispositivo propuesto después del crecimiento se muestra en la Fig.
1. La capa superior 4 e inferior 6 crecen de manera que tiene una
separación de banda mayor que la capa intermedia 8. Esto se
consigue mediante el crecimiento de las capas de diferente
composición, de manera que, por ejemplo, las capas superior e
inferior deben ser AlGaAs, y la capa intermedia GaAs, Otros
materiales adecuados incluyen, pero no se limitan a,
Hg_{1-x}Cd_{x}Te y InGaAs/InGaAsP.
El dispositivo 2 ilustrado en la figura 1
utiliza una estructura de pozo cuántico en la que la función de
onda de portador cae rápidamente a cero alejándose de la capa
intermedia. Los electrones (o huecos) de pozo cuántico forman una
lámina en 2D ocupando principalmente la onda estacionaria de energía
más baja en la dirección perpendicular al plano del pozo. Sin
embargo, la siguiente exposición no se limita a estructuras de pozo
cuántico y también es aplicable a portadores atrapados en una
junta heterogénea.
La capa superior 4 del dispositivo 2 es sometida
a adulteración p durante el crecimiento, con los aceptadores
situándose en una lámina delgada 10 (comúnmente conocidos como
adulteración \delta) que está lo suficientemente próximo al pozo
cuántico para asegurar que los portadores de carga son transferidos
en el pozo. El dispositivo es entonces biselado por ataque químico,
como se muestra en la Figura 2 de manera que parte de la capa con
adulteración \delta 10 es retirada. Esto deja sólo una parte 12
del pozo cuántico que está adulterado, como se muestra a la derecha
de la Figura 2. El ataque químico en húmedo se utiliza típicamente
para crear el biselado, de manera que se hace un pequeño daño
físico en el pozo cuántico. Sin embargo, el método de la presente
invención no se limita a ataque químico en húmedo y sería evidente
para los expertos en la técnica que se podría utilizar un proceso
alternativo para crear el biselado, por ejemplo moldeo con rayo de
iones, recubrimiento mecánicos o pulido
químico-mecánico.
En muchas circunstancias, el biselado por ataque
químico es atractivo dado que no pone áspero el material que crece,
confiando en un equipo relativamente simple, y puede ser fácil de
aplicar a una gama de materiales, que incluyen CdTe, InP, GaAs y
InGaN. El biselado por ataque químico se realiza descendiendo
gradualmente muestras en la solución de ataque químico, o
alternativamente cubriendo gradualmente muestras con solución de
ataque químico. Típicamente, el ángulo de biselado es extremadamente
pequeño (dentro del intervalo de 10^{-1} a 10^{-5} radianes)
pero pueden variar alternado las condiciones de ataque químico.
Diferentes velocidades de ataque químico de las distintas capas que
constituyen una muestra, o cambios en el régimen de ataque químico
cuando los constituyentes del ataque químico son consumidos, pueden
conducir a biselado no lineal.
El ángulo del bisel está dispuesto para ser lo
suficientemente pequeño para asegurar que existe una región grande
(muchas decenas de micrómetros) de pozo cuántico no adulterado
remanente. Finalmente un transductor interdigital (no mostrado)
está depositado en la superficie del lugar izquierdo alejado del
dispositivo, y una puerta de dos hojas 14 es depositada en la
superficie sobre la región no adulterada del pozo cuántico como se
indica en la Figura 2.
Para operar el dispositivo una onda acústica
superficial (SAW) 16 es excitada, utilizando el transductor
interdigital, que se propaga desde la zona izquierda a la zona
derecha del dispositivo 2 simultáneamente transportando la carga a
lo largo del pozo cuántico. En una forma del dispositivo, los
electrones y los huecos son típicamente excitados aplicando luz 18
a la estructura 2 (por ejemplo utilizando un láser) en el pozo
cuántico, y se llagan a confinar en los pozos potenciales laterales
móviles asociados con la SAW. En otra forma del dispositivo, el
lado izquierdo del dispositivo 20 posee adulteración de tipo n, por
ejemplo, utilizando implantación de ion después del biselado por
ataque químico. Se ha de observar que la implantación de ion se
podría realizar sobre un área localizada del dispositivo, a la
izquierda del transductor interdigital, o evitar daño al pozo
cuántico. En este caso, la SAW 16 sólo transporta electrones, pero
el funcionamiento total de ambas formas del dispositivo podrá ser
similar. En uso, la puerta de dos hojas 14 está cargada
negativamente de manera que sólo se permitiría que un electrón
atravesase en cada ciclo de SAW. Esta carga puede estar cargada para
compensar cualquier crecimiento de huecos que pudieran ocurrir en
la puerta de dos hojas 14. La adulteración de la placa de
adulteración \delta es elegida para ser lo suficientemente grande
que cuando la SAW 16 entra en el lado derecho del dispositivo es
rápidamente atenuada por los huecos, permitiendo de este modo que
electrón atrapado escape. El electrón se recombina para emitir un
único fotón 22. La adulteración p elevado del pozo cuántico en esta
región 12 del dispositivo asegura que el proceso de recombinación
radiativo es suficientemente rápido. Es importante darse cuenta de
que un tren de fotones individual es producido si \tau<<T,
en donde \tau es el tiempo de recombinación y T es el periodo de
SAW (típicamente ns). Esto proporcionará por tanto un tren
antiagrupado de fotones si el la adulteración del hueco es
suficientemente grande para atenuar el SAW suficientemente para
asegurar una superposición de función de onda de hueco grande, y
también para proporcionar un tiempo de recombinación rápido
(proporcionar al número de huecos). Sin embargo, el enfoque y
desenfoque de la SAW podría ser utilizado para variar la amplitud de
la SAW en diferentes partes del dispositivo. El ángulo del biselado
puede también ser utilizado para controla el proceso de
recombinación. Finalmente, los contactos ohmicos a tanto la región
n como p pueden ser requeridos para evitar el crecimiento de
carga.
\newpage
Haciendo ahora referencia a las figuras 3 y 4,
se describirá una segunda realización se la invención que comprende
un dispositivo de una fuente de fotones individual 2 alternativo al
descrito anteriormente y el método de fabricación del mismo. Para
evitar la repetición innecesaria, se ha dado a las características
iguales que han sido descritas conferencia a las figuras 1 y 2 los
mismos números de referencia.
El desarrollo de fuentes de fotones centradas es
de importancia científica y tecnológica fundamenta, y en esta
segunda realización de la presente invención los electrones
individuales son inyectados en la región de tipo p de la junta
p-i-n lateral. En esta realización,
la fuente de fotones individual 2 está accionada eléctricamente. El
dispositivo tiene ventas potenciales sobre las fuentes
convencionales, a saber, potencial para funcionar a frecuencias
relativamente altas, la capacidad para producir muchos trenes de
fotones paralelos, y la posibilidad de que fotones únicos sean
emitidos con una polarización conocida (las dos últimas son
propiedades altamente deseables con respecto a la criptografía
cuántica).
La fuente de fotones individual 2 de acuerdo con
la segunda realización comprende una configuración de estructura
heterogénea doble como se muestra en la Figura 3. El dispositivo
descrito a continuación está construido utilizando materiales
III-V o II-IV. Un solvente de
Schrödinger-Poisson autoconsistente se utilizó para
diseñar las capas de dispositivo de pozo cuántico HgCdTe, en base a
la estructura genérica mostrada en la Fig. 3. La capa superior 4
del dispositivo 2 es sometida a adulteración p 24 durante el
crecimiento utilizando adulteración de bloque o adulteración de
modulación. La capa inferior 6 del dispositivo 2 es sometida a
adulteración n durante el crecimiento, con los donantes situándose
en la lámina delgada 26 (comúnmente conocida como adulteración
\delta) que está suficientemente próximo al pozo cuántico para
asegurar que los portadores de carga sean transferidos al pozo. Los
niveles de adulteración p y n son elegidos cuidadosamente de manera
que el pozo cuántico es inicialmente de tipo p en todas partes. Un
diagrama esquemático del dispositivo después del biselado por
ataque químico se muestra en la Figura 4. Un extremo 30 del pozo
permanece con adulteración p, como en el estructura a medida que
crece, mientras que una región 32 del pozo se convierte en tipo n
en el mismo punto cerca de donde los agentes adulterantes p son
remitidos 35. En el mismo punto entre la adulteración n y p se
cancela, dejando sustancialmente la región intrínseca 34. Los
niveles de adulteración dentro del dispositivo y el ángulo
superficial del biselado por ataque químico debajo de la capa 4
proporcionan un potencial de que varía lentamente dentro del
dispositivo lo que asegura que los electrones únicos permanecen
atrapados en el mínimo potencial asociado con la SAW cuando son
transportados desde las regiones n a las p.
La Figura 5 muestra un diagrama esquemático de
las estructuras del dispositivo de InSb y HgCdTe. En este caso, el
pozo cuántico HgCdTe 8 tiene una composición diseñada para
proporcionar emisión en los IR-medios, aunque como
HgCdTe es un sistema encajado en enrejado esto podrá cambiar
fácilmente, por ejemplo para proporcionar un emisión a 1,55
\mum.
En las Figuras 6(a) y 6(c), se
representa el potencial de electrón, como la mínima energía de la
primera subbanda de electrón en el pozo cuántico, como una función
de la profundidad del ataque químico para los casos de InSb y
HgCdTe respectivamente. Estos gráficos ilustran que después del
biselado por ataque químico, el pozo cuántico contiene regiones
tanto de tipo n como de tipo p. En la Figura 6(b) la densidad
de carga de lámina dentro del pozo cuántico está representada en
función de la profundidad del ataque químico para la estructura
InSb. Esto confirma la formación de regiones de tipo n y de tipo p
después del biselado por ataque químico que, en este caso, están
separadas por una región intrínseca próxima.
En común con las realizaciones anteriores, el
biselado por ataque químico se utilizó para introducir biselados en
un rango de muestras de ensayo, aunque las técnicas de procesado
alternativas se pueden aplicar como se ha mencionado antes.
La Figura 7 muestra un diagrama esquemático del
equipo 40 utilizado para fabricar los dispositivos anteriormente
mencionados. Un motor eléctrico 42 es utilizado para subir y bajar
una barra 44, a través de una caja de cambios 46, en la que está
unida la muestra 50 va a ser atacada químicamente. La corriente
utilizada para accionado el motor 42 y la relación de engranajes 46
pueden variar utilizando un controlador 48, de manera que la barra
44 se puede bajar suavemente a velocidades comprendidas entre
aproximadamente 0,25 mm/minuto y aproximadamente 100 mm/minuto. El
régimen al que la barra desciende determina tanto la longitud del
biselado como, junto con la velocidad del ataque químico, la
profundidad del biselado. Típicamente se utilizan regímenes de
aproximadamente 3 mm/min.
El agente de ataque químico 52 está preparado en
una jarra 54 y se deja a temperatura ambiente durante 20 minutos
antes del ataque químico. Inmediatamente antes del ataque químico,
una capa de solvente 56 es pipeteada lentamente sobre el agente de
ataque químico 52. Esto evita el vapor del ataque químico y la
formación de meniscos a través de la muestra 50. El solvente 56 y
el agente de ataque químico 52 son elegidos de manera que no sean
miscibles, de manera que haya poca mezcla entre las capas. Para
ataque químico de InSb y HgCdTe, se utilizó etilenglicol o bromo
etilenglicol para el solvente y el agente de ataque químico
respectivamente.
La concertación de bromo determina la velocidad
de ataque químico, pero típicamente se utilizó concentraciones
comprendidas entre 1% y 10%, que proporcionan velocidades de ataque
químico de entre 0,1 \mum/minuto a
1 \mum/minuto.
1 \mum/minuto.
\newpage
La muestra que va a ser atacada químicamente se
monta en una lámina de vidrio 58, y se une a la barra 46. Para
empezar el ataque químico, la muestra 50 es entonces hecha descender
dentro de la jarra 56 hasta la interfaz solvente/agente de ataque
químico 60.
La Fig. 8 muestra un perfil de superficie en 2D
del dispositivo de ensayo de HgCdTe diseñado utilizando biselado de
ataque químico de bromo/etilenglicol. La profundidad de ataque
químico se determinó midiendo la altura de escalón entre una tira
del dispositivo que se marcó utilizando fotoresistente y la parte
más profunda del biselado, y fue de aproximadamente 4 \mum. La
longitud del biselado fue de aproximadamente 3 mm (nótese que la
imagen ha sido comprimida en la dirección del biselado de manera que
el biselado se pueda observar claramente). La rugosidad superficial
media de la superficie atacada químicamente midió 29 nm, que era
aproximadamente la misma que las superficies no atacadas
químicamente. Se utilizaron diferentes agentes de ataque químico y
solventes para diferentes tipos de materiales aunque la combinación
de bromo etilenglicol dio también buenos resultados cuando se
utilizó para InGaAs/InP.
La Figura 9 muestra una característica de
corriente voltaje desde un dispositivo fabricado utilizando las
técnicas de acuerdo con la presente invención. La oblea de InSb
creación sobre un substrato de GaAs, siguiendo el diseño mostrado
en la Figura 5, utilizando epitaxia de rayo molecular, y se fue
procesada utilizando el aparato de biselado por ataque químico
mostrado en la Figura 7. Una disposición de contactos ohmicos fue
depositada en la superficie del dispositivo después del ataque
químico y la Figura 9 muestra la característica I-V
medida a partir de un par de contactos ohmicos en el que uno es
llevado a contacto con la región p del pozo cuántico, y uno a la
región de tipo n del pozo. Los voltajes positivos corresponden al
caso en el que el contacto ohmico en el lado p era positivo
comparado con el contacto ohmico en el lado n, y este caso la
corriente inicialmente aumenta casi exponencialmente con el voltaje
aplicado. Por el contrario, cuando el voltaje era invertido la
corriente es mucho más pequeña y es relativamente independiente del
voltaje aplicado. La fuerte dependencia del flujo de corriente en
la polaridad del voltaje aplicado es consistente con el hecho de que
haya sido formada una junta lateral p-n.
La microscopía de láser también fue utilizada
para caracterizar la junta lateral en el dispositivo de pozo
cuántico de InSb anterior. Los escaneos de fotorespuesta de
resolución a escala micrométrica tomados con láseres visibles
(633nm) y infrarrojos medios (medio-IR) (1,4 \mum)
mostraron áreas de señal de alta amplitud que se sitúan entre los
contactos de tipo n y de tipo p, confirmando la existencia de la
junta lateral p-i-n. Cuando el
láser de IR medios se utilizó, la distribución espacial de la señal
de alta amplitud fue más pequeña en el caso en el que se utilizó
iluminación visible. Como los IR medios sólo pueden excitar
transistores dentro del pozo cuántico, esto sugiere que la junta
está situada en el pozo cuántico.
Las realizaciones anteriores de la invención han
sido descritas en térmicos de dispositivos de estructura
heterogénea doble y en particular fuentes de fotones individuales,
sin embargo, es evidente para los expertos en la técnica que el
método de la presente invención también es aplicable a la
fabricación de otros dispositivos por ejemplos láseres
semiconductores. El método también se adapta a la fabricación de
dispositivos de estructura heterogénea individual por ejemplo
dispositivos de junta p-n, por ejemplo diodos de
emisión de luz.
Claims (35)
1. Un método para fabricar un dispositivo
semiconductor que comprende las etapas de
(i) tomar una estructura semiconductora (2) que
tiene una pila formada por un pluralidad de capas de material
semiconductor (4, 6, 8) dispuestas en una serie de planos
sustancialmente paralelos, teniendo el material semiconductor
dentro una primera capa (4) un exceso de portadores de carga de una
primera polaridad en una primera concentración, y
(ii) retirar selectivamente el material
conductor de la primera capa (4) hasta una profundidad que varía a
lo largo de una primera dirección sustancialmente paralela a los
planos de las capas dentro de la estructura, de manera que se
proporciona una gradación de la concentración de portadores de carga
de primera polaridad dentro de una capa activa (8) a lo largo de la
primera dirección.
2. Un método de acuerdo con la reivindicación 1,
en el que la etapa de retirar selectivamente el material
semiconductor de la primera capa (4) comprende un proceso de
estrechamiento del espesor de la primera capa (4) a lo largo de la
primera dirección.
3. Un método de acuerdo con la reivindicación 1
ó 2, en el que las capas de material semiconductor (4, 6, 8) dentro
de la pila están dispuestas para formar al menos una estructura
heterogénea.
4. Un método de acuerdo con cualquier
reivindicación precedente, en el que la primera concentración y la
profundidad a la que el material semiconductor es selectivamente
retirado están dispuestas para cooperar de manera que la
concentración de portadores de carga de exceso de primera polaridad
dentro de la gradación aumenta desde un mínimo de sustancialmente
cero.
5. Un método de acuerdo con cualquier
reivindicación precedente, en el que la concentración de portadores
de carga de exceso de primera polaridad dentro de la gradación varía
sustancialmente de manera lineal desde el mínimo hasta un máximo a
lo largo de la primera dirección.
6. Un método de acuerdo con cualquier
reivindicación precedente, en que la etapa de tomar la estructura
semiconductora (2) comprende la etapa intermedia de impartir un
exceso de portadores de carga de primera polaridad en la primera
concentración al material semiconductor dentro de la primera capa
(4) de la pila.
7. Un método de acuerdo con la reivindicación 6,
en el que la etapa de impartir un exceso de portadores de carga de
primera polaridad comprende la etapa de introducir unas especies
adulterantes en la estructura semiconductora (2).
8. Un método de acuerdo con cualquier
reivindicación precedente, en el que el material semiconductor
dentro de la segunda capa (6) tiene un exceso de portadores de
carga de una segunda polaridad en una segunda concentración,
estando la primera y segunda concentraciones y la profundidad a la
cual el material semiconductor es selectivamente retirado de la
primera capa (4) dispuestas para cooperar de manera que la
concentración de exceso de portadores de carga que predomina dentro
de la capa activa (8) varía desde aquellas de la primera polaridad
a aquellas de la segunda polaridad a lo largo de la primera
dirección.
9. Un método de acuerdo con la reivindicación 8,
que comprende la etapa intermedia de impartir un exceso de
portadores de carga de segunda polaridad en la segunda concentración
al material semiconductor dentro de la segunda capa (6) de la
pila.
10. Un método de acuerdo con la reivindicación
9, en el que la etapa de impartir un exceso de portadores de carga
de segunda polaridad comprende la etapa de introducir unas especies
adulterantes en la estructura semiconductora (2).
11. Un método de acuerdo con cualquier de las
reivindicaciones 8-10, en el que la primera y
segunda concentraciones y la profundidad a la cual el material
semiconductor es selectivamente retirado de la primera capa (4)
están dispuestas para cooperar de manera que se proporciona dentro
de la capa activa (8) una región que no tiene sustancialmente
portadores de carga de exceso interpuestos a lo largo de la primera
dirección entre una región que tiene un predominio de portadores de
carga de exceso de primera polaridad y una región que tiene un
predominio de portadores de carga de exceso de segunda
polaridad.
12. Un método de acuerdo con la reivindicación
11, que comprende la formación de una estructura semiconductora (2)
en la que la capa activa (8) está dispuesta entre la primera y
segunda capas (4, 6) y la separación de banda de la capa activa (8)
está dispuesta para ser menor que la separación de banda de la
primera y segunda capas (4, 6).
13. Un método de acuerdo con cualquier
reivindicación precedente, en el que la capa activa (8) comprende un
material semiconductor sustancialmente intrínseco.
14. Un método de acuerdo con la reivindicación
12 ó 13, en el que la estructura semiconductora (2) comprende una
doble estructura heterogénea dispuesta en una configuración de pozo
cuántico.
15. Un método de acuerdo con cualquiera de las
reivindicaciones 2-14, en la que el proceso de
estrechamiento está dispuesto para impartir una superficie exterior
a la pila inclinada en un ángulo con los planos de las capas en la
misma.
16. Un método de acuerdo con la reivindicación
15, en el que el proceso de estrechamiento está dispuesto para
impartir una superficie exterior inclinada un ángulo de 10^{-1}
-10^{-5} radianes a los planos de la capas dentro de la pila.
17. Un método de acuerdo con cualquiera de las
reivindicaciones 2-16, en el que el proceso de
estrechamiento comprende al menos una de las siguientes técnicas:
recubrimiento mecánico, ablación con láser, biselado con plasma,
biselado de rayo de iones, pulido químico-mecánico,
y biselado químico.
18. Un método de acuerdo con la reivindicación
17, en el que el proceso de estrechamiento comprende biselado
químico con agente de ataque químico de bromo etilenglicol.
19. Un método de acuerdo con la reivindicación
18, en el que la concentración de bromo es de 1% - 10%.
20. Un método de acuerdo con la reivindicación
18 ó 19, que tiene una velocidad de ataque químico comprendida
entre 0,1 \mum/minuto y 1 \mum/minuto.
21. Un método de acuerdo con cualquier
reivindicación precedente que comprende la etapa adicional de unir
los medios de conexión a la estructura (2).
22. Un método de acuerdo con la reivindicación
21, en el que los medios de conexión comprenden al menos conexiones
eléctricas o conexiones ópticas.
23. Un dispositivo semiconductor de junta
lateral, que comprende una estructura heterogénea semiconductora
(2) que tiene una pila formada por una pluralidad de capas de
material semiconductor (4, 6, 8) dispuestas en una serie de planos
sustancialmente paralelos, teniendo una primera capa (4) en la misma
un espesor que disminuye a lo largo de una primera dirección
sustancialmente paralela a los planos de las capas, comprendiendo
dicha primera capa (4) un material semiconductor que tiene un exceso
de portadores de carga de una primera polaridad en una primera
concentración, en donde la primera concentración y el espesor de
estrechamiento están dispuestos para cooperar de manera que se
proporciona una gradación de concentración de portadores de carga
de primera polaridad dentro de una capa activa a lo largo de la
primera dirección.
24. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 23, en el que la primera
concentración y el espesor de estrechamiento están dispuestos para
cooperar de manera que la concentración de portadores de carga de
exceso de primera polaridad dentro de la gradación aumenta desde un
mínimo de sustancialmente cero.
25. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 24, en el que la
concentración de portadores de carga de exceso de primera polaridad
dentro de la gradación varía sustancialmente de forma lineal desde
el mínimo hasta un máximo a lo largo de la primera dirección.
26. Un dispositivo semiconductor de junta
lateral de acuerdo con cualquiera de las reivindicaciones
23-25, en el que el material semiconductor dentro
de la segunda capa (6) tiene un exceso de portadores de carga de
una segunda polaridad en una segunda concentración, estado la
primera y segunda concentraciones y el espesor de estrechamiento
dispuestos para cooperar de manera que la concentración de
portadores de carga de exceso que predomina dentro de la capa
activa (8) varía desde aquellas de la primera polaridad a aquellas
de la segunda polaridad a lo largo de la primera dirección.
27. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 26, en el que la primera y
la segunda concentraciones y el espesor de estrechamiento están
dispuestos para cooperar de manera que se proporciona dentro de la
capa activa (8) una región que no tiene sustancialmente exceso de
portadores interpuestos a lo largo de la primera dirección entre
una región que tiene un predominio de portadores de carga de exceso
de primera polaridad y una región que tiene un predominio de
portadores de carga de exceso de segunda polaridad.
28. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 27, que comprende una
estructura semiconductora (2) en la que la capa activa (8) está
dispuesta entre la primera y segunda capas (4, 6) y la separación
de banda de la capa activa (8) está dispuesta para ser menor que la
separación de banda de la primera y la segunda capas (4, 6).
29. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 28, en el que la capa
activa (8) comprende un material semiconductor sustancialmente
intrínseco.
30. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 28 ó 29, en el que la
estructura semiconductora (2) comprende una doble estructura
heterogénea dispuesta en una configuración de pozo cuántico.
31. Un dispositivo semiconductor de junta
lateral de acuerdo con cualquiera de las reivindicaciones
23-30, en el que el espesor de estrechamiento
imparte una superficie exterior a la pila inclinada en un ángulo con
los planos de las capas dentro de la misma.
32. Un dispositivo semiconductor de junta
lateral de acuerdo con la reivindicación 31, en el que la superficie
exterior está inclinada en un ángulo de
10^{-1}-10^{-5} radianes con los planos de las
capas dentro de la pila.
33. Un dispositivo semiconductor de junta
lateral de acuerdo con cualquiera de las reivindicaciones
23-32, que además comprende medios para crear una
onda acústica superficial (16) que viaja a lo largo de la primera
dirección de manera que, en uso, los portadores móviles son
transportados por la onda acústica superficial (16) a lo largo de
la primera dirección; y medios para controlar el transporte de
portador por la onda de manera que el número de portadores móviles
así transportados se puede controlar hasta una precisión de un único
portador.
34. Una fuente de fotones de acuerdo con la
reivindicación 33, cuando es directa o indirectamente dependiente
de cualquiera de las reivindicaciones 23-25, que
comprende, al menos, o medios eléctricos o medios ópticos para
introducir portadores móviles en el dispositivo.
35. Una fuente de fotones de acuerdo con la
reivindicación 33 ó 34 en la que los medios para controlar el
transporte de portadores comprende al menos una puerta de dos hojas
cargable (14) y un contacto de punto cuántico.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB0417738A GB2417126A (en) | 2004-08-09 | 2004-08-09 | Method for fabricating lateral semiconductor device |
| GB0417738 | 2004-08-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2328162T3 true ES2328162T3 (es) | 2009-11-10 |
Family
ID=32982774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES05767597T Expired - Lifetime ES2328162T3 (es) | 2004-08-09 | 2005-08-02 | Metodo para fabricar un dispositivo semiconductor lateral. |
Country Status (14)
| Country | Link |
|---|---|
| US (1) | US7589347B2 (es) |
| EP (1) | EP1776743B1 (es) |
| JP (1) | JP4794558B2 (es) |
| KR (1) | KR20070041780A (es) |
| CN (1) | CN100511884C (es) |
| AT (1) | ATE433216T1 (es) |
| CA (1) | CA2574591A1 (es) |
| DE (1) | DE602005014781D1 (es) |
| ES (1) | ES2328162T3 (es) |
| GB (2) | GB2417126A (es) |
| MY (1) | MY136199A (es) |
| NO (1) | NO20070626L (es) |
| TW (1) | TWI397228B (es) |
| WO (1) | WO2006016118A1 (es) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2417126A (en) * | 2004-08-09 | 2006-02-15 | Qinetiq Ltd | Method for fabricating lateral semiconductor device |
| US9396941B2 (en) * | 2010-09-17 | 2016-07-19 | The United States Of America, As Represented By The Secretary Of The Navy | Method for vertical and lateral control of III-N polarity |
| US8994123B2 (en) | 2011-08-22 | 2015-03-31 | Gold Standard Simulations Ltd. | Variation resistant metal-oxide-semiconductor field effect transistor (MOSFET) |
| US9373684B2 (en) | 2012-03-20 | 2016-06-21 | Semiwise Limited | Method of manufacturing variation resistant metal-oxide-semiconductor field effect transistor (MOSFET) |
| US9190485B2 (en) | 2012-07-28 | 2015-11-17 | Gold Standard Simulations Ltd. | Fluctuation resistant FDSOI transistor with implanted subchannel |
| US9263568B2 (en) | 2012-07-28 | 2016-02-16 | Semiwise Limited | Fluctuation resistant low access resistance fully depleted SOI transistor with improved channel thickness control and reduced access resistance |
| US9269804B2 (en) | 2012-07-28 | 2016-02-23 | Semiwise Limited | Gate recessed FDSOI transistor with sandwich of active and etch control layers |
| CN103078018A (zh) * | 2013-01-30 | 2013-05-01 | 武汉迪源光电科技有限公司 | 一种led外延结构 |
| SG11201507587QA (en) * | 2013-03-15 | 2015-10-29 | Rudolph Technologies Inc | Optical acoustic substrate assessment system and method |
| US9012276B2 (en) | 2013-07-05 | 2015-04-21 | Gold Standard Simulations Ltd. | Variation resistant MOSFETs with superior epitaxial properties |
| JP6103241B2 (ja) * | 2013-11-20 | 2017-03-29 | ソニー株式会社 | 発光素子 |
| CN104269739B (zh) * | 2014-10-20 | 2017-03-22 | 中国电子科技集团公司第四十四研究所 | 一种低成本大功率半导体基横模激光器芯片结构 |
| JP6283324B2 (ja) * | 2015-03-05 | 2018-02-21 | 旭化成エレクトロニクス株式会社 | 赤外線発光素子 |
| US11049939B2 (en) | 2015-08-03 | 2021-06-29 | Semiwise Limited | Reduced local threshold voltage variation MOSFET using multiple layers of epi for improved device operation |
| US10014373B2 (en) | 2015-10-08 | 2018-07-03 | International Business Machines Corporation | Fabrication of semiconductor junctions |
| DE102017101877B4 (de) | 2017-01-31 | 2022-02-03 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Einzelphotonenquelle, Verfahren zur Herstellung einer Einzelphotonenquelle und Methode zur kontrollierten Erzeugung von Photonen |
| US11373696B1 (en) | 2021-02-19 | 2022-06-28 | Nif/T, Llc | FFT-dram |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5004698A (en) * | 1985-12-05 | 1991-04-02 | Santa Barbara Research Center | Method of making photodetector with P layer covered by N layer |
| US4855255A (en) * | 1988-03-23 | 1989-08-08 | Massachusetts Institute Of Technology | Tapered laser or waveguide optoelectronic method |
| JPH07335550A (ja) * | 1994-06-14 | 1995-12-22 | Oki Electric Ind Co Ltd | 化合物半導体薄膜の横方向ｐ−ｉ−ｎ接合形成方法 |
| JP2865000B2 (ja) * | 1994-10-27 | 1999-03-08 | 日本電気株式会社 | 出力導波路集積半導体レーザとその製造方法 |
| JP2955986B2 (ja) * | 1996-05-22 | 1999-10-04 | 日本電気株式会社 | 半導体光変調器及びその製造方法 |
| US6052397A (en) * | 1997-12-05 | 2000-04-18 | Sdl, Inc. | Laser diode device having a substantially circular light output beam and a method of forming a tapered section in a semiconductor device to provide for a reproducible mode profile of the output beam |
| SE9802909L (sv) * | 1998-08-31 | 1999-10-13 | Abb Research Ltd | Metod för framställning av en pn-övergång för en halvledaranordning av SiC samt en halvledaranordning av SiC med pn-övergång |
| GB2354368B (en) * | 1999-09-14 | 2001-12-05 | Toshiba Res Europ Ltd | A photon source |
| DE10039433B4 (de) * | 2000-08-11 | 2017-10-26 | Osram Opto Semiconductors Gmbh | Halbleiterchip für die Optoelektronik |
| US7132676B2 (en) * | 2001-05-15 | 2006-11-07 | Kabushiki Kaisha Toshiba | Photon source and a method of operating a photon source |
| US6831309B2 (en) * | 2002-12-18 | 2004-12-14 | Agilent Technologies, Inc. | Unipolar photodiode having a schottky junction contact |
| GB2417126A (en) * | 2004-08-09 | 2006-02-15 | Qinetiq Ltd | Method for fabricating lateral semiconductor device |
-
2004
- 2004-08-09 GB GB0417738A patent/GB2417126A/en not_active Withdrawn
-
2005
- 2005-08-02 DE DE602005014781T patent/DE602005014781D1/de not_active Expired - Lifetime
- 2005-08-02 ES ES05767597T patent/ES2328162T3/es not_active Expired - Lifetime
- 2005-08-02 US US11/632,934 patent/US7589347B2/en not_active Expired - Fee Related
- 2005-08-02 CN CNB2005800269623A patent/CN100511884C/zh not_active Expired - Fee Related
- 2005-08-02 GB GB0515863A patent/GB2417133B/en not_active Expired - Fee Related
- 2005-08-02 JP JP2007525336A patent/JP4794558B2/ja not_active Expired - Fee Related
- 2005-08-02 AT AT05767597T patent/ATE433216T1/de not_active IP Right Cessation
- 2005-08-02 KR KR1020077005461A patent/KR20070041780A/ko not_active Withdrawn
- 2005-08-02 CA CA002574591A patent/CA2574591A1/en not_active Abandoned
- 2005-08-02 EP EP05767597A patent/EP1776743B1/en not_active Expired - Lifetime
- 2005-08-02 WO PCT/GB2005/003021 patent/WO2006016118A1/en not_active Ceased
- 2005-08-03 TW TW094126330A patent/TWI397228B/zh not_active IP Right Cessation
- 2005-08-04 MY MYPI20053635A patent/MY136199A/en unknown
-
2007
- 2007-02-02 NO NO20070626A patent/NO20070626L/no not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| GB2417133B (en) | 2006-08-23 |
| US7589347B2 (en) | 2009-09-15 |
| GB2417133A (en) | 2006-02-15 |
| NO20070626L (no) | 2007-05-09 |
| CA2574591A1 (en) | 2006-02-16 |
| TWI397228B (zh) | 2013-05-21 |
| CN101002370A (zh) | 2007-07-18 |
| JP2008509570A (ja) | 2008-03-27 |
| KR20070041780A (ko) | 2007-04-19 |
| GB0515863D0 (en) | 2005-09-07 |
| EP1776743B1 (en) | 2009-06-03 |
| EP1776743A1 (en) | 2007-04-25 |
| DE602005014781D1 (de) | 2009-07-16 |
| CN100511884C (zh) | 2009-07-08 |
| GB2417126A (en) | 2006-02-15 |
| JP4794558B2 (ja) | 2011-10-19 |
| US20080087876A1 (en) | 2008-04-17 |
| GB0417738D0 (en) | 2004-09-08 |
| MY136199A (en) | 2008-08-29 |
| TW200625742A (en) | 2006-07-16 |
| WO2006016118A1 (en) | 2006-02-16 |
| ATE433216T1 (de) | 2009-06-15 |
| HK1107727A1 (zh) | 2008-04-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2328162T3 (es) | Metodo para fabricar un dispositivo semiconductor lateral. | |
| Joyce et al. | Electron mobilities approaching bulk limits in “surface-free” GaAs nanowires | |
| US7501666B2 (en) | Method for forming p-type semiconductor region, and semiconductor element | |
| TWI398061B (zh) | Semiconductor device | |
| US20130075852A1 (en) | Highly-Depleted Laser Doped Semiconductor Volume | |
| US20090166674A1 (en) | Ultraviolet light receiving element | |
| US11152210B2 (en) | Semiconductor crystal substrate, infrared detector, and method for producing semiconductor crystal substrate | |
| US20120001681A1 (en) | Light emitting device with encapsulated reach-through region | |
| US20220190549A1 (en) | Semiconductor optical signal amplifier | |
| Fukaya et al. | Depth distribution of defects in SiC PiN diodes formed using ion implantation or epitaxial growth | |
| JPH05173199A (ja) | 非線形光学装置 | |
| US20140027808A1 (en) | Lateral carrier injection infrared light emitting diode structure, method and applications | |
| US20100065811A1 (en) | SINGLE PHOTON SOURCE WITH AllnN CURRENT INJECTION LAYER | |
| Zawawi et al. | Design and fabrication of low power GaAs/AlAs resonant tunneling diodes | |
| JP2004146498A (ja) | 半導体発光装置 | |
| Shmagin et al. | Effect of space charge region width on er-related luminescence in reverse biased Si: Er-based light emitting diodes | |
| Devkota | A Study of GaAs1-xSbx Axial Configured Nanowires Based Schottky and Pin Ensemble Near-Infrared Photodetectors | |
| Mazurenko et al. | Enhancement of luminescence intensity induced by 1.06 µm excitation in InAs/GaAs quantum dots | |
| Jamal-Eddine | High efficiency tunnel junctions for use in tunnel junction-enabled III-Nitride optoelectronics | |
| Da Cunha et al. | Longitudinal transport in Ga1-xAlxAs pn junctions incorporating GaAs quantum wells: Hot-electron light emitters | |
| Xu et al. | Tensile-strained, heavily n-doped germanium-on-insulator for light emitting devices on silicon | |
| HK1107727B (en) | Method for fabricating lateral semiconductor device | |
| Priante | Study of ultraviolet AlGaN nanowires light-emitting diodes | |
| Matoussi et al. | Electron beam-induced current investigation of GaN Schottky diode | |
| JP2002344013A (ja) | 半導体発光装置 |