ES2395644T3 - Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica - Google Patents

Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica Download PDF

Info

Publication number
ES2395644T3
ES2395644T3 ES09801478T ES09801478T ES2395644T3 ES 2395644 T3 ES2395644 T3 ES 2395644T3 ES 09801478 T ES09801478 T ES 09801478T ES 09801478 T ES09801478 T ES 09801478T ES 2395644 T3 ES2395644 T3 ES 2395644T3
Authority
ES
Spain
Prior art keywords
integrated circuit
proton
mask
thickness
energy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES09801478T
Other languages
English (en)
Inventor
Florent Miller
Cécile WEULERSSE
Antonin Bougerol
Thierry Carriere
Patrick Heins
Samuel Hazo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Group SAS
Original Assignee
European Aeronautic Defence and Space Company EADS France
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by European Aeronautic Defence and Space Company EADS France filed Critical European Aeronautic Defence and Space Company EADS France
Application granted granted Critical
Publication of ES2395644T3 publication Critical patent/ES2395644T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/001Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing
    • G01R31/002Measuring interference from external sources to, or emission from, the device under test, e.g. EMC, EMI, EMP or ESD testing where the device under test is an electronic circuit
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836Fault-finding or characterising
    • G01R31/2849Environmental or reliability testing, e.g. burn-in or validation tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Dispositivo (1) de prueba de circuito integrado (2) que comprende, - una pletina (3) que recibe al circuito integrado y que comprende componentes (4, 5) que permiten su alimentacióneléctrica y la medición de su funcionamiento durante la prueba, - un dispositivo de irradiación (6) para someter el circuito (2) a un bombardeo de protones (7),caracterizado porque comprende una máscara (8) de espesor variable interpuesta entre una región de acceso (9)del bombardeo sobre el circuito integrado (2) y una zona implantada (10) del circuito integrado (2).

Description

Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica
La presente invención concierne a un dispositivo de prueba de un circuito integrado y a su procedimiento de puestaen práctica. Ésta se refiere a un dispositivo que permite definir la sensibilidad de un componente electrónico a la ionización primaria de los protones. La invención tiene por objetivo liberarse de una parte de los problemas ligados al control de la energía de los protones.
En el estado de la técnica, se sabe que en los entornos radioactivos naturales espaciales, atmosféricos, y a nivel del suelo, existe una cierta cantidad de protones. Los protones son partículas que pueden interactuar con el material constitutivo de los componentes electrónicos. Esta interacción de los protones con el material constitutivo de los componentes electrónicos puede provocar fallos, denominados acontecimientos singulares si éstos son producidos por el paso de una partícula única.
La interacción de los protones con el material constitutivo de los componentes electrónicos se hace según dos mecanismos, cuya peligrosidad es función del nivel de energía de la partícula.
En la técnica anterior se conoce la publicación específica DUZELLIER S ET AL: « Heavy Ton / Proton Test Results on High Integrated Memories » RADIATION EFFECTS DATA WORKSHOP, 1993, IEEE SNOWBIRD, UT, USA, 21 de julio de 1993, NEW TORK, NY, USA, IEEE, 1º de enero de 1993, páginas 36-42, XP010122967 ISBN: 978-07803-1906-6.
En la técnica anterior se conoce igualmente la publicación científica SAKAE TAKEJI ET AL: « Conformal irradiation by proton beam scanning and multilayer energy filter » REVIEW OF SCIENTIFIC INSTRUMENTS, AIP, MELVILLE, NY, US, vol. 74, nº 3, 1º de marzo de 2003, páginas 1292-1295, XP012040542, ISSN: 0034-6748.
Un primer mecanismo constituye una interacción nuclear, ilustrado en la figura 1a. Durante una interacción nuclear, un protón presenta una cierta probabilidad de interactuar con un núcleo de un átomo objetivo, provocando así una emisión de partículas secundarias. La probabilidad de interacción entre el núcleo y el protón es relativamente pequeña, sin embargo la ionización debida a la emisión de las partículas secundarias puede provocar acontecimientos singulares.
Un segundo mecanismo ilustrado en la figura 1b constituye una interacción culombiana. En este caso, el protón es una partícula cargada que puede provocar por interacción culombiana la ionización de los átomos objetivos. Este mecanismo se produce para cada paso de un protón por el interior del material constitutivo de los componentes electrónicos, sin embargo, la cantidad de cargas generadas por unidad de longitud (poder de parada electrónica) es relativamente pequeña y solamente llega a su máximo para una energía próxima a 0,055 MeV, para el silicio, como muestra la figura 2. Esta posición para la cual el poder de parada electrónica es máximo es denominada por el especialista en la materia pico de Bragg. El valor en energía del pico de Bragg de la interacción de un protón con el material varía según el material semiconductor objetivo. En lo que sigue de la descripción se utilizarán valores en energía y en poder de parada electrónica característicos de la interacción de un protón con el silicio, pero la invención es aplicable a todos los otros materiales semiconductores, en la medida en que pueda obtenerse el tipo de curva tal como la representada en la figura 2 por un software conocido y disponible: SRIM (wwww.srim.org).
Así pues, la figura 2 es una curva que representa el poder de parada electrónica de un protón en silicio. Esta curva traduce la pérdida de energía por unidad de longitud por interacción culombiana de un protón en el silicio. A tal efecto, se observará que el máximo de la curva se sitúa alrededor de 0,055 MeV para un poder de parada electrónica correspondiente a 0,538 MeV/cm2/mg. Esta curva muestra igualmente que el valor del poder de parada electrónica del protón disminuye rápidamente cuando al energía del protón aumenta.
Hasta tecnologías relativamente recientes, dicho de otro modo, gravadas con una resolución superior a 130 nm, el único mecanismo de interacción de un protón con el silicio que provoca un fallo, es la interacción nuclear. Sin embargo, estudios recientes, conducidos en simulación pero igualmente experimentales, han demostrado que el mecanismo de ionización directa de los protones podía provocar acontecimientos singulares en los componentes más integrados como muestran los resultados experimentales que se han obtenido sobre una tecnología de memoria SRAM de IBM de 65 nm SOI (Silicon On Insulator). La tecnología del silicio sobre aislante (SOI) hace referencia a la utilización de capas de silicio-aislante en lugar de los clásicos substratos de silicio en la fabricación de los semiconductores, a fin de mejorar sus prestaciones.
El impacto estimado de la tasa de fallos de estos componentes es importante, en particular para los componentes electrónicos del ámbito espacial donde el entorno de protones es importante, pero igualmente a nivel atmosférico. Otro aspecto de esta problemática concierne al efecto del blindaje de las estructuras. En efecto, los protones pierden una parte de su energía antes de interactuar con el componente. El espectro del protón visto por el componente puede ser muy diferente del espectro nominal. Según el espesor y el tipo de los materiales atravesados antes de llegar a la zona sensible del componente electrónico, los protones que crean fallos por ionización directa pueden provenir de gamas de energía iniciales muy diferentes.
La figura 3 es una representación esquemática de la influencia del recorrido de un protón en el aluminio en función de su energía. Para un protón que recorre 10 mm de aluminio y 1 mm de silicio, esto induce interacciones de tipo ionización directa, potencialmente peligrosas, en una zona sensible, si el protón tiene una energía inicial de 50 MeV. Si el protón tiene una energía inferior, éste quedará detenido en el interior del material. Si su energía es superior a 50 MeV, su ionización directa será pequeña. Dicho de otro modo, un protón que solamente atraviesa 2 mm de aluminio será considerado como peligroso si su energía es de aproximadamente 24 MeV.
Para poder cuantificar el número de fallos esperados para un entorno de protón dado, es importante disponer de un medio para caracterizar la sensibilidad de las tecnologías avanzadas frente a la ionización directa de los protones. Sin embargo, la caracterización de la sensibilidad de los componentes electrónicos frente a la ionización directa de los protones es difícil porque la gama de energías puesta en juego para este fenómeno es difícil de poner en práctica experimentalmente.
En efecto, para poner en evidencia el problema de ionización directa de los protones, hay que poder controlar de modo suficientemente fino la energía para que el protón tenga una energía próxima a 0,055 MeV (para silicio, el valor sería diferente para otro material semiconductor) cuando éste llegue a la zona de sensibilidad del componente. Por zona de sensibilidad del componente se entiende una zona en la cual cargas depositadas son recogidas eficazmente y contribuirán a la activación de un fallo del componente.
Este fenómeno de ionización directa de los protones es tanto más difícil de estudiar cuanto que las capas de metalización, la carcasa y las capas de aire entre el componente y la fuente de los protones, provoquen una modificación de la energía del protón.
La figura 4 representa una curva del recorrido de un protón en el interior de una capa de aluminio en función de su energía. Para un protón incidente de 1 MeV, una capa de aluminio de 8 !m provoca una disminución de energía del protón de 0,8 MeV. Así, sin conocimiento completo de las diferentes capas, dicho de otro modo, de su composición y su espesor, que separan un haz de protones incidentes de la zona de sensibilidad del componente, es difícil ajustar la energía del protón para maximizar la ionización.
La invención resuelve entonces este problema proponiendo un dispositivo de prueba de circuito integrado que permite evaluar la sensibilidad de un componente frente a la ionización primaria de los protones, liberándose de los problemas ligados a la elección de la energía incidente.
En la invención, para resolver este problema, para estar seguro de que una cantidad significativa de protones con una energía de 0,055 MeV (posición en energía del pico de Bragg para el silicio) llega a la zona sensible del componente, se interpone entre este último y un dispositivo de bombardeo una máscara cuyo espesor no es uniforme. En lugares donde ésta es más fina, protones de bajas energías de la radiación incidente golpean con efecto significativo el componente. En lugares donde este espesor es mayor, solo protones de mayor energía golpean el componente con un efecto significativo.
Esta máscara es exterior al componente electrónico, o está constituida por el substrato del componente electrónico.
Así pues, la invención tiene por objeto un dispositivo de prueba de circuito integrado, que comprende,
-
una pletina que recibe el circuito integrado y que comprende componentes que permiten su alimentación eléctrica y la medición de su funcionamiento durante la prueba,
-
un dispositivo de irradiación para someter el circuito a un bombardeo de protones,
caracterizada porque comprende una máscara de espesor variable interpuesta entre una región de acceso del bombardeo sobre el circuito integrado y una zona implantada del circuito integrado.
La invención comprende además, una de las características siguientes:
-
la máscara es una máscara de forma biselada con un bisel según una o dos dimensiones;
-
la máscara biselada comprende localmente al menos un espesor y o una naturaleza para los cuales la energía residual de un protón a nivel de la zona de sensibilidad, después de haber atravesado este espesor local, es próxima a la posición en energía del pico de Bragg para la interacción del protón con el material semiconductor del circuito integrado;
-
la máscara biselada comprende en un lugar un espesor para el cual la energía residual de un protón a nivel de la zona de sensibilidad es superior a la posición en energía del pico de Bragg para la interacción del protón con el material semiconductor del circuito integrado y en otro lugar un espesor para el cual la energía de un protón incidente es totalmente absorbida;
-
la máscara está formada a partir de una pieza que hay que añadir al circuito integrado, o en un cuerpo del substrato del propio circuito integrado;
-
el circuito integrado es colocado sobre la pletina por una cara delantera correspondiente a la zona implantada, y con una cara trasera correspondiente al substrato, opuesta a la zona implantada, enfrente del bombardeo;
-
el dispositivo de irradiación comprende un acelerador de protones.
Ésta concierne igualmente a un procedimiento de prueba de un circuito integrado que comprende las operaciones siguientes:
-
se coloca el circuito integrado que hay que probar sobre una pletina de prueba de manera que le alimente eléctricamente y que le haga funcionar,
-
se somete el circuito integrado que hay que probar a un bombardeo de protones durante la prueba,
-
se interpone una máscara de espesor variable entre una región de acceso del bombardeo sobre el circuito integrado y una zona implantada del circuito integrado,
-
se mide el funcionamiento del circuito integrado durante la prueba. La invención comprende además una cualquiera de las operaciones siguientes:
-
se levanta una cartografía de zona de sensibilidad del circuito integrado que hay que probar con la ayuda de una instalación de inyección de faltas localizadas,
-
produciendo esta cartografía una correspondencia entre direcciones lógicas en el circuito integrado y direcciones geográficas en este circuito integrado,
-
se identifican, por la medición del funcionamiento del circuito integrado durante la prueba de bombardeo, las direcciones lógicas que son objeto de un fallo de funcionamiento correspondiente a este bombardeo,
-
se deduce con la ayuda de la cartografía el emplazamiento geográfico del fallo de funcionamiento correspondiente a este bombardeo,
-
se mide el espesor de la máscara en el emplazamiento geográfico del fallo de funcionamiento correspondiente a este bombardeo,
-
se deduce el espesor que ha dado lugar al fallo de funcionamiento, por tanto la caracterización de la sensibilidad a
la ionización directa de los protones. La invención se comprenderá mejor con la lectura de la descripción que sigue y con el examen de las figuras que la acompañan. Éstas se presentan solamente a título ilustrativo, pero en modo alguno limitativo de la invención. Las figuras muestran:
Figura 1a-b: una representación esquemática de los mecanismos de interacción de protón en el interior del silicio (ya descrita);
Figura 2: una curva que representa el poder de parada electrónica de un protón en el interior del silicio (ya descrita); Figura 3: una representación esquemática de la influencia del recorrido de un protón en el interior del aluminio en función de su energía (ya descrita);
Figura 4: una curva que representa el recorrido de un protón en el interior del aluminio en función de su energía (ya descrita); Figura 5: una representación esquemática del dispositivo de prueba de acuerdo con la invención;
Figura 6a-b: una representación esquemática del tipo de máscara de acuerdo con la invención; Figura 7: una representación esquemática de los medios de adelgazamiento mecánico de una máscara o de un substrato de acuerdo con la invención;
Figura 8: una representación esquemática de la máscara de acuerdo con la invención;
Figura 9: una cartografía láser que hace aparecer la correspondencia entre posición física y dirección lógica para los bits de una memoria SRAM. Figura 10: un diagrama funcional del procedimiento de acuerdo con la invención. La figura 5 es una representación esquemática del dispositivo 1 de prueba de un circuito integrado 2 de acuerdo con
la invención. Este circuito integrado 2, groseramente agrandado, es un componente electrónico montado sobre una pletina 3 para ser sometido a un conjunto de pruebas de fiabilidad. Esta pletina 3 comprende circuitos 4 para alimentar y hacer funcionar el circuito integrado 2. La pletina 3 comprende además circuitos 5 para medir el funcionamiento del circuito integrado 2 durante la prueba.
Para efectuar la prueba, el dispositivo 1 comprende un dispositivo de irradiación 6 para someter el circuito 2 a un bombardeo de protones 7.
Sin embargo, con el dispositivo de irradiación radiante 6 es difícil poner en evidencia el fenómeno de ionización directa de los protones 7. Con el bombardeo de protones 7 efectuado sobre el circuito 2, es necesario poder controlar de modo suficientemente fino la energía emitida, para que el protón 7 tenga una energía próxima a la posición en energía del pico de Bragg (0,055 MeV para el silicio) cuando éste llegue a la zona de sensibilidad 11 del componente. En efecto, el máximo de poder de parada electrónica de un protón 7 en el interior del silicio está situado alrededor de 0,055 MeV.
Para resolver este problema, la invención se propone añadir una mascara 8 de espesor variable, interpuesta entre una región de acceso del bombardeo sobre el circuito 2 y una zona implantada 10 del circuito 2. El circuito 2 es colocado sobre la pletina 3 por una cara delantera correspondiente a la zona implantada 10, y con una cara trasera 9 correspondiente al substrato 12, opuesta a la zona implantada, enfrente del bombardeo. Esta zona implantada 10 es la zona funcional del circuito 2, ésta por tanto es una zona sensible.
Para realizar las pruebas, la carcasa del circuito 2 está preferentemente abierta en la cara trasera 9, es decir la cara opuesta a las zonas de sensibilidad 11, a fin de que los protones solamente tengan que atravesar el substrato y no capas de metalización de naturaleza desconocida.
El circuito 2 puede comprender, en el interior de una carcasa, un substrato 12 de material semiconductor, por ejemplo de silicio de tipo n o p, en el cual está implantado un cajón 10 de tipo n para los substratos de tipo p, o viceversa. El substrato 12 comprende al menos una región de difusión 13 en el substrato 12 de tipo p cuando el substrato 12 es de tipo n y viceversa. Como el substrato 12, el cajón puede comprender regiones de difusión 14 de tipo n o p en función de la naturaleza del cajón. Tales disposiciones conducen a la creación de diodos y/o de transistores y/o de tiristores muy sensibles a los efectos de ionización y que definen las zonas de sensibilidad 11 del componente frente a estos efectos.
En este caso, la invención se ilustra para componentes en tecnología Silicio, pero es perfectamente posible aplicarla para otros materiales semiconductores SiC, GaN, …
En la invención, la máscara 8 es de forma biselada con un bisel según una o dos dimensiones, como muestran respectivamente las figuras 6a y 6b. En este caso, la máscara está mostrada como sobreañadida.
En un modo preferido de realización de la invención, el substrato 12 del material semiconductor es adelgazado para formar la máscara 8. En este caso, la máscara resulta de la disminución local del espesor del substrato. El adelgazamiento puede ser realizado mecánicamente. Este adelgazamiento es efectuado en diagonal, de modo que sobre la superficie del circuito 2, el espesor residual del substrato varía. Este adelgazamiento mecánico no debe ser destructor del circuito 2 para permitirle permanecer funcional para la misma gama de tensiones, frecuencias, temperaturas que antes de su adelgazamiento.
La figura 7 muestra que la máscara 8 es formada por intermedio de una herramienta 15, por ejemplo una herramienta de moldeo, en una pieza que hay que añadir sobre el circuito integrado 2, o en un cuerpo del substrato 12 del propio circuito integrado 2. Para esto, la máscara 8 o el cuerpo del substrato 12 son mantenidos sobre una pendiente 16 por calzos 17, 18 durante el moldeo. La pendiente 16 del bisel es tanto mayor cuanto menor sea el tamaño del circuito integrado 2 que hay que probar. El objetivo es obtener una variación de espesor correspondiente al espectro energético de los bombardeos protónicos que hay que calificar. A una energía E debe corresponder un espesor grande M (para dejar pasar o producir solamente protones cuya energía sea próxima a la posición en energía del pico de Bragg) mientras que a una energía más pequeña e debe corresponder un espesor más pequeño m con el mismo objetivo. En la dimensión del componente, el espesor debe pasar de M a m.
La figura 8 muestra una pieza de este tipo que después del adelgazamiento hay que añadir al circuito 2 probado.
Una medición del espesor del material semiconductor es realizada analizando, por ejemplo, la reflexión para una longitud de onda dónde el material semiconductor no absorbe, o absorbe poco, el haz láser de la cara delantera y de la cara trasera, en diferentes puntos del circuito 2. Pueden ponerse en práctica igualmente otros métodos, como la medición óptica del espesor del componente observando su canto, o la medición mecánica.
Cuando protones impactan sobre el circuito 2 a consecuencia de un bombardeo, estos atraviesan, según los puntos de entrada sobre la superficie de la máscara o del substrato biselado, espesores de silicio diferentes.
En un ejemplo de realización de la invención, si se considera un protón incidente con una energía de 5 MeV y una máscara 8 o substrato 12, con un espesor residual H3 equivalente a 100 !m en un borde 19 y un espesor H1 igual a 250 !m en un borde opuesto 20, entonces el protón 7 incidente atraviesa solamente el silicio hasta la zona de sensibilidad 11. Cuando un protón 7 impacta sobre el borde 19, la energía residual en la zona de sensibilidad 11 es
de aproximadamente 3 MeV. Cuando un protón 7 impacta sobre el borde 20, la energía del protón es absorba entonces en el silicio, antes de llegar a las zonas de sensibilidad 11.
En la medida en que el adelgazamiento del silicio es efectuado en bisel, la máscara o el substrato biselado comprenden localmente al menos un espesor y o una naturaleza (Aluminio, Hierro, …) para los cuales la energía residual de un protón 7, para una energía incidente de 5 MeV, por ejemplo, después de haber atravesado este espesor local, es próxima a la posición en energía del pico de Bragg, o sea 0,055 MeV.
La máscara 8 o el substrato biselado comprenden en un lugar un espesor para el cual la energía residual de un protón 7 es superior a 0,055 MeV y en otro lugar, un espesor para el cual la energía de un protón 7 incidente es totalmente absorbida. Es decir, que el recorrido del protón incidente debe estar comprendido entre el espesor del borde 19 más fino y el espesor del borde 20 más grueso del substrato.
El dispositivo de irradiación 6 comprende preferentemente un acelerador de protones 7. Las pruebas efectuadas con el dispositivo 6 sobre el circuito 2 ponen en evidencia, para ciertos impactos de protones, fallos de funcionamiento debidos a la ionización primaria de los protones. Para otros impactos de protones, estos son fallos de funcionamiento debidos a la interacción nuclear protón sobre silicio.
Para diferenciar estos dos tipos de interacciones, es necesario verificar la ocurrencia de los acontecimientos. Por ejemplo, en el caso de una zona de memoria, células para las cuales el espesor residual de silicio es tal que la energía de los protones 7 después del paso a través del silicio se sitúa en el ámbito preferente de la ionización primaria, tienen una ocurrencia de acontecimientos mucho más importante que las otras células.
Tras haber atravesado la máscara, los protones tienen que experimentar una ligera desviación. Así, en un modo preferido de realización de la invención, la máscara se sitúa muy próxima al componente electrónico (lo que es ya el caso cuando la mascara está constituida por el substrato del componente electrónico).
Para validar los resultados de la prueba y estimar la energía real de los protones 7 para cada bit identificado en error, la correspondencia entre las direcciones lógicas de los bits en errores, en una memoria del componente, y la posición física sobre la superficie del circuito es necesaria y puede ser determinada con la ayuda de una herramienta de inyección de faltas, especialmente con la ayuda de un láser. Así, se efectúa previamente una cartografía láser (véase la figura 9) de las zonas de sensibilidad 11 del circuito 2, ésta permite revelar las zonas de sensibilidad 11 a una inyección de cargas de cada bit del componente. La posición física sobre la superficie del circuito es identificada y puede ser correlacionada con una medición del espesor residual de silicio. Así pues, por esta cartografía láser, es posible llegar para cada error observado bajo un haz de protones a la energía del protón que provoca el fallo. Esto permite identificar la proporción de acontecimientos activados por ionización primaria de los protones. Esta metodología de correspondencia lógica/física y de correlación con un espesor puede ser aplicada a cualquier estructura de células lógicas regular como las memorias y los FPGA. El ejemplo dado en la figura 9 es aplicado a una memoria SRAM, pero no limita en nada la utilización del método a otros componentes.
Pueden ponerse en práctica otros métodos para determinar la correspondencia lógica/física, como especialmente la utilización de la metodología de inyección de faltas con la ayuda de partículas (iones pesados, protones) utilizando microhaces, o delimitando zonas de interés con un blindaje o todavía la utilización de ondas electromagnéticas para inyectar faltas o todavía utilizando directamente datos obtenidos del fabricante de componentes.
La figura 10 es un ejemplo de un diagrama funcional del procedimiento de acuerdo con la invención. Un modo operatorio organiza la sucesión de estas operaciones según el modo siguiente. Este diagrama muestra la operación preliminar 21 en la cual se coloca el circuito integrado 2 que hay que probar sobre una pletina 3 de prueba. El circuito es colocado sobre la pletina con una mascara 8 o un substrato 12 que previamente haya experimentado un adelgazamiento. Esta máscara 8 o substrato 12 de espesor variable quedan interpuestos entre una región de acceso del bombardeo sobre el circuito integrado 2 y una zona implantada del circuito integrado 2. Cuando el circuito integrado 2 está colocado sobre la pletina 3, entonces se puede efectuar la operación 22.
Durante la operación 22, se alimenta y se hace funcionar el circuito integrado 2 con la ayuda de la pletina 3 para diversas tensiones y eventualmente temperaturas y frecuencias. Cuando el circuito integrado 2 no está en función, entonces se puede efectuar la operación 23, si no se puede efectuar una operación 24.
Durante la operación 23, se rechaza el circuito 2 por fallos de funcionamiento y después se reitera la operación 21 con un nuevo circuito 2.
Durante la operación 24, se mide el funcionamiento del circuito integrado 2 durante la prueba.
Durante la operación 25, el fabricante del componente ha facilitado los datos de correspondencia entre la posición espacial de las zonas de sensibilidad 11 y su posición lógica, o se levanta con la ayuda de un medio de inyección de faltas una cartografía de zona de sensibilidad 11 del circuito integrado que hay que probar. El láser puede ser un medio de inyección de falta, pero no es el único medio de obtenerlo. Esta cartografía produce una correspondencia entre direcciones lógicas en el circuito integrado, por ejemplo I, c, para una intersección entre una línea y una columna de la memoria del componente, y direcciones geográficas x, y del lugar en la superficie del circuito
integrado donde ha golpeado el medio de inyección de faltas que han provocado el fallo de funcionamiento de esta célula I, c. Esta correspondencia es utilizada a continuación para saber dónde (en el lugar x, y) los protones han golpeado con efecto sensible el componente (en la dirección lógica I, c). Este lugar x, y está a su vez en relación con un espesor de la máscara.
5 Durante la operación 26, se somete el circuito 2 que hay que probar a un bombardeo de protones durante la prueba. Por la medición del funcionamiento del circuito integrado durante la prueba de bombardeo, se identifica la parte funcional de este circuito integrado que es objeto de un fallo de funcionamiento correspondiente a este bombardeo, se deduce con la ayuda de la cartografía una dirección geográfica del lugar geográfico del fallo de funcionamiento correspondiente a este bombardeo.
10 Durante la operación 27, se mide el espesor de la máscara en diferentes lugares sobre el circuito integrado.
Cuando las operaciones 25, 26, 27 han sido efectuadas, entonces se puede efectuar la operación 28.
Durante la operación 28, se deduce el espesor que ha dado lugar al fallo de funcionamiento, por tanto la caracterización de la sensibilidad a la ionización directa de los protones.

Claims (9)

  1. REIVINDICACIONES
    1. Dispositivo (1) de prueba de circuito integrado (2) que comprende,
    -
    una pletina (3) que recibe al circuito integrado y que comprende componentes (4, 5) que permiten su alimentación eléctrica y la medición de su funcionamiento durante la prueba,
    -
    un dispositivo de irradiación (6) para someter el circuito (2) a un bombardeo de protones (7),
    caracterizado porque comprende una máscara (8) de espesor variable interpuesta entre una región de acceso (9) del bombardeo sobre el circuito integrado (2) y una zona implantada (10) del circuito integrado (2).
  2. 2. Dispositivo de acuerdo con la reivindicación 1, caracterizado porque
    -
    la máscara es una máscara de forma biselada con un bisel según una o dos dimensiones.
  3. 3.
    Dispositivo de acuerdo con una de las reivindicaciones 1 a 2, caracterizado porque la máscara biselada comprende localmente al menos un espesor y o una naturaleza para los cuales la energía residual de un protón a nivel de la zona de sensibilidad (11), tras haber atravesado este espesor local, es próxima a la posición en energía del pico de Bragg para la interacción del protón con el material semiconductor del circuito integrado.
  4. 4.
    Dispositivo de acuerdo con la reivindicación 3, caracterizado porque la máscara biselada comprende en un lugar un espesor para el cual la energía residual de un protón a nivel de la zona de sensibilidad (11) es superior a la posición en energía del pico de Bragg para la interacción del protón con el material semiconductor del circuito integrado y en otro lugar un espesor para el cual la energía de un protón incidente es totalmente absorbida.
  5. 5.
    Dispositivo de acuerdo con una de las reivindicaciones 1 a 4, caracterizado porque la máscara está formada a partir de una pieza que hay que añadir al circuito integrado, o en un cuerpo del substrato (12) del propio circuito integrado.
  6. 6.
    Dispositivo de acuerdo con una de las reivindicaciones 1 a 5, caracterizado porque,
    -
    el circuito integrado es colocado sobre la pletina por una cara delantera correspondiente a la zona implantada (10), y con una cara trasera correspondiente al substrato, opuesta a la zona implantada, enfrente del bombardeo.
  7. 7.
    Dispositivo de acuerdo con una de las reivindicaciones 1 a 6, caracterizado porque el dispositivo de irradiación comprende un acelerador de protones.
  8. 8.
    Procedimiento de prueba de un circuito integrado que comprende las operaciones siguientes:
    -
    se coloca el circuito integrado (2) que hay que probar sobre una pletina (3) de prueba de manera que le alimente eléctricamente y que le haga funcionar,
    -
    se somete el circuito integrado que hay que probar a un bombardeo de protones (7) durante la prueba,
    -
    se interpone una máscara (8) de espesor variable entre una región de acceso (9) del bombardeo sobre el circuito integrado y una zona implantada (10) del circuito integrado,
    -
    se mide el funcionamiento del circuito integrado durante la prueba.
  9. 9. Procedimiento de acuerdo con la reivindicación 8 en el cual
    -
    se levanta una cartografía de zona de sensibilidad (11) del circuito integrado que hay que probar con la ayuda de una instalación de inyección de faltas localizadas,
    -
    produciendo esta cartografía una correspondencia entre direcciones lógicas en el circuito integrado y direcciones geográficas en este circuito integrado,
    -
    se identifican, por la medición del funcionamiento del circuito integrado durante la prueba de bombardeo, las direcciones lógicas que son objeto de un fallo de funcionamiento correspondiente a este bombardeo,
    -
    se deduce con la ayuda de la cartografía el emplazamiento geográfico del fallo de funcionamiento correspondiente a este bombardeo,
    -
    se mide el espesor de la máscara en el emplazamiento geográfico del fallo de funcionamiento correspondiente a este bombardeo,
    -
    se deduce de esto el espesor que ha dado lugar al fallo de funcionamiento, por tanto la caracterización de la sensibilidad a la ionización directa de los protones.
    protón en Al
    Energía
ES09801478T 2008-12-17 2009-12-02 Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica Active ES2395644T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0858737 2008-12-17
FR0858737A FR2939964B1 (fr) 2008-12-17 2008-12-17 Dispositif de test de circuit integre et procede de mise en oeuvre
PCT/FR2009/052377 WO2010076448A1 (fr) 2008-12-17 2009-12-02 Dispositif de test de circuit integre et procede de mise en oeuvre

Publications (1)

Publication Number Publication Date
ES2395644T3 true ES2395644T3 (es) 2013-02-14

Family

ID=41077983

Family Applications (1)

Application Number Title Priority Date Filing Date
ES09801478T Active ES2395644T3 (es) 2008-12-17 2009-12-02 Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica

Country Status (8)

Country Link
US (1) US8338803B2 (es)
EP (1) EP2359155B1 (es)
JP (1) JP5469677B2 (es)
CN (1) CN102257398B (es)
ES (1) ES2395644T3 (es)
FR (1) FR2939964B1 (es)
IL (1) IL213536A (es)
WO (1) WO2010076448A1 (es)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130325459A1 (en) * 2012-05-31 2013-12-05 Royce A. Levien Speech recognition adaptation systems based on adaptation data
FR3046246B1 (fr) * 2015-12-24 2019-03-29 Airbus Group Sas Dispositif et procede de test d'un systeme electronique
RU2758528C1 (ru) * 2020-10-20 2021-10-29 федеральное государственное бюджетное образовательное учреждение высшего образования "Белгородский государственный технологический университет им. В.Г. Шухова" Способ проведения космического эксперимента по оценке радиационно-защитных свойств материалов в условиях длительного орбитального полёта
CN114460440B (zh) * 2022-01-26 2023-09-12 中国科学院近代物理研究所 一种集成电路单粒子效应定位系统
CN117524859A (zh) * 2023-11-21 2024-02-06 国电投核力创芯(无锡)科技有限公司 一种用于晶圆质子辐照的掩膜方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0634027B2 (ja) * 1983-05-25 1994-05-02 パウ ルイ 集積回路又はプリント回路のような電気的装置の検査方法
JPS62280700A (ja) * 1986-05-30 1987-12-05 株式会社日立製作所 放射線耐量測定装置
US5850145A (en) * 1996-09-09 1998-12-15 Hewlett-Packard Co. Apparatus and method for soft error comparison testing
US20040082138A1 (en) * 2002-10-23 2004-04-29 Lin Wen-Chin Method and preparing a mask for high energy particle bombardment
US7492018B2 (en) * 2004-09-17 2009-02-17 Taiwan Semiconductor Manufacturing Company, Ltd. Isolating substrate noise by forming semi-insulating regions
US7397904B2 (en) * 2005-05-11 2008-07-08 Varian Medical Systems Technologies, Inc. Asymmetric flattening filter for x-ray device
FR2900242B1 (fr) * 2006-04-19 2008-08-22 Aeds Ccr Procede et dispositif de caracterisation de la sensibilite aux interactions energetiques dans un composant electronique
JP4774495B2 (ja) * 2007-01-18 2011-09-14 独立行政法人国立がん研究センター 荷電粒子線照射装置
FR2939968B1 (fr) * 2008-12-17 2013-06-07 Eads Europ Aeronautic Defence Generateur electrique excite par rayonnements cosmiques.
US20100163756A1 (en) * 2008-12-31 2010-07-01 Custom Test Systems, Llc. Single event upset (SEU) testing system and method

Also Published As

Publication number Publication date
FR2939964A1 (fr) 2010-06-18
JP5469677B2 (ja) 2014-04-16
IL213536A0 (en) 2011-07-31
CN102257398A (zh) 2011-11-23
WO2010076448A1 (fr) 2010-07-08
US8338803B2 (en) 2012-12-25
EP2359155B1 (fr) 2012-09-19
FR2939964B1 (fr) 2010-12-10
JP2012512409A (ja) 2012-05-31
US20120001088A1 (en) 2012-01-05
IL213536A (en) 2015-11-30
CN102257398B (zh) 2014-04-23
EP2359155A1 (fr) 2011-08-24

Similar Documents

Publication Publication Date Title
Schwank et al. Radiation hardness assurance testing of microelectronic devices and integrated circuits: Radiation environments, physical mechanisms, and foundations for hardness assurance
Buchner et al. Pulsed-laser testing for single-event effects investigations
ES2395644T3 (es) Dispositivo de prueba de circuito integrado y procedimiento de puesta en práctica
Heidel et al. Single-event upsets and multiple-bit upsets on a 45 nm SOI SRAM
Chen et al. Heavy ion and proton-induced single event upset characteristics of a 3-D NAND flash memory
Schwank et al. Radiation hardness assurance testing of microelectronic devices and integrated circuits: Test guideline for proton and heavy ion single-event effects
Buchner et al. Laboratory tests for single-event effects
CN101458299A (zh) 现场可编程门阵列单粒子效应测试方法
Schwank et al. Effects of total dose irradiation on single-event upset hardness
Felix et al. Enhanced degradation in power MOSFET devices due to heavy ion irradiation
Yang et al. Atmospheric neutron single event effect test on Xilinx 28 nm system on chip at CSNS-BL09
Schwank et al. Effects of angle of incidence on proton and neutron-induced single-event latchup
Miller et al. Characterization of single-event burnout in power MOSFET using backside laser testing
Schwank et al. Estimation of heavy-ion LET thresholds in advanced SOI IC technologies from two-photon absorption laser measurements
Shaneyfelt et al. Total ionizing dose and single event effects hardness assurance qualification issues for microelectronics
Dogan et al. Analyzing the Impact of X-ray Tomography on the Reliability of Integrated Circuits
Zhang et al. Investigation of threshold ion range for accurate single event upset measurements in both SOI and bulk technologies
Knudson et al. Use of an ion microbeam to study single event upsets in microcircuits
Shen et al. Assessment of TID Effect of FRAM Memory Cell Under Electron, X-Ray, and Co-$60~\gamma $ Ray Radiation Sources
Tali et al. Mechanisms of electron-induced single-event upsets in medical and experimental linacs
Guo et al. Development of single-event-effects analysis system at the IMP microbeam facility
Mattos et al. Investigation on radiation-induced latch-ups in COTS SRAM memories onboard PROBA-V
Kanyogoro et al. A new approach for single-event effects testing with heavy ion and pulsed-laser irradiation: CMOS/SOI SRAM substrate removal
Irom et al. Results of recent 14 MeV neutron single event effects measurements conducted by the Jet Propulsion Laboratory
Ditali et al. X-ray inspection-induced latent damage in DRAM