ES2476541A9 - Dispositivo pxi para generación y adquisición de video. - Google Patents
Dispositivo pxi para generación y adquisición de video. Download PDFInfo
- Publication number
- ES2476541A9 ES2476541A9 ES201300929A ES201300929A ES2476541A9 ES 2476541 A9 ES2476541 A9 ES 2476541A9 ES 201300929 A ES201300929 A ES 201300929A ES 201300929 A ES201300929 A ES 201300929A ES 2476541 A9 ES2476541 A9 ES 2476541A9
- Authority
- ES
- Spain
- Prior art keywords
- video
- pxi
- analog
- input
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/04—Diagnosis, testing or measuring for television systems or their details for receivers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
- H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
- H04N21/242—Synchronisation processes, e.g. processing of PCR [Programme Clock References]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
- H04N5/067—Arrangements or circuits at the transmitter end
- H04N5/073—Arrangements or circuits at the transmitter end for mutually locking plural sources of synchronising signals, e.g. studios or relay stations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/44—Colour synchronisation
- H04N9/475—Colour synchronisation for mutually locking different synchronisation sources
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
- H04N9/642—Multi-standard receivers
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Multimedia (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Human Computer Interaction (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
Dispositivo y sistema PXI de generación y adquisición de vídeo (2) basado en tecnología PXI. El dispositivo está diseñado para adquirir una pluralidad de señales de entrada de vídeo que tienen diferentes formatos de vídeo de uno o más sistemas de visualización de vídeo bajo prueba y/o de una o más fuentes de vídeo. Recibe señales de sincronización de entrada y procesa señales de entrada de vídeo. Es capaz de llevar a cabo la captura de imágenes de las señales de entrada de vídeo. Genera y emite una pluralidad de patrones de prueba de vídeo de diferentes formatos. Genera y emite señales de vídeo de diferentes formatos sincronizadas con la señal de sincronización de entrada respectiva. El sistema incluye además un bus de PXI (11) y un controlador (12).
Description
conectada a un bus de PXI y para recibir
-a través de los comandos del bus de PXI y/o de señales de control de un controlador, y
-a través de los interfaces de entrada de una fuente de alimentación, varias señales de entrada de vídeo con diferentes formatos de vídeo y una o más señales de sincronización de entrada; y
•
una tarjeta esclava de PXI, que tiene varias interfaces de salida de vídeo, está acoplada mecánicamente en forma de sándwich con la tarjeta maestra de PXI, y está diseñada para
-recibir de la tarjeta maestra de PXI una señal maestra de reloj y una fuente de
alimentación, y
-el intercambio de datos con la tarjeta maestra de PXI a través de al menos un bus de comunicación serial.
Más convenientemente, la tarjeta maestra de PXI está diseñada para:
•
adquirir una pluralidad de señales de entrada de vídeo que tienen diferentes formatos de
vídeo a través de las interfaces de entrada;
•
llevar a cabo procesamiento de gráficos de una o más de las señales de entrada de vídeo por medio de una unidad específica de procesamiento de gráficos;
•
administrar la fuente de alimentación y los reajustes;
•
operar como interfaz hacia el bus de PXI; y
•
administrar y controlar el dispositivo completo de generación y adquisición de video.
Una vez más convenientemente, la tarjeta esclava de PXI está diseñada para:
•
generar y emitir a través de las interfaces de salida de vídeo una pluralidad de patrones de prueba de vídeo que tienen diferentes formatos de vídeo y una o más señales de vídeo que tienen diferentes formatos de vídeo y son, cada uno, sincronizados con una señal respectiva de sincronización de entrada; y
•
administrar y programar las interfaces de salida de vídeo.
Para una mejor comprensión de la presente invención, se describirán a continuación formas de realización preferidas, que sirven únicamente como ejemplo y no deben considerarse como limitantes, con referencia a los dibujos adjuntos (no está a escala), en los que:
•
La Figura 1 muestra esquemáticamente un sistema de PXI que comprende un dispositivo de generación y adquisición de video de acuerdo con una forma de realización preferida de la presente invención;
• La Figura 2 muestra con mayor detalle una tarjeta maestra de PXI del dispositivo de generación y adquisición de vídeo mostrado en la Figura 1;
•
La Figura 3 muestra una disposición de diseño de rendimiento optimizado de acuerdo con una forma de realización preferida de la presente invención para la tarjeta maestra de PXI mostrada en la Figura 2;
•
La Figura 4 muestra una disposición de diseño de rendimiento optimizado de acuerdo con una forma de realización preferida de la presente invención para una tarjeta esclava de PXI del dispositivo de generación y adquisición de vídeo mostrado en la Figura 1; Y
• La Figura 5 muestra una imagen del dispositivo de generación y adquisición de vídeo mostrado en la Figura 1.
Descripción detallada de las realizaciones preferidas de la invención
La siguiente descripción se presenta para permitirle a una persona capacitada en la técnica elaborar y usar la presente invención. Diversas modificaciones a las realizaciones serán fácilmente evidentes para aquellos capacitados en la técnica, sin apartarse del alcance de la presente invención según se reivindica. Por lo tanto, no se pretende que la presente invención esté limitada a las realizaciones mostradas y descritas, pero se concederá el ámbito de protección más amplio consistente con los principios y características descritas y reivindicadas aquí.
La presente invención se refiere a un dispositivo de generación y adquisición de vídeo, que es compatible con las plataformas de PXI, es decir, que se basa en la tecnología de PXI, es decir, que está diseñado para ser conectado a un bus de PXI y/o para ser integrado en un sistema de PXI.
invención comprende dos tarjetas de PXI acopladas en sándwich que tienen una ocupación global de dos ranuras de PXI.
En concreto, el dispositivo de generación y adquisición de vídeo de acuerdo con la presente invención está diseñado para:
- •
- adquirir múltiples señales de vídeo con diferentes formatos de vídeo y/o basados en diferentes estándares de vídeo, por ejemplo, de uno o más sistemas de visualización de vídeo bajo prueba y/o de una o más fuentes de vídeo;
- •
- generar múltiples patrones de vídeo con diferentes formatos de vídeo y/o basados en
diferentes estándares de vídeo para los sistemas de visualización de vídeo de prueba que tienen múltiples interfaces de vídeo con diferentes formatos y/o basados en diferentes estándares de vídeo;
•
tener interfaces de salida de vídeo totalmente programables en tiempo y amplitud; e
• implementar una gran cantidad de funciones, tales como la captura de imágenes y una función GenLock.
En cuanto a la función GenLock, esta es una función muy importante proporcionada por el dispositivo de generación y de adquisición de vídeo de acuerdo con la presente invención. De hecho, la función GenLock, cuando se lleva a cabo, hace que el dispositivo de generación y adquisición de video genere una señal de salida de vídeo sincronizada con una señal de referencia de entrada.
El dispositivo de generación y adquisición de video es totalmente controlable a través de software y por medio de un bus de PXI.
Convenientemente, el dispositivo de generación y adquisición de video se pueden utilizar para:
•
generar patrones de prueba de vídeo con diferentes formatos de vídeo y/o con base en diferentes estándares de vídeo para probar sistemas de visualización de vídeo; y/o
• adquisición de señales de vídeo con diferentes formatos de vídeo y/o con base en diferentes estándares de vídeo de uno o más sistemas de visualización de video bajo prueba para la comparación automática con imágenes de referencia; y/o
archivos de mapa de bits, o se generan sintéticamente y sincronizan con una referencia externa (función GenLock).
Por otra parte, el dispositivo de generación y de adquisición de vídeo se puede utilizar convenientemente como:
•
una herramienta integrada en un sistema de prueba automático basado en un núcleo de PXI; y/o
• un instrumento autónomo insertado en una rejilla de PXI equipada con su propio controlador.
A este respecto, la Figura 1 muestra un diagrama de arquitectura de bloques de un sistema de PXI (indicado en su conjunto por 1) para probar los sistemas de visualización de vídeo, en donde el sistema de PXI comprende un dispositivo de generación y adquisición de video (indicado en su conjunto por 2) de acuerdo con una forma de realización preferida de la presente invención.
En particular, como se muestra en la figura 1, el sistema 1 de PXI incluye:
• un bus 11 de PXI;
•
un controlador del sistema 12 conectado al bus 11 de PXI; y
•
el dispositivo de generación y adquisición de video de 2 conectado al bus 11 de PXI.
En forma detallada, el dispositivo de generación y adquisición de vídeo 2 comprende:
• una tarjeta maestra 21 de PXI, la cual está conectada al bus 11 de PXI, tiene varias interfaces de entrada, y está diseñada para recibir
-a través del bus 11 de PXI señales de comandos y/o de control desde el controlador del sistema 12, y
-a través de las interfaces de entrada de una fuente de alimentación y varias señales de entrada que incluyen señales de entrada de vídeo con diferentes formatos / estándares y una o más señales de sincronización; y
una tarjeta esclava 22 de PXI, que tiene varias interfaces de salida, incluidas las interfaces de salida de vídeo, está acoplada en sándwich con la tarjeta maestra 21 de PXI (la tarjeta esclava 22 de PXI se muestra en la Figura 1 separada de la tarjeta maestra 21 de PXI sólo en aras de la claridad de la descripción), y se diseña para
-recibir de la misma una señal maestra de reloj y una fuente de alimentación, y
-el intercambio de datos con la misma a través de uno o más buses de comunicación en serie, preferentemente a través de un bus 12C.
Específicamente, la tarjeta esclava 22 de PXI está conectada mecánicamente en sándwich con la tarjeta maestra 21 PXI por medio de conectores específicos y mecánica de precisión.
La tarjeta maestra 21 PXI está dedicada a:
•
adquisición de vídeo;
• procesamiento de gráficos por medio de una Unidad específica de Procesamiento de Gráficos (GPU) (no mostrada en la Figura 1 en aras de la simplicidad de la ilustración);
•
administración de la fuente de alimentación y reajustes;
•
interfaz con el bus 11 de PXI; y,
•
en general, administración y control de todo el dispositivo de generación y adquisición de video 2.
La tarjeta esclava 22 de PXI está dedicada a:
•
la generación de los patrones de salida de vídeo y de las señales de salida de vídeo sincronizadas; y
•
la administración y programación de las interfaces de salida de vídeo.
Preferiblemente, la tarjeta esclava 22 de PXI incluye toda la parte analógica del dispositivo de generación y adquisición de video 2 y está diseñada para funcionar como controladora de las señales de vídeo adquiridas hacia la parte de procesamiento dedicada a la captura de imágenes.
Ambas tarjetas de PXI están equipadas con componentes programables.
Complejo (CPLD) (no mostrado en la figura 1 en aras de la simplicidad de la ilustración) dedicado a:
•
la administración de los reajustes;
•
enrutamiento de las señales de entrada a la GPU; y
• la realización de la función GenLock en las entradas de sincronización.
La tarjeta esclava 22 de PXI incluye una Arreglo de Puerta Programable de Campo (FPGA) (no mostrado en la figura 1 en aras de la simplicidad de la ilustración) dedicado a:
• enrutamiento de las salidas de la GPU a los conectores de salida;
•
modelado de señales de vídeo y salidas de sincronización;
• control de la Memoria de Acceso Aleatorio Dinámico Sincronizado de Tasa Doble de Datos (DDR SDRAM) (no se muestra en la figura 1 en aras de la simplicidad de la ilustración);
•
superposición de etiquetas de identificación de los patrones de salida de vídeo; y
• administración del bus 11 de PXI.
Por otra parte, la GPU administra el protocolo de Interconexión de Componentes Periféricos (PCI) y el bus 12C usado para programar el(los) convertidor(es) de digital a analógico (DAC) y el (los) convertidor(es) de analógico a digital (ADC) (no se muestra en la figura 1 en aras de la simplicidad de la ilustración) para la conversión de vídeo.
La tarjeta es completamente programable y totalmente libre de ITAR (donde ITAR quiere decir Regulaciones sobre el Tráfico Internacional de Armas).
Con el fin de describir con mayor detalle el dispositivo de generación y adquisición de video 2, se muestra en la figura 2 un diagrama funcional de bloques de la tarjeta maestra 21 de PXI, donde también se muestran la GPU (indicada como 211) Y el dispositivo lógico programable (PLD) (indicado como 212). En particular, en relación con la figura 2, es importante para llamar la atención sobre el hecho de que el diagrama funcional de bloques mostrado en la figura 2 es comprendido directamente y sin ambigüedades por una persona capacitada en la materia. Por lo tanto, a fin de no hacer innecesariamente prolija la presente descripción, a continuación no se describirán algunas de las características y componentes Se da el papel de controlador principal con el bus 11 de PXI al PLD 212 que, por medio de firmware específico en uso administra señales de interfaz entre la tarjeta maestra 21 de PXI y el bus 11 de PXI. Por otra parte, al PLD 212 también se le asigna la tarea de garantizar tiempos de protocolo adecuados.
Convenientemente, el PLD 212 se divide en ocho regiones independientes de interés cada una administrada por un firmware respectivo dedicado.
En consideración a la importancia de la administración de la energía, el dispositivo de generación y adquisición de video 2 está diseñado preferentemente para que tenga tres fuentes de alimentación diferentes con una ondulación residual (en las tres fuentes de alimentación) que es inferior a 100 IJV. El dispositivo de generación y adquisición de video 2 está térmicamente balanceado y su consumo autónomo es de aproximadamente 1,1 A, con fluctuaciones dinámicas de la corriente eléctrica hasta un máximo de 1,84 A. La más importante de carga dinámica se produce cuando la GPU 211 lleva a cabo el procesamiento de gráficos.
El dispositivo de generación y adquisición de video 2 está convenientemente diseñado con una lógica de control y administración del reloj a través de la utilización de osciladores especiales para un valor ultrapreciso de la señal del reloj maestro, estando la especificación para la señal de sincronización en un nivel de ± 0,05 por mil millones.
El dispositivo de generación y adquisición de video 2 está completamente diseñado de acuerdo a los más altos estándares de ingeniería con el máximo respeto de los conceptos de Diseño para Efectuar Pruebas, Diseño para Costo Unitario e Integridad de la Señal. En particular, dichos conceptos de ingeniería han llevado a un diseño de rendimiento optimizado para el dispositivo de generación y adquisición de video 2. A este respecto, las figuras 3 y 4 muestran diseños de rendimiento optimizado de acuerdo con una forma de realización preferida de la presente invención para, respectivamente, la tarjeta maestra 21 de PXI y la tarjeta esclava 22 de PXI. En particular, con referencia a las figuras 3 y 4, es importante llamar la atención sobre el hecho de que los diseños mostrados en las figuras 3 y 4 son comprendidos directamente y sin ambigüedades por una persona capacitada en la materia.
bien conocidos relacionados con los estándares y/o formatos de vídeo conocidos (tales como RGB, Y/C, CVBS, CYSNC, HSYNC, VSYNC, PAL, etc.), que son comprendidos directamente y sin ambigüedades por una persona capacitada en la materia.
Convenientemente, el dispositivo de generación y adquisición de video 2 está diseñado para tener y/o para proporcionar y/o para implementar las siguientes características principales:
•
patrones de vídeo que se pueden cargar de mapas de bits;
•
generación de patrones de prueba de vídeo sintético;
•
generación de patrones de prueba de vídeo RGB para múltiples pantallas (por ejemplo,
hasta cuatro);
•
generación de señal de prueba de vídeo (WFG / CSG);
•
adquisición de vídeo (o captura o en vivo) de una fuente de vídeo externa (CVBS y/o Y/C y/o RGB);
•
captura de imágenes de vídeos de entrada;
- •
- superposición de salida entre una entrada de vídeo y hasta tres imágenes sintéticas, con mezcla alfa y características de transparencia;
- •
- sincronización externa CSYNC (Superposición + GenLock), en particular, la entrada de vídeo, CSYNC, Sincronización externa Black-Burst para la función GenLock;
•
generador de sincronización de vídeo (CYSNC, HSYNC, VSYNC en DAC de la salida de
RGB);
•
generación de sincronización de video programable en tiempo y amplitud;
•
generador de sincronización de salida de video LVDS, LVTTL, LVCMOS;
•
generador de señal de vídeo compuesta (salidas de CVBS y/o Y/C);
•
codificador de señal de vídeo compuesta (CVBS y/o Y/C) por FPGA;
•
salida de vídeo compatible con STANAG, en particular, de conformidad con STANAG 3350
Clase B;
•
control remoto mediante interfaz TCP / IP;
•
programación de nivel de voltaje totalmente independiente para las señales SYNC y de vídeo;
•
corrección del desfase del voltaje de salida de RGB por medio de control adaptativo;
•
salida de DVI (Interfaz Visual Digital);
•
una pluralidad de (por ejemplo, hasta doce) de salidas de señal de vídeo monocromáticas independientes convenientemente caracterizadas por las respectivas etiquetas superpuestas; y
• síntesis de una pluralidad (por ejemplo, hasta seis) señales de video no estándar monocromáticas, Y/C, CVBS, RGB; y
•
una pluralidad de (por ejemplo, hasta cuatro) salidas independientes RGB.
Preferiblemente, las interfaces de entrada del dispositivo de generación y adquisición de video 2, en particular de la tarjeta maestra 21 de PXI, incluyen:
•
una entrada de sincronización de vídeo analógico;
•
una entrada de sincronización de vídeo TTL digital;
•
una entrada de vídeo analógico Y/C;
•
una entrada de vídeo Black-Burst analógico;
•
una pluralidad de entradas de video CVBS analógicas; y
•
una entrada de vídeo RGB analógico.
Una vez más preferiblemente, las interfaces de salida del dispositivo de generación y adquisición de video 2, en particular de la tarjeta esclava 22 de PXI, incluyen:
•
una pluralidad de (por ejemplo seis) interfaces de salida sintéticas programables en tiempo y amplitud diseñadas para proporcionar
-una pluralidad de salidas de vídeo RGB analógicas programables,
-una pluralidad de salidas de video CVBS analógicas programables, -una pluralidad de salidas vídeo Y/C analógicas programables, -una pluralidad de salidas de vídeo monocromáticas analógicas programables,
5 -una pluralidad de salidas HSYNC analógicas programables, -una pluralidad de salidas VSYNC analógicas programables, y -una pluralidad de salidas CSYNC analógicas programables; y
• una pluralidad de (por ejemplo, seis) interfaces de salida estándar diseñadas para proporcionar
10 -una pluralidad de salidas de vídeo RGB analógicas compatibles con STANAG 3350 Clase B,
-una pluralidad de salidas de vídeo monocromáticas analógicas compatibles con el estándar PAL,
-una pluralidad de salidas de video Y/C analógicas compatibles con PAL estándar,
15 -una pluralidad de salidas de vídeo CVBS analógicas compatibles con PAL estándar, -una pluralidad de salidas HSYNC analógicas compatibles con STANAG 3350 Clase B, -una pluralidad de salidas VSYNC analógicas compatibles con STANAG 3350 Clase B, -una pluralidad de salidas CSYNC analógicas compatibles con STANAG 3350 Clase B, -una salida DVI digital (por ejemplo, 800 x 600 a 50 Hz, 800 x 600 a 60 Hz, 1024 x 768 a 50
20 Hz, 1024 x 768 a 60 Hz),
-una pluralidad de señales de salida HSYNC digitales LVCMOS, -una pluralidad de señales de salida VSYNC digitales LVCMOS, -una pluralidad de señales de salida CSYNC digitales LVCMOS,
-una señal de salida HSYNC digital diferencial, y Las tecnologías preferidas explotables para la fabricación del dispositivo de generación y adquisición de video 2 son:
•
Tecnología de montaje superficial (SMT) (matriz de rejilla de bolas micro y mini (BGA),
5 componentes 04 02, paso fino);
•
Tecnología de montaje Press Fit;
•
Montaje libre de plomo y materiales compatibles con ROHS (de acuerdo con la Directiva de Restricción de Sustancias Peligrosas de la Unión Europea); y
• Calificación cualitativa de los consumidores Clase 2 de la IPC.
10 A este respecto, la figura 5 muestra una imagen del dispositivo de generación y adquisición de video 2 fabricado por el Solicitante.
A partir de lo anterior es evidente que el dispositivo de generación y adquisición de video de acuerdo con la presente invención tiene múltiples características técnicas innovadoras que hacen que tenga alta eficiencia y conveniencia de uso.
15 En particular, es importante llamar la atención sobre el hecho de que hoy en día no existen herramientas de prueba de video individuales basadas en el bus de PXI y que sean capaces de adquirir y generar videos simultáneamente. Incluso teniendo en cuenta los dispositivos de prueba de video autónomos que no se basan en la tecnología de PXI, hoy en día no existen dispositivos de prueba de video autónomos individuales capaces de:
20 • proporcionar una cantidad de entradas y salidas simultáneas compatibles con aquella del dispositivo de generación y adquisición de video de acuerdo con la presente invención; y
•
Llevar a cabo todas las funciones que pueden ser realizadas por medio del dispositivo de generación y adquisición de video de acuerdo con la presente invención.
Específicamente, la capacidad del dispositivo de generación y adquisición de video de
25 acuerdo con la presente invención para llevar a cabo las funciones descritas anteriormente da como resultado las siguientes ventajas técnicas en el uso de dicho dispositivo:
•
la posibilidad de utilizar una sola herramienta en lugar de varios dispositivos separados;
eliminación de los medios mecánicos necesarios para soportar múltiples herramientas que no son de PXI y, por consiguiente, la consecuente eliminación de los costes de diseño e implementación mecánica de los mismos; y
•
la reducción de la complejidad, el tiempo y el coste de integración del software de prueba automático en un solo dispositivo en lugar de en múltiples herramientas.
El dispositivo de generación y adquisición de video de acuerdo con la presente invención permite estimular simultáneamente múltiples interfaces de vídeo con base en los diferentes formatos / estándares de video de un sistema bajo prueba con la posibilidad de sincronización con una referencia de sincronización externa (función GenLock) por medio de una única herramienta que es totalmente controlable a través de software y por medio de un bus de PXI.
Por otra parte, la disposición del dispositivo de generación y adquisición de video de acuerdo con la presente invención permite ahorrar espacio y su diseño permite obtener un rechazo excepcional de ruido y una integridad de la señal extraordinaria.
En particular, el Solicitante ha diseñado el dispositivo de generación y adquisición de video de acuerdo con la presente invención, siguiendo el concepto de diseño de tecnologías de máxima penetración, mediante el uso de los componentes más integrados, aumentando al máximo el parámetro MTBF (tiempo promedio entre fallos), y mediante la optimización del diseño para la prueba, a fin de minimizar los tiempos de reparación.
Por otra parte, el Solicitante ha diseñado el dispositivo de generación y adquisición de video de acuerdo con la presente invención mediante el uso de varios módulos basados en una tarjeta de núcleo común con una caracterización de la especialización de entresuelo con sujeción mecánica de alta precisión y estabilidad.
Por último, es evidente que pueden hacerse numerosas modificaciones y variaciones a la presente invención, todas ellas comprendidas dentro del alcance de protección de la presente invención, como se define en las reivindicaciones adjuntas.
Claims (8)
- REIVINDICACIONES1. Dispositivo PXI para generación y adquisición de vídeo (2) diseñado para:
- •
- adquirir una pluralidad de señales de entrada de vídeo que tienen diferentes formatos de vídeo de uno o más sistemas de visualización de vídeo bajo prueba y/o de una o más fuentes de vídeo;
- •
- recibir una o más señales de sincronización de entrada;
- •
- procesar de una o más de las señales de entrada de vídeo;
- •
- llevar a cabo la captura de imágenes de una o más de las señales de entrada de vídeo;
- •
- generar y emitir una pluralidad de patrones de prueba de vídeo que tienen diferentes formatos de vídeo; y
- •
- generar y emitir una o más señales de vídeo que tienen diferentes formatos de vídeo y son, cada una, sincronizadas con la señal de sincronización de entrada respectiva
caracterizado por que el dispositivo PXI está diseñado para ser totalmente controlable a través de software y por medio de un bus de PXI y por que además comprende:- •
- una tarjeta maestra (21) de PXI que tiene varias interfaces de entrada y está diseñada para ser conectada a un bus (11) de PXI y para recibir
-a través de los comandos del bus (11) de PXI y/o de señales de control de un controlador (12), y-a través de los interfaces de entrada de una fuente de alimentación, varias señales de entrada de vídeo con diferentes formatos de vídeo y una o más señales de sincronización de entrada; y• una tarjeta esclava (22) de PXI, que tiene varias interfaces de salida de vídeo, está acoplada mecánicamente en forma de sándwich con la tarjeta maestra (22) de PXI, y está diseñada para-recibir de la tarjeta maestra (21) de PXI una señal maestra de reloj y una fuente de alimentación, y-el intercambio de datos con la tarjeta maestra (21) de PXI a través de al menos un bus de comunicación serial. -
- 2.
- El dispositivo de generación y adquisición de video de acuerdo con la reivindicación 1, que comprende las interfaces de salida de vídeo totalmente programables en tiempo y amplitud.
-
- 3.
- El dispositivo de generación y adquisición de video de la reivindicación 1 o 2, que comprende un bus de comunicación serie I2C que conecta las tarjeas maestra y esclava (21, 22) de PXI para el intercambio de datos entre las mismas.
-
- 4.
- El dispositivo de generación y de adquisición de vídeo de acuerdo con cualquiera de las reivindicaciones 1 -3, en donde la tarjeta maestra (21) de PXI está diseñada para:
- •
- adquirir una pluralidad de señales de entrada de vídeo que tienen diferentes formatos de vídeo a través de las interfaces de entrada;
- •
- llevar a cabo procesamiento de gráficos de una o más de las señales de entrada de vídeo por medio de una Unidad específica de Procesamiento de Gráficos (211);
- •
- administrar la fuente de alimentación y reajustes;
• operar como interfaz hacia el bus (11) de PXI; y- •
- administrar y controlar todo el dispositivo de generación y adquisición de video (2).
- 5. El dispositivo de generación y adquisición de video de acuerdo con cualquiera de las reivindicaciones 1 -4, en donde la tarjeta esclava (22) de PXI está diseñada para:
imagen1 • generar y emitir a través de las interfaces de salida de vídeo una pluralidad de patrones de prueba de vídeo que tienen diferentes formatos de vídeo y una o más señales de vídeo que tienen diferentes formatos de vídeo y son, cada una, sincronizadas con la respectiva señal de sincronización de entrada; y5 • administrar y programar las interfaces de salida de vídeo. - 6. El dispositivo de generación y adquisición de video de acuerdo con cualquier reivindicación precedente, que comprende interfaces de entrada diseñadas para recibir:• una entrada de sincronización de vídeo analógico; 10 • una entrada de sincronización de vídeo TTL digital;
- •
- una entrada de vídeo analógico Y/C;
- •
- una entrada de vídeo Black-Burst analógico;
- •
- una pluralidad de entradas de video CVBS analógicas; y
- •
- una entrada de vídeo RGB analógico.
15 - 7. El dispositivo de generación y adquisición de video de acuerdo con cualquier reivindicación precedente, que comprende:• interfaces de salida sintéticas programables en tiempo y amplitud diseñadas para proporcionar 20 -una pluralidad de salidas de vídeo RGB analógicas programables, -una pluralidad de salidas de vídeo compuestas analógicas programables, -una pluralidad de salidas de video CVBS analógicas programables,-una pluralidad de salidas vídeo Y/C analógicas programables, -una pluralidad de salidas de vídeo monocromáticas analógicas programables,-una pluralidad de salidas HSYNC analógicas programables, -una pluralidad de salidas VSYNC analógicas programables, y -una pluralidad de salidas CSYNC analógicas programables; y• interfaces de salida estándar diseñadas para proporcionar5 -una pluralidad de salidas de vídeo RGB analógicas compatibles con STANAG 3350 Clase B, -una pluralidad de salidas de vídeo monocromáticas analógicas compatibles con el estándarPAL,-una pluralidad de salidas de video Y/C analógicas compatibles con PAL estándar,10 -una pluralidad de salidas de vídeo CVBS analógicas compatibles con PAL estándar, -una pluralidad de salidas HSYNC analógicas compatibles con STANAG 3350 Clase B, -una pluralidad de salidas VSYNC analógicas compatibles con STANAG 3350 Clase B, -una pluralidad de salidas CSYNC analógicas compatibles con STANAG 3350 Clase B, -una salida DVI digital15 -una pluralidad de señales de salida HSYNC digitales LVCMOS, -una pluralidad de señales de salida VSYNC digitales LVCMOS, -una pluralidad de señales de salida CSYNC digitales LVCMOS, -una señal de salida HSYNC digital diferencial, y -una señal de salida VSYNC digital diferencial.20
- 8. Un sistema (1) PXI para generación y adquisición de vídeo (2) que comprende:-el dispositivo de generación y adquisición de video (2) reivindicado en cualquier reivindicación precedente, y -un bus (11) de PXI y un controlador del sistema (12), en donde el controlador del sistema
imagen2 (12) y el dispositivo de generación y adquisición de video (2) están conectados al bus (11) de PXI.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP12425102 | 2012-05-30 | ||
| EPP12425102 | 2012-05-30 | ||
| ITTO2012U000213 | 2012-12-19 | ||
| IT000213U ITTO20120213U1 (it) | 2012-05-30 | 2012-12-19 | Dispositivo pxi per la generazione e l'acquisizione di video |
Publications (4)
| Publication Number | Publication Date |
|---|---|
| ES2476541A2 ES2476541A2 (es) | 2014-07-14 |
| ES2476541R1 ES2476541R1 (es) | 2014-10-03 |
| ES2476541B1 ES2476541B1 (es) | 2015-07-03 |
| ES2476541A9 true ES2476541A9 (es) | 2015-07-24 |
Family
ID=48048937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES201300929A Expired - Fee Related ES2476541B1 (es) | 2012-05-30 | 2013-05-29 | Dispositivo pxi para generación y adquisición de video. |
Country Status (9)
| Country | Link |
|---|---|
| JP (1) | JP3185767U (es) |
| KR (1) | KR20130007091U (es) |
| CN (1) | CN203608302U (es) |
| AU (1) | AU2013100651A4 (es) |
| DE (1) | DE202013102338U1 (es) |
| ES (1) | ES2476541B1 (es) |
| FR (1) | FR2991460B3 (es) |
| IT (1) | ITTO20120213U1 (es) |
| RU (1) | RU143803U1 (es) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106776445B (zh) * | 2016-12-30 | 2024-04-19 | 陕西海泰电子有限责任公司 | PXIe总线嵌入式零槽控制器 |
| CN108489510B (zh) * | 2018-02-06 | 2020-08-14 | 北京航天控制仪器研究所 | 基于pxi总线的可扩展式平台电路箱自动化测试系统 |
| CN113724142B (zh) * | 2020-05-26 | 2023-08-25 | 杭州海康威视数字技术股份有限公司 | 图像复原系统及方法 |
| KR102254958B1 (ko) * | 2020-07-06 | 2021-05-24 | 한화시스템 주식회사 | 멀티-포맷 영상 신호 생성 장치 및 방법 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4513318A (en) * | 1982-09-30 | 1985-04-23 | Allied Corporation | Programmable video test pattern generator for display systems |
| US5227863A (en) * | 1989-11-14 | 1993-07-13 | Intelligent Resources Integrated Systems, Inc. | Programmable digital video processing system |
| US5583749A (en) * | 1994-11-30 | 1996-12-10 | Altera Corporation | Baseboard and daughtercard apparatus for reconfigurable computing systems |
| US7768533B2 (en) * | 1998-05-27 | 2010-08-03 | Advanced Testing Technologies, Inc. | Video generator with NTSC/PAL conversion capability |
| GB0103837D0 (en) * | 2001-02-16 | 2001-04-04 | Nallatech Ltd | Programmable power supply for field programmable gate array modules |
| US7089466B2 (en) * | 2002-07-12 | 2006-08-08 | National Instruments Corporation | Instrumentation system having a reconfigurable instrumentation card with programmable logic and a modular daughter card |
| US7405738B2 (en) * | 2002-10-22 | 2008-07-29 | Harris Canada Systems, Inc. | System and method for generating and processing a stream of video data having multiple data streams |
-
2012
- 2012-12-19 IT IT000213U patent/ITTO20120213U1/it unknown
-
2013
- 2013-05-16 AU AU2013100651A patent/AU2013100651A4/en not_active Ceased
- 2013-05-17 RU RU2013122727/07U patent/RU143803U1/ru not_active IP Right Cessation
- 2013-05-23 JP JP2013002883U patent/JP3185767U/ja not_active Expired - Fee Related
- 2013-05-29 DE DE202013102338U patent/DE202013102338U1/de not_active Expired - Lifetime
- 2013-05-29 ES ES201300929A patent/ES2476541B1/es not_active Expired - Fee Related
- 2013-05-29 KR KR2020130004294U patent/KR20130007091U/ko not_active Ceased
- 2013-05-30 CN CN201320306313.0U patent/CN203608302U/zh not_active Expired - Fee Related
- 2013-05-30 FR FR1354919A patent/FR2991460B3/fr not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| ES2476541R1 (es) | 2014-10-03 |
| DE202013102338U1 (de) | 2013-09-05 |
| KR20130007091U (ko) | 2013-12-10 |
| FR2991460A3 (fr) | 2013-12-06 |
| ES2476541A2 (es) | 2014-07-14 |
| ITTO20120213U1 (it) | 2013-12-01 |
| ES2476541B1 (es) | 2015-07-03 |
| RU143803U1 (ru) | 2014-07-27 |
| AU2013100651A4 (en) | 2013-06-13 |
| FR2991460B3 (fr) | 2015-01-02 |
| CN203608302U (zh) | 2014-05-21 |
| JP3185767U (ja) | 2013-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2476541A9 (es) | Dispositivo pxi para generación y adquisición de video. | |
| EP2764688B1 (en) | Random access adressing on active pixel image sensor | |
| JP4714939B2 (ja) | ピクセルミキサ | |
| US8777452B2 (en) | Printed circuit board for providing ambient light | |
| BR112012014012A2 (pt) | métodos para criar fluxo de saída e aparelho para capturar múltiplas séries de imagens | |
| CN102622979A (zh) | 一种lcd控制器及其显示控制方法 | |
| Dodgson et al. | Time-multiplexed autostereoscopic camera system | |
| CN108616674A (zh) | 具有外同步功能的双路视频信号时序产生电路结构 | |
| US10567706B2 (en) | Relay device and medical device | |
| CN104061486A (zh) | 多功能台灯 | |
| CN104125453A (zh) | 针对视频产品大规模生产的多功能测试信号发生分配器 | |
| US9106216B1 (en) | Programmable pulse generation | |
| CN101312030B (zh) | 采用可编程逻辑闸阵列实现视频信号源产生装置 | |
| Zhang et al. | Design and Implementation of the HDMI HD Image Acquisition System Based on FPGA | |
| CN206178263U (zh) | 全光显示装置 | |
| JP3199043U (ja) | 映像表示装置 | |
| CN202738010U (zh) | 一种视频字幕的3d显示的装置以及设备 | |
| RU103637U1 (ru) | Модуль графического процессора | |
| CN101924900A (zh) | 一种支持高/标清同播的同步时钟分配系统 | |
| He et al. | The design and implementation of a BF561-based binocular image acquisition system | |
| JP2555901B2 (ja) | 固体撮像装置の同期信号発生回路 | |
| KR101322604B1 (ko) | 영상 출력 장치 및 그 방법 | |
| Peng et al. | Ultra High Definition Stereo Video Format Conversion System of Multi View | |
| KR20160120985A (ko) | 스테레오 카메라 장치 | |
| Wu et al. | Xilinx Virtex-5 FPGA based video input and output interface design |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FG2A | Definitive protection |
Ref document number: 2476541 Country of ref document: ES Kind code of ref document: B1 Effective date: 20150703 |
|
| FD2A | Announcement of lapse in spain |
Effective date: 20210928 |