ES2554499T3 - Aparatos y procedimientos para medición multi-canal - Google Patents

Abstract

Un aparato para medición multi-canal de electricidad, que comprende: un cabezal (140) de medidor localizado en un lado secundario de un transformador (110), dicho cabezal de medidor en comunicación con un transpondedor (210) localizado en un lado primario del transformador que es operable para transmitir datos a y recibir datos desde dicho transpondedor mediante comunicación por línea eléctrica, dicho transpondedor operable para transmitir datos a y recibir datos desde un ordenador localizado remotamente; caracterizado porque: el cabezal de medidor es operable para medir por separado el uso de electricidad para cada una de una pluralidad de líneas de consumidor de electricidad; y el aparato comprende además: uno o más módulos (240) de control de carga en comunicación con dicho cabezal de medidor y que pueden operar para accionar la conexión y desconexión de cada uno de una pluralidad de relés, correspondiendo cada relé de dicha pluralidad de relés a una de dicha pluralidad de líneas de consumidor de electricidad; y una caja que contiene dicho cabezal de medidor, dicho módulo de control de carga, y dichos relés.

Description

imagen1

imagen2

imagen3

imagen4

imagen5

imagen6

imagen7

imagen8

5

10

15

20

25

30

35

40

los expertos en la materia. La Figura 36 muestra una implementación de DSP preferida.

Esta realización usa preferentemente un PLL para bloquear el muestreo de las fuentes de señal a un múltiplo de la frecuencia de línea de C/A entrante. En la realización analizada anteriormente, el muestreo es una tasa asíncrona a la línea eléctrica. En el medidor D, hay un VCO a 90-100 MHz que se controla mediante el motor de DSP mediante dos módulos de PWM. El VCO controla directamente el reloj de sistema del chip de DSP (desactivando el PLL interno), por lo que el DSP se hace una parte integral del PLL. Bloquear el reloj de sistema del DSP a la línea eléctrica facilita la alineación del muestreo a la forma de onda de la línea eléctrica. El detector de fase debería funcionar para responder únicamente a la fundamental de la onda de 60 Hz entrante y no a sus armónicos. La Figura 37 es un diagrama de bloques de esta implementación de DSP preferida.

Un BIOS de DSP o código de conmutación de contexto voluntario proporciona tres pilas, cada una para segundo plano, comunicaciones de PLC y comunicaciones en serie. El pequeño micro comunica con el DSP usando un controlador de I2C. El circuito integrado MSP430F2002 mide las fuentes de alimentación, puerto de manipulación, temperatura y tensión de batería. Las tareas del MSP430F2002 incluyen:

i. mantener un RTC;

ii. medir la tensión de la batería;

iii. medir la temperatura;

iv.

medir la fuente de alimentación +U;

v.

resetear el DSP en encendido de salida;

vi. proporcionar un circuito de vigilancia adicional; y

vii. proporcionar una referencia de 1 segundo para pasar en el DSP durante una referencia de tiempo para medir la referencia de 1 segundo frente al reloj de sistema desde el VCO.

Cadena de señal de comunicación de PLC de medidor D

Una instalación típica consiste en múltiples EG y ST que comunican a través de las líneas eléctricas. El medidor D comunica bi-direccionalmente con un Transpondedor de Exploración localizado remotamente a través del transformador de distribución. Para posibilitar esto, esta realización usa una banda de 10-25 kHz para comunicación de PLC. La señal de PLC se muestrea a aproximadamente 240 kHz (212 * 60), síncrona con la tensión de línea, a continuación de lo cual se aplica un filtro de Respuesta Finita al Impulso (FIR) para decimar los datos. Se proporcionan especificaciones de FIR preferidas a continuación:

Banda de 10-25 kHz

Número de derivaciones

65

Atenuación de banda de parada

71,23 dB

Frecuencia superior de paso banda

25 kHz

Frecuencia inferior de banda de parada

35 kHz

Entrada muestreada

60 * 4096

Salida de muestra

30 * 2048

Véase la Figura 38 para características de respuesta de frecuencia de filtro en-fase y respuesta de impulso preferidas.

Después de que se hace la decimación a 60 kHz (211 * 30), a continuación se realiza una FFT de 2048 puntos en los datos decimados. La tasa de datos se determina a continuación para que sea de 30 baudios dependiendo de la elección de filtros de FIR. Cada FFT produce dos bits aproximadamente cada 66 ms cuando se usa FIR en la banda de 10-25 kHz para comunicar a través de los trasformadores de distribución.

Para evitar el problema de comunicación en presencia de ruido de línea, esta realización implementa preferentemente una única técnica para comunicación robusta y fiable. Esto se hace inyectando señales de PLC a frecuencias que son semi-armónicos impares de la frecuencia de línea (60 Hz). Esto se analiza a continuación, para una realización que usa un espectro de ruido típico hallado en líneas de CA en el intervalo de 12-12,2 kHz.

La Figura 39 ilustra inyectar señales de PLC a semi-armónicos impares de 60 Hz. Puesto que la FFT se hace cada 30 Hz y los armónicos se separan en 60 Hz, los bits de datos residen en la fuente que corresponde al 201,5-ésimo y 202,5-ésimo armónico de 60 Hz en la Figura 39. El algoritmo considera estas dos fuentes de frecuencias y compara

10

imagen9

Número de derivaciones

29

Atenuación de banda de parada

80,453 dB

Frecuencia superior de paso banda

3 kHz

Frecuencia inferior de paso banda

12 kHz

Puesto que únicamente los datos hasta los 3 kHz son de interés, preferentemente se usa una tirada de 3-12 kHz en el FIR de decimación con tasa de muestreo ~15 kHz. Las frecuencias desde 0-3 kHz o 12-15 kHz se mapean en 0-3 5 kHz. Se realiza una FFT real para producir 2 fuentes de datos que pueden descomponerse además en 4 fuentes de datos: Tensión Real e Imaginaria y Corriente Real e Imaginaria. Esto se consigue añadiendo y restando frecuencias de espejo positivas y negativas para las partes real e imaginaria, respectivamente. Puesto que la señal alineada en el intervalo 12-15 kHz cae por debajo de 80 dB, se consigue la precisión usando el filtro FIR anteriormente analizado. Como alternativa, puede realizarse una FFT compleja de 256 puntos en cada fase de la fuente de datos

10 decimada. Esto produce 2 pares de fuentes de datos: una parte real, que es la tensión y una parte imaginaria, que es la corriente. Este enfoque requiere una FFT compleja de 256 cada 16,667 milisegundos.

Los resultados para realizar la FFT son la tensión y corriente mostradas en la Figura 42, donde la notación Vm,n indica el m-ésimo armónico del n-ésimo número de ciclo. Por ejemplo, V11 e I11 corresponden a la fundamental del primer ciclo, y V21 e I21 al primer armónico del primer ciclo, etc., como se muestra en la Figura 42, que representa

15 tramas de FFT por tensión, que indica los armónicos.

Las partes real e imaginaria del contenido de armónico de cualquier k-ésimo ciclo se proporcionan mediante:

imagen10

La parte imaginaria de la tensión es la medida de ausencia de sincronización entre el PLL y la frecuencia de línea. Para calcular cantidades de medición, los cálculos se hacen en el dominio de tiempo. En el dominio de tiempo, la

20 funcionalidad de FFT ofrece la flexibilidad para calcular cantidades de medición usando únicamente la fundamental o incluyendo los armónicos. Usando la forma compleja de la tensión y corriente obtenidas desde la FFT, se calculan las cantidades de medición como:

imagen11

Sin embargo, en las fórmulas anteriores, cuando se incluyen los armónicos (Vmk y Imk; m = 1...M, k = 1...n), todas las

25 cantidades de medición incluyen los efectos de los armónicos. Por otro lado, cuando únicamente se usa la fundamental (Vlk y Ilk), todas las cantidades calculadas representan únicamente la contribución de 60 Hz. Como un ejemplo, se muestran los cálculos cuando únicamente se usa la fundamental para realizar cálculos. Únicamente se usan Vl y Il desde todas las tramas de datos de FFT. Las siguientes cantidades se calculan para un conjunto dado de N tramas y una frecuencia de línea de flínea:

12

imagen12

imagen13

imagen14

imagen15

imagen16

17

imagen17

imagen18

imagen19

imagen20

imagen21

imagen22

imagen23

imagen24

imagen25

imagen26

imagen27

imagen28

imagen29

imagen30

imagen31

imagen32

imagen33

imagen34

imagen35

imagen36

imagen37

imagen38

imagen39

imagen40

imagen41

imagen42

imagen43

imagen44

imagen45

imagen46

imagen47

imagen48

imagen49

imagen50

imagen51

imagen52

imagen53

imagen54

imagen55

imagen56

imagen57

imagen58

imagen59

imagen60

imagen61

imagen62

imagen63

imagen64

Claims (1)

1. imagen1

   imagen2