ES2557080T3 - Equipo del tipo lámina productiva multiservidor para chasis modular, con accesos múltiples por la red de gestión del chasis - Google Patents

Equipo del tipo lámina productiva multiservidor para chasis modular, con accesos múltiples por la red de gestión del chasis Download PDF

Info

Publication number
ES2557080T3
ES2557080T3 ES14180559.8T ES14180559T ES2557080T3 ES 2557080 T3 ES2557080 T3 ES 2557080T3 ES 14180559 T ES14180559 T ES 14180559T ES 2557080 T3 ES2557080 T3 ES 2557080T3
Authority
ES
Spain
Prior art keywords
serial port
server
component
servers
emulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14180559.8T
Other languages
English (en)
Inventor
Grégoire de Turckheim
Jérôme Malinge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ONLINE Sas
Original Assignee
ONLINE Sas
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ONLINE Sas filed Critical ONLINE Sas
Application granted granted Critical
Publication of ES2557080T3 publication Critical patent/ES2557080T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/28—Restricting access to network management systems or functions, e.g. using authorisation function to access network configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Computer And Data Communications (AREA)

Abstract

Un equipo del tipo lámina productiva multiservidor (10) para un chasis modular, que comprende: - una pluralidad de servidores (12); y - un módulo de gestión capaz de ir acoplado, por una parte, a al menos un servidor y por otra parte, a una red de gestión del chasis por medio de una interfaz de red, caracterizado porque, con N servidores y el módulo de gestión en una misma tarjeta de circuito, el módulo de gestión incluye: - un componente pasarela (22) que comprende un puerto en serie material (26) y medios de conversión del flujo de datos en la interfaz de red (24) en un flujo de datos en serie en el puerto en serie material y viceversa; y - un componente repartidor (20) interpuesto entre los N servidores y el componente pasarela, y porque el componente repartidor comprende: - un puerto en serie material (28) de componente repartidor, unido por un primer enlace en serie bidireccional (30) al puerto en serie material (26) del componente pasarela; - una pluralidad de N conectores machos programables (32), con cada uno de estos conectores machos programables unido por un segundo enlace en serie bidireccional respectivo (36) a un puerto en serie material correspondiente (34) de uno de los N servidores; y - medios de control de las entradas/salidas (38), adaptados de configurar cada uno de los N conectores machos programables en un puerto en serie emulado (32) y de acoplar selectivamente este puerto en serie emulado al puerto en serie material (28) del componente repartidor.

Description

5
10
15
20
25
30
35
40
45
50
55
60
65
DESCRIPCION
Equipo del tipo lamina productiva multiservidor para chasis modular, con accesos multiples por la red de gestion del chasis
La invencion se refiere a los equipos de red modulares, en particular los equipos como los utilizados en las instalaciones a gran escala tales como grupos de servidores, redes de telecomunicaciones, enrutadores, etc., empleados por los servidores web, los proveedores de acceso a internet, los centros de almacenamiento y procesamiento de datos del tipo datacenter, etc.
Estos equipos modulares se presentan a menudo en forma de chasis instalados en armarios, incluyendo cada armario una pluralidad de modulos o “laminas” amovibles insertadas y yuxtapuestas en sendos emplazamientos o slots del chasis, con laminas denominadas “productivas” que ofrecen la funcionalidad externa esperada, por ejemplo recepcion del trafico de telecomunicaciones, alojamiento de uno o varios servidores, etc.
El documento US 2009/0031051 A1 ilustra dicha arquitectura de equipo.
La invencion se refiere mas concretamente al acceso remoto a los servidores alojados por estos equipos. En efecto, con objeto de gestionar la instalacion, es necesario poder tomar el control de cualquier servidor de una manera que comprueba su funcionamiento, diagnostica posibles anomalfas, corrige un problema, reconfigura ciertos parametros, etc.
El medio mas sencillo de tomar el control de un servidor es utilizar el puerto en serie o la salida de video del servidor, que estan conectados a su “consola” (interfaz de control directo) y conectarle localmente un ordenador portatil. Esta solucion es sencilla de aplicar, pero es limitativa ya que requiere la presencia de un operador en el mismo lugar que el servidor para hacerse cargo del mismo.
Para una toma de control a distancia del servidor, el medio mas extendido y mas practico consiste en utilizar la red a la que esta acoplado el servidor y en la que opera. Con esta solucion, ya no es necesario estar fisicamente presente; por el contrario, en caso de mala configuracion de red u otro fallo del acceso remoto ya no sera posible, de hecho, acceder al servidor y por lo tanto, tomar el control para corregir el problema. Otro inconveniente de esta tecnica es que no todos los elementos del servidor estan accesibles, especialmente el firmware del BIOS, que puede ser deseable reprogramar en algunos casos.
La solucion mas corriente para eludir esta dificultad es pasar por una red distinta (en adelante “red de gestion”), securizada con relacion al usuario (tipicamente el cliente del servidor), es decir que este ultimo no debe poder acceder a la red de gestion y a sus funcionalidades.
Concretamente, el servidor esta asociado a un componente denominado BMC (Baseboard Management Controller) interpuesto entre el servidor del cliente (por medio de su puerto en serie o su salida de video) y la red de gestion (por medio de un puerto de red Ethernet). El BMC, que esta directamente acoplado al servidor, cumple dos series de funciones:
- en primer lugar, se hace cargo de tareas corrientes de gestion de bajo nivel tales como encendido/apagado del servidor, reinicio, monitorizacion, recogida de datos de estado tales como la temperatura del procesador, el nivel de las alimentaciones, de la ventilacion, etc.,
- en segundo lugar, autoriza el control del servidor a distancia, tomando el acceso local a este servidor y enviandolo a la red de gestion securizada.
Desde el punto de vista economico, esta solucion es relativamente onerosa, ya que implica disponer de un componente adicional especializado (el BMC). Sin embargo, una configuracion convencional en que una lamina productiva incluye un unico servidor (a veces dos servidores) con sus circuitos asociados, permanece economicamente aceptable siempre que el sobrecoste ligado a la incorporacion y la integracion del BMC (tipicamente del orden de 15 €) permanezca relativamente bajo con relacion al coste global de realizacion del servidor y de los diversos elementos de la lamina, cuando este coste supera alrededor de 400 €.
Por el contrario la situacion es muy distinta cuando un equipo agrupa un numero importante de servidores atendidos en comun por un mismo equipo (en adelante “plataforma de calculo” o “plataforma”), por ejemplo en una misma lamina de chasis. Tal es especialmente el caso de las arquitecturas del tipo “microservidor”, donde cada lamina de un chasis incluye en una misma tarjeta de circuito un importante numero de servidores similares, tipicamente hasta veinte servidores agrupados en una misma lamina.
En tal caso, el coste del BMC que debe estar asociado a cada uno de los microservidores asf como el de su interfaz con la red securizada es importante comparado con el coste unitario de un microservidor (algunas decenas de euros), de manera que esta solucion no es economicamente viable. Otro inconveniente es la superficie ocupada por
5
10
15
20
25
30
35
40
45
50
55
60
65
los BMC en la lamina, que viene a invadir la ocupada por los microservidores, reduciendo por lo tanto sensiblemente el numero de microservidores que es posible agrupar en una misma plataforma.
Otro inconveniente de cualquier solucion a base de BMC se refiere a que este da acceso a la totalidad del servidor, especialmente con la posibilidad de modificar parametros sensibles tales como los del BIOS. Para paliar este riesgo, es necesario instalar en el BIOS una contrasena, lo que complica la aplicacion y en cualquier caso, solo garantiza una seguridad relativa en la medida en que esta contrasena no es inviolable.
Uno de los objetivos de la invencion es paliar el conjunto de estos inconvenientes, proponiendo un nuevo tipo de modulo de interfaz entre una red de gestion y una pluralidad de servidores, garantizando las mismas funciones que un conjunto de BMC que estuvieran asociadas a estos servidores, pero realizado a partir de componentes muy baratos, de manera que no contrarresten la ventaja economica proporcionada por la integracion de un gran numero de microservidores en una misma plataforma productiva.
Como se vera mas adelante, este modulo de interfaz segun la invencion es un modulo comun al conjunto de los servidores de la plataforma. Su coste relativo por servidor unitario sera por lo tanto muy reducido y ocupara muy poco espacio ffsico en la tarjeta de circuito.
Una dificultad, en tal caso (componente comun) es disponer de un componente dotado de un numero suficiente de puertos en serie para permitir la interfaz con cada uno de los servidores, por ejemplo un componente dotado de veinte puertos en serie.
Existen ciertamente microcontroladores dotados de varios puertos en serie, hasta cuatro puertos. Pero esto no serfa suficiente para gestionar un numero elevado de servidores, pudiendo llegar hasta veinte servidores en una misma plataforma. Para ello serfa necesario situar en cascada un gran numero de dichos microcontroladores, hasta once microcontroladores de cuatro puertos para disponer de suficientes puertos en serie para atender veinte microservidores -lo que reducirfa en gran medida el interes economico de la solucion, ademas de la complejidad tecnica de la gestion de las entradas/salidas entre estos componentes multiples, asf como la superficie ocupada en la tarjeta de circuito.
Como se vera, la invencion permite superar esta limitacion tecnica mediante una solucion sencilla que permite emular en masa puertos en serie por medio de un unico microcontrolador de tipo corriente (y por lo tanto, muy poco costoso) asociado a otro microcontrolador, asimismo de tipo corriente, que asegura la pasarela entre el primer microcontrolador y la red de gestion.
La invencion permite especialmente resolver el problema consistente en emular un numero muy grande de puertos en serie con la escasa potencia que ofrece un microcontrolador, todo ello con un procesamiento en tiempo real de las senales intercambiadas, especialmente de manera que no se pierda dato alguno susceptible de ser recibido en cada puerto en serie emulado. En efecto, si uno de los servidores emite datos que son transmitidos a la red de gestion, no se puede permitir ignorar durante este tiempo los demas servidores. Ademas, no podrfa plantearse un sistema que presente una latencia demasiado grande, por ejemplo un sistema con comprobacion periodica de los distintos puertos en serie, donde los servidores fuesen interrogados uno a uno y solo estuvieran autorizados a emitir datos hacia la red durante esta fase de interrogacion.
La configuracion de la invencion, que se expondra en detalle mas adelante, permite crear una “red” de puertos en serie, entre un puerto en serie (emulado) a baja velocidad, para cada servidor y un puerto en serie (material) a muy alta velocidad, hacia la red de gestion securizada por medio del componente pasarela. El conjunto se ve desde la red de gestion como un enlace de red unico tradicional que permite tomar individualmente el control de cada uno de los servidores. El coste de este conjunto, funcionalmente comparable a un BMC tradicional asociado a cada uno de los servidores, es extremadamente bajo, del orden de algunos euros para gestionar tfpicamente hasta una veintena de servidores.
Se vera asimismo que la solucion de la invencion permite gestionar con eficacia y sencillamente la cuestion de la proteccion del BIOS, sin recurrir a componentes adicionales y sin riesgo sobre la seguridad. Mas concretamente, la invencion propone a este efecto un equipo del tipo lamina productiva multiservidor para chasis modular como el divulgado por ejemplo por el documento US 2009/0031051 A1 mencionado, es decir que incluye una pluralidad de servidores y un modulo de gestion, capaz de ir acoplado por una parte a al menos un servidor y por otra parte a una red de gestion del chasis por medio de una interfaz de red.
De manera caracterfstica, con N servidores y el modulo de gestion en una misma tarjeta de circuito, el modulo de gestion incluye un componente pasarela, que incluye un puerto en serie material y medios de conversion del flujo de datos en la interfaz red en un flujo de datos en serie en el puerto en serie material y viceversa y un componente repartidor interpuesto entre los N servidores y el componente pasarela. El componente repartidor comprende: un puerto en serie material de componente repartidor, unido por un primer enlace en serie bidireccional al puerto en serie material del componente pasarela; una pluralidad de N conductores machos programables, con cada uno de estos conductores machos programables conectado por un segundo enlace bidireccional respectivo a un puerto en
5
10
15
20
25
30
35
40
45
50
55
60
65
serie material correspondiente a uno de los N servidores; y medios de control de las entradas/salidas, capaces de configurar cada uno de los conductores machos programables en un puerto en serie emulado y en acoplar selectivamente este puerto en serie emulado al puerto en serie material del componente repartidor.
Para los datos emitidos procedentes de los servidores, los medios de control de las entradas/salidas del componente repartidor comprenden: medios de recepcion de los datos incidentes recibidos en el puerto en serie material del componente repartidor, procedente de la red de gestion por medio del componente pasarela; y medios de enrutamiento selectivo de estos datos incidentes hacia aquel de los N puertos en serie emulados que corresponde al servidor destinatario.
Para los datos recibidos con destino a los servidores, los medios de control de las entradas/salidas del componente repartidor comprenden: medios de recepcion de datos incidentes recibidos en uno de los N puertos en serie emulados, procedentes del servidor correspondiente a este puerto; y medios de enrutamiento de estos datos incidentes hacia el puerto en serie material del componente repartidor, a destino de la red de gestion por medio del componente pasarela.
Los segundos enlaces en serie entre los N servidores y el componente repartidor son tfpicamente enlaces asfncronos. Por ello, los medios de control de las entradas/salidas del componente repartidor comprenden ademas: medios de observacion capaces de detectar una transicion de senal en cada uno de los N puertos en serie emulados; y medios de generacion de una interrupcion en caso de deteccion en un puerto en serie emulado de una transicion de senal correspondiente a la recepcion de un dato incidente procedente del servidor unido a este puerto en serie emulado.
En un modo de realizacion especialmente ventajoso, los medios de observacion son medios secuenciados por un reloj del componente repartidor con una frecuencia de observacion que es un multiplo impar, especialmente el triple, de la frecuencia de las transiciones de senal recibidas en los puertos en serie emulados. Los medios de observacion son entonces capaces de generar, para cada puerto en serie emulado, una secuencia de muestreo cfclica: i) que esta sincronizada sobre las pulsaciones del reloj que secuencia la observacion, ii) cuya frecuencia de ciclo corresponde a la frecuencia de las transiciones de senal, iii) que empieza a generarse despues de la primera deteccion de una transicion de senal en el puerto en serie emulado correspondiente a un bit recibido procedente del servidor, iv) y continua generandose cfclicamente y de manera continua hasta la deteccion del final del bit en curso de recepcion procedente del servidor, operandose el muestreo de la senal cfclicamente en un estado de la secuencia que sucede al estado en el que la senal ha empezado a generarse.
El equipo puede comprender ademas, entre cada uno de los N servidores y el componente repartidor, un enlace de transmision de una senal de estado de BIOS del servidor y en el que el componente repartidor comprende medios de generacion de un mensaje de estado de BIOS y de transmision de este mensaje hacia la red de gestion del chasis por medio del puerto en serie material del componente repartidor y el primer enlace bidireccional hacia el componente pasarela.
Puede comprender asimismo, entre cada uno de los N servidores y el componente pasarela, un enlace de transmision de una senal de estado de servidor y en el que el componente pasarela comprende medios de generacion de un mensaje de estado de servidor y de transmision de este mensaje hacia la red de gestion del chasis hacia la interfaz red.
A continuacion, se describe un ejemplo de aplicacion del dispositivo de la invencion, en referencia con los dibujos adjuntos, en los que las mismas referencias designan, entre una figura y otra, elementos identicos o funcionalmente similares.
La figura 1 es una ilustracion simplificada, en forma de esquema de bloques, de una configuracion segun el estado de la tecnica, que pone en aplicacion un BMC de interfaz entre un servidor y la red de gestion.
La figura 2 ilustra, asimismo en forma de esquema de bloques, la tecnica de emulacion en masa de puertos en serie segun la invencion.
La figura 3 es un conjunto de dos cronogramas que explican la manera de gestionar segun la invencion el asincronismo del enlace en serie entre cada servidor y componente repartidor que garantiza la recogida de estos datos y su enrutamiento hacia la red de gestion securizada.
La figura 1 ilustra una configuracion convencional, en la que se encuentra en una misma tarjeta de circuito o lamina de chasis un servidor 12 que es posible conectar a una red de gestion securizada por medio de un enlace 14, que es un enlace de red generalmente del tipo IP/Ethernet. La interfaz entre el servidor 12 y el enlace a la red de gestion 14 esta garantizada por un componente denominado BMC (Baseboard Management Controller), conectado al servidor 12 mediante un enlace 18 a un puerto en serie o un puerto video del servidor 12.
Un primer papel del BMC es recoger cierto numero de informaciones tales como temperatura, estado de las
5
10
15
20
25
30
35
40
45
50
55
60
65
alimentaciones, ventilacion, etc., a partir de diversos sensores y componentes dispuestos en la tarjeta de circuito 10. Estas informaciones se transmiten a la red de gestion que analiza los datos procedentes de las diversas laminas y adopta eventualmente actuaciones apropiadas tales como la desactivacion o reinicio de un servidor, comando de pantalla, envfo de una alarma a una supervision general, etc. El otro papel del BMC es permitir la toma de control a distancia del servidor 12 por un operario o por un software de supervision general a nivel del chasis, del armario o de la instalacion.
Los BMC son componentes dedicados a la gestion de un unico servidor, en ocasiones de dos servidores, pero si se desea reunir en una misma lamina un importante numero de servidores, como en las arquitecturas de tipo “microservidor”, si se deseara disponer de las mismas funciones con los medios actualmente disponibles serfa necesario prever en la lamina tantos BMC como servidores, lo que no serfa economicamente viable y conducirfa a una influencia muy importante de estos componentes adicionales sobre la superfine disponible de la tarjeta de circuito, limitando en la misma medida el numero de microservidores que pueden reunirse en una misma tarjeta.
Para resolver esta dificultad, garantizando las mismas funciones que los BMC y sin riesgo para la seguridad, la invencion propone una configuracion de circuito ilustrada de manera esquematica en la figura 2.
En esta figura, se ha representado una pluralidad de servidores parecidos 12, por ejemplo la cantidad de N = 20 servidores, reunidos en una misma tarjeta de circuito 10, por ejemplo de una misma lamina productiva de un chasis y con una interfaz con un unico enlace red IP/Ethernet 14 hacia la red de gestion securizada del chasis.
El modulo de gestion de la invencion, que sustituye el BMC 16 de la figura 1 garantizando las mismas funciones para el conjunto de los veinte servidores 12, esta constituido alrededor de dos componentes, es decir un componente 20 denominado “componente repartidor”, realizado a partir de un microcontrolador de un modelo muy sencillo y por lo tanto, de bajo coste y un componente 22 denominado “componente pasarela”.
Los servidores 12 estan todos acoplados al componente repartidor 20 que esta interfasado al enlace 14 a la red de gestion por medio del componente pasarela 22. Este componente pasarela 22 comprende un puerto red (puerto Ethernet) 24 unido al enlace 14 y un puerto en serie material 26, con estos dos puertos 24, 26 acoplados juntos para permitir una transferencia bidireccional de datos a gran velocidad, tfpicamente del orden de 2 Mbp, necesaria para permitir la gestion simultanea de una veintena de servidores.
El componente 22, ademas de su funcion de pasarela, garantiza asimismo la recogida de la informacion de temperatura, alimentacion, ventilacion... de la lamina 10, para transmitir esta informacion a la red de gestion por medio del enlace 14.
El componente repartidor 20 posee, como la inmensa mayorfa de los microcontroladores, un puerto en serie material 28, que esta unido al puerto en serie material del componente pasarela 22 por medio de un primer enlace en serie bidireccional 30 de alta velocidad.
Del lado de los servidores 12, el enlace entre estos servidores y el componente repartidor 20 esta realizado, de manera caracterfstica de la invencion, mediante conductores machos programables del microcontrolador en la misma cantidad que la de los servidores. Estos conductores machos programables son GPIO (General Purpose Inputs/Outputs) pilotados mediante una programacion adecuada del microcontrolador, de manera que emula para cada uno un puerto en serie respectivo 32, unido al puerto en serie material 34 del servidor correspondiente por medio de un segundo enlace en serie bidireccional 36 de baja velocidad: en efecto, la velocidad tfpica de un puerto en serie emulado 32 es del orden de 9.600 bp, ya que se trata de un conductor macho programable y por lo tanto, gestionado por software con las limitaciones inherentes a esta tecnica, a diferencia del puerto en serie 28 que puede garantizar una velocidad mucho mas elevada, del orden de 2 Mbp, debido a que el intercambio se realiza entre dos puertos materiales (respectivamente los puertos 22 y 28).
El pilotaje de los conectores machos programables (GPIO) que constituyen los puertos en serie emulados 32 se opera con la ayuda de los medios de control de las entradas/salidas 38, es decir la rutina de pilotaje GPIO convencional del microcontrolador. El conjunto es controlado por una CPU 40, mientras que la secuencia esta garantizada por un modulo de reloj 42.
Se observa que el componente repartidor 20 esta desprovisto de interfaz red (interfaz IP/Ethernet), lo que permite utilizar para este componente un microcontrolador muy sencillo, no especializado y por lo tanto muy barato, quedando la gestion de la interfaz con la red a cargo del componente pasarela 22 que esta basicamente dedicado a esta funcion.
Para el envfo desde la red de gestion de datos destinados a uno de los servidores 12 (datos RX), el GPIO se limita a enrutar estos datos hacia el servidor adecuado activando el conector macho programable que le corresponde. A continuacion los datos RX seran lefdos y descodificados por el servidor, que realizara la accion adecuada.
En el otro sentido, para el envfo desde uno de los servidores 12 de datos destinados a la red de gestion (datos TX),
5
10
15
20
25
30
35
40
45
50
55
60
65
estos datos se reciben en el conector macho programable del componente repartidor 20, que genera una transicion (explicada en detalle mas adelante con referencia a la figura 3) detectada por un bloque Interrupt-On-Change IOC 44 asociado al conector macho programable correspondiente. La deteccion de esta transicion genera una interrupcion IT_nn hacia la CPU 40. Esta realiza entonces las acciones necesarias para leer, bit a bit, los sucesivos bytes transmitidos por el servidor en el enlace en serie asfncrono 36 y recibidos en el puerto en serie emulado nn 32. A continuacion, retransmite estos datos hacia el puerto en serie material 28 de manera que el componente pasarela 22 pueda remitirlos a la red de gestion securizada por medio del enlace de red 14.
Para el control del estado del BIOS, esta prevista una lfnea adicional especffica 46 entre cada servidor y el componente repartidor, de manera que permite la transmision de la informacion ctrl_bios_nn que refleja el estado del BIOS desde el servidor nn hacia la red de gestion por medio del puerto en serie material 28 y el componente pasarela 22, de la misma manera que para los bytes de informacion TX transmitidos por el servidor.
Como variante, el enlace 46 puede establecerse no hacia el componente repartidor 20, sino hacia el componente pasarela 22, que gestionara y transmitira directamente esta informacion a la red de gestion.
En uno u otro caso, esta lfnea 46 permite indicar al componente repartidor 20 hasta que punto el servidor 12 se situa en su proceso de inicio, informacion que se transmite al componente pasarela 22. Este ultimo autentifica las conexiones y decide en que momento el usuario remoto tendra derecho a tomar el control del servidor afectado y en que momento no tendra derecho, la prohibicion realizandose simplemente al no dejar pasar los datos durante las fases de prohibicion.
En lo que se refiere al estado del servidor (encendido/apagado...), esta previsto un enlace 48 entre cada uno de los servidores y el componente pasarela 22, con la condicion de que este ultimo transmita la informacion correspondiente mgmt_nn de estado del servidor nn hacia la red de gestion con objeto de que esta ultima tenga conocimiento del estado real de este servidor. En efecto, si por ejemplo el servidor esta apagado, no podra transmitir datos por medio de su puerto en serie material 34, por lo que es preciso gestionar directamente esta informacion sin pasar por el componente repartidor 20.
La figura 3 es un conjunto de dos cronogramas que explican la manera de gestionar, segun la invencion, el asincronismo del enlace en serie 36 entre cada servidor 12 y el componente repartidor 20 que garantiza la recogida de estos datos y su enrutamiento hacia la red de gestion securizada.
En efecto, una dificultad se debe al hecho de que este enlace es un enlace asfncrono, ya que cada servidor 12 dispone de su propio reloj que, aun siendo de frecuencia conocida, no esta sincronizado con el del componente repartidor 20.
Cuando se trata de enviar datos desde el componente repartidor 20 hacia el servidor (datos RX del enlace 36 en la figura 2), esta transmision no plantea dificultad particular alguna, en la medida en que cada uno de los servidores 12 esta disenado para estar permanentemente a la escucha de datos RX recibidos en su puerto en serie material 34.
Por el contrario, en sentido inverso, para los datos transmitidos por el servidor (datos TX del enlace 36 en la figura 2), el componente repartidor 20 debe estar dispuesto a recibir dichos datos en cualquier momento, en instantes no conocidos por adelantado, en cualquiera de los puertos en serie emulados 32 y sin poder controlar el momento en que el servidor transmite estos datos (desde el punto de vista de la transmision de los datos, los servidores 12 y el componente repartidor 20 estan, al efecto, totalmente desacoplados).
Otra dificultad reside en la dificultad que existe en emular conjuntamente veinte puertos en serie 32 con la escasa potencia que ofrece un microcontrolador. Ahora bien, las senales recibidas en los puertos en serie emulados deben poder procesarse en tiempo real, lo que implica una gestion muy apurada del tiempo asignado a la gestion de cada puerto en serie emulado.
La solucion tecnica propuesta a tal efecto consiste en utilizar un reloj que genere latidos o ticks con una frecuencia el triple de la frecuencia de los bits de datos recibidos procedentes del servidor en el enlace asfncrono 36 (siendo esta ultima frecuencia conocida a su vez a priori, al menos de manera aproximada).
Se ha representado en la figura 3 estos ticks de reloj, que son los mismos para todos los puertos en serie emulados 32, lo que permite utilizar un reloj unico, comun.
Estos ticks de reloj serviran para sincronizar el paso de una secuencia de muestreo cfclico 1-0-2-1-0-2-1-0-2 etc., reproducida en la figura 3.
Esta secuencia no se genera de manera continua, pero se activa al detectarse una transicion de la senal TX por parte del modulo IOC 44 que envfa una interrupcion IT_nn cuando se detecta esta transicion a partir de un estado idle basico (correspondiente en el ejemplo ilustrado a un nivel alto). La deteccion de esta transicion, con referencia D en la figura 3, activa el paso de la secuencia de muestreo en el primer tick de reloj que sigue inmediatamente a esta
5
10
15
20
25
30
deteccion D, iniciandose la secuencia en el valor '1'.
En la figura 3 se han representado dos ejemplos de un mismo byte de senal TX que llegan a un puerto en serie emulado, pero con desfases temporales distintos con relacion al reloj interno del componente. Estos dos casos corresponden a distintos instantes (en el absoluto) de la activacion de la secuencia; ocurrirfa lo mismo para senales que llegasen a dos puertos en serie emulados distintos, que darfan lugar a distintas secuencias para cada puerto en serie emulado (todas estas secuencias siendo, sin embargo, acompasadas a la misma frecuencia de los ticks de reloj, comun en todos los puertos).
Tras el inicio del paso de la secuencia, el microcontrolador espera el valor siguiente de la secuencia (que es '0' ya que la secuencia se habfa activado con '1' como valor inicial) y ejecuta el muestreo de la senal en este momento. Esto permite estar seguro de que, en cualquier caso, el muestreo (con referencia S en la figura 3) intervendra en algun lugar entre 1/3 y 2/3 de la anchura del bit, lo que deja un margen ampliamente suficiente para compensar las imperfecciones potenciales de transmision y los desfases entre los respectivos relojes del servidor 12 y del componente repartidor 20.
Se muestrea el primer bit de la senal TX, bit que, en este caso, es el bit de start ST del dato transmitido por el servidor.
A continuacion, se reitera el muestreo de la senal cada vez que la secuencia dclica pasa de nuevo por el valor '0', todo ello bit a bit para cada uno de los bits B0... B7 del byte de dato, hasta que se haya alcanzado el ultimo bit B7 del byte. En ese momento se detiene la secuencia (como se indica en 'X' en la figura 3), el microcontrolador reconstituye el byte y lo envfa al componente pasarela 22 por medio del puerto en serie material 28.
Se observa que, en lo anterior, se ha elegido para la frecuencia de reloj un valor el triple del de la frecuencia con la que se entregan los bits de senal TX por el servidor en el enlace asfncrono. Un multiplo mas elevado, impar (5 x) serfa ciertamente posible y mejorarfa la precision del instante de muestreo, pero sin beneficio adicional sobre la fiabilidad de este muestreo. Ademas, esto inducirfa un aumento del numero de interrupciones hacia la CPU 40, de manera que incrementa inutilmente la tarea de calculo de esta ultima. A la inversa, una frecuencia que fuese solo el doble de la frecuencia de la senal TX podrfa, en algunos casos lfmite, crear una incertidumbre sobre la exactitud del muestreo, operandose este ultimo muy cerca de una transicion de la senal y por lo tanto, con un riesgo de falsa deteccion.

Claims (7)

  1. REIVINDICACIONES
    1. Un equipo del tipo lamina productiva multiservidor (10) para un chasis modular, que comprende:
    5 - una pluralidad de servidores (12); y
    - un modulo de gestion capaz de ir acoplado, por una parte, a al menos un servidor y por otra parte, a una red de gestion del chasis por medio de una interfaz de red, caracterizado porque, con N servidores y el modulo de gestion en una misma tarjeta de circuito, el modulo de gestion incluye:
    - un componente pasarela (22) que comprende un puerto en serie material (26) y medios de conversion
    10 del flujo de datos en la interfaz de red (24) en un flujo de datos en serie en el puerto en serie material y
    viceversa; y
    - un componente repartidor (20) interpuesto entre los N servidores y el componente pasarela, y porque el componente repartidor comprende:
    • un puerto en serie material (28) de componente repartidor, unido por un primer enlace en serie bidireccional (30) al puerto en serie material (26) del componente pasarela;
    • una pluralidad de N conectores machos programables (32), con cada uno de estos conectores machos programables unido por un segundo enlace en serie bidireccional respectivo (36) a un puerto en serie material correspondiente (34) de uno de los N servidores; y
    • medios de control de las entradas/salidas (38), adaptados de configurar cada uno de los N conectores machos programables en un puerto en serie emulado (32) y de acoplar selectivamente este puerto en serie emulado al puerto en serie material (28) del componente repartidor.
  2. 2. El equipo de la reivindicacion 1, en el que los medios de control de las entradas/salidas (38) del componente repartidor (20) comprenden:
    • medios de recepcion de datos incidentes recibidos en el puerto en serie material (28) del componente repartidor, procedente de la red de gestion por medio del componente pasarela (22); y
    • medios de enrutamiento selectivo de estos datos incidentes hacia aquel de los N puertos en serie emulados (32) que corresponde al servidor destinatario.
    El equipo de la reivindicacion 1, en el que los medios de control de las entradas/salidas del componente repartidor (20) comprenden:
    • medios de recepcion de datos incidentes (TX) recibidos en uno de los N puertos en serie
    40 emulados (32), procedentes del servidor correspondiente a este puerto; y
    • medios de enrutamiento de estos datos incidentes hacia el puerto en serie material (28) del componente repartidor, con destino a la red de gestion por medio del componente pasarela (22).
    45 4. El equipo de la reivindicacion 3, en el que
    - los segundos enlaces en serie (36) entre los N servidores (12) y el componente repartidor (20) son enlaces asfncronos y
    - los medios de control de las entradas/salidas (38) del componente repartidor (20) comprenden
    50 ademas:
    30
    35
  3. 3.
    15
    20
    25
    • medios de observacion (44), capaces de detectar una transicion de senal (D) en cada uno de los N puertos en serie emulados (32); y
    • medios de generacion de una interrupcion (IT_01... IT_20) en caso de deteccion, en un
    55 puerto en serie emulado de una transicion de senal correspondiente a la recepcion de un
    dato incidente (TX) procedente del servidor unido a este puerto en serie emulado.
  4. 5. El equipo de la reivindicacion 4, en el que los medios de observacion son medios secuenciados por un reloj (42) del componente repartidor con un frecuencia de observacion que es un multiplo impar de la frecuencia
    60 de transiciones de senal recibidas en los puertos en serie emulados.
  5. 6. El equipo de la reivindicacion 5, en el que la frecuencia de observacion es el triple de la frecuencia de las transiciones de senal recibidas en los puertos en serie emulados.
    65 7. El equipo de la reivindicacion 5, en el que los medios de observacion son capaces de generar, para cada
    puerto en serie emulado, una secuencia de muestreo cfclica:
    - que esta sincronizada con las pulsaciones del reloj que secuencia la observacion,
    - cuya frecuencia de ciclo corresponde a la frecuencia de las transiciones de senal y
    5 - que empieza a generarse despues de la primera deteccion (D) de una transicion de senal en el puerto
    en serie emulado correspondiente a un byte recibido procedente del servidor,
    - luego sigue generandose cfclicamente y de manera continua hasta la deteccion del final del byte (BO- 87) en curso de recepcion procedente del servidor,
    - operandose el muestreo (S) de la senal (TX) cfclicamente en un estado ('0') de la secuencia que
    10 sucede al estado ('1') en la que la senal ha empezado a generarse.
  6. 8. El equipo de la reivindicacion 1, que comprende ademas, entre cada uno de los N servidores (12) y el componente repartidor (20), un enlace (48) de transmision de una senal de estado de BIOS del servidor y en el que el componente repartidor (20) comprende medios de generacion de un mensaje de estado de BlOs y 15 de emision de este mensaje hacia la red de gestion del chasis por medio del puerto en serie material (28) del
    componente repartidor y el primer enlace bidireccional (30) hacia el componente pasarela (22).
  7. 9. El equipo de la reivindicacion 1, que comprende ademas, entre cada uno de los N servidores (12) y el componente pasarela (22), un enlace (48) de transmision de una senal de estado del servidor y en el que el 20 componente pasarela (22) comprende medios de generacion de un mensaje de estado del servidor y de
    emision de este mensaje hacia la red de gestion del chasis por medio de la interfaz de red (24).
ES14180559.8T 2013-08-20 2014-08-11 Equipo del tipo lámina productiva multiservidor para chasis modular, con accesos múltiples por la red de gestión del chasis Active ES2557080T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1358093A FR3009914B1 (fr) 2013-08-20 2013-08-20 Equipement de type lame productive multiserveur pour chassis modulaire, avec acces multiples par le reseau de gestion du chassis
FR1358093 2013-08-20

Publications (1)

Publication Number Publication Date
ES2557080T3 true ES2557080T3 (es) 2016-01-21

Family

ID=49998341

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14180559.8T Active ES2557080T3 (es) 2013-08-20 2014-08-11 Equipo del tipo lámina productiva multiservidor para chasis modular, con accesos múltiples por la red de gestión del chasis

Country Status (3)

Country Link
EP (1) EP2840762B1 (es)
ES (1) ES2557080T3 (es)
FR (1) FR3009914B1 (es)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7188209B2 (en) * 2003-04-18 2007-03-06 Nextio, Inc. Apparatus and method for sharing I/O endpoints within a load store fabric by encapsulation of domain information in transaction layer packets
US7889762B2 (en) * 2006-01-19 2011-02-15 Intel-Ne, Inc. Apparatus and method for in-line insertion and removal of markers
US7761622B2 (en) * 2007-07-26 2010-07-20 Hewlett-Packard Development Company, L.P. Centralized server rack management using USB
US8306652B2 (en) * 2008-03-14 2012-11-06 International Business Machines Corporation Dual-band communication of management traffic in a blade server system

Also Published As

Publication number Publication date
FR3009914A1 (fr) 2015-02-27
EP2840762B1 (fr) 2015-09-30
EP2840762A1 (fr) 2015-02-25
FR3009914B1 (fr) 2015-08-21

Similar Documents

Publication Publication Date Title
CA2923000C (en) Bus system and method for operating such a bus system
CN110799912B (zh) 安全关键和非安全关键的过程的控制系统
US11588798B1 (en) Protocol free encrypting device
ES2567268T3 (es) Sistema de comunicación y procedimiento para la transmisión de datos isócrona en tiempo real
CN101986638A (zh) 千兆单向型网络隔离装置
CN101584155A (zh) 具有主/从结构的通信系统
KR101252529B1 (ko) 이중화를 지원하는 배전반용 보안 시스템
JP6747525B2 (ja) セーフティシステムおよびセーフティコントローラ
US9602409B2 (en) Apparatus and method for multilateral one-way communication
WO2011137797A1 (zh) 以太网中的数据传输方法和系统
US20200084304A1 (en) Auto-negotiation over extended backplane
CN107113220B (zh) 通信连接装置以及通信系统
CN107465611A (zh) Sdn控制器和交换机控制链路的保护倒换方法及装置
JP6933183B2 (ja) セーフティ制御システムおよびセーフティ制御ユニット
US11438192B2 (en) Managed switch with physically distributed ports
ES2557080T3 (es) Equipo del tipo lámina productiva multiservidor para chasis modular, con accesos múltiples por la red de gestión del chasis
ES2225487T3 (es) Red con propiedades de redundancia asi como abonado de la red, especialmente un aparato de campo, para una red de este tipo.
US20080126610A1 (en) Embedded system and communication method thereof
ES2215753T3 (es) Diseño de placa madre con linea comun vme virtual, tolerante a fallos.
Geng et al. VRRP load balance technology simulation practice based on GNS3
CN114556873B (zh) 用于过程控制自动化设备中的多功能交换机以及这种过程控制自动化设备
JP2017084173A (ja) 監視制御システムおよび監視制御方法
CN212463253U (zh) 一种基于sdi技术的拟态构造架构
KR101858264B1 (ko) 이더넷 통신 기기를 위한 릴레이 장치
CN116582473B (zh) 一种机架式通信设备及其串口管理方法