ES2748348T3 - Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet - Google Patents

Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet Download PDF

Info

Publication number
ES2748348T3
ES2748348T3 ES14190219T ES14190219T ES2748348T3 ES 2748348 T3 ES2748348 T3 ES 2748348T3 ES 14190219 T ES14190219 T ES 14190219T ES 14190219 T ES14190219 T ES 14190219T ES 2748348 T3 ES2748348 T3 ES 2748348T3
Authority
ES
Spain
Prior art keywords
packet
time
determining
devices
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES14190219T
Other languages
English (en)
Inventor
Jean-Yves Philippe
Olivier Pierrelee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thales SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thales SA filed Critical Thales SA
Application granted granted Critical
Publication of ES2748348T3 publication Critical patent/ES2748348T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H04J3/0661—Clock or time synchronisation among packet nodes using timestamps
    • H04J3/0667—Bidirectional timestamps, e.g. NTP or PTP for compensation of clock drift and for compensation of propagation delays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
    • H04J3/0658—Clock or time synchronisation among packet nodes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/80—Generation or processing of content or additional data by content creator independently of the distribution process; Content per se
    • H04N21/85—Assembly of content; Generation of multimedia applications
    • H04N21/854—Content authoring
    • H04N21/8547—Content authoring involving timestamps for synchronizing content
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

Procedimiento de sincronización horaria, entre dos dispositivos conectados por una conexión por cable Ethernet, constando dicho procedimiento de las etapas siguientes: - una etapa (101) de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos, - una etapa (102) de emisión por uno de los dispositivos de un paquete de datos que consta de una hora de emisión de este paquete, - una etapa (103) de determinación de la hora por el otro dispositivo por adición del periodo de transmisión a la hora de emisión del paquete, utilizando dichas etapas de determinación de un periodo necesario para una transmisión (101), de emisión por uno de los dispositivos de un paquete de datos (102) y de determinación de la hora por el otro dispositivo (103), paquetes de datos generados por una capa MAC, y utilizando como referencia temporal un contador incrementado al ritmo de un reloj utilizado por dicha conexión Ethernet.

Description

DESCRIPCIÓN
Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet La presente invención se refiere a un procedimiento y un sistema de sincronización horaria entre dos dispositivos que tienen relojes que pueden ser independientes. En efecto, en el marco de los equipos de radiocomunicación táctica, puede ser necesario conectar equipos complementarios distantes varios metros, pero entre los cuales es necesario que los relojes estén sincronizados con una precisión de menos de 1 |is. Este procedimiento y sistema también se pueden aplicar entre dos dispositivos cercanos al tiempo que se beneficia de la compacidad de la interfaz propuesta.
En el estado de la técnica se conocen sistemas y procedimientos que utilizan una interfaz de conexión entre los equipos. Estas conexiones constan de uno o varios cables dedicados únicamente al transporte de una señal específica que permite la sincronización. Sin embargo, esta solución no permite tener una interfaz de conexión estándar ya que esta impone una señal demás, un circuito específico de más, una conectividad de más, un protocolo específico. Por otro lado, la información enviada por esta señal en memoria tampón no tiene la misma latencia que la trama Mac Ethernet en su interface. Por trama Mac Ethernet se entiende un paquete de datos transmitidos utilizando el protocolo de red local Ethernet. En efecto, el circuito a cargo de la gestión de la interfaz de conexión emite directamente la señal, mientras que la trama MAC ha experimentado varias decenas de periodo de reloj de desfase. Estos sistemas presentan, por lo tanto, un problema de sincronización de la señal destinada a sincronizar el mensaje.
También se conocen en el estado de la técnica sistemas y procedimientos basados en el intercambio de paquetes. Esta transferencia utiliza una interfaz de conexión estándar y dedicada también a la transferencia de los datos. Se puede citar, por ejemplo, la norma IEEE1588 (conocida con el acrónimo inglés de PTP para «Precision Time Protocol») que se propuso en 2002 para responder a las exigencias de los procedimientos en tiempo real implementados en diferentes campos técnicos. Las solicitudes de patente US 2012/0136956 A1 y US 2011/0161701 A1 se refieren, ambas dos, a implementaciones de la norma IEEE 1588. Esta norma propone una solución muy precisa de sincronización de los relojes (esta precisión es inferior al microsegundo) de varios equipos puestos en red. Sin embargo, como esta norma está definida para la sincronización de varios equipos distribuidos en una red local, presenta un procedimiento complejo La complejidad de este procedimiento proviene en particular de la búsqueda del dispositivo que tiene el reloj más preciso para hacerle el reloj maestro de la red. Esta complejidad hace su implementación problemática en un equipo que tiene una escasa capacidad de cálculo y escasos recursos en memoria.
La presente invención pretende, por lo tanto, remediar estos problemas proponiendo un sistema y un procedimiento de sincronización que no tenga necesidad de uno o varios cables dedicados únicamente al transporte de una señal específica que permite la sincronización y que presente una complejidad baja.
De este modo, la invención propone un procedimiento de sincronización horaria, entre dos dispositivos conectados por una conexión por cable Ethernet y que consta de un reloj. El procedimiento consta de las etapas siguientes: • una etapa de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos,
• una etapa de emisión por uno de los dispositivos de un paquete de datos que consta de una hora de emisión de este paquete,
• una etapa de determinación de la hora por el otro dispositivo por adición del periodo de transmisión a la hora de emisión del paquete,
utilizando dichas etapas de determinación de un periodo necesario para una transmisión, de emisión por uno de los dispositivos de un paquete de datos y de determinación de la hora por el otro dispositivo paquetes de tramas MAC Ethernet.
Los relojes de los dos dispositivos pueden ser independientes si los dispositivos están alejados o provenir de una misma fuente si los dos dispositivos están cerca.
Ventajosamente, el procedimiento consta además de:
• una etapa de determinación de una deriva temporal de un reloj de uno de los dispositivos con respecto al reloj del otro dispositivo,
• una etapa de corrección de esta deriva temporal del reloj, dicha corrección se realiza adelantando el reloj del dispositivo cuyo reloj está atrasado o atrasando el reloj del dispositivo cuyo reloj está adelantado.
Ventajosamente, la etapa de determinación de una deriva temporal consta de las etapas siguientes:
• una etapa de emisión de un primer paquete de datos y de guarda de una hora de envío del paquete por uno de los dispositivos, siendo emitido dicho paquete con destino al otro dispositivo,
• una etapa de recepción del primer paquete y de guarda de una hora de recepción por el otro dispositivo, • una etapa de envío de un segundo paquete, por el otro dispositivo, constando dicho segundo paquete de dicha hora de recepción,
• una etapa de recepción de dicho segundo paquete por el dispositivo,
• una etapa de determinación de la deriva a partir de la hora de envío, de la hora de recepción y del periodo de transmisión.
Ventajosamente, la etapa de determinación de la deriva está adaptada para la utilización de la siguiente relación:
Figure imgf000003_0001
en la que tenvío representa la hora de envío del primer paquete, trecep representa la hora de recepción del segundo paquete, TL representa el periodo de transmisión y deriva representa la deriva del reloj.
Ventajosamente, la etapa de determinación de un periodo de transmisión consta de las etapas siguientes:
• una etapa de emisión de un primer paquete de datos y de guarda de una hora de envío, por uno de los dispositivos, que solicita a otro dispositivo la emisión de un segundo paquete de datos a cambio,
• una etapa de recepción de dicho primer paquete por el otro dispositivo
• una etapa de emisión de un segundo paquete por el otro dispositivo que puede contener una indicación de un periodo de un procesamiento que separa la recepción del primer paquete y la emisión del segundo paquete, • una etapa de recepción del segundo paquete y de guarda de una hora de recepción del segundo paquete por el dispositivo,
• una etapa de determinación del periodo de transmisión a partir de la hora de envío, la hora de recepción y del periodo de procesamiento.
Ventajosamente, la etapa de determinación del periodo de transmisión está adaptada para la utilización de la siguiente relación:
Figure imgf000003_0002
en la que tenvío representa la hora de envío del primer paquete, trecep representa la hora de recepción del segundo paquete, TLDPG representa el periodo de procesamiento y TL representa el periodo de transmisión.
La invención también se refiere a un sistema que comprende dos dispositivos conectados por una conexión por cable Ethernet. Los dispositivos comprenden:
• medios de sincronización configurados para la implementación del procedimiento de sincronización horaria, y • un reloj.
Ventajosamente, los paquetes de datos intercambiados entre dichos dispositivos son generados por una capa MAC. Ventajosamente, los relojes de los dispositivos se basan en el incremento de un contador al ritmo de un reloj utilizado por dicha conexión Ethernet.
Ventajosamente los medios de sincronización son una FPGA, un ASIC o un componente externo.
Las ventajas de esta invención son las siguientes:
La invención utiliza paquetes de tramas MAC Ethernet estándar, de acuerdo con uno de los estándares de la norma IEEE 802.3. La utilización de estos paquetes MAC estándar permite disponer de circuitos más baratos.
El protocolo se ajusta a la necesidad de sincronización de una conexión punto por punto y no presenta la complejidad de los procedimientos de sincronización conocidos en el estado de la técnica.
La sincronización es la más fina posible ya que utiliza directamente el reloj utilizado por la capa MAC y la conexión Ethernet.
No hay modificaciones aportadas en la capa de conexión de datos.
Finalmente, este procedimiento no necesita una transmisión continua en la conexión Ethernet, lo que permite evitar una utilización inútil de la conexión y, por lo tanto, un consumo inútil.
Además, el procedimiento es ventajoso incluso entre dos dispositivos cercanos (entre 2 tarjetas internas a un equipo) que en este caso de configuración pueden disponer del mismo reloj. En efecto, las restricciones de sitio y de coste favorecen las interfaces de tipo serie rápida. En este caso, ya no existe la problemática de deslizamiento de los relojes (salvo si los relojes no tienen el mismo piloto), una vez que los dispositivos están sincronizados.
La invención se comprenderá mejor y otras ventajas surgirán con la lectura de la descripción detallada realizada a modo de ejemplo no limitante y con ayuda de las figuras, en las cuales:
- la figura 1 presenta el procedimiento de sincronización temporal.
- la figura 2 presenta una mejora del procedimiento de sincronización temporal para el caso del seguimiento de la deriva.
- la figura 3.a presenta la descripción de una realización de la etapa de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos.
- la figura 3.b presenta el logigrama de la etapa de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos.
- la figura 4.a presenta la descripción de una realización de la etapa de determinación de una deriva temporal. - la figura 4.b presenta el logigrama de la etapa de determinación de una deriva temporal.
- la figura 5 presenta una realización de un sistema de acuerdo con la invención.
La figura 1 describe el procedimiento de sincronización temporal entre dos dispositivos. Este procedimiento consta de las etapas siguientes:
• Una etapa 101 de determinación de un periodo necesario para una transmisión de un paquete de datos entre el primer y el segundo dispositivo.
• Una etapa 102 de emisión, por uno de los dos dispositivos, de un paquete de datos que consta de una hora de emisión de este paquete.
• Una etapa 103 de determinación de la hora, por el otro dispositivo, por adición del periodo de transmisión a la hora de emisión del paquete.
Este procedimiento permite, por lo tanto, sincronizar la hora del segundo dispositivo con la hora del primer dispositivo.
En una realización presentada por la figura 2, el procedimiento consta de dos etapas que permiten corregir una deriva temporal del reloj interno de uno de los equipos con respecto al reloj interno del otro equipo. Estas dos etapas son las siguientes:
• Una etapa 201 de determinación de una deriva temporal de un reloj de uno de los dispositivos con respecto al reloj del otro dispositivo.
• Una etapa 202 de corrección de esta deriva temporal por uno u otro de los dispositivos. Es posible corregir el reloj del dispositivo que está adelantado atrasando su reloj o corregir el reloj del dispositivo que está atrasado adelantando su reloj.
La figura 3.a presenta la descripción de una realización de la etapa 101 de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos. A título ilustrativo y no limitante, es el primer dispositivo el que iniciará el procedimiento, sin embargo es posible que esta inicialización sea realizada por el segundo dispositivo. La determinación de este periodo de transmisión se basa en las etapas siguientes:
• Una etapa 301 de emisión de un primer paquete de datos por el primer dispositivo. En este primer paquete de datos, se indica que el segundo dispositivo debe reenviar un paquete de datos que indica el periodo que el segundo dispositivo ha empleado para procesar el paquete de datos. Además, el primer dispositivo guarda la hora de envío (tenvío) del paquete de datos.
• Una etapa 302 de recepción del primer paquete de datos. El plazo que ha sido necesario para la transmisión del paquete de datos consta de dos partes TL1 y TL2. Se denomina TL el plazo completo de transmisión.
TL1 corresponde al tiempo empleado para que los circuitos encargados de la gestión Ethernet (parte de capa MAC o capa MAC más capa PHY) para transmitir físicamente la trama en la interfaz a partir del instante en el que se ha dado la orden de emisión. Este tiempo (en periodo de reloj a 125 MHz para gigabit Ethernet) corresponde al tiempo para que estos circuitos (en tecnologías síncronas) realicen los procesamientos digitales necesarios para construir la trama y emitirla en la interfaz. Este tiempo es siempre el mismo para un mismo tipo de circuito.
En la recepción, el tiempo es diferente, ya que los procesamientos digitales no son los mismos (las problemáticas de recepción no son las mismas que las problemáticas de emisión).
• Una etapa 303 de envío de un segundo paquete, por el segundo dispositivo. Este paquete incluido puede incorporar una indicación del periodo de procesamiento (TLDPG) del paquete por el segundo dispositivo. Si la indicación del periodo de procesamiento (TLDPG) del paquete por el segundo dispositivo no está comprendida en el segundo paquete, puede ser conocida por el primer dispositivo ya que se carga en su memoria antes de la utilización del procedimiento. En efecto, como este tiempo es fijo para un dispositivo dado, basta que este tiempo sea conocido por el dispositivo opuesto para aplicar la fórmula. El hecho de transmitir este tiempo permite durante la fase de desarrollo o en caso de modificaciones o de evoluciones de un dispositivo evitar tener también que retocar el otro dispositivo opuesto que utilizaría un tiempo fijo.
• Una etapa 304 de recepción del segundo paquete por el primer dispositivo y de guarda de la hora de recepción (trecep) por este primer dispositivo. Se supone que el periodo de transmisión de un paquete entre el primer y el segundo dispositivo es idéntico al periodo de transmisión entre el segundo y el primer dispositivo. Esto proviene de la simetría del diseño.
• Una etapa 305 de determinación del periodo de transmisión a partir de la hora de envío, de la hora de recepción y del periodo de procesamiento. La determinación se realiza utilizando la fórmula siguiente:
TL _ (trecep tenvío TLDPG)/2
La figura 3.b presenta el logigrama de la etapa de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos.
La figura 4.a describe una realización de la etapa 201 de determinación de una deriva temporal. A título ilustrativo y no limitante es el primer dispositivo el que iniciará el procedimiento, sin embargo, es posible que esta inicialización sea realizada por el segundo dispositivo. La determinación de esta deriva temporal se basa en las etapas siguientes:
• Una etapa 401 de emisión de un primer paquete, por el primer dispositivo, que solicita la hora al segundo dispositivo. Además, el primer dispositivo guarda la hora de envío (tenvío) del paquete de datos.
• Una etapa 402 de recepción del primer paquete y de guarda de la hora de recepción de este paquete (trecep).
Estas dos operaciones son realizadas por el segundo dispositivo.
• Una etapa 403 de envío, por el segundo dispositivo de un segundo paquete que consta de la hora de recepción del primer paquete por el segundo dispositivo.
• Una etapa 404 de recepción del segundo paquete por el primer dispositivo.
• Una etapa 405 de determinación de la deriva a partir de la hora de envío, de la hora de recepción y el periodo de transmisión (TL). La determinación se realiza utilizando la fórmula siguiente:
deriva — t recep — ^nvío — TL
La figura 4.b presenta el logigrama de la etapa de determinación de una deriva temporal con una transmisión de un paquete de datos entre los dos dispositivos.
Como la determinación de una deriva temporal necesita el conocimiento del periodo de transmisión TL, por lo tanto, es necesario realizar, previamente a la etapa de determinación de una deriva temporal, la etapa de determinación de un periodo de transmisión y la etapa de puesta en hora de los dos dispositivos.
El procedimiento de la invención se puede implementar en un sistema tal como se representa en la figura 5. Este sistema consta de dos dispositivos (501.a y 501.b) que están conectados por una conexión 502. Esta conexión puede ser una conexión Ethernet (es preferible utilizar una conexión de tipo Gigabit Ethernet para disponer de una velocidad de transmisión y de una precisión elevada) pero también es posible utilizar otros tipos de conexión conocidos por el experto en la materia.
De este modo, para poder realizar una conexión Ethernet hasta 100 m en 4 pares de cables (por ejemplo una conexión gigabit internet que utiliza 4 Pares diferenciales bidireccionales con informaciones codificadas en 2 bits), es necesario poner los circuitos de interfaz de la capa PHY (esta es configuración nominal). Sin embargo, para dispositivos cercanos (de tarjeta a tarjeta) es posible no implementar estos drivers o circuitos de realización de las funciones de la capa PHY y realizar directamente una conexión entre los componentes MAC. Esto permite ahorrar espacio, limitar el precio de los componentes y limitar el consumo.
Una conexión Ethernet es realizada convencionalmente por dos circuitos distintos: un circuito que consta de la funcionalidad de la parte MAC y un circuito que consta de la funcionalidad de la parte PHY. La funcionalidad de la parte PHY tiene el papel de garantizar la integridad de la información emitida en varias decenas de metros adaptando la señal al canal de transmisión. El canal de transmisión está constituido, por ejemplo, por el cable que conecta las dos tarjetas. De este modo el componente PHY es diferente si el medio es un cable de cobre o si el medio es una fibra óptica.
Pero cuando la distancia entre los dos dispositivos a conectar es de solo varios centímetros, la presencia de un circuito PHY ya no está justificada. Es perfectamente posible en este caso y, por medio de varias especificidades del componente que garantizan la funcionalidad MAC, establecer una conexión llamada de «MAC a MAC» sin circuito PHY intermediario. En función de las restricciones del sistema esto permite ganar en consumo, en sitio y en coste de producción. En este caso, la interfaz entre los dos componentes que realizan la funcionalidad MAC es una conexión conocida con el acrónimo inglés SGMII para Serial Gigabit Media Independent Interface o interface en serie independiente para medios Gigabit para limitar el número de señales y hacer las diferencias entre los medios transparentes para la subcapa MAC de la capa de conexión de datos. Se puede observar que esta especificidad es propia de la interfaz Ethernet. Consiste en disponer de un MAC «esclavo» y de un MAC «maestro».
Estos dos dispositivos constan, cada uno, de un circuito lógico programable (503.a y 503.b) de tipo FPGA o ASIC. FPGA es el acrónimo inglés de «field-programmable gate array» para red de puestas programables. ASIC es un acrónimo inglés que significa Application-Specific Integrated Circuit, para Circuito integrado específico de una aplicación. Estos FPGA o ASIC tienen el papel de controlar la conexión Ethernet.
De este modo, de acuerdo con lo que se presenta en la figura 5, la zona 503.a o 503.b consta de tres funcionalidades distintas:
• Las 506.a y 506.b realizan la función MAC definida por par la norma Ethernet para el acceso al medio. Existen varios proveedores que proponen esta funcionalidad en forma de una zona lógica o lógica IP para Intellectual Property.
• Las zonas 504.a y 504.b se encargan de realizar la gestión y el control de la capa MAC.
• Las zonas 505.a y 505.b constituyen la referencia temporal. Esta referencia puede ser realizada por un contador que se incrementa al ritmo del reloj utilizado por la conexión Ethernet (este reloj está a una frecuencia de 125 MHz en el marco de la utilización de Gigabit Ethernet).
Estas tres zonas se implementan en una FPGA o en un ASIC.
Los procesamientos vinculados a la función PHY no están integrados en la FPGA o en el ASIC.
En una realización, también es posible utilizar componentes externos cargados para realizar la función MAC.
En el caso de este dispositivo, la etapa 101 de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos se realiza de la siguiente manera:
La etapa 301 de emisión de un primer paquete de datos por el primer dispositivo se realiza mediante la utilización de la zona 504.a que controla la capa MAC y la conexión Ethernet y que permite generar una señal de emisión de paquete de datos (Start of Packet o el acrónimo SOP en inglés). La emisión de esta señal permite indicar a la capa MAC que esta última debe emitir una trama Ethernet. Simultáneamente, la hora de emisión es guardada mediante la utilización de la referencia temporal integrada en el dispositivo.
La etapa 302 de recepción del primer paquete de datos se realiza mediante una de las zonas 504.a o 504.b encargadas del control de la capa MAC y la conexión Ethernet del segundo dispositivo. Esta lógica o zona lógica se base entonces en las señales que indican la llegada del mensaje (conocida también con el acrónimo inglés SOP Rx para Start of Packet Rx). En otra realización, zonas lógicas o lógicas MAC no proporcionan forzosamente la señal SOP Rx. El controlador de la función MAC (zona 504.b) debe, por lo tanto, generarla a partir de las otras señales de interfaz del MAC.
La etapa 303, de envío de un segundo paquete, por el segundo dispositivo es realizada por la zona 504.b. Esta zona lógica desencadena, en la recepción de una señal que indica la llegada del mensaje, un procedimiento síncrono de reenvío de un mensaje. Este mensaje es reenviado al cabo de un periodo (TLDPG). El mensaje contiene el periodo de procesamiento (TLDPG). Este periodo dependerá de la manera en la que se implementa el procedimiento y de las prestaciones del dispositivo en el que está implementado este procedimiento. Este segundo paquete solamente se debe reenviar si el primer paquete recibido solicita la emisión de un mensaje a cambio.
La etapa 304 de recepción del segundo paquete por el primer dispositivo se realiza mediante la zona lógica 504.a. Esta zona permite la determinación de la hora de recepción (trecep) a partir de la referencia temporal integrada en el dispositivo. La información del periodo de procesamiento (TLDPG) contenida en el mensaje también se guarda. Finalmente la etapa 305 de determinación del periodo de transmisión es realizada por la zona lógica 504.a.
En el caso del dispositivo presentado en la figura 5, la etapa 201 de determinación de una deriva temporal se realiza de la siguiente manera:
La etapa 401 de emisión de un primer paquete que solicita la hora al segundo dispositivo y de guarda de una hora de envío (tenvío) se realiza mediante la utilización de la zona lógica 504.a que permite generar una señal de emisión de paquete de datos (Start of Packet o el acrónimo SOP en inglés). La emisión de esta señal permite indicar a la capa MAC Ethernet que esta última deba emitir una trama Ethernet. Simultáneamente, la hora de emisión es guardada mediante la utilización de la referencia temporal integrada en el dispositivo.
La etapa 402 de recepción del primer paquete y de guarda de una primera hora de recepción (trecep) es realizada por la zona lógica 504.b. Esta zona lógica se base entonces en las señales que indican la llegada del mensaje (conocida también con el acrónimo inglés de SOP Rx para Start of Packet Rx). Además, esta zona permite la determinación de la hora de recepción (trecep) a partir de la referencia temporal integrada en el dispositivo.
La etapa 403 de envío de un segundo paquete que consta de la hora de recepción del primer paquete por el segundo dispositivo es realizada por la zona lógica 504.b.
La etapa 404 de recepción del segundo paquete es realizada por la zona lógica 504.a.
Finalmente, la etapa 405 de determinación de la deriva es realizada por la zona lógica 504.a.

Claims (8)

REIVINDICACIONES
1. Procedimiento de sincronización horaria, entre dos dispositivos conectados por una conexión por cable Ethernet, constando dicho procedimiento de las etapas siguientes:
• una etapa (101) de determinación de un periodo necesario para una transmisión de un paquete de datos entre los dos dispositivos,
• una etapa (102) de emisión por uno de los dispositivos de un paquete de datos que consta de una hora de emisión de este paquete,
• una etapa (103) de determinación de la hora por el otro dispositivo por adición del periodo de transmisión a la hora de emisión del paquete,
utilizando dichas etapas de determinación de un periodo necesario para una transmisión (101), de emisión por uno de los dispositivos de un paquete de datos (102) y de determinación de la hora por el otro dispositivo (103), paquetes de datos generados por una capa MAC, y utilizando como referencia temporal un contador incrementado al ritmo de un reloj utilizado por dicha conexión Ethernet.
2. Procedimiento de sincronización horaria de acuerdo con la reivindicación 1, que además consta de:
• una etapa (201) de determinación de una deriva temporal de un reloj de uno de los dispositivos con respecto al reloj del otro dispositivo,
• una etapa (202) de corrección de esta deriva temporal del reloj, dicha corrección se realiza adelantando el reloj del dispositivo cuyo reloj está atrasado o atrasando el reloj del dispositivo cuyo reloj está adelantado.
3. Procedimiento de sincronización horaria de acuerdo con la reivindicación 2, en el que la etapa de determinación de una deriva temporal consta de las etapas siguientes
• una etapa (401) de emisión de un primer paquete de datos y de guarda de una hora de envío del paquete por uno de los dispositivos, siendo emitido dicho paquete con destino al otro dispositivo,
• una etapa (402) de recepción del primer paquete y de guarda de una hora de recepción por el otro dispositivo, • una etapa (403) de envío de un segundo paquete, por el otro dispositivo, constando dicho segundo paquete de dicha hora de recepción,
• una etapa (404) de recepción de dicho segundo paquete por el dispositivo,
• una etapa (405) de determinación de la deriva a partir de la hora de envío, de la hora de recepción y del periodo de transmisión.
4. Procedimiento de sincronización horaria de acuerdo con la reivindicación 3, en el que dicha etapa de determinación de la deriva está adaptada para la utilización de la siguiente relación:
deriva — t recep — tenv¡o — TL
en la que tenvío representa la hora de envío del primer paquete, trecep representa la hora de recepción del segundo paquete, TL representa el periodo de transmisión y deriva representa la deriva del reloj.
5. Procedimiento de sincronización horaria de acuerdo con la reivindicación 1 a 4, en el que dicha etapa de determinación de un periodo de transmisión consta de las etapas siguientes:
• una etapa (301) de emisión de un primer paquete de datos y de guarda de una hora de envío, por uno de los dispositivos, que solicita a otro dispositivo la emisión de un segundo paquete de datos a cambio,
• una etapa (302) de recepción de dicho primer paquete por el otro dispositivo
• una etapa (303) de emisión de un segundo paquete por el otro dispositivo que puede contener una indicación de un periodo de un procesamiento que separa la recepción del primer paquete y la emisión del segundo paquete,
• una etapa (304) de recepción del segundo paquete y de guarda de una hora de recepción del segundo paquete por el dispositivo,
• una etapa (305) de determinación del periodo de transmisión a partir de la hora de envío, la hora de recepción y del periodo de procesamiento.
6. Procedimiento de sincronización horaria de acuerdo con la reivindicación 5, en el que dicha etapa de determinación del periodo de transmisión está adaptada para la utilización de la siguiente relación:
TL — (trecep ^ nvío TLDPG)/2
en la que tenvío representa la hora de envío del primer paquete, trecep representa la hora de recepción del segundo paquete, TLDPG representa el periodo de procesamiento y TL representa el periodo de transmisión.
7. Sistema que comprende dos dispositivos conectados por una conexión por cable Ethernet, comprendiendo dichos dispositivos:
• medios de sincronización configurados para la implementación del procedimiento de sincronización horaria de acuerdo con una de las reivindicaciones 1 a 6 y
• un reloj.
8. Sistema de acuerdo con la reivindicación 7, en el que dichos medios de sincronización son una FPGA o un ASIC.
ES14190219T 2013-10-25 2014-10-24 Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet Active ES2748348T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1302472A FR3012709B1 (fr) 2013-10-25 2013-10-25 Procede et systeme de synchronisation horaire

Publications (1)

Publication Number Publication Date
ES2748348T3 true ES2748348T3 (es) 2020-03-16

Family

ID=50478435

Family Applications (1)

Application Number Title Priority Date Filing Date
ES14190219T Active ES2748348T3 (es) 2013-10-25 2014-10-24 Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet

Country Status (6)

Country Link
US (1) US10122486B2 (es)
EP (1) EP2866365B1 (es)
ES (1) ES2748348T3 (es)
FR (1) FR3012709B1 (es)
PL (1) PL2866365T3 (es)
SG (2) SG10201802270YA (es)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120170B2 (en) * 2001-12-20 2006-10-10 Motorola, Inc. Method and apparatus for the time synchronization in a data communication system
US7239626B2 (en) * 2004-06-30 2007-07-03 Sharp Laboratories Of America, Inc. System clock synchronization in an ad hoc and infrastructure wireless networks
US8402302B2 (en) * 2008-07-03 2013-03-19 Imsys Ab Timer system for maintaining the accuracy of a real time clock when synchronization source is not available
US9166681B2 (en) * 2010-10-13 2015-10-20 Telefonaktiebolaget L M Ericsson (Publ) Determining asymmetries in a communication network
US9515756B2 (en) * 2010-11-29 2016-12-06 Spidercloud Wireless, Inc. Adaptive precision timing control in a communication system
US20120275501A1 (en) * 2011-04-27 2012-11-01 Sergiu Rotenstein Pluggable synchronization clocks, networks, systems and methods related thereto

Also Published As

Publication number Publication date
FR3012709B1 (fr) 2017-02-17
US10122486B2 (en) 2018-11-06
SG10201406907YA (en) 2015-05-28
FR3012709A1 (fr) 2015-05-01
EP2866365B1 (fr) 2019-07-17
EP2866365A2 (fr) 2015-04-29
PL2866365T3 (pl) 2019-12-31
SG10201802270YA (en) 2018-05-30
US20150117472A1 (en) 2015-04-30
EP2866365A3 (fr) 2015-05-06

Similar Documents

Publication Publication Date Title
ES2833403T3 (es) Métodos y aparato de red para recibir un flujo de datos CPRI mediante tramas de ethernet
ES2604477T3 (es) Método y dispositivo para sincronización de tiempo
ES2831381T3 (es) Procedimiento y dispositivo de sincronización de tiempo
WO2019101186A1 (zh) 获取时间提前量的方法与装置
EP2991250B1 (en) Method and apparatus for ptp synchronous network
US20190305865A1 (en) High precision multi-chip clock synchronization
CN106507302A (zh) 一种基于uwb的三维室内定位系统
ES2424477T3 (es) Aparato de comunicación inalámbrica, sistema de comunicación inalámbrica y procedimiento de comunicación inalámbrica
CN103873179A (zh) 使无源光网络具备支持时间同步能力的装置与方法
CN108112070A (zh) 一种uwb单向定位系统中时间同步的方法
WO2022052609A1 (zh) 时延补偿方法、装置、设备及计算机可读存储介质
US9705619B2 (en) Apparatus and method for synchronous hardware time stamping
JP2018534688A (ja) コントローラおよびセンサを同期するための装置および方法
CN105027489B (zh) 精确时钟协议同步方法和节点
WO2015131626A1 (zh) 用于网络设备的时间同步方法、装置及时间同步服务器
WO2017076195A1 (zh) 时钟同步方法、同步信息传输方法及装置
CN111948606A (zh) 一种基于uwb/蓝牙同步的声音定位系统及定位方法
ES2881200T3 (es) Procedimiento y sistema de sincronización
CN114845367A (zh) 定位方法、定位系统、定位装置及可读存储介质
ES2865114T3 (es) Cámara sincrónica
CN108738127A (zh) 射频拉远单元、基带处理单元、分布式基站及其同步方法
ES2748348T3 (es) Procedimiento y sistema de sincronización horaria entre dos dispositivos conectados por una conexión Ethernet
WO2018041108A1 (zh) 确定时间同步报文的时钟时间的方法、装置和设备
ES2265055T3 (es) Proceso para el funcionamiento de un usuario final de un sistema de comunicacion isocrono y ciclico.
EP3163788A1 (en) Communication system, communication method, and communication program