ES2768874T3 - Mecanismo informatizado para evaluación de vulnerabilidad en disposiciones con interceptores - Google Patents

Mecanismo informatizado para evaluación de vulnerabilidad en disposiciones con interceptores Download PDF

Info

Publication number
ES2768874T3
ES2768874T3 ES16188213T ES16188213T ES2768874T3 ES 2768874 T3 ES2768874 T3 ES 2768874T3 ES 16188213 T ES16188213 T ES 16188213T ES 16188213 T ES16188213 T ES 16188213T ES 2768874 T3 ES2768874 T3 ES 2768874T3
Authority
ES
Spain
Prior art keywords
arrangement
interceptors
failures
vulnerability
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES16188213T
Other languages
English (en)
Inventor
Valery Teper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Application granted granted Critical
Publication of ES2768874T3 publication Critical patent/ES2768874T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2882—Testing timing characteristics
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/36—Circuit design at the analogue level
    • G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G06F21/577—Assessing vulnerabilities and evaluating computer system security
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
    • G06F30/3312—Timing analysis
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/12—Timing analysis or timing optimisation
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/03—Indexing scheme relating to G06F21/50, monitoring users, programs or devices to maintain the integrity of platforms
    • G06F2221/034—Test or assess a computer or a system
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computing Systems (AREA)
  • Architecture (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Un mecanismo informatizado para evaluación de vulnerabilidad en una disposición (100) que tiene células (102) y unidades de circuitos como interceptores (104), que comprende al menos un aparato informatizado configurado para realizar operaciones (200) que incluye: recibir la disposición (100) con interceptores (104) incorporados en posiciones preestablecidas; virtualmente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición (100); detectar violaciones de tiempo en las células (102) e interceptores (104) que responden a los fallos inducidos en función de las discrepancias entre los tiempos y las especificaciones proporcionadas de los mismos; y determinar la vulnerabilidad de la disposición (100) a fallos de acuerdo con las violaciones de tiempo detectadas fuera de los interceptores (104).

Description

DESCRIPCIÓN
Mecanismo informatizado para evaluación de vulnerabilidad en disposiciones con interceptores
Antecedentes
La presente divulgación generalmente se refiere a fallos en circuitos integrados, y más específicamente a medidas de detección de fallos en diseños de circuitos integrados.
La prueba de circuitos integrados de vulnerabilidad de seguridad como dispositivos físicos es excesivamente costosa, tanto en el trabajo y consecuencias como el tiempo de comercialización, dado que la reparación de fallos detectados requiere ciclos iterativos de cinta completa.
Se puede encontrar información básica en "Fault Simulation and Emulation Tools to Augment Radiation-Hardness Assurance Testing", IEEE TRANSACTIONS ON NUCLEAR SCIENCE de Heather Quinn y col. y en el documento US 2013/096902.
Sumario
La invención se define en la reivindicación independiente. Las reivindicaciones dependientes definen realizaciones preferidas. Una realización ejemplar del objeto divulgado es un mecanismo informatizado para la evaluación de vulnerabilidad en un diseño que tiene unidades de circuito como interceptores, que comprende recibir un diseño con interceptores incorporados en posiciones preestablecidas, prácticamente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición, detectar violaciones de tiempo en la disposición que responden a los fallos inducidos en función de las discrepancias entre los tiempos y las especificaciones proporcionadas para determinar la vulnerabilidad de la disposición a los fallos de acuerdo con los fallos detectados, y en el que el procedimiento se realiza en al menos un aparato informatizado configurado para realizar el procedimiento.
En otra realización ejemplar del objeto divulgado, el fenómeno físico es un haz láser virtual que tiene una intensidad representada por un factor de tiempo y un diámetro según el cual la disposición se divide en particiones de células y redes, escaneando el haz la disposición por las particiones y alterando en las particiones los tiempos especificados de las células y redes de acuerdo con el factor de tiempo, y en el que detectar violaciones de tiempo en la disposición comprende detectar en cada partición discrepancias entre los tiempos de las células y las redes y las especificaciones proporcionadas de los mismos, y en el que determinar la vulnerabilidad de la disposición a los fallos es de acuerdo con las violaciones de tiempo detectadas fuera de los interceptores.
En alguna otra realización ejemplar del objeto divulgado, el fenómeno físico es una irradiación electromagnética modelada.
Breve descripción de los dibujos
Algunas realizaciones o características ejemplares no limitativas del objeto divulgado se ilustran en los siguientes dibujos.
Estructuras idénticas o duplicadas o equivalentes o similares, elementos o partes que aparecen en uno o más dibujos generalmente están etiquetados con el mismo número de referencia y pueden no etiquetarse y/o describirse repetidamente.
Las dimensiones de los componentes y las características que se muestran en las figuras se eligen por conveniencia o claridad de presentación y no necesariamente se muestran a escala o perspectiva real. Por conveniencia o claridad, algunos elementos o estructuras no se muestran o se muestran solo parcialmente y/o con diferentes perspectivas o desde diferentes puntos de vista.
Las referencias a elementos presentados anteriormente están implícitas sin citar necesariamente más el dibujo o la descripción en la que aparecen.
La figura 1A ilustra esquemáticamente un diseño de células en el que algunas de las cuales son interceptoras, de acuerdo con realizaciones ejemplares del objeto divulgado;
La figura 1B ilustra esquemáticamente la disposición de la figura 1A con una representación de un rayo láser que irradia la disposición, de acuerdo con realizaciones ejemplares del objeto divulgado;
La figura 1C ilustra esquemáticamente una aproximación rectangular de un haz circular, de acuerdo con realizaciones ejemplares del objeto divulgado;
La figura 2A ilustra esquemáticamente y concisamente un diseño similar al diseño de la figura 1C con particiones, cada partición denotada como una partición 118, basado en repeticiones del cuadrado 116, de acuerdo con realizaciones ejemplares del objeto divulgado;
La figura 2B ilustra esquemáticamente y concisamente la disposición y las particiones a partir de la figura 2A con indicaciones de particiones que son susceptibles de intrusión de acuerdo con la evaluación de las intercepciones de fallos, de acuerdo con realizaciones ejemplares del objeto divulgado; y
La figura 2C describe esquemáticamente las operaciones en la evaluación de la intercepción de fallos, de acuerdo con realizaciones ejemplares del objeto divulgado.
Descripción detallada
En el contexto de la presente divulgación y, a menos que se especifique lo contrario, los circuitos se expresan en construcciones de descripción de hardware y/o por modelos en los que el funcionamiento de los mismos puede simularse o analizarse de otro modo con herramientas adecuadas, tales como, por ejemplo, Verilog o VHDL.
Igualmente, a menos que se especifique lo contrario, las operaciones aplicadas a los circuitos se aplican virtualmente a los circuitos virtuales.
En el contexto de la presente divulgación, sin limitar, referirse a entidades o fenómenos u ocurrencias 'virtuales' implica una suplantación o imitación o modelado de las entidades o fenómenos u ocurrencias, respectivamente.
En el contexto de la presente divulgación, sin limitar, un "diseño" es un diseño de un circuito electrónico con la colocación de los componentes y las interconexiones entre ellos.
En el contexto de la presente divulgación, sin limitar, un 'interceptor de fallos', o brevemente un 'interceptor', implica una unidad de circuito tal como una célula o un bloque que comprende algunos elementos lógicos de operación diseñada y/o propiedades que responden a la interferencia con la misma o la perturbación de la misma que exhiben funcionalidades o propiedades diferentes a las de circunstancias normales no perturbadas. Por lo tanto, al comparar o evaluar las respuestas de los interceptores a las respuestas normalmente esperadas, se pueden identificar intrusiones, es decir, interceptado.
Un interceptor puede ser un circuito independiente entre otras unidades lógicas y/o puede estar interconectado con otras unidades o circuitos.
En el contexto de la presente divulgación, sin limitar, referirse a la inyección de fallos implica efectuar o inducir o provocar fallos o mal funcionamiento en un circuito.
En el contexto de la presente divulgación, sin limitar, una 'célula' implica una unidad de lógica o circuitería, como una célula estándar de ASIC o un bloque en FPGA o cualquier otra unidad de una biblioteca determinada.
Cuando una célula se establece en un diseño, entonces, generalmente, la célula está asociada con las interconexiones de la misma, en el que las interconexiones pueden referirse a una 'red'.
Generalmente, una célula está asociada con parámetros pertenecientes a la lógica o circuitería de la misma y, al menos opcionalmente, parámetros u otra información relacionada con las redes o redes parciales (subredes), que especifican datos operativos de la célula y/o redes, como los tiempos, retrasos u otros datos relacionados con la progresión de una señal a lo largo de una ruta de conexiones. Los parámetros son o pueden ser proporcionados por la práctica de la técnica, como en el archivo de formato de retardo estándar (SDF) o en el archivo de restricciones de diseño de sinopsis (SDC).
Los términos citados anteriormente denotan también inflexiones y conjugados de los mismos.
Un problema técnico tratado por el objeto divulgado es evaluar la intercepción de fallos en circuitos integrados en una fase de diseño pre-silicio.
Una solución técnica de acuerdo con el objeto divulgado es incorporar interceptores de fallos en el diseño de la disposición, posteriormente inyectando o efectuando fallos en la disposición y determinando la extensión de la detección de los fallos.
Los fallos pueden ser debidos o generados por varios fenómenos o incidentes con diversas cantidades y localidades que pueden interrumpir el funcionamiento adecuado de los circuitos electrónicos e inducir o generar fallos. Por ejemplo, tales fenómenos pueden ser la irradiación con un rayo láser que está enfocado y localizado de manera estrecha y puede ser de intensidad o densidad de energía sustancialmente alta. O, por ejemplo, tales fenómenos pueden ser la aplicación de un campo electromagnético o un campo eléctrico o magnético que está menos localizado que un rayo láser y puede ser de menor densidad de campo que un rayo láser. O, por ejemplo, tales fenómenos pueden ser cualquier otro fenómeno como el calentamiento que generalmente se disipa y, por lo tanto, está menos localizado al menos que un rayo láser.
Una característica que puede ser común a los fallos, al menos parcialmente, está aumentando o alterando la disposición de electrones y/o emisiones que pueden afectar negativamente el funcionamiento de los elementos electrónicos que, generalmente al menos, están finamente ajustados y coordinados con elementos conectados.
En algunas realizaciones, para aumentar la confiabilidad de la intercepción de fallos, la cantidad y/o intensidad de los fenómenos para generar los fallos son variadas, por ejemplo, la intensidad de un rayo láser aumenta o la temperatura disminuye.
Generalmente, en la fase de diseño, un fallo se hace perceptible al alterar la respuesta de tiempo atribuida a un elemento lógico, cuanto mayor es la intensidad de los fenómenos para generar el fallo, mayor es la discrepancia temporal debido a capacidades y/o inducciones y/o movimientos brownianos.
Por ejemplo, cuanto mayor es la intensidad del láser atribuido, más rápido es el tiempo de respuesta ya que aparentemente hay más electrones emitidos que reducen las impedancias y menor es el enfriamiento, es decir, disminución del calentamiento, cuanto más lento es el tiempo de respuesta, ya que hay menos electrones libres en relación con las condiciones ordinarias.
Un posible efecto técnico del objeto divulgado es un circuito electrónico tolerante a fallos, al menos en el sentido de interceptar intrusiones.
Otro posible efecto técnico del objeto divulgado es un circuito electrónico tolerante a fallos, al menos en el sentido de tener y/o aumentar la probabilidad de que ocurran fallos inofensivos en los interceptores en lugar de que ocurran fallos dañinos en otras partes de los circuitos electrónicos.
A continuación se presenta una descripción general no limitativa de la práctica de la presente divulgación. El resumen describe la práctica ejemplar de realizaciones de la presente divulgación, proporcionando una base constructiva para realizaciones variantes y/o alternativas y/o divergentes, algunas de las cuales se describen posteriormente.
La figura 1 ilustra esquemáticamente, de acuerdo con realizaciones ejemplares del objeto divulgado, un diseño 100 de células como instancias de una célula 102 en el que algunas de las células son interceptoras y en el que cada interceptor se denota como un interceptor 104 y se marca como 'detector CM'.
Se observa que cualquier instancia de la célula 102 no es necesariamente igual o equivalente a cualquier otra célula 102; igualmente, se observa que cualquier interceptor 104 de instancia no es necesariamente igual o equivalente a cualquier otro interceptor 104.
El diseño 100 representa cualquier diseño de cualquier extensión y de cualquier célula, y la cantidad y ubicaciones y/o disposición de los interceptores en la disposición representan cualquier asignación o configuración adecuada y/o factible de interceptores en la disposición. La determinación de las asignaciones y disposiciones de interceptores en un diseño se analizan más adelante.
A modo de ejemplo, un rayo láser escanea un diseño como para entrometerse o inferir el funcionamiento de los circuitos en la disposición mediante un procedimiento de escaneo similar a las técnicas de la técnica.
La figura 1B ilustra esquemáticamente la disposición 100 con una representación de un rayo láser designado como un haz 112 que tiene un diámetro indicado como un diseño 100 de irradiación de diámetro 114, de acuerdo con realizaciones ejemplares del objeto divulgado.
La figura 1C ilustra esquemáticamente una aproximación rectangular de un haz circular, de acuerdo con realizaciones ejemplares del objeto divulgado.
Como la disposición generalmente está formado por células rectangulares, el haz 112 es aproximado y representado por un cuadrado 116. Por consiguiente, la exploración por el haz 112 se aproxima repitiendo gradualmente el cuadrado 116 sobre la disposición 100.
La figura 2A ilustra esquemáticamente y concisamente la disposición 100 con particiones basadas en repeticiones de representaciones rectangulares de un haz circular como el cuadrado 116 similar a la figura 1C, de acuerdo con realizaciones ejemplares del objeto divulgado.
Las repeticiones incrementales de la disposición 100 de división del cuadrado 116 en particiones denotaron de forma ejemplar un 'S_00 a 'S_31', en el que cada una de las particiones pertenece o está asociada con células y redes y viceversa, como se ejemplifica arbitrariamente en la Tabla-1 a continuación, en el que algunas células ejemplares se muestran en la figura 1C en el cuadrado 116 respectivo al haz 112.
Tabla-1
Figure imgf000004_0001
Como el cuadrado 116 divide la disposición 100 en particiones basadas en el tamaño del mismo, es probable que las redes se corten o desconecten arbitrariamente. Por lo tanto, en algunas realizaciones, la asociación de particiones con redes se lleva a cabo de acuerdo con algunas pautas o restricciones, como asignar cualquiera de los cuadrados 116 a una red que pueda pertenecer a la misma y/o evitar redundancias de redes en particiones.
La figura 2B ilustra esquemáticamente y concisamente la disposición y las particiones a partir de la figura 2A con indicaciones de particiones que son susceptibles de intrusiones de acuerdo con la evaluación de las intercepciones de fallos como se describe en la figura 2C descrita a continuación, de acuerdo con realizaciones ejemplares del objeto divulgado.
La figura 2C describe esquemáticamente las operaciones 200 en la evaluación de la intercepción de fallos, de acuerdo con realizaciones ejemplares del objeto divulgado.
En la operación 202, se establece un diámetro de un haz virtual que imita un haz láser, tal como se usa en la técnica para la intrusión o el análisis de caja negra de circuitos como el ASIC.
Opcionalmente, el diámetro representa un diámetro o una extensión de otros medios, como una sección transversal de una irradiación electromagnética.
En la operación 204, la intensidad del haz se establece como un factor de tiempo que representa el efecto sobre los tiempos y los retrasos y/o la progresión de la señal en una célula o una red.
Una razón potencial para representar la intensidad por un factor de temporización se debe al efecto del haz sobre la cantidad y/o disposición de electrones, como el efecto fotoeléctrico.
Opcionalmente, el factor de tiempo representa la intensidad y/o densidad de energía de una irradiación electromagnética.
Por brevedad y a menos que se especifique lo contrario, la referencia a un rayo como un rayo láser representa, mutatis mutandis, cualquier medio disruptivo.
En la operación 206, un diseño compuesto por interceptores y provisto para evaluación de vulnerabilidad se divide en particiones de acuerdo con el diámetro. Generalmente, una partición cubre una o más células y/o una o más redes o subredes, aunque una partición puede no cubrir ningún componente.
En la operación 208, las células y redes o partes de las mismas pertenecientes a cada partición se obtienen o derivan de la disposición de la disposición.
En la operación 210, se selecciona una partición. Generalmente aunque sin limitar, se selecciona una partición desde una esquina de la disposición como primera partición en una secuencia que viene, por ejemplo, una partición denotada como 'S_00' en la figura 2A.
En la operación 212, los parámetros de tiempo de las células y redes pertenecientes a la partición se modifican por el factor de tiempo, modelando así, al menos hasta cierto punto, el efecto del haz que irradia la partición.
La intensidad del haz, tal como se modela, generalmente afecta la desaceleración del funcionamiento o la respuesta de las células y/o redes de la partición, aunque no se impide la aceleración de la operación o respuesta de las células y/o redes de la partición.
La operación 212 también se etiqueta como A para referencia de una continuación de la figura 2C en una página posterior.
En la operación 214, el análisis de tiempo de las células y redes pertenecientes a la partición se realiza para determinar el efecto virtual del haz tal como se modela o imita.
Las operaciones 200 proceden en una página siguiente en una ubicación etiquetada como B, como se muestra también con una flecha 216 discontinua.
En la operación 218, se verifica si se ha detectado una violación de tiempo en el análisis. Si no se detectó la violación del tiempo, el control se transfiere a la operación 224; de lo contrario, el control se transfiere a la operación 220.
En la operación 220, se verifica si la violación de tiempo ocurrió en un interceptor. Si la violación de tiempo ocurrió en un interceptor, entonces el control se transfiere a la operación 224; de lo contrario, el UE avanza a la operación 222.
En la operación 222, como la violación de tiempo ocurrió pero no en un interceptor, la partición seleccionada actualmente, inclusiva de las células y redes en el mismo, está marcado como susceptible de intrusión. La partición está marcada por cualquier técnica, como el etiquetado, la clasificación, puntuación o cualquier otra técnica, como registrarse o grabar en una lista o base de datos.
El marcado de una partición como susceptible de intrusión se ejemplifica figurativamente en cualquier partición 118 en la figura 2B que se oscurece con respecto a cualquiera de la partición 118 en la figura 2A.
Se observa que, si bien la infracción de tiempo en una partición se considera vulnerabilidad, La violación de tiempo en un interceptor se considera neutral o inmaterial ya que los interceptores no son parte de los circuitos de la disposición per se, y aparte de las violaciones de intercepción, los interceptores son efectiva o prácticamente inertes o inactivos en lo que respecta al funcionamiento previsto de la disposición.
En la operación 224, alcanzado desde la operación 218 o 220, se verifica si todavía hay particiones pendientes que no se manejaron.
Si hay particiones pendientes, controle las transferencias a la operación 226 en el que se selecciona la siguiente partición pendiente, y controle las transferencias a la operación 212 etiquetadas también como 'A' para una iteración en la partición seleccionada actualmente como se indica mediante una flecha 228 discontinua; en caso contrario, si no hay más particiones pendientes, la evaluación finaliza al menos en lo que respecta al presente paso o ejecución de las operaciones 200 (operación 230).
En consecuencia, en algunas realizaciones, la disposición se decide o determina como vulnerable si se detectan infracciones de tiempo fuera de los interceptores, opcionalmente basado en la cantidad y/o conteo de tales violaciones, por ejemplo, violaciones menores no contribuyen a la decisión de vulnerabilidad. Opcional o alternativamente, se realizan algunas operaciones o procedimientos adicionales, como la reiteración y/o algunos procedimientos terminales. En algunas realizaciones, las operaciones 200 se repiten o reiteran con diferentes configuraciones. Por ejemplo, el haz se imita o modela para escanear virtualmente la disposición en intensidades progresivamente incrementadas para modelar intrusiones más potentes. Igualmente, el diámetro del rayo puede alterarse y el rayo se imita o modela para escanear virtualmente la disposición en particiones de diferente tamaño o tamaños.
En algunas realizaciones, después de que las operaciones 200 hayan terminado, se realizan algunos procedimientos terminales. Por ejemplo, se evalúa la vulnerabilidad de la disposición y, en consecuencia, los interceptores se agregan y/o mueven en la disposición y, opcionalmente, se eliminan los interceptores. Generalmente, en algunas realizaciones, después de tales modificaciones, la vulnerabilidad de la disposición se evalúa nuevamente como con las operaciones 200 como se describió anteriormente.
Se observa que las infracciones de tiempo generalmente se determinan dentro de cierta tolerancia o tolerancias. Generalmente, las tolerancias de temporización varían entre ubicaciones en un diseño de acuerdo con las puertas o elementos lógicos y conexiones entre ellas y la longitud de las conexiones. En algunos casos, las tolerancias varían según el reloj y/o el tiempo de propagación de las señales entre los elementos del diseño, y posiblemente también según la naturaleza de los elementos en el que algunos elementos pueden ser más sensibles a las variaciones de temporización y otros pueden ser más robustos o resistentes a tales variaciones.
El orden y/o las funciones de las operaciones 200 se proporcionan a modo de ejemplo y pueden variar o modificarse. Por ejemplo, establecer el factor de temporización puede preceder al ajuste del diámetro, o la obtención de redes de particiones correspondientes (operación 208) se puede realizar por separado para cada partición seleccionada, o establecer un diámetro e intensidad del haz se puede hacer en combinación o en paralelo.
Mientras que el haz escanea la disposición con el diámetro, en algunas realizaciones, se generan fallos menos localizados y/o generales en la disposición, y para identificar los fallos, las particiones pueden verificarse como o como en las operaciones 200 de acuerdo con las particiones o la granularidad del haz, en el que los tamaños de las particiones o extensiones de la granularidad dependen del diámetro del haz.
En algunas realizaciones, las particiones no son necesariamente cuadradas o rectangulares. Por ejemplo, se pueden usar particiones hexagonales que, al menos potencialmente, representan áreas circulares mejor que las rectangulares. En algunas realizaciones, se permite cierta superposición entre particiones, como para una mejor separación de la funcionalidad de las células y las redes.
Se observa que las infracciones de tiempo se proporcionan como fallos ejemplares, y otros fallos pueden detectarse y analizarse detectadas de manera similar o variada y bajo el ámbito de la presente divulgación. Por ejemplo, se pueden detectar y analizar corrientes o tensiones anómalas o estados inestables y se puede determinar y evaluar la vulnerabilidad de la disposición, mutatis mutandis, como con respecto al tiempo.
Generalmente, existe una compensación entre las cantidades de interceptores y/o la densidad de los mismos en un diseño y entre otros factores o restricciones.
Aunque, ingenuamente, tener tantos interceptores como aspirantes es beneficioso, sin embargo, tener numerosos interceptores puede aumentar el tamaño del diseño y/o el consumo de energía y/o la generación de calor y/o enfrentar otros aspectos perjudiciales como la complejidad del diseño o no dejar suficiente 'bienes raíces'.
Por lo tanto, en algunas realizaciones, se determina un equilibrio o compensación entre el número de interceptores y la funcionalidad de los mismos, como por una disposición adecuada de interceptores y, opcionalmente, teniendo en cuenta qué secciones del diseño son más sensibles y/o vulnerables que otras.
En algunas realizaciones, algunos programas y/o pautas heurísticas están diseñados y/o implementados para la disposición de interceptores, opcionalmente en combinación con otras técnicas.
En algunas realizaciones, la disposición de los interceptores en un diseño se expresa de forma cualitativa y/o cuantitativa. Por ejemplo, una expresión como (número de particiones con al menos 1 interceptor/(número total de particiones), o una expresión como (número de particiones en las que se ha identificado una violación de temporización)/(número total de particiones).
Adicionalmente, en algunas realizaciones, las expresiones cuantitativas como las anteriores pueden usarse como funciones de objetivo para determinar la disposición de los interceptores en una disposición, posiblemente con ajustes y/o ajustes por otros factores como la sensibilidad o la complejidad.
Cabe señalar que, además y/o como alternativa a la detección y análisis de fallos con respecto a los interceptores y al resto de la disposición, en algunas realizaciones, la respuesta de los interceptores a las intrusiones se utiliza para determinar si la disposición se entrometió y, opcionalmente, en qué región de la disposición.
Con una disposición densa suficiente de los interceptores, posiblemente teniendo en cuenta las limitaciones y restricciones mencionadas anteriormente, la probabilidad o la confiabilidad de la detección de intrusos por parte de los interceptores puede aumentar o al menos lograrse satisfactoriamente y, opcionalmente, con mejor localización de la detección de intrusos.
El objetivo de los procedimientos de la presente solicitud es lograr un circuito, por ejemplo, como en un microchip o como cualquier otra implementación, como un ASIC o una parte de un producto VLSI, en el que el circuito es seguro contra intrusiones al menos prácticamente y/o en un grado considerable o adecuado.
Para lograr el objetivo, Se utilizan varias herramientas de diseño electrónico, por ejemplo, codificación por lenguaje de transferencia de registro (RTL), compilando o convirtiendo el código en la lista de elementos básicos de la red lógica y asignando mediante una biblioteca de células estándar digital específica para tecnología de planta/procedimiento de fabricación de microchips (FAB) y colocación de las células en una disposición.
Adicionalmente, los interceptores se incorporan en la disposición en función de al menos análisis de tiempo y otras funciones adicionales como las expresiones cuantitativas mencionadas anteriormente, que implican operaciones iterativas para obtener al menos un diseño aparentemente seguro con suficiente seguridad en el sentido de protección contra intrusiones y/o detección de intrusiones antes de que se produzca un daño.
Evidentemente y con claridad, los mecanismos y operaciones descritos anteriormente están mucho más allá de las capacidades de los humanos, incluso con ayuda de lápiz y papel o calculadoras, y solo puede llevarse a cabo mediante maquinaria como procesadores electrónicos que utilizan dispositivos de memoria integrados y/o separados, entrada/salida y/u otras funcionalidades como las comunicaciones. Por lo tanto, indudablemente, los mecanismos y procedimientos divulgados en el presente documento están vinculados a una máquina para su implementación.
Por consiguiente, las operaciones 200 y las fases de diseño de un diseño tal como la disposición 100 se llevan a cabo mediante un sistema informatizado que opera al menos un procesador.
Por lo tanto, según la presente divulgación, se proporciona un mecanismo informatizado para la evaluación de vulnerabilidad en un diseño que tiene unidades de circuito como interceptores, que comprende al menos un aparato informatizado configurado para realizar operaciones que incluyen recibir un diseño con interceptores incorporados en posiciones preestablecidas, prácticamente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición, detectar violaciones de tiempo en la disposición que responden a los fallos inducidos en función de las discrepancias entre los tiempos y las especificaciones proporcionadas de los mismos, y determinar la vulnerabilidad de la disposición a los fallos según los fallos detectados.
En algunas realizaciones, el fenómeno físico es un rayo láser virtual que tiene una intensidad representada por un factor de tiempo y un diámetro según el cual la disposición se divide en particiones de células y redes. El rayo escanea la disposición con el diámetro para dividir la disposición en particiones y altera los tiempos especificados de las células y las redes de las particiones de acuerdo con el factor tiempo. En el que, la operación de detectar violaciones de tiempo en la disposición comprende detectar en cada partición discrepancias entre los tiempos de las células y las redes y las especificaciones proporcionadas de las mismas. En el que, la operación para determinar la vulnerabilidad de la disposición a los fallos se realiza de acuerdo con las violaciones de tiempo detectadas fuera de los interceptores.
En algunas realizaciones, virtualmente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición y luego detectando violaciones de tiempo en la disposición que responden a los fallos inducidos y luego determinando la vulnerabilidad de la disposición a los fallos según los fallos detectados se repite al menos una vez más con diferentes intensidades que afectan de manera diferente los tiempos en la disposición.
En algunas realizaciones, virtualmente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición y luego detectando violaciones de tiempo en la disposición que responden a los fallos inducidos y luego determinando la vulnerabilidad de la disposición a los fallos según los fallos detectados se repite al menos una vez más con diferentes extensiones del fenómeno físico modelado que afectan de manera diferente los tiempos en la disposición.
En algunas realizaciones, las posiciones de los interceptores en la disposición se modifican en respuesta a la determinación de la vulnerabilidad de la disposición a los fallos y la repetición adicional del mecanismo para una mayor verificación de la vulnerabilidad de la disposición a los fallos.
En algunas realizaciones, la cantidad de interceptores en la disposición se modifica en respuesta a la determinación de la vulnerabilidad de la disposición a los fallos y la repetición adicional del mecanismo para una mayor verificación de la vulnerabilidad de la disposición a los fallos.
En algunas realizaciones, las posiciones y la cantidad de los interceptores en la disposición se modifican en respuesta a la determinación de la vulnerabilidad de la disposición a los fallos y la repetición adicional del mecanismo para una mayor verificación de la vulnerabilidad de la disposición a los fallos.
En algunas realizaciones, determinar la vulnerabilidad de la disposición a los fallos de acuerdo con los fallos detectados se basa en las detecciones de violaciones de temporización en los interceptores.
En algunas realizaciones, el fenómeno físico modelado es una irradiación electromagnética modelada.
En algunas realizaciones, el fenómeno físico modelado es un calentamiento modelado.
En el contexto de algunas realizaciones de la presente divulgación, a modo de ejemplo, y sin limitación, términos como 'operar' o 'ejecutar' implican también capacidades, como 'operable' o 'ejecutable', respectivamente.
Términos conjugados como, a modo de ejemplo, 'una propiedad de la cosa' implica una propiedad de la cosa, a menos que sea claramente evidente por el contexto de los mismos.
Los términos 'procesador' o 'ordenador', o sistema de los mismos, se usan en el presente documento como contexto ordinario de la técnica, como un procesador de uso general o un microprocesador, procesador RISC o DSP, posiblemente comprende elementos adicionales como memoria o puertos de comunicación. Opcional o adicionalmente, los términos 'procesador' o 'ordenador' o derivados de los mismos denotan un aparato que es capaz de llevar a cabo un programa provisto o incorporado y/o es capaz de controlar y/o acceder al aparato de almacenamiento de datos y/u otro aparato como puertos de entrada y salida. Los términos 'procesador' o 'ordenador' denotan también una pluralidad de procesadores u ordenadores conectados, y/o vinculados y/o comunicados de otra manera, posiblemente compartiendo uno o más recursos como una memoria.
El término aparato informatizado o un sistema informatizado o un término similar denota un aparato que comprende uno o más procesadores operables u operando de acuerdo con uno o más programas.
El diagrama de flujo y los diagramas de bloques ilustran la arquitectura, funcionalidad o una operación de posibles implementaciones de sistemas, procedimientos y productos de programa informático de acuerdo con diversas realizaciones del presente objeto divulgado. En este sentido, cada bloque del diagrama de flujo o de los diagramas de bloques puede representar un módulo, segmento o porción de código de programa, que comprende una o más instrucciones ejecutables para implementar la función(es) lógica especificada. También debe tenerse en cuenta que, en algunas implementaciones alternativas, las operaciones ilustradas o descritas pueden ocurrir en un orden diferente o en combinación o como operaciones concurrentes en lugar de operaciones secuenciales para lograr el mismo efecto o equivalente.
Las correspondientes estructuras, materiales, actos y equivalentes de todos los medios o elementos de función más etapa en las reivindicaciones a continuación pretenden incluir cualquier estructura, material, o acto para realizar la función en combinación con otros elementos reivindicados como se reivindica específicamente. Tal como se usan en el presente documento, las formas singulares "un", "una" y "el/la" se pretende que incluyan asimismo las formas plurales, a menos que el contexto indique claramente lo contrario. Se entenderá además que los términos "comprende" y/o "que comprende" y/o "que tiene" cuando se usan en esta especificación, especifican la presencia de características, integrantes, etapas, operaciones, elementos y/o componentes declarados, pero no excluye la presencia o adición de una o más características adicionales, integrantes, etapas, operaciones, elementos, componentes y/o grupos de los mismos.
La terminología utilizada en el presente documento no debe entenderse como limitante, a menos que se especifique otra cosa, y es para el fin de describir realizaciones particulares únicamente y no se pretende que sea limitante del objeto divulgado. Si bien se han ilustrado y descrito ciertas realizaciones del objeto divulgado, quedará claro que la divulgación no se limita a las realizaciones descritas en el presente documento. Numerosas modificaciones, cambios, variaciones, sustituciones y equivalentes no están excluidos.

Claims (11)

REIVINDICACIONES
1. Un mecanismo informatizado para evaluación de vulnerabilidad en una disposición (100) que tiene células (102) y unidades de circuitos como interceptores (104), que comprende al menos un aparato informatizado configurado para realizar operaciones (200) que incluye:
recibir la disposición (100) con interceptores (104) incorporados en posiciones preestablecidas; virtualmente induciendo fallos en la disposición al modelar un fenómeno físico que afecta los tiempos en la disposición (100);
detectar violaciones de tiempo en las células (102) e interceptores (104) que responden a los fallos inducidos en función de las discrepancias entre los tiempos y las especificaciones proporcionadas de los mismos; y determinar la vulnerabilidad de la disposición (100) a fallos de acuerdo con las violaciones de tiempo detectadas fuera de los interceptores (104).
2. El mecanismo de acuerdo con la reivindicación 1, en el que la disposición (100) se divide en particiones (118) que incluyen las células (102), redes o una combinación de las mismas según un diámetro (114) del fenómeno físico.
3. El mecanismo de acuerdo con la reivindicación 2, en el que el fenómeno físico es un haz (112) láser virtual que tiene una intensidad representada por un factor de tiempo y el diámetro (114), el haz (112) altera los tiempos especificados de las células (102) y las redes de las particiones (118) de acuerdo con el factor tiempo.
4. El mecanismo de acuerdo con la reivindicación 2, en el que la operación de detectar violaciones de temporización en las células (102) e interceptores (104) comprende detectar en cada partición (118) discrepancias entre los temporizadores de las células (102) y las redes y las especificaciones proporcionadas de las mismas.
5. El mecanismo de acuerdo con la reivindicación 1, en el que el aparato informatizado realiza la operación de inducir fallos virtualmente en la disposición (100) modelando un fenómeno físico que afecta los tiempos en la disposición (100), la operación de detectar violaciones de temporización en las células (102) e interceptores (104) que responden a los fallos inducidas, y la operación de determinar la vulnerabilidad del disposición (100) a los fallos de acuerdo con los fallos detectadas secuencial y repetidamente con diferentes intensidades que afectan de manera diferente tiempos en la disposición (100).
6. El mecanismo de acuerdo con la reivindicación 1, en el que el aparato informatizado realiza la operación de inducir fallos virtualmente en la disposición (100) al modelar un fenómeno físico que afecta los tiempos en las células (102) e interceptores (104), la operación de detectar violaciones de temporización en la disposición (100) en respuesta a los fallos inducidas, y la operación de determinar la vulnerabilidad de la disposición (100) a fallos de acuerdo con las violaciones de temporización detectadas fuera de los interceptores (104) secuencial y repetidamente con diferentes extensiones del fenómeno físico modelado que afecta de manera diferente a los tiempos en la disposición (100).
7. El mecanismo de acuerdo con la reivindicación 1, en el que las posiciones de los interceptores (104) en la disposición (100) se modifican en respuesta a la operación de determinar la vulnerabilidad de la disposición (100) a fallos y el aparato informatizado realiza además las operaciones repetidamente para verificar más a fondo la vulnerabilidad de la disposición (100) a fallos.
8. El mecanismo de acuerdo con la reivindicación 1, en el que la cantidad de los interceptores en la disposición (100) se modifica en respuesta a la operación de determinar la vulnerabilidad de la disposición (100) a fallos y el aparato informatizado realiza además las operaciones repetidamente para verificar más a fondo la vulnerabilidad de la disposición (100) a los fallos.
9. El mecanismo de acuerdo con la reivindicación 1, en el que las posiciones y la cantidad de los interceptores (104) en la disposición (100) se modifican en respuesta a la operación de determinar la vulnerabilidad de la disposición (100) a fallos y el aparato informatizado realiza además las operaciones repetidamente para una mayor verificación de la vulnerabilidad de la disposición (100) a fallos.
10. El mecanismo de acuerdo con la reivindicación 1, en el que el fenómeno físico modelado es una irradiación electromagnética modelada.
11. El mecanismo de acuerdo con la reivindicación 1, en el que el fenómeno físico modelado es un calentamiento modelado.
ES16188213T 2015-11-02 2016-09-09 Mecanismo informatizado para evaluación de vulnerabilidad en disposiciones con interceptores Active ES2768874T3 (es)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/929,423 US9697310B2 (en) 2015-11-02 2015-11-02 Level faults interception in integrated circuits

Publications (1)

Publication Number Publication Date
ES2768874T3 true ES2768874T3 (es) 2020-06-23

Family

ID=57113024

Family Applications (1)

Application Number Title Priority Date Filing Date
ES16188213T Active ES2768874T3 (es) 2015-11-02 2016-09-09 Mecanismo informatizado para evaluación de vulnerabilidad en disposiciones con interceptores

Country Status (6)

Country Link
US (1) US9697310B2 (es)
EP (1) EP3163491B1 (es)
KR (1) KR101856023B1 (es)
CN (1) CN106650457B (es)
ES (1) ES2768874T3 (es)
TW (1) TWI621012B (es)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI630525B (zh) * 2017-09-05 2018-07-21 友達光電股份有限公司 非嵌入式顯示觸控裝置及其觸控偵測方法
US11194947B2 (en) * 2017-09-27 2021-12-07 Intel Corporation Systems and methods for region-based error detection and management in integrated circuits
CN110222510A (zh) * 2019-06-13 2019-09-10 江苏亨通工控安全研究院有限公司 一种漏洞检测方法、装置及计算机系统

Family Cites Families (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3432639B2 (ja) * 1995-06-23 2003-08-04 三菱電機株式会社 マスクパターンの作成方法
US6110213A (en) * 1997-11-06 2000-08-29 Vlt Coporation Fabrication rules based automated design and manufacturing system and method
US6690704B2 (en) * 2001-04-09 2004-02-10 Cymer, Inc. Control system for a two chamber gas discharge laser
CN1659479A (zh) * 2002-04-10 2005-08-24 富士胶片株式会社 曝光头及曝光装置和它的应用
US6775818B2 (en) * 2002-08-20 2004-08-10 Lsi Logic Corporation Device parameter and gate performance simulation based on wafer image prediction
US6898780B2 (en) * 2002-12-20 2005-05-24 Lsi Logic Corporation Method and system for constructing a hierarchy-driven chip covering for optical proximity correction
US7603648B2 (en) * 2004-02-27 2009-10-13 Intel Corporation Mask design using library of corrections
DE102004018454A1 (de) * 2004-04-16 2005-11-03 Infineon Technologies Ag Verfahren und Vorrichtung zum Überwachen des Ätzvorgangs einer regelmässigen Tiefenstruktur in einem Halbleitersubstrat
DE102004030961B4 (de) * 2004-06-26 2008-12-11 Infineon Technologies Ag Verfahren zum Bestimmen einer Matrix von Transmissionskreuzkoeffizienten bei einer optischen Näherungskorrektur von Maskenlayouts
US8278799B1 (en) * 2004-07-27 2012-10-02 Vincent Lupien System and method for optimizing the design of an ultrasonic transducer
US7418693B1 (en) * 2004-08-18 2008-08-26 Cadence Design Systems, Inc. System and method for analysis and transformation of layouts using situations
DE102005005591B3 (de) * 2005-02-07 2006-07-20 Infineon Technologies Ag Verfahren zur Optimierung der Geometrie von Strukturelementen eines Musters eines Schaltungsentwurfs für eine Verbesserung der optischen Abbildungseigenschaften und Verwendung des Verfahrens zur Herstellung einer Photomaske
JP2006318978A (ja) * 2005-05-10 2006-11-24 Toshiba Corp パターン設計方法
US7353077B2 (en) * 2005-07-29 2008-04-01 Taiwan Semiconductor Manufacturing Company Methods for optimizing die placement
US7586583B2 (en) * 2005-09-15 2009-09-08 Franklin Mark Schellenberg Nanolithography system
US7544574B2 (en) * 2005-10-11 2009-06-09 Intermolecular, Inc. Methods for discretized processing of regions of a substrate
WO2007050799A2 (en) * 2005-10-24 2007-05-03 Clearshape Technologies, Inc. Incorporating manufacturing variations in the analysis of integrated circuit design
WO2007064956A1 (en) * 2005-12-01 2007-06-07 Cadence Design Systems, Inc. System and method of electron beam writing
EP1960921A1 (en) * 2005-12-17 2008-08-27 Gradient Design Automation, Inc. Simulation of ic temperature distributions using an adaptive 3d grid
US8165854B1 (en) * 2006-01-11 2012-04-24 Olambda, Inc. Computer simulation of photolithographic processing
US8051352B2 (en) 2006-04-27 2011-11-01 Mentor Graphics Corporation Timing-aware test generation and fault simulation
JP2008033277A (ja) * 2006-06-29 2008-02-14 Sharp Corp 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法
US7894917B2 (en) * 2006-10-20 2011-02-22 Rockwell Automation Technologies, Inc. Automatic fault tuning
JP2008277468A (ja) * 2007-04-27 2008-11-13 Canon Inc 露光装置及びデバイス製造方法
JP4946655B2 (ja) * 2007-06-19 2012-06-06 富士通株式会社 設計支援プログラム、該プログラムを記録した記録媒体、設計支援装置および設計支援方法
EP2006784A1 (en) * 2007-06-22 2008-12-24 Interuniversitair Microelektronica Centrum vzw Methods for characterization of electronic circuits under process variability effects
US7673278B2 (en) * 2007-11-29 2010-03-02 Tokyo Electron Limited Enhanced process yield using a hot-spot library
JP5241245B2 (ja) * 2008-01-11 2013-07-17 株式会社日立ハイテクノロジーズ 検査装置及び検査方法
US8073668B2 (en) 2008-01-30 2011-12-06 International Business Machines Corporation Method and apparatus for testing a full system integrated circuit design by statistical fault injection using hardware-based simulation
JP2009182237A (ja) * 2008-01-31 2009-08-13 Toshiba Corp 露光条件設定方法、パターン設計方法及び半導体装置の製造方法
US7875406B2 (en) * 2008-03-27 2011-01-25 Taiwan Semiconductor Manufacturing Company, Ltd. Multiple technology node mask
US7872489B2 (en) * 2008-04-28 2011-01-18 Freescale Semiconductor, Inc. Radiation induced fault analysis
US8214771B2 (en) * 2009-01-08 2012-07-03 Kla-Tencor Corporation Scatterometry metrology target design optimization
US8368890B2 (en) * 2009-02-19 2013-02-05 International Business Machines Corporation Polarization monitoring reticle design for high numerical aperture lithography systems
US20100219494A1 (en) * 2009-03-02 2010-09-02 Barnaby Hugh J Sub-mm Wireless Ionizing Radiation Detector
EP3144955A1 (en) * 2009-05-20 2017-03-22 Mapper Lithography IP B.V. Method for exposing a wafer
JP5359655B2 (ja) * 2009-07-30 2013-12-04 富士通セミコンダクター株式会社 生成方法
JP5198397B2 (ja) * 2009-09-09 2013-05-15 株式会社東芝 フォトマスクの特性検出装置およびフォトマスクの特性検出方法
JP5524568B2 (ja) * 2009-10-23 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置、及び半導体装置の設計方法
NL2005522A (en) * 2009-10-28 2011-05-02 Asml Netherlands Bv Pattern selection for full-chip source and mask optimization.
US8767179B2 (en) * 2009-12-15 2014-07-01 Micron Technology, Inc. Imaging methods in scanning photolithography and a scanning photolithography device used in printing an image of a reticle onto a photosensitive substrate
US8728720B2 (en) * 2010-06-08 2014-05-20 The Regents Of The University Of California Arbitrary pattern direct nanostructure fabrication methods and system
US8490034B1 (en) * 2010-07-08 2013-07-16 Gauda, Inc. Techniques of optical proximity correction using GPU
US8640076B2 (en) * 2010-10-18 2014-01-28 International Business Machines Corporation Methodology on developing metal fill as library device and design structure
NL2007577A (en) * 2010-11-10 2012-05-14 Asml Netherlands Bv Optimization of source, mask and projection optics.
US8949101B2 (en) 2011-10-12 2015-02-03 International Business Machines Corporation Hardware execution driven application level derating calculation for soft error rate analysis
TWI475597B (zh) * 2012-02-08 2015-03-01 日立全球先端科技股份有限公司 Pattern evaluation method and pattern evaluation device
US9940427B2 (en) * 2012-02-09 2018-04-10 Asml Netherlands B.V. Lens heating aware source mask optimization for advanced lithography
US8627247B1 (en) * 2012-07-11 2014-01-07 International Business Machines Corporation Systems and methods for fixing pin mismatch in layout migration
US8904322B2 (en) * 2013-03-26 2014-12-02 International Business Machines Corporation Structure for stacked CMOS circuits
US9292398B2 (en) * 2013-12-13 2016-03-22 International Business Machines Corporation Design-based weighting for logic built-in self-test
US9262569B2 (en) * 2014-02-20 2016-02-16 Globalfoundries Inc. Balancing sensitivities with respect to timing closure for integrated circuits
US10394982B2 (en) * 2014-02-26 2019-08-27 International Business Machines Corporation Partial parameters and projection thereof included within statistical timing analysis
CN103955571B (zh) * 2014-04-22 2017-07-28 北京控制工程研究所 一种针对抗辐照芯片的软错误注入和验证方法
JP6395213B2 (ja) * 2014-09-26 2018-09-26 株式会社Ｓｃｒｅｅｎホールディングス 改質処理装置および改質処理方法
US9903764B2 (en) * 2014-09-30 2018-02-27 Samsung Electronics Co., Ltd. Integrated circuit for estimating power of at least one node using temperature and a system including the same
US9754068B2 (en) * 2014-12-09 2017-09-05 Globalfoundries Inc. Method, computer readable storage medium and computer system for creating a layout of a photomask
US11919229B2 (en) * 2015-04-16 2024-03-05 Lawrence Livermore National Security, Llc Large area projection micro stereolithography
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
CN105391542B (zh) * 2015-10-22 2019-01-18 天津大学 用于集成电路检测电磁故障注入攻击探测方法及探测器

Also Published As

Publication number Publication date
KR101856023B1 (ko) 2018-05-09
CN106650457A (zh) 2017-05-10
TWI621012B (zh) 2018-04-11
EP3163491A1 (en) 2017-05-03
TW201717009A (zh) 2017-05-16
US20170124238A1 (en) 2017-05-04
CN106650457B (zh) 2019-08-27
EP3163491B1 (en) 2019-11-27
US9697310B2 (en) 2017-07-04
KR20170051220A (ko) 2017-05-11

Similar Documents

Publication Publication Date Title
Yang et al. A2: Analog malicious hardware
Matas et al. Invited tutorial: FPGA hardware security for datacenters and beyond
Basu et al. CAD-Base: An attack vector into the electronics supply chain
KR102756477B1 (ko) 집적 회로에서의 오류 주입 공격 감지
Khaleghi et al. FPGA-based protection scheme against hardware trojan horse insertion using dummy logic
Monnet et al. Designing resistant circuits against malicious faults injection using asynchronous logic
Battezzati et al. Reconfigurable field programmable gate arrays for mission-critical applications
He et al. EM Side Channels in Hardware Security: Attacks and Defenses.
US20210240866A1 (en) Delay-based side-channel analysis for trojan detection
Kitsos et al. Towards a hardware Trojan detection methodology
Mishra et al. Security and trust vulnerabilities in third-party IPs
Trippel et al. T-TER: Defeating A2 trojans with targeted tamper-evident routing
EP3163491B1 (en) Computerized mechanism for vulnerability evaluation in layout having interceptors
Zhang et al. Securing FPGA-based obsolete component replacement for legacy systems
Pino et al. Intra-die process variation aware anomaly detection in FPGAs
Zhao et al. Hardware Trojan detection based on signal correlation
Kenterlis et al. A low-cost SEU fault emulation platform for SRAM-based FPGAs
Rajendran et al. Sok: Physical and logic testing techniques for hardware trojan detection
Harward et al. A fault injection system for measuring soft processor design sensitivity on Virtex-5 FPGAs
CN103530207A (zh) 一种三模冗余措施的验证方法
Fu et al. Fuzzing hardware: Faith or reality?
Chellam et al. Logic locking emulator on fpga: A conceptual view
Yuce Fault attacks on embedded software: New directions in modeling, design, and mitigation
Ghodrati Thwarting electromagnetic fault injection attack utilizing timing attack countermeasure
Shekarian et al. A trust-driven placement approach: A new perspective on design for hardware trust