ES2873476T3 - Sistema de control para un amplificador de potencia - Google Patents

Sistema de control para un amplificador de potencia Download PDF

Info

Publication number
ES2873476T3
ES2873476T3 ES12761716T ES12761716T ES2873476T3 ES 2873476 T3 ES2873476 T3 ES 2873476T3 ES 12761716 T ES12761716 T ES 12761716T ES 12761716 T ES12761716 T ES 12761716T ES 2873476 T3 ES2873476 T3 ES 2873476T3
Authority
ES
Spain
Prior art keywords
signal
gain
phase
power level
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES12761716T
Other languages
English (en)
Inventor
Martin Goss
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Airbus Defence and Space Ltd
Original Assignee
Astrium Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Astrium Ltd filed Critical Astrium Ltd
Application granted granted Critical
Publication of ES2873476T3 publication Critical patent/ES2873476T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3223—Modifications of amplifiers to reduce non-linear distortion using feed-forward
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
    • H03F1/345—Negative-feedback-circuit arrangements with or without positive feedback using hybrid or directional couplers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H03G1/0017—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal the device being at least one of the amplifying solid-state elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
    • H03F1/0216—Continuous control
    • H03F1/0222—Continuous control by using a signal derived from the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/102—A non-specified detector of a signal envelope being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/105—A non-specified detector of the power of a signal being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/228—A measuring circuit being coupled to the input of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/393—A measuring circuit being coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/405—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising more than three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/438—Separate feedback of amplitude and phase signals being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/465—Power sensing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/66—Clipping circuitry being present in an amplifier, i.e. the shape of the signal being modified
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/78—A comparator being used in a controlling circuit of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3227—Adaptive predistortion based on amplitude, envelope or power level feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3231—Adaptive predistortion using phase feedback from the output of the main amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G1/00—Details of arrangements for controlling amplification
    • H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/001—Digital control of analog signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Transmitters (AREA)

Abstract

Aparato para controlar una ganancia y fase de una entrada de señal de entrada a un amplificador de potencia (301), el aparato comprende: medios de control de ganancia (302) para controlar la ganancia de la señal de entrada; medios de control de fase (303) para controlar la fase de la señal de entrada; un bucle de control de ganancia (310) configurado para controlar los medios de control de ganancia en base a un nivel de potencia de la señal de entrada y un nivel de potencia de una señal amplificada emitida por el amplificador de potencia, para obtener una ganancia predeterminada de la señal amplificada, donde el bucle de control de ganancia se configura además para recibir una tercera señal derivada de la señal de entrada y una cuarta señal derivada de la señal amplificada, y comparar un nivel de potencia de la tercera señal y un nivel de potencia de la cuarta señal y controlar los medios de control de ganancia basado en el resultado de la comparación, comprendiendo el bucle de control de ganancia: un primer detector (311) configurado para medir el nivel de potencia de la tercera señal, y un segundo detector (312) configurado para medir 2. el nivel de potencia de la cuarta señal; y un bucle de control de fase (320) separado del bucle de control de ganancia, comprendiendo el bucle de control de fase: un acoplador (322) configurado para combinar una primera señal derivada de la señal de entrada y una segunda señal derivada de la señal amplificada y emitir una señal de error relacionada con una diferencia de fase entre la primera y la segunda señales, estando dispuestas la primera y la segunda señales para tener el mismo nivel de potencia cuando el amplificador de potencia está funcionando a la ganancia predeterminada; un tercer detector (323) configurado para medir un nivel de potencia de la señal de error; y un procesador (324) configurado para controlar los medios de control de fase basándose en el nivel de potencia medido de la señal de error para obtener una fase predeterminada de la señal amplificada, donde el bucle de control de fase está dispuesto para retrasar la primera señal antes de obtener la señal de error, de modo que la primera señal retardada y la segunda señal son utilizadas para obtener la señal de error que corresponde a la misma parte de la señal de entrada.

Description

DESCRIPCIÓN
Sistema de control para un amplificador de potencia
Campo de la invención
La presente invención se refiere a un sistema de control para un amplificador de potencia. En particular, la presente invención se refiere a un sistema de control que controla un amplificador de potencia basado en una señal de error relacionada con una diferencia de fase entre una primera señal retardada derivada de una señal de entrada y una segunda señal derivada de una señal amplificada.
Antecedentes de la invención
Los amplificadores de potencia se utilizan en satélites de comunicaciones para amplificar señales de RF. Se sabe que tales amplificadores de potencia exhiben no linealidad, por lo que la ganancia y la fase de la señal de RF de salida amplificada varía de forma no lineal con la potencia de la señal de entrada. Para compensar esto, se pueden aplicar distorsiones de fase y ganancia a la señal de entrada antes de que alcance la etapa del amplificador, para mantener una ganancia y fase constantes de la señal de salida.
La Figura 1 ilustra un sistema de control de bucle abierto utilizado en un satélite de comunicaciones convencional para controlar la ganancia y la fase de la señal de entrada. El sistema comprende un amplificador de potencia 101, un atenuador variable 102, un desfasador 103, un acoplador de entrada 104, un detector 105, un procesador 106 y una memoria 107. Se lleva a cabo un procedimiento de calibración inicial en el que la respuesta del amplificador 101 se caracteriza en un intervalo de diferentes potencias de señal. Se crea una tabla de búsqueda (LUT, del inglés Lookup Table) para registrar las predistorsiones de fase y ganancia adecuadas que se aplicarán a la señal de entrada para cualquier nivel de potencia dado. La LUT es almacenada en la memoria 107.
Durante el funcionamiento, el detector 104 mide el nivel de potencia de una señal de entrada acoplada recibida del acoplador de entrada 103. El procesador 106 determina entonces la potencia de la señal de entrada RFin basándose en un factor de acoplamiento conocido del acoplador de entrada 103. El procesador 106 busca la LUT para determinar cómo deben ajustarse la ganancia y la fase de la señal de entrada, y controla el atenuador variable 102 y el desfasador 103 para aplicar las predistorsiones de fase y ganancia apropiadas.
Sin embargo, un inconveniente de esta estrategia es el largo procedimiento de calibración, que puede tardar hasta 48 horas.
US 5.675.288 A describe un procedimiento de linealización de un amplificador no lineal. US 5.742.201 A describe un mecanismo de corrección de envolvente polar para mejorar la linealidad de un amplificador de potencia de RF/microondas.US 6.385.436 B1 describe un circuito de compensación de distorsión incorporado en un aparato de comunicaciones que se utiliza para comunicaciones por satélite, comunicaciones terrestres por microondas, telecomunicaciones móviles y similares.US6069530A describe un procedimiento para ajustar la amplitud y la fase de la señal de entrada de RF para producir una señal de entrada de Rf ajustada. US3900823A describe un sistema de procesamiento de señales que procesa por separado el componente de amplitud de la señal de entrada y el componente de frecuencia o fase o tanto de frecuencia como de fase.US7917106B2 describe un sistema amplificador de potencia de RF que comprende un bucle de control de amplitud y un bucle de control de fase.
Resumen de la invención
Según la presente invención, se proporciona un aparato para controlar una ganancia y fase de una señal de entrada a un amplificador de potencia según la reivindicación 1, un satélite que comprende un amplificador de potencia y el aparato según la reivindicación 9, y un procedimiento para controlar una ganancia y fase de una señal de entrada a un amplificador de potencia según la reivindicación 10. En las reivindicaciones dependientes se definen realizaciones adicionales de la invención.
Breve descripción de los dibujos
A continuación, se describen realizaciones de la presente invención solo a modo de ejemplo, con referencia a los dibujos adjuntos, en los que:
La Figura 1 ilustra un sistema de control convencional para un amplificador de potencia;
La Figura 2 ilustra un sistema de control para un amplificador de potencia;
La Figura 3 ilustra detalles de los bucles de control de fase y ganancia para controlar un amplificador de potencia, según una realización de la presente invención;
La Figura 4 es un gráfico que compara el rendimiento de control de ganancia de un sistema de control de bucle abierto convencional con el sistema de control de la Figura 3;
La Figura 5 es un gráfico que compara el rendimiento de control de fase de un sistema de control de bucle abierto convencional con el sistema de control de la Figura 3;
La Figura 6 es un gráfico que ilustra una mejora en el error de ganancia cuando se usa un limitador para recortar la señal RFin en la misma medida en que el amplificador de potencia recorta la señal RFout ;
La Figura 7 ilustra un sistema de control en el que se realiza el control de ganancia y fase utilizando un único bucle de control de avance;
La Figura 8 es un gráfico que compara el rendimiento de control de ganancia del sistema de control de bucle abierto convencional con el sistema de control de la Figura 7;
La Figura 9 es un gráfico que compara el rendimiento de control de fase del sistema de control de bucle abierto convencional con el sistema de control de la Figura 7.
Descripción detallada
Con referencia ahora a la Figura 2, se ilustra un sistema para controlar la ganancia y la fase de una señal de entrada de un amplificador de potencia, según una realización que no está cubierta por la invención reivindicada. El sistema comprende un amplificador de potencia 201, un módulo de control de ganancia 202, un módulo de control de fase 203, un bucle de control de ganancia 210 para controlar el módulo de control de ganancia 202 y un bucle de control de fase 220 para controlar el módulo de control de fase 203. El módulo de control de ganancia 202 puede ser, por ejemplo, un atenuador variable como el que se muestra en la Fig. 1, y el módulo de control de fase 203 puede ser, por ejemplo, un desfasador como el que se muestra en la Fig. 1. El módulo de control de ganancia 202 y el módulo de control de fase 203 pueden controlarse para cambiar la ganancia y la fase, respectivamente, de la señal de RF de entrada (RFin) antes de que ingrese al amplificador de potencia 201. Aunque en la Figura 2 la señal RFin se introduce en el módulo de control de fase 203 antes que en el módulo de control de ganancia 202, en otras realizaciones el orden de los módulos de control de fase y de control de ganancia puede invertirse.
Los bucles de control de ganancia y control de fase 210, 220 reciben cada uno una señal derivada de la señal RFin y una señal derivada de la señal RF de salida (RFout). Por tanto, cada bucle de control 210, 220 puede monitorizar tanto las señales RFin como RFout. El bucle de control de ganancia 210 y el bucle de control de fase 220 están configurados para controlar el módulo de control de ganancia 202 y el módulo de control de fase 203 respectivamente, para aplicar predistorsiones de ganancia y de fase a la señal RFin con el fin de mantener la linealidad del amplificador de potencia 201.
Debido a que los lazos de control 210, 220 están configurados para monitorear la señal de salida RFout, la ganancia y la fase de la señal de entrada RFiN se pueden ajustar en base a un valor actual de la señal de salida, es decir, en base al rendimiento actual del amplificador de potencia. Por lo tanto, en la presente realización, no es necesario hacer suposiciones sobre el comportamiento del amplificador. Como tal, no se requiere un procedimiento de calibración para el sistema de control que se muestra en la Fig.2.
Además, debido a que el sistema de control de la Fig.2 monitorea la señal RFout producida por el amplificador de potencia 201, el sistema de control puede controlar con precisión los amplificadores de potencia que exhiben efectos de memoria de tipo histéresis, en los que el rendimiento actual del amplificador depende de su historial operativo. Es decir, la ganancia de corriente y la fase de la señal amplificada pueden depender del historial operativo del amplificador de potencia. El historial operativo puede incluir parámetros operativos recientes del amplificador de potencia, como la potencia de la señal de entrada y una ganancia y/o fase aplicada a la señal de entrada, así como parámetros ambientales a los que el amplificador ha estado expuesto recientemente. Por ejemplo, para cualquier nivel de potencia dado de la señal RFin o la temperatura del amplificador, el amplificador puede amplificar la señal de manera diferente dependiendo de si el amplificador se utilizó recientemente para amplificar una señal de alta potencia o para amplificar una señal de baja potencia. Uno de esos tipos de amplificador de potencia que exhibe efectos de memoria significativos es un amplificador de nitruro de galio (GaN). Por lo tanto, las realizaciones de la presente invención pueden ser particularmente adecuadas para controlar amplificadores de GaN. Por el contrario, el sistema de control de bucle abierto convencional de la Figura 1 no se puede utilizar con amplificadores que presentan un efecto de memoria de tipo histéresis.
Además, en comparación con el sistema de control convencional de la Figura 1, el sistema de control de la Figura 2 usa bucles de control separados 210, 220 para controlar la ganancia y la fase de la señal de entrada. Por lo tanto, el procesamiento realizado en cada bucle de control se puede simplificar, ya que cada bucle controla solo una variable, es decir, la ganancia o la fase. Por consiguiente, en la Figura 2, el sistema de control puede tener un tiempo de respuesta más rápido que el sistema de control convencional de la Figura 1.
Con referencia ahora a la Figura 3, los bucles de control de fase y ganancia para controlar un amplificador de potencia se ilustran esquemáticamente en detalle, según una realización de la presente invención.
Como se muestra en la Figura 3, el sistema de control comprende un módulo de control de ganancia 302 y un módulo de control de fase 303, acoplados a la entrada de un amplificador de potencia 301. El sistema comprende además un primer acoplador de entrada 304 y un segundo acoplador de entrada 305. El primer acoplador de entrada 304 está configurado para dirigir una primera señal de entrada acoplada, que es una porción acoplada de la señal RFin , al bucle de control de ganancia 310. El segundo acoplador de entrada 305 está configurado para dirigir una segunda señal de entrada acoplada, que es una porción acoplada de la señal RFin , al bucle de control de fase 320. El sistema comprende además un primer acoplador de salida 306 y un segundo acoplador de salida 307. El primer acoplador de salida 306 está configurado para dirigir una primera señal de salida acoplada, que es una porción acoplada de la señal RFout , al bucle de control de ganancia 310. El segundo acoplador de salida 307 está configurado para dirigir una segunda señal de salida acoplada, que es una porción acoplada de la señal RFout , al bucle de control de fase 320.
El primer y segundo acopladores de entrada 304, 305 pueden formarse como una sola unidad o como unidades separadas, y el primer y segundo acopladores de salida 306, 307 pueden formarse como una sola unidad o como unidades separadas. El primer y segundo acopladores de entrada 304, 305 pueden configurarse para tener el mismo factor de acoplamiento de manera que la primera y la segunda señales de entrada acopladas tengan el mismo nivel de potencia. Alternativamente, el primer y segundo acopladores de entrada 304, 305 pueden configurarse para tener diferentes factores de acoplamiento de manera que la primera y la segunda señales de entrada acopladas tengan diferentes niveles de potencia. De manera similar, el primer y segundo acopladores de salida 306, 307 pueden configurarse para tener el mismo factor de acoplamiento de modo que la primera y la segunda señales de salida acopladas tengan el mismo nivel de potencia, o pueden configurarse para tener diferentes factores de acoplamiento de modo que la primera y la segunda las señales de salida acopladas tengan diferentes niveles de potencia. El factor de acoplamiento de cada uno de los primero y segundo acopladores de entrada 304, 305 y los primero y segundo acopladores de salida 306, 307 pueden elegirse para asegurar que durante el funcionamiento normal del amplificador de potencia 301 y el sistema de control, las primera y segunda señales de entrada y salida acopladas tengan niveles de potencia que pueden ser detectados por los bucles de control de fase y ganancia 310, 320.
Aunque en la Figura 3 se utilizan acopladores independientes 304, 305 para generar la primera señal de entrada acoplada y la segunda señal de entrada acoplada, en otras realizaciones se puede proporcionar un acoplador de entrada único. En tales realizaciones, pueden proporcionarse medios para dividir la señal de entrada acoplada en la primera y la segunda señales de entrada acopladas. Por ejemplo, podría usarse un acoplador de anillo híbrido (ratrace coupler) para dividir una señal de entrada acoplada en la primera señal de entrada acoplada que se enviará al bucle de control de ganancia y la segunda señal de entrada acoplada se enviará al bucle de control de fase. De manera similar, un solo acoplador de salida conectado a medios de división, como un acoplador de anillo híbrido, podría usarse para generar tanto la primera como la segunda señal de salida.
En la presente realización, el bucle de control de ganancia 310 comprende un detector de entrada 311 dispuesto para recibir la primera señal de entrada acoplada del primer acoplador de entrada 304. El detector de entrada 311 está configurado para medir el nivel de potencia de la primera señal de entrada acoplada y enviar una señal que representa la potencia medida a un primer amplificador diferencial 313. Por ejemplo, el detector de entrada 311 puede ser un detector de media cuadrática (RMS) configurado para dar salida a un voltaje que es representativo de la potencia RMS de la primera señal de entrada acoplada.
El bucle de control de ganancia 310 comprende además un detector de salida 312 dispuesto para recibir la primera señal de salida acoplada del primer acoplador de salida 306. El detector de salida 312 está configurado para medir el nivel de potencia de la primera señal de salida acoplada y enviar una señal que representa la potencia medida a un segundo amplificador diferencial 314. Como el detector de entrada 311, el detector de salida 312 puede ser un detector RMS configurado para dar salida a un voltaje que es representativo de la potencia RMS de la primera señal de salida acoplada.
Con más detalle, el detector de entrada 311 incluye dos detectores RMS emparejados polarizados por la misma polarización de CC. Uno de los detectores recibe la primera señal de entrada acoplada de RF y envía el nivel de potencia medido a una entrada del primer amplificador diferencial 313. El otro detector no recibe la primera señal de entrada acoplada y envía una señal de referencia a la otra entrada del primer amplificador diferencial 313. Por tanto, el primer amplificador diferencial 313 emite una señal amplificada que es representativa del nivel de potencia de la primera señal de entrada acoplada. El detector de salida 312 y el segundo amplificador diferencial 314 están dispuestos de manera similar al detector de entrada 311 y al primer amplificador diferencial 313. Sin embargo, en otras realizaciones se pueden usar otras disposiciones para detectar niveles de potencia de la primera señal de entrada acoplada y la primera señal de salida acoplada.
En la presente realización, el bucle de control de ganancia 310 comprende además un amplificador escalador 315 acoplado a una salida del primer amplificador diferencial 314. El amplificador escalador está configurado para amplificar la señal del primer amplificador diferencial 314, para tener en cuenta cualquier desajuste entre el detector de entrada 311 y el detector de salida 312. Es decir, si el detector de entrada 311 y el detector de salida 312 no se corresponden, cada detector puede generar un voltaje diferente para cualquier nivel de potencia de señal dado. Alternativamente, se pueden usar detectores emparejados como detectores de entrada y salida 311, 312, en cuyo caso se puede omitir el amplificador escalador 315.
Aunque en la presente realización se proporciona un amplificador como medio para escalar la señal producida por uno de los detectores, en otras realizaciones se pueden usar medios alternativos de escalada. En lugar de amplificar la señal de uno de los detectores, los medios de escalada podrían disponerse para reducir la salida de uno de los amplificadores diferenciales 313, 314 en una cantidad adecuada, por ejemplo usando un divisor resistivo, para compensar cualquier desajuste entre los detectores. Además, aunque en la Figura 3 los medios de escalada, es decir, el amplificador escalador 315, están acoplados a una salida del primer amplificador diferencial 313, la presente invención no se limita a esta disposición particular. Por ejemplo, los medios de escalada 315 podrían acoplarse a la salida del segundo amplificador diferencial 314.
Continuando con referencia a la Figura 3, la salida escalada del primer amplificador diferencial 313 y la salida del segundo amplificador diferencial 314 están acopladas a las entradas de otro amplificador diferencial 316, en lo sucesivo denominado amplificador de bucle 316. El amplificador de bucle 316 genera una señal de control de ganancia que es representativa de una diferencia entre la salida escalada del primer amplificador diferencial 313 y la salida del segundo amplificador diferencial 314. La señal de control de ganancia se envía al módulo de control de ganancia 302, que determina, basándose en el valor de la señal de control de ganancia, si se debe ajustar la ganancia que se aplica a la señal RFin. Por ejemplo, el módulo de control de ganancia 302 puede configurarse para ajustar la ganancia con el fin de minimizar el valor de la señal de control de ganancia recibida desde el amplificador de bucle 316.
En resumen, el bucle de control de ganancia 310 está configurado para controlar el módulo de control de ganancia 302 basándose en una diferencia de potencia entre la primera señal de entrada acoplada y la primera señal de salida acoplada. Aunque en la Figura 3 se muestra una estructura del bucle de control de ganancia 310, en otras realizaciones se pueden utilizar otras disposiciones.
Como se muestra en la Figura 3, el módulo de control de fase 303 está controlado por un bucle de control de fase separado 320. Como se describió anteriormente, el bucle de control de fase 320 recibe la segunda señal de entrada acoplada del segundo acoplador de entrada 305 y recibe la segunda señal de salida acoplada del segundo acoplador de salida 307. La segunda señal de entrada acoplada y la segunda señal de salida acoplada se combinan en un acoplador 322. Sin embargo, antes de ingresar al acoplador 322, la segunda señal de entrada acoplada pasa a través de una línea de retardo 321. La línea de retardo 321 está configurada para retardar la segunda señal de entrada acoplada para asegurar la misma longitud eléctrica a través de ambas rutas de señal para las frecuencias en la señal RFin. Es decir, la línea de retardo 321 está configurada de modo que la longitud eléctrica de la "ruta de paso", incluidos los módulos de control de fase y ganancia 302, 303, el amplificador de potencia 301, el segundo acoplador de salida 307 y el acoplador 322, sea la misma que la longitud eléctrica de la "ruta de acoplamiento" que incluye la línea de retardo 321 y el acoplador 322.
De esta forma, la segunda señal de entrada acoplada y la segunda señal de salida acoplada que llegan al acoplador 322 en cualquier momento se controlan para que correspondan a la misma parte de la señal RFin original. Es decir, la línea de retardo 321 en el bucle de control de fase 320 está dispuesta para retardar la primera señal antes de que el acoplador 322 obtenga la señal de error, de modo que la primera señal retardada y la segunda señal utilizada para obtener la señal de error correspondan a la misma parte de la señal de entrada RFin. Por lo tanto, el bucle de control de fase 320 puede denominarse bucle de avance, ya que la segunda señal de entrada acoplada se "avanza" y se compara con la parte correspondiente de la señal de salida RFout.
Una ruta de señal desde el segundo acoplador de entrada 305 al acoplador 322 a través de la línea de retardo 321 puede denominarse "ruta de avance". Como se describió anteriormente, la ruta de señal a través del módulo de control de fase 303, el módulo de control de ganancia 302 y el amplificador de potencia 301 al segundo acoplador de salida 307 puede denominarse "ruta de paso", y una ruta de señal desde el segundo acoplador de salida 307 al acoplador 322 puede denominarse "ruta de paso acoplado". Por lo tanto, la línea de retardo 321 está configurada de manera que la longitud eléctrica de la ruta de avance sea sustancialmente la misma que las longitudes eléctricas combinadas de la ruta de paso y la ruta de paso acoplado. En la presente realización, la línea de retardo 321 está físicamente incorporada como una longitud de cable coaxial que tiene una longitud física apropiada para lograr el retardo requerido. Sin embargo, se pueden usar otras disposiciones en otras realizaciones.
En la presente realización, el bucle de control de fase 320 está configurado de modo que cuando la señal RFout amplificada emitida por el amplificador de potencia 301 tiene la fase correcta, la segunda señal de entrada acoplada y la segunda señal de salida acoplada llegan al acoplador 322 en fase. Los factores de acoplamiento del segundo acoplador de entrada 305 y del segundo acoplador de salida 307 pueden elegirse de modo que cuando el amplificador de potencia 301 esté funcionando a la ganancia deseada, la segunda señal de entrada acoplada y la segunda señal de salida acoplada tengan el mismo nivel de potencia. Alternativamente, se puede usar un atenuador para bajar la segunda señal de entrada acoplada o la segunda señal de salida acoplada al nivel de potencia correcto.
El acoplador 322 es un acoplador de 180° y, por lo tanto, cuando la segunda señal de entrada acoplada y la segunda señal de salida acoplada se combinan en el acoplador 322, se cancelarán en una salida del acoplador 322 si la señal RFout amplificada que sale del amplificador de potencia 301 tiene la fase correcta. En efecto, el bucle de control de fase 320 está dispuesto para restar la segunda señal de entrada acoplada de la segunda señal de salida acoplada para obtener una diferencia entre las dos señales, como una señal de error. Sin embargo, si la señal RFout no tiene la fase correcta, la segunda señal de salida acoplada no estará en fase con la segunda señal de entrada acoplada cuando llegue al acoplador 322. En este caso, las señales no se cancelarán completamente y la amplitud de la señal de error emitida por el acoplador 322 es representativa de la diferencia de fase entre las señales. Por lo tanto, el bucle de control de fase 320 puede detectar si la fase de la señal RFout está desplazada del valor deseado, por ejemplo como resultado de distorsiones de fase no lineales introducidas por el amplificador de potencia 301.
La señal de error emitida por el acoplador 322 se envía a un detector 323, que puede ser un detector RMS similar al detector de entrada 311 y al detector de salida 312 del bucle de control de ganancia 310. El detector 323 mide el nivel de potencia de la señal de error y envía una señal que representa la potencia medida a un procesador 324. El procesador está configurado para ajustar un ajuste de fase aplicado a la señal RFin por el módulo de control de fase 303, para minimizar el nivel de potencia de la señal de error medido por el detector 323.
Aunque en la presente realización, se obtiene una señal de error tomando la diferencia entre las señales de entrada y salida acopladas, en otras realizaciones el bucle de control de fase 320 puede configurarse para sumar las señales acopladas para producir la señal de error. Por ejemplo, la segunda señal de entrada acoplada y la segunda señal de salida acoplada podrían disponerse para estar en fase cuando lleguen al acoplador 322, de modo que las señales se sumen en lugar de cancelarse. En este caso, el procesador puede disponerse para variar la fase aplicada a la señal RFin para maximizar la potencia medida de la señal de error.
Como se describió anteriormente, el uso de bucles de control separados para controlar la ganancia y la fase aplicadas a la señal RFin ofrece la ventaja de que el algoritmo de procesamiento se puede simplificar en comparación con un sistema de control convencional, ya que cada bucle de control solo se ocupa de una única variable. Por lo tanto, un sistema de control como el que se muestra en la Figura 3 puede funcionar con un tiempo de respuesta más corto en comparación con un sistema de control convencional. Además, el control de ganancia y fase se puede aplicar con precisión incluso cuando el control de ganancia se comporta como un desfasador, lo que normalmente ocurre cuando el amplificador de potencia se opera en saturación, o cerca de la misma. En este caso, variar la ganancia puede afectar la fase de la señal RFout, pero el bucle de control de fase separado puede detectar este cambio y ajustar automáticamente la fase para compensar.
Aunque en la realización de la Figura 3, el bucle de control de ganancia se implementa utilizando componentes analógicos, en otras realizaciones el bucle de control de ganancia puede digitalizarse. Por ejemplo, una matriz de puertas programables en campo (FPGA) o un circuito integrado específico de la aplicación (ASIC) puede configurarse para proporcionar una funcionalidad similar al bucle de control de ganancia analógico de la Figura 3, con el fin de controlar el módulo de control de ganancia. Además, aunque en la presente realización los bucles de control de fase y ganancia se usan para controlar un amplificador de potencia de r F, se pueden usar otras realizaciones a diferentes frecuencias, es decir, no solo en RF.
En la realización mostrada en la Figura 3, el bucle de control de fase es un bucle de avance similar a un circuito de cancelación de señal de un circuito de linealización de avance. El bucle de control de fase de la Fig. 3 se diferencia de un circuito de linealización de avance en que la señal de error obtenida por el acoplador 322 no se combina posteriormente con la señal de salida RFout del amplificador de potencia para cancelar los productos de intermodulación, como normalmente sucedería en el circuito de cancelación de error de un circuito de linealización de avance. En cambio, se detecta una potencia de la señal de error y se usa para determinar una fase que se aplicará a la señal de entrada RFin.
Con referencia ahora a la Figura 4, se ilustra un gráfico que compara el rendimiento de control de ganancia de un sistema de control de bucle abierto convencional con el sistema de control de la Figura 3. El gráfico muestra la variación en el error de ganancia (Delta Ganancia) sobre un intervalo de niveles de potencia de la señal de salida RFout. El error de ganancia es la diferencia entre la ganancia real y la ganancia diana. Una primera curva 401, mostrada como una línea continua en la Figura 4, ilustra el error de ganancia para un intervalo de niveles de potencia de salida cuando se usa el sistema de control de la Figura 3 para controlar un amplificador de potencia de GaN. Una segunda curva 402, mostrada como una línea discontinua en la Fig.4, ilustra el error de ganancia en el mismo intervalo de potencia cuando se usa un sistema de control de bucle abierto convencional, como el que se muestra en la Fig.1, para controlar el mismo amplificador de potencia GaN. Como se muestra en la Figura 4, el sistema de control de la Figura 3 logra un control de ganancia sustancialmente más estable que el que es posible con el sistema de control de bucle abierto convencional.
Con referencia ahora a la Figura 5, se ilustra un gráfico que compara el rendimiento de control de fase de un sistema de control de bucle abierto convencional con el sistema de control de la Figura 3. El gráfico muestra la variación en el error de fase (Delta Fase) sobre el mismo intervalo de potencia utilizado en la Fig. 4. Una primera curva 501, mostrada como una línea continua en la Fig. 5, ilustra el error de fase cuando el sistema de control de la Fig. 3 se utiliza para controlar el amplificador de potencia de GaN. Una segunda curva 502, mostrada como una línea discontinua en la Figura 5, ilustra el error de fase cuando se usa un sistema de control de bucle abierto convencional para controlar el amplificador de potencia de GaN. Como se muestra en la Figura 5, el sistema de control de la Figura 3 logra un control de fase sustancialmente más estable que el que es posible con el sistema de control de bucle abierto convencional.
Preferiblemente, los detectores de entrada y salida del bucle de control de ganancia deben ser detectores RMS. Sin embargo, si los detectores no son buenos detectores RMS, se puede usar un limitador para recortar la señal de entrada RFin antes de que la señal llegue al primer acoplador de entrada. Más detalladamente, cuando la señal RFin tiene una alta relación pico a promedio (PAR), la señal amplificada RFout producida por el amplificador de potencia puede recortarse cuando el amplificador se conduce a un nivel de ganancia alto. En este caso, la señal RFout tendrá una PAR más baja que la señal RFin y, en consecuencia, la primera señal de salida acoplada tendrá una PAR más baja que la primera señal de entrada acoplada. Si los detectores de entrada y salida no son buenos detectores RMS, los detectores pueden dar una potencia medida diferente para señales que tengan una PAR diferente, incluso cuando la potencia RMS de las señales sea la misma. Por lo tanto, cuando la señal RFout se recorta en relación con la señal RFin y los detectores no son buenos detectores RMS, los detectores de entrada y salida pueden medir diferentes niveles de potencia incluso cuando las señales tienen el mismo nivel de potencia RMS. Esto puede provocar que el control de ganancia se aplique incorrectamente.
Para compensar esto, las realizaciones de la presente invención en las que los detectores no son buenos detectores RMS pueden incluir además un limitador acoplado a una entrada del primer acoplador de entrada. El limitador está configurado para recortar la señal RFin en la misma medida en que el amplificador de potencia recorta la señal RFout. Por consiguiente, la primera señal de entrada acoplada y la primera señal de salida acoplada se recortan en la misma medida y se puede evitar el error de control de ganancia.
La Figura 6 es un gráfico que ilustra el error de ganancia en un intervalo de niveles de potencia de salida, cuando los detectores de entrada y salida del bucle de control de ganancia no son buenos detectores RMS. Una primera curva 601, mostrada como una línea continua en la Figura 6, ilustra el error de ganancia cuando se usa un limitador para recortar la señal RFiN. Con fines de comparación, también se proporciona una segunda curva 602, mostrada como una línea discontinua en la Figura 6, para ilustrar el error de ganancia cuando la señal RFin no está recortada. Como se muestra en la Fig. 6, sin el limitador, el error de ganancia varía hasta en ± 1,1 dB, pero utilizando el limitador esto se puede mejorar a ± 0,83 dB. A modo de comparación, si se utilizan buenos detectores RMS como en la realización de la Fig. 3, el error de ganancia varía en ± 0,13 dB, como se muestra en la Fig. 4.
Una realización adicional que no está cubierta por la invención reivindicada se describirá ahora con referencia a la Fig. 7. El sistema de control mostrado en la Fig. 7 puede incluirse en un satélite, tal como un satélite de comunicaciones, para controlar un amplificador de potencia del satélite. En esta realización, el control de ganancia y de fase se realiza utilizando un único bucle de control de avance 720. Al igual que la realización de la Figura 3, la presente realización comprende un amplificador de potencia 701, módulos de control de ganancia y de control de fase 702, 703 acoplados a una entrada del amplificador de potencia 701, y acopladores de entrada y salida 705, 707 configurados para señales directas de entrada y salida acopladas, respectivamente, al bucle de control de avance 720. También como en la realización de la Figura 3, el bucle de control de avance 720 incluye un acoplador 722 para combinar la señal de entrada acoplada y la señal de salida acoplada, y una línea de retardo 721 para retrasar la señal de entrada acoplada antes de que se introduzca en el detector 722. El acoplador 722 envía una señal de error a un detector 723, que mide el nivel de potencia de la señal de error y envía una señal que representa la potencia medida a un procesador 724. Al igual que con el bucle de control de fase 320 de la Figura 3, el bucle de control 720 de la Figura 7 está dispuesto para retrasar la primera señal antes de obtener la señal de error, de modo que la primera señal retardada y la segunda señal utilizada para obtener la señal de error que corresponde a la misma parte de la señal de entrada RFin.
Se omitirá una descripción detallada del funcionamiento del bucle de control de avance 720 para mantener la brevedad, ya que la señal de error se obtiene de una manera similar a la de la realización de la Fig. 3. Sin embargo, en la presente realización, el procesador 724 determina, basándose en la potencia medida de la señal de error, si se debe ajustar la ganancia y la fase aplicadas a la señal RFin antes de que se introduzca en el amplificador de potencia 701. Como tal, el procesador 724 está acoplado tanto al módulo de control de ganancia 702 como al módulo de control de fase 703 para controlar la ganancia y la fase de la señal RFin. Por lo tanto, en la presente realización, el control de fase y de ganancia se realiza utilizando un solo bucle de control.
Con referencia ahora a la Figura 8, se ilustra un gráfico que compara el rendimiento del control de ganancia de un sistema de control de bucle abierto convencional con el sistema de control de la Figura 7. El gráfico muestra la variación en el error de ganancia en un intervalo de niveles de potencia de RFout. Una primera curva 801, mostrada como una línea continua en la Figura 8, ilustra el error de ganancia para un intervalo de niveles de potencia RFout cuando se usa el sistema de control de la Figura 7 para controlar un amplificador de potencia de GaN. Una segunda curva 802, mostrada como una línea discontinua en la Fig.8, ilustra el error de ganancia en el mismo intervalo de potencia cuando se usa un sistema de control de bucle abierto convencional, como el que se muestra en la Fig.1, para controlar el mismo amplificador de potencia GaN. Como se muestra en la Figura 8, el sistema de control de la Figura 7 logra un control de ganancia sustancialmente más estable que el que es posible con el sistema de control de bucle abierto convencional.
Con referencia ahora a la Figura 9, se ilustra un gráfico que compara el rendimiento de control de fase del sistema de control de bucle abierto convencional con el sistema de control de la Figura 7. El gráfico muestra la variación en el error de fase en un intervalo de niveles de potencia de RFout. Una primera curva 901, mostrada como una línea continua en la Figura 9, ilustra el error de fase para un intervalo de niveles de potencia de señal cuando se usa el sistema de control de la Figura 7 para controlar un amplificador de potencia de GaN. Una segunda curva 902, mostrada como una línea discontinua en la Figura 9, ilustra el error de fase sobre el mismo intervalo de potencia cuando se usa un sistema de control de bucle abierto convencional para controlar el mismo amplificador de potencia de GaN. Como se muestra en la Figura 9, el sistema de control de la Figura 7 logra un control de fase sustancialmente más estable que el que es posible con el sistema de control de bucle abierto convencional.
En comparación con la realización de la Fig. 3, el sistema de control de la Fig. 7 ofrece un control de ganancia menos estable sobre un intervalo dado de potencia de señal de salida, porque se usa un solo bucle de control para controlar tanto la ganancia como la fase. Se requiere un algoritmo de procesamiento más complejo cuando un solo bucle controla tanto la ganancia como la fase y, en consecuencia, el tiempo de respuesta del bucle de control de avance 720 de la Figura 7 es más lento en comparación con el control de ganancia y los bucles de control de fase 310, 320 de la Fig. Fig. 3. No obstante, la realización de la Fig. 7 todavía ofrece una mejora sustancial sobre el sistema de control de bucle abierto convencional.
Más detalladamente, cuando se usa un sistema de control de bucle abierto convencional para controlar la ganancia y la fase, el error de ganancia solo se puede controlar dentro de un intervalo de ± 2 dB, como se muestra en las Figs. 4 y 8. Cuando se utiliza un solo bucle de control de avance para controlar tanto la ganancia como la fase, como en la realización de la Fig. 7, esto se mejora a ± 0,23 dB, como se muestra en la Fig. 8. Cuando un bucle cerrado separado se utiliza para controlar la ganancia, como en la realización de la Fig. 3, esto se mejora aún más a ± 0,13 dB, como se muestra en la Fig. 4.
De manera similar, cuando se usa el sistema de control de bucle abierto convencional para controlar tanto la ganancia como la fase, el error de fase solo se puede controlar dentro de un intervalo de ± 20°, como se muestra en las Figs. 5 y 9. Cuando se utiliza un solo bucle de control de avance para controlar tanto la ganancia como la fase, como en la realización de la Fig. 7, esto se mejora a ± 2,2°, como se muestra en la Fig. 9. Cuando un bucle de control de avance separado se utiliza para controlar la fase, como en la realización de la Fig. 3, esto se mejora aún más a ± 1,8°, como se muestra en la Fig. 5.
Los resultados mostrados en las Figs. 4, 5, 8 y 9 se obtuvieron durante la prueba preliminar de realizaciones construidas usando componentes de calidad relativamente baja. No obstante, como se describió anteriormente, estas primeras realizaciones todavía ofrecen una mejora medible sobre el sistema de control de bucle abierto estándar de la Figura 1, y se esperará una mejora mayor después de una optimización adicional.
Aunque se han descrito realizaciones de la presente invención en relación con el control de amplificadores de potencia de GaN que exhiben efectos de memoria similares a histéresis, se pueden usar otras realizaciones para controlar amplificadores de potencia que no exhiben tales efectos de memoria, por ejemplo dispositivos basados en GaAs. En estos casos, un sistema de control de acuerdo con la presente invención todavía puede ofrecer una ventaja sobre el sistema de control de bucle abierto convencional de la Figura 1, en virtud de un tiempo de respuesta mejorado que permite que la ganancia y las distorsiones de fase se ajusten más rápidamente en respuesta a cambios en la potencia de la señal de entrada.
Además, se han descrito realizaciones de la presente invención en las que el bucle de control de ganancia supervisa tanto las señales de entrada como las de salida. Sin embargo, algunas realizaciones que no están cubiertas por la invención reivindicada pueden configurarse para su uso en aplicaciones donde la señal de entrada tiene una potencia constante conocida, y en tales realizaciones el bucle de control de ganancia puede determinar una ganancia de corriente de la señal amplificada sin monitorear la señal de entrada, ya que se conoce el nivel de potencia de la señal de entrada.
Además, se han descrito realizaciones de la presente invención en las que se miden los niveles de potencia de las señales derivadas de las señales de entrada y salida. Esto puede permitir el uso de detectores de baja potencia incluso cuando las señales de entrada y/o amplificadas son señales de alta potencia. Alternativamente, en algunas realizaciones que no están cubiertas por la invención reivindicada, los niveles de potencia de las señales de entrada y/o amplificadas pueden detectarse directamente, en cuyo caso el primer y/o segundo acopladores y el primer y/o segundo detectores de la Fig. 3 pueden omitirse en consecuencia.
Si bien se han descrito anteriormente determinadas realizaciones de la presente invención, el experto comprenderá que son posibles muchas variaciones y modificaciones sin apartarse del alcance de la invención tal como se define en las reivindicaciones adjuntas.

Claims (11)

REIVINDICACIONES
1. Aparato para controlar una ganancia y fase de una entrada de señal de entrada a un amplificador de potencia (301), el aparato comprende:
medios de control de ganancia (302) para controlar la ganancia de la señal de entrada;
medios de control de fase (303) para controlar la fase de la señal de entrada;
un bucle de control de ganancia (310) configurado para controlar los medios de control de ganancia en base a un nivel de potencia de la señal de entrada y un nivel de potencia de una señal amplificada emitida por el amplificador de potencia, para obtener una ganancia predeterminada de la señal amplificada,
donde el bucle de control de ganancia se configura además para recibir una tercera señal derivada de la señal de entrada y una cuarta señal derivada de la señal amplificada, y comparar un nivel de potencia de la tercera señal y un nivel de potencia de la cuarta señal y controlar los medios de control de ganancia basado en el resultado de la comparación, comprendiendo el bucle de control de ganancia:
un primer detector (311) configurado para medir el nivel de potencia de la tercera señal, y
un segundo detector (312) configurado para medir 2. el nivel de potencia de la cuarta señal; y
un bucle de control de fase (320) separado del bucle de control de ganancia, comprendiendo el bucle de control de fase:
un acoplador (322) configurado para combinar una primera señal derivada de la señal de entrada y una segunda señal derivada de la señal amplificada y emitir una señal de error relacionada con una diferencia de fase entre la primera y la segunda señales, estando dispuestas la primera y la segunda señales para tener el mismo nivel de potencia cuando el amplificador de potencia está funcionando a la ganancia predeterminada;
un tercer detector (323) configurado para medir un nivel de potencia de la señal de error; y
un procesador (324) configurado para controlar los medios de control de fase basándose en el nivel de potencia medido de la señal de error para obtener una fase predeterminada de la señal amplificada, donde el bucle de control de fase está dispuesto para retrasar la primera señal antes de obtener la señal de error, de modo que la primera señal retardada y la segunda señal son utilizadas para obtener la señal de error que corresponde a la misma parte de la señal de entrada.
2. El aparato de la reivindicación 1, que comprende además:
un acoplador de entrada (304) configurado para recibir la señal de entrada y dar salida a la tercera señal, teniendo el acoplador de entrada un primer factor de acoplamiento; y
un acoplador de salida (305) configurado para recibir la señal amplificada y dar salida a la cuarta señal, teniendo el acoplador de salida un segundo factor de acoplamiento,
donde el primer y segundo factores de acoplamiento se seleccionan de manera que cuando la señal amplificada tiene la ganancia predeterminada, la tercera señal y la cuarta señal tienen sustancialmente el mismo nivel de potencia.
3. El aparato de la reivindicación 1 o 2, donde el primer y segundo detectores son detectores de valor eficaz cuadrático medio coincidente.
4. El aparato de la reivindicación 1, donde el bucle de control de ganancia comprende:
medios (315) para escalar una salida del primer detector o una salida del segundo detector, de modo que las salidas del primer y segundo detectores sean sustancialmente idénticas cuando la tercera y cuarta señales tienen el mismo nivel de potencia.
5. El aparato de la reivindicación 4, donde la señal amplificada es recortada por el amplificador de potencia, el aparato comprende además:
un limitador configurado para recortar la señal de entrada en correspondencia con el recorte de la señal amplificada por el amplificador de potencia, de manera que la tercera señal recibida por el primer detector y la cuarta señal recibida por el segundo detector se recortan sustancialmente en la misma cantidad.
6. El aparato de cualquiera de las reivindicaciones anteriores, donde el bucle de control de fase comprende:
medios de retardo (321) para retardar la primera señal; y
medios de generación de señal de error (322) para generar la señal de error en base a la segunda señal y la primera señal retardada,
donde el medio de retardo está configurado de manera que la longitud eléctrica de una primera ruta al medio de generación de señal de error a través del amplificador de potencia es sustancialmente la misma que la longitud eléctrica de una segunda ruta al medio de generación de señal de error a través del medio de retardo.
7. El aparato de la reivindicación 6, donde los medios de procesamiento están configurados para controlar los medios de control de fase con el fin de minimizar el nivel de potencia medido de la señal de error.
8. El aparato de una cualquiera de las reivindicaciones precedentes, donde la ganancia de corriente y la fase de la señal amplificada dependen de un historial operativo del amplificador de potencia.
9. Un satélite que comprende:
un amplificador de potencia, y
el aparato de cualquiera de las reivindicaciones precedentes, configurado para controlar la ganancia y la fase de la entrada de la señal de entrada al amplificador de potencia.
10. Un procedimiento para controlar una ganancia y fase de una entrada de señal de entrada a un amplificador de potencia (301), comprendiendo el procedimiento:
controlar la ganancia de la señal de entrada basándose en un nivel de potencia de la señal de entrada y un nivel de potencia de una señal amplificada emitida por el amplificador de potencia, para obtener una ganancia predeterminada de la señal amplificada, mediante la recepción de una tercera señal derivada de la señal de entrada y una cuarta señal derivada de la señal amplificada, midiendo un nivel de potencia de la tercera señal usando un primer detector (311) y midiendo un nivel de potencia de la cuarta señal usando un segundo detector (312), comparando el nivel de potencia de la tercera señal y el nivel de potencia de la cuarta señal, y controlar la ganancia de la señal de entrada basándose en el resultado de la comparación;
retardar una primera señal derivada de la señal de entrada;
usar un acoplador (322) para combinar la primera señal retardada y una segunda señal derivada de la señal amplificada, estando dispuestas la primera y segunda señales para que tengan el mismo nivel de potencia cuando el amplificador de potencia está funcionando a la ganancia predeterminada;
emitir desde el acoplador una señal de error relacionada con una diferencia de fase entre la primera y la segunda señales;
medir un nivel de potencia de la señal de error usando un tercer detector (323); y
controlar la fase de la señal de entrada con un procesador (324) de acuerdo con el nivel de potencia medido de la señal de error para obtener una fase predeterminada de la señal amplificada,
donde la primera señal se retrasa de manera que la primera señal retrasada y la segunda señal utilizada para obtener la señal de error corresponden a la misma parte de la señal de entrada, y
donde se utilizan bucles de control separados para controlar la ganancia y la fase de la señal de entrada.
11. El procedimiento de la reivindicación 10, donde la tercera y cuarta señales están dispuestas para que tengan el mismo nivel de potencia cuando la señal amplificada tiene la ganancia predeterminada.
ES12761716T 2011-10-10 2012-09-12 Sistema de control para un amplificador de potencia Active ES2873476T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP11275122.7A EP2582043A1 (en) 2011-10-10 2011-10-10 Control system for a power amplifier
PCT/EP2012/067779 WO2013053557A1 (en) 2011-10-10 2012-09-12 Control system for a power amplifier

Publications (1)

Publication Number Publication Date
ES2873476T3 true ES2873476T3 (es) 2021-11-03

Family

ID=46881044

Family Applications (1)

Application Number Title Priority Date Filing Date
ES12761716T Active ES2873476T3 (es) 2011-10-10 2012-09-12 Sistema de control para un amplificador de potencia

Country Status (9)

Country Link
US (3) US9634631B2 (es)
EP (3) EP2582043A1 (es)
JP (2) JP6618001B2 (es)
CN (2) CN103959644B (es)
CA (2) CA3050768C (es)
ES (1) ES2873476T3 (es)
IN (1) IN2014CN02746A (es)
RU (2) RU2730911C2 (es)
WO (1) WO2013053557A1 (es)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier
US8514007B1 (en) 2012-01-27 2013-08-20 Freescale Semiconductor, Inc. Adjustable power splitter and corresponding methods and apparatus
US9748905B2 (en) 2013-03-15 2017-08-29 Qorvo Us, Inc. RF replicator for accurate modulated amplitude and phase measurement
US9899133B2 (en) 2013-08-01 2018-02-20 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US12224096B2 (en) 2013-03-15 2025-02-11 Qorvo Us, Inc. Advanced 3D inductor structures with confined magnetic field
US9444417B2 (en) 2013-03-15 2016-09-13 Qorvo Us, Inc. Weakly coupled RF network based power amplifier architecture
JP5971284B2 (ja) * 2014-06-26 2016-08-17 住友電気工業株式会社 増幅装置及び無線通信装置
US9774299B2 (en) * 2014-09-29 2017-09-26 Nxp Usa, Inc. Modifiable signal adjustment devices for power amplifiers and corresponding methods and apparatus
US9374262B1 (en) * 2014-12-18 2016-06-21 Viasat, Inc. Techniques for linearizing phase separately from amplitude in a communications system
CN107258074A (zh) * 2014-12-19 2017-10-17 中兴通讯股份有限公司 高效输出功率合成的数字微波无线电系统
CN104569589B (zh) * 2014-12-24 2017-03-15 北京无线电测量研究所 一种Ku波段多支路功率放大器相位差自动化测试装置及方法
US9647611B1 (en) 2015-10-28 2017-05-09 Nxp Usa, Inc. Reconfigurable power splitters and amplifiers, and corresponding methods
US9831835B2 (en) * 2016-02-26 2017-11-28 Nxp Usa, Inc. Multiple path amplifier with pre-cancellation
JP6271101B1 (ja) * 2016-03-02 2018-01-31 三菱電機株式会社 移相精度校正回路、ベクトル合成型移相器及び無線通信機
US9974038B2 (en) * 2016-06-30 2018-05-15 Macom Technology Solutions Holdings, Inc. Circuits and operating methods thereof for correcting phase errors caused by gallium nitride devices
KR102059817B1 (ko) * 2018-05-25 2019-12-27 삼성전기주식회사 증폭 이득 가변에 따른 위상 왜곡을 보상하는 가변이득 저잡음 증폭장치
CN111711423B (zh) * 2020-06-03 2024-02-02 唯捷创芯(天津)电子技术股份有限公司 射频功率放大器、射频前端模块及通信终端
JP7649466B2 (ja) * 2021-01-21 2025-03-21 住友電気工業株式会社 コントローラ、歪補償装置、通信機、及び歪補償のために入力信号を調整する方法
CN113612451A (zh) * 2021-07-28 2021-11-05 江汉大学 一种射频功放线性化方法、装置及存储介质

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900823A (en) * 1973-03-28 1975-08-19 Nathan O Sokal Amplifying and processing apparatus for modulated carrier signals
JPS6278902A (ja) * 1985-10-01 1987-04-11 Nec Corp 線形化回路付高出力増幅器
JPH03198407A (ja) * 1989-12-26 1991-08-29 Mitsubishi Electric Corp 線形増幅器
JP2834304B2 (ja) 1990-10-19 1998-12-09 松下電器産業株式会社 線形電力増幅回路
FR2674336B1 (fr) * 1991-03-22 1994-07-29 Thomson Csf Dispositif comparateur de phase a grande dynamique.
FR2722350B1 (fr) * 1994-07-08 1996-08-23 Alcatel Espace Methode de linearisation d'un amplificateur non-lineaire, circuit de linearisation et amplificateur comportant un tel circuit
US5455537A (en) 1994-08-19 1995-10-03 Radio Frequency Systems, Inc. Feed forward amplifier
JP2697650B2 (ja) * 1994-12-28 1998-01-14 日本電気株式会社 フィードフォワード増幅器
US5528196A (en) * 1995-01-06 1996-06-18 Spectrian, Inc. Linear RF amplifier having reduced intermodulation distortion
GB2301247A (en) * 1995-05-22 1996-11-27 Univ Bristol A cartesian loop transmitter amplifier
US5974041A (en) * 1995-12-27 1999-10-26 Qualcomm Incorporated Efficient parallel-stage power amplifier
US5742201A (en) * 1996-01-30 1998-04-21 Spectrian Polar envelope correction mechanism for enhancing linearity of RF/microwave power amplifier
DE19736660C1 (de) * 1997-08-22 1999-03-11 Siemens Ag Regelanordnung zur Linearisierung einer Verstärkerschaltung
US5912586A (en) 1997-12-23 1999-06-15 Motorola, Inc. Feed forward amplifier with digital intermodulation control
US6091298A (en) * 1998-08-27 2000-07-18 Nortel Networks Corporation Linear amplifier arrangement
US6069530A (en) * 1998-09-16 2000-05-30 Motorola, Inc. Apparatus and method for linear power amplification
JP2000151295A (ja) * 1998-11-05 2000-05-30 Mitsubishi Electric Corp 歪補償回路
US6043707A (en) * 1999-01-07 2000-03-28 Motorola, Inc. Method and apparatus for operating a radio-frequency power amplifier as a variable-class linear amplifier
IT1311680B1 (it) * 1999-06-17 2002-03-19 Itelco S P A Sistema di predistorsione misto in banda base e if per lalinearizzazione di amplificatori.
US6259319B1 (en) 1999-08-19 2001-07-10 Lucent Technologies Inc. Adaptive gain and/or phase adjustment control system and method
JP3761076B2 (ja) 2001-08-07 2006-03-29 株式会社日立国際電気 フィードフォワード方式歪補償増幅器
KR20030014514A (ko) * 2001-08-11 2003-02-19 한국전자통신연구원 비선형 초고주파 회로의 혼변조 신호 검출 장치
US7088968B2 (en) * 2001-12-12 2006-08-08 Intel Corporation Method and polar-loop transmitter with origin offset for zero-crossing signals
JP4052834B2 (ja) * 2001-12-27 2008-02-27 三洋電機株式会社 増幅回路
JP2003273659A (ja) * 2002-03-15 2003-09-26 Hitachi Kokusai Electric Inc 歪補償増幅装置
JP2003318663A (ja) * 2002-04-26 2003-11-07 Shimada Phys & Chem Ind Co Ltd 歪補償増幅装置
US6972622B2 (en) * 2003-05-12 2005-12-06 Andrew Corporation Optimization of error loops in distributed power amplifiers
US6975167B2 (en) * 2003-07-03 2005-12-13 Icefyre Semiconductor Corporation Adaptive predistortion for a transmit system with gain, phase and delay adjustments
FI20040139A0 (fi) * 2004-01-30 2004-01-30 Nokia Corp Elektroninen piiri
US7193462B2 (en) * 2005-03-22 2007-03-20 Powerwave Technologies, Inc. RF power amplifier system employing an analog predistortion module using zero crossings
JP5301831B2 (ja) 2005-06-30 2013-09-25 富士通株式会社 歪補償回路を有する電力増幅器
US8032097B2 (en) * 2006-02-03 2011-10-04 Quantance, Inc. Amplitude error de-glitching circuit and method of operating
US8095090B2 (en) * 2006-02-03 2012-01-10 Quantance, Inc. RF power amplifier controller circuit
US7933570B2 (en) * 2006-02-03 2011-04-26 Quantance, Inc. Power amplifier controller circuit
US7761065B2 (en) * 2006-02-03 2010-07-20 Quantance, Inc. RF power amplifier controller circuit with compensation for output impedance mismatch
US7917106B2 (en) * 2006-02-03 2011-03-29 Quantance, Inc. RF power amplifier controller circuit including calibrated phase control loop
CN100474761C (zh) * 2007-01-30 2009-04-01 深圳国人通信有限公司 前馈线性功率放大器中载波对消的智能控制系统与方法
RU2470456C2 (ru) * 2007-05-04 2012-12-20 Астриум Лимитед Многопортовые усилители в спутниках связи
US7541868B2 (en) * 2007-05-31 2009-06-02 Andrew, Llc Delay modulator pre-distortion circuit for an amplifier
CN101527544B (zh) * 2008-03-05 2012-09-12 富士通株式会社 非线性系统逆特性辨识装置及方法、功率放大器及其预失真器
RU2412535C1 (ru) * 2009-09-03 2011-02-20 Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") Дифференциальный операционный усилитель
JP4918685B2 (ja) * 2010-01-14 2012-04-18 防衛省技術研究本部長 過渡的インダクタンス計測方法及び装置
CN102201792A (zh) * 2010-03-25 2011-09-28 上海沙丘微电子有限公司 音频功率放大器自动增益控制电路
EP2582043A1 (en) 2011-10-10 2013-04-17 Astrium Limited Control system for a power amplifier

Also Published As

Publication number Publication date
RU2017113359A3 (es) 2020-06-16
CA2851555C (en) 2019-10-08
CA3050768A1 (en) 2013-04-18
CA2851555A1 (en) 2013-04-18
RU2730911C2 (ru) 2020-08-26
US20170230021A1 (en) 2017-08-10
US20150054582A1 (en) 2015-02-26
EP3859970C0 (en) 2025-06-04
US9991860B2 (en) 2018-06-05
EP2766988A1 (en) 2014-08-20
CN103959644B (zh) 2017-10-03
JP2014528681A (ja) 2014-10-27
JP6618001B2 (ja) 2019-12-11
EP2582043A1 (en) 2013-04-17
US9634631B2 (en) 2017-04-25
CN103959644A (zh) 2014-07-30
WO2013053557A1 (en) 2013-04-18
RU2617508C2 (ru) 2017-04-25
RU2014118567A (ru) 2015-11-20
CN107689779B (zh) 2021-01-26
RU2017113359A (ru) 2019-01-28
CN107689779A (zh) 2018-02-13
IN2014CN02746A (es) 2015-07-03
US10651809B2 (en) 2020-05-12
CA3050768C (en) 2021-03-16
US20180287578A1 (en) 2018-10-04
JP6860273B2 (ja) 2021-04-14
JP2020005285A (ja) 2020-01-09
EP2766988B1 (en) 2021-05-05
EP3859970B1 (en) 2025-06-04
EP3859970A1 (en) 2021-08-04

Similar Documents

Publication Publication Date Title
ES2873476T3 (es) Sistema de control para un amplificador de potencia
US7791413B2 (en) Linearizing technique for power amplifiers
US8736365B2 (en) Broadband linearization module and method
KR101128487B1 (ko) 전력 증폭기 선형화 방법 및 장치
US9190959B2 (en) Circuit, transceiver and mobile communication device
KR100371083B1 (ko) 전력 증폭기의 적응 바이어싱
US20180006615A1 (en) Systems and methods for a predistortion linearizer with frequency compensation
JPWO2018096919A1 (ja) 出力電力安定化回路及びそれを用いた高出力増幅装置
JP2008131186A (ja) 電力増幅器
US8742865B2 (en) Polar modulation transmission circuit and polar modulation transmission method
ES2806454T3 (es) Amplificador de potencia de RF de doble transistor y estación de RF que utiliza dicho amplificador
JP3293775B2 (ja) 進行波管用リニアライザ調整方法、および該方法が適用される電力増幅システム
Hansen Generating higher output power signals for today's test applications
KR20010088150A (ko) 피드포워드 방식의 선형화 장치