ES2879232T3

ES2879232T3 - Mezclador entrelazado y triplemente equilibrado

Info

Publication number: ES2879232T3
Application number: ES16715135T
Authority: ES
Inventors: Naveen Daftari; Tim Larocca
Original assignee: Northrop Grumman Systems Corp
Current assignee: Northrop Grumman Systems Corp
Priority date: 2015-03-31
Filing date: 2016-02-10
Publication date: 2021-11-22
Anticipated expiration: 2036-02-10
Also published as: DK3278449T3; TW201637352A; WO2016160134A1; TWI686055B; EP3278449A1; EP3278449B1; US9385657B1

Abstract

Dispositivo de semiconductor que comprende: una primera pluralidad de un primer a un sexto transistores de efecto de campo, FET, (102, 104, 108, 110, 112, 114) interconectados como un primer mezclador doblemente equilibrado acoplado a una señal de radiofrecuencia (RF), una señal de frecuencia intermedia (IF), una señal de oscilador local (LO), una señal de LO invertida, una señal de RF invertida y una señal de IF invertida; y caracterizado por que el dispositivo de semiconductor comprende asimismo: una segunda pluralidad de un séptimo a un duodécimo FET (202, 204, 208, 210, 212, 214), formando cada uno del primer al sexto FET un par con uno respectivo del séptimo al duodécimo FET, donde cada par forma un dispositivo entrelazado en un sustrato en el que el dispositivo entrelazado forma un único dispositivo con un drenador común y puertas separadas y fuentes separadas o un único dispositivo con una fuente común y puertas separadas y drenadores separados, y en el que la segunda pluralidad de FET está interconectada como un mezclador doblemente equilibrado invertido, presentando del primer al duodécimo FET de un primer a un duodécimo terminales de puerta, de un primer a un duodécimo terminales de fuente, y de un primer a un duodécimo terminales de drenador, respectivamente, en el que el primer, tercer, séptimo y noveno terminales de drenador están acoplados a la señal de RF, el segundo, cuarto, octavo y décimo terminales de drenador están acoplados a la señal de RF invertida, el primer, cuarto, octavo y noveno terminales de puerta están acoplados a la señal de LO, el segundo, tercer, séptimo y décimo terminales de puerta están acoplados a la señal de LO invertida, el primer y segundo terminales de fuente están acoplados al quinto terminal de drenador, el séptimo y octavo terminales de fuente están acoplados al undécimo terminal de drenador, el tercer y cuarto terminales de fuente están acoplados al sexto terminal de drenador, el noveno y décimo terminales de fuente están acoplados al duodécimo terminal de drenador, el quinto y duodécimo terminales de puerta están acoplados a la señal de IF, el sexto y undécimo terminales están acoplados a la señal de IF invertida, en el que el quinto y undécimo así como el sexto y duodécimo FET forman unos pares correspondientes y el quinto, sexto, undécimo y duodécimo terminales de fuente están unidos juntos y a una fuente de corriente; en el que se elimina una señal de fugas de LO en una señal de salida del dispositivo de semiconductor.

Description

DESCRIPCIÓN

Mezclador entrelazado y triplemente equilibrado

Declaración de derechos gubernamentales

El gobierno de los Estados Unidos de América tiene derechos en esta invención de acuerdo con el contrato público n.° FA8650-10-C-7027.

Campo de la invención

La invención se refiere en general a circuitos integrados de mmW (onda milimétrica) y, más particularmente, a mezcladores de célula de Gilbert implementados en CMOS.

Antecedentes

Un mezclador es un dispositivo usado para combinar dos o más señales. Por ejemplo, se usa comúnmente en transmisores y receptores de radiofrecuencia (RF) para convertir en sentido descendente señales desde una alta frecuencia (RF) a una frecuencia inferior (IF) o viceversa, usando un oscilador local (LO). Hay un tipo de mezclador al que se hace referencia como célula de Gilbert y se implementa usando transistores.

Los mezcladores pueden presentar una variedad de topologías. Un mezclador equilibrado de manera simple convierte en sentido ascendente o en sentido descendente una señal de RF de entrada, aunque la señal de LO sigue fugándose a la salida. Un mezclador doblemente equilibrado está provisto de las dos polaridades de una señal equilibrada y, por lo tanto, puede cancelar una de las señales que se desee cancelar, típicamente la de LO. No obstante, en realidad, incluso los mezcladores bien diseñados siguen presentando ciertas fugas de LO, conocidas también como feedthrough.

Una de las soluciones para minimizar las fugas en la salida de un mezclador es añadir un filtro. No obstante, este tipo de sistema requiere un compromiso entre una señal de entrada de frecuencia superior y una señal de entrada de frecuencia inferior. La señal de entrada de frecuencia superior da como resultado una señal de salida de frecuencia superior (dado un LO fijo) y, por lo tanto, un filtro más pequeño con menos elementos. Esto es práctico para una materialización sobre el mismo chip, pero resulta difícil en el convertidor digital-analógico. Por otro lado, una señal de entrada de frecuencia inferior se caracteriza por un diseño del filtro sobre el mismo chip que es más difícil y poco práctico.

En la figura 1, se muestra un tipo particular de mezclador doblemente equilibrado, una célula de Gilbert doblemente equilibrada. El mezclador 100 se muestra configurado para usarse como convertidor ascendente, donde una frecuencia inferior (IF) se mezcla con una señal de LO para generar una salida de frecuencia superior (RF). Incluye seis transistores que son transistores de efecto de campo (FET) en una forma de realización preferida pero también podrían usarse otros componentes de conmutación, tales como transistores bipolares de unión (BJT). La señal de IF se conecta al terminal de puerta del transistor 102 y la inversa de la señal de IF se conecta al terminal de puerta del transistor 104. Los terminales de fuente de los transistores 102 y 104 se conectan ambos al elemento 106, mostrado en la figura 1 como una fuente de corriente. Alternativamente, el elemento 106 podría ser un nodo de tierra si el mezclador 100 se estuviese usando como convertidor descendente.

La señal de LO está conectada a los terminales de puerta de los transistores 108 y 110 y la inversa de la señal de LO se conecta al terminal de puerta de los transistores 112 y 114. Los terminales de fuente de los transistores 108 y 112 se conectan ambos al terminal de drenador del transistor 102. Los terminales de fuente de los transistores 110 y 114 están conectados ambos al terminal de drenador del transistor 104. La señal de RF de salida se proporciona en los terminales de drenador de los transistores 108, 110, 112 y 114 en la salida 116.

Típicamente, un mezclador de célula de Gilbert proporciona un rechazo elevado a las fugas de la señal de LO aunque diseños de la técnica anterior no han podido eliminar por completo las fugas de la señal de LO. Una de las soluciones es usar una técnica de cancelación que divide externamente la señal de LO y la combina con la señal de salida del mezclador después de hacerla pasar a través de un desfasador externo y un atenuador variable. Esta solución resulta difícil de implementar en un único chip ya que requiere una variedad de componentes que se realizan usando diferentes tecnologías de fabricación. Además, las diferentes rutas de encaminamiento para la señal de LO (el mezclador forma una ruta y el desfasador/atenuador forma otra ruta) provocan con frecuencia relaciones de fase desadaptadas entre las dos señales de LO que dan como resultado una cancelación imperfecta de las fugas de la señal de LO.

De este modo, existe una necesidad de un circuito mezclador que presente un feedthrough de LO reducido.

El documento US2011248766-A1 divulga un mezclador de FET basado en MMIC (circuito integrado monolítico de microondas). En particular, transistores adyacentes, tales como FET (transistores de efecto de campo) comparten terminales reduciendo la separación física de la composición en planta y las interconexiones. Se logra un tamaño menor de los dados con la geometría mejorada del sistema que se proporciona en la presente.

Sumario

La presente solicitud proporciona un dispositivo de semiconductor de acuerdo con las reivindicaciones que se ofrecen posteriormente.

Descripción de los dibujos

Se pondrán de manifiesto características de implementaciones ejemplificativas de la invención a partir de la descripción, las reivindicaciones y los dibujos adjuntos en los cuales:

la figura 1 muestra un mezclador de célula de Gilbert doblemente equilibrado de la técnica anterior.

la figura 2 muestra un mezclador de célula de Gilbert triplemente equilibrado según la presente invención.

las figuras 3A-3B muestran diagramas circuitales más detallados de algunos de los transistores de la figura 2.

las figuras 4A-4C muestran representaciones de la composición en planta del chip de transistores entrelazados.

la figura 5 muestra una representación de una composición en planta del chip de transistores entrelazados de la figura 2.

Descripción detallada

En la figura 2, se muestra un mezclador triplemente equilibrado según la presente invención. Los FET 102, 104, 108, 110, 112 y 114 funcionan como un primer mezclador doblemente equilibrado similar al que se muestra en la figura 1 según se indica con los números de referencia comunes. Los FET 202, 204, 208, 210, 212 y 214 forman un mezclador doblemente equilibrado invertido. Con la referencia 216 se indica de manera general un conjunto superior de FET de conmutación emparejados. En este conjunto, el FET 108 que recibe la señal de LO se empareja con el FET 208 que recibe la inversa de la señal de LO. De una manera similar, los FET 112 y 212, los FET 114 y 214, y los FET 110 y 210 forman, cada uno de ellos, pares que tienen terminales de fuente diferentes pero que comparten un terminal de drenador común. Cada par de FETS forma un dispositivo entrelazado, tal como se explicará posteriormente en relación con las figuras 4A-4C y 5.

En la figura 3A, se muestra un diagrama de circuito eléctrico para cada uno de los pares de FET del conjunto superior 216 de la figura 2. Tomando, por ejemplo, el par de FET 108 y 208 dentro del recuadro 220 de la figura 2, la figura 3A muestra un dispositivo entrelazado que tiene dos controles de puerta G1 y G2, dos fuentes S1 y S2 y un único Drenador. En referencia de nuevo a la figura 2, los terminales de drenador de los dos FET 108 y 208 están unidos entre sí y están conectados al terminal de RFout 224. Los dos terminales de puerta están conectados a la señal de LO (G1 de la figura 3A) y a la inversa de la señal de LO (G2 de la figura 3A) respectivamente. El terminal de fuente del FET 108 está conectado al drenador del FET 102 mientras que la fuente del FET 208 está conectada al drenador del FET 202 tal como se describirá posteriormente de manera adicional.

Haciendo referencia a la figura 2, el conjunto inferior 218 de FET incluye también unos pares correspondientes. En este caso, el FET 102 está emparejado con el FET 202 mientras que el FET 104 está emparejado con el FET 204. Los FET 202 y 104 reciben una señal de IF que es la inversa de la recibida por los FET 102 y 204. Cada par de FETS forma un dispositivo entrelazado, tal como se explicará posteriormente en relación con las figuras 4A-4C.

En la figura 3B, se muestra un diagrama de circuito eléctrico para los pares de FET del conjunto 218. Tomando, por ejemplo, los pares de FET 102 y 202 dentro del recuadro 222 de la figura 2, la figura 3B muestra un dispositivo entrelazado que tiene dos controles de puerta G1 y G2, dos drenadores D1 y D2 y una única Fuente. En referencia de nuevo a la figura 2, los terminales de fuente de ambos FET 102 y 202 están unidos entre sí y a la fuente de corriente 106. Los dos terminales de puerta están conectados a la señal de IF (G1 de la figura 3B) y a la inversa de la señal de IF (G2 de la figura 3B). El terminal de drenador del FET 102 está unido al terminal de fuente de los FET 108 y 112 mientras que el terminal de drenador del FET 202 está conectado a los terminales de fuente de los FET 208 y 212.

Hay disponible una variedad de tecnologías para fabricar mezcladores de célula de Gilbert. Se fabricó originalmente un MMIC (Circuito Integrado Monolítico de Microondas) usando un semiconductor compuesto III-V, tal como GaA (arseniuro de galio) aunque también se puede usar una tecnología de silicio. Uno de los inconvenientes de los MMIC es el hecho de que los mismos solo presentan típicamente de una a dos capas metálicas, haciendo que el diseño de circuitos interconectados complejos sea difícil o poco práctico.

Por contraposición, el CMOS (Metal-Óxido-Semiconductor Complementario) es un método de fabricación de circuitos integrados, particularmente transistores, que incluye hasta 20 capas metálicas, permitiendo un diseño de circuitos mucho más complejo. Normalmente, los transistores fabricados en CMOS se disponen físicamente sobre el chip en dedos para facilitar las conexiones necesarias entre dispositivos.

La composición en planta del chip del circuito de la figura 2 se describe de forma más detallada en relación con las figuras 4A-4C. La figura 4A muestra una representación de un dispositivo FET de un solo dedo, donde una puerta 402 está situada entre un drenador 404 y una fuente 406. Normalmente, para optimizar diversos factores en el diseño del circuito, especialmente cuando los tamaños de los dispositivos son reducidos, un transistor se dividirá en varios dedos tal como se muestra en la figura 4B. La división de un transistor en dedos también permite un control sobre el tamaño del dispositivo en un chip. Desde una perspectiva, el dispositivo de la figura 4B puede interpretarse como un único transistor en el que los terminales 408 y 410 están unidos entre sí para formar un terminal de puerta, los dedos 414 y 416 están unidos entre sí para formar un terminal de fuente y el dedo 412 forma el drenador. Alternativamente, aprovechando el diseño de circuitos de silicio de mmW usando CMOS, cada dedo de un dispositivo FET se puede controlar por separado y, por lo tanto, el dispositivo de la figura 4B representa también dos dispositivos de un solo dedo entrelazados en un único dispositivo con un drenador común y puertas separadas y fuentes separadas, de manera similar al dispositivo mostrado en la figura 3A. En la figura 4B, los terminales de puerta 408 y 410 rodean al terminal de drenador único 412. Los terminales de fuente 414 y 416 están situados en los lados opuestos de los terminales de puerta 408 y 410 respectivamente.

Una de las características de la invención es que, aprovechando el diseño de circuitos de silicio de mmW que hace uso del CMOS, cada dedo de un dispositivo FET se puede controlar por separado y, por lo tanto, dos dispositivos FET se pueden entrelazar en un dispositivo. Este entrelazado prevé la fusión de 12 dispositivos en 6 dispositivos, con lo cual es posible añadir un mezclador de célula de Gilbert doblemente equilibrado adicional a un primer mezclador de célula de Gilbert doblemente equilibrado, minimizando las dificultades en el encaminamiento de señales de RF/IF/LO al tiempo que proporcionando la ventaja de mantener relaciones de fase adecuadas. En otras palabras, la señal de fugas de LO y su inversa se generan con circuitos idénticos que tienen longitudes de ruta idénticas, lo cual garantiza la cancelación deseada de la señal de fugas de LO.

Según otra forma de realización, también se pueden entrelazar dispositivos de múltiples dedos. En la figura 4C se muestra una representación de un par de dispositivos de dos dedos entrelazados. El primer y segundo terminales de puerta se muestran con las referencias 418 y 420. Un primer terminal de fuente se muestra con la referencia 422 y un segundo terminal de fuente se muestra con la referencia 424. Finalmente, un terminal de drenador se muestra con la referencia 426.

La figura 5 muestra una representación de transistores entrelazados del conjunto 220 de la figura 2. En particular, la figura 5 muestra una posible composición en planta del chip para A el drenador combinado 502 se corresponde con el terminal de RFout 224 de la figura 2. El drenador 502 tiene 4 dedos 504, 506, 508 y 510, cada uno de los cuales forma la salida combinada de uno de los pares de transistores del conjunto 216 de la figura 2. La puerta 1, indicada con la referencia 504, está conectada a la señal de LO, por ejemplo, y a los dedos 514, 516, 518 y 520. La puerta 2, indicada con la referencia 522, está conectada a la inversa de la señal de LO, por ejemplo, así como a los dedos 524, 526, 528 y 530. De manera similar, la Fuente 1, indicada con la referencia 532, está conectada a los dedos 534, 536 y 538. La Fuente 2, indicada con la referencia 540, está conectada a los dedos 542 y 544. En una forma de realización, la Fuente 1 está conectada al drenador del transistor 102 de la figura 2 y la Fuente 2 está conectada al drenador del transistor 202, aunque son posibles conexiones alternativas.

Los terminales de fuente y puerta del transistor 108 de la figura 2 se forman, por ejemplo, a partir de los dedos 534, 514, 516, 526, 518, 520, y 538 de la figura 5. Los terminales de fuente y puerta del transistor 208 de la figura 3 se forman, por ejemplo, a partir de los dedos 524, 542, 526, 528, 544 y 530.

En una forma de realización, el dispositivo aprovecha las ventajas del CMOS de RF de silicio y ajusta cómo se derivan los terminales de un dispositivo FET, entrelazando los dedos del dispositivo. Esto permite la implementación de un mezclador triplemente equilibrado añadiendo dos mezcladores de célula de Gilbert doblemente equilibrados de manera que pueden eliminarse las fugas de LO. En un convertidor ascendente, esto permite el uso de una señal de IF inferior proveniente de un convertidor digital analógico (DAC), por ejemplo, lo cual libera de la carga al DAC. Reduce también los difíciles criterios de rechazo para diseños de filtros grandes, los cuales son complicados en CMOS. La naturaleza compacta del entrelazado permite que el encaminamiento práctico de señales materialice un mezclador triplemente equilibrado sobre el mismo chip, proporcionando un circuito de alto rendimiento con un espacio ocupado reducido. El circuito proporciona un rendimiento mejorado y menores requisitos de otros componentes del circuito, reduciendo también de este modo los requisitos de potencia de los DAC y los filtros. Este circuito sería ideal para sistemas de conversión directa en los que el feedthrough de LO puede ser crítico para la detección de señales.

Un mezclador de célula de Gilbert triplemente equilibrado según la presente invención encontraría uso en cualquier tipo de sistema de comunicaciones que utilice un transceptor o receptor que requiera un alto rechazo fuera de banda para la totalidad del resto de señales espurias generadas por el sistema, especialmente cualquier transceptor que necesite un elevado aislamiento de LO, por ejemplo, una arquitectura de conversión directa u homodina. Típicamente, el LO es el responsable principal de las señales espurias fuera de banda ya que, para empezar, se trata típicamente de una señal muy intensa.

Aunque, en la presente, se han presentado y descrito de forma detallada implementaciones ejemplificativas de la invención, resultará evidente para los expertos en la materia relevante que pueden realizarse diversas modificaciones, adiciones, sustituciones y similares, y que, por lo tanto, se considera que estas se sitúan dentro del alcance de la invención según se define en las siguientes reivindicaciones.

Claims

REIVINDICACIONES

1. Dispositivo de semiconductor que comprende:

una primera pluralidad de un primer a un sexto transistores de efecto de campo, FET, (102, 104, 108, 110, 112, 114) interconectados como un primer mezclador doblemente equilibrado acoplado a una señal de radiofrecuencia (RF), una señal de frecuencia intermedia (IF), una señal de oscilador local (LO), una señal de LO invertida, una señal de RF invertida y una señal de IF invertida; y

caracterizado por que el dispositivo de semiconductor comprende asimismo:

una segunda pluralidad de un séptimo a un duodécimo FET (202, 204, 208, 210, 212, 214), formando cada uno del primer al sexto FET un par con uno respectivo del séptimo al duodécimo FET, donde cada par forma un dispositivo entrelazado en un sustrato en el que el dispositivo entrelazado forma un único dispositivo con un drenador común y puertas separadas y fuentes separadas o un único dispositivo con una fuente común y puertas separadas y drenadores separados, y

en el que la segunda pluralidad de FET está interconectada como un mezclador doblemente equilibrado invertido, presentando del primer al duodécimo FET de un primer a un duodécimo terminales de puerta, de un primer a un duodécimo terminales de fuente, y de un primer a un duodécimo terminales de drenador, respectivamente, en el que el primer, tercer, séptimo y noveno terminales de drenador están acoplados a la señal de RF, el segundo, cuarto, octavo y décimo terminales de drenador están acoplados a la señal de RF invertida, el primer, cuarto, octavo y noveno terminales de puerta están acoplados a la señal de LO, el segundo, tercer, séptimo y décimo terminales de puerta están acoplados a la señal de LO invertida, el primer y segundo terminales de fuente están acoplados al quinto terminal de drenador, el séptimo y octavo terminales de fuente están acoplados al undécimo terminal de drenador, el tercer y cuarto terminales de fuente están acoplados al sexto terminal de drenador, el noveno y décimo terminales de fuente están acoplados al duodécimo terminal de drenador, el quinto y duodécimo terminales de puerta están acoplados a la señal de IF, el sexto y undécimo terminales están acoplados a la señal de IF invertida, en el que el quinto y undécimo así como el sexto y duodécimo FET forman unos pares correspondientes y el quinto, sexto, undécimo y duodécimo terminales de fuente están unidos juntos y a una fuente de corriente;

en el que se elimina una señal de fugas de LO en una señal de salida del dispositivo de semiconductor.

2. Dispositivo de semiconductor según la reivindicación 1, en el que el dispositivo está fabricado usando una tecnología CMOS, Metal-Óxido-Semiconductor Complementario, sobre un sustrato de silicio.

3. Dispositivo de semiconductor según la reivindicación 1, en el que el dispositivo de semiconductor convierte en sentido ascendente la señal de IF en la señal de RF.

4. Dispositivo de semiconductor según la reivindicación 1, en el que el dispositivo de semiconductor convierte en sentido descendente la señal de RF en la señal de IF.

5. Dispositivo de semiconductor según la reivindicación 1, en el que el dispositivo comprende un mezclador triplemente equilibrado.

6. Dispositivo de semiconductor según la reivindicación 1, en el que el dispositivo se hace funcionar como parte de un transceptor.