ES2900059T3 - Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil - Google Patents

Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil Download PDF

Info

Publication number
ES2900059T3
ES2900059T3 ES18819614T ES18819614T ES2900059T3 ES 2900059 T3 ES2900059 T3 ES 2900059T3 ES 18819614 T ES18819614 T ES 18819614T ES 18819614 T ES18819614 T ES 18819614T ES 2900059 T3 ES2900059 T3 ES 2900059T3
Authority
ES
Spain
Prior art keywords
signal
processing circuit
transceiver
uplink
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES18819614T
Other languages
English (en)
Inventor
Baigang Wang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vivo Mobile Communication Co Ltd
Original Assignee
Vivo Mobile Communication Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vivo Mobile Communication Co Ltd filed Critical Vivo Mobile Communication Co Ltd
Application granted granted Critical
Publication of ES2900059T3 publication Critical patent/ES2900059T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H04B1/52—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
    • H04B1/525—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa with means for reducing leakage of transmitter signal into the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/54—Circuits using the same frequency for two directions of communication
    • H04B1/56—Circuits using the same frequency for two directions of communication with provision for simultaneous communication in two directions
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1423—Two-way operation using the same type of signal, i.e. duplex for simultaneous baseband signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L5/00—Arrangements affording multiple use of the transmission path
    • H04L5/14—Two-way operation using the same type of signal, i.e. duplex
    • H04L5/1461—Suppression of signals in the return path, i.e. bidirectional control circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Transceivers (AREA)

Abstract

Un sistema dúplex total simultáneo en tiempo y frecuencia (100), que comprende un circuito de procesamiento de banda base (101), un circuito de procesamiento de la señal del terminal de transmisión (102), un circuito de transmisión de señal del terminal de recepción (103) y un circuito de transceptor de señal (104), en donde un primer extremo del circuito de procesamiento de banda base (101) está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal de transmisión (102), un segundo extremo del circuito de procesamiento de la señal del terminal de transmisión (102) está conectado eléctricamente a un primer extremo del circuito transceptor de señal (104); un segundo extremo del circuito de procesamiento de banda base (101) está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal receptor (103), y un segundo extremo del circuito de procesamiento de la señal del terminal receptor (103) está conectado eléctricamente a un segundo extremo del circuito transceptor de señal (104), en donde el circuito transceptor de señal (104) se usa para transmitir una señal en el enlace ascendente y recibir una señal en el enlace descendente simultáneamente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente, en donde el circuito de procesamiento de la señal del terminal de transmisión (102) comprende un circuito de procesamiento digital de la señal del terminal de transmisión (1021) y un circuito de procesamiento analógico de la señal del terminal de transmisión (1022), en donde un primer extremo del circuito de procesamiento digital de la señal del terminal de transmisión (1021) está conectado eléctricamente al primer extremo del circuito de procesamiento de banda base (101), un segundo extremo del circuito de procesamiento digital de la señal del terminal de transmisión (1021) está conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal transmisor (1022), y un segundo extremo del circuito de procesamiento analógico de la señal del terminal transmisor (1022) está conectado eléctricamente al primer extremo del circuito transceptor de señal (104); el circuito de procesamiento digital de la señal del terminal transmisor (1021) se utiliza para recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base (101), someter la señal en el enlace ascendente recibida a un proceso de digitalización y transmitir la señal digitalizada en el enlace ascendente al circuito de procesamiento analógico de la señal del terminal de transmisión (1022); el circuito de procesamiento analógico de la señal del terminal transmisor (1022) se utiliza para convertir a una frecuencia superior y modular la señal en el enlace ascendente recibida desde el circuito de procesamiento digital de la señal del terminal de transmisión (1021), y transmitir la señal convertida a una frecuencia superior y modulada en el enlace ascendente al circuito transceptor de señal (104), en donde el circuito de procesamiento de la señal del terminal receptor (103) comprende un circuito de procesamiento digital de la señal del terminal receptor (1031) y un circuito de procesamiento analógico de la señal del terminal receptor (1032), en donde un primer extremo del circuito de procesamiento digital de la señal del terminal receptor (1031) está conectado eléctricamente al primer extremo del circuito de procesamiento de banda base (101), un segundo extremo del circuito de procesamiento digital de la señal del terminal receptor (1031) está conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal receptor (1032), y un segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor (1032) está conectado eléctricamente al segundo extremo del circuito transceptor de señal (104); el circuito de procesamiento analógico de la señal del terminal receptor (1032) se utiliza para recibir la señal en el enlace descendente transmitida desde el circuito transceptor de señal (104), convertir a una frecuencia inferior y demodular la señal en el enlace descendente y transmitir la señal en el enlace descendente convertida a una frecuencia inferior y demodulada al circuito de procesamiento digital de la señal del terminal receptor (1031); el circuito de procesamiento digital de la señal del terminal receptor (1031) se usa para someter la señal en el enlace descendente recibida desde el circuito de procesamiento analógico de la señal del terminal receptor (1032) al proceso de digitalización, y transmitir la señal en el enlace descendente digitalizada al circuito de procesamiento de banda base (101), caracterizado por que el circuito transceptor de señal (104) comprende un aislador simultáneo en frecuencia (1041), un filtro del transceptor (1042), un conmutador de antena (1043) y una antena transceptora (1044), en donde un primer extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión (1022), un segundo extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de recepción (1032), un tercer extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente a un primer extremo del filtro del transceptor (1042), un segundo extremo del filtro del transceptor (1042) está conectado eléctricamente a un primer extremo del conmutador de antena (1043), y un segundo extremo del conmutador de antena (1043) está conectado eléctricamente a la antena transceptora (1044); en donde el aislador simultáneo en frecuencia (1041) se usa para, cuando el aislador simultáneo en frecuencia (1041) recibe la señal en el enlace ascendente transmitida desde el circuito de procesamiento analógico de la señal del terminal transmisor (1022), transmitir la señal en el enlace ascendente al filtro del transceptor (1042), utilizándose el filtro del transceptor (1042) para filtrar la señal en el enlace ascendente transmitida desde el aislador simultáneo en frecuencia (1041), el conmutador de antena (1043) se usa para transmitir la señal en el enlace ascendente filtrada por el filtro del transceptor (1042) a la antena del transceptor (1044), y la antena del transceptor (1044) se usa para transmitir la señal en el enlace ascendente transmitida desde el conmutador de antena (1043); la antena transceptora (1044) se usa además para, cuando la antena transceptora (1044) recibe la señal en el enlace descendente, transmitir la señal en el enlace descendente recibida al conmutador de antena (1043), utilizándose el conmutador de antena (1043) además para transmitir la señal en el enlace descendente transmitida desde la antena del transceptor (1044) al filtro del transceptor (1042), utilizándose el filtro del transceptor (1042) además para filtrar la señal en el enlace descendente transmitida desde el conmutador de antena (1043) y transmitir la señal en el enlace descendente filtrada al aislador simultáneo en frecuencia (1041), y utilizándose el aislador simultáneo en frecuencia (1041) además para aislar la transmisión y recepción de la señal en el enlace ascendente de la transmisión y recepción de la señal en el enlace descendente.

Description

DESCRIPCIÓN
Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil
Campo técnico
La presente divulgación se refiere al campo de la tecnología de las comunicaciones, en particular a un sistema dúplex total simultáneo en tiempo y frecuencia y un terminal móvil
Antecedentes
Un sistema de comunicaciones móviles de 5a Generación (5G) debe soportar una tasa de transmisión en los enlaces ascendente/descendente más alta, por lo que es necesario proporcionar un ancho de banda mayor y una mayor tasa de utilización del espectro. Un sistema de comunicaciones, actual, de Evolución a Largo Plazo (LTE) de 4a Generación (4G) simplemente soporta un modo Dúplex por División en el Tiempo (TDD) o Dúplex por División de Frecuencia (FDD), lo que da como resultado una configuración poco flexible y una baja tasa de utilización del espectro. Por lo tanto, como una de las técnicas críticas de 5G, se ha presentado una técnica de dúplex total simultánea en tiempo y frecuencia, para realizar la transmisión en el enlace ascendente y en el enlace descendente a la misma frecuencia simultáneamente. Para un sistema dúplex total simultáneo en tiempo y frecuencia en la técnica relacionada, para lograr la supresión de auto interferencias (es decir, una interferencia causada por una señal de transmisión en una señal de recepción), la antena de transmisión debe estar separada de la antena de recepción, es decir, se consigue un aislamiento entre las antenas mediante la separación espacial. En este sentido, durante la realización del enlace, es necesario proporcionar dos filtros simultáneos en frecuencia y dos conjuntos de conmutadores de antena, lo que resulta en un enlace complejo y de alto coste.
El documento US 2014/348018 A1 se refiere a la cancelación de la auto interferencias en los sistemas de comunicación inalámbrica dúplex total.
Compendio
La presente divulgación ha resuelto el problema descrito anteriormente como se define en las reivindicaciones adjuntas. Un objeto de la presente divulgación es proporcionar un sistema dúplex total simultáneo en tiempo y frecuencia y un terminal móvil, a fin de resolver el problema de que un enlace de radiofrecuencia (RF) sea complejo y cuyo coste sea alto en el sistema dúplex total simultáneo en tiempo y frecuencia de la técnica relacionada.
En un aspecto, la presente divulgación proporciona en algunas realizaciones un sistema dúplex total simultáneo en tiempo y frecuencia, que incluye un circuito de procesamiento de banda base, un circuito de procesamiento de la señal del terminal transmisor, un circuito de transmisión de señal del terminal receptor y un circuito transceptor de señal. Un primer extremo del circuito de procesamiento de banda base está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal de transmisión, un segundo extremo del circuito de procesamiento de la señal del terminal de transmisión está conectado eléctricamente a un primer extremo del circuito transceptor de señal, un segundo extremo del circuito de procesamiento de banda base está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal receptor, y un segundo extremo del circuito de procesamiento de la señal del terminal receptor está conectado eléctricamente a un segundo extremo del circuito transceptor de señal. El circuito transceptor de señal se utiliza para transmitir una señal en el enlace ascendente y recibir una señal en el enlace descendente simultáneamente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente.
En otro aspecto, la presente divulgación proporciona en algunas realizaciones un terminal móvil que incluye el sistema dúplex total simultáneo en tiempo y frecuencia mencionado anteriormente.
De acuerdo con las realizaciones de la presente divulgación, el circuito transceptor de señal puede transmitir la señal en el enlace ascendente y recibirla en el enlace descendente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente. Como resultado, puede lograr la supresión de auto interferencias, simplificar un enlace y reducir el coste.
Breve descripción de los dibujos
Con el fin de ilustrar las soluciones técnicas de la presente divulgación de una manera más clara, los dibujos deseados para la presente divulgación se describirán a continuación brevemente. Obviamente, los siguientes dibujos se refieren simplemente a algunas realizaciones de la presente divulgación y, basándose en estos dibujos, una persona experta en la técnica puede obtener otros dibujos sin ningún esfuerzo creativo.
La figura 1 es una vista esquemática que muestra un sistema dúplex total simultáneo en tiempo y frecuencia de acuerdo con una realización de la presente divulgación;
La figura 2 es otra vista esquemática que muestra el sistema dúplex total simultáneo en tiempo y frecuencia de acuerdo con una realización de la presente divulgación.
La figura 3 es una vista esquemática que muestra un aislador simultáneo en frecuencia de acuerdo con una realización de la presente divulgación. y
La figura 4 es un diagrama de bloques de un terminal móvil de acuerdo con una realización de la presente divulgación.
Descripción detallada
A continuación, las realizaciones a modo de ejemplo de la presente divulgación se describen en detalle con referencia a los dibujos adjuntos. Debe apreciarse que, aunque las realizaciones a modo de ejemplo de la presente divulgación se ilustran en los dibujos adjuntos, la divulgación puede, sin embargo, realizarse de muchas formas diferentes y no debe interpretarse como limitada a las realizaciones expuestas en este documento. Por el contrario, estas realizaciones se proporcionan para que la presente divulgación sea completa y transmita completamente el alcance de la presente divulgación a un experto en la técnica.
En un aspecto, la presente divulgación proporciona en algunas realizaciones un sistema dúplex total simultáneo en tiempo y frecuencia 100 que, como se muestra en la figura 1, incluye un circuito de procesamiento de banda base 101, un circuito de procesamiento de la señal del terminal de transmisión 102, un circuito de procesamiento de señal del terminal de recepción 103 y un circuito transceptor de señal 104.
En las realizaciones de la presente divulgación, el circuito de procesamiento de la señal del terminal transmisor 102 y el circuito de procesamiento de la señal del terminal receptor 103 pueden estar ambos conectados eléctricamente al circuito de procesamiento de banda base 101, y el circuito transceptor de señal 104 puede estar conectado eléctricamente al circuito de procesamiento de la señal del terminal de transmisión 102 y al circuito de procesamiento de la señal del terminal receptor 103. Para especificar, un primer extremo del circuito de procesamiento de banda base 101 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal de transmisión 102, un segundo extremo del circuito de procesamiento de la señal del terminal de transmisión 102 puede estar conectado eléctricamente a un primer extremo del circuito transceptor de señal 104, un segundo extremo del circuito de procesamiento de banda base 101 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal receptor 103, y un segundo extremo del circuito de procesamiento de la señal del terminal receptor 103 puede estar conectado eléctricamente a un segundo extremo del circuito transceptor de señal 104.
En una posible realización de la presente divulgación, el circuito de procesamiento de banda base 101 se usa para codificar una señal en el enlace ascendente a transmitir, o descodificar una señal en el enlace descendente recibida.
El circuito de procesamiento de la señal del terminal transmisor 102 se usa para, por ejemplo, convertir y modular la señal en el enlace ascendente emitida desde el circuito de procesamiento de banda base 101, y transmitir la señal en el enlace ascendente procesada al circuito transceptor de señal 104.
El circuito transceptor de señal 104 se usa para transmitir la señal en el enlace ascendente emitida desde el circuito de procesamiento de la señal del terminal transmisor 102, y recibir simultáneamente la señal en el enlace ascendente transmitida desde un dispositivo de red como una estación base o un satélite de comunicación y transmitir la señal en el enlace descendente recibida al circuito de procesamiento de la señal del terminal receptor 103. En una posible realización de la presente divulgación, el circuito transceptor de señal 104 es capaz de aislar la señal en el enlace ascendente de la señal en el enlace descendente, para reducir una interferencia causada por la señal en el enlace ascendente en la señal en el enlace descendente.
El circuito de procesamiento de la señal del terminal receptor 103 se usa para, por ejemplo, convertir y demodular la señal en el enlace descendente emitida desde el circuito transceptor de señal 104, y transmitir la señal en el enlace descendente procesada al circuito de procesamiento de banda base 101, de modo que el circuito de procesamiento de banda base 101 pueda, por ejemplo, descodificar la señal en el enlace descendente.
En las realizaciones de la presente divulgación, el circuito transceptor de señal 104 puede transmitir la señal en el enlace ascendente y recibir la señal en el enlace descendente simultáneamente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente. Como resultado, es capaz de recibir y transmitir las señales y aislar las señales entre sí a través de un circuito transceptor de señal, para simplificar un enlace del sistema dúplex total simultáneo en tiempo y frecuencia 100 y reducir el coste.
Como se muestra en la figura 1, en las realizaciones de la presente divulgación, el circuito de procesamiento de la señal del terminal de transmisión 102 puede estar conectado eléctricamente además al circuito de procesamiento de la señal del terminal de recepción 103. Para especificar, un tercer extremo del circuito de procesamiento de la señal del terminal de transmisión 102 puede estar conectado eléctricamente a un tercer extremo del circuito de procesamiento de la señal del terminal de recepción 103. Cuando el circuito de procesamiento de la señal del terminal de transmisión 102 procesa la señal en el enlace ascendente recibida desde el circuito de procesamiento de banda base 101, el circuito de procesamiento de la señal del terminal de transmisión 102 puede extraer adicionalmente información de la envolvente (por ejemplo, un parámetro de amplitud y un parámetro de fase) sobre la señal en el enlace ascendente para formar una señal de referencia de eliminación de la auto interferencia y transmitir la señal de referencia de eliminación de la auto interferencia al circuito de procesamiento de la señal del terminal receptor 103.
De esta manera, cuando la señal en el enlace ascendente y la señal en el enlace descendente se mezclan y entran en el circuito de procesamiento de la señal del terminal de recepción 103, la señal en el enlace ascendente puede suprimirse por medio de la señal de referencia de eliminación de la auto interferencia, por lo que es capaz de reducir la interferencia causada por la señal en el enlace ascendente en la señal en el enlace descendente.
Para especificar, el circuito de procesamiento de la señal del terminal de transmisión puede incluir un circuito de procesamiento digital de la señal del terminal de transmisión 1021 y un circuito de procesamiento analógico de la señal del terminal de transmisión 1022.
Como se muestra en la figura 2, el circuito de procesamiento de banda base 101 puede conectarse eléctricamente al circuito de procesamiento digital de la señal del terminal de transmisión 1021, el circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente al circuito de procesamiento analógico de la señal del terminal de transmisión 1022, y el circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede estar conectado eléctricamente al circuito transceptor de señal 104 a su vez. Para especificar, un primer extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente al primer extremo del circuito de procesamiento de banda base 101, un segundo extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022, y un segundo extremo del circuito de procesamiento de señal del terminal de transmisión 1022 puede estar conectado eléctricamente al primer extremo del circuito transceptor de señal 104.
En una posible realización de la presente divulgación, el circuito de procesamiento digital de la señal del terminal transmisor 1021 se usa para recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base 101, sometiendo la señal en el enlace ascendente recibida al proceso de digitalización y transmitiendo la señal en el enlace ascendente resultante al circuito de procesamiento analógico de la señal del terminal de transmisión 1022. El circuito de procesamiento analógico de la señal del terminal de transmisión 1022 se usa para convertir y modular la señal en el enlace ascendente recibida desde el circuito de procesamiento digital de la señal del terminal de transmisión 1021, y transmitir la señal en el enlace ascendente resultante al circuito 104 transceptor de señal.
En una posible realización de la presente divulgación, el circuito de procesamiento de banda base se usa para proporcionar una señal en el enlace ascendente útil que se va a transmitir. El circuito de procesamiento digital de la señal del terminal transmisor 1021 se usa además para recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base 101, sometiendo la señal en el enlace ascendente recibida al proceso de digitalización y transmitiendo la señal en el enlace ascendente resultante al circuito de procesamiento analógico de la señal del terminal de transmisión 1022. Luego, el circuito de procesamiento analógico de la señal del terminal transmisor 1022 se usa además para convertir la señal en el enlace ascendente de una señal digital a una señal analógica, convertir y modular la señal analógica y luego transmitir la señal en el enlace ascendente resultante al circuito transceptor de señal 104. El circuito transceptor de señal 104 se usa además para transmitir la señal en el enlace ascendente al dispositivo de red, tal como la estación base o el satélite de comunicaciones.
Para especificar, el circuito de procesamiento de la señal del terminal receptor 103 puede incluir un circuito de procesamiento digital de la señal del terminal receptor 1031 y un circuito de procesamiento analógico de la señal del terminal receptor 1032.
Como se muestra en la figura 2, el circuito de procesamiento de banda base 101 puede estar conectado eléctricamente al circuito de procesamiento digital de la señal del terminal receptor 1031, el circuito de procesamiento digital de la señal del terminal receptor 1031 puede estar conectado eléctricamente al circuito de procesamiento analógico de la señal del terminal receptor 1032, y el circuito de procesamiento analógico de la señal del terminal receptor 1032 puede conectarse eléctricamente al circuito transceptor de señal 104 a su vez. Para especificar, un primer extremo del circuito de procesamiento digital de la señal del terminal receptor 1031 puede estar conectado eléctricamente al primer extremo del circuito de procesamiento de banda base 101, un segundo extremo del circuito de procesamiento digital de la señal del terminal receptor 1031 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032, y un segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032 puede estar conectado eléctricamente al segundo extremo del circuito transceptor de señal 104.
En una posible realización de la presente divulgación, el circuito de procesamiento analógico de la señal del terminal receptor 1032 se usa además para recibir la señal en el enlace descendente transmitida desde el circuito transceptor de señal 104, convertir y demodular la señal en el enlace descendente resultante y transmitir la señal en el enlace descendente resultante al circuito de procesamiento digital de la señal del terminal receptor 1031. El circuito de procesamiento digital de la señal del terminal receptor 1031 se usa para someter la señal en el enlace descendente recibida desde el circuito de procesamiento analógico de la señal del terminal receptor 1032 a un proceso de digitalización, y transmitir la señal en el enlace descendente resultante al circuito de procesamiento de banda base 101.
En una posible realización de la presente divulgación, el circuito transceptor de señal se usa además para recibir una señal en el enlace descendente útil transmitida desde el dispositivo de red, tal como la estación base y el satélite de comunicaciones. El circuito de procesamiento analógico de la señal del terminal receptor 1032 se usa además para recibir la señal en el enlace descendente emitida desde el circuito transceptor de señal 104, convertir y demodular la señal en el enlace descendente y transmitir la señal en el enlace descendente resultante al circuito de procesamiento digital de la señal del terminal receptor 1031. El circuito de procesamiento digital de la señal del terminal receptor 1031 se usa además para someter la señal en el enlace descendente al proceso de digitalización, y transmitir la señal en el enlace descendente resultante al circuito de procesamiento de banda base 101.
Como se muestra en la figura 2, el circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente al circuito de procesamiento digital de la señal del terminal de recepción 1031, y el circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede conectarse eléctricamente al circuito de procesamiento digital de la señal del terminal de recepción 1032. Para especificar, un tercer extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente a un tercer extremo del circuito de procesamiento digital de la señal del terminal de recepción 1031, y un tercer extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede estar conectado eléctricamente a un tercer extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032.
En una posible realización de la presente divulgación, el circuito de procesamiento digital de la señal del terminal transmisor 1021 se usa además para, cuando se somete la señal en el enlace ascendente al proceso de digitalización, extraer una señal de referencia de eliminación de la auto interferencia digital de la señal en el enlace ascendente y transmitir la señal de referencia de eliminación de la auto interferencia digital al circuito de procesamiento digital de la señal del terminal receptor 1031. El circuito de procesamiento analógico de la señal del terminal de transmisión 1022 se usa además para, al convertir y modular la señal en el enlace ascendente, extraer una señal de referencia de eliminación de la auto interferencia analógica de la señal en el enlace ascendente, y transmitir la señal de referencia de eliminación de la auto interferencia analógica al circuito de procesamiento analógico de la señal del terminal receptor 1032.
En una posible realización de la presente divulgación, la señal de referencia de eliminación de la auto interferencia digital puede ser una señal de referencia generada de acuerdo con la información de la envolvente (por ejemplo, el parámetro de amplitud y el parámetro de fase) sobre la señal en el enlace ascendente extraída por el circuito de procesamiento digital de la señal del terminal de transmisión 1021, y la señal de referencia de eliminación de la auto interferencia analógica puede ser una señal de referencia generada de acuerdo con la información de la envolvente (por ejemplo, el parámetro de amplitud y el parámetro de fase) sobre la señal en el enlace ascendente extraída por el circuito de procesamiento analógico de la señal del terminal transmisor 1022.
Para especificar, cuando se recibe la señal en el enlace descendente útil transmitida desde el dispositivo de red tal como la estación base o el satélite de comunicación, el circuito transceptor de señal 104 puede recibir una parte de la señal en el enlace ascendente filtrada desde una ruta de transmisión simultáneamente. La señal en el enlace ascendente filtrada y la señal en el enlace descendente útil se pueden mezclar para formar una auto interferencia. Para suprimir la interferencia causada por la señal en el enlace ascendente, el circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede, al procesar la señal en el enlace ascendente, extraer la información de la envolvente sobre la señal en el enlace ascendente como la señal de referencia de eliminación de la auto interferencia digital y el circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede, cuando procesa la señal en el enlace ascendente, extraer la información de la envolvente sobre la señal en el enlace ascendente como la señal de referencia de eliminación de la auto interferencia analógica. En este sentido, cuando la señal en el enlace descendente mezclada con la señal en el enlace ascendente pasa a través del circuito de procesamiento analógico de la señal del terminal receptor 1032, una parte de la señal de referencia en el enlace ascendente puede eliminarse bajo el efecto de la señal de referencia de eliminación de la auto interferencia analógica, y cuando la señal en el enlace descendente mezclada con la señal en el enlace ascendente pasa a través del circuito de procesamiento digital de la señal del terminal receptor 1031, la señal de referencia en el enlace ascendente puede eliminarse aún más bajo el efecto de la señal de referencia de eliminación de la auto interferencia digital, para lograr la supresión de la auto interferencia.
Además, el circuito transceptor de señal 104 puede incluir un aislador simultáneo en frecuencia 1041, un filtro del transceptor 1042, un conmutador de antena 1043 y una antena transceptora 1044.
Como se muestra en la figura 2, el circuito de procesamiento analógico de la señal del terminal de transmisión 1022 y el circuito de procesamiento digital de la señal del terminal de recepción 1031 pueden estar conectados eléctricamente al aislador simultáneo en frecuencia 1041, pudiendo conectarse el aislador simultáneo en frecuencia 1041 eléctricamente al filtro del transceptor 1042, pudiendo conectarse el filtro del transceptor 1042 eléctricamente al conmutador de antena 1043, y pudiendo conectarse el conmutador de antena 1043 eléctricamente a la antena transceptora 1044 a su vez. Para especificar, un primer extremo del aislador simultáneo en frecuencia 1041 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022, un segundo extremo del aislador simultáneo en frecuencia 1041 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento digital de la señal del terminal receptor 1031, un tercer extremo del aislador simultáneo en frecuencia 1041 puede conectarse eléctricamente al primer extremo del filtro del transceptor 1042, un segundo extremo del filtro del transceptor 1042 puede conectarse eléctricamente al primer extremo del conmutador de antena 1043, y un segundo extremo del conmutador de antena 1043 puede estar conectado eléctricamente a la antena transceptora 1044.
En una posible realización de la presente divulgación, cuando el aislador simultáneo en frecuencia 1041 recibe la señal en el enlace ascendente transmitida desde el circuito de procesamiento analógico de la señal del terminal de transmisión 1022, el aislador simultáneo en frecuencia 1041 se usa además para transmitir la señal en el enlace ascendente al filtro del transceptor 1042 El filtro del transceptor 1042 se usa además para filtrar la señal en el enlace ascendente transmitida desde el aislador simultáneo en frecuencia 1041. El conmutador de antena 1043 se usa para transmitir la señal en el enlace ascendente filtrada por el filtro del transceptor 1042 a la antena transceptora 1044. La antena transceptora 1044 es utilizada para transmitir la señal en el enlace ascendente transmitida desde el conmutador de antena 1043.
En una posible realización de la presente divulgación, cuando la antena transceptora 1044 recibe la señal en el enlace descendente, la antena transceptora 1044 se utiliza además para transmitir la señal en el enlace descendente recibida al conmutador de antena 1043. El conmutador de antena 1043 se utiliza además para transmitir la señal en el enlace descendente transmitida desde la antena transceptora 1044 al filtro del transceptor 1042. El filtro del transceptor 1042 se usa además para filtrar la señal en el enlace descendente transmitida desde el conmutador de antena 1043, y transmitir la señal en el enlace descendente filtrada al aislador simultáneo en frecuencia 1041. El aislador simultáneo en frecuencia 1041 se utiliza además para aislar la transmisión y recepción de la señal en el enlace ascendente de la transmisión y recepción de la señal en el enlace descendente.
En otras palabras, el circuito de procesamiento analógico de la señal del terminal transmisor 1022 puede transmitir la señal en el enlace ascendente procesada al aislador simultáneo en frecuencia 1041. Tras la recepción de la señal en el enlace ascendente, el aislador simultáneo en frecuencia 1041 puede transmitir la señal en el enlace ascendente al filtro del transceptor 1042 para el filtrado. La señal en el enlace ascendente filtrada puede transmitirse a través del conmutador de antena 1043 a la antena transceptora 1044, y luego la antena transceptora 1044 puede transmitir la señal en el enlace ascendente. Simultáneamente, la antena transceptora 1044 puede recibir la señal en el enlace descendente y transmitir, a través del conmutador de antena 1043, la señal en el enlace descendente al filtro del transceptor 1042 para su filtrado. La señal en el enlace descendente filtrada puede transmitirse al aislador simultáneo en frecuencia 1041, y el aislador simultáneo en frecuencia 1041 puede aislar la transmisión y recepción de la señal en el enlace ascendente de la transmisión y recepción de la señal en el enlace descendente, para suprimir la interferencia causada por la señal en el enlace ascendente en la señal en el enlace descendente.
Específicamente, como se muestra en la figura 3, el aislador simultáneo en frecuencia 1041 puede incluir un pin de transmisión 10411, un pin de recepción 10412, un pin de antena 10413 y un pin de conexión a tierra 10414.
En una posible realización de la presente divulgación, el pin de transmisión 10411 puede estar conectado eléctricamente al circuito de procesamiento analógico de la señal del terminal de transmisión 1022 (específicamente, el pin de transmisión 10411 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022), y el pin de transmisión 10411 puede conectarse al pin de antena 10413 para formar una ruta de transmisión para la señal en el enlace ascendente. El pin de recepción 10412 puede estar conectado eléctricamente al circuito de procesamiento analógico de la señal del terminal receptor 1032 (específicamente, el pin de recepción 10412 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de recepción 1032), y el pin de recepción 10412 se puede conectar al pin 10413 de la antena para formar una ruta de recepción para la señal en el enlace descendente. El pin de antena 10413 puede estar conectado eléctricamente al filtro del transceptor 1042. El pin de conexión a tierra 10414 puede conectarse a una carcasa del aislador simultáneo en frecuencia 1041, o conectarse eléctricamente a un extremo de tierra en un circuito interno del aislador simultáneo en frecuencia 1041.
En las realizaciones de la presente divulgación, el aislador simultáneo en frecuencia 1041 puede ser un nuevo dispositivo de cuatro puertos. El pin de transmisión 10411 (es decir, un pin de TX en la figura 3) puede servir como para ingresar la señal en el enlace ascendente, el pin de recepción 10412 (es decir, un pin RX en la figura.3) puede servir para dar salida a la señal en el enlace descendente, el pin de antena 10413 (es decir, un pin ANT en la figura 3) puede servir para emitir la señal en el enlace ascendente e ingresar la señal en el enlace descendente, y el pin 10414 (GND) de conexión a tierra puede servir para proporcionar una conexión a tierra de referencia para el aislador simultáneo en frecuencia 1041.
Aparte de los cuatro pines anteriores, el aislador simultáneo en frecuencia 1041 puede incluir además una ruta de transmisión y una ruta de recepción. La ruta de transmisión puede estar conectada al pin de transmisión 10411 y al pin de antena 10413, y la ruta de recepción puede estar conectada al pin de recepción 10412 y al pin de antena 10413. En una posible realización de la presente divulgación, la ruta de transmisión y la ruta de recepción puede ser un camino de un solo sentido. La ruta de transmisión está dispuesta de tal manera que simplemente permite que la señal se transmita desde el pin de transmisión 10411 al pin de antena 10413, en lugar de desde el pin de antena 10413 al pin de transmisión 10411, y la ruta de recepción está dispuesta de tal manera de permitir simplemente que la señal se transmita desde el pin de antena 10413 al pin de recepción 10412, en lugar de desde el pin de recepción 10412 al pin de antena 10413.
En una posible realización de la presente divulgación, la ruta de transmisión y la ruta de recepción pueden realizarse cada una por medio de una línea de transmisión dentro del aislador simultáneo en frecuencia 1041, es decir, cada una de las rutas de transmisión y la ruta de recepción pueden estar formadas por una línea de transmisión. Debido a una pequeña carga de la línea de transmisión, se puede reducir la pérdida de potencia de carga y reducir la pérdida de inserción.
Además, en las realizaciones de la presente divulgación, una distancia espacial lineal entre el pin de transmisión 10411 y el pin de recepción 10412 y una distancia espacial lineal entre la ruta de transmisión y la ruta de recepción pueden ser cada una mayor o igual a tres veces de una anchura lineal, para proporcionar un aislamiento espacial superior a 40 dB, para permitir así que el aislador simultáneo en frecuencia 1041 aísle la señal en el enlace ascendente de la señal en el enlace descendente. En una posible realización de la presente divulgación, el aislamiento espacial puede ser no menor que un valor de supresión de amplitud de un limitador de amplitud 10415.
Como se muestra en la figura 3, en las realizaciones de la presente divulgación, la ruta de recepción puede conectarse además al limitador de amplitud 10415. El limitador de amplitud 10415 funciona principalmente para limitar la amplitud de una señal de entrada y dar salida a una señal con una amplitud fija. En este sentido, cuando una señal en el enlace ascendente que tiene una intensidad de señal grande (por ejemplo, 20dBm) y una señal en el enlace descendente que tiene una intensidad de señal pequeña (por ejemplo, -70dBm) ingresan al limitador de amplitud 10415 de la ruta de recepción simultáneamente, la señal en el enlace ascendente puede estar limitada. a la amplitud fija, para reducir la interferencia causada por la señal en el enlace ascendente en la señal en el enlace descendente. Además, debido a que la amplitud de la señal en el enlace ascendente que ingresa al canal de recepción se reduce, un circuito final puede generar una distorsión no lineal relativamente pequeña debido a la saturación, por lo que también puede garantizar el rendimiento de eliminación de la auto interferencia del circuito final.
Por ejemplo, supóngase que la potencia de salida del limitador de amplitud 10415 está diseñada como -10dBm y una señal en el enlace ascendente de 26dBm entra en la ruta de recepción a través del pin 10413 de la antena, una señal de interferencia en el enlace ascendente de -10dBm se puede emitir después de que la señal en el enlace ascendente sea procesada por el limitador de amplitud 10415, equivalente a la adición de la supresión de la auto interferencia de 36 dB.
Finalmente, debe apreciarse que, dependiendo del requisito de un índice de enlace específico, se puede intercambiar una posición del filtro del transceptor 1042 y una posición del aislador simultáneo en frecuencia 1041. Por ejemplo, cuando el filtro está situado a la izquierda, una señal espuria fuera de banda generada por un circuito de etapa anterior puede suprimirse al principio, para garantizar el rendimiento del aislador simultáneo en frecuencia 1041. Si la señal espuria de banda generada por el circuito de la etapa anterior es relativamente baja, el aislador simultáneo en frecuencia 1041 puede estar situado antes del filtro.
En una palabra, de acuerdo con el sistema dúplex total simultáneo en tiempo y frecuencia 100 en las realizaciones de la presente divulgación, es posible realizar la transmisión en una manera de dúplex total simultánea en tiempo y frecuencia simplemente por medio de una antena, una conmutador de antena 1043 y un filtro del transceptor 1042, para reducir así la complejidad del enlace así como el coste. Además, bajo el efecto del limitador de amplitud 10415 en el aislador simultáneo en frecuencia 1041, es posible adquirir un mejor índice de supresión de la auto interferencia simultáneo en frecuencia, mejorando así un nivel de eliminación de la auto interferencia del sistema.
En otro aspecto, la presente divulgación proporciona además en algunas realizaciones un terminal móvil que incluye el sistema dúplex total simultáneo en tiempo y frecuencia 100 mencionado anteriormente.
De acuerdo con el terminal móvil en las realizaciones de la presente divulgación, el sistema dúplex total simultáneo en tiempo y frecuencia 100 puede transmitir la señal en el enlace ascendente y recibir la señal en el enlace descendente a través de un circuito transceptor de señal 104, y aislar la señal en el enlace ascendente de la señal en el enlace descendente para lograr la supresión de la auto interferencia. Como resultado, es capaz de reducir la complejidad del enlace para el sistema dúplex total simultáneo en tiempo y frecuencia 100, reduciendo así el coste.
La presente divulgación proporciona además en algunas realizaciones un terminal móvil 400. El terminal móvil 400 puede ser un teléfono móvil, un ordenador de pantalla plana, un Asistente Digital Personal (PDA) o un ordenador montado en un vehículo.
Como se muestra en la figura 4, el terminal móvil 400 puede incluir un circuito de radiofrecuencia (RF) 401, una memoria 402, una unidad de entrada 403, una unidad de visualización 404, un procesador 406, un circuito de audio 407, un módulo de fidelidad inalámbrica (WiFi) 408 y una fuente de alimentación 409.
En una posible realización de la presente divulgación, la unidad de entrada 403 se utiliza para recibir información digital o de caracteres introducida por un usuario, y generar una señal de entrada relacionada con la configuración del usuario y el control de funciones del terminal móvil 400. Especificando, en la realización de la presente divulgación, la unidad de entrada 403 puede incluir un panel sensible al tacto 4031. El panel sensible al tacto 4031, también llamado pantalla sensible al tacto, se usa para recopilar una operación táctil realizada por el usuario en el panel sensible al tacto o en sus proximidades (por ejemplo, una operación realizada por el usuario a través de cualquier objeto o accesorio apropiado (por ejemplo, dedo o lápiz) en o cerca del panel sensible al tacto 4031), y accionando un dispositivo de conexión correspondiente de acuerdo con un programa predeterminado. Opcionalmente, el panel sensible al tacto 4031 puede incluir una unidad de detección sensible al tacto y un controlador sensible al tacto. Opcionalmente, el dispositivo de detección sensible al tacto se utiliza para detectar una posición sensible al tacto del usuario y una señal generada debido a la operación táctil y transmitir la señal al controlador sensible al tacto. El controlador sensible al tacto se utiliza para recibir información táctil del dispositivo de detección sensible al tacto, convertirla en coordenadas de un punto sensible al tacto, transmitir las coordenadas al procesador 406 y recibir y ejecutar un comando desde el procesador 406. Además, el panel sensible al tacto 4031 puede ser de tipo resistivo, capacitivo, infrarrojo o de onda acústica superficial (SAW). Aparte del panel sensible al tacto 4031, la unidad de entrada 403 puede incluir además otro dispositivo de entrada 4032 que puede incluir, entre otros, uno o más de un teclado físico, un botón funcional (por ejemplo, un botón de control de volumen o un botón de encendido/apagado). una bola de desplazamiento, un ratón y una palanca de control.
En una posible realización de la presente divulgación, la unidad de visualización 404 se utiliza para visualizar la información introducida por el usuario o información que se presentará al usuario, y varios interfaces de menú para el terminal móvil 400, y puede incluir un panel de visualización 4041. En una posible realización de la presente divulgación, el panel de visualización 4041 puede ser un panel de visualización de cristal líquido (LCD) o un panel de diodo emisor de luz orgánica (OLED).
Debería apreciarse que el panel sensible al tacto 4031 puede cubrir el panel de visualización 4041, para formar un panel de visualización sensible al tacto. Al detectarse la operación táctil realizada en o cerca del panel de pantalla sensible al tacto, la información táctil puede transmitirse al procesador 406 para determinar un tipo de evento sensible al tacto. Entonces, el procesador 406 puede proporcionar la salida visual correspondiente en la pantalla sensible al tacto de acuerdo con el tipo de evento sensible al tacto.
El panel de visualización sensible al tacto puede incluir una zona de visualización del interfaz de la aplicación y una zona de visualización de controles de uso común. Un modo de disposición de las dos regiones de visualización no se definirá particularmente aquí, por ejemplo, una de las dos regiones de visualización puede estar dispuesta encima o debajo de la otra, o dispuesta a la izquierda o derecha de la otra, para distinguir las dos regiones entre sí. La región de visualización del interfaz de la aplicación se puede adoptar para visualizar los interfaces de las aplicaciones, y cada interfaz puede incluir un icono para al menos una aplicación y/o un elemento del interfaz como el control de escritorio de un objeto gráfico. La región de visualización del interfaz de la aplicación también puede ser un interfaz vacío donde no hay contenido. La región de visualización de controles de uso común se puede adoptar para visualizar controles que se utilizan con frecuencia, por ejemplo, botón de configuración, número de interfaz, barra de desplazamiento o iconos de aplicaciones tales como el icono de la agenda telefónica.
En una posible realización de la presente divulgación, el procesador 406 puede ser un centro de control del terminal móvil 400 y estar conectado a cada miembro del teléfono móvil completo a través de varios interfaces y líneas. El procesador 406 se usa para ejecutar programas de software y/o módulos almacenados en una primera memoria 4021, y llamar a los datos almacenados en una segunda memoria 4022, para lograr diversas funciones del terminal móvil 400 y procesar los datos, para supervisar de ese modo el terminal móvil 400 en su conjunto. En una posible realización de la presente divulgación, el procesador 406 puede incluir una o más unidades de procesamiento.
En las realizaciones de la presente divulgación, se llama a un programa de software y/o módulo almacenado en la primera memoria 4021 y/o los datos almacenados en la segunda memoria 4022.
Como se muestra en la figura 1, en las realizaciones de la presente divulgación, el terminal móvil puede incluir además el sistema dúplex total simultáneo en tiempo y frecuencia 100. El sistema dúplex total simultáneo en tiempo y frecuencia 100 puede incluir el circuito de procesamiento de banda base 101, el circuito de procesamiento de la señal del terminal de transmisión 102, el circuito de procesamiento de la señal del terminal de recepción 103 y el circuito transceptor de señal 104. El primer extremo del circuito de procesamiento de banda base 101 puede estar conectado eléctricamente al primer extremo del circuito de procesamiento de la señal del terminal de transmisión 102, el segundo extremo del circuito de procesamiento de la señal del terminal de transmisión 102 puede estar conectado eléctricamente al primer extremo del circuito transceptor de señal 104, el segundo extremo del circuito de procesamiento de banda base 101 puede estar conectado eléctricamente al primer extremo del circuito de procesamiento de la señal del terminal receptor 103, y el segundo extremo del circuito de procesamiento de la señal del terminal receptor 103 puede estar conectado eléctricamente al segundo extremo del circuito transceptor de señal 104. El circuito transceptor de señal 104 se usa para transmitir una señal en el enlace ascendente y recibir una señal en el enlace descendente simultáneamente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente.
Además, como se muestra en la figura 1, el tercer extremo del circuito de procesamiento de la señal del terminal de transmisión 102 puede estar conectado eléctricamente al tercer extremo del circuito de procesamiento de la señal del terminal receptor 103.
En una posible realización de la presente divulgación, el circuito de procesamiento de la señal del terminal transmisor 102 se usa además para, al recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base 101, extraer una señal de referencia de eliminación de la auto interferencia de la señal en el enlace ascendente, y transmitir la señal de referencia de eliminación de la auto interferencia al circuito de procesamiento de señal del terminal receptor 103.
Además, como se muestra en la figura 2, el circuito de procesamiento de la señal del terminal de transmisión 102 puede incluir un circuito de procesamiento digital de la señal del terminal de transmisión 1021 y un circuito de procesamiento analógico de la señal del terminal de transmisión 1022. Un primer extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede ser conectado eléctricamente al primer extremo del circuito de procesamiento de banda base 101, un segundo extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022, y un segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede estar conectado eléctricamente al primer extremo del circuito transceptor de señal 104.
El circuito de procesamiento digital de la señal del terminal transmisor 1021 se usa para recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base 101, sometiendo la señal en el enlace ascendente recibida al proceso de digitalización y transmitiendo la señal en el enlace ascendente resultante al circuito de procesamiento analógico de la señal del terminal de transmisión 1022. El circuito de procesamiento analógico de la señal del terminal de transmisión 1022 se usa para convertir y modular la señal en el enlace ascendente recibida desde el circuito de procesamiento digital de la señal del terminal de transmisión 1021, y transmitir la señal en el enlace ascendente resultante al circuito transceptor de señal 104.
Además, como se muestra en la figura 2, el circuito de procesamiento de la señal del terminal receptor 103 puede incluir un circuito de procesamiento digital de la señal del terminal receptor 1031 y un circuito de procesamiento analógico de la señal del terminal receptor 1032. Un primer extremo del circuito de procesamiento digital de la señal del terminal receptor 1031 puede estar conectado eléctricamente al primer extremo del circuito de procesamiento de banda base 101, un segundo extremo del circuito de procesamiento digital de la señal del terminal receptor 1031 puede estar conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032, y un segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032 puede estar conectado eléctricamente al segundo extremo del circuito transceptor de señal 104.
El circuito de procesamiento analógico de la señal del terminal receptor 1032 se usa además para recibir la señal en el enlace descendente transmitida desde el circuito transceptor de señal 104, convertir y demodular la señal en el enlace descendente y transmitir la señal en el enlace descendente resultante al circuito de procesamiento digital de la señal del terminal receptor 1031. El circuito de procesamiento digital de la señal del terminal receptor 1031 se usa para someter la señal en el enlace descendente recibida desde el circuito de procesamiento analógico de la señal del terminal receptor 1032 a la digitalización, y transmitir la señal en el enlace descendente resultante al circuito de procesamiento de banda base 101.
Además, como se muestra en la figura 2, un tercer extremo del circuito de procesamiento digital de la señal del terminal de transmisión 1021 puede estar conectado eléctricamente a un tercer extremo del circuito de procesamiento digital de la señal del terminal de recepción 1031.
El circuito de procesamiento digital de la señal del terminal transmisor 1021 se usa además para, cuando se somete la señal en el enlace ascendente al proceso de digitalización, extraer una señal de referencia de eliminación de la auto interferencia digital de la señal en el enlace ascendente y transmitir la señal de referencia de eliminación de la auto interferencia digital al circuito de procesamiento digital de la señal del terminal de recepción 1031.
Además, como se muestra en la figura 2, un tercer extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022 puede estar conectado eléctricamente a un tercer extremo del circuito de procesamiento analógico de la señal del terminal de recepción 1032.
El circuito de procesamiento analógico de la señal del terminal de transmisión 1022 se usa además para, al convertir y modular la señal en el enlace ascendente, extraer una señal de referencia de eliminación de la auto interferencia analógica de la señal en el enlace ascendente y transmitir la señal de referencia de eliminación de la auto interferencia analógica al circuito de procesamiento analógico de la señal del terminal de recepción 1032.
Además, como se muestra en la figura 2, el circuito transceptor de señal 104 puede incluir un aislador simultáneo en frecuencia 1041, un filtro del transceptor 1042, un conmutador de antena 1043 y una antena del transceptor 1044. Un primer extremo del aislador simultáneo en frecuencia 1041 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022, un segundo extremo del aislador simultáneo en frecuencia 1041 puede estar conectado eléctricamente al segundo extremo del circuito de procesamiento digital de la señal del terminal receptor 1031, un tercer extremo del aislador simultáneo en frecuencia 1041 puede estar conectado eléctricamente al primer extremo del filtro del transceptor 1042, un segundo extremo del filtro del transceptor 1042 puede estar conectado eléctricamente al primer extremo del conmutador de antena 1043, y un segundo extremo del conmutador de antena 1043 puede estar conectado eléctricamente a la antena transceptora 1044.
En una posible realización de la presente divulgación, cuando el aislador simultáneo en frecuencia 1041 recibe la señal en el enlace ascendente transmitida desde el circuito de procesamiento analógico de la señal del terminal transmisor 1022, el aislador simultáneo en frecuencia 1041 se usa para transmitir la señal en el enlace ascendente al filtro del transceptor 1042. El filtro del transceptor 1042 se usa además para filtrar la señal en el enlace ascendente transmitida desde el aislador simultáneo en frecuencia 1041. El conmutador de antena 1043 se usa para transmitir la señal en el enlace ascendente filtrada por el filtro del transceptor 1042 a la antena transceptora 1044. Se usa la antena transceptora 1044 para transmitir la señal en el enlace ascendente transmitida desde el conmutador de antena 1043.
Cuando la antena transceptora 1044 recibe la señal en el enlace descendente, la antena transceptora 1044 se utiliza para transmitir la señal en el enlace descendente recibida al conmutador de antena 1043. El conmutador de antena 1043 se utiliza además para transmitir la señal en el enlace descendente transmitida desde la antena transceptora 1044 al filtro del transceptor 1042. El filtro del transceptor 1042 se usa además para filtrar la señal en el enlace descendente transmitida desde el conmutador de antena 1043, y transmitir la señal en el enlace descendente filtrada al aislador simultáneo en frecuencia 1041. El aislador simultáneo en frecuencia 1041 se usa además para aislar la transmisión y la recepción de la señal en el enlace ascendente de la transmisión y la recepción de la señal en el enlace descendente.
Además, como se muestra en la figura 3, el aislador simultáneo en frecuencia 1041 puede incluir un pin de transmisión 10411, un pin de recepción 10412, un pin de antena 10413 y un pin de conexión a tierra 10414.
En una posible realización de la presente divulgación, el pin de transmisión 10411 puede conectarse eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión 1022, y el pin de transmisión 10411 puede conectarse al pin de antena 10413 para formar una ruta de transmisión para la señal en el enlace ascendente. El pin de recepción 10412 puede conectarse eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor 1032, y el pin de recepción 10412 puede conectarse al pin de antena 10413 para formar una ruta de recepción para la señal en el enlace descendente. El pin de antena 10413 puede estar conectado eléctricamente al filtro del transceptor 1042.
Además, el pin 10414 con conexión a tierra puede estar conectado a una carcasa del aislador simultáneo en frecuencia 1041, o conectado eléctricamente a un extremo de tierra en un circuito interno del aislador simultáneo en frecuencia 1041.
Además, como se muestra en la figura 3, la ruta de recepción puede conectarse además a un limitador de amplitud 10415.
Además, la ruta de transmisión puede estar formada por una línea de transmisión.
Además, una distancia espacial lineal entre el pin de transmisión 10411 y el pin de recepción 10412 y una distancia espacial lineal entre la ruta de transmisión y la ruta de recepción pueden ser cada una mayor o igual a tres veces el ancho de una línea.
En una palabra, de acuerdo con las realizaciones de la presente divulgación, el terminal móvil 400 puede transmitir la señal en el enlace ascendente y recibir la señal en el enlace descendente por medio de un circuito transceptor de señal 104, y aislar la señal en el enlace ascendente de la señal en el enlace descendente para lograr la supresión de la auto interferencia. Como resultado, se puede reducir la complejidad del enlace, reduciendo así el coste.
Las realizaciones anteriores se han descrito de manera progresiva, y no se repetirán contenidos iguales o similares en las realizaciones, es decir, cada realización simplemente se centra en la diferencia de las demás.
Aunque las realizaciones de la presente divulgación se han descrito anteriormente, una persona experta en la técnica puede realizar modificaciones y alteraciones a estas realizaciones de acuerdo con el concepto básico de la presente divulgación. Por tanto, se pretende que las reivindicaciones adjuntas incluyan las realizaciones opcionales y todas las modificaciones y alteraciones que caigan dentro del alcance de las realizaciones de la presente divulgación.
Además, debe tenerse en cuenta que palabras tales como "primera" y "segunda" se utilizan simplemente para separar una entidad u operación de otra entidad u operación, pero no se utilizan necesariamente para representar o implicar ninguna relación u orden entre las entidades u operaciones. Además, términos tales como "incluir" o "incluyendo" o cualquier otra variación involucrada en la presente divulgación pretenden proporcionar una cobertura no exclusiva, de modo que un procedimiento, método, artículo o dispositivo terminal que incluya una serie de elementos también puede incluir otros elementos no enumerados en este documento, o pueden incluir cualquier elemento inherente del procedimiento, método, artículo o dispositivo. Si, sin más limitaciones, para un elemento definido por una frase tal como "incluyendo uno ...", no se excluye que el procedimiento, método, artículo o dispositivo que incluye el elemento también pueda incluir otro elemento idéntico.

Claims (10)

REIVINDICACIONES
1. Un sistema dúplex total simultáneo en tiempo y frecuencia (100), que comprende un circuito de procesamiento de banda base (101), un circuito de procesamiento de la señal del terminal de transmisión (102), un circuito de transmisión de señal del terminal de recepción (103) y un circuito de transceptor de señal (104), en donde
un primer extremo del circuito de procesamiento de banda base (101) está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal de transmisión (102), un segundo extremo del circuito de procesamiento de la señal del terminal de transmisión (102) está conectado eléctricamente a un primer extremo del circuito transceptor de señal (104);
un segundo extremo del circuito de procesamiento de banda base (101) está conectado eléctricamente a un primer extremo del circuito de procesamiento de la señal del terminal receptor (103), y un segundo extremo del circuito de procesamiento de la señal del terminal receptor (103) está conectado eléctricamente a un segundo extremo del circuito transceptor de señal (104),
en donde el circuito transceptor de señal (104) se usa para transmitir una señal en el enlace ascendente y recibir una señal en el enlace descendente simultáneamente, y aislar la señal en el enlace ascendente de la señal en el enlace descendente,
en donde el circuito de procesamiento de la señal del terminal de transmisión (102) comprende un circuito de procesamiento digital de la señal del terminal de transmisión (1021) y un circuito de procesamiento analógico de la señal del terminal de transmisión (1022), en donde
un primer extremo del circuito de procesamiento digital de la señal del terminal de transmisión (1021) está conectado eléctricamente al primer extremo del circuito de procesamiento de banda base (101), un segundo extremo del circuito de procesamiento digital de la señal del terminal de transmisión (1021) está conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal transmisor (1022), y un segundo extremo del circuito de procesamiento analógico de la señal del terminal transmisor (1022) está conectado eléctricamente al primer extremo del circuito transceptor de señal (104);
el circuito de procesamiento digital de la señal del terminal transmisor (1021) se utiliza para recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base (101), someter la señal en el enlace ascendente recibida a un proceso de digitalización y transmitir la señal digitalizada en el enlace ascendente al circuito de procesamiento analógico de la señal del terminal de transmisión (1022);
el circuito de procesamiento analógico de la señal del terminal transmisor (1022) se utiliza para convertir a una frecuencia superior y modular la señal en el enlace ascendente recibida desde el circuito de procesamiento digital de la señal del terminal de transmisión (1021), y transmitir la señal convertida a una frecuencia superior y modulada en el enlace ascendente al circuito transceptor de señal (104),
en donde el circuito de procesamiento de la señal del terminal receptor (103) comprende un circuito de procesamiento digital de la señal del terminal receptor (1031) y un circuito de procesamiento analógico de la señal del terminal receptor (1032), en donde
un primer extremo del circuito de procesamiento digital de la señal del terminal receptor (1031) está conectado eléctricamente al primer extremo del circuito de procesamiento de banda base (101), un segundo extremo del circuito de procesamiento digital de la señal del terminal receptor (1031) está conectado eléctricamente a un primer extremo del circuito de procesamiento analógico de la señal del terminal receptor (1032), y un segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor (1032) está conectado eléctricamente al segundo extremo del circuito transceptor de señal (104);
el circuito de procesamiento analógico de la señal del terminal receptor (1032) se utiliza para recibir la señal en el enlace descendente transmitida desde el circuito transceptor de señal (104), convertir a una frecuencia inferior y demodular la señal en el enlace descendente y transmitir la señal en el enlace descendente convertida a una frecuencia inferior y demodulada al circuito de procesamiento digital de la señal del terminal receptor (1031);
el circuito de procesamiento digital de la señal del terminal receptor (1031) se usa para someter la señal en el enlace descendente recibida desde el circuito de procesamiento analógico de la señal del terminal receptor (1032) al proceso de digitalización, y transmitir la señal en el enlace descendente digitalizada al circuito de procesamiento de banda base (101),
caracterizado por que el circuito transceptor de señal (104) comprende un aislador simultáneo en frecuencia (1041), un filtro del transceptor (1042), un conmutador de antena (1043) y una antena transceptora (1044), en donde
un primer extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión (1022), un segundo extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de recepción (1032), un tercer extremo del aislador simultáneo en frecuencia (1041) está conectado eléctricamente a un primer extremo del filtro del transceptor (1042), un segundo extremo del filtro del transceptor (1042) está conectado eléctricamente a un primer extremo del conmutador de antena (1043), y un segundo extremo del conmutador de antena (1043) está conectado eléctricamente a la antena transceptora (1044);
en donde el aislador simultáneo en frecuencia (1041) se usa para, cuando el aislador simultáneo en frecuencia (1041) recibe la señal en el enlace ascendente transmitida desde el circuito de procesamiento analógico de la señal del terminal transmisor (1022), transmitir la señal en el enlace ascendente al filtro del transceptor (1042) , utilizándose el filtro del transceptor (1042) para filtrar la señal en el enlace ascendente transmitida desde el aislador simultáneo en frecuencia (1041), el conmutador de antena (1043) se usa para transmitir la señal en el enlace ascendente filtrada por el filtro del transceptor (1042) a la antena del transceptor (1044), y la antena del transceptor (1044) se usa para transmitir la señal en el enlace ascendente transmitida desde el conmutador de antena (1043);
la antena transceptora (1044) se usa además para, cuando la antena transceptora (1044) recibe la señal en el enlace descendente, transmitir la señal en el enlace descendente recibida al conmutador de antena (1043), utilizándose el conmutador de antena (1043) además para transmitir la señal en el enlace descendente transmitida desde la antena del transceptor (1044) al filtro del transceptor (1042), utilizándose el filtro del transceptor (1042) además para filtrar la señal en el enlace descendente transmitida desde el conmutador de antena (1043) y transmitir la señal en el enlace descendente filtrada al aislador simultáneo en frecuencia (1041), y utilizándose el aislador simultáneo en frecuencia (1041) además para aislar la transmisión y recepción de la señal en el enlace ascendente de la transmisión y recepción de la señal en el enlace descendente.
2. El sistema dúplex total simultáneo en tiempo y frecuencia (100), de acuerdo con la reivindicación 1, en donde un tercer extremo del circuito de procesamiento de la señal del terminal de transmisión (102) está conectado eléctricamente a un tercer extremo del circuito de procesamiento de la señal del terminal de recepción (103),
en donde el circuito de procesamiento de la señal del terminal transmisor (102) se usa para, al recibir la señal en el enlace ascendente transmitida desde el circuito de procesamiento de banda base (101), extraer una señal de referencia de eliminación de la auto interferencia de la señal en el enlace ascendente, y transmitir la señal de referencia de eliminación de la auto interferencia al circuito de procesamiento de la señal del terminal receptor (103).
3. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 1, en donde un tercer extremo del circuito de procesamiento digital de la señal del terminal de transmisión (1021) está conectado eléctricamente a un tercer extremo del circuito de procesamiento digital de la señal del terminal de recepción (1031);
el circuito de procesamiento digital de la señal del terminal transmisor (1021) se utiliza además para, al someter la señal en el enlace ascendente al proceso de digitalización, extraer una señal de referencia de eliminación de la auto interferencia digital de la señal en el enlace ascendente y transmitir la señal de referencia de eliminación de la auto interferencia digital al circuito de procesamiento digital de la señal del terminal receptor (1031).
4. El sistema dúplex total simultáneo en tiempo y frecuencia (100 de acuerdo con la reivindicación 1, en donde un tercer extremo del circuito de procesamiento analógico de la señal del terminal de transmisión (1022) está conectado eléctricamente a un tercer extremo del circuito de procesamiento analógico de la señal del terminal de recepción (1032);
el circuito de procesamiento analógico de la señal del terminal transmisor (1022) se utiliza además para, al convertir a una frecuencia superior y modular la señal en el enlace ascendente, extraer una señal de referencia de eliminación de la auto interferencia analógica de la señal en el enlace ascendente y transmitir la señal de referencia de eliminación de la auto interferencia analógica al circuito de procesamiento analógico de la señal del terminal receptor (1032).
5. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 1, en donde el aislador simultáneo en frecuencia (1041) comprende un pin de transmisión (10411), un pin de recepción (10412), un pin de antena (10413) y un pin con conexión a tierra (10414),
en donde el pin de transmisión (10411) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal de transmisión (1022), y el pin de transmisión (10411) está conectado al pin de antena (10413) para formar una ruta de transmisión para la señal en el enlace ascendente; y
el pin de recepción (10412) está conectado eléctricamente al segundo extremo del circuito de procesamiento analógico de la señal del terminal receptor (1032), el pin de recepción (10412) está conectado al pin de antena (10413) para formar una ruta de recepción para la señal en el enlace descendente, y el pin de antena (10413) está conectado eléctricamente al filtro del transceptor (1042).
6. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 5, en donde el pin conectado a tierra (10414) está unido a una carcasa del aislador simultáneo en frecuencia (1041), o eléctricamente conectado a un extremo de tierra en un circuito interno del aislador simultáneo en frecuencia (1041).
7. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 5, en donde la ruta de recepción está conectada con un limitador de amplitud (10415).
8. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 5, en donde la ruta de transmisión está formada por una línea de transmisión.
9. El sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con la reivindicación 5, en donde una distancia entre el pin de transmisión (10411) y el pin de recepción (10412) y una distancia entre la ruta de transmisión y la ruta de recepción son cada una mayor que o igual a tres veces el ancho de una línea de transmisión.
10. Un terminal móvil, caracterizado por que comprende el sistema dúplex total simultáneo en tiempo y frecuencia (100) de acuerdo con cualquiera de las reivindicaciones 1 a 9.
ES18819614T 2017-06-22 2018-05-21 Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil Active ES2900059T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201710480593.XA CN107317665B (zh) 2017-06-22 2017-06-22 一种同时同频全双工系统及移动终端
PCT/CN2018/087643 WO2018233422A1 (zh) 2017-06-22 2018-05-21 一种同时同频全双工系统及移动终端

Publications (1)

Publication Number Publication Date
ES2900059T3 true ES2900059T3 (es) 2022-03-15

Family

ID=60183341

Family Applications (1)

Application Number Title Priority Date Filing Date
ES18819614T Active ES2900059T3 (es) 2017-06-22 2018-05-21 Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil

Country Status (5)

Country Link
US (1) US11316551B2 (es)
EP (1) EP3644543B1 (es)
CN (1) CN107317665B (es)
ES (1) ES2900059T3 (es)
WO (1) WO2018233422A1 (es)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10924253B2 (en) * 2017-12-18 2021-02-16 Arris Enterprises Llc Full duplex expander in a full duplex network
CN109088660A (zh) * 2018-09-13 2018-12-25 维沃移动通信有限公司 一种移动终端的通信方法及移动终端
WO2020133213A1 (zh) * 2018-12-28 2020-07-02 Oppo广东移动通信有限公司 采样信号的方法、终端设备和网络设备
WO2020133159A1 (zh) * 2018-12-28 2020-07-02 Oppo广东移动通信有限公司 采样自干扰信号的方法、终端设备和网络设备
EP4091252B1 (en) * 2020-01-15 2026-02-25 Qualcomm Incorporated Duplex-mode remediation for self interference
US11770473B2 (en) * 2020-05-01 2023-09-26 Qualcomm Incorporated Avoid and react to sudden possibility of damage to receiver in self-interference measurement
CN115735335B (zh) * 2020-06-12 2026-01-02 株式会社村田制作所 高频模块以及通信装置
TWI888786B (zh) * 2023-01-17 2025-07-01 慧榮科技股份有限公司 介面電路與記憶體控制器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4204199A1 (de) * 1992-02-13 1993-08-19 Deutsche Aerospace Amplitudenbegrenzer
US5923647A (en) * 1996-09-06 1999-07-13 Ericsson Inc. Circulator usage in time division duplex radios
JP2008017341A (ja) * 2006-07-07 2008-01-24 Ntt Docomo Inc 無線通信装置および無線通信方法
US10284356B2 (en) * 2011-02-03 2019-05-07 The Board Of Trustees Of The Leland Stanford Junior University Self-interference cancellation
US9935680B2 (en) 2012-07-30 2018-04-03 Photonic Systems, Inc. Same-aperture any-frequency simultaneous transmit and receive communication system
CN103338172B (zh) 2013-07-24 2015-11-11 电子科技大学 一种多径环境下同时同频全双工自干扰抵消方法
CN105474549B (zh) * 2013-12-04 2018-05-11 华为技术有限公司 收发共用天线的自干扰消除方法、收发机和通信设备
WO2015171177A1 (en) * 2014-05-05 2015-11-12 The Regents Of The University Of California Full-duplex self-interference cancellation systems
CN103957182B (zh) 2014-05-21 2017-03-08 苏州东奇信息科技股份有限公司 一种基于mppsk调制的共信道全双工系统
US9622173B2 (en) * 2014-06-20 2017-04-11 GM Global Technology Operations LLC Power efficient, variable sampling rate delta-sigma data converters for cellular communications systems
CN104779971A (zh) * 2014-11-07 2015-07-15 哈尔滨工业大学深圳研究生院 一种结合模拟抵消算法的非线性数字自干扰抵消方法
CN105991170B (zh) * 2015-02-06 2019-09-17 电信科学技术研究院 一种信号发射方法及装置
WO2016128048A1 (en) * 2015-02-12 2016-08-18 Huawei Technologies Co., Ltd. Full duplex radio with adaptive reception power reduction
KR20160150592A (ko) * 2015-06-22 2016-12-30 한국전자통신연구원 동일대역 전이중 송수신기
FI4002724T3 (fi) * 2015-12-13 2025-09-30 Gxc Llc Häiriönpoistomenetelmiä ja -laite
CN105978602B (zh) * 2016-04-13 2018-10-02 电子科技大学 一种同时同频全双工非线性干扰抑制的装置与方法
TWI638533B (zh) * 2017-07-10 2018-10-11 瑞昱半導體股份有限公司 無線通訊裝置

Also Published As

Publication number Publication date
EP3644543A1 (en) 2020-04-29
CN107317665B (zh) 2019-05-17
US11316551B2 (en) 2022-04-26
WO2018233422A1 (zh) 2018-12-27
US20200127699A1 (en) 2020-04-23
CN107317665A (zh) 2017-11-03
EP3644543B1 (en) 2021-11-10
EP3644543A4 (en) 2020-08-26

Similar Documents

Publication Publication Date Title
ES2900059T3 (es) Sistema dúplex total simultáneo en tiempo y frecuencia y terminal móvil
ES3024808T3 (en) Network radio-frequency structure, radio-frequency control method and electronic device
US10924139B2 (en) Radio frequency circuit and electronic device
US10630374B2 (en) Allocating and adjusting power between active ports of a multi-port booster
CN105553505A (zh) 载波聚合射频电路及通信终端
EP2914051B1 (en) Method for providing simultaneous voice and data communication service and electronic device thereof
CN107483060B (zh) 射频电路、天线装置及电子设备
KR20170065907A (ko) 다수의 통신 프로토콜들을 지원하는 단일 안테나를 포함하는 전자 장치 및 그의 동작 방법
CN110971262B (zh) 射频电路、天线装置及移动终端
US10523160B2 (en) Protection of power amplifiers in a signal booster
US20180331752A1 (en) Variable channelized bandwidth booster
CN108259046A (zh) 一种天线系统及移动终端
CN106296623B (zh) 一种图片处理方法及装置
CA3058770A1 (en) Signal booster with coaxial cable connections
US20170201008A1 (en) Mobile terminal
CN107404325A (zh) 射频电路、天线装置及电子设备
CN106899315B (zh) 一种天线系统及移动终端
CN107979861A (zh) 多模数据终端及系统
CN109348063B (zh) 一种无线通信设备及其天线切换电路、方法及系统
CN110546906B (zh) 射频电路开关芯片、射频电路、天线装置及电子设备
CN107181497B (zh) 射频电路、天线装置及电子设备
RU214347U1 (ru) Мультипротокольный ретранслятор
CN215682284U (zh) 射频电路结构及电子产品
CN210469348U (zh) 一种基于fpga实现全网手机信号屏蔽装置
CN110546889B (zh) 射频电路开关芯片、射频电路、天线装置及电子设备