ES2962587T3

ES2962587T3 - Receptor para navegación por satélite

Info

Publication number: ES2962587T3
Application number: ES17706969T
Authority: ES
Inventors: Daniël Sallaerts; Koen Pauwels; Wilde Wim De
Original assignee: Septentrio NV
Current assignee: Septentrio NV
Priority date: 2016-02-17
Filing date: 2017-02-10
Publication date: 2024-03-20
Anticipated expiration: 2037-02-10
Also published as: EP3417315B1; US20210026021A1; WO2017140601A1; EP3417315A1

Abstract

La invención se refiere a un receptor para navegación por satélite que comprende un procesador de señal para derivar de una señal de satélite una secuencia pseudoaleatoria de chips de código, un convertidor para producir una versión digitalizada de la secuencia PRN recibida, un primer y segundo registro de desplazamiento (3, 7), un generador de códigos (4), un conjunto de correlacionadores, circuitos para sumar valores de correlación y circuitos para determinar un máximo de la correlación sumada, un programador (20), caracterizado porque: - el receptor comprende al menos un multiplexor (6 , 24), configurado para transformar múltiples secuencias PRN en una secuencia entrelazada y para ingresar dicha secuencia entrelazada en el primer o segundo registro de desplazamiento (3, 7), - el circuito sumador comprende múltiples circuitos sumadores (11) para sumar por separado valores de correlación relacionados a las múltiples secuencias PRN, - el circuito para determinar un máximo está configurado para determinar el máximo en uno o más subgrupos de sumas determinadas por los múltiples circuitos sumadores (11). (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Receptor para navegación por satélite

Campo de la invención

La presente invención se refiere a la navegación por satélite y, en particular, a la unidad de adquisición de un receptor de navegación por satélite. Se refiere además al uso del receptor.

Estado de la técnica

Sistema global de navegación por satélite (GNSS) es un nombre general para un sistema de navegación por satélite. Un sistema GNSS comprende, entre otras cosas, una constelación de múltiples satélites de navegación que orbitan alrededor de la Tierra y cada uno de los cuales transmite señales de navegación específicas, también llamadas "señales de alcance". La funcionalidad de recepción del GNSS permite que un dispositivo reciba, adquiera y rastree las señales de alcance de múltiples satélites. La funcionalidad de procesamiento de señales del GNSS permite además determinar el posicionamiento geográfico de cualquier persona, embarcación u objeto equipado con un receptor de navegación. Todos los sistemas construidos hasta ahora funcionan de acuerdo con el mismo principio: se evalúa la señal de al menos cuatro satélites y el receptor calcula su propia posición.

Los sistemas operativos más conocidos son el sistema GPS americano y su homólogo ruso, Glonass. El Galileo europeo y el Compass chino son sistemas más recientes.

Cada satélite transmite una o más portadoras moduladas con uno o más códigos pseudoaleatorios (PRN). La señal recibida consiste en una versión de cambio Doppler y retraso temporal de esa señal transmitida. Dado que cada satélite de navegación tiene una velocidad diferente y se encuentra a una distancia diferente del receptor, el cambio Doppler y el retraso temporal dependen del satélite.

En los primeros segundos de funcionamiento de un receptor GNSS, se desconocen los cambios de frecuencia Doppler y los retrasos de los satélites visibles y la actividad principal del receptor es buscar señales disponibles en el espacio Doppler/retraso. Esta fase se denomina "adquisición inicial". Al final de esta fase, el receptor sabe (i) qué satélites son visibles, (ii) a qué frecuencia Doppler aproximada y (iii) a qué retraso aproximado.

Es importante que la adquisición inicial de señales se realice lo más rápido posible, ya que constituye una contribución importante en el llamado "time-to-first-fix", es decir, el tiempo desde el inicio del receptor (por ejemplo, tras haber estado en modo de espera), hasta que la primera posición esté disponible para el usuario. Una vez completada la adquisición inicial, el receptor cambia al modo de rastreo de señales, donde se rastrean y miden con precisión los parámetros Doppler y de retraso de las señales de cada satélite individual. El rastreo de señales implica algoritmos diferentes a los de la adquisición y debe cumplir requisitos muy diferentes. En la adquisición, la atención se centra en la velocidad a la que se analiza el espacio de búsqueda, mientras que en el rastreo, la atención se centra en la precisión del Doppler y la estimación del retraso.

Para permitir una adquisición eficiente y rápida de nuevas señales como Galileo, Glonass o GPS modernizado, se han propuesto varias técnicas, que dependen principalmente de la presencia de un gran número de correlacionadores, normalmente colocados en una unidad de adquisición dedicada que funciona independientemente de los canales. Estos correlacionadores calculan la función de correlación cruzada entre las señales de satélite recibidas y una réplica local del código PRN que el receptor está programado para adquirir. La posición del máximo de esta función de correlación cruzada indica el retraso de la señal del satélite.

El núcleo de una unidad de adquisición de este último tipo consiste en un conjunto de registros de cambios, un primer registro de cambios que recibe valores de muestra de una secuencia PRN entrante y un segundo registro de cambios que recibe muestras de una réplica de PRN conocida. La réplica muestreada se almacena en una memoria intermedia y luego se calcula la correlación entre la memoria intermedia y las versiones que cambian progresivamente de la secuencia PRN entrante en el primer registro de cambios. Para cada correlación, los resultados se suman y la suma se almacena. El máximo de las sumas determina una coincidencia entre la réplica local y el código entrante. El documento US 6208291 describe un método y aparato para adquirir y rastrear señales de sistemas de posicionamiento por satélite en un correlacionador altamente paralelo. Se realiza una operación de correlación de ruido pseudoaleatoria sobre una señal de entrada del sistema de posicionamiento por satélite para proporcionar una salida correlacionada. La señal de entrada del sistema de posicionamiento por satélite se introduce en paralelo a varios correlacionadores paralelos. Cada correlacionador paralelo contiene una unidad de múltiples correlacionadores que procesa y almacena múltiples fases de una señal de ruido pseudoaleatoria correlacionada utilizando circuitería sumadora y multiplicadora comunes. El documento US 2003/174792 describe un código civil moderado (CM) y un código civil largo (CL) que están multiplexados por división de tiempo (TDM), como un código combinado que tiene chips de código alternos que ensanchan el espectro de una señal transmitida. Un receptor GPS recibe y rastrea el código de ensanchamiento del espectro TDM usando un correlacionador de dos niveles que opera con valores 1 y -1 para correlacionar alternativamente los chips de código CM y CL recibidos usando una señal de activación para activar por tiempo la correlación de los dos códigos.

Un problema con este tipo de unidades de adquisición es que suelen ser demasiado lentas. Determinar cuál de un número determinado de satélites genera una secuencia PRN entrante y determinar el cambio Doppler puede llevar un tiempo considerable, ya que es necesario verificar secuencialmente varias réplicas y varios cambios Doppler.

Sumario de la invención

La invención se refiere a un receptor para navegación por satélite como se divulga en las reivindicaciones 1 y 2; la invención se refiere además al uso de los receptores de las reivindicaciones 1 y 2 como se indica en las reivindicaciones 8 y 9. El receptor de la invención está equipado con una unidad de adquisición basada en el mismo principio descrito anteriormente, es decir, que comprende registros de cambios y correlacionadores, pero que es capaz de procesar varias señales simultáneamente, de modo que la fase de adquisición puede realizarse más rápidamente que en los receptores de la técnica anterior.

Breve descripción de las figuras

La Figura 1 ilustra los componentes de una unidad de adquisición de un receptor de acuerdo con una primera realización de la invención.

La Figura 2 ilustra el llenado intercalado del segundo registro de cambios de la realización de la Figura 1.

La Figura 3 ilustra una segunda realización de la invención.

La Figura 4 ilustra el llenado intercalado del segundo registro de cambios en una realización en donde se verifican simultáneamente dos códigos de tipo Galileo.

La Figura 5 ilustra el llenado intercalado del primer registro de cambios en una realización en donde se procesan simultáneamente dos códigos Galileo E1B o E1C con cambio Doppler.

La Figura 6 ilustra el llenado intercalado del segundo registro de cambios de la misma realización ilustrada por la Figura 5.

Descripción detallada de la invención

Al añadir uno o más multiplexores al diseño de la unidad de adquisición descrita anteriormente, el receptor de la invención hace posible comparar una señal recibida con múltiples réplicas de códigos simultáneamente o comparar múltiples versiones de cambio Doppler de la misma señal con una única réplica del código. La arquitectura de la unidad de adquisición de acuerdo con una primera realización de la invención se ilustra en la Figura 1. Los valores numéricos citados a continuación en este documento se utilizan sólo a modo de ejemplo y no limitan el alcance de la invención. Una antena (no mostrada), recibe una señal de satélite y un procesador de señal (no mostrado) la procesa, para derivar una secuencia PRN entrante en la línea 1. El procesador de señal necesario para obtener la secuencia PRN se conoce en la técnica y no se describe en el presente documento en detalle. La secuencia PRN entrante es una secuencia de chips de código (0 y 1 o equivalente), a una velocidad segmentación de 1,023 MHz (1023 chips por milisegundo), transmitidos desde un satélite que se encuentra dentro del alcance del receptor. Sin embargo, el receptor aún no sabe qué satélite está transmitiendo la señal y debe comparar varias réplicas de códigos con la señal recibida para encontrar una coincidencia y posteriormente rastrear la señal del satélite. La señal entrante 1 es una señal digitalizada, es decir, la señal analógica recibida desde el satélite ha sido tratada por uno o más convertidores A/D y posiblemente acondicionada mediante otras herramientas de procesamiento de señales analógicas o digitales conocidas por el experto en la técnica, lo que conduce a una representación de la señal PRN entrante como una secuencia de muestras digitales a una frecuencia de muestreo determinada. En la realización actualmente descrita, la frecuencia de muestreo fs es de 30 MHz. La frecuencia de muestreo es mayor que la tasa de segmentación. Los valores muestreados se introducen con una velocidad de sincronización determinada en un primer registro de cambios 3.

El registro de cambios 3 tiene 30000 registros. Durante o antes de la adquisición de la señal de satélite, un generador de código 4 genera ocho réplicas de código diferentes almacenadas en la memoria de la unidad de adquisición y se muestrean a la misma frecuencia de muestreo fs, después de lo cual las ocho señales de muestra se alimentan en paralelo a un multiplexor 8-1 6. Preferentemente, el muestreo y multiplexación de las réplicas de códigos previamente almacenados se realiza completamente en el dominio digital, ya que los códigos se almacenan en forma de secuencias digitales en la memoria del receptor. Dichos (re)muestreo y multiplexación digital son conocidos por el lector experto y, por lo tanto, no se describen en el presente documento en detalle. El significado del término "multiplexor" en el contexto de esta solicitud incluye cualquier circuito que establezca la función de multiplexación como se describe a continuación en el presente documento. La salida del multiplexor 6 se alimenta a un segundo registro de cambios 7, que también tiene 30000 registros. El multiplexor produce así un flujo intercalado de muestras de las ocho réplicas de código. Cuando se llenan los 30000 registros del segundo registro de cambios 7, contienen ocho veces 3750 muestras de cada réplica de código, de la manera ilustrada en la Figura 2. Cada grupo de ocho registros comprende una muestra para cada uno de los ocho códigos PRN diferentes. El primer grupo de ocho registros (que se completaron en último lugar), comprende la muestra n° 3750 del octavo al primer código respectivamente; el último grupo de ocho registros (habiéndose completado primero), comprende la muestra n° 1 del octavo al primer código respectivamente. Estos 30 000 registros se copian luego en una memoria intermedia 8 y se mantienen allí durante el resto del cálculo, que se describe a continuación.

La correlación se calcula entre las 30000 muestras en la memoria intermedia 8 y las 30000 muestras de la secuencia PRN recibida en el primer registro de cambios 3. Esto se hace mediante un conjunto 10 de 30000 correlacionadores, que son básicamente circuitos XOR, que producen un 1 para muestras que coinciden (ambos 0 o ambos 1), y un 0 para muestras que no coinciden (0 y 1 o viceversa). Después de eso, hay ocho circuitos sumadores 11 separados conectados a los correlacionadores, de manera que se calcule la suma de los valores de correlación determinados para cada uno de los ocho códigos intercalados. Estas sumas se almacenan en una memoria 12 que tiene 30 000 áreas de memoria. En cada ciclo de reloj, este proceso se repite con la señal entrante cambiada un registro en el primer registro de cambios 3. Así, al final de 30000 ciclos de reloj, la memoria 12 se llena con ocho veces 3750 sumas de correlación y la detección de picos se realiza en cada grupo de 3750 sumas, para detectar así un máximo. El grupo donde se encuentra un máximo indica un candidato para el código correcto. Preferentemente, el mismo cálculo se realiza varias veces y las sumas o los cuadrados de las sumas se acumulan y se ponderan en la memoria 12, antes de determinar el máximo.

Un componente de hardware 20 se denomina planificador y se describe en el presente documento únicamente por su función: el planificador 20 controla la sucesión de operaciones descritas anteriormente, así como el funcionamiento del multiplexor 6 y el acceso a la memoria. Se encarga del reinicio, la generación de códigos, el cambio de frecuencia (véase la segunda realización), y la acumulación de períodos. Además, señala el final del cálculo a un procesador externo a través de un mecanismo de interrupción. La manera en que se puede poner en práctica el planificador 20 no es diferente de la de los receptores actualmente conocidos y, por lo tanto, no se describe aquí en detalle.

En la Figura 3 se muestra una segunda realización. La secuencia PRN entrante en la línea 1 proviene de un satélite conocido, es decir, el receptor ya sabe qué código PRN predefinido, que consta de 1023 chips por milisegundo, se recibe. Sin embargo, el cambio Doppler aún no se ha determinado. Para ello, la señal entrante se divide en ocho líneas paralelas y se multiplica ocho veces en ocho multiplicadores 21 con una señal producida por uno de los ocho osciladores 22 controlados numéricamente. Este NCO es un circuito conocido que multiplica la señal de banda base con un patrón sinusoidal y/o coseno generado localmente de un cambio de frecuencia determinado. Cada uno de los ocho NCO aplica así una corrección Doppler diferente a la señal entrante. De esta manera se generan en paralelo ocho versiones de la señal entrante, cada una con un cambio Doppler diferente. Estas ocho versiones se muestrean a una frecuencia de muestreo fs de 30 MHz y se alimentan a un multiplexor 8-1 24. De la misma manera que se describió anteriormente, el multiplexor 24 produce un flujo intercalado de las ocho secuencias PRN y lo alimenta al primer registro de cambios 3.

La réplica del código conocido es producida ocho veces por el generador de código 4, cada versión se muestrea a 30 MHz y se alimenta al multiplexor 8-1 6, que alimenta un flujo intercalado de ocho veces el mismo código PRN (es decir, el código del satélite conocido que transmite la frecuencia PRN), al segundo registro de cambios 7. Este flujo intercalado se almacena en la memoria intermedia 8 y la correlación se calcula en correlacionadores 10 entre la memoria intermedia y las ocho señales de cambio Doppler diferenciales entrelazadas en el primer registro de cambios 3. De la misma manera que se describió anteriormente para la primera realización, los valores de correlación se suman ocho veces en circuitos sumadores 11 separados y estas sumas se almacenan en la memoria 12. La detección del máximo de la misma manera que en la primera realización revela candidatos para el cambio Doppler correcto. El planificador realiza la función descrita anteriormente y también la función de controlar el segundo multiplexor 24.

La arquitectura de la Figura 1 también se puede utilizar para verificar dos códigos PRN Galileo del tipo E1B o E1C. Estos códigos Galileo constan de 4092 chips a una velocidad de segmentación de 1,023 MHz. De este modo, el código puede dividirse en cuatro bloques diferentes, A a D, de 1023 chips. En un receptor de la invención, el segundo registro de cambios 7 puede llenarse con dos de estos códigos de forma intercalada, de la manera ilustrada en la Figura 4. En la Figura, "1A" significa "una muestra del bloque A del primer código", mientras que "2A" significa "una muestra del bloque A del segundo código". La correlación con la señal entrante, la suma y la detección del máximo se realiza de la misma forma que se explicó anteriormente en relación con la Figura 1.

De manera similar, el receptor de la Figura 3 puede usarse para comparar dos versiones de cambio Doppler de una señal PRN Galileo E1B o E1C entrante con una única réplica de código, muestreando las salidas de dos de los multiplicadores de entrada 21, cada uno controlado para tener un cambio de frecuencia diferente por parte del NCO 22 correspondiente. La salida de los dos multiplicadores se alimenta a las dos primeras entradas del multiplexor 24, lo que conduce a que se introduzca una secuencia intercalada como se muestra en la Figura 5 en el primer registro de cambios 3. En la Figura 5, cada "1" es una muestra de la primera señal PRN y cada "2" es una muestra de la segunda señal PRN. Una única réplica de código E1B o E1C se genera dos veces como cuatro bloques de 1023 chips y los ocho bloques resultantes se muestrean y se introducen en el multiplexor 6, lo que conduce a que la secuencia de la Figura 6 se alimente al segundo registro de cambios 7. La correlación, suma y detección de máximo se realiza de la misma manera descrita anteriormente.

De acuerdo con una realización, la señal entrante 1 comprende valores complejos (0,0), (1,0), (0,1) o (1,1), por ejemplo los valores I y Q de la señal entrante. En este caso, el primer registro de cambios 3 comprende 30000 registros dobles (cada registro capaz de contener dos valores reales), y las correlaciones se calculan y suman para los valores I y Q por separado. A continuación, preferentemente se calcula y acumula la suma de los cuadrados de los valores I y Q sumados y se detecta el máximo de esta suma de valores al cuadrado, que representa de forma efectiva la energía promedio.

Como se indicó anteriormente, las funciones de multiplexación de los multiplexores 6 y 24 están controladas por el planificador 20. En una realización preferida, el planificador 20 controla cuántos de los canales de entrada de los multiplexores están activos. Por ejemplo, si sólo hay un canal activo, esto equivale a desactivar por completo la función de multiplexación. En la realización ilustrada en la Figura 5, sólo dos canales del multiplexor 24 están activos. Esto hace que la arquitectura de la Figura 3 sea capaz de realizar todos los cálculos descritos anteriormente. La Figura 3 representa así la arquitectura de una unidad de adquisición de un receptor de acuerdo con la realización preferida de la invención. En esta arquitectura también es posible procesar ocho señales diferentes con cambio Doppler y ocho réplicas de códigos diferentes simultáneamente utilizando activamente los multiplexores 6 y 24.

En este último caso, pero también en otros modos de funcionamiento, puede ser necesario o preferible seleccionar uno o más subgrupos de las 30000 sumas almacenadas en la memoria 12 y realizar la detección del máximo sólo en estos subgrupos. Por lo tanto, el planificador 20 está configurado preferentemente para poder seleccionar subgrupos específicos de la memoria 12.

Otra realización comprende sólo el multiplexor 24 y no el multiplexor 6, siendo todos los demás componentes los mismos que en las Figuras 1 y 3. Esta realización es capaz de adquirir ocho versiones de cambio Doppler de una secuencia PRN entrante y correlacionar estas versiones con una única réplica de PRN muestreada, siendo muestreada la réplica de PRN a 30 MHz, como las versiones entrantes de cambio Doppler. Las operaciones de correlación y suma y la determinación del máximo se realizan de la misma manera que en las realizaciones descritas anteriormente.

Aunque la invención se ha ilustrado y descrito en detalle en los dibujos y en la anterior descripción, tal ilustración y descripción deben considerarse ilustrativas o como ejemplo y no restrictivas. Otras variaciones a las realizaciones divulgadas pueden entenderse y efectuarse por los expertos en la materia al poner en práctica la invención reivindicada, a partir de un estudio de los dibujos, la divulgación y las reivindicaciones adjuntas. En las reivindicaciones, la palabra "que comprende" no excluye otros elementos o etapas, y el artículo indefinido "un" o "una" no excluye una pluralidad. El mero hecho de que se indiquen ciertas medidas en reivindicaciones mutuamente dependientes diferentes no indica que una combinación de estas medidas no pueda usarse para su aprovechamiento. Ningún signo de referencia en las reivindicaciones debería interpretarse como que limitan el alcance.

Claims

REIVINDICACIONES

1. Un receptor para navegación por satélite que comprende:

• una antena para capturar una señal de satélite,

• un procesador de señal configurado para derivar desde la señal del satélite una secuencia pseudoaleatoria (PRN) de chips de código, a una frecuencia de segmentación f0,

• un convertidor configurado para producir una versión digitalizada de la secuencia PRN en forma de una secuencia de muestras a una frecuencia de muestreo fs, en donde la frecuencia de muestreo fs es mayor que la frecuencia de segmentación f0,

• un primer registro de cambios (3) configurado para recibir la secuencia de muestras,

• un generador de códigos (4) configurado para generar réplicas de múltiples códigos PRN predefinidos, teniendo las réplicas la forma de secuencias de muestras a la frecuencia de muestreo fs,

• un segundo registro de cambios (7) para recibir valores muestreados de una secuencia de réplica de PRN, • el receptor comprende un multiplexor (6) configurado para transformar las secuencias de muestras de las réplicas en una secuencia intercalada y para introducir dicha secuencia intercalada en el segundo registro de cambios (7), • un conjunto de correlacionadores (10) configurados para determinar un valor de correlación entre las secuencias de muestras de la secuencia intercalada en el segundo registro de cambios (7) y la secuencia de muestras en el primer registro de cambios (3) para las réplicas de la secuencia intercalada,

• una circuitería sumadora que comprende múltiples circuitos sumadores (11), cada uno de ellos configurado para sumar por separado valores de correlación relacionados con una de las réplicas respectiva de la secuencia intercalada,

• circuitería para determinar un máximo de los valores de correlación sumados para determinar de ese modo una coincidencia entre la secuencia PRN y una de las réplicas, en donde la circuitería para determinar un máximo está configurada para determinar el máximo en uno o más subgrupos de sumas determinadas por los múltiples circuitos sumadores (11), y

• un planificador (20) para controlar al menos el funcionamiento del generador de códigos (4), los registros de cambios (3,7), los correlacionadores (10), la circuitería sumadora (11) y la circuitería para determinar un máximo.

2. Un receptor para navegación por satélite que comprende:

• una antena para capturar una señal de satélite,

• un procesador de señal configurado para derivar desde la señal del satélite una secuencia pseudoaleatoria (PRN) de chips de código, a una frecuencia de segmentación fü,

• circuitería configurada para duplicar la secuencia PRN sobre una pluralidad de líneas paralelas,

• un multiplicador (21) y un oscilador (22) controlado numéricamente, proporcionados en relación con cada una de la pluralidad de dichas líneas paralelas, configurados para aplicar un cambio de frecuencia diferente a una pluralidad de duplicados de la secuencia PRN en la pluralidad de líneas paralelas,

• un primer registro de cambios (3),

• un multiplexor (24) configurado para transformar dicha pluralidad de duplicados de cambios de frecuencia en una secuencia intercalada y para introducir dicha secuencia intercalada en el primer registro de cambios (3),

• un generador de código (4) configurado para generar una réplica de un código PRN predefinido, teniendo la réplica la forma de una secuencia de muestras a la frecuencia de muestreo fs,

• un segundo registro de cambios (7) configurado para recibir las muestras de la réplica,

• un conjunto de correlacionadores (10) configurados para determinar un valor de correlación entre la secuencia de muestras de la réplica en el segundo registro de cambios (7) y la secuencia intercalada en el primer registro de cambios (3),

• una circuitería sumadora que comprende múltiples circuitos sumadores (11), cada uno de ellos configurado para sumar por separado valores de correlación relacionados con uno de los duplicados con cambio de frecuencia respectivo de la secuencia intercalada,

• circuitería para determinar un máximo de los valores de correlación sumados para determinar de ese modo una coincidencia entre uno de los duplicados con cambio de frecuencia y la réplica, en donde la circuitería para determinar un máximo se configura para determinar el máximo en uno o más subgrupos de sumas determinadas por los múltiples circuitos sumadores (11), y

3. El receptor de acuerdo con la reivindicación 2, que comprende un multiplexor (6) configurado para transformar múltiples copias de la réplica en una secuencia intercalada y para introducir dicha secuencia intercalada en el segundo registro de cambios (7).

4. El receptor de acuerdo con una cualquiera de las reivindicaciones anteriores, en donde el planificador (20) está configurado para controlar el funcionamiento del multiplexor o multiplexores (6,24), de tal manera que el planificador es capaz del número de canales de entrada del multiplexor que están activados.

5. El receptor de acuerdo con una cualquiera de las reivindicaciones anteriores, en donde la secuencia PRN y la réplica o réplicas comprenden 1023 chips por milisegundo.

6. El receptor de acuerdo con la reivindicación 5, en donde la secuencia PRN y la réplica o réplicas comprenden 4092 chips por cuatro milisegundos y en donde los 4092 chips se dividen en cuatro grupos de 1023 chips y en donde los cuatro grupos de una réplica se transforman en una secuencia intercalada.

7. El receptor de acuerdo con una cualquiera de las reivindicaciones anteriores, en donde el multiplexor (6, 24) es un multiplexor 8-1.

8. Uso de un receptor de acuerdo con una cualquiera de las reivindicaciones anteriores, para adquirir señales PRN que comprenden 1023 chips por milisegundo.

9. Uso de un receptor de acuerdo con una cualquiera de las reivindicaciones 1 a 7 para adquirir señales PRN que comprende 4092 chips cada cuatro milisegundos y en donde las réplicas PRN de estas señales se dividen en cuatro bloques de 1023 chips y en donde los cuatro bloques se transforman en un secuencia intercalada.