ES2967933T3

ES2967933T3 - Método para controlar un inversor multinivel que tiene un enlace de CC dividido

Info

Publication number: ES2967933T3
Application number: ES21718892T
Authority: ES
Inventors: Richard Grasböck; Michael Rothboeck; Roland Pieler; Harald Kreuzer
Original assignee: Fronius International GmbH
Current assignee: Fronius International GmbH
Priority date: 2020-04-20
Filing date: 2021-04-19
Publication date: 2024-05-06
Anticipated expiration: 2041-04-19
Also published as: PL4104285T3; EP4104285A1; AU2021259198A1; IL297387B2; EP3902134A1; IL297387A; EP4104285B1; AU2021259198B2; US20230198421A1; US12231059B2; BR112022019061A2; IL297387B1; CN115398789A; WO2021213947A1; CN115398789B

Abstract

Para mejorar el equilibrio de voltaje en los voltajes del capacitor del enlace de CC de un inversor multinivel con un enlace de CC dividido, se utiliza una señal de modulación (MS) con una amplitud de señal de modulación (AMS) como señal armónica par del voltaje de salida (UAC) o corriente de salida (iAC) del inversor (1) se calcula a partir de una diferencia de potencia eléctrica real (Pdiff,act) de las potencias eléctricas reales en los condensadores del enlace de CC (CDC1, CDC2) y se superpone al valor de consigna (SP) para configurar una salida. voltaje (uAC) o corriente de salida (iAC) del inversor (1). (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Método para controlar un inversor multinivel que tiene un enlace de CC dividido

La presente invención se refiere a un método para controlar un inversor multinivel que tiene un enlace de CC con al menos dos condensadores de enlace de CC que están conectados a una etapa de conmutación con conmutadores semiconductores para ajustar una tensión de salida o una corriente de salida del inversor según un valor de consigna dado. La invención se refiere también a dicho inversor multinivel con un control de inversor.

Un inversor es un convertidor de tensión que convierte tensión de CC (tensión de corriente continua) desde una fuente de alimentación de CC en tensión de CA (tensión de corriente alterna). Un inversor usa una etapa de conmutación para convertir una tensión de CC en la entrada en una tensión de CA en la salida. La tensión de CC en la entrada se proporciona habitualmente mediante un enlace de CC que está conectado a una fuente de alimentación de C<c>. La fuente de alimentación de CC puede ser, por ejemplo, un módulo fotovoltaico, un almacenamiento de energía de batería, la salida de un convertidor de CA/CC o CC/CC, etc.

También se conocen inversores bidireccionales que permiten un flujo de energía en ambas direcciones, es decir desde la entrada hacia la salida y viceversa.

Hay muchas topologías diferentes para un inversor muy conocidas, por ejemplo, topologías multifase o topologías multinivel. Un inversor multifase proporciona una tensión de salida multifase, por ejemplo, una tensión de salida trifásica. Un inversor multifase tiene al menos una rama de conmutación en la etapa de conmutación para cada fase. Una rama de conmutación habitualmente comprende elementos de conmutación conectados en serie, como conmutadores semiconductores, como los IGBT (transistor bipolar de puerta aislada), los MOSFET (transistor de efecto de campo metal-óxido-semiconductor) o GaN (nitruro de galio), y un polo de CA entre elementos de conmutación de lado alto y de lado bajo.

En una implementación sencilla, hay dos elementos de conmutación en una rama de conmutación que permiten dos niveles de tensión en el polo de CA. En implementaciones más complejas, hay más de dos elementos de conmutación conectados en serie en una rama de conmutación que permite más de dos niveles de tensión en el polo de CA (multinivel).

El enlace de CC puede comprender un único condensador, pero, especialmente para un inversor multinivel, también puede comprender varios condensadores conectados en serie (enlace de CC dividido), por ejemplo, dos condensadores conectados en serie. El polo de CC entre los condensadores puede usarse como un punto neutro y puede anclarse en un inversor multinivel a las ramas de conmutación mediante conmutadores semiconductores, como diodos (inversor anclado al punto neutro pasivo) o como transistores (por ejemplo, IGBT o MOSFET) (inversor anclado al punto neutro activo). El enlace de CC dividido proporciona, por ejemplo, una tensión positiva CC que puede ser la mitad de la tensión de CC aplicada al enlace de CC y una tensión negativa CC que puede ser la mitad de tensión de CC aplicada al enlace de CC. El punto neutro del enlace de CC entre los condensadores conectados en serie puede estar conectado también a un punto neutro de una red que se suministra mediante el inversor o a un punto en estrella o a punto neutro de un filtro de salida del inversor. En el funcionamiento del inversor las tensiones CC en los condensadores de enlace de un enlace de CC dividido deberían equilibrarse. Las tensiones de condensador de enlace de CC no equilibradas provocan un esfuerzo desigual en los componentes eléctricos del inversor, que pueden conducir incluso al fallo de componente y/o inversor, y también a una degradación de la calidad de forma de onda de salida que puede provocar un aumento perjudicial en la distorsión armónica total de tensión de salida (THD). Por tanto, el desequilibrio de tensión entre la tensión de CC en los condensadores de enlace de CC dividido no es deseable. Para mitigar el desequilibrio de tensión en un enlace de CC dividido, ya se han propuesto diferentes estrategias.

Una estrategia conocida se basa en un hardware adicional en el enlace de CC dividido para el equilibrio de tensión. Pero esto aumentaría los costes y pérdidas del inversor. Otras estrategias se basan en técnicas de inyección, por ejemplo, las descritas en K. Kang et al.,“A Harmonic Voltage Injection Based CC-Link Imbalance Compensation Technique for Single-Phase Three-Level Neutral-Point-Clamped (NPC) Inverters",MDPI Energies 2018, 11, 1886. En este método una señal de armónico par, por ejemplo, una señal de armónico de segundo orden se añade a la señal de referencia que se genera mediante el controlador de corriente del inversor. El controlador de conmutación usa después la señal de referencia con el armónico para controlar la conmutación de los conmutadores semiconductores en las ramas de conmutación del inversor. La señal de armónico par tiene como objetivo equilibrar los condensadores de enlace de CC, provocando los armónicos una diferencia de tensión entre los condensadores de enlace de CC para reducir el desequilibrio de tensión entre los condensadores. La señal de armónico par se elige para que sea directamente proporcional a la diferencia entre las tensiones de condensador de CC, es decir proporcional al desequilibrio de tensión. Con tal ganancia proporcional el comportamiento de control del equilibrio de tensión control sin embargo es pobre (por ejemplo, error de desplazamiento residual, comportamiento transitorio pobre).

El documento EP 2876793 A1 propone un método similar que usa un tercer armónico para modificar la señal de referencia del inversor. La señal de referencia se modifica, sin embargo, no para equilibrar las tensiones de enlace de CC sino para minimizar el esfuerzo de corriente de los condensadores de enlace de CC para incrementar su vida útil. La señal de armónico de tercer orden se añade para ajustar la amplitud y/o la diferencia de fase para minimizar el esfuerzo de corriente en ambos condensadores de enlace de CC.

Otro documento relevante de la técnica anterior para la presente invención es:

- AKAGI H ET AL:“ Voltage Balancing Control for a Three-Level Diode-Clamped Converter in a Medium-Voltage Transformerless Hybrid Active Filtef,IEEE TRANSACTIONS ON POWER ELECTRONICS, INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, EE.UU., vol. 24, n°. 3, 1 de marzo de 2009 (01-03-2009), páginas 571-579 y

AKAGI H ET AL: “A 6.6-kV transformerless STATCOM based on a five-level diode-clamped PWM converter:system design and experimentaron of a 200-V, 10-kVA laboratory modef,CONFERENc E RECORD OF THE 2005 IEEE INDUSTRY APPLICATIONS CONFERENCE FORTIETH IAS ANNUAL MEETING 2-6 OCT. 2005 KOWLOON, HONG KONG, CHINA, IEEE, IEEE CAT., vol. 1, 2 de octubre de 2005 (02-10-2005), páginas 557 564

Es un objeto de la presente invención mejorar el equilibrio de tensión de un inversor multinivel con un enlace de CC dividido.

Esto se logra calculando una señal de modulación con una amplitud de señal de modulación como una señal de armónico par de la tensión de salida o de la corriente de salida del inversor. La señal de modulación se calcula a partir de una diferencia de potencia eléctrica real de las potencias eléctricas reales en los al menos dos condensadores de enlace de CC, y mediante superposición de la señal de modulación al valor de consigna para generar una señal de referencia adaptada que se usa para controlar la conmutación de los conmutadores semiconductores, para equilibrar las tensiones de condensador de enlace de CC en los condensadores de enlace de CC. Este enfoque permite controlar la señal de modulación de tal modo que se compensa la diferencia de potencia real de los condensadores de enlace de CC, lo que a su vez equilibra las tensiones de condensador de enlace de CC. La señal de modulación por tanto se adapta siempre a la diferencia de potencia de corriente que mejora el equilibrio de las tensiones de condensador de enlace de CC. Aparte de eso, al usar la diferencia de potencia para calcular la señal de modulación, es posible reaccionar incluso antes de que las tensiones de enlace de CC de los condensadores de enlace de CC cambien debido a una diferencia de potencia. Al usar la diferencia de potencia, se sabe cómo cambiará la tensión de enlace de CC, lo que permite influir en esta antes de que cambien las tensiones. Por tanto, el comportamiento transitorio del control de equilibrio de tensión puede mejorarse y el error de control puede disminuir. Por último, al usar potencia en lugar de tensión para el control de equilibrio, puede aplicarse la teoría de control lineal, ya que la potencia tiene una influencia lineal en el cambio de energía eléctrica con el paso del tiempo en los condensadores de enlace de CC, es decir, a la larga es responsable del cambio de tensión.

Preferiblemente, la diferencia de potencia real se calcula como una diferencia de potencia de CA de las potencias CA proporcionadas por los condensadores de enlace de CC y opcionalmente como suma de la diferencia de potencia de CA y una diferencia de potencia de CC de los condensadores de enlace de CC. Para entonces, la potencia real proporcionada y consumida por los condensadores de enlace de CC se considera al calcular la señal de modulación.

Es especialmente ventajoso si se proporciona una diferencia de potencia de consigna y si la amplitud de señal de modulación se calcula a partir de un error de diferencia de potencia en forma de la diferencia entre la diferencia de potencia de consigna y la suma de la diferencia de potencia real y la diferencia de potencia en los condensadores de enlace de CC provocada por la señal de modulación. Esto permite controlar la diferencia de potencia y por tanto también el equilibrio basándose en una diferencia de potencia de consigna dada.

La presente invención se describe con mayor detalle a continuación con referencia las figuras 1 a 7 que muestran a modo de ejemplo, de forma esquemática y no restrictiva realizaciones ventajosas de la invención.

En los dibujos:

la figura 1 muestra una topología conocida de un inversor con un enlace de CC dividido,

la figura 2 muestra un ejemplo de un inversor multinivel trifásico,

la figura 3 muestra un ejemplo de un inversor multinivel monofásico,

la figura 4 muestra el esquema de control del inversor con un control de equilibrio,

la figura 5 muestra el cálculo de una señal de modulación a partir de una diferencia de potencia real, la figura 6 muestra el cálculo de la diferencia de potencia de consigna, y

la figura 7 muestra un ejemplo de una señal de modulación de armónico par de segundo orden.

La figura 1 muestra a modo de ejemplo un diseño típico de un inversor 1 para convertir la tensión de CC U<dc>, por ejemplo, desde una fuente de alimentación CC 2 que proporciona la tensión de CC U<dc>a la entrada, en una tensión de CA<uac>en la salida. En una realización de la figura 1, la tensión de salida<uac>es una tensión de salida trifásica<uac>con tensiones de fase<uac>1 ,<uac>2,<uac3>. La tensión de salida de CA<uac>se proporciona a una carga eléctrica 3, por ejemplo, una red eléctrica. En caso de una carga equilibrada, se puede suponer que las tensiones de fase de la tensión de salida<uac>, por ejemplo,<ua c i>,<uac>2,<uac3>, sean iguales (además de un desplazamiento de fase). La fuente de alimentación CC 2 puede ser cualquier fuente CC, por ejemplo, un módulo fotovoltaico PV, como en la figura 1, o un almacenamiento de energía de batería, un convertidor de CC/CC, un convertidor de CA/CC, etc. Aunque en la figura 1 se muestra un inversor trifásico, el inversor 1 puede tener un número de fases cualquiera incluyendo también una única fase. El inversor 1 podría ser también bidireccional, en el que podría transferirse energía eléctrica desde la entrada a salida y viceversa, es decir entrada y salida podrían conmutarse. El inversor 1 comprende un enlace de CC 4 en el lado de entrada del inversor 1, una etapa de conmutación 5 y un filtro de CA 6 opcional en el lado de salida del inversor 1. En la entrada del inversor 1 puede estar previsto también un filtro de entrada de CC (por ejemplo, un filtro EMC (compatibilidad electromagnética)) y/o un convertidor CC/CC para elevar la tensión de enlace de CC U<dcl>. El filtro de CA 6 opcional sirve para alisar la tensión de salida de CA y la corriente de salida de CA<íac>del inversor 1 y puede comprender también un filtro EMC. Entre el inversor 1 y la carga 3, opcionalmente puede estar dispuesto un relé de CA 7 que permite desconectar el inversor 1 de la carga 3. El relé de CA 7, si está presente, puede estar integrado también en el inversor 1.

El enlace de CC 4 se implementa como enlace de CC dividido que tiene al menos dos condensadores de enlace de CC C<d c i>, C<dc>2 conectados en serie. Entre dos condensadores de enlace de CC C<d c i>, C<dc>2 se proporciona un punto neutro N. El punto neutro N podría conectarse al neutro de la carga eléctrica 3, por ejemplo, el neutro de la red (tal como se indica en la figura 1 en líneas discontinuas) y/o podría enclavarse a las ramas de conmutación de la etapa de conmutación 5 mediante conmutadores semiconductores (por ejemplo, diodos como en la figura 2 o transistores como en la figura 3) en un inversor multinivel.

La tensión de enlace de CC U<dcl>en el enlace de CC 4 se divide en una primera tensión de enlace de CC U<dc>, en el condensador de lado alto CDCI y una segunda tensión de enlace de CC U<dc>2 en el condensador de lado bajo CDC2. El punto neutro N está entre el condensador de lado alto C<dci>y condensador de lado bajo C<dc>2. Durante el funcionamiento del inversor 1 la primera tensión de enlace de CC U<dci>y segunda tensión de enlace de CC U<dc>2 pueden desequilibrarse, es decir U<dci>t U<dc>2. Para evitar esto se implementa un control de equilibrio como se describe a continuación.

La etapa de conmutación 5 comprende un número n de ramas de conmutación SLn, n > 1, con al menos una rama de conmutación SLn para cada fase, mientras que cada rama de conmutación SLn se conecta en paralelo al enlace de CC 4, es decir en paralelo a la tensión de enlace de CC U<dcl>. En cada una de las n ramas de conmutación SLn al menos dos conmutadores semiconductores Snm, m > 2, están conectados en serie. Entre conmutadores semiconductores Snm de una rama de conmutación SLn se forma un polo de CA ACPn en el que se proporciona la salida corriente de CA iLn y tensión uLn de la rama de conmutación SLn. El polo de CA ACPn está entre los elementos de conmutación de lado alto y de lado bajo Snm. Los polos de CA ACPn de varias ramas de conmutación SLn de la etapa de conmutación 5 pueden estar conectados también para formar juntos una fase de la tensión de salida<uac>. En un inversor multinivel, una rama de conmutación SLn comprende varios conmutadores semiconductores Snm conectados en serie en el lado alto y el lado bajo. La figura 2 y la figura 3 muestran ejemplos de realizaciones de inversor multinivel.

En el ejemplo de la figura 2 se muestra un inversor multinivel trifásico pasivo anclado al punto neutro con un enlace de Ce dividido 4 y una etapa de conmutación 5 que tiene tres ramas de conmutación SL1, SL2, SL3 (una por fase). En cada rama de conmutación SL1, SL2, SL3 dos conmutadores semiconductores de lado alto S il, S12, S21, S22, S31, S32 y dos conmutadores semiconductores de lado bajo S13, S14, S23, S24, S33, S34 están conectados en series. Entre los conmutadores semiconductores de lado alto y de lado bajo Snm se forman los polos de CA ACPI, ACP2, ACP3. Los conmutadores semiconductores de lado alto Snl, Sn2 y conmutadores semiconductores de lado bajo Sn3, Sn4 de cada rama de conmutación SLn son diodos anclados al punto neutro N del enlace de CC dividido 4, es decir el punto neutro N está conectado entre los conmutadores semiconductores de lado alto y de lado bajo a través de diodos.

Las tensiones de CA uLn en los polos de CA ACPn de un inversor multinivel pueden tener más de dos niveles de tensión, por ejemplo, tres niveles de tensión (U<dc>+, 0, U<dc>-) en la realización de la figura 2. Las corrientes de rama de CA iLn proporcionadas en los polos de CA ACPn de las ramas de conmutación SLn se filtran habitualmente en un filtro de CA 6 mediante bobinas L conectados en serie (inductores) para eliminar las componentes de alta frecuencia de las formas de onda de CA. Las bobinas L pueden estar seguidas de condensadores de filtro conectados en estrella Cf e inductores de filtro Lf conectados en serie. El punto en estrella de los condensadores de filtro cf conectados en estrella puede estar conectado también al punto neutro N del enlace de CC 4 (tal como se indica con línea discontinua en la figura 2). El filtro de CA 6 puede comprender sin embargo también etapas de filtro adicionales o diferentes. El punto neutro N del enlace de CC dividido 4 puede estar conectado también a la línea de neutro de la carga eléctrica 3 (tal como se indica con línea discontinua en la figura 2).

La figura 3 muestra a modo de ejemplo un inversor multinivel de fase única activo anclado al punto neutro 1. La rama de conmutación SL1 comprende cuatro conmutadores semiconductores S11, S12, S13, S14 conectados en series. Los conmutadores semiconductores de lado alto S11, S12 proporcionan la forma de onda de CA positiva y los conmutadores semiconductores de lado bajo S13, S14 la forma de onda de CA negativa. Entre los conmutadores semiconductores superiores S11, S12 y conmutadores semiconductores negativos S13, S14 se proporciona el polo de CA ACP1. Los conmutadores semiconductores de lado alto S11, S12 y conmutadores semiconductores de lado bajo S13, S14 están enclavados al punto neutro N del enlace de CC 4 a través de conmutadores semiconductores (por ejemplo, transistores T1, T2). El punto neutro N del enlace de CC 4 está conectado en este caso a la línea de neutro de la carga eléctrica 3.

Una rama de conmutación SLn de un inversor multinivel 1 puede tener también más de dos conmutadores semiconductores en el lado alto y lado bajo para proporcionar más niveles de tensión de la tensión de CA uLn y el polo de CA ACPn. En este caso, el enlace de CC 4 puede tener también más de dos condensadores de enlace de CC conectados en serie.

Un control de inversor 10 se usa para hacer funcionar el inversor 1 (la figura 1). Pueden usarse diferentes valores de medición M, por ejemplo, tensiones y/o corrientes medidas del inversor 1 para controlar el inversor 1, por ejemplo, la tensión de CC Udc, las tensiones de condensador de enlace de CC Ucd1 , Ucd2, la tensión de salidaac, la corriente de salida<í>ac o las corrientes de rama de CA iLn en los polos de CA ACPn, etc., tal como se indica en la figu ra ! Los sensores de tensión y corriente usados para medir los valores de medición M requeridos son suficientemente conocidos y no se muestran en la figura 1 en aras de la simplicidad.

En el control de inversor 10 se implementa un control de conmutación 11 que genera las señales de control SCnm (indicadas en la figura 1) para conmutar los conmutadores semiconductores Snm en la etapa de conmutación 5 a una frecuencia de conmutación dada y/o en un orden dado para generar la tensión de salida y/o la corriente de salida íac requeridas del inversor 1. Las señales de control SCnm se proporcionan habitualmente a un controlador de puerta suficientemente conocido (no mostrado) para cada conmutador semiconductor Snm que efectúa la conmutación de los conmutadores semiconductores Snm. Los controladores de puerta podrían estar integrados también en el control de conmutación 11.

El control de inversor 10 puede implementarse en un hardware basado en microprocesador, como un ordenador, microcontrolador, procesador de señal digital, controlador lógico programable (PLC), etc., que se programa con software de control para hacer funcionar el inversor 1. El software de control se almacena en una memoria del control de inversor 10. También son posibles implementaciones con un circuito integrado de aplicación específica (ASIC) o una matriz de puerta programable en campo (FPGA), o similar. El control de inversor 10 puede implementarse también como circuito analógico, ordenador analógico u otra instrumentación analógica.

El control de conmutación 11 y otras funcionalidades del control de inversor 10 pueden implementarse como software que se ejecuta en el control de inversor 10. El control de inversor 10 y el control de conmutación 11 podrían implementarse como hardware independiente. En este caso, el control de conmutación 11 podría ser también un hardware basado en microprocesador, como un microcontrolador, un ordenador, un procesador de señal digital, controlador lógico programable (PLC) etc., o controlador lógico programable (ASIC) o una matriz de puerta programable en campo (FPGA), o similar, y con software. El control de conmutación 11 puede implementarse también como circuito analógico, ordenador analógico u otra instrumentación analógica

El control de conmutación 11 con frecuencia se implementa como algún tipo de esquema de modulación de tensión, por ejemplo, una PWM (modulación por ancho de pulso) o esquema PWM multinivel que controla los anchos de pulso (ciclos de trabajo) de las tensiones de rama de CA uLn en los polos de CA ACPn y/o los niveles de tensión de las tensiones de rama de CA uLn en los polos de CA ACPn de las ramas de conmutación SLn. Los promedios con el paso del tiempo de la tensión de rama de CA uLn y/o corrientes de rama iLn en los polos de CA ACPn forman la tensión de salida y/o la corriente de salida íac del inversor multinivel 1. Sin embargo, el control de conmutación 11 puede implementarse de manera diferente.

El objetivo del control de inversor 10 habitualmente es que la tensión de salida y/o la corriente de salida íac correspondan a una señal de salida de referencia ajustada (valor de consigna SP) del inversor 1, por ejemplo, una tensión de salida uacs o una corriente de salida Iacs. En el caso de una red eléctrica como carga eléctrica 3 la tensión de salida uacs de referencia normalmente es una tensión senoidal con una determinada amplitud y frecuencia de red (por ejemplo, 50Hz), por ejemplo. La señal de salida de referencia, por ejemplo, tensión de salida uacs (es decir, con múltiples tensiones de fase y ángulo de fases), puede proporcionarse al control de inversor 10 y/o control de conmutación 11 como valor de consigna SP del control del inversor 1 (figura 1, figura 4).

Un control de equilibrio 12 (por ejemplo, software en el control de inversor 10 o hardware de control de conmutación 11), como se muestra en la figura 4, determina una señal de modulación MS que se superpone al valor de consigna SP para generar una señal de referencia adaptada RS para el control de conmutación 11. El control de equilibrio 12 podría implementarse también independientemente del control de inversor 10, por ejemplo, en una pieza independiente de hardware (hardware basado en microprocesador, ASIC, FPGA, etc.) que puede programarse con software de control de equilibrio. El control de equilibrio 12 podría implementarse como circuito analógico, ordenador analógico u otra instrumentación analógica.

El objetivo de control del control de equilibrio 12 es modular el valor de consigna SP con la señal de modulación MS de tal manera que disminuya cualquier diferencia de tensión (Udc1 - Udc2) entre las tensiones de condensador de enlace de CC Udc1 , Udc2. La diferencia de tensión entre las tensiones de condensador de enlace de CC Udc1 , Udc2 se produce durante el funcionamiento del inversor 1 con el paso del tiempo.

Para las siguientes explicaciones se supone entonces que los condensadores de enlace de CC Cdc1 , Cdc2 son los mismos, es decir Cdc1 = Cdc2 = Cdc, aunque las ecuaciones siguientes podrían generalizarse fácilmente para diferentes condensadores de enlace de CC Cdc1 , Cdc2. Se supone también a continuación que solo hay dos condensadores de enlace de CC Cdc1 , Cdc2 en el enlace de CC dividido 4. Sin embargo, las ecuaciones siguientes pueden generalizarse fácilmente para más de dos condensadores de enlace de CC Cdc1 , Cdc2.

La invención se basa en la consideración de que la diferencia de tensión (Udc1 - Udc2) se provoca mediante una diferencia de potencia eléctrica en los condensadores de enlace de CC Cdc1 , Cdc2. La potencia diferente P en los condensadores de enlace de CC Cdci, Cdc2 conduce a cambios diferentes de energía eléctrica W en losM_ = P

condensadores de enlace de CC Cdci, Cdc2 con el paso del tiempo, comodt. El control de equilibrio 12 de la invención tiene como objetivo compensar la diferencia de potencia eléctrica en los condensadores de enlace de CC Cdc1 , Cdc2 mediante un control adecuado de la señal de modulación MS con el efecto de equilibrar las tensiones de condensador de enlace de CC Udc1 , Udc2.

En primer lugar, se calcula el valor real de la diferencia de potencia Pdif,real en los condensadores de enlace de CC Cdc1 , Cdc2 . Durante el funcionamiento del inversor 1, hay potencia de CC que fluye hacia los condensadores Cdc1 , Cdc2 del enlace de CC 4 y potencia de CA que fluye fuera de los condensadores Cdc1 , Cdc2 del enlace de CC 4. La diferencia de potencia real Pdif,real es la suma de la diferencia de potencia de CC Pdif,Dc y la diferencia de potencia de CA Pdif,cA, es decir Pdif,real = Pdif,Dc Pdif,cA. Por tanto, la diferencia de potencia real Pdif,real es el valor de corriente de la diferencia de potencia en los condensadores de enlace de CC Cdc1, Cdc2 . Sin embargo, es posible no considerar la diferencia de potencia de CC Pdif,Dc . En este caso, la diferencia de potencia real Pdif,real sería igual a la diferencia de potencia de CA Pdif,cA.

La diferencia de CC potencia Pdif,Dc de las potencias de CC que fluyen hacia los condensadores Cdc1 , Cdc2 puede calcularse comoPd/f,Dc=Idc(Udci-Udc2), con la corriente de enlace de CC Idc (que puede proporcionarse como valor de medición M) siendo la corriente de CC que fluye a través de los condensadores de enlace de CC Cdc1 , Cdc2 . La corriente de enlace de CC Idc fluye solo en el lado de CC del inversor 1.

La diferencia de potencia de CA Pdif,cA de las potencias de CA tomada de los condensadores de enlace de CC Cdc1 , Cdc2 es la diferencia entre las potencias de CA proporcionadas por el condensador de lado alto Cdc1 y el condensador de lado bajo Cdc2. Del funcionamiento de un inversor 1 se deduce que el condensador de lado alto Cdc1 proporciona potencia en una primera media onda (por ejemplo, positiva) de la tensión de salida y la corriente de salida íac y el condensador de lado bajo Cdc1 proporciona potencia en una segunda media onda (por ejemplo, negativa) de la tensión de salida y la corriente de salida íac.

La potencia de CA de una tensión de CA y corriente de CA íac dadas se da en general como 1lfN

Pa c = / njuAC-iACdt

° , con la frecuencia fN conocida de la señal de CA. Esta es la potencia promediada durante un periodo 1 /fN de un ciclo de tensión de CA y corriente de CA íac.

Una tensión de salida de CA uacp de una fase p de la tensión de salida de CA puede modelarse como û cp(^p) =Uasen (2nfNt ^ P)[+Ue cos(2nfNt ^p)](Udci -Udc2)con amplitud de tensión activaUay ángulo de fase ^ p. Del mismo modo, la corriente de salida de Ca de una fase p de la corriente de salida activa de CA íac puede modelarse como /ACp (^p) =Iasen(2nfNt ^ p)[+Ib cos(2nfNt ^ p)] con amplitud de corriente Ia. Opcionalmente (se indica con corchete) podría considerarse también una componente ciega (con amplitud de tensión ciega Us y amplitud de corriente ciega IB).

Para una tensión y corriente trifásicas, el ángulo de fase ^p de las tres fases puede enviarse a

\2<dn240;r

180 ’ 180

que conduce a la tensión de salida

y la corriente de salida

Las amplitudes de tensión U<a>, Uy/o las amplitudes de corriente I<a>, Io se conocen o pueden proporcionarse como valores de medición M.

La diferencia de potencia de CA Pdif,cA de una fase p de un inversor 1 viene dada por la diferencia de potencia de la primera media onda y la segunda media onda tensión de CA y corriente de CA ¡<a c>. Para una fase p con ángulo(1/2fu 11J N

= Lí4 ACp hcpdt-íUACp ' i ACp d tde fase<pP =0 la diferencia de potencia puede calcularse medianteVZfs

Para una fase p con ángulo de fase ^p los límites de integración necesitan desplazarse mediante el ángulo de fase $p, por ejemplo, mediante 1/3fN para un inversor trifásico 1 para que las medias ondas se integren correctamente. La diferencia de potencia de CA Pdif,cA entonces es la suma de las diferencias de potencia de fase única de C A mientras todas las fases p extraen potencia de los condensadores de enlace de C C C<d c i>, C<dc>2, esP dif AC =y^ p tdif, ACp

decir

p _ (P<PCI>UPCI<)>d¡f,AC~ n A2 Para un inversor trifásico 1 como se muestra en la figura 2, Pdif.cA puede calcularse como , por ejemplo.

La ventaja de usar la potencia promedio durante un ciclo de tensión de CA y corriente de CA iAC es que es posible resolver analíticamente la integral y calcular simplemente la diferencia de potencia de CA Pdif,<ac>con los valores de corriente de tensión de CA y corriente de CA í<a c>, o sus amplitudes I<a>, U<a>, respectivamente.

Sin embargo, también sería posible calcular la diferencia de potencia de CA Pdif,<ac>a partir de las potencias instantáneas dadas por P<ac>= uAc(t)iAc(t).

También en este caso, la diferencia de potencia de CA Pdif,<ac>está definida por la diferencia de potencia de CA tomada por los condensadores de enlace de CC C<d c i>, C<dc>2, es decir Pdif,<ac>=Pac,ci- P<ca>,<c>2. Si la potencia se toma desde el condensador de enlace de CC C<dci>y no se toma potencia del condensador de enlace de CC C<dc>2, entoncesPdif, ac=Pac,c i,-0 =Pac,c i.A la inversa, si la potencia se toma del condensador de enlace de CC C<dc>2 y no se toma potencia del condensador de enlace de CC C<d c i>, entonces Pdif,<ac>= 0 - P<ca>,<c>2 = - P<ca>,<c>2. Si se toma potencia de ambos condensadores de enlace de CC C<dc>2, C<dc>2 entonces la diferencia de potencia de CA Pdif,<ac>comprende componentes de potencia de ambos condensadores de enlace de CC C<d c i>, C<dc>2.

Esto requeriría sin embargo más tiempo de procesamiento y potencia de procesamiento, ya que el producto de tensión y corriente tendría que calcularse en cada punto en el tiempo requerido (por ejemplo, cada milisegundo).

La diferencia de potencia real global Pdif,real entre los condensadores de enlace de CC C<d c i>, C<dc>2 sigue como suma de la diferencia de potencia de CC Pdif,Dc y la diferencia de potencia de CA Pdif,<a c>. Esto representa naturalmente un valor instantáneo de la diferencia de potencia que puede calcularse en paso de tiempo dados, por ejemplo, cada milisegundo. La diferencia de potencia de CC Pdif,Dc puede considerarse adicionalmente para el equilibrio de tensión de la invención lo que conduce a

Pdif,real = Pdif,<ac>[+Pdif,Dc]. Esta diferencia de potencia real Pdif,real debe compensarse para equilibrar las tensiones de condensador de enlace de CC U<d c i>, U<dc>2.

Se necesita elegir una señal de modulación MS adecuada que permita la compensación de la diferencia de potencia Pdif,real. La tensión de salida uacp de una fase del inversor 1 como señal de salida es habitualmente una señal senoidal (o similar a un seno) con frecuencia fN y amplitud Ua, es decir uacp = UA sen (2nfNt ^p), con tiempo t (como se muestra en la figura 7). Con tal tensión de salida<uacp>una señal trigonométrica complementaria de armónico de orden par, es decir, una señal cosenoidal en caso de una señal de salida senoidal o una señal senoidal en caso de una señal de salida cosenoidal, cuya fase está sincronizada con la tensión de fase de salida<uacp>es una buena elección como señal de modulación MS (figura 7) ya que tal armónico par eleva la potencia de una primera media onda de la señal de salida y rebaja la potencia de una segunda media onda de la señal de salida. De forma análoga, una señal trigonométrica correspondiente desplazada en fase (que es una señal senoidal en case de una señal de salida senoidal o una señal cosenoidal en caso de una señal de salida cosenoidal), por ejemplo, desplazada mediante -n/4 para un armónico par de segundo orden, también serviría naturalmente. Esta diferencia de potencia en los condensadores de enlace de CC C<dci>, C<dc>2 introducida por la señal de modulación MS se usa para compensar la diferencia de potencia en los condensadores de enlace de CC Cdci, Cdc2 y, por tanto, es decir, para equilibrar la diferencia de tensión de las tensiones de condensador de enlace de CC Udci, Udc2.

La corriente de armónicos pares de orden n ihp para una fase p con ángulo de fase ^p se elige, por ejemplo, comoihp=Inh cos(n2nfNt 9p)[-Imhcos(m2nfNt+ 9 p)], siendo n un entero par y siendo Inh la amplitud de señal de modulación A<ms>. Opcionalmente, tal como se indica en el corchete, también podrían considerarse las componentes de armónico impar, siendo m un entero impar. Los armónicos impares podrían utilizarse para reducir la tensión de enlace de CC necesaria para generar la señal de modulación Ms .

Para un inversor trifásico 1 la corriente de armónicos pares de orden n se deduciría, por ejemplo, como

Si las componentes de armónico impar se introdujeron con la señal de modulación MS entonces estos armónicos aparecerían también en la tensión de salida, lo que conduciría a

Para la corriente de armónicos pares ih de orden n y la tensión de salida del inversor 1 la diferencia de potencia Pdif.h en los condensadores de enlace de CC Cdci, Cdc2 provocada por la corriente de armónicos pares de orden n como señal de modulación MS puede calcularse como se ha descrito antes para Pdif,<ac>. Por lo tanto, la diferencia de potencia Pdif.h provocada por la corriente de armónicos pares ih se calcula de nuevo como la suma de las diferencias de potencia entre las medias ondas positiva y negativa de las fases p como se ha descrito antes.

Para una corriente de armónicos de segundo orden en (n=2) la diferencia de potencia Pdif.h para un inversor

Para permitir controlar la diferencia de potencia instantánea (Pdif.real Pdif.h) en los condensadores de enlace de CC Cdci, Cdc2 se requiere una diferencia de potencia de consigna Pdif.consig, como se muestra en la figura 5. El objetivo de control sería compensar el error de diferencia de potencia [Pdif.consig- (Pdif.real Pdif.h)], es decir el objetivo de control sería [Pdif.consig - (Pdif.real Pdf.h)] = 0. Con las ecuaciones anteriores la amplitud de señal de modulación A<ms>, por ejemplo. la amplitud de corriente Inh de la corriente de armónicos pares de orden n ih como señal de modulación MS, podría calcularse como

por ejemplo.

Cabe mencionar que análogamente una señal de tensión de armónicos pares un con amplitud de tensión Unh podría usarse también como señal de modulación MS en lugar de la corriente de armónicos pares ih.

En cada etapa de tiempo del control de equilibrio 12 la amplitud de la señal de modulación MS. o Inh o Unh. podría calcularse y la señal de modulación MS resultante se inyectaría superponiendo la señal de modulación MS al valor de consigna SP del control de inversor para generar una señal de referencia adaptada RS para el control de conmutación 11 (figura 4).

La etapa de tiempo del control de equilibrio 12 no corresponde habitualmente al tiempo de muestreo del control de conmutación 11. Habitualmente, el tiempo de muestreo del control de conmutación 11 sería mucho más corto que la etapa de tiempo del control de equilibrio 12. La amplitud de la señal de modulación MS se calcula preferiblemente de manera periódica, por ejemplo, cada 1 ms.

La superposición del valor de consigna SP y de la señal de modulación MS puede realizarse de diferentes maneras. Sería posible añadir periodos completos (frecuencia fN) de las señales y el control de conmutación 11 podría muestrear la señal resultante con su frecuencia de conmutación. También sería posible que los valores de consigna SP se proporcionen en la frecuencia de conmutación del control de conmutación 11 y la señal de modulación de armónicos pares MS se muestrea con la frecuencia de conmutación para proporcionar la señal de modulación MS con una frecuencia de muestreo correspondiente.

Para un inversor multifase 1, el valor de consigna SP naturalmente puede ser un vector con el número p de elementos de vector de fases, es decir un valor de consigna para cada fase p. La señal de modulación MS se superpondría después al valor de consigna de cada fase con el ángulo de fase adecuado ^p.

Como la diferencia de las tensiones de condensador de enlace de CC U<dc>1 , U<dc>2 debe compensarse, la diferencia de potencia de consigna Pdif,consig se elige para que sea una función de las tensiones de condensador de enlace de Ce U<dc>1 , U<dc>2, es decir Pdif,consig = f(UDC1, U<dc>2).

Una manera ventajosa de calcular la diferencia de potencia de consigna Pdif,consig se muestra con referencia a la figura 6.

La diferencia de energía real Wd¡f entre los condensadores de enlace de C C C<dc>-, C<dc>2 puede calcularse como

Las tensiones de condensador de enlace de CC Udc1, Udc2 podría proporcionarse como valores de medición M. También una diferencia de energía de consigna Wdif,consig se calcula con una diferencia de tensión de condensador de enlace de CC de consigna Udif,consig y la suma real de las tensiones de condensador de enlace de C C U<dc>-, U<dc>2

C c

Wdif, consig —<—>l J ¡jjf COnsig ( U d c 1<+>U dc2)

como 2 . Habitualmente el objetivo del control de equilibrio es Udif,consig= 0 y por consiguiente Wdif,consig= 0. Con el error entre la diferencia de energía real Wdif y la diferencia de energía de consigna Wdif,consig y con una constante de tiempo elegida o dadaxbaidel control de equilibrio se calcula una diferencia de potencia eléctrica que se usa como diferencia de potencia de consigna Pd¡f,consig, es

Wdif, consig - -W d if

Pdif: consig — -decirbal .Esto da una característica de controlador Pl (de entero proporcional) del control de equilibrio 12, aunque también podrían implementarse igualmente características de control diferentes. La constante de tiempoxbaipuede verse como parámetro de control del control de equilibrio 12 que puede ajustarse adecuadamente para obtener el comportamiento de control deseado y estabilidad de control del control de equilibrio 12. Con este enfoque, el control de equilibrio 12 se implementaría como control en cascada como se muestra en la figura 6.

El cálculo de la diferencia de potencia de consigna Pdif,consig y de la señal de modulación MS puede repetirse en la etapa de tiempo dada del control de equilibrio 12. Hasta el siguiente cálculo, la señal de modulación MS calculada se superpone al valor de consigna SP del control de inversor 10.

Claims

REIVINDICACIONES 1. Método para controlar un inversor multinivel (1) que tiene un enlace de CC (4) con al menos dos condensadores de enlace de CC (Cdc1 , Cdc2) que está conectado a una etapa de conmutación (5) con conmutadores semiconductores (Snm) para ajustar una tensión de salida (uac) o una corriente de salida (íac) del inversor (1) según un valor de consigna (SP) dado, que comprende las etapas de - calcular una señal de modulación (MS) con una amplitud de señal de modulación (Ams) como una señal de armónico par de la tensión de salida (uac) o la corriente de salida (íac) del inversor (1), en el que la señal de modulación (MS) se calcula a partir de una diferencia de potencia eléctrica real (Pdif,real) de las potencias eléctricas reales en los al menos dos condensadores de enlace de CC (Cdc1 , Cdc2) y - superponer la señal de modulación (MS) al valor de consigna (SP) para generar una señal de referencia adaptada (RS) que se usa para controlar la conmutación de los conmutadores semiconductores (Snm) para equilibrar las tensiones de condensador de enlace de CC (Udc1 , Udc2) en los condensadores de enlace de CC (Cdc1, Cdc2).
2. Método según la reivindicación 1, caracterizado porque la diferencia de potencia real (Pdif,real) se calcula como una diferencia de potencia de CA (Pdif, ac) de las potencias CA proporcionadas por los condensadores de enlace de CC (Cdc1 , Cdc2).
3. Método según la reivindicación 2, caracterizado porque la diferencia de potencia de CA (Pdif, ac) se calcula como la diferencia de potencia de una primera media onda de la tensión de salida (uac) y la corriente de salida (íac) y una segunda media onda de la tensión de salida (uac) y la corriente de salida (íac).
4. Método según la reivindicación 2 ó 3, caracterizado porque para un inversor multifase (1) con fases p la diferencia de potencia de CA (Pdif, ac) se calcula como la suma de las p diferencias de potencia de CA de fase única (Pdif, acp).
5. Método según una de las reivindicaciones 2 a 4, caracterizado porque la diferencia de potencia real (Pdif,real) se calcula como la suma de la diferencia de potencia de CA (Pdif, ac) y una diferencia de potencia de CC (Pdif,Dc) de los condensadores de enlace de CC (Cdc1 , Cdc2).
6. Método según una de las reivindicaciones 2 a 5, caracterizado porque la diferencia de potencia de CA (Pdif, ac) se calcula a partir del promedio de potencia eléctrica durante un ciclo de la tensión de salida (uac) y la corriente de salida (íaC) o como potencia instantánea de la tensión de salida (uac) y la corriente de salida (íac).
7. Método según la reivindicación 6, caracterizado porque la diferencia de potencia de CA (Pdif, ac) de una fase p del inversor (1) se calcula como
8. Método según la reivindicación 5, caracterizado porque la diferencia de potencia de CC (Pdif,Dc) se calcula como Pdif,Dc = Idc(Udc1 -Udc2), con una corriente de enlace de CC (Idc) que fluye a través de los condensadores de enlace de CC (Cdc1 , Cdc2).
9. Método según una de las reivindicaciones 1 a 8, caracterizado porque se proporciona una diferencia de potencia de consigna (Pdif,consig) y la amplitud de señal de modulación (AMS) se calcula a partir de un error de diferencia de potencia en la forma de la diferencia entre la diferencia de potencia de consigna (Pdif,consig) y la suma de la diferencia de potencia real (Pdif,real) y una diferencia de potencia (Pdit.h) en los condensadores de enlace de CC (Cdc1 , Cdc2) provocada por la señal de modulación (MS).
10. Método según la reivindicación 9, caracterizado porque la diferencia de potencia de consigna (Pdif,consig) se elige para que sea una función de las tensiones de condensador de enlace de CC (Udc1 , Udc2).
11. Método según la reivindicación 9 ó 10, caracterizado porque se calcula una diferencia de energía eléctrica real (Wd¡f) entre los condensadores de enlace de C C ( C<dc>-, C<dc>2), por ejemplo, como una diferencia de energía de consigna (Wd¡f,cons¡g), por ejemplo, se calcula U D c2) como TUDcZJcon una diferencia de tensión de condensador de enlace de CC de consigna (Udif,consig) dada, y la diferencia de potencia de consigna (Pdif,consig) se calcula a partir de un error de energía entre la diferencia de energía real (Wdif) y la diferencia de energía de consigna (Wdif,consig).
12. Método según la reivindicación 11, caracterizado porque la diferencia de potencia de consigna (Pd¡f,cons¡g) seWdif, consig<—>W dif Pdif,consig<=> calcula a partir del error de energía comoTbal.con una constante de tiempo conocidaxbaidel control de equilibrio.
13. Inversor multinivel que comprende un enlace de CC (4) con al menos dos condensadores de enlace de CC (C<d c i>, C<dc>2) y una etapa de conmutación (5) con conmutadores semiconductores (Snm) que está conectado al enlace de CC (4), un control de inversor (10) para ajustar una tensión de salida (<uac>) o una corriente de salida (<íac>) del inversor (1) según un valor de consigna (SP) dado y un control de conmutación (11), caracterizado porque el inversor multinivel comprende además un control de equilibrio (12) para calcular una señal de modulación (MS) con una amplitud de señal de modulación (A<ms>) como una señal de armónico par de la tensión de salida (u<ac>) o la corriente de salida (í<ac>) del inversor (1), en el que el control de equilibrio (12) está configurado para calcular la señal de modulación (MS) a partir de una diferencia de potencia eléctrica real (Pdif,real) de las potencias eléctricas reales en los al menos dos condensadores de enlace de CC (C<dc>1, C<dc>2) y porque el control de conmutación (11) está configurado para recibir una señal de referencia adaptada (RS) para controlar la conmutación de los conmutadores semiconductores (Snm), en el que el control de inversor (10) está configurado además para generar la señal de referencia adaptada (RS) superponiendo la señal de modulación (MS) al valor de consigna (SP) para equilibrar las tensiones de condensador de enlace de CC (U<dc>1 , U<dc>2) en los condensadores de enlace de CC (C<dc>1 , C<dc>2).