ES2972021T3 - Dispositivo y método para la transmisión de datos serie síncronos - Google Patents
Dispositivo y método para la transmisión de datos serie síncronos Download PDFInfo
- Publication number
- ES2972021T3 ES2972021T3 ES20740605T ES20740605T ES2972021T3 ES 2972021 T3 ES2972021 T3 ES 2972021T3 ES 20740605 T ES20740605 T ES 20740605T ES 20740605 T ES20740605 T ES 20740605T ES 2972021 T3 ES2972021 T3 ES 2972021T3
- Authority
- ES
- Spain
- Prior art keywords
- clock
- data
- signal
- differential
- duration
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 61
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 17
- 238000000034 method Methods 0.000 title claims abstract description 15
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims abstract description 28
- 230000002457 bidirectional effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000010351 charge transfer process Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/01855—Interface arrangements synchronous, i.e. using clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/01759—Coupling arrangements; Interface arrangements with a bidirectional operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
La presente invención se refiere a un dispositivo (30) para la transmisión de datos en serie síncrona a través de un canal de datos diferencial (62) y un canal de reloj diferencial (60). El dispositivo tiene un controlador de interfaz (40) que tiene un generador de reloj (44) y un controlador de datos (42), y un componente de transmisión de reloj (50) y un componente de recepción de datos (54), en donde una señal de reloj de transmisión (CLK_S) puede ser generado por el generador de reloj (44), cuya señal de reloj de transmisión comprende una secuencia de pulsos de reloj (TP) que tiene una duración de período (T) durante un ciclo de transmisión de datos; la señal de reloj de transmisión (CLK_S) se suministra al componente de transmisión de reloj (50), que la convierte en una señal de reloj diferencial (C+, C-) para su salida a través del canal de reloj (60); una señal de datos diferenciales (D+, D-) que llega a través del canal de datos diferenciales (62) se suministra al componente receptor de datos (54), que la convierte en una señal de datos (DT) y la suministra al controlador de datos (42). ; y la señal de reloj de transmisión (CLK_S) se suministra al controlador de datos (42) para la sincronización de la lectura de la señal de datos (DT). El generador de reloj (44) está adecuadamente diseñado, en el caso de ciclos de transmisión de datos en un estado operativo dinámico (DYN), para ajustar la duración de la primera fase de reloj (TH1) del primer período de reloj (T1) del pulso de reloj. la secuencia (TP) sea más larga que la primera fase de reloj (TH) de los siguientes períodos de reloj y sea más corta que la duración requerida para alcanzar el voltaje diferencial máximo (UDmax) del componente transmisor de reloj (50). La invención se refiere además a un método para la transmisión de datos en serie síncrona. (Traducción automática con Google Translate, sin valor legal)
Description
DESCRIPCIÓN
Dispositivo y método para la transmisión de datos serie síncronos
CAMPO TÉCNICO
La presente invención se refiere a un dispositivo y a un método para la transmisión de datos serie síncronos según la reivindicación 1 o 6. La invención se refiere además a una electrónica subsiguiente según la reivindicación 11. Es particularmente ventajosa en aplicaciones en tecnología de automatización porque allí son necesarias a menudo transmisiones de datos a través de líneas largas.
ESTADO DE LA TÉCNICA
En la tecnología de automatización se utilizan a menudo aparatos de medición que proporcionan valores de medición digitales. En el ámbito de los controles numéricos, que se utilizan por ejemplo para el control de máquinas herramienta, esto se aplica especialmente a los aparatos de medición de posición para medir movimientos lineales o de rotación. Los aparatos de medición de posición que generan valores de medición (absolutos) digitales son denominados aparatos de medición de posición absoluta.
Para la transmisión de valores de posición absoluta y otros datos se utilizan principalmente interfaces de datos serie, ya que estas requieren solo unas pocas líneas de transmisión de datos y a pesar de ello presentan altas velocidades de transmisión de datos. Dado que la transmisión de datos se realiza normalmente a través de cables de gran longitud, las señales de interfaz son transmitidas de forma diferencial, por ejemplo según el estándar RS-485. Para ello, en el lado del emisor, las señales digitales referidas a tierra son convertidas en señales diferenciales y emitidas mediante módulos de controlador especiales; en el lado del receptor, las señales transmitidas son convertidas nuevamente en módulos de receptor para su posterior procesamiento. La transmisión se realiza a través de pares de líneas, cuyos cables están retorcidos entre sí.
Son especialmente ventajosas las denominadas interfaces serie síncronas, que presentan un par de líneas de datos que funcionan de forma unidireccional o bidireccional y un par de líneas de reloj. La transmisión de paquetes de datos a través del par de líneas de datos se realiza de forma sincronizada con una señal de reloj en el par de líneas de reloj. En la tecnología de automatización se ha impuesto un gran número de interfaces estándar digitales de este tipo; ejemplos populares de interfaces serie síncronas son, por ejemplo, la interfaz EnDat de la solicitante y otra conocida por la denominación SSI.
La interfaz SSI está descrita en el documento EP 0171 579 A1. Se trata de una interfaz de datos serie síncrona con un par de líneas de datos operadas unidireccionalmente y un par de líneas de reloj operadas unidireccionalmente. La lectura de los valores de posición de un dispositivo de medición de posición se realiza aquí de forma sincronizada con una señal de reloj que es transmitida a través del par de líneas de reloj.
El documento EP 0660209 A describe, por el contrario, el fundamento de la interfaz EnDat de la solicitante. También se trata en este caso de una interfaz serie síncrona, pero además del par de líneas de reloj operadas unidireccionalmente, presenta un par de líneas de datos operadas bidireccionalmente. Esto hace posible la transmisión de datos en ambas direcciones - desde una electrónica subsiguiente (por ejemplo un control numérico) al aparato de medición de posición y desde el aparato de medición de posición a la electrónica subsiguiente. También en este caso la transmisión de datos se realiza de forma sincronizada con una señal de reloj.
Además de la resistencia óhmica, los pares de líneas utilizadas para la transmisión tienen propiedades tanto capacitivas como inductivas, que dependen de la longitud de la línea. En la tecnología de transmisión se habla en este contexto de capacitancia por unidad de longitud e inductancia por unidad de longitud de la línea. Los procesos de transferencia de carga resultantes durante la transmisión de datos conducen a una deformación de las señales transmitidas. Por lo tanto, la longitud de cable máxima alcanzable para una transmisión segura, supuesta una velocidad de datos constante, es determinada por la capacidad del receptor diferencial en el lado del receptor para restaurar la señal emitida originalmente a partir de las señales recibidas.
SUMARIO DE LA INVENCIÓN
Un objeto de la presente invención es crear un dispositivo para aumentar la longitud máxima de línea en interfaces serie síncronas.
Este objeto se lleva a cabo mediante un dispositivo según la reivindicación 1.
Se propone un dispositivo para la transmisión de datos serie síncronos a través de un canal de datos diferencial y un canal de reloj diferencial, que presenta un controlador de interfaz con un generador de reloj y un controlador de datos, así como un módulo emisor de reloj y un módulo receptor de datos, en el que
- por el generador de reloj puede ser generada una señal de reloj de emisión que durante un ciclo de transmisión de datos comprende una secuencia de pulsos de reloj con un período,
- la señal de reloj de emisión es conducida al módulo emisor de reloj, que la convierte en una señal de reloj diferencial para su salida a través del canal de reloj,
- una señal de datos diferencial que llega a través del canal de datos diferencial es conducida al módulo receptor de datos, que la convierte en una señal de datos y la conduce al controlador de datos y
- la señal del reloj de emisión es conducida al controlador de datos para sincronizar la lectura de la señal de datos.
Según la invención, el generador de reloj está configurado adecuadamente para que en el caso de ciclos de transmisión de datos en un estado operativo dinámico, en el que la tensión diferencial más grande que se produce de la señal de reloj diferencial es menor que la tensión diferencial máxima del módulo emisor de reloj, ajustar la duración de la primera fase de reloj del primer período de reloj de la secuencia de pulsos de reloj para que sea más larga que la primera fase de reloj de los siguientes períodos de reloj y más corta que una duración de tiempo necesaria para alcanzar la tensión diferencial máxima.
Otro objeto de la presente invención es crear un método para aumentar la longitud máxima de línea en interfaces serie síncronas.
Este objeto se lleva a cabo mediante un método según la reivindicación 6.
Se propone un método para la transmisión de datos serie síncronos a través de un canal de datos diferencial y un canal de reloj diferencial con un dispositivo que presenta un controlador de interfaz con un generador de reloj y un controlador de datos, así como un módulo emisor de reloj y un módulo receptor de datos, en el que
- por el generador de reloj es generada una señal de reloj de emisión que durante un ciclo de transmisión de datos comprende una secuencia de pulsos de reloj con un período,
- la señal de reloj de emisión es conducida al módulo emisor de reloj, que la convierte en una señal de reloj diferencial para su salida a través del canal de reloj,
- una señal de datos diferencial que llega a través del canal de datos diferencial es conducida al módulo receptor de datos, que la convierte en una señal de datos y la conduce al controlador de datos y
- la señal del reloj de emisión es conducida al controlador de datos para sincronizar la lectura de la señal de datos.
Según la invención, el generador de reloj (44) está configurado adecuadamente para en caso de ciclos de transmisión de datos en un estado operativo dinámico (DYN), en el que la tensión diferencial más grande que se produce de la señal de reloj diferencial (C+, C-) es menor que la tensión diferencial máxima (UDmax) del módulo emisor de reloj (50), ajustar la duración de la primera fase de reloj (TH1) del primer período de reloj (T1) de la secuencia de pulsos de reloj (TP) para que sea más larga que la primera fase de reloj (TH) de los siguientes periodos de reloj y más corta que una duración de tiempo necesaria para alcanzar la tensión diferencial máxima (UDmax).
Otras ventajas y realizaciones se desprenden de las reivindicaciones dependientes y de la descripción de los ejemplos de realización.
BREVE DESCRIPCIÓN DE LOS DIBUJOS
Muestran:
La Figura 1: un diagrama de bloques de un dispositivo según la invención en una electrónica subsiguiente, la Figura 2: un diagrama de señal simplificado de la transmisión de la señal de reloj de emisión en caso de una longitud de línea L larga según el estado de la técnica,
la Figura 3: un diagrama de señal simplificado de una transmisión según la invención de la señal de reloj de emisión CLK_S en caso de una longitud de línea L larga,
la Figura 4a: un diagrama de bloques de una primera forma de realización de un generador de reloj según la invención,
la Figura 4b: un diagrama de bloques de otra forma de realización de un generador de reloj según la invención y
la Figura 4c: un diagrama de bloques de otra forma de realización de un generador de reloj según la invención.
DESCRIPCIÓN DE LAS FORMAS DE REALIZACIÓN
La figura 1 muestra un diagrama de bloques de una electrónica subsiguiente 10, que está conectada a un dispositivo de medición de posición 100 para la transmisión de datos por medio de una conexión de interfaz que comprende un canal de reloj 60 y un canal de datos 62. Para controlar la transmisión de datos, por el lado de la electrónica subsiguiente 10 está prevista una interfaz maestra 30, que forma un dispositivo según la invención y que comunica con una interfaz esclava 120 del dispositivo de medición de posición 100. La interfaz maestra 30 está realizada como interfaz serie síncrona, realizándose la transmisión de señales de forma diferencial, por ejemplo según el estándar RS-485. Por consiguiente, el canal de reloj 60 y el canal de datos 62 tienen cada uno un par de líneas.
La electrónica subsiguiente 10 es un aparato de la tecnología de automatización, por ejemplo un control numérico de máquina herramienta, un control de un robot de fabricación, una indicación de posición o un control de instalación de otro tipo. Presenta una unidad de control central 20 controlada por programa que está realizada como ordenador. Por lo tanto, comprende al menos un microprocesador o microcontrolador, unidades de memoria y puede comprender otras interfaces diversas, por ejemplo para conectar dispositivos periféricos (teclado, ratón, monitor, etc.). A la unidad de control 20 pueden estar asignadas unidades de potencia, por ejemplo para controlar motores eléctricos. Además de la interfaz maestra 30 representada, naturalmente pueden estar previstas otras interfaces maestras según la invención para la conexión de otros dispositivos de medición de posición.
El dispositivo de medición de posición 100 puede estar realizado como codificador rotatorio, aparato de medición de ángulos, dispositivo de medición de longitud, sonda de medición u otro aparato de medición de posición que genere valores de posición absolutos. Presenta una unidad de detección de posición 110, que está configurada adecuadamente para generar señales dependientes de la posición mediante el escaneo de una graduación de medición con un dispositivo de escaneo, para a partir de estas señales determinar valores de posición absoluta y transmitir los mismos a la electrónica subsiguiente 10 a través de la interfaz esclava 120 por solicitud de la interfaz maestra 30. Además, en el dispositivo de medición de posición 100 pueden estar previstas memorias en las que puedan ser almacenados otros datos. La transmisión de otros datos desde y hacia la electrónica subsiguiente 10 también puede realizarse a través de la interfaz esclava 120.
La interfaz maestra 30 comprende un controlador de interfaz 40 con un generador de reloj 44 y un controlador de datos 42, así como un módulo emisor de reloj 50, un módulo emisor de datos (opcional) 52 y un módulo receptor de datos 54.
El controlador de interfaz 40 de la interfaz maestra 30 está conectado a la unidad de control 20 a través de una interfaz interna 25. La interfaz interna 25 permite la comunicación entre la unidad de control 20 y el controlador de interfaz 40. Así, los comandos, y eventualmente los datos que van a ser enviados desde la unidad de control 20 al dispositivo de medición de posición 100, pueden ser transmitidos al controlador de interfaz 40. Los datos que llegan a la interfaz maestra 30 desde el dispositivo de medición de posición 100 pueden ser reenviados por el controlador de interfaz 40 a través de la interfaz interna 25 a la unidad de control 20 para su posterior procesamiento. La comunicación de la interfaz maestra 30 a través del canal de reloj 60 y el canal de datos 62 es controlada por tanto por la unidad de control 20 a través de la interfaz interna 25.
El generador de reloj 44 genera una señal de reloj de emisión CLK_S, que por un lado es transmitida al dispositivo de medición de posición 100 y por otro lado es conducida al controlador de datos 42. Entre dos ciclos de transmisión de datos, la señal de reloj de emisión CLK_S presenta un nivel constante; durante un ciclo de transmisión de datos, el generador de reloj 44 emite una secuencia de pulsos de reloj a través de la señal de reloj de emisión CLK_S.
El controlador de datos 42 está realizado adecuadamente para, por un lado, transmitir comandos y eventualmente datos al dispositivo de medición de posición 100 y, por otro lado, para recibir datos del dispositivo de medición de posición 100. La salida o la lectura de la señal de datos bidireccional DT se realiza en serie y de forma sincronizada con la señal de reloj de emisión CLK_S.
Para la transmisión de la señal de reloj de emisión CLK_S a través del canal de reloj 60, la señal de reloj de emisión CLK_S es conducida a un módulo emisor de reloj 50, que convierte la señal referida a tierra (single-ended) en una señal de reloj diferencial, que consta de un señal de reloj no invertida C+ y una señal de reloj invertida C-. Un módulo de este tipo también es denominado controlador diferencial.
Para la emisión de la señal de datos DT (igualmente referida a tierra), esta es conducida a un módulo emisor de datos 52, que a partir de ella genera una señal de datos diferencial, que comprende una señal de datos no invertida D+ y una señal de datos invertida D-. Para la recepción de datos, la señal de datos diferencial D+, D- es conducida a un módulo receptor de datos 54 (receptor diferencial), que a partir de esta genera una señal de datos digital DT referida a tierra. Para evitar colisiones de señales está prevista una señal de dirección de datos TR, con la que el controlador de datos 42 conmuta el respectivo módulo (módulo receptor de datos 54 o módulo emisor de datos 52) a un estado activo o de alta impedancia. En un protocolo de interfaz se define cuándo y qué módulo conmutar a un estado activo.
En el dispositivo de medición de posición 100, la señal de reloj diferencial C+, C- es conducida a un módulo receptor de reloj 150, que la convierte de nuevo en una señal referida a tierra, que es conducida como señal de reloj de receptor CLK_R a un controlador de interfaz 130 correspondiente al controlador de interfaz 40 de la electrónica subsiguiente para sincronizar la entrada o salida de datos. La señal de datos diferencial D+, D- es conducida por un lado a un módulo receptor de datos 154, que la convierte de nuevo en una señal de datos referida a tierra DT y la conduce al controlador de interfaz 130, por otro lado está previsto un módulo emisor de datos 152, que en la dirección de datos opuesta convierte la señal de datos DT que va a salir en la señal de datos diferencial D+, D- para la transmisión a la electrónica subsiguiente 10. También en este caso la dirección de los datos es ajustada mediante una señal de dirección de datos TR, que es conmutada según el protocolo de interfaz.
Los comandos de solicitud de datos desde la electrónica subsiguiente 10 que llegan a la interfaz esclava 120, son conducidos a su vez a través de una interfaz interna 115 a la unidad de detección de posición 110, que proporciona los datos solicitados y los reconduce a la interfaz esclava 120. Los datos entrantes son igualmente reconducidos a la unidad de detección de posición 110 a través de la interfaz interna 120 y allí son procesados o almacenados.
El dispositivo de medición de posición 100 representado es, por tanto, adecuado para la realización de una transmisión de datos bidireccional según el documento EP 0660209 A1.
Alternativamente, el dispositivo de medición de posición 100 también puede estar realizado de acuerdo con el documento EP 0 171 579 A1. En este caso se puede prescindir del módulo receptor de datos 154 (y del correspondiente módulo emisor de datos 52 de la electrónica subsiguiente), de modo que la transmisión de datos se realiza de forma unidireccional.
El canal de reloj 60 es unidireccional en ambos casos, es decir, la señal de reloj CLK_S es transmitida desde la interfaz maestra 30 a la interfaz esclava 120. Según el principio básico de la transmisión de datos serie síncronos, la sincronización de los bits de datos transmitidos en serie se realiza en el canal de datos 62 mediante la señal de reloj de emisión CLK_S transmitida a través del canal de reloj 60, de modo que durante un ciclo de transmisión de datos un bit de datos es transmitido o leído en cada periodo de reloj de la secuencia de pulsos de reloj emitida a través de la señal de reloj de emisión CLK_S. Teniendo en cuenta otras consideraciones, esto tiene la consecuencia de que solo la frecuencia de la secuencia de pulsos de reloj es el factor limitante para una longitud de línea L alcanzable entre la electrónica subsiguiente 10 y el dispositivo de medición de posición 100, ya que la frecuencia más alta que puede producirse en la señal de datos DT corresponde solo a la mitad de la frecuencia de reloj de la señal de reloj de emisión CLK_S. Expresado con otras palabras, siempre que los tramos de transmisión (controlador diferencial, pares de líneas, receptor diferencial) de la señal de reloj de emisión CLK_S y la señal de datos DT tengan en gran medida las mismas propiedades, se puede suponer una transmisión de datos segura si la secuencia de pulsos de reloj de la señal de reloj de emisión CLK_S puede ser restaurada (como señal de reloj de receptor CLK_R) en el lado del receptor (por el dispositivo de medición de posición 100).
La figura 2 muestra un diagrama de señal simplificado de la transmisión de la señal de reloj de emisión CLK_S desde la electrónica subsiguiente 10 al dispositivo de medición de posición 100 en el caso de una longitud de línea L larga según el estado de la técnica. Hay señalar que no está representado el retardo temporal de la señal de reloj de receptor CLK_R reconstruida en el dispositivo de medición de posición 100 que resulta de la longitud de línea L. Solo se muestra la influencia de la transmisión diferencial y la reconstrucción por parte del dispositivo de medición de posición 100.
La secuencia de pulsos de la señal de reloj de emisión CLK_S generada en un generador de reloj convencional para la duración de una transmisión de datos tiene una frecuencia constante, que está determinada por el período T. Los períodos de reloj son simétricos, es decir, la fase alta TH y la fase baja TL de cada período tienen la misma duración, su duración corresponde a T/2.
En momentos en los que no tiene lugar ninguna transmisión de datos, la señal de reloj de emisión CLK_S tiene un nivel lógico constante, en el ejemplo representado un nivel bajo. Como consecuencia, la señal de reloj diferencial C+, C- muestra una tensión diferencial máxima UDmax. La señal de reloj de receptor CLK_R restaurada a partir de esto en el dispositivo de medición de posición 100 también tiene un nivel lógico bajo constante. Por lo tanto, el canal de reloj 60 se encuentra en un estado operativo estático STAT. En momentos en los que es transmitida una secuencia de pulsos, es decir, tiene lugar una transmisión de datos, si las longitudes de línea L son largas, ya no se alcanza la tensión diferencial máxima UDmax en las fases de los periodos de señal de la secuencia de pulsos, es decir, los procesos de transferencia de carga del par de líneas del canal de reloj 60 se fusionan entre sí. Solo después del ciclo de transmisión de datos, cuando la señal de reloj CLK_S adopta de nuevo un nivel estático, el par de líneas es cargado de nuevo hasta la tensión diferencial máxima UDmax. Desde el momento en el que es emitido el primer pulso de reloj para una transmisión de datos hasta que se alcanza de nuevo el estado operativo estático STAT después de la transmisión de datos, el canal de reloj 60 se encuentra en un estado operativo dinámico DYN.
La señal de reloj de receptor CLK_R, reconstruida por el módulo receptor de reloj 150 a partir de la señal de reloj no invertida C+ y la señal de reloj invertida C-, revela que la duración del primer pulso restaurado (de la primera fase TH1) es acortada debido a la transferencia de carga que se tiene que producir por la mayor tensión diferencial durante el primer pulso (en el ejemplo representado, la primera fase alta TH1) de la secuencia de reloj de una transmisión de datos para lograr un cambio de nivel de la señal de reloj del receptor CLK_R. La menor tensión diferencial que resulta de ello al final del primer pulso provoca una ligera prolongación de la primera fase baja TL1 de la señal reconstruida; los demás pulsos corresponden en gran medida a la secuencia de pulsos de la señal de reloj de emisión CLK_S.
El acortamiento de la primera fase alta TH1 de la señal de reloj de receptor CLK_R conduce a que la señal de reloj ya no pueda ser evaluada correctamente, de modo que se produce un error en la transmisión de datos.
La figura 3 muestra un diagrama de señal simplificado de la transmisión de una señal de reloj de emisión CLK_S formada según la presente invención desde la electrónica subsiguiente 10 al dispositivo de medición de posición 100 con una longitud de línea L larga. El ciclo de transmisión de datos se realiza en el estado operativo dinámico DYN, es decir, no se alcanza la tensión diferencial máxima UDmax de la señal de reloj diferencial C+, C-. Para generar la señal de reloj de emisión CLK_S, el generador de reloj 44 está configurado ahora según la invención para extender la duración de la primera fase de reloj del primer periodo de reloj T1 de la secuencia de pulsos de reloj TP del ciclo de transmisión de datos, en el ejemplo representado la primera fase alta TH1, de modo que la fase de reloj correspondiente (la fase alta TH1) del primer período de reloj T1 de la secuencia de pulsos reconstruida pueda ser evaluada de nuevo por el dispositivo de medición de posición 100. Por otra parte, la duración de la primera fase de reloj (la primera fase alta TH1) no puede ampliarse hasta tal punto que la señal de reloj diferencial C+, C- alcance la tensión diferencial máxima UDmax.
Esta solución se basa en el conocimiento de que, mientras la frecuencia de la secuencia de pulsos de reloj TP de la señal de reloj de emisión CLK_S permanece invariable y la longitud de línea L aumenta, un error se produce únicamente por la primera fase de reloj de la secuencia de pulsos de reloj, mientras que todas las demás fases del reloj pueden ser restauradas correctamente en el lado del receptor (es decir, en el dispositivo de medición de posición 100).
La emisión y la recepción de la señal de datos DT, tanto por la electrónica subsiguiente 10 como por el dispositivo de medición de posición 100, siguen produciéndose de forma sincronizada con los flancos de reloj asignados de la señal de reloj de emisión CLK_S o de la señal de reloj de receptor CLK_R. Por lo tanto, no es necesaria una adaptación del controlador de datos 42 (y eventualmente del controlador de interfaz 130). Por consiguiente, la señal de datos DT está solo indicada en la figura 3. En el caso representado, la señal de datos DT es muestreada en el flanco descendente de la señal de reloj de receptor CLK_R.
La figura 4a muestra un diagrama de bloques de una primera forma de realización de un generador de reloj 44 según la invención. Presenta una unidad de salida de reloj 46 y al menos un registro 48.
La unidad de salida de reloj 46 está realizada adecuadamente para emitir la señal de reloj de emisión CLK_S. Para ello, en el registro 48 está almacenada la duración de la primera fase de reloj (la primera fase alta TH1) de una secuencia de pulsos de reloj TP. En al menos otro registro 49 puede estar almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj TP, por ejemplo la duración de la fase alta TH y de la fase baja TL o, en el caso de una señal de reloj simétrica, el período T. A la unidad de salida de reloj 46 es conducida una señal de reloj de trabajo CLK, que sirve como base de tiempo para la generación de la secuencia de pulsos de reloj TP, y una señal de inicio START, que inicia la salida de la secuencia de pulsos de reloj TP.
Para la generación de la secuencia de pulsos de reloj TP puede estar previsto en la unidad de salida de reloj 46 por ejemplo un contador que cuente de acuerdo con la base de tiempo de la señal de reloj de trabajo CLK y que en cada caso emita los niveles lógicos necesarios para la duración de los valores almacenados en los registros 48, 49.
El valor del registro 48 puede ser escrito ventajosamente por la unidad de control 20 de la electrónica subsiguiente 10. De esta manera es posible una adaptación a diferentes longitudes de línea L, especificaciones de cable, frecuencias de la señal de reloj de emisión CLK_S, etc.
La duración de la primera fase del reloj puede ser determinada mediante cálculo, medición o aproximación paso a paso (método de iteración).
La figura 4b muestra un diagrama de bloques de una forma de realización alternativa de un generador de reloj 44 según la invención. Aquí, la longitud de línea L es introducida en el registro 48 y la unidad de salida de reloj 46 determina la duración requerida de la primera fase de reloj mediante cálculo o por selección de una tabla, cuyos valores han sido ya ventajosamente determinados y almacenados por el fabricante. Si la frecuencia de reloj de la señal de reloj de emisión CLK_S es variable, esto también se puede tener en cuenta, por ejemplo almacenando la duración de la fase alta TH y/o la fase baja TL o el período T en los otros registros 49 y conduciendo esta información a la unidad de salida de reloj 46.
La figura 4c muestra un diagrama de bloques de otra forma de realización alternativa de un generador de reloj 44 según la invención. Aquí, en el registro 48 únicamente está almacenada una constante K, a partir de la cual la unidad de salida de reloj 46 ajusta la duración de la primera fase de reloj TH 1 de la señal de reloj de emisión CLK_S. Puede tratarse en este caso de un multiplicador que determina la prolongación de la primera fase de reloj TH1 partiendo de una fase de reloj regular TH, de modo que se tiene: TH1 = K * TH. La constante K es elegida de modo que sea posible una transmisión sin errores para al menos una frecuencia de la secuencia de pulsos de reloj TP de la señal de reloj de emisión CLK_S hasta una longitud máxima de línea definida, siendo la longitud máxima de línea más larga que la longitud de línea alcanzable en una interfaz maestra 30 sin la mejora según la invención. Un valor probado para la primera fase de reloj con el fin de lograr una longitud de línea L más grande en comparación con el estado de la técnica es el doble de la duración de una fase de reloj TH regular de la señal de reloj de emisión CLK_S. Si la primera fase del reloj es la fase alta TH1 representada en la figura 3, entonces se tiene: TH1 = 2 * TH.
Claims (11)
1. Dispositivo (30) para la transmisión de datos serie síncronos a través de un canal de datos diferencial (62) y un canal de reloj diferencial (60), que presenta un controlador de interfaz (40) con un generador de reloj (44) y un controlador de datos (42), así como un módulo emisor de reloj (50) y un módulo receptor de datos (54), en el que
- por el generador de reloj (44) puede ser generada una señal de reloj de emisión (CLK_S) que comprende una secuencia de pulsos de reloj (TP) con una duración de período (T) durante un ciclo de transmisión de datos, - la señal de reloj de emisión (CLK_S) es conducida al módulo receptor de reloj (50), que la convierte en una señal de reloj diferencial (C+, C-) para su salida a través del canal de reloj (60),
- una señal de datos diferencial (D+, D-) que llega a través del canal de datos diferencial (62) es conducida al módulo receptor de datos (54), que la convierte en una señal de datos (DT) y la conduce al controlador de datos (42),
- la señal del reloj de emisión (CLK_S) es conducida al controlador de datos (42) para sincronizar la lectura de la señal de datos (DT),
caracterizado por queel generador de reloj (44) está realizado adecuadamente para en el caso de ciclos de transmisión de datos en un estado operativo dinámico (DYN), en el que la tensión diferencial más grande que se produce de la señal de reloj diferencial (C+, C-) es menor que la tensión diferencial máxima (UDmax) del módulo emisor de reloj (50), ajustar la duración de la primera fase de reloj (TH1) del primer período de reloj (T1) de la secuencia de pulsos de reloj (TP) para que sea más larga que la primera fase de reloj (TH) de los siguientes periodos de reloj y menor que la duración de tiempo necesaria para alcanzar la tensión diferencial máxima (UDmax).
2. Dispositivo (30) según la reivindicación 1, en el que el generador de reloj (44) comprende además
- un registro (48), en el que puede ser almacenada la duración de la primera fase del reloj (TH1),
- al menos otro registro (49), en el que puede ser almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que emite la secuencia de pulsos de reloj (TP) a partir de la información almacenada en los registros (48, 49) después de un comando de inicio (START).
3. Dispositivo (30) según la reivindicación 1, en el que el generador de reloj (44) comprende además
- un registro (48), en el que puede ser almacenada una longitud de línea (L),
- al menos otro registro (49), en el que puede ser almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que determina la duración de la primera fase de reloj (TH1) basándose en la longitud de línea (L) y la información relativa a los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y emite la secuencia de pulsos de reloj (TP) después de un comando de inicio (START).
4. Dispositivo (30) según la reivindicación 1, en el que el generador de reloj (44) comprende además
- un registro (48), en el que puede ser almacenada una constante (K),
- al menos otro registro (49), en el que puede ser almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que determina la duración de la primera fase de reloj (TH1) basándose en la información relativa a los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP) y a la constante (K) como multiplicador, y emite la secuencia de pulsos de reloj (TP) después de un comando de inicio (START).
5. Dispositivo (30) según una de las reivindicaciones anteriores, en el que la señal de datos (DT) está realizada de forma bidireccional y está previsto un módulo emisor de datos (52) que convierte la señal de datos (DT) que va a ser emitida en una señal de datos diferencial (D+, D-) y el controlador de datos (42) genera una señal de dirección de datos (TR) para ajustar la dirección de datos del canal de datos diferencial (62) de acuerdo con un protocolo de interfaz.
6. Método para la transmisión datos serie síncronos a través de un canal de datos diferencial (62) y un canal de reloj diferencial (60) con un dispositivo (30), que presenta un controlador de interfaz (40) con un generador de reloj (44) y un controlador de datos (42), así como un módulo emisor de reloj (50) y un módulo receptor de datos (54), en el que
- por el generador de reloj (44) es generada una señal de reloj de emisión (CLK_S) que comprende una secuencia de pulsos de reloj (TP) con una duración de período (T) durante un ciclo de transmisión de datos, - la señal de reloj de emisión (CLK_S) es conducida al módulo emisor de reloj (50), que la convierte en una señal de reloj diferencial (C+, C-) para su salida a través del canal de reloj (60),
- una señal de datos diferencial (D+, D-) que llega a través del canal de datos diferencial (62) es conducida al módulo receptor de datos (54) que la convierte en una señal de datos (DT) y la conduce al controlador de datos (42),
- la señal del reloj de emisión (CLK_S) es conducida al controlador de datos (42) para sincronizar la lectura de la señal de datos (DT),
caracterizado por queel generador de reloj (44) está configurado adecuadamente para en el caso de ciclos de transmisión de datos en un estado operativo dinámico (DYN), en el que la tensión diferencial más grande que se produce de la señal de reloj diferencial (C+, C-) es menor que la tensión diferencial máxima (UDmax) del módulo emisor de reloj (50), ajustar la duración de la primera fase de reloj (TH1) del primer período de reloj (T1) de la secuencia de pulsos de reloj (TP) para que sea más larga que la primera fase de reloj ( TH) de los siguientes periodos de reloj y menor que la duración tiempo necesaria para alcanzar la tensión diferencial máxima (UDmax).
7. Método según la reivindicación 6, en el que el generador de reloj (44) comprende además
- un registro (48), en el que es almacenada la duración de la primera fase del reloj (TH1),
- al menos otro registro (49), en el que es almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que emite la secuencia de pulsos de reloj (TP) a partir de la información almacenada en los registros (48, 49) después de un comando de inicio (START).
8. Método según la reivindicación 6, en el que el generador de reloj (44) comprende además
- un registro (48), en el que es almacenada una longitud de línea (L),
- al menos otro registro (49), en el que es almacenada una información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que determina la duración de la primera fase de reloj (TH1) basándose en la longitud de línea (L) y la información relativa a los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y emite la secuencia de pulsos de reloj (TP) después de un comando de inicio (START).
9. Método según la reivindicación 6, en el que el generador de reloj (44) comprende además
- un registro (48), en el que es almacenada una constante (K),
- al menos otro registro (49), en el que es almacenada información sobre los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP), y
- una unidad de salida de reloj (46) que determina la duración de la primera fase de reloj (TH1) basándose en la información relativa a los pulsos de reloj regulares de la secuencia de pulsos de reloj (TP) y la constante (K) como multiplicador, y emite la secuencia de pulsos de reloj (TP) después de un comando de inicio (START).
10. Método según una de las reivindicaciones 6 a 9, en el que la señal de datos (DT) está realizada de forma bidireccional y está previsto un módulo emisor de datos (52) que convierte la señal de datos (DT) que se va a emitir en una señal de datos diferencial (D+, D-) y por el controlador de datos (42) es generada una señal de dirección de datos (TR) para ajustar la dirección de datos del canal de datos diferencial (62) de acuerdo con un protocolo de interfaz.
11. Electrónica subsiguiente con un dispositivo (30) según una de las reivindicaciones 1 a 5, que presenta además una unidad de control (20) que está conectada al controlador de interfaz (40) del dispositivo (30) a través de una interfaz interna (25).
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102019213982.5A DE102019213982A1 (de) | 2019-09-13 | 2019-09-13 | Vorrichtung und Verfahren zur synchron-seriellen Datenübertragung |
| PCT/EP2020/069838 WO2021047807A1 (de) | 2019-09-13 | 2020-07-14 | Vorrichtung und verfahren zur synchron-seriellen datenübertragung |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| ES2972021T3 true ES2972021T3 (es) | 2024-06-10 |
Family
ID=71620448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| ES20740605T Active ES2972021T3 (es) | 2019-09-13 | 2020-07-14 | Dispositivo y método para la transmisión de datos serie síncronos |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US11489525B1 (es) |
| EP (1) | EP4029185B1 (es) |
| JP (1) | JP7610584B2 (es) |
| CN (1) | CN114342311B (es) |
| DE (1) | DE102019213982A1 (es) |
| ES (1) | ES2972021T3 (es) |
| WO (1) | WO2021047807A1 (es) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113219898B (zh) * | 2021-07-08 | 2021-09-21 | 宜科(天津)电子有限公司 | 上位机与plc的通讯系统 |
| CN117221746A (zh) * | 2022-05-30 | 2023-12-12 | 思特威(上海)电子科技股份有限公司 | 五端口芯片、芯片系统及数据交互方法 |
| CN116125891B (zh) * | 2023-02-17 | 2025-10-17 | 江苏海洋大学 | 一种轴端和末端共用endat的方法 |
| JP2024122695A (ja) | 2023-02-28 | 2024-09-09 | ラピステクノロジー株式会社 | データ伝送装置、及びデータ伝送方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3561846D1 (en) | 1984-07-13 | 1988-04-14 | Stegmann Uhren Elektro | Arrangement for the serial transmission of measured values of at least one transducer |
| JP2733320B2 (ja) * | 1989-07-19 | 1998-03-30 | 富士通電装株式会社 | バースト伝送方式 |
| DE4342377B4 (de) | 1993-12-13 | 2010-08-12 | Dr. Johannes Heidenhain Gmbh | Anordnung und Verfahren zur seriellen Datenübertragung einer Positionsmeßeinrichtung |
| SE504369C2 (sv) * | 1995-05-02 | 1997-01-20 | Ericsson Telefon Ab L M | Fördröjningsanpassad klock- och datagenerator |
| DE19919140B4 (de) * | 1998-04-29 | 2011-03-31 | National Semiconductor Corp.(N.D.Ges.D.Staates Delaware), Santa Clara | Niederspannungs-Differenzsignaltreiber mit Vorverstärkerschaltung |
| CN100530259C (zh) * | 2008-01-04 | 2009-08-19 | 中国西电电气股份有限公司 | 一种电力系统数据传输装置 |
| JP5104712B2 (ja) * | 2008-10-15 | 2012-12-19 | 富士通株式会社 | 送信装置 |
| JP5623175B2 (ja) * | 2010-07-30 | 2014-11-12 | キヤノン株式会社 | 高電圧発生装置並びに画像形成装置、高電圧発生装置の電圧制御方法 |
| US8890580B2 (en) * | 2010-10-11 | 2014-11-18 | Rambus Inc. | Methods and circuits for reducing clock jitter |
| EP2742642B1 (de) * | 2011-08-11 | 2017-04-12 | Balluff GmbH | Messwert-übertragungsvorrichtung |
| WO2013023651A2 (de) * | 2011-08-16 | 2013-02-21 | Silicon Line Gmbh | Schaltungsanordnung und verfahren zum uebertragen von signalen |
| JP6421515B2 (ja) * | 2014-09-25 | 2018-11-14 | 富士通株式会社 | 信号再生回路および信号再生方法 |
| CN104615571B (zh) * | 2015-01-30 | 2017-09-29 | 中国电子科技集团公司第五十八研究所 | 可编程高速差分接口 |
| JP6790435B2 (ja) * | 2016-04-20 | 2020-11-25 | ソニー株式会社 | 受信装置、送信装置、および通信システム、ならびに、信号受信方法、信号送信方法、および通信方法 |
-
2019
- 2019-09-13 DE DE102019213982.5A patent/DE102019213982A1/de active Pending
-
2020
- 2020-07-14 EP EP20740605.9A patent/EP4029185B1/de active Active
- 2020-07-14 JP JP2022512439A patent/JP7610584B2/ja active Active
- 2020-07-14 WO PCT/EP2020/069838 patent/WO2021047807A1/de not_active Ceased
- 2020-07-14 CN CN202080063830.2A patent/CN114342311B/zh active Active
- 2020-07-14 ES ES20740605T patent/ES2972021T3/es active Active
- 2020-07-14 US US17/641,115 patent/US11489525B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP7610584B2 (ja) | 2025-01-08 |
| CN114342311B (zh) | 2024-05-28 |
| DE102019213982A1 (de) | 2021-03-18 |
| US11489525B1 (en) | 2022-11-01 |
| CN114342311A (zh) | 2022-04-12 |
| WO2021047807A1 (de) | 2021-03-18 |
| US20220337247A1 (en) | 2022-10-20 |
| EP4029185B1 (de) | 2023-11-22 |
| JP2022546947A (ja) | 2022-11-10 |
| EP4029185A1 (de) | 2022-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| ES2972021T3 (es) | Dispositivo y método para la transmisión de datos serie síncronos | |
| ES2546799T3 (es) | Dispositivo y procedimiento para la transmisión de datos en serie entre un aparato de medición de la posición y una unidad de control | |
| US9213396B1 (en) | Methods and apparatus for setting the address of a module using a clock | |
| DK3061197T3 (en) | METHOD AND SYSTEM FOR PROVIDING PULSED POWER AND DATA ON A BUS | |
| JP3132346U (ja) | 発光ダイオード装置の制御回路 | |
| US9298908B1 (en) | Methods and apparatus for setting the address of a module using a voltage | |
| KR100897255B1 (ko) | 반도체 메모리 장치의 온 다이 터미네이션 회로 및 방법 | |
| CN101431390B (zh) | 一种数据串行传输的电路和方法 | |
| CN112970203B (zh) | 具有动态通信的双向数据隔离器 | |
| CN103780265B (zh) | 解串器及解串的方法 | |
| ES2847961T3 (es) | Sistema de bus y unidad esclava para un sistema de bus | |
| ES2804306T3 (es) | Dispositivo y método para generar una señal de disparo en un equipo de medición de posición y equipo de medición de posición para ello | |
| JP5912182B2 (ja) | 測定値送信装置 | |
| Ros et al. | Asynchronous DC-free serial protocol for event-based AER systems | |
| CN115428406A (zh) | 同步脉冲宽度调制控制 | |
| US20130002315A1 (en) | Asynchronous clock adapter | |
| ES2838725T3 (es) | Método y dispositivo para leer un flujo de datos en serie | |
| CN104750648A (zh) | 基于双线总线的单向通讯控制装置及方法 | |
| CN108874720A (zh) | 一种高精度定时串口数据发送方法及系统 | |
| US9208011B2 (en) | Synchronous serial interface circuit and motion control function module | |
| JP6201331B2 (ja) | 同期シリアルインタフェース回路 | |
| CN101751357B (zh) | 一种数字锁相回路装置 | |
| CN118677962A (zh) | 一种biss通信协议数据采集与解码模块 | |
| US20120051495A1 (en) | Apparatus for generating control data | |
| JP4313884B2 (ja) | マルチターンエンコーダ及びコントローラ並びにマルチターンエンコーダ出力信号伝送システム |