ES2972182T3 - Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas - Google Patents

Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas Download PDF

Info

Publication number
ES2972182T3
ES2972182T3 ES15771516T ES15771516T ES2972182T3 ES 2972182 T3 ES2972182 T3 ES 2972182T3 ES 15771516 T ES15771516 T ES 15771516T ES 15771516 T ES15771516 T ES 15771516T ES 2972182 T3 ES2972182 T3 ES 2972182T3
Authority
ES
Spain
Prior art keywords
units
computing
computing units
calculation
signatures
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
ES15771516T
Other languages
English (en)
Inventor
Uwe Eckelmann-Wendt
Stefan Gerken
Ralf Pinger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Mobility GmbH
Original Assignee
Siemens Mobility GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Mobility GmbH filed Critical Siemens Mobility GmbH
Application granted granted Critical
Publication of ES2972182T3 publication Critical patent/ES2972182T3/es
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/18—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits
    • G06F11/183—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components
    • G06F11/184—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality
    • G06F11/185—Error detection or correction of the data by redundancy in hardware using passive fault-masking of the redundant circuits by voting, the voting not being performed by the redundant components where the redundant components implement processing functionality and the voting is itself performed redundantly
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/83—Indexing scheme relating to error detection, to error correction, and to monitoring the solution involving signatures

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

La invención se refiere a un método para el procesamiento paralelo de datos en un sistema informático que comprende una pluralidad de unidades informáticas y una unidad de elector dispuesta aguas abajo de dichas unidades informáticas. Para poder realizar un procesamiento de datos seguro con un coste relativamente reducido, los datos (D) se almacenan y luego se suministran a cada unidad informática (K1 a K4) y en cada ordenador se determina individualmente una firma de cálculo (BS1 a BS4). unidad (K1 a K4) para cada ciclo de computadora usando direcciones de memoria relevantes para cada comando y un valor de registro asignado correspondiente. Las firmas de cálculo (BS1 a BS4) determinadas para las unidades informáticas (K1 a K4) se suministran a la unidad de electores (V) y la unidad de electores (V) señala un procesamiento de datos idéntico cuando existe una coincidencia entre las firmas de cálculo (BS1 a BS4) determinadas para las unidades informáticas (K1 a K4). BS4) de la pluralidad de unidades informáticas (K1 a K4). La invención también se refiere a un sistema informático que comprende una pluralidad de unidades informáticas y una unidad de votante dispuesta detrás de las mismas para el procesamiento paralelo de datos. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN
Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas
La presente invención hace referencia a un procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y un dispositivo de votación conectado a ellas.
Un procedimiento conocido de este tipo para el procesamiento seguro de datos se describe en la solicitud de patente europea EP 0 935 198 A1. En este procedimiento conocido se utiliza un sistema informático con unidades informáticas denominadas módulos redundantes, en las que se procesan en paralelo señales de entrada idénticas durante ciclos de trabajo asíncronos. Dentro de un ciclo de trabajo se define al menos un período de tiempo que puede activarse, dentro del cual se debe confirmar un comando de accionamiento en su ejecución. En particular, se definen un primer y un segundo período de tiempo para la duración de un ciclo de trabajo, en donde el segundo período de tiempo está delimitado por un momento correspondiente al máximo tiempo de ciclo permitido; a continuación se comprueba con los primeros votantes de un dispositivo de votación si todos los ciclos de trabajo han dado resultados de proceso dentro del primer o segundo período de tiempo. A continuación, un segundo votante dispuesto aguas abajo del primer votante comprueba mediante comparación si al menos dos de los módulos redundantes coinciden. Cuando este es el caso, entonces se envía la correspondiente señal de salida basada en un procesamiento de datos seguro.
Según la solicitud US 2013/0007412 A1 se sabe que la fiabilidad de un producto de programa informático en un sistema informático se puede mejorar cuando la potencia informática es proporcionada por un primer y un segundo procesador. El primer procesador y el segundo procesador ejecutan procesos informáticos redundantes, con lo que se puede compensar la falla de alguno de los procesadores. Según la solicitud US 7,739,565 B1 se conoce que un módulo lógico programable se puede adaptar a las especificaciones de un usuario. Las conexiones lógicas se pueden configurar para que una memoria almacene la configuración y la interconexión implemente el diseño específico del usuario. Según la solicitud US 2008/0023700 A1 se conoce que los procesadores multinúcleo se pueden probar mediante diferentes técnicas. Las aplicaciones de prueba están almacenadas en registros de los núcleos.
Además, para el procesamiento seguro de datos, es conocido el uso de procesadores lockstep que son procesadores con dos núcleos idénticos. Los dos núcleos funcionan sincronizados por hardware y se comparan entre sí a través de múltiples circuitos de votación de la CPU. En este caso, el sistema operativo se ejecuta de forma sincrónica e idéntica.
El objeto de la presente invención consiste en diseñar un procedimiento de la clase mencionada en la introducción de tal modo que se pueda conseguir un procesamiento de datos seguro con un esfuerzo comparativamente pequeño.
Para resolver dicho objeto, conforme a la invención los datos se codifican en unidades informáticas específicas para su almacenamiento y se almacenan en unidades de almacenamiento específicas de unidades informáticas conformando bloques específicos de unidades informáticas (B1 a B4), en donde como unidades de almacenamiento se utiliza una memoria (S) común a todos unidades informáticas (K1 a K4). Después de haber sido almacenados, los datos se suministran a cada unidad informática y en las unidades informáticas se proporciona respectivamente una firma de cálculo a cada ciclo informático utilizando las direcciones de memoria consideradas por comando y se determina el valor de registro correspondientemente asociado; las firmas de cálculo determinadas de las unidades informáticas se envían al dispositivo de votación que señaliza un procesamiento de datos idéntico cuando las firmas de cálculo (BS1 a BS4) de las distintas unidades informáticas (K1 a K4) coinciden.
Una ventaja del procedimiento según la invención consiste en que debido al uso de firmas de cálculo en combinación con el uso de un dispositivo de votación se puede comprobar una ruta de cálculo idéntica. Otra ventaja consiste en que las unidades informáticas no tienen que sincronizarse entre sí durante la ejecución del programa. Además, resulta ventajoso que sean posibles las así denominadas como secuencias de programas SIL mixtas, que permiten implementar partes del programa no relevantes para la seguridad con menos esfuerzo y tiempo de cálculo y operar con un concepto de interrupción sencillo. Además, al comparar las firmas de cálculo, las unidades funcionales de las unidades informáticas también se incluyen indirectamente en la comparación, lo que reduce el riesgo de errores no detectados al revelar también resultados intermedios divergentes que no tienen un afectan directamente al resultado final; cualquier desviación que pueda ocurrir no se puede reflejar en la señal de salida. Sin esta configuración, resulta posible que el sistema informático siga funcionando durante bastante tiempo antes de que se note una desviación en el lado de salida.
En el procedimiento según la invención, los datos se codifican en unidades informáticas específicas para su almacenamiento y se almacenan en unidades de almacenamiento de unidades informáticas específicas. Esto ofrece la importante ventaja de proporcionar seguridad contra fallas similares.
De acuerdo con la invención está previsto que en el procedimiento según la invención se utilice como unidad de almacenamiento una memoria común a todas las unidades informáticas, en donde los datos se codifican específicamente para la unidad informática y se almacenan juntos en bloques específicos de la unidad informática. Por tanto, ya no es necesaria una estructura físicamente separada de las unidades de almacenamiento.
Según la invención está previsto que en el procedimiento conforme a la invención se utilicen los núcleos de un procesador multinúcleo como unidades informáticas, porque de este modo se pueden realizar comparaciones especialmente buenas en los núcleos individuales.
En el procedimiento según la invención, las firmas de cálculo se pueden conformar mediante diferentes métodos; es relativamente sencillo y, por tanto, ventajoso determinar la firma de cálculo sumando las direcciones de memoria y los valores de registro o mediante un XOR. Con un XOR se pueden realizar cálculos especialmente rápidos en términos informáticos.
Como dispositivo de votación en el procedimiento según la invención se pueden utilizar dispositivos de votación de diferentes configuraciones. Se considera especialmente ventajoso y significativo para el modo de funcionamiento del procedimiento según la invención cuando se utiliza una plataforma informática segura como dispositivo de votación. Este puede estar dispuesto ventajosamente en el exterior de las unidades informáticas, con lo cual se pueden cumplir de forma sencilla los requisitos de las normas de seguridad.
De manera ventajosa, en el procedimiento según la invención se utiliza un dispositivo de votación con múltiples votantes, a los que se aplica en paralelo las firmas de cálculo en el lado de entrada. Un grupo de votantes de este tipo puede equilibrar ventajosamente la carga que recae sobre los votantes individuales. Esto también permite trasladar dinámicamente la votación de una plataforma informática a otra durante el funcionamiento ante la falla de un votante para aumentar la disponibilidad.
Cuando la carga de múltiples votantes no es homogénea, se pueden asignar firmas de cálculo individuales a los votantes con una carga relativamente reducida.
También existe la opción ventajosa de distribuir las tareas de votación entre los votantes restantes cuando uno de los votantes falla.
Para obtener una señal de salida generada de forma segura para los datos, también resulta ventajoso cuando en el procedimiento según la invención se controla el funcionamiento de los dos votadores con un votante en cascada aguas abajo de los dos votantes.
La presente invención también hace referencia a un sistema informático con múltiples unidades informáticas y un dispositivo de votación aguas abajo para el procesamiento paralelo de datos y tiene por objeto conformar un sistema informático, como se describe en la solicitud de patente europea comentada en la introducción, de tal manera que resulte posible el procesamiento de datos seguro con un esfuerzo comparativamente reducido.
Para resolver este objeto, en el sistema informático según la invención para el almacenamiento de datos están previstas unidades de almacenamiento, en las que los datos están codificados de forma específica para la unidad informática y se almacenan juntos en unidades de almacenamiento específicas para la unidad informática. De esta manera se consigue un procesamiento de datos particularmente seguro en el sistema informático conforme a la invención. De acuerdo con la invención, cada unidad informática resulta adecuada para determinar una firma de cálculo para cada ciclo de ordenador a partir de los datos una vez almacenados, utilizando direcciones de memoria considerados por comando y el respectivo valor de registro asignado, y el dispositivo de votación es adecuado para señalizar un procesamiento de datos seguro cuando las firmas de cálculo de las múltiples unidades informáticas coinciden.
Las ventajas asociadas al sistema informático según la invención corresponden de forma análoga a las ventajas mencionadas anteriormente para el procedimiento según la invención.
Ventajosamente, cada unidad informática resulta adecuada para determinar la firma de cálculo sumando las respectivas direcciones de memoria y valores de registro o mediante un XOR.
Según la invención está previsto que a las unidades informáticas se les asigne una memoria común para almacenar los datos. De acuerdo con la invención, las unidades informáticas son núcleos de un procesador multinúcleo; en los núcleos individuales de un procesador de este tipo se pueden realizar comparaciones especialmente buenas.
El dispositivo de votación puede presentar un diseño diferente en el sistema informático conforme a la invención; por lo tanto, el dispositivo de votación es ventajosamente una plataforma informática segura que en sí es conocida. Para cumplir con los estándares de seguridad, éste está dispuesto ventajosamente en el exterior de las unidades informáticas.
El dispositivo de votación puede estar compuesto por múltiples votantes, a los que se suministran en paralelo las firmas de cálculo en el lado de entrada. Ventajosamente, al menos un votante en cascada puede estar dispuesto aguas abajo de dos votantes y supervisar un comportamiento fallido de los dos votantes.
Cabe señalar que las configuraciones del dispositivo de votación descritas anteriormente se pueden utilizar no sólo en el sistema informático según la invención, sino también en otros sistemas informáticos con múltiples unidades informáticas.
Para explicaciones adicionales de la invención en las figuras se muestra:
Figura 1: un ejemplo de ejecución esquemático de un sistema informático conforme a la invención con sus componentes esenciales para la invención.
Figura 2: un ejemplo de ejecución de un dispositivo de votación.
La figura 1 muestra un sistema informático conformado por un procesador multinúcleo M con múltiples núcleos K1 a K4; en el ejemplo de ejecución representado, el procesador multinúcleo M presenta entonces cuatro núcleos de procesador en un único chip. También hay una memoria S a la que pueden acceder todos los núcleos K1 a K4. Los datos D, que se van a procesar en paralelo, se almacenan en la memoria S en bloques B1 a B4 específicos de la unidad informática o del núcleo, y se codifican en forma codificada para unidades o núcleos informáticos específicos. Así, por ejemplo, en el bloque B1, una dirección "1269" - expresada en números decimales por razones de simplicidad - está codificada con el valor de registro asignado "2620" y también almacenada en forma codificada. Para el procesamiento paralelo de los datos D, los datos codificados con la dirección "1269" y el valor de registro "2620" son tomados por el núcleo 1 y primero decodificados, lo que da como resultado una dirección "5678" y un valor de registro "1234" en el ejemplo de ejecución mostrado. A continuación se conforma una primera firma de cálculo intermedia con el comando correspondiente, que en el presente ejemplo, también como número decimal, da como resultado el valor "6912", ya que para conformar la firma de cálculo se utiliza la suma.
A continuación, la dirección "1068" y el valor de registro "4962" son llamados por el núcleo K1 y decodificados en él, dando como resultado el valor decodificado "5679" para la dirección y el valor decodificado "5698" para el valor de registro. Por lo tanto, mediante la suma a la primera firma de cálculo intermedia se conforma una segunda firma de cálculo intermedia, que no está representada en la figura. Estos procesos se repiten hasta el final del respectivo ciclo informático determinado por una secuencia de comandos, de modo que al final del respectivo ciclo informático se dispone de una firma de cálculo BS1.
Como se muestra en la figura 1, lo mismo ocurre en paralelo en la interacción de los núcleos K2 a K4 con los bloques B2 a B4 de la memoria S, de modo que también se genera una firma de cálculo BS2 a BS4 en cada uno de los núcleos K2 a K4 a través de las firmas de cálculo intermedias después de un ciclo informático.
Cabe señalar expresamente que las firmas de cálculo BS1 a BS4 se pueden conformar no sólo mediante el método de la suma, sino también mediante un XOR u otros procedimientos más complicados, como CRC o códigos hash. A los núcleos K1 a K4 está conectado un dispositivo de votación externo V que se alimenta en el lado de entrada con las firmas de cálculo intermedias y las firmas de cálculo BS1 a BS4 de los núcleos K1 a K4. En el dispositivo de votación V se comparan entre sí las firmas de cálculo intermedias y las firmas de cálculo BS1 a BS4. Cuando todas las firmas de cálculo coinciden, entonces el procesamiento de datos en todo el procesador multinúcleo M se ha realizado sin problemas con un alto grado de certeza y el dispositivo de votación V indica en su salida mediante el envío de la correspondiente señal de salida A que el procesamiento de datos es impecable, idéntico y, por lo tanto, presuntamente correcto.
En la figura 2, el dispositivo de votación está configurado como grupo de votantes, que comprende múltiples votantes individuales, en el ejemplo de ejecución representado dos electores V1 y V2. Los votantes V1 y V2 están conectados a los núcleos K1 a K4 a través de un nodo de datos, de modo que los dos votantes V1 y V2 comprueban la coincidencia de las firmas de cálculo BS1 a BS4 de los núcleos K1 a K4.
Eventualmente, aguas abajo de los dos votantes V1 y V2 puede estar dispuesto un votante en cascada (no mostrado en la figura 2), que puede tomar decisiones sobre el comportamiento incorrecto de los votantes V1 y V2. Esto resulta en ventajas en la distribución de cargas al proporcionar informaciones en una red compleja.
Además, puede estar previsto cambiar o modificar la carga de los votantes V1 y V2 con las firmas de cálculo de los núcleos K1 a K4 durante el funcionamiento para igualar la carga sobre los votantes.

Claims (9)

REIVINDICACIONES
1. Procedimiento para el procesamiento paralelo de datos (D) en un sistema informático
• con múltiples unidades informáticas (K1 a K4), en donde como unidades informáticas (K1 a K4) se utilizan los núcleos de un procesador multinúcleo (M);
• y con un dispositivo de votación dispuesto aguas abajo (V); en donde
• los datos (D) están codificados en unidades informáticas específicas para su almacenamiento y se almacenan en unidades de almacenamiento específicas de unidades informáticas conformando bloques específicos de unidades informáticas (B1 a B4), en donde como unidades de almacenamiento se utiliza una memoria (S) común a todas las unidades informáticas (K1 a K4);
• después de haber sido almacenados, los datos (D) se suministran a cada unidad informática (K1 a K4) y en las unidades informáticas (K1 a K4) se proporciona respectivamente una firma de cálculo (BS1 a BS4) a cada ciclo informático utilizando las direcciones de memoria consideradas por comando y se determina el valor de registro correspondientemente asociado;
• las firmas de cálculo determinadas (BS1 a BS4) de las unidades informáticas (K1 a K4) se envían al dispositivo de votación (V); y
• el dispositivo de votación (V) señaliza un procesamiento de datos idéntico cuando las firmas de cálculo (BS1 a BS4) de las distintas unidades informáticas (K1 a K4) coinciden.
2. Procedimiento según la reivindicación 1, caracterizado porque las firmas de cálculo (BS1 a BS4) se determinan sumando las direcciones de memoria y los valores de registro o mediante un XOR.
3. Procedimiento según una de las reivindicaciones precedentes, caracterizado porque como dispositivo de votación (V) se utiliza una plataforma informática segura, que está dispuesta externamente a las unidades informáticas (K1 a K4).
4. Procedimiento según la reivindicación 3, caracterizado porque se utiliza un dispositivo de votación (V) con múltiples votantes (V1, V2), a los que se aplican en paralelo las firmas de cálculo (BS1 a BS4) en el lado de entrada.
5. Procedimiento según la reivindicación 4, caracterizado porque cuando la carga de los distintos votantes (V1, V2) no es homogénea, se asignan firmas de cálculo individuales (BS1 a BS4) a los votantes con una carga relativamente reducida.
6. Procedimiento según la reivindicación 4, caracterizado porque ante la falla de un votante (V1, V2), sus tareas de votación se distribuyen entre los votantes restantes.
7. Procedimiento según la reivindicación 4 a 6, caracterizado porque el funcionamiento de los dos votantes (V1, V2) es supervisado por un votante en cascada aguas abajo de dos votantes (V1, V2).
8. Sistema informático
• con múltiples unidades informáticas (K1 a K4), en donde como unidades informáticas (K1 a K4) se utilizan los núcleos de un procesador multinúcleo (M);
• y con un dispositivo de votación (V) aguas abajo para el procesamiento paralelo de datos (D), en el que • para almacenar los datos (D), se proporcionan unidades de almacenamiento (B1 a B4), en las que los datos (D) se codifican específicamente para la unidad informática y se almacenan en unidades de almacenamiento específicas de la unidad informática conformando bloques específicos de unidades informáticas (B1 a B4), en donde como unidades de almacenamiento se utiliza una memoria (S) común a todas las unidades informáticas (K1 a K4);
• cada unidad informática (K1 a K4) es adecuada para determinar una firma de cálculo (BS1 a BS4) a partir de los datos (D) después de haber sido almacenados en cada ciclo informático utilizando direcciones de memoria consideradas por comando y el correspondiente valor de registro;
• aguas abajo de las unidades informáticas (K1 a K4) está dispuesto un dispositivo de votación (V) que es adecuado para señalizar un procesamiento de datos idéntico, cuando las firmas de cálculo (BS1 a BS4) de las distintas unidades informáticas (K1 a K4) coinciden.
9. Sistema informático según la reivindicación 8, caracterizado porque las unidades informáticas (K1 a K4) consisten en núcleos de un procesador multinúcleo (M).
ES15771516T 2014-09-23 2015-09-07 Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas Active ES2972182T3 (es)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102014219179.3A DE102014219179A1 (de) 2014-09-23 2014-09-23 Verfahren zur parallelen Verarbeitung von Daten in einem Rechnersystem mit mehreren Rechnereinheiten und Rechnersystem mit mehreren Rechnereinheiten
PCT/EP2015/070389 WO2016045953A1 (de) 2014-09-23 2015-09-07 Verfahren zur parallelen verarbeitung von daten in einem rechnersystem mit mehreren rechnereinheiten und rechnersystem mit mehreren rechnereinheiten

Publications (1)

Publication Number Publication Date
ES2972182T3 true ES2972182T3 (es) 2024-06-11

Family

ID=54207455

Family Applications (1)

Application Number Title Priority Date Filing Date
ES15771516T Active ES2972182T3 (es) 2014-09-23 2015-09-07 Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas

Country Status (4)

Country Link
EP (1) EP3172671B1 (es)
DE (1) DE102014219179A1 (es)
ES (1) ES2972182T3 (es)
WO (1) WO2016045953A1 (es)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4530858B1 (de) 2023-09-28 2026-04-15 Siemens Mobility GmbH Verfahren zum rechnergestützten durchführen eines technischen prozesses in verarbeitungseinheiten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE202858T1 (de) 1998-02-05 2001-07-15 Siemens Schweiz Ag Verfahren zur sicheren datenverarbeitung sowie ein rechnersystem
US8030649B2 (en) * 2006-07-28 2011-10-04 International Business Machines Corporation Scan testing in single-chip multicore systems
DE102007040721B4 (de) * 2006-12-08 2012-06-21 Technische Universität Dresden Datenverarbeitungsanordnung, Verfahren zur Datenverarbeitung, Computerprogrammelement und Überprüfungsanordnung für einen Speicher
US7739565B1 (en) * 2007-07-19 2010-06-15 Xilinx, Inc. Detecting corruption of configuration data of a programmable logic device
US8806269B2 (en) * 2011-06-28 2014-08-12 International Business Machines Corporation Unified, workload-optimized, adaptive RAS for hybrid systems

Also Published As

Publication number Publication date
DE102014219179A1 (de) 2016-03-24
WO2016045953A1 (de) 2016-03-31
EP3172671B1 (de) 2023-12-13
EP3172671A1 (de) 2017-05-31
EP3172671C0 (de) 2023-12-13

Similar Documents

Publication Publication Date Title
ES3038868T3 (en) Use of multicore processor to mitigate common mode computing faults
US11334451B2 (en) Method and apparatus for redundant data processing in which there is no checking for determining whether respective transformations are linked to a correct processor core
JP7018864B2 (ja) 半導体装置及びその制御方法
ES2866885T3 (es) Sistema y procedimiento para la vigilancia protegida criptográficamente de al menos un componente de un aparato o de una instalación
ES2694803T3 (es) Sistema, método y aparato para la corrección de errores en sistemas multiprocesador
ES2807605T3 (es) Actualización de software de componentes no críticos en sistemas distribuidos críticos para la seguridad dual
US7529987B2 (en) Integrity control for data stored in a non-volatile memory
EP2953027A1 (en) Microcontroller and electronic control device using the same
US8918707B2 (en) Codeword error injection via checkbit modification
CN103235591A (zh) 一种基于硬、软件故障注入相结合的在线故障注入方法
US10949203B2 (en) Technologies for ensuring functional safety of an electronic device
Arshad et al. Towards targeted combinatorial therapy design for the treatment of castration-resistant prostate cancer
JP2015136104A5 (es)
BR112017000097B1 (pt) Métodos de geração de mensagens vitais implementado por computador em um sistema de bordo de um veículo, sistemas para gerar mensagens vitais e aparelho para gerar mensagens vitais em um sistema
ES2972182T3 (es) Procedimiento para el procesamiento paralelo de datos en un sistema informático con múltiples unidades informáticas y sistema informático con múltiples unidades informáticas
US10114687B2 (en) System for checking the integrity of a communication between two circuits
RU2360280C2 (ru) Способ и устройство для обработки операндов в процессоре
ES2837444T3 (es) Procedimiento para el intercambio de mensajes entre dispositivos relevantes para la seguridad
ES2781853T3 (es) Instalación de quemador con un dispositivo de seguridad
BR102013015403B1 (pt) Processo de confiabilidade de dados em um computador, computador próprio para fornecer um dado de saída, conjunto de comunicação que comporta tal computador, e sistema de gestão ferroviária que compreende tal conjunto
ES2780902T3 (es) Sistemas críticos de seguridad ferroviaria con redundancia de tareas y capacidad de comunicaciones asimétricas
KR102395604B1 (ko) 3 개 이상의 어레이에 의해 저장된 데이터 값 간의 정합 결정
US10496301B2 (en) Sharing a memory between at least two functional entities
ES2711726T3 (es) Sistema informático de seguridad de tipo relevante
US20190180022A1 (en) Method of modular verification of a configuration of a device