ES3036860T3

ES3036860T3 - Data transmission method and electronic device

Info

Publication number: ES3036860T3
Application number: ES21897094T
Authority: ES
Inventors: Ming Chang; Siqing Du; Peiyu Yue; Maobin Fan
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2020-11-26
Filing date: 2021-11-25
Publication date: 2025-09-24
Anticipated expiration: 2041-11-25
Also published as: WO2022111594A1; JP7637775B2; US20230308530A1; EP4228245B1; CN116405758A; JP2023552731A; EP4228245A4; CN114554037B; EP4228245A1; CN114554037A

Abstract

La presente solicitud proporciona un método de transmisión de datos y un dispositivo electrónico. Dicho método puede aplicarse a un dispositivo electrónico configurado con varios dispositivos de entrada (por ejemplo, un módulo de cámara). Cada dispositivo de entrada cuenta con una interfaz de enlace ascendente y una interfaz de enlace descendente. La interfaz de enlace ascendente está conectada a un procesador o a un dispositivo de entrada de nivel superior, y la interfaz de enlace descendente a un dispositivo de entrada de nivel superior o a uno vacío. Un módulo de procesamiento en cada dispositivo de entrada procesa los datos de imagen adquiridos por el dispositivo de nivel actual y los datos transmitidos por el dispositivo de entrada de nivel superior conectado a la interfaz de enlace descendente, y los transmite al procesador o al dispositivo de entrada de nivel superior mediante la interfaz de enlace ascendente. De esta manera, se conectan varios dispositivos de entrada en cascada, y solo es necesario conectar uno al procesador. De esta manera, se reduce el número de interfaces y de líneas de pines de señal entre el procesador y los dispositivos de entrada, y se simplifica la operación de aumentar o reducir el número de dispositivos de entrada. (Traducción automática con Google Translate, sin valor legal)

Description

DESCRIPCIÓN

Método de transmisión de datos y dispositivo electrónico

Descripción

Se reclama que esta solicitud tiene prioridad sobre la solicitud de patente china n.° 202011347808.9, presentada ante la Administración Nacional China de Propiedad Intelectual el 26 de noviembre de 2020 y titulada “ MÉTODO DE TRANSMISIÓN DE DATOS Y DISPOSITIVO ELECTRÓNICO” .

Campo técnico

Esta solicitud se refiere al campo de las tecnologías electrónicas y, en particular, a un método de transmisión de datos y a un dispositivo electrónico.

Antecedentes

Con un aumento continuo en los requisitos de fotografía para dispositivos electrónicos como teléfonos inteligentes y tabletas, las cámaras de los dispositivos electrónicos continúan evolucionando hacia la multicámara, la alta resolución y similares.

Actualmente, en una estructura de circuito de un módulo de cámara, un procesador de un dispositivo electrónico realiza la transmisión de datos con el módulo de cámara a través de una interfaz de procesador de la industria móvil (procesador de la industria móvil - MIPI). En general, un módulo de cámara necesita comunicarse con el procesador a través de cuatro pares de líneas de señal diferencial de datos. Cuando un módulo de cámara frontal y un módulo de cámara trasera están dispuestos por separado en un dispositivo electrónico, se requieren ocho pares de líneas de señal diferencial de datos para la comunicación con un procesador. A medida que se mejora la precisión fotográfica, también aumenta la cantidad de módulos de cámara frontal y trasera, y aumenta la cantidad de líneas de señal diferencial MIPI en el lado del procesador y la cantidad de interfaces en el lado del procesador. Esto es desfavorable para la integración del sistema.

El documento US 2014/285681 A1 describe un método de transmisión de datos, donde un primer módulo de cámara recibe un primer paquete de datos enviado por un segundo módulo de cámara y en donde el primer paquete de datos comprende un campo de identificación, pero no revela un valor del campo de identificación en el primer paquete de datos que indica una cantidad de tiempos de reenvío del primer paquete de datos.

El documento US 2003/030725 A1 describe un procesador que envía instrucciones para activar la recepción del paquete de datos enviado por un segundo módulo de cámara a un primer módulo de cámara y revela, también, que cada cámara añade su propio código de cámara a la señal de vídeo que genera. Sin embargo, este código de cámara es una dirección única para cada cámara y la cámara siguiente no lo cambia al recibir los datos de vídeo de la cámara anterior.

El documento CN 106921 523 A describe una red de satélites que se comunican en forma de cadena margarita y que parece revelar un método para incrementar un indicador en los paquetes de datos transmitidos entre satélites sucesivos para indicar una “ cantidad de tiempos de reenvío del primer paquete de datos” .

Resumen

Esta aplicación proporciona un método de transmisión de datos y un dispositivo electrónico. En el método, una pluralidad de dispositivos de entrada se conectan en cascada, y solo es necesario conectar un dispositivo de entrada a un procesador. Por lo tanto, la cantidad de interfaces en el lado del procesador y la cantidad de líneas de señal entre el dispositivo de entrada y el procesador se reducen considerablemente. Además, la pluralidad de dispositivos de entrada está conectada en cascada, y un dispositivo de entrada agregado solo necesita conectarse a los dispositivos de entrada existentes en cascada, de modo que la operación posterior de agregar un dispositivo de entrada sea simple.

Según un primer aspecto, esta solicitud proporciona un método de transmisión de datos. El método incluye: Tras recibir una primera instrucción enviada por un procesador, un primer módulo de cámara recibe un primer paquete de datos enviado por un segundo módulo de cámara, donde el primer paquete de datos incluye un campo de identificación, y un valor del campo de identificación en el primer paquete de datos indica una cantidad de tiempos de reenvío del primer paquete de datos; el primer módulo de cámara identifica que el valor del campo de identificación en el primer paquete de datos es un primer valor y modifica el primer valor a un segundo valor, donde la diferencia entre el segundo valor y el primer valor es un valor preestablecido; y el primer módulo de cámara envía un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador.

El método se puede aplicar a un dispositivo electrónico configurado con un módulo de cámara. Se implementan una interfaz de enlace ascendente y una interfaz de enlace descendente en cada módulo de cámara del dispositivo electrónico. La interfaz de enlace ascendente está conectada a un procesador o a un módulo de cámara de nivel superior, y la interfaz de enlace descendente está conectada a un módulo de cámara de nivel inferior o no está conectada. Un módulo de procesamiento en cada dispositivo de entrada puede procesar los datos de imagen recopilados por el dispositivo de entrada actual y los datos enviados por un módulo de cámara de nivel inferior conectado a una interfaz de enlace descendente, y luego transmitir los datos procesados al procesador o un módulo de cámara de nivel superior a través de una interfaz de enlace ascendente. De esta manera, la pluralidad de módulos de cámara se conecta en cascada, y solo uno de la pluralidad de dispositivos de entrada necesita estar conectado al procesador. Por lo tanto, se reduce la cantidad de interfaces entre el procesador y la pluralidad de módulos de cámara y la cantidad de pines de señal, y se facilita la integración del sistema en el lado del procesamiento. Además, agregar o restar módulos de cámara es fácil de operar.

Además de aplicarse a un dispositivo electrónico 100 en donde se dispone un módulo de cámara, el método también se puede aplicar a un dispositivo tal como un sensor, un radar y similares. Esto no se limita en esta solicitud.

Con referencia al primer aspecto, en una posible implementación del primer aspecto, el primer módulo de cámara incluye una primera capa de aplicación, una primera capa de protocolo y una primera capa física, y la primera capa física incluye una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente. El hecho de que un primer módulo de cámara reciba un primer paquete de datos enviado por un segundo módulo de cámara incluye específicamente: El primer módulo de cámara recibe, a través de la primera interfaz de enlace descendente, el primer paquete de datos enviado por el segundo módulo de cámara. El hecho de que el primer módulo de cámara modifique el valor del campo de identificación en el primer paquete de datos del primer valor a un segundo valor incluye específicamente: El primer módulo de cámara modifica el valor del campo de identificación en el primer paquete de datos del primer valor al segundo valor utilizando la primera capa de protocolo. El hecho de que el primer módulo de cámara envíe un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador incluye específicamente: El primer módulo de cámara envía el primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador a través de la primera interfaz de enlace ascendente. De esta manera, el primer módulo de cámara se conecta al segundo módulo de cámara a través de la primera interfaz de enlace descendente, y la primera interfaz de enlace ascendente del primer módulo de cámara se conecta al procesador, de modo que la pluralidad de módulos de cámara se conecta al procesador en cascada, se reduce la cantidad de pines de señal en el lado del procesador y se facilita la integración del sistema en el lado del procesador. Además, cuando el segundo módulo de cámara recopila datos y el primer módulo de cámara no necesita recopilar datos, la primera capa de aplicación del primer módulo de cámara no está habilitada y la primera capa física y la primera capa de protocolo del primer módulo de cámara están habilitadas, de modo que se puede reducir el consumo del primer módulo de cámara.

Con referencia al primer aspecto, en una posible implementación del primer aspecto, el primer módulo de cámara recopila los primeros datos y genera un segundo paquete de datos basándose en los primeros datos, donde el segundo paquete de datos incluye un campo de identificación y un valor del campo de identificación en el segundo paquete de datos es un tercer valor; y el primer módulo de cámara envía el segundo paquete de datos al procesador. De esta manera, el segundo módulo de cámara y el primer módulo de cámara pueden recopilar datos simultáneamente. El procesador identifica, basándose en el valor del campo de identificación en el paquete de datos, qué módulo de cámara recopila el paquete de datos.

Con referencia al primer aspecto, en una posible implementación del primer aspecto, el primer módulo de cámara incluye una primera capa de aplicación, una primera capa de protocolo y una primera capa física, y la primera capa física incluye una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente. Después de eso, el primer módulo de cámara recopila los primeros datos, y antes de que la primera cámara genere un segundo paquete de datos basándose en los primeros datos, el método incluye además: El primer módulo de cámara codifica los primeros datos mediante el uso de la primera capa de aplicación. El hecho de que el primer módulo de cámara genere un segundo paquete de datos basándose en los primeros datos incluye específicamente: El primer módulo de cámara genera el segundo paquete de datos basándose en los primeros datos codificados utilizando la primera capa de protocolo. El hecho de que el primer módulo de cámara envíe el segundo paquete de datos al procesador incluye específicamente: El primer módulo de cámara envía el segundo paquete de datos al procesador a través de la primera interfaz de enlace ascendente. De esta manera, cuando el primer módulo de cámara recopila datos, la primera capa de aplicación, la primera capa física y la primera capa de protocolo del primer módulo de cámara están todas habilitadas.

Con referencia al primer aspecto, en una posible implementación del primer aspecto, el primer paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete; y el campo de identificación en el primer paquete de datos está ubicado en el encabezado de paquete del primer paquete de datos. El procesador puede identificar un valor de un campo de identificación en un encabezado de paquete e identificar, basándose en el valor del campo de identificación, que el paquete de datos proviene del primer módulo de cámara.

De manera similar, el segundo paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete; y el campo de identificación en el segundo paquete de datos está ubicado en el encabezado de paquete del segundo paquete de datos. El procesador puede identificar un valor de un campo de identificación en un encabezado de paquete e identificar, basándose en el valor del campo de identificación, que el paquete de datos proviene del segundo módulo de cámara.

Con referencia al primer aspecto, en una posible implementación del primer aspecto, el hecho de que el primer módulo de cámara reciba una primera instrucción enviada por el procesador incluye específicamente: El primer módulo de cámara recibe, a través de una primera interfaz de control, la primera instrucción enviada por el procesador. De esta manera, después de que el primer módulo de cámara reciba la primera instrucción enviada por el procesador a través de la primera interfaz de control, el primer módulo de cámara habilita la primera capa física y la primera capa de protocolo, y recibe el paquete de datos enviado por el segundo módulo de cámara. Después de que el segundo módulo de cámara reciba una segunda instrucción enviada por el procesador a través de una segunda interfaz de control, el segundo módulo de cámara habilita una capa de aplicación del segundo módulo de cámara, una capa física del segundo módulo de cámara y una capa de protocolo del segundo módulo de cámara, y el segundo módulo de cámara comienza a recopilar datos y empaquetar los datos en un paquete de datos, y a enviar el paquete de datos al primer módulo de cámara.

Del mismo modo, cada módulo de cámara del dispositivo electrónico está configurado con una interfaz de control, y la interfaz de control es diferente de la interfaz de enlace ascendente y la interfaz de enlace descendente. La interfaz de control está configurada para recibir una instrucción de control enviada por el procesador. La interfaz de enlace ascendente y la interfaz de enlace descendente están configuradas para enviar y recibir paquetes de datos.

Según un segundo aspecto, esta solicitud proporciona un dispositivo electrónico. El dispositivo electrónico incluye un procesador, un primer módulo de cámara y un segundo módulo de cámara. El primer módulo de cámara está configurado para: después de recibir una primera instrucción enviada por el procesador, recibir un primer paquete de datos enviado por el segundo módulo de cámara, donde el primer paquete de datos incluye un campo de identificación, y un valor del campo de identificación en el primer paquete de datos indica una cantidad de tiempos de reenvío del primer paquete de datos. El primer módulo de cámara está configurado, además, para: identificar que el valor del campo de identificación en el primer paquete de datos es un primer valor y modificar el primer valor a un segundo valor, donde la diferencia entre el segundo valor y el primer valor es un valor preestablecido; y enviar al procesador un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor.

El método se puede aplicar a un dispositivo electrónico configurado con un módulo de cámara. Se implementan una interfaz de enlace ascendente y una interfaz de enlace descendente en cada módulo de cámara del dispositivo electrónico. La interfaz de enlace ascendente está conectada a un procesador o a un módulo de cámara de nivel superior, y la interfaz de enlace descendente está conectada a un módulo de cámara de nivel inferior o no está conectada. Un módulo de procesamiento en cada dispositivo de entrada puede procesar los datos de imagen recopilados por el dispositivo de entrada actual y los datos enviados por un dispositivo de entrada de nivel inferior conectado a una interfaz de enlace descendente, y luego transmitir los datos procesados al procesador o un dispositivo de entrada de nivel superior a través de una interfaz de enlace ascendente. De esta manera, la pluralidad de módulos de cámara se conecta en cascada, y solo uno de la pluralidad de dispositivos de entrada necesita estar conectado al procesador. Por lo tanto, se reduce la cantidad de interfaces entre el procesador y la pluralidad de módulos de cámara y la cantidad de pines de señal, y se facilita la integración del sistema en el lado del procesamiento. Además, sumar o restar un dispositivo de entrada es fácil de operar.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer módulo de cámara incluye una primera capa de aplicación, una primera capa de protocolo y una primera capa física, y la primera capa física incluye una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente. El primer módulo de cámara está configurado, además, para: recibir, a través de la primera interfaz de enlace descendente, el primer paquete de datos enviado por el segundo módulo de cámara; modificar el valor del campo de identificación en el primer paquete de datos del primer valor al segundo valor utilizando la primera capa de protocolo; y enviar el primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador a través de la primera interfaz de enlace ascendente. De esta manera, el primer módulo de cámara se conecta al segundo módulo de cámara a través de la primera interfaz de enlace descendente, y la primera interfaz de enlace ascendente del primer módulo de cámara se conecta al procesador, de modo que la pluralidad de módulos de cámara se conecta al procesador en cascada, se reduce la cantidad de pines de señal en el lado del procesador y se facilita la integración del sistema en el lado del procesador. Además, cuando el segundo módulo de cámara recopila datos y el primer módulo de cámara no necesita recopilar datos, la primera capa de aplicación del primer módulo de cámara no está habilitada y la primera capa física y la primera capa de protocolo del primer módulo de cámara están habilitadas, de modo que se puede reducir el consumo del primer módulo de cámara.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer módulo de cámara está configurado, además, para: recopilar los primeros datos y generar un segundo paquete de datos en función de los primeros datos, donde el segundo paquete de datos incluye un campo de identificación y un valor del campo de identificación en el segundo paquete de datos es un tercer valor; y enviar el segundo paquete de datos al procesador. De esta manera, el segundo módulo de cámara y el primer módulo de cámara pueden recopilar datos simultáneamente. El procesador identifica, basándose en el valor del campo de identificación en el paquete de datos, qué módulo de cámara recopila el paquete de datos.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer módulo de cámara incluye una primera capa de aplicación, una primera capa de protocolo y una primera capa física, la primera capa física incluye una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente, y la primera interfaz de enlace ascendente está conectada a un primer puerto de recepción del procesador. El primer módulo de cámara está configurado, además, para: codificar los primeros datos utilizando la primera capa de aplicación; generar el segundo paquete de datos basándose en los primeros datos codificados utilizando la primera capa de protocolo, donde el segundo paquete de datos incluye el campo de identificación y el valor del campo de identificación en el segundo paquete de datos es el tercer valor; y enviar el segundo paquete de datos al procesador a través de la primera interfaz de enlace ascendente. De esta manera, cuando el primer módulo de cámara recopila datos, la primera capa de aplicación, la primera capa física y la primera capa de protocolo del primer módulo de cámara están todas habilitadas.

Con referencia al segundo aspecto, en una implementación posible del segundo aspecto, el dispositivo electrónico incluye, además, un tercer módulo de cámara.

El tercer módulo de cámara está configurado para: recopilar segundos datos y generar un tercer paquete de datos basándose en los segundos datos, donde el tercer paquete de datos incluye un campo de identificación y un valor del campo de identificación en el tercer paquete de datos es un tercer valor. El tercer módulo de cámara está configurado además para enviar el tercer paquete de datos al procesador. De esta manera, en un aspecto, cuando hay una pluralidad de módulos de cámara en el dispositivo electrónico, un módulo de cámara frontal se separa de un módulo de cámara trasera, para reducir la carga del procesador que recibe, a través de una interfaz, los datos que se recopilan simultáneamente por la pluralidad de módulos de cámara en cascada. Una pluralidad de módulos de cámara frontal en cascada están conectados al primer puerto de recepción del procesador, y una pluralidad de módulos de cámara trasera en cascada están conectados a un segundo puerto de recepción del procesador. Es decir, la pluralidad de módulos de cámara frontal en cascada y la pluralidad de módulos de cámara trasera en cascada están conectados al procesador en paralelo.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el tercer módulo de cámara incluye una segunda capa de aplicación, una segunda capa de protocolo y una segunda capa física, la segunda capa física incluye una segunda interfaz de enlace ascendente y una segunda interfaz de enlace descendente, y la segunda interfaz de enlace ascendente está conectada a un segundo puerto de recepción del procesador. El tercer módulo de cámara está configurado, además, para: codificar los segundos datos usando la segunda capa de aplicación; generar el tercer paquete de datos basándose en segundos datos codificados utilizando la segunda capa de protocolo, donde el tercer paquete de datos incluye el campo de identificación y el valor del campo de identificación en el tercer paquete de datos es el tercer valor; y enviar el tercer paquete de datos al procesador a través de la segunda interfaz de enlace ascendente. De esta manera, cuando el tercer módulo de cámara recopila datos, la segunda capa de aplicación, la segunda capa física y la segunda capa de protocolo del tercer módulo de cámara están todas habilitadas. Además, el tercer paquete de datos se envía al segundo puerto de recepción del procesador a través de la segunda interfaz de enlace ascendente, para reducir la presión sobre el procesador para recibir una gran cantidad de datos en un mismo puerto al mismo tiempo cuando solo hay un puerto en el lado del procesador.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer módulo de cámara incluye una primera capa de aplicación, una primera capa de protocolo y una primera capa física, la primera capa física incluye una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente, y la primera interfaz de enlace ascendente está conectada a un primer puerto de recepción del procesador. El tercer módulo de cámara incluye la segunda capa de aplicación, la segunda capa de protocolo y la segunda capa física, la segunda capa física incluye la segunda interfaz de enlace ascendente y la segunda interfaz de enlace descendente, y la segunda interfaz de enlace ascendente está conectada al segundo puerto de recepción del procesador. El primer puerto de recepción es diferente del segundo puerto de recepción.

Con referencia al segundo aspecto, en una implementación posible del segundo aspecto, el dispositivo electrónico incluye, además, un cuarto módulo de cámara.

El cuarto módulo de cámara está configurado para: recopilar terceros datos y generar un cuarto paquete de datos basándose en los terceros datos, donde el cuarto paquete de datos incluye un campo de identificación, y un valor del campo de identificación en el cuarto paquete de datos es el tercer valor. El cuarto módulo de cámara está configurado además para enviar el cuarto paquete de datos al tercer módulo de cámara. El tercer módulo de cámara está configurado, además, para: recibir el cuarto paquete de datos enviado por el cuarto módulo de cámara; e identificar que el valor del campo de identificación en el primer paquete de datos es el tercer valor, y modificar el valor del campo de identificación en el cuarto paquete de datos a un cuarto valor, donde la diferencia entre el cuarto valor y el tercer valor es un valor preestablecido.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el cuarto módulo de cámara incluye una tercera capa de aplicación, una tercera capa de protocolo y una tercera capa física, la tercera capa física incluye una tercera interfaz de enlace ascendente y una tercera interfaz de enlace descendente, y la tercera interfaz de enlace ascendente está conectada a una segunda interfaz de enlace descendente. El cuarto módulo de cámara está configurado, además, para: codificar los terceros datos utilizando la tercera capa de aplicación; generar el cuarto paquete de datos basándose en terceros datos codificados utilizando la tercera capa de protocolo, donde el cuarto paquete de datos incluye el campo de identificación y el valor del campo de identificación en el cuarto paquete de datos es el tercer valor; y enviar el cuarto paquete de datos al tercer módulo de cámara a través de la tercera interfaz de enlace ascendente. El tercer módulo de cámara está configurado, además, para: recibir, a través de la segunda interfaz de enlace descendente, el cuarto paquete de datos enviado a través de la tercera interfaz de enlace ascendente; identificar, utilizando la segunda capa de protocolo, que el valor del campo de identificación en el cuarto paquete de datos es el tercer valor, y modificar el tercer valor al cuarto valor, donde la diferencia entre el tercer valor y el cuarto valor es un valor preestablecido; y enviar un cuarto paquete de datos obtenido modificando el valor del campo de identificación en el cuarto paquete de datos al cuarto valor al procesador a través de la segunda interfaz de enlace ascendente. De esta manera, cuando es necesario agregar un módulo de cámara posteriormente, solo es necesario conectar la tercera interfaz de enlace ascendente del cuarto módulo de cámara a la segunda interfaz de enlace descendente del tercer módulo de cámara, y no es necesario cambiar la estructura de circuito original, y la operación es simple.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete; y el campo de identificación en el primer paquete de datos está ubicado en el encabezado de paquete del primer paquete de datos. El procesador puede identificar un valor de un campo de identificación en un encabezado de paquete e identificar, basándose en el valor del campo de identificación, que el paquete de datos proviene del primer módulo de cámara.

De manera similar, el tercer paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete; y el campo de identificación en el tercer paquete de datos está ubicado en el encabezado del tercer paquete de datos. El procesador puede identificar un valor de un campo de identificación en un encabezado de paquete e identificar, basándose en el valor del campo de identificación, que el paquete de datos proviene del tercer módulo de cámara.

De manera similar, el cuarto paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete; y el campo de identificación en el segundo paquete de datos está ubicado en el encabezado de paquete del cuarto paquete de datos. El procesador puede identificar un valor de un campo de identificación en un encabezado de paquete e identificar, basándose en el valor del campo de identificación, que el paquete de datos proviene del cuarto módulo de cámara.

Además, los paquetes de datos recibidos por el primer puerto de recepción del procesador provienen del primer módulo de cámara y el segundo módulo de cámara, y los paquetes de datos recibidos por el segundo puerto de recepción del procesador provienen del tercer módulo de cámara y el cuarto módulo de cámara. Cuando los valores de los campos de identificación en los paquetes de datos son los mismos, el procesador puede determinar, basándose en si el primer puerto de recepción o el segundo puerto de recepción recibe un paquete de datos, que el paquete de datos proviene del primer módulo de cámara o del tercer módulo de cámara. Alternativamente, el procesador puede determinar, basándose en si el primer puerto de recepción o el segundo puerto de recepción recibe un paquete de datos, que el paquete de datos proviene del segundo módulo de cámara o del cuarto módulo de cámara.

Con referencia al segundo aspecto, en una posible implementación del segundo aspecto, el primer módulo de cámara está configurado además para recibir, a través de una primera interfaz de control, la primera instrucción enviada por el procesador. De esta manera, después de que el primer módulo de cámara reciba la primera instrucción enviada por el procesador a través de la primera interfaz de control, el primer módulo de cámara habilita la primera capa física y la primera capa de protocolo, y recibe el paquete de datos enviado por el segundo módulo de cámara. Después de que el segundo módulo de cámara reciba una segunda instrucción enviada por el procesador a través de una segunda interfaz de control, el segundo módulo de cámara habilita una capa de aplicación del segundo módulo de cámara, una capa física del segundo módulo de cámara y una capa de protocolo del segundo módulo de cámara, y el segundo módulo de cámara comienza a recopilar datos y empaquetar los datos en un paquete de datos, y a enviar el paquete de datos al primer módulo de cámara.

Según un tercer aspecto, esta solicitud proporciona un medio de almacenamiento legible por ordenador, incluyendo instrucciones. Cuando las instrucciones se ejecutan en un módulo de cámara, el módulo de cámara está habilitado para realizar el método de transmisión de datos según el primer aspecto o con referencia a cualquiera de las implementaciones del primer aspecto.

En el método, una pluralidad de dispositivos de entrada se conectan en cascada, y solo es necesario conectar un dispositivo de entrada a un procesador. Por lo tanto, la cantidad de interfaces en el lado del procesador y la cantidad de líneas de señal entre el dispositivo de entrada y el procesador se reducen considerablemente. Además, la pluralidad de dispositivos de entrada está conectada en cascada, y un dispositivo de entrada agregado solo necesita conectarse a los dispositivos de entrada existentes en cascada, de modo que la operación posterior de agregar un dispositivo de entrada sea simple.

Breve descripción de los dibujos

La figura 1 es un diagrama esquemático de una estructura de un dispositivo electrónico 100 según una realización de esta solicitud;

la figura 2 es un diagrama esquemático de una arquitectura de una interfaz D-PHY entre un módulo de cámara y un procesador según una realización de esta solicitud;

la figura 3 es un diagrama esquemático de una arquitectura de una interfaz C-PHY entre un módulo de cámara y un procesador según una realización de esta solicitud;

la figura 4 es un diagrama esquemático de una estructura de un módulo de cámara según una realización de esta solicitud;

la figura 5 y la figura 6 son diagramas esquemáticos de un sistema multicámara de un dispositivo electrónico 100 según una realización de esta solicitud;

la figura 7 es un diagrama esquemático de un sistema de supervisión montado en vehículo según una realización de esta solicitud;

la figura 8A y la figura 8B son diagramas esquemáticos de un sistema de videovigilancia en un cruce según una realización de esta solicitud;

la figura 9 es un diagrama esquemático de una pluralidad de módulos de cámara conectados a un procesador mediante el uso de una estructura de topología paralela según una realización de esta solicitud;

la figura 10 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara conectados en paralelo a un procesador de un dispositivo electrónico 100 según una realización de esta solicitud; la figura 11 es un diagrama esquemático de una conexión en cascada de una pluralidad de módulos de cámara en un dispositivo electrónico 100 según una realización de esta solicitud;

la figura 12 es un diagrama esquemático de una arquitectura de una interfaz D-PHY entre módulos de cámara en cascada y un procesador según una realización de esta solicitud;

la figura 13 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados a un procesador 910 según una realización de esta solicitud;

la figura 14 es un diagrama esquemático de una estructura de un paquete de datos según una realización de esta solicitud;

la figura 15 es un diagrama esquemático de una estructura de otro paquete de datos según una realización de esta solicitud;

la figura 16 es un proceso de transmisión de paquetes de datos de N módulos de cámara según una realización de esta solicitud;

la figura 17A y la figura 17B son un diagrama de flujo de un método de transmisión de datos según una realización de esta solicitud;

la figura 18 es un diagrama de sistema de otra conexión en cascada de módulos de cámara según una realización de esta solicitud;

la figura 19 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados a un procesador 910 mediante el uso de un conmutador analógico según una realización de esta solicitud;

la figura 20A y la figura 20B son un diagrama de flujo de otro método de transmisión de datos según una realización de esta solicitud;

la figura 21 es un diagrama esquemático de otra concatenación de módulos de cámara según una realización de esta solicitud;

la figura 22 es un diagrama esquemático de otra estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados a un procesador 910 según una realización de esta solicitud;

la figura 23A a la figura 23C son un diagrama de flujo de otro método de transmisión de datos según una realización de esta solicitud;

la figura 24A a la figura 24C son un grupo de diagramas de interfaz de usuario según una realización de esta solicitud; y

la figura 25A a la figura 25C son otro grupo de diagramas de interfaz de usuario según una realización de esta solicitud. Descripción de las realizaciones

A continuación, se describen claramente las soluciones técnicas en las realizaciones de esta solicitud y detalladamente con referencia a los dibujos adjuntos. En las descripciones de las realizaciones de esta solicitud, a menos que se especifique lo contrario, “ /” indica “ o” . Por ejemplo, A/B puede indicar A o B. El término “ y/o” en esta especificación describe solo una relación de asociación para describir objetos asociados e indica que pueden existir tres relaciones. Por ejemplo, A y/o B pueden indicar los siguientes tres casos: Solo existe A, existen tanto A como B, y solo existe B. Además, en las descripciones de las realizaciones de esta solicitud, “ una pluralidad de” significa dos o más.

Los siguientes términos “ primero” y “ segundo” tienen simplemente un propósito descriptivo y no deben entenderse como una indicación o implicación de importancia relativa o indicación implícita de una cantidad de características técnicas indicadas. Por lo tanto, una característica limitada por “ primero” o “ segundo” puede incluir explícita o implícitamente una o más características. En las descripciones de realizaciones de esta solicitud, a menos que se especifique lo contrario, “ una pluralidad de” significa dos o más de dos.

A continuación se describe una arquitectura de hardware de un dispositivo electrónico 100 mencionado en las realizaciones de esta solicitud.

La figura 1 es un diagrama esquemático de una estructura del dispositivo electrónico 100.

El dispositivo electrónico 100 se utiliza como ejemplo a continuación para describir realizaciones en detalle. Un tipo de dispositivo del dispositivo electrónico 100 puede incluir un teléfono móvil, un televisor, una tableta, una caja de sonido, un reloj, un ordenador de escritorio, un ordenador portátil, un ordenador de mano, un ordenador notebook, un ordenador personal ultramóvil (ordenador personal ultramóvil - UMPC), un netbook, un asistente digital personal (asistente digital personal - PDA), una realidad aumentada (realidad aumentada - AR) /realidad virtual (realidad virtual, VR) dispositivo y similares.

En algunas realizaciones, el dispositivo electrónico 100 puede ser alternativamente un sistema de monitoreo, y el sistema de monitoreo incluye un sistema de una pluralidad de cámaras, una pluralidad de sensores o una pluralidad de radares y procesadores y otros dispositivos.

Un tipo de dispositivo del dispositivo electrónico 100 no se limita a realizaciones de esta solicitud.

Debería entenderse que el dispositivo electrónico 100 mostrado en la figura 1 es simplemente un ejemplo, y el dispositivo electrónico 100 puede tener más o menos componentes que los mostrados en la figura 1, o puede combinar dos o más componentes, o puede tener diferentes configuraciones de componentes. Los componentes mostrados en la figura pueden implementarse mediante el uso de hardware que incluye uno o más procesamientos de señales y/o circuitos integrados específicos de la aplicación, software o una combinación de hardware y software.

El dispositivo electrónico 100 puede incluir un procesador 110, una interfaz 120 de memoria externa, una memoria interna 121, un puerto 130 de bus serie universal (Universal Serial Bus - USB), un módulo 140 de gestión de carga, un módulo 141 de gestión de energía, una batería 142, una antena 1, una antena 2, un módulo 150 de comunicación móvil, un módulo 160 de comunicación inalámbrica, un módulo 170 de audio, un altavoz 170A, un receptor 170B, un micrófono 170C, un conector 170D de cascos, un módulo 180 de sensores, un botón 190, un motor 191, un indicador 192, una cámara 193, un visualizador 194, una interfaz 195 de tarjeta de módulo de identificación de abonado (Subscriber Identification Module - SIM) y componentes similares. El módulo 180 de sensores puede incluir un sensor 180A de presión, un sensor 180B de giroscopio, un sensor 180C de presión barométrica, un sensor magnético 180D, un sensor 180E de aceleración, un sensor 180F de distancia, un sensor 180G óptico de proximidad, un sensor 180H de huella dactilar, un sensor 180J de temperatura, un sensor táctil 180K, un sensor de luz ambiental 180L, un sensor 180M de conducción ósea y similares.

Puede entenderse que la estructura que se muestra en esta realización de la presente invención no constituye una limitación específica del dispositivo electrónico 100. En algunas otras realizaciones de la presente solicitud, el dispositivo electrónico 100 puede incluir más o menos componentes que los mostrados en la figura, o algunos componentes pueden combinarse, o algunos componentes pueden dividirse, o pueden usarse distintas disposiciones de componentes. Los componentes mostrados en la figura pueden implementarse utilizando hardware, software, o una combinación de software y hardware.

El procesador 110 puede incluir una o más unidades de procesamiento. Por ejemplo, el procesador 110 puede incluir un procesador de aplicaciones (Application Processor - AP), un procesador de módem, una unidad de procesamiento de gráficos (Graphics Processing Unit - GPU), un procesador de señales de imagen (Image Signal Processor - ISP), un controlador, una memoria, un códec de vídeo, un procesador de señales digitales (Digital Signal Processor - DSP), un procesador de banda base, una unidad de procesamiento de red neuronal (Neural-network Processing Unit - NPU) y/o componentes similares. Distintas unidades de procesamiento pueden ser componentes independientes o pueden estar integradas en uno o más procesadores.

El controlador puede ser un centro nervioso y un centro de mando del dispositivo electrónico 100. El controlador puede generar una señal de control de operación en función de un código de operación por instrucción y una señal de secuencia de tiempo para realizar un control absoluto de una obtención de instrucción y de una ejecución de instrucción.

Además, en el procesador 110 puede disponerse una memoria que esté configurada para almacenar una instrucción y datos. En algunas realizaciones, la memoria en el procesador 110 es una memoria caché. La memoria puede almacenar instrucciones o datos recién utilizados o utilizados cíclicamente por el procesador 110. Si el procesador 110 necesita utilizar nuevamente las instrucciones o los datos, el procesador 110 puede invocar directamente las instrucciones o los datos de la memoria. Esto evita un acceso recurrente, reduce el tiempo de espera del procesador 110, y mejora la eficiencia del sistema.

En algunas realizaciones, el procesador 110 puede incluir una o más interfaces. La interfaz puede incluir una interfaz de circuitos interintegrados (Inter-Integrated Circuit - I2C), una interfaz de sonido de circuitos interintegrados (Inter-Integrated Circuit Sound - I2S), una interfaz de modulación por impulsos codificados (Pulse Code Modulation - PCM), una interfaz de emisor-receptor asíncrono universal (Universal Asynchronous Receiver/Transmitter - UART), una interfaz de procesador de la industria móvil (Mobile Industry Processor Interface - MIPI), una interfaz de entrada/salida de uso general (General-Purpose Input/Output - GPIO), una interfaz de módulo de identidad de abonado (Subscriber Identity Module - SIM), una interfaz de bus serie universal (Universal Serial Bus - USB) e/o interfaces similares.

La interfaz I2C es un bus en serie de sincronización bidireccional, e incluye una línea de datos en serie (Serial Data Line - SDA) y una línea de reloj en serie (Serial Clock Line - SCL). En algunas realizaciones, el procesador 110 puede incluir una pluralidad de grupos de buses I2C. El procesador 110 puede acoplarse por separado al sensor táctil 180K, a un cargador, a un flash, a la cámara 193, y similares a través de diferentes interfaces I2C de bus. Por ejemplo, el procesador 110 puede acoplarse a la cámara 193 a través de la interfaz I2C, de modo que el procesador 110 se comunique con la cámara 193 a través de la interfaz I2C de bus, para implementar una función fotográfica del dispositivo electrónico 100.

La interfaz I2S puede configurarse para realizar una comunicación de audio. En algunas realizaciones, el procesador 110 puede incluir una pluralidad de grupos de buses I2S. El procesador 110 puede acoplarse al módulo 170 de audio usando el bus I2S para implementar una comunicación entre el procesador 110 y el módulo 170 de audio. En algunas realizaciones, el módulo 170 de audio puede transmitir una señal de audio al módulo 160 de comunicación inalámbrica usando la interfaz I2S para implementar una función de respuesta a una llamada a través de unos auriculares Bluetooth.

La interfaz PCM también puede usarse para realizar una comunicación de audio, y muestrear, cuantificar, y codificar una señal analógica. En algunas realizaciones, el módulo 170 de audio puede acoplarse al módulo 160 de comunicación inalámbrica utilizando una interfaz de bus PCM. En algunas realizaciones, el módulo 170 de audio también puede transmitir una señal de audio al módulo 160 de comunicación inalámbrica a través de la interfaz PCM, para implementar una función de respuesta a una llamada utilizando unos auriculares Bluetooth. Tanto la interfaz I2S como la interfaz PCM pueden usarse para una comunicación de audio.

La interfaz UART es un bus de datos en serie universal, y está configurado para realizar una comunicación asíncrona. El bus puede ser un bus de comunicación bidireccional. El bus convierte los datos a transmitir entre una comunicación en serie y una comunicación en paralelo. En algunas realizaciones, la interfaz UART usualmente está configurada para conectar el procesador 110 al módulo 160 de comunicación inalámbrica. Por ejemplo, el procesador 110 se comunica con un módulo Bluetooth en el módulo 160 de comunicación inalámbrica usando la interfaz UART para implementar una función Bluetooth. En algunas realizaciones, el módulo 170 de audio puede transmitir una señal de audio al módulo 160 de comunicación inalámbrica a través de la interfaz UART, para implementar una función de reproducción de música a través de los auriculares Bluetooth.

La interfaz MIPI puede configurarse para conectar el procesador 110 a un componente periférico como el visualizador 194 o la cámara 193. La interfaz MIPI incluye una interfaz en serie de cámara (Camera Serial Interface - CSI), una interfaz en serie de visualizador (Display Serial Interface - DSI) e interfaces similares. En algunas realizaciones, el procesador 110 se comunica con la cámara 193 a través de la interfaz CSI para implementar una función fotográfica del dispositivo electrónico 100. El procesador 110 se comunica con el visualizador 194 a través del DSI para implementar una función de visualización del dispositivo electrónico 100.

La interfaz GPIO puede configurarse mediante software. La interfaz GPIO puede configurarse como una señal de control o como una señal de datos. En algunas realizaciones, la interfaz GPIO puede configurarse para conectar el procesador 110 a la cámara 193, el visualizador 194, el módulo 160 de comunicación inalámbrica, el módulo 170 de audio, el módulo 180 de sensores o similares. La interfaz GPIO puede configurarse alternativamente como una interfaz I2C, una interfaz I2S, una interfaz UART, una interfaz MIPI, o similares.

La interfaz USB 130 es una interfaz que se ajusta a una especificación del estándar USB y puede ser, específicamente, una interfaz mini USB, una interfaz micro u Sb , una interfaz USB de tipo-C o una interfaz similar. La interfaz USB 130 puede configurarse para conectarse a un cargador para cargar el dispositivo electrónico 100, o puede configurarse para transmitir datos entre el dispositivo electrónico 100 y un dispositivo periférico, o puede configurarse para conectarse a unos auriculares para reproducir audio a través de los mismos. La interfaz puede además configurarse para conectar a otro dispositivo electrónico, tal como un dispositivo de AR.

Puede entenderse que una relación de conexión por interfaz entre los módulos que se muestran en esta realización de la presente divulgación es meramente un ejemplo a efectos descriptivos y no constituye una limitación de una estructura del dispositivo electrónico 100. En algunas otras realizaciones de esta solicitud, el dispositivo electrónico 100 puede, alternativamente, usar una manera de conexión por interfaz diferente de la de la realización anterior o usar una combinación de una pluralidad de maneras de conexión por interfaz.

El módulo 140 de gestión de carga está configurado para recibir del cargador una entrada de carga. El cargador puede ser un cargador inalámbrico o un cargador alámbrico. En algunas realizaciones de carga por cable, el módulo 140 de gestión de carga puede recibir una entrada de carga de un cargador cableado a través de la interfaz USB 130. En algunas realizaciones de carga inalámbrica, el módulo 140 de gestión de carga puede recibir una entrada de carga inalámbrica a través de una bobina de carga inalámbrica del dispositivo electrónico 100. El módulo 140 de gestión de carga suministra energía al dispositivo electrónico usando el módulo 141 de gestión de energía mientras carga la batería 142.

El módulo 141 de gestión de energía está configurado para conectarse a la batería 142 y al módulo 140 de gestión de carga y al procesador 110. El módulo 141 de gestión de energía recibe una entrada de la batería 142 y/o del módulo 140 de gestión de carga y suministra energía al procesador 110, la memoria interna 121, una memoria externa, el visualizador 194, la cámara 193, el módulo 160 de comunicaciones inalámbricas y componentes similares. El módulo 141 de gestión de energía puede además configurarse para monitorizar parámetros tales como una capacidad de batería, un recuento de ciclos de batería y un estado de salud de batería (fuga o impedancia eléctrica). En algunas otras realizaciones, el módulo 141 de gestión de energía puede disponerse, alternativamente, en el procesador 110. En algunas otras realizaciones, el módulo 141 de gestión de energía y el módulo 140 de gestión de carga pueden disponerse, alternativamente, en un mismo dispositivo.

Una función de comunicación inalámbrica del dispositivo electrónico 100 puede implementarse usando la antena 1, la antena 2, el módulo 150 de comunicación móvil, el módulo 160 de comunicación inalámbrica, el procesador de módem, el procesador de banda base y similares.

La antena 1 y la antena 2 están configuradas para transmitir y recibir señales de onda electromagnética. Cada antena del dispositivo electrónico 100 puede configurarse para cubrir una o más bandas de frecuencias de comunicaciones. Además, pueden multiplexarse distintas antenas para mejorar la utilización de antena. Por ejemplo, la antena 1 puede multiplexarse como una antena de diversidad de una red de área local inalámbrica. En algunas otras realizaciones, la antena se puede usar en combinación con un interruptor de sintonización.

El módulo 150 de comunicación móvil puede proporcionar una solución de comunicación inalámbrica que se aplica al dispositivo electrónico 100 y que incluye 2G/3G/4G/5G. El módulo 150 de comunicaciones móviles puede incluir al menos un filtro, un interruptor, un amplificador de potencia, un amplificador de bajo ruido (amplificador de bajo ruido, LNA) y componentes similares. El módulo 150 de comunicación móvil puede recibir una onda electromagnética a través de la antena 1, realizar un procesamiento tal como un filtrado o una amplificación sobre la onda electromagnética recibida, y transmitir la onda electromagnética al procesador de módem para su demodulación. El módulo 150 de comunicación móvil puede, además, amplificar una señal modulada por el procesador de módem y convertirla en una onda electromagnética para radiarse mediante la antena 1. En algunas realizaciones, al menos algunos módulos funcionales del módulo 150 de comunicación móvil pueden estar dispuestos en el procesador 110. En algunas realizaciones, al menos algunos módulos funcionales del módulo 150 de comunicación móvil pueden estar dispuestos en un mismo dispositivo, al igual que al menos algunos módulos del procesador 110.

El procesador de módem puede incluir un modulador y un demodulador. El modulador está configurado para modular una señal de banda base de baja frecuencia que se va a enviar en una señal de frecuencia media-alta. El demodulador está configurado para demodular una señal de onda electromagnética recibida en una señal de banda base de baja frecuencia. Luego, el demodulador transmite la señal de banda base de baja frecuencia obtenida por demodulación al procesador de banda base para su procesamiento. La señal de banda base de baja frecuencia es procesada por el procesador de banda base y transmitida luego al procesador de aplicaciones. El procesador de aplicaciones da salida a una señal acústica a través de un dispositivo de audio (que no se limita al altavoz 170A, el receptor 170B o dispositivos similares), o visualiza una imagen o un vídeo a través del visualizador 194. En algunas realizaciones, el procesador de módem puede ser un componente independiente. En algunas otras realizaciones, el procesador de módem puede ser independiente del procesador 110, y está dispuesto en un mismo dispositivo al igual que el módulo 150 de comunicación móvil u otro módulo funcional.

El módulo 160 de comunicación inalámbrica puede proporcionar una solución de comunicación inalámbrica que se aplica al dispositivo electrónico 100, y que incluye una red de área local inalámbrica (Wireless Local Area Networks -WLAN) (por ejemplo, una red de fidelidad inalámbrica [Wireless Fidelity - Wi-Fi]), Bluetooth (BT), un sistema mundial de navegación por satélite (Global Navigation Satellite System - GNSS), una modulación de frecuencia (Frequency Modulation - FM), una comunicación de campo cercano (Near Field Communication - NFC), una tecnología infrarroja (IR) o similares. El módulo 160 de comunicaciones inalámbricas puede ser uno o más componentes que integran al menos un módulo procesador de comunicaciones. El módulo 160 de comunicaciones inalámbricas recibe una onda electromagnética mediante la antena 2, realiza un procesamiento de modulación y filtrado de frecuencia de una señal de onda electromagnética y envía una señal procesada al procesador 110. El módulo 160 de comunicaciones inalámbricas puede además recibir del procesador 110 una señal a enviar, realizar una modulación y una amplificación de frecuencia de la señal y convertirla en una onda electromagnética para radiarse mediante la antena 2.

En algunas realizaciones, la antena 1 y el módulo 150 de comunicación móvil en el dispositivo electrónico 100 están acoplados, y la antena 2 y el módulo 160 de comunicación inalámbrica en el dispositivo electrónico 100 están acoplados para que el dispositivo electrónico 100 pueda comunicarse con una red y con otro dispositivo usando una tecnología de comunicación inalámbrica. La tecnología de comunicaciones inalámbricas puede incluir un sistema global de comunicaciones móviles (GSM), un servicio general de radio por paquetes (GPRS), un acceso múltiple por división de código (CDMA), un acceso múltiple por división de código de banda ancha (WCDMA), un acceso múltiple por división de código por división de tiempo (TD-SCDMA), una evolución a largo plazo (LTE), una tecnología BT, un sistema GNSS, una red WLAN, una comunicación NFC, una modulación FM, una tecnología IR y/o tecnologías similares. El GNSS puede incluir un sistema de posicionamiento global (Global Positioning System - g Ps ), un sistema mundial de navegación por satélite (Global Navigation Satellite System - GLONASS), un sistema de navegación por satélite BeiDou (BEIDOU NAVIGATION SATELLITE SYSTEM - BDS), un sistema por satélite cuasicenital (Quasi-Zenith Satellite System - QZSS) y/o un sistema de aumentación basados en satélites (Satellite Based Augmentation System - SBAS).

El dispositivo electrónico 100 puede implementar una función de visualización a través de la unidad GPU, el visualizador 194, el procesador de aplicaciones y similares. La unidad GPU es un microprocesador para procesar imágenes y está conectada al visualizador 194 y al procesador de aplicaciones. La unidad GPU está configurada para realizar un cálculo matemático y geométrico y representar una imagen. El procesador 110 puede incluir una o más unidades GPU, y una o más unidades GPU que ejecutan instrucciones de programa para generar o cambiar información de visualización.

El visualizador 194 está configurado para visualizar una imagen, un vídeo y similares. El visualizador 194 incluye un panel de visualización. El panel de visualización puede ser un visualizador de cristal líquido (LCD), un diodo emisor de luz orgánico (OLED), un diodo emisor de luz orgánico de matriz activa (AMOLED), un diodo emisor de luz flexible (FLED), un miniLED, microLED, un micro OLED, un diodo emisor de luz de punto cuántico (QLED) o similares. En algunas realizaciones, el dispositivo electrónico 100 puede incluir uno o N visualizadores 194, donde N es un entero positivo mayor que 1.

El dispositivo electrónico 100 puede implementar una función fotográfica a través de la cámara 193, el procesador ISP, el códec de vídeo, la unidad GPU, el visualizador 194, el procesador de aplicaciones y similares.

El procesador ISP está configurado para procesar datos facilitados por la cámara 193. Por ejemplo, durante la fotografía, se presiona una lanzadera, y la luz se transmite a un elemento fotosensible de la cámara a través de una lente. Una señal óptica se convierte en una señal eléctrica, y el elemento fotosensible de la cámara transmite la señal eléctrica al procesador ISP para su procesamiento, para convertir la señal eléctrica en una imagen visible. El procesador ISP puede realizar además una optimización algorítmica del ruido, el brillo y el aspecto de la imagen. El procesador ISP puede optimizar aún más parámetros tales como la exposición y la temperatura de color de un escenario de realización de fotografías. En algunas realizaciones, el procesador ISP puede estar dispuesto en la cámara 193.

La cámara 193 puede configurarse para capturar una imagen estática o un vídeo. Se genera una imagen óptica de un objeto a través de la lente, y se proyecta sobre el elemento fotosensible. El elemento fotosensible puede ser un dispositivo de carga acoplada (Charge Coupled Device - CCD) o un fototransistor de semiconductor complementario de óxido metálico (COMPLEMENTARY METAL-OXIDE-SEMICONDUCTOR, CMOS). El elemento fotosensible convierte una señal óptica en una señal eléctrica, y después transmite la señal eléctrica al procesador ISP para convertir la señal eléctrica en una señal de imagen digital. El procesador ISP da salida la señal de imagen digital hacia el procesador DSP para su procesamiento. El procesador DSP convierte la señal de imagen digital en una señal de imagen en un formato estándar tal como el RGB o el YUV. En algunas realizaciones, el dispositivo electrónico 100 puede incluir una o N cámaras 193, donde N es un entero positivo mayor que 1.

En algunas realizaciones, el dispositivo electrónico 100 puede incluir una cámara frontal y una cámara trasera. Puede haber una o más cámaras frontales; y puede haber una o más cámaras traseras. La cámara frontal y la cámara trasera pueden funcionar simultáneamente. Por ejemplo, cuando una persona usa una cámara frontal para tomar imágenes distantes y quiere usar una cámara frontal para grabar imágenes personales, la cámara frontal y la cámara trasera pueden realizar simultáneamente la captura de imágenes. Alternativamente, un usuario puede elegir habilitar una o más cámaras frontales en la pluralidad de cámaras frontales, o el usuario puede elegir habilitar una o más cámaras traseras en la pluralidad de cámaras traseras.

El procesador de señales digitales está configurado para procesar una señal digital y puede procesar otra señal digital además de una señal de imagen digital. Por ejemplo, cuando el dispositivo electrónico 100 selecciona una frecuencia, el procesador de señales digitales está configurado para realizar una transformación de Fourier en la energía de frecuencia.

El códec de vídeo está configurado para comprimir o descomprimir un vídeo digital. El dispositivo electrónico 100 puede admitir uno o más códecs de vídeo. De este modo, el dispositivo electrónico 100 puede reproducir o grabar vídeos en una pluralidad de formatos de codificación, por ejemplo, grupo de expertos de imágenes en movimiento (Moving Picture Experts Group - MPEG)-1, MPEG-2, MPEG-3 y MPEG-4.

La NPU es un procesador informático de red neuronal (red neuronal - NN). La NPU procesa rápidamente la información de entrada refiriéndose a una estructura de una red neuronal biológica, por ejemplo, un modo de transferencia entre neuronas del cerebro humano, y además puede realizar un autoaprendizaje continuo. A través de la unidad NPU, pueden implementarse aplicaciones tales como una cognición inteligente del dispositivo electrónico 100, por ejemplo, el reconocimiento de imágenes, el reconocimiento facial, el reconocimiento de la voz y la comprensión de textos.

La interfaz 120 de memoria externa puede usarse para conectar a una tarjeta de memoria externa, por ejemplo, una tarjeta micro SD a fin de ampliar una capacidad de almacenamiento del dispositivo electrónico 100. La tarjeta de almacenamiento externo se comunica con el procesador 110 a través de la interfaz 120 de memoria externa, para implementar una función de almacenamiento de datos. Por ejemplo, archivos tales como música y vídeos se almacenan en la tarjeta de almacenamiento externo.

La memoria interna 121 puede configurarse para almacenar un código de programa ejecutable por ordenador. El código del programa ejecutable incluye instrucciones. El procesador 110 ejecuta las instrucciones almacenadas en la memoria interna 121, para realizar diversas aplicaciones de función del dispositivo electrónico 100 y el procesamiento de datos. La memoria interna 121 puede incluir una zona de almacenamiento de programas y una zona de almacenamiento de datos. La zona de almacenamiento de programas puede almacenar un sistema operativo, una aplicación requerida por al menos una función (por ejemplo, una función de reproducción de voz o una función de reproducción de imágenes) y similares. El área de almacenamiento de datos puede almacenar datos (tales como datos de audio y una agenda de direcciones) creada durante el uso del dispositivo electrónico 100 y similares. Además, la memoria interna 121 puede incluir una memoria de acceso aleatorio de alta velocidad o puede también incluir una memoria no volátil, por ejemplo, al menos un dispositivo de almacenamiento de disco magnético, una memoria flash o un almacenamiento flash universal (Universal Flash Storage - UFS).

El dispositivo electrónico 100 puede implementar una función de audio tal como una reproducción o una grabación de música a través del módulo 170 de audio, el altavoz 170A, el receptor 170B, el micrófono 170C, el conector 170D de auriculares, el procesador de aplicaciones, y similares.

El módulo 170 de audio está configurado para convertir una información digital de audio en una salida de señal analógica de audio, y también está configurado para convertir una entrada analógica de audio en una señal digital de audio. El módulo 170 de audio puede, además, configurarse para codificar y decodificar señales de audio. En algunas realizaciones, el módulo 170 de audio puede estar dispuesto en el procesador 110, o bien algunos módulos funcionales del módulo 170 de audio están dispuestos en el procesador 110.

El altavoz 170A, también denominado “ altavoz” , está configurado para convertir una señal eléctrica de audio en una señal acústica. El dispositivo electrónico 100 puede usarse para escuchar música o responder a una llamada en un modo manos libres por el altavoz 170A.

El receptor 170B, también denominado “ auricular” , está configurado para convertir una señal eléctrica de audio en una señal acústica. Cuando se responde a una llamada o se recibe información de voz a través del dispositivo electrónico 100, el receptor 170B puede colocarse cerca de un oído humano para escuchar una voz.

El micrófono 170C, también denominado “ micro” o “ micrófono” , está configurado para convertir una señal acústica en una señal eléctrica. Cuando realiza una llamada o envía un mensaje de voz, un usuario puede generar un sonido cerca del micrófono 170C utilizando su boca para introducir una señal acústica en el micrófono 170C. En el dispositivo electrónico 100 se puede disponer al menos un micrófono 170C. En algunas otras realizaciones, dos micrófonos 170C pueden estar dispuestos en el dispositivo electrónico 100 para captar una señal acústica e implementar una función de reducción del ruido.

El conector 170D de auriculares está configurado para conectarse a unos auriculares alambricos. El conector 170D de auriculares puede ser una interfaz USB 130, o puede ser una interfaz estándar de la plataforma abierta de terminales móviles de 3,5 mm (Open Mobile Terminal Platform - OMTP) o una interfaz estándar de la Asociación Estadounidense de la Industria de las Telecomunicaciones Celulares (Cellular Telecommunications Industry Association of the USA - CTIA).

El sensor 180A de presión está configurado para detectar una señal de presión, y puede convertir la señal de presión en una señal eléctrica. En algunas realizaciones, el sensor 180A de presión puede estar dispuesto en el visualizador 194. Existen una pluralidad de tipos de sensores 180A de presión tales como un sensor de presión resistivo, un sensor de presión inductivo, y un sensor de presión capacitivo. El sensor de presión capacitivo puede incluir al menos dos placas paralelas de materiales conductores. Cuando se aplica una fuerza al sensor 180A de presión, la capacitancia entre los electrodos cambia. El dispositivo electrónico 100 determina la intensidad de presión basándose en el cambio de la capacitancia. Cuando se realiza una operación táctil sobre el visualizador 194, el dispositivo electrónico 100 detecta una intensidad de dicha operación táctil a través del sensor 180A de presión. El dispositivo electrónico 100 también puede calcular una ubicación táctil basándose en una señal de detección del sensor 180A de presión.

El sensor 180B de giroscopio se puede configurar para determinar una postura en movimiento del dispositivo electrónico 100. En algunas realizaciones pueden determinarse velocidades angulares del dispositivo electrónico 100 alrededor de tres ejes (concretamente, los ejes x, y y z) a través del sensor 180B de giroscopio. El sensor 180B de giroscopio se puede configurar para implementar una estabilización de imagen durante la realización de fotografías.

El sensor 180C de presión barométrica está configurado para medir la presión barométrica. En algunas realizaciones, el dispositivo electrónico 100 calcula una altitud usando la presión barométrica medida por el sensor 180C de presión barométrica para ayudar en el posicionamiento y la navegación.

El sensor magnético 180D incluye un sensor Hall. El dispositivo electrónico 100 puede detectar la apertura y el cierre de una cubierta plegable usando el sensor magnético 180D.

El sensor 180E de aceleración puede detectar aceleraciones del dispositivo electrónico 100 en varias direcciones (normalmente en tres ejes). Se pueden detectar una magnitud y una dirección de la gravedad cuando el dispositivo electrónico 100 está inmóvil. El sensor 180E de aceleración puede, además, configurarse para identificar una postura del dispositivo electrónico, y se usa en una aplicación, tal como la conmutación entre un modo horizontal y el modo vertical o un podómetro.

El sensor 180F de distancia está configurado para medir una distancia. El dispositivo electrónico 100 puede medir la distancia de manera infrarroja o de manera láser. En algunas realizaciones, en un escenario de realización de fotografías, el dispositivo electrónico 100 puede medir una distancia usando el sensor 180F de distancia para implementar un enfoque rápido.

El sensor 180G óptico de proximidad puede incluir, por ejemplo, un diodo emisor de luz (LED) y un detector óptico, por ejemplo, un fotodiodo. El diodo emisor de luz puede ser un diodo emisor de luz infrarroja. El dispositivo electrónico 100 emite luz infrarroja usando el diodo emisor de luz. El dispositivo electrónico 100 detecta una luz infrarroja reflejada por un objeto cercano usando el fotodiodo. Cuando se detecta suficiente luz reflejada, el dispositivo electrónico 100 puede determinar que hay un objeto cerca del dispositivo electrónico 100. Cuando se detecta insuficiente luz reflejada, el dispositivo electrónico 100 puede determinar que no hay un objeto cerca del dispositivo electrónico 100. El dispositivo electrónico 100 puede detectar, usando el sensor 180G óptico de proximidad, que el usuario lo está sujetando al dispositivo electrónico 100 cerca de una de sus orejas para una llamada o para apagar automáticamente una pantalla con el fin de ahorrar energía. El sensor 180G óptico de proximidad también se puede usar en un modo de tapa inteligente o en un modo de bolsillo para realizar automáticamente un desbloqueo o un bloqueo de pantalla.

El sensor 180L de luz ambiente está configurado para detectar un brillo de luz ambiente. El dispositivo electrónico 100 puede ajustar de manera adaptativa el brillo del visualizador 194 basándose en el brillo de luz ambiente detectado. El sensor 180L de luz ambiente también se puede configurar para ajustar automáticamente el balance de blancos durante la realización de fotografías. El sensor 180L de luz ambiente también puede cooperar con el sensor 180G óptico de proximidad para detectar si el dispositivo electrónico 100 está en un bolsillo a fin de impedir un tacto accidental.

El sensor 180H de huella dactilar está configurado para captar una huella dactilar. El dispositivo electrónico 100 puede usar una característica de la huella dactilar captada para implementar un desbloqueo basado en la huella dactilar, un acceso de bloqueo de aplicación, una realización de fotografías basada en la huella dactilar, una respuesta a una llamada basada en la huella dactilar y acciones similares.

El sensor 180J de temperatura está configurado para detectar una temperatura. En algunas realizaciones, el dispositivo electrónico 100 implementa una política de procesamiento de temperatura basándose en la temperatura detectada por el sensor 180J de temperatura. Por ejemplo, cuando la temperatura comunicada por el sensor 180J de temperatura sobrepasa un umbral, el dispositivo electrónico 100 reduce el rendimiento de un procesador ubicado cerca del sensor 180J de temperatura para reducir el consumo de energía a efectos de protección térmica. En algunas otras realizaciones, cuando la temperatura cae por debajo de otro umbral, el dispositivo electrónico 100 calienta la batería 142 para evitar el apagado anómalo del dispositivo electrónico 100 debido a una baja temperatura. En algunas otras realizaciones, cuando la temperatura cae por debajo de otro umbral más, el dispositivo electrónico 100 aumenta una tensión de salida de la batería 142 para evitar un apagado anómalo provocado por una baja temperatura.

El sensor táctil 180K también se denomina “ panel táctil” . El sensor táctil 180K puede disponerse en el visualizador 194, y el sensor táctil 180K y el visualizador 194 constituyen una pantalla táctil, denominada “ pantalla táctil” . El sensor táctil 180K está configurado para detectar una operación táctil realizada sobre o cerca del sensor táctil. El sensor táctil puede transferir la operación táctil detectada al procesador de aplicaciones para que determine un tipo de evento táctil. Puede proporcionarse una salida visual relacionada con la operación táctil usando el visualizador 194. En algunas otras realizaciones, el sensor táctil 180K también puede estar dispuesto en una superficie del dispositivo electrónico 100, en una ubicación diferente a la del visualizador 194.

El sensor 180M de conducción ósea puede obtener una señal de vibración. En algunas realizaciones, el sensor 180M de conducción ósea puede obtener una señal de vibración de un hueso de vibración de una parte de cuerda vocal humana. El sensor 180M de conducción ósea también puede estar en contacto con un pulso corporal para recibir una señal de latido de presión arterial. En algunas realizaciones, el sensor 180M de conducción ósea también se puede disponer en los cascos para obtener unos cascos de conducción ósea. El módulo 170 de audio puede obtener una señal de voz por análisis basándose en la señal de vibración, que procede del hueso de vibración de la parte de cuerda vocal y que es obtenida por el sensor 180M de conducción ósea, para implementar una función de voz. El procesador de aplicaciones puede analizar la información de frecuencia cardíaca basándose en la señal de latido de presión arterial obtenida por el sensor 180M de conducción ósea para implementar una función de detección de la frecuencia cardíaca.

El botón 190 incluye un botón de encendido, un botón de volumen y similares. El botón 190 puede ser un botón mecánico o puede ser un botón táctil. El dispositivo electrónico 100 puede recibir una entrada de tecla y generar una entrada de señal de tecla relacionada con un ajuste de usuario y un control de función del dispositivo electrónico 100.

El motor 191 puede generar un incitador vibratorio. El motor 191 puede configurarse para proporcionar un incitador vibratorio de llamada entrante y una retroalimentación por vibración táctil. Por ejemplo, las operaciones táctiles realizadas en distintas aplicaciones (p. ej., la realización de fotografías y la reproducción de audio) pueden corresponder a distintos efectos de retroalimentación por vibración. El motor 191 también puede corresponder a distintos efectos de retroalimentación por vibración relacionados con operaciones táctiles realizadas sobre distintas zonas del visualizador 194. Distintos escenarios de aplicación (por ejemplo, un recordatorio de hora, una recepción de información, una alarma y un juego) también pueden corresponder a distintos efectos de retroalimentación por vibración. Se puede personalizar aún más un efecto de retroalimentación por vibración táctil.

El indicador 192 puede ser una luz indicadora y puede estar configurado para indicar un estado de carga y un cambio de energía, o bien puede estar configurado para indicar un mensaje, una llamada perdida, una notificación y similares.

La interfaz 195 de tarjeta SIM está configurada para conectar a una tarjeta SIM. La tarjeta SIM puede insertarse en la interfaz 195 de tarjeta SIM o sacarse de la interfaz 195 de tarjeta SIM para implementar un contacto con, o una separación de, el dispositivo electrónico 100. El dispositivo electrónico 100 puede admitir una o N interfaces de tarjeta SIM, donde N es un entero positivo mayor que 1. La interfaz 195 de tarjeta SIM puede admitir una tarjeta nanoSIM, una tarjeta microSIM, una tarjeta SIM y tarjetas similares. En una misma interfaz 195 de tarjeta SIM se puede insertar al mismo tiempo una pluralidad de tarjetas. La pluralidad de tarjetas puede ser de un mismo tipo o de distintos tipos. La interfaz 195 de tarjeta SIM puede ser compatible con distintos tipos de tarjetas SIM. La interfaz 195 de tarjeta SIM también puede ser compatible con una tarjeta de memoria externa. Usando la tarjeta SIM, el dispositivo electrónico 100 interactúa con una red para implementar funciones tales como una conversación y una comunicación de datos. En algunas realizaciones, el dispositivo electrónico 100 usa una tarjeta eSIM, es decir, una tarjeta SIM incorporada. La tarjeta eSIM puede estar incorporada en el dispositivo electrónico 100 y no puede separarse del dispositivo electrónico 100.

Para facilitar la comprensión de esta solicitud, a continuación se explican términos usados en esta solicitud.

Una interfaz de procesador para la industria móvil (Mobile Industry Processor Interface - MIPI) es un estándar abierto para los procesadores de aplicaciones móviles iniciado por la Alianza MIPI. El MIPI completa una especificación de interfaz serie de cámara (interfaz serie de cámara - CSI) en un grupo de trabajo de cámaras.

Protocolo CSI-2: Un protocolo CSI-2 define datos estándar para el control de datos y las interfaces de transmisión de datos entre un extremo de transmisión y un extremo receptor. El extremo de transmisión es un dispositivo principal y el extremo receptor es un dispositivo secundario. El protocolo CSI-2 transmite datos y señales de reloj a través de una interfaz serial diferencial unidireccional.

El protocolo CSI-2 incluye tres capas: una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos.

La capa de aplicación puede configurarse para realizar un procesamiento tal como la codificación y la decodificación de los datos.

La capa de protocolo CSI-2 incluye una capa de empaquetado/desempaquetado de píxeles/bytes, una capa de protocolo de bajo nivel (protocolo de bajo nivel - LLP) y una capa de administración de canales.

El protocolo CSI-2 admite aplicaciones de imágenes de varios formatos de píxeles con un ancho de píxel de 6 a 12 bits. En el extremo de transmisión, la capa de empaquetado/desempaquetado de píxeles/bytes empaqueta los datos transmitidos desde la capa de aplicación en datos de bytes a partir de datos de píxeles. En el extremo receptor, la capa de empaquetado/desempaquetado de píxeles/bytes desempaqueta los datos enviados desde la capa LLP, es decir, desempaqueta los datos de bytes en los datos de píxeles y, a continuación, la capa de empaquetado/desempaquetado de píxeles/bytes envía los datos de píxeles a la capa de aplicación. La capa de protocolo de bajo nivel incluye métodos para transmitir eventos para datos en serie entre el inicio y el final de la transmisión, transferir datos a una capa siguiente y establecer una sincronización a nivel de bits y de bytes. En una capa de gestión de canales, el número de canales de datos puede ser 1, 2, 3 o 4. El extremo de transmisión de una interfaz asigna los flujos de datos a uno o más canales de datos. En el extremo receptor, la interfaz recopila los bytes del canal de datos y los combina en un flujo de datos recombinado que restaura la secuencia de flujo de datos original.

La capa física de datos define un medio de transmisión, una característica eléctrica, un circuito de E/S y un mecanismo de sincronización. Una capa física de datos de puerto (capa de física de puertos - PHY) es compatible con una interfaz C-PHY, una interfaz M-PHY y una interfaz D-PHY. La interfaz C-PHY y la interfaz D-PHY ahora se utilizan ampliamente en partes como un procesador de aplicaciones, una pantalla de visualización y una interfaz de vídeo. La interfaz D-PHY incluye como máximo cuatro canales de datos para transmitir flujos de datos y un canal para transmitir señales de reloj, y cada canal incluye dos líneas de señales diferenciales.

A continuación se describe la arquitectura de una interfaz D-PHY entre un módulo de cámara y un procesador.

La figura 2 es un diagrama esquemático de una arquitectura de una interfaz D-PHY entre un módulo de cámara y un procesador.

Como se muestra en la figura 2, un extremo de transmisión de la interfaz en serie de la cámara incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. El extremo receptor de la interfaz en serie de la cámara también incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. P es un integral mayor o igual que 1 y menor o igual que 4.

Cada canal de datos incluye dos líneas de señales diferenciales, y cada canal para transmitir señales de reloj también incluye dos líneas de señales diferenciales. Es decir, cuando hay canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj, hay (P+1) *2 líneas de señales diferenciales. Para la interfaz D-PHY, se requiere un máximo de 10 líneas de señal diferencial.

Cuando puede haber una pluralidad de módulos de cámara en un dispositivo electrónico 100, la interfaz D-PHY mostrada en la figura 2 se usa entre cada uno de la pluralidad de módulos de cámara y el procesador. Los detalles no se describen otra vez en esta solicitud.

La interfaz C-PHY incluye un máximo de tres canales de datos para los flujos de datos. Como la interfaz C-PHY incorpora señales de reloj en los canales de datos, no se requieren canales de reloj adicionales. Cada canal incluye tres líneas de señal diferencial.

A continuación se describe la arquitectura de una interfaz C-PHY entre un módulo de cámara y un procesador.

La figura 3 es un diagrama esquemático de una arquitectura de una interfaz C-PHY entre un módulo de cámara y un procesador.

Como se muestra en la figura 3, un extremo de transmisión de la interfaz en serie de la cámara incluye canales de datos Q para transmitir flujos de datos. El extremo receptor de la interfaz en serie de la cámara también incluye canales de datos Q para transmitir flujos de datos. Q es un integral mayor o igual que 1 y menor o igual que 3.

Cada canal de datos incluye tres líneas de señal diferencial. Es decir, cuando hay Q canales de datos para transmitir flujos de datos, hay Q*3 líneas de señal diferencial. Para la interfaz C-PHY, se requiere un máximo de 9 líneas de señal diferencial.

Cuando puede haber una pluralidad de módulos de cámara en un dispositivo electrónico 100, la interfaz C-PHY mostrada en la figura 3 se usa entre cada uno de la pluralidad de módulos de cámara y el procesador. Los detalles no se describen otra vez en esta solicitud.

Módulo de cámara: Como se muestra en la figura 4, un módulo de cámara incluye una lente, un sensor fotosensible, un convertidor analógico a digital, un procesador de señales digitales y un módulo de interfaz.

Específicamente, se proyecta una escena en el sensor fotosensible a través de la lente, y el sensor fotosensible convierte una señal óptica en una señal eléctrica. Una vez que la señal eléctrica se transmite al convertidor analógico a digital, la señal eléctrica se convierte en una señal de imagen digital utilizando el convertidor analógico a digital. A continuación, la señal de imagen digital se transmite al procesador de señales digitales. El procesador de señal digital se usa principalmente para realizar el posprocesamiento de la señal de imagen digital. El posprocesamiento puede incluir corrección lineal, eliminación de ruido, eliminación de píxeles muertos, interpolación, balance de blancos, control automático de exposición y similares.

El módulo de interfaz está encapsulado con el protocolo CSI-2. El protocolo CSI-2 incluye una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos. El módulo de interfaz está configurado para codificar o decodificar datos de píxeles mediante el uso de la capa de aplicación del protocolo CSI-2. La capa de protocolo CSI-2 empaqueta los datos de píxeles codificados en un paquete de datos y, a continuación, el módulo de interfaz transmite el paquete de datos al procesador de aplicaciones utilizando la capa física de datos del protocolo CSI-2.

A continuación se describe un escenario de aplicación en donde hay una pluralidad de cámaras.

La figura 5 y la figura 6 son diagramas esquemáticos de un sistema multicámara de un dispositivo electrónico 100 según una realización de esta solicitud. El sistema multicámara mostrado en la figura 5 es simplemente un ejemplo. En una implementación específica, el sistema multicámara puede incluir más o menos módulos de cámara.

La figura 5 es un diagrama esquemático de un módulo de cámara frontal 501 del dispositivo electrónico 100. El módulo de cámara frontal 501 incluye un módulo de cámara 5011 y un módulo de cámara 5022. El módulo de cámara 5011 y el módulo de cámara 5022 pueden habilitarse simultáneamente para grabar una imagen de un usuario.

La figura 6 es un diagrama esquemático de un módulo de cámara trasera 506 del dispositivo electrónico 100. El módulo de cámara trasera 506 incluye un módulo de cámara 5061, un módulo de cámara 5062 y un módulo de cámara 5063. Por ejemplo, el módulo de cámara 5063 puede ser un módulo de cámara principal, el módulo de cámara 5061 puede ser un módulo de cámara de ángulo ultra amplio y el módulo de cámara 5062 puede ser una cámara de teleobjetivo. Cuando el usuario quiere fotografiar una escena lejana, el módulo de cámara 5063 está en un estado habilitado. Cuando el usuario desea fotografiar una escena lejana utilizando una función de ángulo ultra amplio, el módulo de cámara 5063 y el módulo de cámara 5061 están en un estado habilitado. Cuando el usuario quiere fotografiar una escena más lejana, el módulo de cámara 5063 y el módulo de cámara 5062 están en un estado habilitado. El módulo de cámara 5061, el módulo de cámara trasera 5062 y el módulo de cámara trasera 5063 también pueden habilitarse simultáneamente para grabar una escena lejana.

En algunas realizaciones, cuando el usuario quiere tomar una escena lejana y grabar una imagen del usuario, el módulo de cámara frontal 501 y el módulo de cámara trasera 506 pueden habilitarse simultáneamente.

Para otro ejemplo, actualmente, para ayudar a un conductor a conducir, se instalan una pluralidad de cámaras (sensores o radares) fuera de la carrocería de un vehículo para supervisar las condiciones de la carretera fuera de un vehículo. Por lo tanto, los datos de supervisión de la pluralidad de cámaras fuera de la carrocería del vehículo pueden ampliar la vista del conductor, de modo que el conductor pueda ver más condiciones de la carretera fuera del vehículo. Además, la pluralidad de sensores instalados fuera de la carrocería del vehículo también puede detectar las condiciones de la carretera del vehículo, y cuando los sensores o radares detectan que la distancia entre la carrocería del vehículo y un obstáculo es inferior a un valor predeterminado, se activa una alarma o un dispositivo de freno para indicar al conductor que evite un accidente.

La figura 7 es un diagrama esquemático de un sistema de supervisión montado en el vehículo. La figura 7 es simplemente un ejemplo de un diagrama esquemático de un sistema de supervisión montado en un vehículo. Esto no está limitado en esta solicitud.

Como se muestra en la figura 7, hay cuatro cámaras en un sistema de supervisión externo del vehículo, que son, respectivamente, una cámara frontal 701, una cámara izquierda 702, una cámara derecha 703 y una cámara trasera 704. La cámara frontal 701 está configurada para registrar el estado de la carretera delante del vehículo, la cámara izquierda 702 está configurada para registrar el estado de la carretera en el lado izquierdo del vehículo, la cámara derecha 703 está configurada para registrar el estado de la carretera en el lado derecho del vehículo y la cámara trasera 704 está configurada para registrar el estado de la carretera detrás del vehículo. La pluralidad de cámaras resume las condiciones de la carretera y muestra las condiciones de la carretera en una pantalla del vehículo, para ayudar al conductor a conducir. De esta manera, se le puede pedir al conductor que evite los obstáculos delante, detrás, en el lado izquierdo y en el lado derecho del vehículo durante la conducción, y se puede ayudar al usuario a estacionar.

En algunas realizaciones, el sistema de supervisión externo del vehículo puede incluir, además, más o menos cámaras, y las cámaras de supervisión también pueden estar dispuestas dentro del vehículo. Esto no se limita en esta solicitud.

Como otro ejemplo, las tecnologías de videovigilancia se utilizan ampliamente en escuelas, centros comerciales, hospitales, transporte público, tiendas desatendidas, despliegue temporal de investigaciones de seguridad pública y similares. Esto se describe mediante el uso de un sistema de videovigilancia en un cruce en esta solicitud. Las tecnologías de videovigilancia se pueden aplicar, además, a más escenarios, y los detalles no se describen en la presente descripción de nuevo en esta solicitud.

La figura 8A y la figura 8B son diagramas esquemáticos de ejemplo de un sistema de videovigilancia en un cruce.

La figura 8A es un diagrama esquemático de un área de videovigilancia en un cruce. Por ejemplo, hay tres cámaras (una cámara 1, una cámara 2 y una cámara 3) en el cruce para supervisar la situación del tráfico en el cruce en tiempo real. Como se muestra en la figura 8B, los datos en tiempo real detectados por la cámara 1, la cámara 2 y la cámara 3 se muestran respectivamente en una pantalla de visualización en una sala de monitoreo. Un técnico puede ver los datos de monitoreo de cada cámara en la pantalla de visualización de la sala de monitoreo.

En algunas realizaciones, el sistema de videovigilancia puede incluir además más cámaras. Esto no está limitado en esta solicitud.

Actualmente, en los diversos escenarios de aplicación anteriores, la pluralidad de cámaras está conectada al procesador de manera paralela. Cuando hay N cámaras, es necesario que haya N interfaces en el lado del procesador para conectarlas por separado a cada cámara. A medida que aumenta la cantidad de cámaras, aumenta la cantidad de interfaces en el lado del procesador. Como resultado, el cableado en el lado del procesador es complejo y la integración en el lado del procesador es desfavorable.

A continuación se describe una estructura en donde un sistema de cinco cámaras (tres módulos de cámara traseras y dos módulos de cámara frontales) del dispositivo electrónico 100 está conectado al procesador de manera paralela.

La figura 9 es un diagrama esquemático de una pluralidad de módulos de cámara conectados a un procesador usando una estructura de topología paralela. Los tres módulos de cámara orientados hacia atrás son, respectivamente, un módulo de cámara 1, un módulo de cámara 2 y un módulo de cámara 3. Los dos módulos de cámara frontal son, respectivamente, un módulo de cámara 3 y un módulo de cámara 5.

Un maestro de circuitos interintegrados (maestro I2C) está desplegado en el procesador 910, y el procesador 910 está conectado por separado a cada módulo de cámara.

Cada módulo de cámara se implementa con un esclavo de circuitos interintegrados (esclavo I2C). Cada módulo de cámara realiza la transmisión de datos con el procesador 910 en función de la especificación I2C.

El módulo de cámara 1 está conectado a una interfaz 1 del procesador 910 a través de la interfaz 1, y el módulo de cámara 1 transmite, a través de la interfaz 1, un paquete de datos del módulo de cámara 1 a la interfaz 1 del procesador 910 a través de una línea de datos 1 (carril 1). El módulo de cámara 2 está conectado a una interfaz 2 del procesador 910 a través de la interfaz 2, y el módulo de cámara 2 transmite, a través de la interfaz 2, un paquete de datos del módulo de cámara 2 a la interfaz 2 del procesador 910 a través de una línea de datos 2 (carril 2). El módulo de cámara 3 está conectado a una interfaz 3 del procesador 910 a través de la interfaz 3, y el módulo de cámara 3 transmite, a través de la interfaz 3, un paquete de datos del módulo de cámara 3 a la interfaz 3 del procesador 910 a través de una línea de datos 3 (carril 3). El módulo de cámara 4 está conectado a una interfaz 4 del procesador 910 a través de la interfaz 4, y el módulo de cámara 4 transmite, a través de la interfaz 4, un paquete de datos del módulo de cámara 4 a la interfaz 4 del procesador 910 a través de una línea de datos 4 (carril 4). El módulo de cámara 5 está conectado a una interfaz 5 del procesador 910 a través de la interfaz 5, y el módulo de cámara 5 transmite, a través de la interfaz 5, un paquete de datos del módulo de cámara 5 a la interfaz 5 del procesador 910 a través de una línea de datos 5 (carril 5).

A continuación se utiliza un proceso de transmisión de datos entre el módulo de cámara 1 y el procesador 910 como ejemplo de descripción.

Como se muestra en la figura 9, el protocolo CSI-2 usado por el módulo de cámara 1 incluye una capa de aplicación de la cámara 1, una capa de protocolo CSI-2 y una capa física de datos. La capa física de datos incluye la interfaz 1. La capa de aplicación de la cámara 1 está configurada para codificar los datos de píxeles recopilados por la cámara 1. A continuación, la capa de aplicación de la cámara 1 transmite los datos de píxeles a la capa de protocolo CSI-2. La capa de protocolo CSI-2 está configurada para recibir los datos de píxeles transmitidos por la capa de aplicación de la cámara 1 y empaquetar los datos de píxeles en un paquete de datos. A continuación, la capa de protocolo CSI-2 transmite el paquete de datos a la capa física de datos. La capa física de datos está configurada para recibir el paquete de datos transmitido por la capa de protocolo de datos, y la capa física de datos envía el paquete de datos al procesador 910 a través de la interfaz 1 y la línea de datos 1 (carril 1). La interfaz 1 puede ser cualquiera de las interfaces C-PHY, M-PHY y D-PHY anteriores. Esto no se limita en esta solicitud.

El protocolo CSI-2 usado por el procesador 910 incluye una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos. La capa física de datos incluye la interfaz 1. El procesador 910 recibe, a través de la interfaz 1 de la capa física de datos, el paquete de datos enviado por el módulo de cámara 1. A continuación, la capa física de datos envía el paquete de datos a la capa de protocolo CSI-2. La capa de protocolo CSI-2 recibe el paquete de datos enviado por la capa física de datos y desempaqueta el paquete de datos en datos de píxeles codificados. A continuación, la capa de protocolo CSI-2 transmite los datos de píxeles codificados a la capa de aplicación. La capa de aplicación puede configurarse para decodificar los datos de píxeles codificados para obtener los datos de píxeles. A continuación, la capa de aplicación realiza operaciones tales como la compresión de datos de píxeles, la combinación de datos de píxeles y la compresión de imágenes en los datos de píxeles. Por ejemplo, cuando un usuario fotografía una escena lejana y pulsa un botón de disparo, la capa de aplicación integra los datos de píxeles en una imagen y guarda la imagen en una galería del dispositivo electrónico 100.

Para un proceso en donde el módulo de cámara 2, el módulo de cámara 3, el módulo de cámara 4 y el módulo de cámara 5 realizan una transmisión de datos con el procesador 910 mostrado en la figura 9, remitirse al proceso anterior en donde el módulo de cámara 1 realiza una transmisión de datos con el procesador. Los detalles no se describen nuevamente en la presente memoria.

La figura 10 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara conectados en paralelo a un procesador de un dispositivo electrónico 100.

Cada módulo de cámara está conectado a un conector (placa a placa, BTB) del procesador 910 mediante el uso de una placa de circuito flexible (placa de circuito flexible - FPC).

Específicamente, un módulo de cámara N está conectado a un conector del procesador 910 mediante el uso de una placa de circuito flexible. Un módulo de cámara N-1 está conectado a un conector del procesador 910 mediante el uso de una placa de circuito flexible. Por analogía, un módulo de cámara 2 se conecta a un conector del procesador 910 mediante el uso de una placa de circuito flexible. Un módulo de cámara 1 está conectado a un conector del procesador 910 mediante el uso de una placa de circuito flexible.

Se puede aprender que, cuando una pluralidad de módulos de cámara se conectan en paralelo al procesador 910 en el dispositivo electrónico 100, cada módulo de cámara debe conectarse al procesador 910 a través de una interfaz. Cuando hay módulos de cámara N, el procesador 910 debe conectarse a cada módulo de cámara a través de N interfaces.

Cuando una pluralidad de módulos de cámara se conectan al procesador en paralelo, a medida que aumenta la cantidad de módulos de cámara, también aumentan la cantidad de interfaces y la cantidad de pines de señal en el lado del procesador, lo que resulta en un cableado complejo y una integración desfavorable del sistema en el lado del procesador.

Por lo tanto, esta aplicación proporciona un método de transmisión de datos y un dispositivo electrónico. El método se puede aplicar a un dispositivo electrónico 100 configurado con una pluralidad de dispositivos de entrada (por ejemplo, módulos de cámara). Se despliegan una interfaz de enlace ascendente y una interfaz de enlace descendente en cada dispositivo de entrada del dispositivo electrónico 100. La interfaz de enlace ascendente está conectada a un procesador o a un dispositivo de entrada de nivel superior, y la interfaz de enlace descendente está conectada a un dispositivo de entrada de nivel inferior o no está conectada. Un módulo de procesamiento en cada dispositivo de entrada puede procesar los datos de imagen recopilados por un dispositivo de entrada actual y los datos enviados por un dispositivo de entrada de nivel inferior conectado a una interfaz de enlace descendente, y luego transmitir los datos procesados al procesador o un dispositivo de entrada de nivel superior a través de una interfaz de enlace ascendente. De esta manera, la pluralidad de dispositivos de entrada está conectada en cascada, y solo uno de la pluralidad de dispositivos de entrada necesita estar conectado al procesador. Por lo tanto, se reduce la cantidad de interfaces entre el procesador y la pluralidad de dispositivos de entrada y la cantidad de pines de señal, y se facilita la integración del sistema en el lado del procesamiento. Además, sumar o restar un dispositivo de entrada es fácil de operar.

El dispositivo de entrada puede ser un dispositivo tal como un módulo de cámara, un sensor, un radar o similar. Alternativamente, el dispositivo de entrada puede ser otro dispositivo. Esto no se limita en esta solicitud.

El método puede aplicarse a un sistema de cámara en el dispositivo electrónico 100. Para mejorar la precisión fotográfica, aumenta la cantidad de módulos de cámara en el dispositivo electrónico 100 (por ejemplo, un teléfono móvil). Cuando el dispositivo electrónico 100 (por ejemplo, un teléfono móvil) tiene una pluralidad de módulos de cámara, la pluralidad de módulos de cámara se puede conectar en cascada, y solo es necesario conectar un módulo de cámara a un procesador en el dispositivo electrónico 100 (por ejemplo, un teléfono móvil). De este modo, el procesador solo necesita una interfaz para conectarse al módulo de cámara. Por lo tanto, se reduce la cantidad de interfaces y pines de datos en el lado del procesador y se facilita la integración del sistema. Además, cuando es necesario agregar un módulo de cámara posteriormente, solo es necesario conectar el módulo de cámara agregado con los módulos de cámara existentes en cascada, y la operación es sencilla.

El método también puede aplicarse al sistema de supervisión montado en el vehículo que se muestra en la figura 7, y una pluralidad de cámaras montadas en el vehículo (sensores o radares) están conectadas en cascada. Por lo tanto, solo es necesario conectar una de la pluralidad de cámaras a un procesador, de modo que se reduce la cantidad de interfaces y pines de datos en el lado del procesador. Además, cuando es necesario añadir una cámara montada en un vehículo, solo es necesario conectar la cámara añadida con la última cámara en cascada, y la operación es sencilla.

El método también puede aplicarse al sistema de videovigilancia en un área de seguridad mostrada en la figura 8A y la figura 8B. Es necesario instalar una pluralidad de cámaras de vigilancia en el área de seguridad para realizar una vigilancia integral y evitar un accidente. Cuando es necesario agregar una cámara de vigilancia al área de vigilancia, la cámara de vigilancia que se debe agregar puede conectarse directamente con una última cámara en cascada, de modo que la modificación es simple y se reducen las operaciones innecesarias.

A continuación se describe un método de transmisión de datos proporcionado en esta realización de esta solicitud usando un módulo multicámara en un dispositivo electrónico 100.

En algunos escenarios de aplicación, el d ispositivo electrónico 100 está configurado con una pluralidad de módulos de cámara, y la pluralidad de módulos de cámara puede incluir una pluralidad de módulos de cámara frontal y una pluralidad de módulos de cámara trasera. Por ejemplo, el d ispositivo electrónico 100 incluye dos módulos de cámara frontal y tres módulos de cámara trasera, y los dos módulos de cámara frontal y los tres módulos de cámara trasera están todos conectados a un procesador en cascada.

En primer lugar, se describe una estructura en cascada de una pluralidad de módulos de cámara en el dispositivo electrónico 100.

La figura 11 es un diagrama esquemático de la conexión en cascada de una pluralidad de módulos de cámara en un dispositivo electrónico 100.

Un módulo de cámara frontal incluye un módulo de cámara 1, un módulo de cámara 2,... y un módulo de cámara M. Hay M módulos de cámara en total. El módulo de cámara frontal también puede incluir más o menos módulos de cámara. Esto no se limita en esta solicitud.

Un módulo de cámara trasera incluye un módulo de cámara M+1, un módulo de cámara M+2,... y un módulo de cámara N. Hay N-M módulos de cámara en total. El módulo de cámara trasera también puede incluir más o menos módulos de cámara. Esto no se limita en esta solicitud.

Por ejemplo, cuando M es 2 y N es 5, el dispositivo electrónico 100 tiene dos módulos de cámara frontal y tres módulos de cámara trasera.

Un maestro de circuitos interintegrados (maestro I2C) se implementa en un procesador 910, y el procesador 910 se conecta por separado a cada módulo de cámara.

En cada módulo de cámara se despliega un esclavo de circuitos interintegrados (esclavo I2C), y el esclavo de circuitos interintegrados (esclavo I2C) desplegado en cada módulo de cámara se conecta al maestro de circuitos interintegrados (maestro I2C) instalado en el procesador 910. El procesador 910 puede enviar una señal de control mediante el uso del maestro de circuitos interintegrados (maestro I2C), y el dispositivo de esclavo de circuitos interintegrados (esclavo I2C) recibe la señal de control y configura y controla cada módulo de cámara. Los datos se transmiten entre cada dos módulos de cámara y entre el módulo de cámara y el procesador 910 mediante el uso de un protocolo CSI-2.

Como se muestra en la figura 11, un protocolo CSI-2 usado por el módulo de cámara N incluye una capa de aplicación de la cámara N, una capa de protocolo CSI-2 y una capa física de datos. La capa física de datos incluye una interfaz de enlace ascendente y una interfaz de enlace descendente, y la interfaz de enlace descendente del módulo de cámara N no está conectada. La interfaz de enlace ascendente del módulo de cámara N está conectada a una interfaz de enlace descendente del módulo de cámara N-1. La capa de aplicación de la cámara N está configurada para realizar un procesamiento adicional de los datos de píxeles recopilados por el módulo de cámara, por ejemplo, un procesamiento tal como la codificación de datos de píxeles. A continuación, la capa de aplicación de la cámara N transmite los datos de píxeles a la capa de protocolo CSI-2. La capa de protocolo CSI-2 está configurada para recibir los datos de píxeles transmitidos por la capa de aplicación de la cámara y empaquetar los datos de píxeles en un paquete de datos. A continuación, la capa de protocolo CSI-2 transmite el paquete de datos a la capa física de datos. La capa física de datos está configurada para recibir el paquete de datos transmitido por la capa de protocolo de datos. La capa física de datos envía el paquete de datos a una capa física de datos del módulo de cámara N-1 a través de la interfaz de enlace ascendente y una línea de datos N (carril N).

Por analogía, una interfaz de enlace descendente del módulo de cámara M+2 está conectada a una interfaz de enlace ascendente del módulo de cámara M+3. El módulo de cámara M+2 recibe paquetes de datos del módulo de cámara N al módulo de cámara M+3 a través de la interfaz de enlace descendente y una línea de datos M+3 (carril M+3). A continuación, el módulo de cámara M+2 envía un paquete de datos del módulo de cámara M+2 y los paquetes de datos del módulo de cámara N al módulo de cámara M+3 al módulo de cámara M+1 a través de una interfaz de enlace ascendente y una línea de datos M+2 (carril M+2).

Una interfaz de enlace descendente del módulo de cámara M+1 está conectada a la interfaz de enlace ascendente del módulo de cámara M+2. El módulo de cámara M+1 recibe paquetes de datos del módulo de cámara M+2 al módulo de cámara N a través de la interfaz de enlace descendente y una línea de datos M+2 (carril M+2). A continuación, el módulo de cámara M+1 envía un paquete de datos del módulo de cámara M+1 y los paquetes de datos del módulo de cámara N al módulo de cámara M+2 al módulo de cámara M a través de una interfaz de enlace ascendente y una línea de datos M+1 (carril M+1).

Una interfaz de enlace descendente del módulo de cámara M está conectada a la interfaz de enlace ascendente del módulo de cámara M+1. El módulo de cámara M recibe paquetes de datos del módulo de cámara N al módulo de cámara M+1 a través de la interfaz de enlace descendente y una línea de datos M+1 (carril M+1). A continuación, el módulo de cámara M envía un paquete de datos del módulo de cámara M y los paquetes de datos del módulo de cámara N al módulo de cámara M+1 al módulo de cámara M-1 a través de una interfaz de enlace ascendente y una línea de datos M (carril M).

Por analogía, una interfaz de enlace descendente del módulo de cámara 2 está conectada a una interfaz de enlace ascendente del módulo de cámara 3. El módulo de cámara 2 recibe paquetes de datos del módulo de cámara N al módulo de cámara 3 a través de la interfaz de enlace descendente y una línea de datos 3 (carril 3). A continuación, el módulo de cámara 2 envía un paquete de datos del módulo de cámara 2 y los paquetes de datos del módulo de cámara N al módulo de cámara 3 al módulo de cámara 1 a través de una interfaz de enlace ascendente y una línea de datos 2 (carril 2).

Una interfaz de enlace descendente del módulo de cámara 1 está conectada a la interfaz de enlace ascendente del módulo de cámara 2. El módulo de cámara 1 recibe los paquetes de datos del módulo de cámara 2 al módulo de cámara N a través de la interfaz de enlace descendente. A continuación, el módulo de cámara 1 envía un paquete de datos del módulo de cámara 1 y los paquetes de datos del módulo de cámara 2 al módulo de cámara N al procesador 910 a través de una interfaz de enlace ascendente y una línea de datos 1 (carril 1).

El protocolo CSI-2 utilizado por el módulo de cámara M+2, el módulo de cámara M+1, el módulo de cámara M,..., el módulo de cámara 2 y el módulo de cámara 1 es el mismo que el protocolo CSI-2 utilizado por el módulo de cámara N. Además, los procesos de recopilación de datos de píxeles, empaquetamiento de los datos de píxeles y transmisión de un paquete de datos del módulo de cámara M+1, el módulo de cámara M+2, el módulo de cámara M,..., el módulo de cámara 2, y el módulo de cámara 1 son los mismos que los del módulo de cámara N. Los detalles no se describen otra vez en esta solicitud.

El protocolo CSI-2 usado por el procesador 910 incluye una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos. El procesador 910 recibe, a través de una interfaz de enlace descendente de la capa física de datos, paquetes de datos que pertenecen al módulo de cámara 1 al módulo de cámara N y que son transmitidos por el módulo de cámara 1. Los paquetes de datos del módulo de cámara 1 al módulo de cámara N se desempaquetan en datos de píxeles codificados del módulo de cámara 1 al módulo de cámara N utilizando la capa de protocolo CSI-2 del procesador 910. A continuación, la capa de protocolo CSI-2 transmite los datos de píxeles codificados a la capa de aplicación. La capa de aplicación puede configurarse para decodificar los datos de píxeles codificados para obtener los datos de píxeles. A continuación, la capa de aplicación realiza operaciones tales como la compresión de datos de píxeles, la combinación de datos de píxeles y la compresión de imágenes de los datos de píxeles del módulo de cámara 1 al módulo de cámara N. Por ejemplo, cuando un usuario fotografía una escena lejana y pulsa un botón de disparo, la capa de aplicación integra los datos de píxeles del módulo de cámara M+1 en el módulo de cámara N en una imagen y guarda la imagen en una galería del dispositivo electrónico 100. Cuando el usuario también fotografía una imagen autofoto del usuario mientras fotografía una escena lejana, y el usuario pulsa un botón de disparo, la capa de aplicación integra los datos de píxeles del módulo de cámara 1 en el módulo de cámara M en una imagen y almacena la imagen en una galería del dispositivo electrónico 100.

En algunas realizaciones, los datos de píxeles recopilados por cada módulo de cámara pueden sintetizarse por separado en una imagen y almacenarse en una galería. Por ejemplo, cuando el procesador recibe datos de píxeles recopilados por un total de N-M módulos de cámara desde el módulo de cámara M+1 al módulo de cámara N, el procesador integra por separado los datos de píxeles recopilados por el módulo de cámara M+1 al módulo de cámara N en imágenes utilizando la capa de aplicación, para generar un total de N-M imágenes. El procesador guarda las imágenes N-M en la galería.

Cabe señalar que una forma de imagen generada por un módulo de cámara no se limita en esta solicitud. Los datos de píxeles recopilados por cada módulo de cámara pueden integrarse en una imagen, o los datos de píxeles recopilados por una pluralidad de módulos de cámara pueden integrarse en una imagen, o los datos de píxeles recopilados por uno o dos o más módulos de cámara pueden integrarse en una imagen. Esto no se limita en esta solicitud.

La interfaz de enlace ascendente y la interfaz de enlace descendente de cada módulo de cámara y la interfaz del procesador en la realización anterior pueden ser cualquiera de una interfaz C-PHY, una interfaz M-PHY o una interfaz D-PHY. Esto no se limita en esta solicitud.

La figura 12 es un diagrama esquemático de una arquitectura de una interfaz D-PHY entre módulos de cámara en cascada y un procesador según una realización de esta solicitud.

Como se muestra en la figura 12, un módulo de cámara 1 está conectado a un procesador 910. Un extremo de transmisión de la interfaz en serie de la cámara del módulo de cámara 1 incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. El extremo receptor de la interfaz en serie de la cámara en el lado del procesador 910 también incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. P es un integral mayor o igual que 1 y menor o igual que 4.

Un maestro de circuitos interintegrados (maestro I2C) en el lado del procesador 910 envía una señal de control a un esclavo de circuitos interintegrados (esclavo I2C) a través de un bus I2C.

Cuando hay una pluralidad de módulos de cámara en un dispositivo electrónico 100, la pluralidad de módulos de cámara se conecta en cascada. Por ejemplo, para un módulo de cámara 2, el módulo de cámara 2 está conectado al módulo de cámara 1 en cascada.

Como se muestra en la figura 12, el módulo de cámara 2 está conectado al módulo de cámara 1 en cascada. Un extremo receptor de interfaz en serie de cámara del módulo de cámara 2 incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. Un extremo receptor de interfaz en serie de cámara del módulo de cámara 1 incluye canales de datos P para transmitir flujos de datos y un canal para transmitir señales de reloj. P es un integral mayor o igual que 1 y menor o igual que 4.

Cuando hay una pluralidad de módulos de cámara, se establecen conexiones entre la pluralidad de módulos de cámara en cascada entre los módulos de cámara 1 y los módulos de cámara 2. Los detalles no se describen nuevamente en la presente memoria.

En cada módulo de cámara se despliega un esclavo de circuitos interintegrados (esclavo I2C), y el dispositivo maestro de circuitos interintegrados (maestro I2C) se implementa en el procesador 910. El procesador 910 envía una señal de control al esclavo de circuitos interintegrados (esclavo I2C) de cada módulo de cámara a través del bus I2C. El esclavo de circuitos interintegrados (esclavo I2C) recibe la señal de control para controlar la activación y desactivación del módulo de cámara.

De manera similar, en esta realización de esta solicitud, también se puede usar una interfaz C-PHY entre los módulos de cámara en cascada y el procesador. La manera en donde los módulos de cámara en cascada se conectan al procesador 910 a través de la interfaz C-PHY es similar a la manera en que los módulos de cámara en cascada se conectan al procesador 910 a través de la interfaz C-PHY. Los detalles no se describen nuevamente en la presente memoria.

La figura 13 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados a un procesador 910.

Cada dos módulos de cámara se conectan mediante el uso de una placa de circuito flexible (placa de circuito flexible, FPC), y un primer módulo de cámara se conecta a un conector del procesador 910 mediante el uso de una placa de circuito flexible.

Específicamente, un módulo de cámara N se conecta a un módulo de cámara N-1 mediante el uso de un FPC. Por analogía, un módulo de cámara 3 se conecta a un módulo de cámara 2 mediante el uso de un FPC, el módulo de cámara 2 se conecta a un módulo de cámara 1 mediante el uso de un FPC y el módulo de cámara 1 se conecta a un conector en el lado del procesador 910 mediante el uso de una placa de circuito flexible.

Por ejemplo, cuando M es 2 y N es 5, el dispositivo electrónico 100 tiene dos módulos de cámara frontal y tres módulos de cámara trasera. Dos módulos de cámara frontal están conectados a tres módulos de cámara trasera en cascada, y solo es necesario conectar un módulo de cámara (por ejemplo, un módulo frontal) al conector del lado del procesador 910 mediante una placa de circuito flexible. De esta manera, el procesador 910 solo necesita 10 líneas de señal diferencial para conectarse a un módulo de cámara. Cuando el procesador 910 realiza la transmisión de datos con el módulo de cámara utilizando cuatro canales de datos y un canal de reloj, solo se requieren 10 líneas de señal diferencial en el lado del procesador 910. En comparación con la tecnología convencional en donde el procesador 910 está conectado por separado a cinco módulos de cámara en paralelo, se reducen 40 líneas de señal diferencial en el lado del procesador 910.

Por lo tanto, en esta realización de esta solicitud, solo es necesario conectar un módulo de cámara al procesador 910, de modo que se reduce la cantidad de interfaces y pines de datos del procesador 910. Por lo tanto, se facilita la integración del sistema del procesador 910. Además, esto facilita la adición posterior de un dispositivo, solo es necesario conectar el dispositivo agregado en cascada con los dispositivos existentes, de modo que la modificación es sencilla.

El dispositivo electrónico 100 puede controlar el módulo de cámara frontal y el módulo de cámara trasera para que se habiliten simultáneamente.

En algunas realizaciones, cuando un usuario desea permitir que el módulo de cámara trasera fotografíe una escena lejana y también quiere permitir que el módulo de cámara frontal grabe una imagen del usuario, el dispositivo electrónico 100 puede controlar el módulo de cámara frontal y el módulo de cámara trasera para que se habiliten simultáneamente.

Cuando el módulo de cámara frontal y el módulo de cámara trasera deben habilitarse simultáneamente, las direcciones de los módulos de cámara N se almacenan en el procesador. El procesador busca primero las direcciones de los N módulos de cámara. A continuación, el maestro de circuitos interintegrados (maestro I2C) envía las direcciones de los módulos de cámara N a un esclavo de circuitos interintegrados (esclavo I2C) de cada módulo de cámara a través del bus I2C. Tras recibir las direcciones de los módulos de cámara N, cada esclavo de circuitos interintegrados (esclavo I2C) compara las direcciones con la dirección de un módulo de cámara del esclavo de circuitos interintegrados. Si la dirección de un módulo de cámara en las direcciones de los módulos de cámara N coincide con la dirección del módulo de cámara del esclavo de circuitos interintegrados, los módulos de cámara N envían información de confirmación al maestro de circuitos interintegrados (maestro I2C) mediante el uso de dispositivos de almacenamiento de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir la información de confirmación, el maestro de circuitos interintegrados (maestro I2C) controla los módulos de cámara N que se van a activar.

Cuando se habilita un módulo de cámara, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara.

El d ispositivo electrónico 100 puede controlar que se habilite el módulo de cámara frontal o que se habilite el módulo de cámara trasera.

En primer lugar, se describe que el d ispositivo electrónico 100 controla el módulo de cámara trasera para que se habilite.

En algunas realizaciones, el usuario puede optar por habilitar solo el módulo de cámara trasera para fotografiar una escena lejana; o el usuario puede optar por habilitar solo el módulo de cámara frontal para grabar una imagen del usuario.

Por ejemplo, el módulo de cámara 1 para el módulo de cámara M son módulos de cámara frontal, y el módulo de cámara M-1 para el módulo de cámara N son módulos de cámara trasera. Ciertamente, el módulo de cámara 1 al módulo de cámara M pueden ser alternativamente módulos de cámara trasera, y el módulo de cámara M-1 al módulo de cámara N son módulos de cámara frontal. Esto no está limitado en esta solicitud.

Cuando el usuario elige habilitar solo el módulo de cámara trasera para fotografiar una escena distante, el procesador 910 almacena las direcciones de los módulos de cámara N. El procesador 910 primero encuentra las direcciones del módulo de cámara M-1 al módulo de cámara N. A continuación, el maestro de circuitos interintegrados (maestro I2C) envía las direcciones del módulo de cámara M-1 al módulo de cámara N al esclavo de almacenamiento de circuitos interintegrados (esclavo I2C) de cada módulo de cámara a través del bus I2C. Después de recibir las direcciones del módulo de cámara M-1 al módulo de cámara N, cada esclavo de circuitos interintegrados (esclavo I2C) compara las direcciones con una dirección de un módulo de cámara del esclavo de circuitos interintegrados. Si la dirección de un módulo de cámara en las direcciones del módulo de cámara M-1 al módulo de cámara N coincide con la dirección del módulo de cámara del esclavo de circuitos interintegrados, el módulo de cámara M-1 al módulo de cámara N envía la primera información de confirmación al maestro de circuitos interintegrados (maestro I2C) mediante el uso de los respectivos esclavos de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir la primera información de confirmación, el maestro de circuitos interintegrados (maestro I2C) controla el módulo de cámara M-1 para que el módulo de cámara N se habilite. Si ninguna de las direcciones del módulo de cámara 1 al módulo de cámara N coincide con la dirección de un módulo de cámara del esclavo de circuitos interintegrados, ninguno de los módulos de cámara 1 al módulo de cámara N envía información de confirmación al maestro de circuitos interintegrados (maestro I2C) y ninguno de los módulos de cámara 1 al módulo de cámara N está habilitado.

Debido a que los datos de píxeles recopilados por la cámara M-1 al módulo de cámara N deben transmitirse al procesador 910 a través del módulo de cámara 1 al módulo de cámara M, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N, y ninguna de las capas de aplicación del módulo de cámara 1 al módulo de cámara N está habilitada.

Específicamente, después de que el maestro de circuitos interintegrados (maestro I2C) controle el módulo de cámara M-1 al módulo de cámara N para habilitarlo, el maestro de circuitos interintegrados (maestro I2C) envía las direcciones del módulo de cámara 1 al módulo de cámara M a los esclavos de circuitos interintegrados (esclavo I2C) del módulo de cámara 1 al módulo de cámara M a través del bus I2C. Tras recibir las direcciones del módulo de cámara 1 al módulo de cámara M, los esclavos de circuitos interintegrados (esclavo I2C) del módulo de cámara 1 con respecto al módulo de cámara M comparan las direcciones con las direcciones de los esclavos de circuitos interintegrados del módulo de cámara 1 con el módulo de cámara M. Si una de las direcciones del módulo de cámara 1 con el módulo de cámara M coincide con la dirección de un módulo de cámara del módulo de cámara 1 con el módulo de cámara M el módulo de cámara N envía una segunda información de confirmación al maestro de circuitos interintegrados (maestro I2C) mediante el uso de los respectivos esclavos de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir la segunda información de confirmación, el maestro de circuitos integrados (maestro I2C) controla las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 para que se activen el módulo de cámara N, y las capas de aplicación del módulo de cámara 1 para que no estén habilitadas. De esta manera, se puede garantizar que los datos de píxeles recopilados por la cámara M-1 al módulo de cámara N se transmitan al procesador a través del módulo de cámara 1 al módulo de cámara N, y se puede reducir el consumo de energía de los módulos de cámara 1 a N.

Se debería señalar que el procesador puede controlar simultáneamente el módulo de cámara M-1 para que el módulo de cámara N se habilite y controlar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 para que el módulo de cámara N se habilite. De esta manera, se puede mejorar la velocidad de respuesta del módulo de cámara y la eficiencia de procesamiento del procesador.

En algunas realizaciones, el dispositivo electrónico 100 puede determinar por defecto que las capas de protocolo CSI-2 y las capas físicas de datos de los módulos de cámara N desde el módulo de cámara 1 hasta el módulo de cámara N estén en un estado siempre habilitado. Cuando el usuario elige habilitar solo el módulo de cámara trasera para fotografiar una escena distante, el procesador almacena las direcciones de los módulos de cámara N. El procesador primero encuentra las direcciones del módulo de cámara M-1 al módulo de cámara N. A continuación, el maestro de circuitos interintegrados (maestro I2C) envía las direcciones del módulo de cámara M-1 al módulo de cámara N a cada esclavo de circuitos interintegrados (esclavo I2C) a través del bus I2C. Después de recibir las direcciones del módulo de cámara M-1 al módulo de cámara N, cada esclavo de circuitos interintegrados (esclavo I2C) compara las direcciones con una dirección de un módulo de cámara del esclavo de circuitos interintegrados. Si la dirección de un módulo de cámara en las direcciones del módulo de cámara M-1 al módulo de cámara N coincide con la dirección del módulo de cámara del esclavo de circuitos interintegrados, el módulo de cámara M-1 al módulo de cámara N envía la tercera información de confirmación al maestro de circuitos interintegrados (maestro I2C) mediante el uso de los respectivos esclavos de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir la tercera información de confirmación, el maestro de circuitos interintegrados (maestro I2C) controla las capas de aplicación del módulo de cámara M-1 para que el módulo de cámara N se habilite. Si ninguna de las direcciones del módulo de cámara 1 al módulo de cámara N coincide con la dirección de un módulo de cámara del esclavo de circuitos interintegrados, ninguno de los módulos de cámara 1 al módulo de cámara N envía información de confirmación al maestro de circuitos interintegrados (maestro I2C) y ninguno de los módulos de cámara 1 al módulo de cámara N está habilitado. Los datos de píxeles recopilados por la cámara M-1 al módulo de cámara N deben transmitirse al procesador a través del módulo de cámara 1 al módulo de cámara N, pero las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N están habilitadas, por lo tanto, el maestro de circuitos integrados (maestro I2C) no necesita habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N configurando direcciones. De esta manera, se reducen las etapas de operación del procesador.

Cuando el usuario solo necesita habilitar una cámara principal (por ejemplo, un módulo de cámara X, donde X es mayor que M y menor o igual que N) del módulo de cámara trasera, la manera en que el dispositivo electrónico 100 habilita el módulo de cámara X es la misma que la manera en que el dispositivo electrónico 100 habilita el módulo de cámara trasera, y los detalles no se describen nuevamente en la presente memoria.

A continuación, se describe que el d ispositivo electrónico 100 controla el módulo de cámara trasera para habilitarlo.

Cuando el usuario elige habilitar solo el módulo de cámara frontal para grabar una imagen del usuario, el procesador almacena las direcciones de los módulos de cámara N. El procesador primero encuentra las direcciones del módulo de cámara 1 al módulo de cámara M-1. A continuación, el maestro de circuitos interintegrados (maestro I2C) envía las direcciones del módulo de cámara 1 al módulo de cámara M-1 a cada esclavo de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir las direcciones del módulo de cámara 1 y enviarlas al módulo de cámara M-1, cada esclavo de circuitos interintegrados (esclavo I2C) compara las direcciones con una dirección de un módulo de cámara del esclavo de circuitos interintegrados. Si la dirección de un módulo de cámara en las direcciones del módulo de cámara 1 al módulo de cámara M-1 coincide con la dirección del módulo de cámara del esclavo de circuitos interintegrados, el módulo de cámara 1 al módulo de cámara M-1 envía una cuarta información de confirmación al maestro de circuitos interintegrados (maestro I2C) mediante el uso de los respectivos esclavos de circuitos interintegrados (esclavo I2C) a través del bus I2C. Tras recibir la cuarta información de confirmación, el maestro de circuitos interintegrados (maestro I2C) controla el módulo de cámara 1 para que el módulo de cámara M-1 se habilite. Si ninguna de las direcciones del módulo de cámara M-1 al módulo de cámara N coincide con la dirección de un módulo de cámara del esclavo de circuitos interintegrados, ninguno de los módulos de cámara M-1 al módulo de cámara N envía información de confirmación al maestro de circuitos interintegrados (maestro I2C) y ninguno de los módulos de cámara M-1 al módulo de cámara N está habilitado.

Debido a que los datos de píxeles recopilados por la cámara 1 al módulo de cámara M-1 no necesitan transmitirse al procesador a través del módulo de cámara M-1 al módulo de cámara N, no es necesario habilitar ninguna de las capas de protocolo CSI-2 y las capas físicas de datos de la cámara M-1 al módulo de cámara N.

A continuación se describe un proceso de transm isión de paquetes de datos desde el módulo de cámara 1 al módulo de cámara N.

Actualmente, cuando los módulos de cámara N se conectan al procesador usando una estructura paralela, en la figura 14 se muestra un formato de un paquete de datos de cada módulo de cámara.

Como se muestra en la figura 14, un formato de un paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete.

El encabezado de paquete puede incluir un identificador de datos (identificador de datos), un tamaño de paquete de datos (recuento de palabras), un código de corrección de errores (código de corrección de errores, ECC) y similares. El paquete de datos incluye datos de píxeles a transmitir. El pie de página del paquete incluye información adicional del paquete de datos, tal como una palabra de código de verificación.

En esta realización de esta solicitud, cuando los módulos de cámara N se conectan al procesador usando una estructura en cascada, un paquete de datos del módulo de cámara N se transmite al procesador a través de módulos de cámara N-1. Para identificar de qué módulo de cámara proviene el paquete de datos recibido por el procesador, en esta solicitud, se agrega un campo de identificación a un encabezado de paquete en el formato de paquete de datos, para identificar un módulo de cámara al que pertenece el paquete de datos. Por ejemplo, el campo puede denominarse campo HOP. Se puede entender que el campo se puede agregar en cualquier ubicación, por ejemplo, un paquete de datos o un pie de página del paquete. Una ubicación específica del campo de identificación no está limitada en esta solicitud.

La figura 15 es un diagrama esquemático de un formato de un paquete de datos que incluye un campo de identificación (por ejemplo, un campo HOP).

El paquete de datos que incluye un campo de identificación mostrado en la figura 15 puede aplicarse al paquete de datos descrito en las realizaciones de las figuras 11 a 13.

Como se muestra en la figura 15, un formato de un paquete de datos incluye un encabezado de paquete, un paquete de datos y un pie de página del paquete.

El encabezado de paquete puede incluir un identificador de datos (identificador de datos), un tamaño de paquete de datos (recuento de palabras), un código de corrección de errores (código de corrección de errores, ECC) y similares. El encabezado de paquete incluye, además, un campo de identificación (por ejemplo, un campo HOP), y un valor del campo HOP se usa para identificar una ubicación del módulo de cámara. Es decir, el procesador puede identificar, basándose en el valor del campo HOP en la cabecera de paquete, de qué módulo de cámara proviene el paquete de datos.

En algunas realizaciones, se puede agregar un campo de identificación (por ejemplo, un campo HOP) a la cola del encabezado de paquete, o se puede agregar a un encabezado del encabezado de paquete, o se puede agregar a la mitad del encabezado de paquete. Esto no está limitado en la presente memoria.

El paquete de datos incluye datos de píxeles a transmitir. El pie de página del paquete incluye información adicional del paquete de datos, tal como una palabra de código de verificación.

La figura 16 muestra un ejemplo de un proceso de transmisión de paquetes de datos de módulos de cámara N. El proceso de transmisión de paquetes de datos de los módulos de cámara N mostrados en la figura 16 puede ser aplicable al proceso de transmisión de paquetes de datos descrito en la realización mostrada en la figura 11.

Para facilitar la descripción, un paquete de datos de un módulo de cámara N se indica como Pn, un paquete de datos de un módulo de cámara N-1 se indica como Pn-1. Por analogía, un paquete de datos de un módulo de cámara 2 se indica como P2, y un paquete de datos de un módulo de cámara 1 se indica como P1.

Para el módulo de cámara N:

El módulo de cámara N recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (Pn) y establece un valor de un campo de identificación (un campo HOP) en el Pn en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara N transmite el Pn a una interfaz de enlace descendente del módulo de cámara N-1 a través de una interfaz de enlace ascendente y una línea de datos N (carril N).

Por ejemplo, cuando N es 5, el módulo de cámara 5 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (P5) y establece un valor de un campo de identificación (un campo HOP) en el P5 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara 5 transmite el P5 a una interfaz de enlace descendente de un módulo de cámara 4 a través de una interfaz de enlace ascendente y una línea de datos 5 (carril 5).

Para el módulo de cámara N-1:

Procesamiento de datos del módulo de cámara N-1:

El módulo de cámara N-1 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (Pn-1) y establece un valor de un campo de identificación (un campo HOP) en el Pn-1 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara N-1 transmite el Pn-1 a una interfaz de enlace descendente del módulo de cámara N-2 a través de una interfaz de enlace ascendente y una línea de datos N-1 (carril N-1).

Por ejemplo, cuando N es 5, el módulo de cámara 4 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (P4) y establece un valor de un campo de identificación (un campo HOP) en el P4 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara 4 transmite el P4 a una interfaz de enlace descendente de un módulo de cámara 3 a través de una interfaz de enlace ascendente y una línea de datos 4 (carril 4).

Procesamiento de Pn:

El módulo de cámara N-1 recibe el Pn a través de la interfaz de enlace descendente y lo desempaqueta en un bloque de datos. A continuación, el módulo de cámara N-1 detecta un campo HOP del bloque de datos del módulo de cámara N y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos Pn. Luego, el módulo de cámara N-1 transmite el Pn a la interfaz de enlace ascendente del módulo de cámara N-1 a través de la interfaz de enlace descendente. Finalmente, el Pn se transmite desde la interfaz de enlace ascendente del módulo de cámara N-1 a una interfaz de enlace descendente de un módulo de cámara N-2 a través de la línea de datos N-1 (carril N-1).

Cabe señalar que el módulo de cámara N-1 puede procesar los datos del módulo de cámara N-1 y procesar el Pn de forma sincrónica, para mejorar la eficiencia de transmisión de datos de cada módulo de cámara.

Por ejemplo, cuando N es 5, el módulo de cámara 4 recibe el P5 a través de la interfaz de enlace descendente y desempaqueta el P5 en un bloque de datos. A continuación, el módulo de cámara 4 detecta un campo HOP del bloque de datos del módulo de cámara 5 y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos P5. A continuación, el módulo de cámara 4 transmite el P5 a la interfaz de enlace ascendente del módulo de cámara 4 a través de la interfaz de enlace descendente. Finalmente, el P5 se transmite desde la interfaz de enlace ascendente del módulo de cámara 4 a una interfaz de enlace descendente de un módulo de cámara 3 a través de la línea de datos 4 (carril 4).

Para el módulo de cámara N-2:

Procesamiento de datos del módulo de cámara N-2:

El módulo de cámara N-2 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (Pn-2) y establece un valor de un campo de identificación (un campo HOP) en el Pn-2 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara N-2 transmite el Pn-2 a una interfaz de enlace descendente del módulo de cámara N-3 a través de una interfaz de enlace ascendente y una línea de datos N-2 (carril N-2).

Por ejemplo, cuando N es 5, el módulo de cámara 3 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (P3) y establece un valor de un campo de identificación (un campo HOP) en el P3 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara 3 transmite el P3 a una interfaz de enlace descendente de un módulo de cámara 2 a través de una interfaz de enlace ascendente y una línea de datos 3 (carril 3).

Procesamiento de Pn-1:

El módulo de cámara N-2 recibe el Pn-1 a través de la interfaz de enlace descendente y desempaqueta el Pn-1 en un bloque de datos. A continuación, el módulo de cámara N-2 detecta el campo HOP del bloque de datos del módulo de cámara N-1 y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos Pn-1. Luego, el módulo de cámara N-2 transmite el Pn-1 a la interfaz de enlace ascendente del módulo de cámara N-2 a través de la interfaz de enlace descendente. Finalmente, el Pn-1 se transmite desde la interfaz de enlace ascendente del módulo de cámara N-2 a una interfaz de enlace descendente de un módulo de cámara N-3 a través de la línea de datos N-2 (carril N-2).

Por ejemplo, cuando N es 5, el módulo de cámara 3 recibe el P4 a través de la interfaz de enlace descendente y desempaqueta el P4 en un bloque de datos. A continuación, el módulo de cámara 3 detecta un campo HOP del bloque de datos del módulo de cámara 4 y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos P4. A continuación, el módulo de cámara 3 transmite el P4 a la interfaz de enlace ascendente del módulo de cámara 3 a través de la interfaz de enlace descendente. Finalmente, el P4 se transmite desde la interfaz de enlace ascendente del módulo de cámara 3 a una interfaz de enlace descendente de un módulo de cámara 2 a través de la línea de datos 3 (carril 3).

Procesamiento de Pn:

El módulo de cámara N-2 recibe el Pn a través de la interfaz de enlace descendente y lo desempaqueta en un bloque de datos. A continuación, el módulo de cámara N-2 detecta el campo HOP del bloque de datos del módulo de cámara N y añade 1 al campo HOP, de modo que el campo HOP es 2. A continuación, el bloque de datos se empaqueta en un paquete de datos Pn. Luego, el módulo de cámara N-2 transmite el Pn a la interfaz de enlace ascendente del módulo de cámara N-2 a través de la interfaz de enlace descendente. Finalmente, el Pn se transmite desde la interfaz de enlace ascendente del módulo de cámara N-2 a una interfaz de enlace descendente de un módulo de cámara N-3 a través de la línea de datos N-2 (carril N-2).

Por ejemplo, cuando N es 5, el módulo de cámara 3 recibe el P5 a través de la interfaz de enlace descendente y desempaqueta el P5 en un bloque de datos. A continuación, el módulo de cámara 3 detecta un campo HOP del bloque de datos del módulo de cámara 5 y añade 1 al campo HOP, de modo que el campo HOP es 2. A continuación, el bloque de datos se empaqueta en un paquete de datos P5. A continuación, el módulo de cámara 3 transmite el P5 a la interfaz de enlace ascendente del módulo de cámara 3 a través de la interfaz de enlace descendente. Finalmente, el P5 se transmite desde la interfaz de enlace ascendente del módulo de cámara 3 a la interfaz de enlace descendente del módulo de cámara 2 a través de la línea de datos 3 (carril 3).

Cabe señalar que el módulo de cámara N-2 puede procesar los datos del módulo de cámara N-2, procesar el Pn-1 y procesar el Pn de forma sincrónica, para mejorar la eficiencia de transmisión de datos de cada módulo de cámara.

Por analogía, para los procesos de procesamiento de datos del módulo de cámara N-3, el módulo de cámara N-4 y el módulo de cámara 3, se refieren al proceso de procesamiento de datos del módulo de cámara N-2. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

Para el módulo de cámara 2:

Procesamiento de datos del módulo de cámara 2:

El módulo de cámara 2 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (P2) y establece un valor de un campo de identificación (un campo HOP) en el P2 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara 2 transmite el P2 a una interfaz de enlace descendente de un módulo de cámara 1 a través de una interfaz de enlace ascendente y una línea de datos 2 (carril 2).

Procesamiento de Pn a P3:

El módulo de cámara 2 recibe el Pn al P3 a través de la interfaz de enlace descendente, donde hay paquetes de datos N-2 en total desde el Pn al P3. En primer lugar, los valores Pn del P3 se desempaquetan por separado en bloques de datos, y el módulo de cámara 2 detecta los campos HOP del módulo de cámara 3 en el módulo de cámara N. Los campos HOP del módulo de cámara 3 en el módulo de cámara N se suman por separado por 1, y luego el módulo de cámara 2 empaqueta los bloques de datos del módulo de cámara 3 en el módulo de cámara N en paquetes de datos. A continuación, el módulo de cámara 2 transmite el Pn al P3 a la interfaz de enlace ascendente del módulo de cámara 2 a través de la interfaz de enlace descendente. Finalmente, el Pn se transmite desde la interfaz de enlace ascendente del módulo de cámara 2 al P3 a una interfaz de enlace descendente del módulo de cámara 1 a través de la línea de datos 2 (carril 2).

Por ejemplo, cuando N es 5, el módulo de cámara 2 recibe el P5 a través de la interfaz de enlace descendente y desempaqueta el P5 en un bloque de datos. A continuación, el módulo de cámara 2 detecta un campo HOP del bloque de datos del módulo de cámara 5 y añade 1 al campo HOP, de modo que el campo HOP es 3. A continuación, el bloque de datos se empaqueta en un paquete de datos P5. A continuación, el módulo de cámara 2 transmite el P5 a la interfaz de enlace ascendente del módulo de cámara 2 a través de la interfaz de enlace descendente. Finalmente, el P5 se transmite desde la interfaz de enlace ascendente del módulo de cámara 2 a la interfaz de enlace descendente del módulo de cámara 1 a través de la línea de datos 2 (carril 2).

Del mismo modo, cuando N es 5, el módulo de cámara 2 recibe el P4 a través de la interfaz de enlace descendente y desempaqueta el P4 en un bloque de datos. A continuación, el módulo de cámara 2 detecta un campo HOP del bloque de datos del módulo de cámara 4 y añade 1 al campo HOP, de modo que el campo HOP es 2. A continuación, el bloque de datos se empaqueta en un paquete de datos P4. A continuación, el módulo de cámara 2 transmite el P4 a la interfaz de enlace ascendente del módulo de cámara 2 a través de la interfaz de enlace descendente. Finalmente, el P4 se transmite desde la interfaz de enlace ascendente del módulo de cámara 2 a la interfaz de enlace descendente del módulo de cámara 1 a través de la línea de datos 2 (carril 2).

Del mismo modo, cuando N es 5, el módulo de cámara 2 recibe el P3 a través de la interfaz de enlace descendente y desempaqueta el P3 en un bloque de datos. A continuación, el módulo de cámara 2 detecta un campo HOP del bloque de datos del módulo de cámara 3 y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos P3. A continuación, el módulo de cámara 2 transmite el P3 a la interfaz de enlace ascendente del módulo de cámara 2 a través de la interfaz de enlace descendente. Finalmente, el P3 se transmite desde la interfaz de enlace ascendente del módulo de cámara 2 a la interfaz de enlace descendente del módulo de cámara 1 a través de la línea de datos 2 (carril 2). Cabe señalar que el módulo de cámara 1 puede procesar los datos del módulo de cámara 1 y procesar el Pn al P3 de forma sincrónica, y esto mejora la eficiencia de transmisión de datos de cada módulo de cámara.

Para el módulo de cámara 1:

Procesamiento de datos del módulo de cámara 1:

El módulo de cámara 1 recopila datos de píxeles, empaqueta los datos de píxeles en un paquete de datos (P1) y establece un valor de un campo de identificación (un campo HOP) en el P1 en 0, es decir, el campo HOP = 0. A continuación, el módulo de cámara 1 transmite el P1 a una interfaz de enlace descendente de un procesador a través de una interfaz de enlace ascendente y una línea de datos 1 (carril 1).

Procesamiento de Pn a P2:

El módulo de cámara 1 recibe el Pn al P2 a través de la interfaz de enlace descendente, donde hay paquetes de datos N-1 en total desde el Pn al P2. En primer lugar, los valores Pn del P2 se desempaquetan por separado en bloques de datos, y el módulo de cámara 1 detecta los campos HOP del módulo de cámara 2 en el módulo de cámara N. Los campos HOP del módulo de cámara 2 en el módulo de cámara N se suman por separado por 1, y luego el módulo de cámara 1 empaqueta los bloques de datos del módulo de cámara 2 en el módulo de cámara N en paquetes de datos. A continuación, el módulo de cámara 1 transmite el Pn al P2 a la interfaz de enlace ascendente del módulo de cámara 1 a través de la interfaz de enlace descendente. Finalmente, los Pn al P2 se transmiten desde la interfaz de enlace ascendente del módulo de cámara 1 a la interfaz de enlace descendente del procesador a través de la línea de datos 1 (carril 1).

Por ejemplo, cuando N es 5, el módulo de cámara 1 recibe el P5 a través de la interfaz de enlace descendente y desempaqueta el P5 en un bloque de datos. A continuación, el módulo de cámara 1 detecta un campo HOP del bloque de datos del módulo de cámara 5 y añade 1 al campo HOP, de modo que el campo HOP es 4. A continuación, el bloque de datos se empaqueta en un paquete de datos P5. A continuación, el módulo de cámara 1 transmite el P5 a la interfaz de enlace ascendente del módulo de cámara 1 a través de la interfaz de enlace descendente. Finalmente, el P5 se transmite desde la interfaz de enlace ascendente del módulo de cámara 1 a la interfaz de enlace descendente del procesador a través de la línea de datos 1 (carril 1).

Del mismo modo, cuando N es 5, el módulo de cámara 1 recibe el P4 a través de la interfaz de enlace descendente y desempaqueta el P4 en un bloque de datos. A continuación, el módulo de cámara 1 detecta un campo HOP del bloque de datos del módulo de cámara 4 y añade 1 al campo HOP, de modo que el campo HOP es 3. A continuación, el bloque de datos se empaqueta en un paquete de datos P4. A continuación, el módulo de cámara 1 transmite el P4 a la interfaz de enlace ascendente del módulo de cámara 1 a través de la interfaz de enlace descendente. Finalmente, el P4 se transmite desde la interfaz de enlace ascendente del módulo de cámara 1 a la interfaz de enlace descendente del procesador a través de la línea de datos 1 (carril 1).

Del mismo modo, cuando N es 5, el módulo de cámara 1 recibe el P3 a través de la interfaz de enlace descendente y desempaqueta el P3 en un bloque de datos. A continuación, el módulo de cámara 1 detecta un campo HOP del bloque de datos del módulo de cámara 3 y añade 1 al campo HOP, de modo que el campo HOP es 2. A continuación, el bloque de datos se empaqueta en un paquete de datos P3. A continuación, el módulo de cámara 1 transmite el P3 a la interfaz de enlace ascendente del módulo de cámara 1 a través de la interfaz de enlace descendente. Finalmente, el P3 se transmite desde la interfaz de enlace ascendente del módulo de cámara 1 a la interfaz de enlace descendente del procesador a través de la línea de datos 1 (carril 1).

Del mismo modo, cuando N es 5, el módulo de cámara 1 recibe el P2 a través de la interfaz de enlace descendente y desempaqueta el P2 en un bloque de datos. A continuación, el módulo de cámara 1 detecta un campo HOP del bloque de datos del módulo de cámara 2 y añade 1 al campo HOP, de modo que el campo HOP es 1. A continuación, el bloque de datos se empaqueta en un paquete de datos P2. A continuación, el módulo de cámara 1 transmite el P2 a la interfaz de enlace ascendente del módulo de cámara 1 a través de la interfaz de enlace descendente. Finalmente, el P2 se transmite desde la interfaz de enlace ascendente del módulo de cámara 1 a la interfaz de enlace descendente del procesador a través de la línea de datos 1 (carril 1).

Cabe señalar que el módulo de cámara 1 puede procesar los datos del módulo de cámara 1 y procesar el Pn al P2 de forma sincrónica, y esto mejora la eficiencia de transmisión de datos de cada módulo de cámara.

La figura 17A y la figura 17B son un diagrama de flujo de un método de transmisión de datos según una realización de esta solicitud.

El método de transmisión de datos mostrado en la figura 17A y la figura 17B se puede aplicar a un proceso de transmisión de paquetes de datos en donde una pluralidad de módulos de cámara están en cascada en la estructura en cascada de módulos multicámara mostrada en la figura 11.

En algunas implementaciones, cuando un usuario necesita habilitar solo una cámara principal (por ejemplo, un módulo de cámara X, donde X es un número entero positivo mayor que M y menor o igual a N) en un módulo de cámara trasera para fotografiar una escena distante, a continuación se describe un proceso en donde los datos de píxeles recopilados por el módulo de cámara X se transmiten a un procesador 910.

Debido a que un paquete de datos del módulo de cámara X necesita transmitirse al procesador 910 mediante el uso de capas de protocolo CSI-2 y capas físicas de datos de un módulo de cámara 1 a un módulo de cámara X-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara X-1, y ninguna de las capas de aplicación del módulo de cámara 1 al módulo de cámara X-1 está habilitada.

Por ejemplo, cuando X es 3, M es 2 y N es 5, después de habilitar un módulo de cámara 3 y recopilar datos de píxeles, es necesario transmitir un paquete de datos del módulo de cámara 3 al procesador 910 utilizando las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 y el módulo de cámara 2. Por lo tanto, las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 y el módulo de cámara 2 deben estar habilitadas, y ninguna de las capas de aplicación del módulo de cámara 1 y del módulo de cámara 2 está habilitada.

S1701: El procesador 910 envía una dirección del módulo de cámara X a cada módulo de cámara.

Un dispositivo electrónico 100 almacena una dirección de cada módulo de cámara, y el dispositivo electrónico 100 puede controlar un módulo de cámara para que se habilite o deshabilite en función de la dirección del módulo de cámara.

Cuando un usuario solicita habilitar la cámara principal (por ejemplo, el módulo de cámara X) en el módulo de cámara trasera, el procesador 910 obtiene primero la dirección del módulo de cámara X y envía la dirección del módulo de cámara X a cada módulo de cámara. Si se disponen módulos de cámara N en el dispositivo electrónico 100, el procesador 910 envía por separado la dirección del módulo de cámara X a los módulos de cámara N.

Por ejemplo, cuando el usuario solicita habilitar el módulo de cámara 3 en el módulo de cámara trasera, el procesador 910 obtiene primero una dirección del módulo de cámara 3 y envía la dirección del módulo de cámara 3 a cada módulo de cámara. Si hay cinco módulos de cámara dispuestos en el dispositivo electrónico 100, el procesador 910 envía por separado la dirección del módulo de cámara 3 a los cinco módulos de cámara.

S1702: El módulo de cámara X envía información de confirmación al procesador 910.

Después de que los módulos de cámara N reciban la dirección del módulo de cámara X, cada módulo de cámara hace coincidir la dirección recibida del módulo de cámara X con una dirección del módulo de cámara. Si la dirección del módulo de cámara X no coincide con la dirección del módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara X coincide con la dirección de los módulo de cámara, el módulo de cámara X envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara X, y el procesador 910 controla el módulo de cámara X para que se habilite. Cuando se habilita el módulo de cámara X, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara. Por ejemplo, después de que los cinco módulos de cámara reciban la dirección del módulo de cámara 3, cada módulo de cámara hace coincidir la dirección recibida del módulo de cámara 3 con una dirección del módulo de cámara. Si la dirección del módulo de cámara 3 no coincide con la dirección del módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara 3 coincide con la dirección de los módulos de cámara, el módulo de cámara 3 envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara 3, y el procesador 910 controla el módulo de cámara 3 para que se habilite. Cuando se habilita el módulo de cámara 3, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 3. S1703: El módulo de cámara X comienza a recopilar datos de píxeles y empaqueta los datos de píxeles en un paquete de datos, donde el valor de un campo de identificación en el paquete de datos es 0.

Por ejemplo, el módulo de cámara 3 comienza a recopilar datos de píxeles y empaqueta los datos de píxeles en un paquete de datos.

Para permitir que el procesador 910 identifique un módulo de cámara al que pertenece el paquete de datos, se añade un campo de identificación al paquete de datos. Específicamente, para un formato del paquete de datos al que se añade el campo de identificación, remitirse a la realización mostrada en la figura 15. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

El módulo de cámara X establece un valor de un campo de identificación de un paquete de datos de nivel actual en 0. Por ejemplo, el módulo de cámara 3 establece un valor de un campo de identificación de un paquete de datos de nivel actual en 0.

S1704: El módulo de cámara X envía el paquete de datos al módulo de cámara X-1.

Por ejemplo, el módulo de cámara 3 envía el paquete de datos al módulo de cámara 2.

S1705: El módulo de cámara X-1 recibe el paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X.

El módulo de cámara X-1 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara X, y primero desempaqueta el paquete de datos del módulo de cámara X en un bloque de datos. El módulo de cámara X-1 detecta el campo de identificación del módulo de cámara X y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara X es 1, y el módulo de cámara X-1 empaqueta el bloque de datos del módulo de cámara X en un paquete de datos.

S1706: El módulo de cámara X-1 envía el paquete de datos del módulo de cámara X a un módulo de cámara X-2. Por analogía, cada módulo de cámara transmite el paquete de datos del módulo de cámara X a un módulo de cámara del siguiente nivel, y cada nivel del módulo de cámara añade 1 al valor del campo de identificación en el paquete de datos recibido.

S1707: El módulo de cámara 2 recibe el paquete de datos del módulo de cámara 3 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X, donde el valor del campo de identificación es X-2.

El módulo de cámara 2 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara 3, y primero desempaqueta el paquete de datos del módulo de cámara X en un bloque de datos. El módulo de cámara X-1 detecta el campo de identificación del módulo de cámara X y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara X es X-2, y el módulo de cámara 2 empaqueta el bloque de datos del módulo de cámara 3 en un paquete de datos.

Por ejemplo, el módulo de cámara 2 recibe el paquete de datos del módulo de cámara 3 enviado por el módulo de cámara 3, y primero desempaqueta el paquete de datos del módulo de cámara 3 en un bloque de datos. El módulo de cámara 2 detecta el campo de identificación del módulo de cámara 3 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara 3. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara 3 es 1, y el módulo de cámara 2 empaqueta el bloque de datos del módulo de cámara 3 en un paquete de datos.

S1708: El módulo de cámara 2 envía el paquete de datos del módulo de cámara X a un módulo de cámara 1.

Por ejemplo, el módulo de cámara 2 envía el paquete de datos del módulo de cámara 3 al módulo de cámara 1.

S1709: El módulo de cámara 1 recibe el paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X.

El módulo de cámara 1 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara 2, y primero desempaqueta el paquete de datos del módulo de cámara X en un bloque de datos. El módulo de cámara X-1 detecta el campo de identificación del módulo de cámara X y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara X es X-1.

Por ejemplo, el módulo de cámara 1 recibe el paquete de datos del módulo de cámara 3 enviado por el módulo de cámara 2, y primero desempaqueta el paquete de datos del módulo de cámara 3 en un bloque de datos. El módulo de cámara 1 detecta el campo de identificación del módulo de cámara 3 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara 3. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara 3 es 2 y, a continuación, el módulo de cámara 1 empaqueta el bloque de datos en un paquete de datos.

S1710: El módulo de cámara 1 envía el paquete de datos del módulo de cámara X al procesador 910.

Por ejemplo, el módulo de cámara 1 envía el paquete de datos del módulo de cámara 3 al procesador 910.

S1711: El procesador 910 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara 1, y el procesador 910 puede identificar, basándose en el valor del campo de identificación en el paquete de datos, un módulo de cámara al que pertenece el paquete de datos.

Cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es X-1, el paquete de datos pertenece al módulo de cámara X. Cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es N-1, el paquete de datos pertenece al módulo de cámara N.

Por ejemplo, cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es 2, el paquete de datos pertenece al módulo de cámara 3.

El procesador 910 desempaqueta el paquete de datos en un bloque de datos codificado utilizando la capa de protocolo CSI-2. A continuación, la capa de protocolo CSI-2 transmite los datos de píxeles codificados a la capa de aplicación. La capa de aplicación puede configurarse para decodificar los datos de píxeles codificados para obtener los datos de píxeles. A continuación, la capa de aplicación realiza operaciones tales como la compresión de datos de píxeles, la combinación de datos de píxeles y la compresión de imágenes en los datos de píxeles. Por ejemplo, cuando un usuario fotografía una escena lejana y pulsa un botón de disparo, la capa de aplicación integra los datos de píxeles en una imagen y guarda la imagen en una galería del dispositivo electrónico 100.

En algunas realizaciones, el usuario quiere añadir un módulo de cámara trasera al dispositivo electrónico 100. Para facilitar la descripción, un módulo de cámara que debe añadirse se denomina módulo de cámara N+1. En este caso, el usuario solo necesita conectar una interfaz de enlace ascendente del módulo de cámara N+1 a una interfaz de enlace descendente de un módulo de cámara N, y una interfaz de enlace descendente del módulo de cámara N+1 no está conectada. Una vez que el módulo de cámara N+1 está habilitado y recopila datos de píxeles, el módulo de cámara N+1 empaqueta los datos de píxeles recopilados en un paquete de datos, y el módulo de cámara N+1-establece el valor de un campo de identificación en el paquete de datos en 0. A continuación, el módulo de cámara N+1 transmite el paquete de datos al módulo de cámara N a través de la interfaz de enlace ascendente del módulo de cámara N+1 y una línea de datos N+1. A continuación, el paquete de datos del módulo de cámara N+1 se transmite al procesador 910 a través del módulo de cámara N al módulo de cámara 1. Después de que el paquete de datos del módulo de cámara N+1 se transmita al procesador 910, el valor del campo de identificación en el paquete de datos del módulo de cámara N+1 es N, y el procesador puede determinar, basándose en el valor N del campo de identificación en el paquete de datos, que el paquete de datos proviene del módulo de cámara N+1. Para un proceso en donde el paquete de datos del módulo de cámara N+1 se transmite al procesador 910 a través del módulo de cámara N al módulo de cámara 1, remitirse a la realización mostrada en la figura 16. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

De la realización anterior se puede deducir que, cuando el usuario quiere añadir un módulo de cámara, el usuario solo necesita conectar el módulo de cámara que necesita añadirse con los módulos de cámara existentes en cascada, y no es necesario cambiar la relación de conexión de línea entre el procesador y el módulo de cámara. Por lo tanto, una operación es sencilla.

En algunos escenarios de aplicación, el d ispositivo electrónico 100 está configurado con una pluralidad de módulos de cámara, y la pluralidad de módulos de cámara puede incluir una pluralidad de módulos de cámara frontal y una pluralidad de módulos de cámara trasera. La pluralidad de módulos de cámara frontal está conectada en cascada, la pluralidad de módulos de cámara trasera está conectada en cascada, y la pluralidad de módulos de cámara frontal y la pluralidad de módulos de cámara trasera están conectados en paralelo a un conm utador analógico. El d ispositivo electrónico 100 puede controlar, usando el conm utador analógico, la pluralidad de módulos de cámara frontal que se habilitarán o la pluralidad de módulos de cámara trasera que se habilitarán.

En la realización anterior, la pluralidad de módulos de cámara están conectados en cascada. Se puede aprender que si un módulo de cámara 1 a un módulo de cámara M son módulos de cámara frontal, y un módulo de cámara M-1 a un módulo de cámara N son módulos de cámara trasera, cuando un usuario elige permitir que solo los módulos de cámara trasera fotografíen una escena lejana, los módulos de cámara trasera desde la cámara M-1 al módulo de cámara N están habilitados y ninguno de los módulos de cámara 1 al módulo de cámara M. Debido a que los datos de píxeles recopilados por la cámara M-1 al módulo de cámara N deben transmitirse al procesador a través del módulo de cámara 1 al módulo de cámara N, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N.

Las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N pueden habilitarse de las siguientes maneras:

Manera 1: Después de habilitar la cámara M-1 al módulo de cámara N, el procesador envía una señal de control para controlar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N que se va a habilitar.

Manera 2: Las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N siempre están habilitadas de forma predeterminada. A continuación, el procesador envía una señal de control para controlar las capas de aplicación de la cámara M-1 al módulo de cámara N para que se habilite.

De las maneras anteriores se puede aprender que una operación de la manera 1 es compleja y que el procesador necesita enviar una señal de control para controlar la habilitación de las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N; y las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara N siempre están habilitadas de forma predeterminada en la Manera 2, de modo que aumenta el consumo de los módulos de cámara.

Por lo tanto, en las siguientes realizaciones de esta solicitud, los módulos de cámara frontal se separan de los módulos de cámara trasera, y los módulos de cámara frontal o los módulos de cámara trasera se seleccionan para que se habiliten mediante el uso de un conmutador analógico.

La figura 18 es un diagrama del sistema de otra conexión en cascada de módulos de cámara.

Como se muestra en la figura 18, un sistema incluye un módulo de cámara trasera, un módulo de cámara frontal, un conmutador analógico y un procesador.

El módulo de cámara frontal incluye módulos de cámara M, como un módulo de cámara 1, un módulo de cámara 2,... y un módulo de cámara M. El módulo de cámara trasera incluye módulos de cámara N-M, como un módulo de cámara M+1, un módulo de cámara M+2,... y un módulo de cámara N.

Para la descripción de las estructuras del módulo de cámara trasera, el módulo de cámara frontal y el procesador, remitirse a las realizaciones anteriores. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

Como se muestra en la figura 18, para el módulo de cámara frontal, una interfaz de enlace descendente del módulo de cámara M no está conectada, una interfaz de enlace ascendente del módulo de cámara M está conectada a una interfaz de enlace descendente del módulo de cámara M-1. Por analogía, una interfaz de enlace descendente del módulo de cámara 2 está conectada a una interfaz de enlace ascendente del módulo de cámara 3. Una interfaz de enlace ascendente del módulo de cámara 2 está conectada a una interfaz de enlace descendente del módulo de cámara 1, y una interfaz de enlace ascendente del módulo de cámara 1 está conectada a un contacto 2 (un segundo contacto) del conmutador analógico.

Para el módulo de cámara trasera, una interfaz de enlace descendente del módulo de cámara N no está conectada, una interfaz de enlace ascendente del módulo de cámara N está conectada a una interfaz de enlace descendente del módulo de cámara N-1. Por analogía, una interfaz de enlace descendente del módulo de cámara M+2 está conectada a una interfaz de enlace ascendente del módulo de cámara M+3. Una interfaz de enlace ascendente del módulo de cámara M+2 está conectada a una interfaz de enlace descendente del módulo de cámara M+1, y una interfaz de enlace ascendente del módulo de cámara M+1 está conectada a un contacto 1 (un primer contacto) del conmutador analógico.

Un contacto 0 (un tercer contacto) del conmutador analógico está conectado a una interfaz de enlace descendente del procesador.

Cuando un usuario solo necesita habilitar el módulo de cámara trasera para fotografiar una escena lejana, el procesador envía una señal de control mediante un pin de E/S para controlar el punto de contacto 0 (el tercer contacto) del conmutador analógico para conectarlo al punto de contacto 1 (el primer contacto) del conmutador analógico. De esta manera, el procesador puede recibir datos de píxeles del módulo de cámara trasera (el módulo de cámara M+1, el módulo de cámara M+2,... y el módulo de cámara N).

Para un proceso en donde los datos de píxeles del módulo de cámara trasera (el módulo de cámara M+1, el módulo de cámara M+2,... y el módulo de cámara N) se transmiten al procesador, remitirse a la Realización 1, y los detalles no se describen nuevamente en la presente memoria.

Cuando el usuario solo necesita habilitar el módulo de cámara frontal para grabar una imagen del usuario, el procesador envía una señal de control mediante el pin de E/S para controlar el punto de contacto 0 (el tercer contacto) del conmutador analógico para conectarlo al punto de contacto 2 (el segundo contacto) del conmutador analógico. De esta manera, el procesador puede recibir datos de píxeles del módulo de cámara frontal (el módulo de cámara M+1, el módulo de cámara M+2,... y el módulo de cámara M).

Para un proceso en donde los datos de píxeles del módulo de cámara frontal (el módulo de cámara 1, el módulo de cámara 2,... y el módulo de cámara M) se transmiten al procesador, remitirse a la Realización 1, y los detalles no se describen nuevamente en la presente memoria.

La figura 19 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados a un procesador 910 mediante el uso de un conmutador analógico.

Un módulo de cámara frontal está conectado a un primer contacto del conmutador analógico. Un módulo de cámara trasera está conectado a un segundo contacto del conmutador analógico. Un tercer contacto del conmutador analógico está conectado al procesador 910.

Hay módulos de cámara frontal M y módulos de cámara trasera N-M.

Específicamente, para el módulo de cámara frontal, un módulo de cámara M se conecta a un módulo de cámara M-1 mediante el uso de una placa de circuito flexible. Por analogía, un módulo de cámara M+2 se conecta a un módulo de cámara M+1 mediante el uso de una placa de circuito flexible, y el módulo de cámara M+1 se conecta al segundo contacto del conmutador analógico.

Para el módulo de cámara trasera, un módulo de cámara N se conecta al módulo de cámara M-1 mediante el uso de una placa de circuito flexible (placa de circuito flexible, FPC). Por analogía, un módulo de cámara 2 se conecta a un módulo de cámara 1 mediante el uso de una placa de circuito flexible, y el módulo de cámara 1 se conecta al primer contacto del conmutador analógico.

Un tercer contacto del conmutador analógico se conecta a un conector en el lado del procesador 910 mediante el uso de una placa de circuito flexible.

De esta manera, los módulos de cámara frontal se separan de los módulos de cámara trasera, y los módulos de cámara frontal o los módulos de cámara trasera se seleccionan para habilitarlos mediante el conmutador analógico. Por lo tanto, se pueden reducir las operaciones del procesador 910 y se puede reducir el consumo innecesario de los módulos de cámara.

La figura 20A y la figura 20B son un diagrama de flujo de otro método de transmisión de datos según una Realización 2 de esta solicitud.

Un dispositivo electrónico 100 está provisto de un módulo de cámara frontal y un módulo de cámara trasera. El módulo de cámara frontal incluye módulos de cámara M, como un módulo de cámara 1, un módulo de cámara 2,... y un módulo de cámara M. El módulo de cámara trasera incluye módulos de cámara N-M, como un módulo de cámara M+1, un módulo de cámara M+2,..., un módulo de cámara X..., y un módulo de cámara N.

Por ejemplo, cuando X es 4, M es 2 y N es 5, el módulo de cámara frontal incluye dos módulos de cámara, tales como un módulo de cámara 1 y un módulo de cámara 2. El módulo de cámara trasera incluye 3 módulos de cámara, tales como un módulo de cámara 3, un módulo de cámara 4 y un módulo de cámara 5.

El módulo de cámara frontal y el módulo de cámara trasera se conectan mediante un conmutador analógico. Para más detalles, referirse a la realización que se muestra en la Figura 18. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

Cuando un usuario solo necesita habilitar una cámara principal (por ejemplo, un módulo de cámara X, donde X es un número entero positivo mayor que M y menor o igual a N) en el módulo de cámara trasera para fotografiar una escena distante, a continuación se describe un proceso en donde los datos de píxeles recopilados por el módulo de cámara X se transmiten a un procesador 910.

S2001: El procesador 910 controla un tercer contacto del conmutador analógico para conectarlo a un segundo contacto del conmutador analógico.

De esta manera, el dispositivo electrónico 100 puede habilitar uno o más módulos de cámara del módulo de cámara trasera mediante la configuración de direcciones.

En algunas realizaciones, el procesador 910 también puede controlar el segundo contacto del conmutador analógico para conectarlo a un primer contacto del conmutador analógico. De esta manera, el dispositivo electrónico 100 puede habilitar uno o más módulos de cámara del módulo de cámara frontal mediante la configuración de direcciones.

S2002: El procesador 910 envía una dirección del módulo de cámara X a cada módulo de cámara del módulo de cámara trasera.

Debido a que un paquete de datos del módulo de cámara X necesita transmitirse al procesador 910 mediante el uso de capas de protocolo CSI-2 y capas físicas de datos del módulo de cámara M+1 al módulo de cámara X-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara X-1, y ninguna de las capas de aplicación del módulo de cámara 1 al módulo de cámara X-1 está habilitada. Ninguna de las capas de protocolo CSI-2, capas físicas de datos y capas de aplicación del módulo de cámara X+1 al módulo de cámara N está habilitada.

Por ejemplo, cuando X es 4, M es 2 y N es 5, después de que el módulo de cámara 4 esté habilitado y recoja datos de píxeles, es necesario transmitir un paquete de datos del módulo de cámara 4 al procesador 910 utilizando una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 3. Por lo tanto, la capa de protocolo CSI-2 y la capa física de datos del módulo de cámara 3 deben estar habilitadas, y una capa de aplicación del módulo de cámara 3 no está habilitada.

El dispositivo electrónico 100 almacena una dirección de cada módulo de cámara, y el dispositivo electrónico 100 puede controlar un módulo de cámara para que se habilite o deshabilite en función de la dirección del módulo de cámara.

Cuando el usuario solicita habilitar la cámara principal (por ejemplo, el módulo de cámara X) en el módulo de cámara trasera, el procesador 910 obtiene primero la dirección del módulo de cámara X y envía la dirección del módulo de cámara X a módulos de cámara N-M desde el módulo de cámara M+1 al módulo de cámara N.

Por ejemplo, cuando el usuario solicita habilitar el módulo de cámara 4 en el módulo de cámara trasera, el procesador 910 obtiene primero una dirección del módulo de cámara 4 y envía la dirección del módulo de cámara 4 a tres módulos de cámara: el módulo de cámara 3, el módulo de cámara 4 y el módulo de cámara 5.

S2003: El módulo de cámara X envía información de confirmación al procesador 910.

Después de que los módulos de cámara N-M del módulo de cámara M+1 al módulo de cámara N reciban la dirección del módulo de cámara X, los módulos de cámara N-M del módulo de cámara M+1 al módulo de cámara N hacen coincidir la dirección recibida del módulo de cámara X con una dirección de cada módulo de cámara. Si la dirección del módulo de cámara X no coincide con la dirección de cada módulo de cámara, el módulo de cámara no responde.

Si la dirección del módulo de cámara X coincide con la dirección de cada módulo de cámara, el módulo de cámara X envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara X, y el procesador 910 controla el módulo de cámara X para que se habilite. Cuando se habilita el módulo de cámara X, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara. Por ejemplo, después de que los 3 módulos de cámara del módulo de cámara 3 al módulo de cámara 5 reciban la dirección del módulo de cámara 4, los 3 módulos de cámara del módulo de cámara 3 al módulo de cámara 5 hacen coincidir la dirección recibida del módulo de cámara 4 con una dirección de cada módulo de cámara. Si la dirección del módulo de cámara 4 no coincide con la dirección de cada módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara 4 coincide con la dirección de cada módulo de cámara, el módulo de cámara 4 envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara 4, y el procesador 910 controla el módulo de cámara 4 para que se habilite. Cuando se habilita el módulo de cámara 4, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 4. S2004: El módulo de cámara X comienza a recopilar datos de píxeles y empaqueta los datos de píxeles en un paquete de datos, donde el valor de un campo de identificación en el paquete de datos es 0.

El módulo de cámara X establece un valor de un campo de identificación de un paquete de datos de nivel actual en 0. Por ejemplo, el módulo de cámara 4 comienza a recopilar datos de píxeles, empaqueta los datos de píxeles en un paquete de datos y establece el valor de un campo de identificación en el paquete de datos en 0.

S2005: El módulo de cámara X envía el paquete de datos al módulo de cámara X-1.

El módulo de cámara X-1 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara X, y primero desempaqueta el paquete de datos del módulo de cámara X en un bloque de datos. El módulo de cámara X-1 detecta el campo de identificación del módulo de cámara X y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara X. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara X es 2, y el módulo de cámara X-1 empaqueta el bloque de datos del módulo de cámara X en un paquete de datos.

Por analogía, cada módulo de cámara transmite el paquete de datos del módulo de cámara X a un módulo de cámara del siguiente nivel, y cada nivel del módulo de cámara añade 1 al valor del campo de identificación en el paquete de datos recibido.

S2006: El módulo de cámara M+2 recibe un paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es X-M-2.

S2007: El módulo de cámara M+2 envía el paquete de datos al módulo de cámara M+1.

S2008: El módulo de cámara M+1 recibe el paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es X-M-1.

Por ejemplo, el módulo de cámara 3 recibe el paquete de datos del módulo de cámara 4 enviado por el módulo de cámara 4, y primero desempaqueta el paquete de datos del módulo de cámara 4 en un bloque de datos. El módulo de cámara 3 detecta el campo de identificación del módulo de cámara 4 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara 4. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara 3 es 1. A continuación, el módulo de cámara 3 empaqueta el bloque de datos en un paquete de datos.

S2009: El módulo de cámara M+1 envía el paquete de datos al procesador 910.

S2010: El procesador 910 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara M+1. El procesador 910 puede identificar, basándose en el valor del campo de identificación en el paquete de datos, un módulo de cámara al que pertenece el paquete de datos.

Cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es X-M-1, el paquete de datos pertenece al módulo de cámara X. Cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es N-M-1, el paquete de datos pertenece al módulo de cámara N.

Por ejemplo, cuando el valor del campo de identificación en el paquete de datos recibido por el procesador 910 es 2, el paquete de datos pertenece al módulo de cámara 4.

El procesador 910 desempaqueta el paquete de datos en un bloque de datos codificado utilizando la capa de protocolo CSI-2 y, a continuación, la capa de protocolo CSI-2 transmite el bloque de datos codificado a una capa de aplicación. La capa de aplicación puede configurarse para decodificar el bloque de datos codificado para obtener datos de píxeles. A continuación, la capa de aplicación realiza operaciones tales como la compresión de datos de píxeles, la combinación de datos de píxeles y la compresión de imágenes en los datos de píxeles. Por ejemplo, cuando un usuario fotografía una escena lejana y pulsa un botón de disparo, la capa de aplicación integra los datos de píxeles en una imagen y guarda la imagen en una galería del dispositivo electrónico 100.

En algunos escenarios de aplicación, el d ispositivo electrónico 100 está configurado con una pluralidad de módulos de cámara, y la pluralidad de módulos de cámara puede incluir una pluralidad de módulos de cámara frontal y una pluralidad de módulos de cámara trasera. La pluralidad de módulos de cámara frontal está conectada en cascada, la pluralidad de módulos de cámara trasera está conectada en cascada, y la pluralidad de módulos de cámara frontal y la pluralidad de módulos de cámara trasera están conectados en paralelo al procesador 910.

Una pluralidad de módulos de cámara utilizados en la realización anterior están conectados al procesador 910 en serie, y solo se requiere una interfaz en el lado del procesador 910 para conectarse al módulo de cámara. Cuando la pluralidad de módulos de cámara se habilita simultáneamente, los datos de píxeles recibidos por la interfaz aumentan al mismo tiempo, lo que provoca una congestión de datos en la interfaz. Para reducir el exceso de datos de píxeles recibidos por la interfaz al mismo tiempo, en las siguientes realizaciones de esta solicitud, el módulo de cámara frontal y el módulo de cámara trasera están separados. Los módulos de cámara frontal están conectados al procesador 910 en cascada, y los módulos de cámara trasera están conectados al procesador 910 en cascada. De esta manera, se puede evitar la congestión de datos causada por el exceso de datos en la interfaz del lado de procesamiento al mismo tiempo. Además, se puede mejorar la velocidad de procesamiento de datos del procesador 910.

La figura 21 es un diagrama del sistema de otra conexión en cascada de módulos de cámara.

Como se muestra en la figura 21, un sistema incluye un módulo de cámara trasera, un módulo de cámara frontal y un procesador 910.

El módulo de cámara frontal incluye un módulo de cámara 1, un módulo de cámara 2,... y un módulo de cámara M. Hay M módulos de cámara en total. El módulo de cámara frontal también puede incluir más o menos módulos de cámara. Esto no se limita en esta solicitud.

El módulo de cámara trasera incluye un módulo de cámara M+1, un módulo de cámara M+2,... y un módulo de cámara N. Hay N-M módulos de cámara en total. El módulo de cámara trasera también puede incluir más o menos módulos de cámara. Esto no se limita en esta solicitud.

Para la descripción de las estructuras del módulo de cámara trasera, el módulo de cámara frontal y el procesador 910, remitirse a las realizaciones anteriores. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

Se despliega un primer maestro de circuitos interintegrados en el lado del procesador 910, y el primer maestro de circuitos interintegrados puede configurarse para controlar los módulos de cámara N-M del módulo de cámara trasera para que se habiliten o deshabiliten.

Se implementa un segundo maestro de circuitos interintegrados en el lado del procesador 910, y el segundo maestro de circuitos interintegrados puede configurarse para controlar los módulos de cámara M del módulo de cámara frontal para que se habiliten o deshabiliten.

En algunas realizaciones, el módulo de cámara frontal y el módulo de cámara trasera también pueden controlarse mediante un mismo maestro de circuitos interintegrados, o pueden controlarse mediante diferentes maestros de circuitos interintegrados. Esto no está limitado en la presente memoria.

Como se muestra en la figura 21, para el módulo de cámara trasera, una interfaz de enlace descendente del módulo de cámara N no está conectada, una interfaz de enlace ascendente del módulo de cámara N está conectada a una interfaz de enlace descendente del módulo de cámara N-1. Por analogía, una interfaz de enlace ascendente del módulo de cámara M+2 está conectada a una interfaz de enlace descendente del módulo de cámara M+1. Una interfaz de enlace descendente del módulo de cámara M+1 está conectada a una primera interfaz de enlace descendente del procesador 910.

En el módulo de cámara frontal, una interfaz de enlace descendente del módulo de cámara M no está conectada, una interfaz de enlace ascendente del módulo de cámara M está conectada a una interfaz de enlace descendente del módulo de cámara M-1. Por analogía, una interfaz de enlace ascendente del módulo de cámara 2 está conectada a una interfaz de enlace descendente del módulo de cámara 1. Una interfaz de enlace ascendente del módulo de cámara 1 está conectada a una segunda interfaz de enlace descendente del procesador 910.

De esta manera, los datos de píxeles del módulo de cámara trasera se transmiten al procesador 910 a través de la primera interfaz de enlace descendente del lado de procesamiento, y los datos de píxeles del módulo de cámara frontal se transmiten al procesador 910 a través de la segunda interfaz de enlace descendente del lado de procesamiento. Esto evita que cuando solo hay una interfaz en el lado del procesador 910 y cuando el módulo de cámara frontal y el módulo de cámara trasera están habilitados simultáneamente, la interfaz necesite transmitir una cantidad excesiva de datos al mismo tiempo y se reduzca la presión de datos sobre la interfaz.

La figura 22 es un diagrama esquemático de una estructura de ingeniería de una pluralidad de módulos de cámara en cascada conectados en paralelo a un procesador 910.

Hay módulos de cámara frontal M y los módulos de cámara frontal están conectados al procesador 910. Hay módulos de cámara trasera N-M y los módulos de cámara trasera están conectados al procesador.

En el módulo de cámara frontal, un módulo de cámara M se conecta a un módulo de cámara M-1 mediante el uso de una placa de circuito flexible. Por analogía, un módulo de cámara 1 se conecta a un segundo conector del procesador 910 mediante el uso de una placa de circuito flexible.

Para el módulo de cámara trasera, un módulo de cámara N se conecta a un módulo de cámara N-1 mediante el uso de una placa de circuito flexible (placa de circuito flexible, FPC). Por analogía, un módulo de cámara M+2 se conecta a un módulo de cámara M+1 mediante el uso de una placa de circuito flexible, y el módulo de cámara M+1 se conecta a un primer conector del procesador 910 mediante el uso de una placa de circuito flexible.

La figura 23A y la figura 23C son un diagrama de flujo de un método de transmisión de datos según una Realización 3 de esta solicitud.

Un dispositivo electrónico 100 está provisto de un módulo de cámara frontal y un módulo de cámara trasera. El módulo de cámara frontal incluye módulos de cámara M, como un módulo de cámara 1, un módulo de cámara 2,... y un módulo de cámara E, ..., y un módulo de cámara M. El módulo de cámara trasera incluye módulos de cámara N-M, como un módulo de cámara M+1, un módulo de cámara M+2,..., un módulo de cámara X..., y un módulo de cámara N.

El módulo de cámara frontal está conectado a una primera interfaz de enlace descendente del procesador 910, y el módulo de cámara trasera está conectado a una segunda interfaz de enlace descendente del procesador 910. Específicamente, referirse a la realización que se muestra en la figura 21. Los detalles no se describen en la presente descripción de nuevo en esta solicitud.

Cuando un usuario permite que una cámara principal (por ejemplo, el módulo de cámara X, donde X es un entero positivo mayor que M y menor o igual a N) del módulo de cámara trasera fotografíe una escena lejana, y permite que una cámara principal (por ejemplo, el módulo de cámara E, donde E es un entero positivo mayor o igual a 1 y menor o igual a M) del módulo de cámara frontal grabe una imagen del usuario, lo siguiente describe un proceso en donde los datos de píxeles recopilados por el módulo de cámara X y el módulo de cámara E se transmiten al procesador 910.

Debido a que un paquete de datos del módulo de cámara X necesita transmitirse al procesador 910 mediante el uso de capas de protocolo CSI-2 y capas físicas de datos del módulo de cámara M+1 al módulo de cámara X-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara M+1 al módulo de cámara X-1, y ninguna de las capas de aplicación del módulo de cámara M+1 al módulo de cámara X-1 está habilitada.

Por ejemplo, cuando X es 4, M es 2, N es 5, y E es 2, después de que el módulo de cámara 4 esté habilitado y recoja datos de píxeles, es necesario transmitir un paquete de datos del módulo de cámara 4 al procesador 910 utilizando una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 3. Por lo tanto, la capa de protocolo CSI-2 y la capa física de datos del módulo de cámara 3 deben estar habilitadas, y una capa de aplicación del módulo de cámara 3 no está habilitada.

Debido a que un paquete de datos del módulo de cámara E necesita transmitirse al procesador 910 mediante el uso de capas de protocolo CSI-2 y capas físicas de datos del módulo de cámara 1 al módulo de cámara E-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara E-1, y ninguna de las capas de aplicación del módulo de cámara 1 al módulo de cámara E-1 está habilitada.

Por ejemplo, cuando X es 4, M es 2, N es 5 y E es 2, después de que el módulo de cámara 2 esté habilitado y recoja datos de píxeles, es necesario transmitir un paquete de datos del módulo de cámara 2 al procesador 910 utilizando una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 1. Por lo tanto, la capa de protocolo CSI-2 y la capa física de datos del módulo de cámara 1 deben estar habilitadas, y una capa de aplicación del módulo de cámara 1 no está habilitada.

S2301: El procesador 910 envía una dirección del módulo de cámara E a cada módulo de cámara del módulo de cámara frontal.

Debido a que un paquete de datos del módulo de cámara E necesita transmitirse al procesador 910 mediante el uso de las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara E-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara 1 al módulo de cámara E-1, y ninguna de las capas de aplicación del módulo de cámara 1 al módulo de cámara E-1 está habilitada. Ninguna de las capas de protocolo CSI-2, capas físicas de datos y capas de aplicación del módulo de cámara X+1 al módulo de cámara N está habilitada.

Por ejemplo, cuando el usuario solicita habilitar el módulo de cámara 2 en el módulo de cámara trasera, el procesador 910 obtiene primero una dirección del módulo de cámara 2 y envía la dirección del módulo de cámara 2 a dos módulos de cámara: el módulo de cámara 1 y el módulo de cámara 2.

Cuando el usuario solicita habilitar la cámara principal (por ejemplo, el módulo de cámara E) del módulo de cámara frontal, el procesador 910 del dispositivo electrónico 100 obtiene primero la dirección del módulo de cámara E y envía las direcciones del módulo de cámara E al módulo de cámara 1 al módulo de cámara M.

S2302: El módulo de cámara E envía información de confirmación al procesador 910.

Después de que los módulos de cámara M reciban la dirección del módulo de cámara E, cada módulo de cámara hace coincidir la dirección recibida del módulo de cámara E con una dirección del módulo de cámara. Si la dirección del módulo de cámara E no coincide con la dirección del módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara E coincide con la dirección del módulo de cámara, el módulo de cámara E envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara E, y el procesador 910 controla el módulo de cámara E para que se habilite. Cuando se habilita el módulo de cámara E, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara E.

Por ejemplo, después de que los dos módulos de cámara del módulo de cámara 1 al módulo de cámara 2 reciban la dirección del módulo de cámara 2, los dos módulos de cámara del módulo de cámara 1 al módulo de cámara 2 hacen coincidir la dirección recibida del módulo de cámara 2 con una dirección de cada módulo de cámara. Si la dirección del módulo de cámara 2 no coincide con la dirección de cada módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara 2 coincide con la dirección de cada módulo de cámara, el módulo de cámara 2 envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara 2, y el procesador 910 controla el módulo de cámara 2 para que se habilite. Cuando se habilita el módulo de cámara 2, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 24.

S2303: El procesador 910 envía una dirección del módulo de cámara X a cada módulo de cámara del módulo de cámara trasera.

Debido a que un paquete de datos del módulo de cámara X necesita transmitirse al procesador 910 mediante el uso de capas de protocolo CSI-2 y capas físicas de datos del módulo de cámara M+1 al módulo de cámara X-1, es necesario habilitar las capas de protocolo CSI-2 y las capas físicas de datos del módulo de cámara M+1 al módulo de cámara X-1, y ninguna de las capas de aplicación del módulo de cámara M+1 al módulo de cámara X-1 está habilitada. Ninguna de las capas de protocolo CSI-2, capas físicas de datos y capas de aplicación del módulo de cámara X+1 al módulo de cámara N está habilitada.

Cuando el usuario solicita habilitar la cámara principal (por ejemplo, el módulo de cámara X) en el módulo de cámara trasera, el procesador 910 del dispositivo electrónico 100 obtiene primero la dirección del módulo de cámara X y envía la dirección del módulo de cámara X al módulo de cámara M+1 al módulo de cámara N.

S2304: El módulo de cámara X envía información de confirmación al procesador 910.

Después de que los módulos de cámara N-M reciban la dirección del módulo de cámara X, cada módulo de cámara hace coincidir la dirección recibida del módulo de cámara X con una dirección del módulo de cámara. Si la dirección del módulo de cámara X no coincide con la dirección del módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara X coincide con la dirección de los módulo de cámara, el módulo de cámara X envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara X, y el procesador 910 controla el módulo de cámara X para que se habilite. Cuando se habilita el módulo de cámara X, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara. Por ejemplo, después de que los tres módulos de cámara, el módulo de cámara 3, el módulo de cámara 4 y el módulo de cámara 5, reciban la dirección del módulo de cámara 4, el módulo de cámara 3, el módulo de cámara 4 y el módulo de cámara 5 hacen coincidir la dirección recibida del módulo de cámara 4 con una dirección de cada módulo de cámara. Si la dirección del módulo de cámara 4 no coincide con la dirección de cada módulo de cámara, el módulo de cámara no responde. Si la dirección del módulo de cámara 4 coincide con la dirección de cada módulo de cámara, el módulo de cámara 4 envía la información de confirmación al procesador 910.

El procesador 910 recibe y responde a la información de confirmación enviada por el módulo de cámara 4, y el procesador 910 controla el módulo de cámara 4 para que se habilite. Cuando se habilita el módulo de cámara 4, se habilitan una capa de aplicación, una capa de protocolo CSI-2 y una capa física de datos del módulo de cámara 24. S2301 y S2302 y 2303 y S2304 se pueden realizar de forma sincrónica. Esto no está limitado en esta solicitud. S2305: El módulo de cámara E comienza a recopilar datos de píxeles y empaqueta los datos de píxeles en un paquete de datos, donde el valor de un campo de identificación en el paquete de datos es 0.

Por ejemplo, el módulo de cámara 2 comienza a recopilar datos de píxeles, empaqueta los datos de píxeles en un paquete de datos y establece el valor de un campo de identificación en el paquete de datos en 0.

S2306: El módulo de cámara E envía el paquete de datos al módulo de cámara E-1.

El módulo de cámara E-1 recibe el paquete de datos del módulo de cámara E enviado por el módulo de cámara E, y primero desempaqueta el paquete de datos del módulo de cámara E en un bloque de datos. El módulo de cámara E-1 detecta el campo de identificación del módulo de cámara E y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara E. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara X es 2, y el módulo de cámara E-1 empaqueta el bloque de datos del módulo de cámara E en un paquete de datos.

Por analogía, cada módulo de cámara transmite el paquete de datos del módulo de cámara E a un módulo de cámara del siguiente nivel, y cada nivel del módulo de cámara añade 1 al valor del campo de identificación en el paquete de datos recibido.

S2307: El módulo de cámara 2 recibe un paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es E-2.

S2008: El módulo de cámara 2 envía el paquete de datos al módulo de cámara 1.

S2009: El módulo de cámara 1 recibe el paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es E-1.

Por ejemplo, el módulo de cámara 1 recibe el paquete de datos del módulo de cámara 2 enviado por el módulo de cámara 2, y primero desempaqueta el paquete de datos del módulo de cámara 2 en un bloque de datos. El módulo de cámara 1 detecta el campo de identificación del módulo de cámara 2 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara 2. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara 2 es 1. A continuación, el módulo de cámara 1 empaqueta el bloque de datos en un paquete de datos.

S2010: El módulo de cámara 1 envía el paquete de datos al procesador 910.

S2311: El módulo de cámara X comienza a recopilar datos de píxeles y empaqueta los datos de píxeles en un paquete de datos, donde el valor de un campo de identificación es 0.

Por ejemplo, el módulo de cámara 4 comienza a recopilar datos de píxeles, empaqueta los datos de píxeles en un paquete de datos y establece el valor de un campo de identificación en el paquete de datos en 0.

S2312: El módulo de cámara X envía el paquete de datos al módulo de cámara X-1.

El módulo de cámara X-1 recibe el paquete de datos del módulo de cámara X enviado por el módulo de cámara X, y primero desempaqueta el paquete de datos del módulo de cámara X en un bloque de datos. El módulo de cámara X-1 detecta el campo de identificación del módulo de cámara X y añade 1 al valor del campo de identificación del módulo de cámara X. En este caso, el valor del campo de identificación del módulo de cámara X es 2, y el módulo de cámara X-1 empaqueta el paquete de datos del módulo de cámara X en un paquete de datos.

Por analogía, cada módulo de cámara transmite el paquete de datos del módulo de cámara X a un módulo de cámara del siguiente nivel, y cada nivel del módulo de cámara añade 1 al valor del campo de identificación en el paquete de datos recibido. S2313: El módulo de cámara M+2 recibe un paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es X-M-2.

S2314: El módulo de cámara M+2 envía el paquete de datos al módulo de cámara M+1.

S2315: El módulo de cámara M+1 recibe el paquete de datos y añade 1 al valor del campo de identificación en el paquete de datos, donde el valor del campo de identificación es X-M-1.

Por ejemplo, cuando N es 5, X es 4 y M es 2, el módulo de cámara 3 recibe el paquete de datos del módulo de cámara 4 enviado por el módulo de cámara 4, y primero desempaqueta el paquete de datos del módulo de cámara 4 en un bloque de datos. El módulo de cámara 3 detecta el campo de identificación del módulo de cámara 4 y añade 1 al valor del campo de identificación en el paquete de datos del módulo de cámara 4. En este caso, el valor del campo de identificación en el paquete de datos del módulo de cámara 3 es 1. A continuación, el módulo de cámara 3 empaqueta el bloque de datos en un paquete de datos.

S2316: El módulo de cámara M+1 envía el paquete de datos al procesador 910.

S2317: El procesador 910 recibe los paquetes de datos del módulo de cámara E y el módulo de cámara X.

El procesador 910 recibe, a través de la primera interfaz de enlace descendente, el paquete de datos que pertenece al módulo de cámara X y que es enviado por el módulo de cámara M+1.

El procesador 910 recibe, a través de la segunda interfaz de enlace descendente, el paquete de datos que pertenece al módulo de cámara E y que es enviado por el módulo de cámara 1.

El procesador 910 puede identificar, basándose en el valor del campo de identificación en el paquete de datos, un módulo de cámara al que pertenece el paquete de datos.

Por ejemplo, el procesador 910 determina primero que el paquete de datos recibido por la primera interfaz de enlace descendente proviene de los datos recopilados por el módulo de cámara trasera. Cuando el valor del campo de identificación en el paquete de datos es X-M-1, el procesador 910 identifica que el paquete de datos pertenece al módulo de cámara X en el módulo de cámara trasera.

El procesador 910 determina primero que el paquete de datos recibido por la segunda interfaz de enlace descendente proviene de los datos recopilados por el módulo de cámara frontal. Cuando el valor del campo de identificación en el paquete de datos es E-1, el procesador 910 identifica que el paquete de datos pertenece al módulo de cámara E en el módulo de cámara frontal.

Después de que el procesador 910 reciba los paquetes de datos del módulo de cámara E y del módulo de cámara X, una capa de protocolo CSI-2 desempaqueta los paquetes de datos del módulo de cámara E y del módulo de cámara X en bloques de datos codificados y, a continuación, transmite los bloques de datos codificados a una capa de aplicación. La capa de aplicación puede configurarse para decodificar los bloques de datos codificados para obtener datos de píxeles. A continuación, la capa de aplicación realiza operaciones tales como la compresión de datos de píxeles, la combinación de datos de píxeles y la compresión de imágenes en los datos de píxeles. Por ejemplo, los datos de píxeles del módulo de cámara E se integran en una imagen y los datos de píxeles del módulo de cámara X se integran en una imagen, y la imagen tomada por el módulo de cámara E y la imagen tomada por el módulo de cámara X se almacenan en una galería del dispositivo electrónico 100.

S2305 a S2310 y S2311 a S2316 pueden realizarse de forma sincrónica. Esto no está limitado en esta solicitud.

Basándose en las realizaciones anteriores mostradas en las figuras 21 a 23C, a continuación se describe un escenario de aplicación en las realizaciones de esta solicitud.

Las figuras 24A a 24C son un ejemplo de diagramas de interfaz de usuario de conmutación entre una interfaz de cámara frontal y una interfaz de cámara trasera en un escenario de aplicación de videollamada actual.

La figura 24A muestra un ejemplo de una interfaz de aplicación de videollamadas. La interfaz de aplicación de videollamadas incluye una interfaz de vídeo 240, una interfaz de vídeo 241 y una opción de control de operación 243. La interfaz de vídeo 240 es una imagen de usuario recopilada por un módulo de cámara frontal de un dispositivo electrónico 100. La interfaz de vídeo 241 es una imagen de usuario recopilada por otro dispositivo electrónico que realiza una videollamada con el dispositivo electrónico 100. La imagen de usuario puede ser una imagen de usuario recopilada por un módulo de cámara frontal del otro dispositivo electrónico, o puede ser una imagen de usuario recopilada por un módulo de cámara trasera del otro dispositivo electrónico. La opción de control de operación 243 incluye un control de conmutación de cámara 2401, un control de bloqueo 2402 y un control más 2403.

Como se muestra en la figura 24B, cuando el usuario quiere cambiar una imagen de vídeo actual por una imagen capturada por el módulo de cámara trasera, el control de conmutación de cámara 2401 puede recibir una operación de clic del usuario y responder a la operación del usuario al hacer clic en el control de conmutación de cámara 2401. Como se muestra en la figura 24C, el dispositivo electrónico 100 muestra una imagen de vídeo 244 tomada por el módulo de cámara trasera.

En algunos casos, cuando el usuario tiene una videollamada con un amigo, el dispositivo electrónico 100 puede permitir simultáneamente que el módulo de cámara frontal y el módulo de cámara trasera recopilen y muestren imágenes.

Las figuras 25A a 25C son un ejemplo de diagramas de interfaz de usuario cuando el dispositivo electrónico 100 permite simultáneamente que el módulo de cámara frontal y el módulo de cámara trasera recopilen y muestren imágenes.

La figura 25A muestra un ejemplo de una interfaz de aplicación de videollamadas. La interfaz de aplicación de videollamadas incluye una interfaz de vídeo 240, una interfaz de vídeo 241 y una opción de control de operación 244. La interfaz de vídeo 240 es una imagen de usuario recopilada por un módulo de cámara frontal de un dispositivo electrónico 100. La interfaz de vídeo 241 es una imagen de usuario recopilada por otro dispositivo electrónico que realiza una videollamada con el dispositivo electrónico 100. La imagen de usuario puede ser una imagen de usuario recopilada por un módulo de cámara frontal del otro dispositivo electrónico, o puede ser una imagen de usuario recopilada por un módulo de cámara trasera del otro dispositivo electrónico. La opción de control de operación 245 incluye un control de conmutación de cámara 2401, un control de bloqueo 2402, un control más 2403 y un control 2404. El control 2404 puede recibir una operación de clic del usuario. En respuesta a la operación de clic del usuario, el módulo de cámara frontal y el módulo de cámara trasera del dispositivo electrónico 100 están habilitados para recopilar imágenes simultáneamente.

Como se muestra en la figura 25B, cuando el usuario quiere permitir simultáneamente que el módulo de cámara frontal y el módulo de cámara trasera del dispositivo electrónico 100 recopilen imágenes, el control 2404 puede recibir una operación de clic del usuario. En respuesta a la operación de clic del usuario, el dispositivo electrónico 100 muestra una interfaz de usuario mostrada en la figura 25C.

La interfaz de usuario incluye una interfaz de vídeo 240, una interfaz de vídeo 241, una interfaz de vídeo 246 y una opción de control de operación 244. Para la interfaz de vídeo 240, la interfaz de vídeo 241 y la opción de control de operación 244, remitirse a la realización anterior. Los detalles no se describen nuevamente en la presente memoria. La interfaz de vídeo 246 es una imagen recopilada por el módulo de cámara trasera del dispositivo electrónico 100.

De esta manera, el usuario puede permitir simultáneamente que el módulo de cámara frontal y el módulo de cámara trasera recopilen y muestren imágenes. Las imágenes recopiladas por el módulo de cámara frontal y el módulo de cámara trasera se envían al amigo que tiene una videollamada con el usuario. Esto resuelve el problema de que, en algunos escenarios de aplicación, el dispositivo electrónico 100 solo pueda permitir que el módulo de cámara frontal recoja y muestre una imagen, o solo puede permitir que el módulo de cámara trasera recoja y muestre una imagen, de modo que se mejora la experiencia del usuario.

Ciertamente, el escenario de aplicación también es aplicable a las realizaciones mostradas en la figura 11 a la figura 17B, y esto no está limitado en la presente memoria.

Según el contexto, el término “ cuando” utilizado en las realizaciones anteriores puede interpretarse como un significado de “ si” , “ después” , “ en respuesta a la determinación” o “ en respuesta a la detección” . Del mismo modo, según el contexto, la expresión “ cuando se determine que...” o “ si se detecta (una condición o evento establecido)” puede interpretarse en el sentido de “ si se determina que...” , “ en respuesta a la determinación de...” , “ cuando se detecta (una condición o evento establecido)” o “ en respuesta a la detección (una condición o evento establecido)” .

Todas o algunas de las realizaciones anteriores pueden implementarse mediante el uso de software, hardware, microprogramas o cualquier combinación de los mismos. Cuando se utiliza software para ejecutar las realizaciones, las realizaciones pueden implementarse completa o parcialmente en forma de un producto de programa informático. El producto de programa informático incluye una o más instrucciones del ordenador. Cuando las instrucciones del programa de ordenador se cargan y ejecutan en un ordenador, se generan total o parcialmente el procedimiento o funciones según las realizaciones de esta solicitud. El ordenador puede ser un ordenador de propósito general, un ordenador dedicado, una red de ordenadores, u otro aparato programable. Las instrucciones de ordenador pueden almacenarse en un medio de almacenamiento legible por ordenador o pueden transmitirse desde un medio de almacenamiento legible por ordenador a otro medio de almacenamiento legible por ordenador. Por ejemplo, las instrucciones de ordenador pueden transmitirse desde un sitio web, ordenador, servidor o centro de datos a otro sitio web, ordenador, servidor o centro de datos de manera cableada (por ejemplo, un cable coaxial, una fibra óptica o una línea de abonado digital) o inalámbrica (por ejemplo, infrarrojos, radio o microondas). El medio de almacenamiento legible por ordenador puede ser cualquier medio utilizable accesible por un ordenador, o un dispositivo de almacenamiento de datos, por ejemplo, un servidor o un centro de datos, que integre uno o más medios utilizables. El medio utilizable puede ser un medio magnético (por ejemplo, un disquete, un disco duro o una cinta magnética), un medio óptico (por ejemplo, un DVD), un medio semiconductor (por ejemplo, un disco de estado sólido) o similares.

Un experto en la técnica puede comprender que todos o algunos de los procedimientos de los métodos en realizaciones pueden implementarse mediante un programa informático que da instrucciones a hardware relacionado. El programa puede almacenarse en un medio de almacenamiento legible por ordenador. Cuando se ha ejecutado el programa, se realizan los procedimientos de los métodos en las realizaciones. El medio de almacenamiento anterior incluye cualquier medio que pueda almacenar código de programa, tal como una ROM, una memoria de acceso aleatorio RAM, un disco magnético o un disco óptico.

Claims

REIVINDICACIONES

Un método de transmisión de datos, en donde el método comprende:

tras recibir una primera instrucción enviada por un procesador, recibir, por un primer módulo de cámara, un primer paquete de datos enviado por un segundo módulo de cámara, en donde el primer paquete de datos comprende un campo de identificación, y un valor del campo de identificación en el primer paquete de datos indica una cantidad de tiempos de reenvío del primer paquete de datos;

identificar, por el primer módulo de cámara, que el valor del campo de identificación en el primer paquete de datos es un primer valor, y modificar el primer valor a un segundo valor, en donde la diferencia entre el segundo valor y el primer valor es un valor preestablecido; y

enviar, mediante el primer módulo de cámara, un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador.

El método según la reivindicación 1, en donde el primer módulo de cámara comprende una primera capa de aplicación, una primera capa de protocolo y una primera capa física, y la primera capa física comprende una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente;

la recepción, por parte de un primer módulo de cámara, de un primer paquete de datos enviado por un segundo módulo de cámara comprende específicamente:

recibir, mediante el primer módulo de cámara a través de la primera interfaz de enlace descendente, el primer paquete de datos enviado por el segundo módulo de cámara;

la modificación, mediante el primer módulo de cámara, del valor del campo de identificación en el primer paquete de datos del primer valor a un segundo valor comprende específicamente:

modificar, mediante el primer módulo de cámara, el valor del campo de identificación en el primer paquete de datos del primer valor al segundo valor utilizando la primera capa de protocolo; y

el envío, mediante el primer módulo de cámara, de un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador comprende específicamente:

enviar, mediante el primer módulo de cámara, el primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador a través de la primera interfaz de enlace ascendente.

El método según la reivindicación 1, en donde el método, además, comprende:

recopilar, mediante el primer módulo de cámara, los primeros datos y generar un segundo paquete de datos basándose en los primeros datos, en donde el segundo paquete de datos comprende un campo de identificación, y un valor del campo de identificación en el segundo paquete de datos es un tercer valor; y enviar, mediante el primer módulo de cámara, el segundo paquete de datos al procesador.

El método según la reivindicación 3, en donde el primer módulo de cámara comprende una primera capa de aplicación, una primera

capa de protocolo y una primera capa física, y la primera capa física comprende una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente;

después de recopilar, mediante el primer módulo de cámara, los primeros datos, y antes de generar un segundo paquete de datos basándose en los primeros datos, el método, además, comprende: codificar, mediante el primer módulo de cámara, los primeros datos utilizando la primera capa de aplicación; la generación, mediante el primer módulo de cámara, de un segundo paquete de datos basado en los primeros datos comprende específicamente:

generar, mediante el primer módulo de cámara, el segundo paquete de datos basándose en los primeros datos codificados utilizando la primera capa de protocolo; y

el envío, por parte del primer módulo de cámara, del segundo paquete de datos al procesador comprende específicamente:

enviar, mediante el primer módulo de cámara, el segundo paquete de datos al procesador a través de la primera interfaz de enlace ascendente.

5. El método según las reivindicaciones 1 o 2, en donde el primer paquete de datos comprende un encabezado de paquete, un paquete de datos y un pie de página del paquete; y

el campo de identificación en el primer paquete de datos está ubicado en el encabezado de paquete del primer paquete de datos.

6. El método según la reivindicación 1, en donde la recepción, mediante un primer módulo de cámara, de una primera instrucción enviada por un procesador comprende específicamente:

recibir, mediante el primer módulo de cámara a través de una primera interfaz de control, la primera instrucción enviada por el procesador.

7. Un dispositivo electrónico, que comprende un procesador (910), un primer módulo de cámara (1, ..., N) y un segundo módulo de cámara (1, ..., N)), en donde

el primer módulo de cámara está configurado para: después de recibir una primera instrucción enviada por el procesador, recibir un primer paquete de datos enviado por el segundo módulo de cámara, en donde el primer paquete de datos comprende un campo de identificación, y un valor del campo de identificación en el primer paquete de datos indica una cantidad de tiempos de reenvío del primer paquete de datos; y

el primer módulo de cámara está configurado, además, para:

identificar que el valor del campo de identificación en el primer paquete de datos es un primer valor y modificar el primer valor a un segundo valor, en donde la diferencia entre el segundo valor y el primer valor es un valor preestablecido; y

enviar al procesador un primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor.

8. El dispositivo electrónico según la reivindicación 7, en donde el primer módulo de cámara comprende una primera capa de aplicación, una primera capa de protocolo y una primera capa física, y la primera capa física comprende una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente; y el primer módulo de cámara está configurado, además, para:

recibir, a través de la primera interfaz de enlace descendente, el primer paquete de datos enviado por el segundo módulo de cámara;

modificar el valor del campo de identificación en el primer paquete de datos del primer valor al segundo valor utilizando la primera capa de protocolo; y

enviar el primer paquete de datos obtenido modificando el valor del campo de identificación en el primer paquete de datos al segundo valor al procesador a través de la primera interfaz de enlace ascendente. 9. El dispositivo electrónico según la reivindicación 7, en donde

el primer módulo de cámara está configurado, además, para:

recopilar los primeros datos y generar un segundo paquete de datos basándose en los primeros datos, en donde el segundo paquete de datos comprende un campo de identificación, y un valor del campo de identificación en el segundo paquete de datos es un tercer valor; y

enviar el segundo paquete de datos al procesador.

10. El dispositivo electrónico según la reivindicación 9, en donde el primer módulo de cámara comprende una primera capa de aplicación, una primera capa de protocolo y una primera capa física, la primera capa física comprende una primera interfaz de enlace ascendente y una primera interfaz de enlace descendente, y la primera interfaz de enlace ascendente está conectada a un primer puerto de recepción del procesador; y el primer módulo de cámara está configurado, además, para:

codificar los primeros datos utilizando la primera capa de aplicación;

generar el segundo paquete de datos basándose en los primeros datos codificados utilizando la primera capa de protocolo, en donde el segundo paquete de datos incluye el campo de identificación y el valor del campo de identificación en el segundo paquete de datos es el tercer valor; y

enviar el segundo paquete de datos al procesador a través de la primera interfaz de enlace ascendente. 11. El dispositivo electrónico según la reivindicación 7, en donde el dispositivo electrónico comprende, además, un tercer módulo de cámara;

el tercer módulo de cámara está configurado para: recopilar segundos datos y generar un tercer paquete de datos basándose en los segundos datos, en donde el tercer paquete de datos comprende un campo de identificación y un valor del campo de identificación en el tercer paquete de datos es un tercer valor; y el tercer módulo de cámara está configurado además para enviar el tercer paquete de datos al procesador.

12. El dispositivo electrónico según la reivindicación 11, en donde el tercer módulo de cámara comprende una segunda capa de aplicación, una segunda capa de protocolo y una segunda capa física, la segunda capa física comprende una segunda interfaz de enlace ascendente y una segunda interfaz de enlace descendente, y la segunda interfaz de enlace ascendente está conectada a un segundo puerto de recepción del procesador; y

el tercer módulo de cámara está configurado, además, para:

codificar los segundos datos usando la segunda capa de aplicación;

generar el tercer paquete de datos basándose en segundos datos codificados utilizando la segunda capa de protocolo, en donde el tercer

paquete de datos comprende el campo de identificación, y el valor del campo de identificación en el tercer paquete de datos es el tercer valor; y

enviar el tercer paquete de datos al procesador a través de la segunda interfaz de enlace ascendente. 13. El dispositivo electrónico según las reivindicaciones 7 u 8, en donde el primer paquete de datos comprende un encabezado de paquete, un paquete de datos y un pie de página del paquete; y

el campo de identificación en el primer paquete de datos está ubicado en el encabezado de paquete del primer paquete de datos.

14. El dispositivo electrónico según la reivindicación 7, en donde

el primer módulo de cámara está configurado además para recibir, a través de una primera interfaz de control, la primera instrucción enviada por el procesador.

15. Un medio de almacenamiento legible por ordenador, que comprende instrucciones, en donde las instrucciones se ejecutan en un módulo de cámara, el módulo de cámara está habilitado para ejecutar el método según una cualquiera de las reivindicaciones 1 a la 6.