FR2464480A1 - Dispositif de mesure d'impedance pour une ligne de transport d'energie electrique - Google Patents

Abstract

L'INVENTION CONCERNE L'APPAREILLAGE ELECTRIQUE. UN DISPOSITIF DE MESURE DE L'IMPEDANCE D'UNE LIGNE ELECTRIQUE COMPREND NOTAMMENT UN COMPARATEUR DE PHASE QUI COMPORTE TROIS PORTES ET 21, 23 ET 25 ET QUI COMPARE LES PHASES RELATIVES DE PLUSIEURS GRANDEURS ALTERNATIVES. LE DISPOSITIF COMPORTE EGALEMENT DES ELEMENTS DE RETARD 22, 26 QUI EVITENT UN DECLENCHEMENT INTEMPESTIF DU DISJONCTEUR QUE COMMANDE LE DISPOSITIF, EN CAS DE PRESENCE DE PERTURBATIONS DANS LES SIGNAUX D'ENTREE QUI PROVIENNENT DE LA LIGNE. APPLICATION A LA PROTECTION DES RESEAUX ELECTRIQUES.

Description

La présente invention concerne un dispositif de mesure d'impédance destiné

à la protection d'impédance pour les lignes de

transport d'énergie électrique.

Ce dispositif comprend un comparateur qui est constitué par des éléments logiques et qui compare les phases de plusieurs gran- deurs alternatives qui contiennent conjointement une information d'une

nature telle qu'une comparaison de phase de ces grandeurs est suffi-

sante pour obtenir un critère permettant de déterminer si l'impé-

dance d'une boucle de défaut se trouve à l'intérieur ou à l'extérieur

de certaines limites d'une zone d'impédance, ces limites étant défi-

nies par un modèle d'impédance Zk = R + jX. Ces grandeurs alternati-

ves sont transformées par des circuits écrêteurs en signaux qui ne

contiennent qu'une information de polarité, chaque polarité correspon-

dant à un niveau logique l"" ou "0". Plusieurs signaux d'entrée pro-

venant de ces circuits écrêteurs sont appliqués sur une entrée d'au moins un comparateur qui est conçu de façon à ne fournir un signal de sortie spécifié que lorsque les signaux qu'il reçoit présentent une combinaison de niveaux logiques pour laquelle l'impédance de la boucle de défaut se trouve à l'intérieur des limites considérées, l'un de ces

signaux correspondant au courant T dans la boucle de défaut.

Un dispositif de ce type est connu comme il résulte par

exemple du brevetSW356 407 et du brevet G B 1 444 774.

Les dispositifs connus présentent, entre autres, l'inconvé-

nient qui consiste en ce qu'une perturbation dans les signaux d'en-

trée peut se propager directement jusqu'à la sortie, entraînant un

déclenchement non sélectif.

En outre, la détermination de la résistance et de la réactance dans des circuits séparés au cours de mesures séparées a imposé l'utilisation d'un grand nombre de composants pour élaborer et

coordonner la fonction respective.

Si on utilise des comparateurs de phase du type à intégra-

tion dans le but de réduire l'effet de ces perturbations, ces intégra-

tions affectent l'aspect des caractéristiques des fonctions, ce qui conduit à des exigences de précision importantes en ce qui concerne les composants de détermination de temps. En outre, ces intégrations augmentent considérablement les temps de fonctionnement dans le cas de

signaux de mesure distordus.

Un dispositif correspondant à l'invention supprime les

inconvénients mentionnés ci-dessus.

Un dispositif correspondant à l'invention offre l'avantage

supplémentaire qu'on peut obtenir des signaux à partir du système tri-

phasé de la ligne d'énergie sans utiliser de circuit déphaseur com- plexe. Il offre également l'avantage de permettre de mettre en oeuvre simplement un réglage très souple et très précis de ses valeurs de

fonctionnement, en faisant simplement varier la résistance et la ré-

actance d'un modèle d'impédance, qui est branché dans les circuits

d'une manière connue.

Conformément à l'invention, le comparateur ou chaque compa-

rateur du dispositif de mesure d'impédance comprend des premier,--

second et troisième composants logiques, et l'une des entrées du

second composant logique est connectée par l'intermédiaire d'un élé-

ment de retard à la sortie du premier composant logique, tandis que

l'entrée de ce premier composant logique reçoit un signal qui corres-

pond à tek = Tek - U, en désignant par il la tension de la boucle

de défaut, et le signal T. En outre, ce signal T et un signal cor-

respondant à TI sont appliqués sur les entrées respectives du second composant logique, et le troisième composant logique comporte une entrée qui reçoit le signal Uk ainsi qu'une entrée qui reçoit un si-! gnal qui est obtenu à partir du signal de sortie du second composant logique.

L'invention sera mieux comprise à la lecture de la des-

cription qui va suivre de modes de réalisation et en se référant aux dessins annexés sur lesquels: Les figures 1 et 2 représentent deux systèmes logiques différents qui constituent des modes de réalisation distincts d'un

dispositif de mesure d'impédance correspondant à l'invention.

La figure 3 représente un diagramme vectoriel qui montre la zone d'impédance active pour le dispositif de la figure 1, ainsi que le principe de fonctionnement d'un dispositif de mesure d'impédance

dans le cas d'un défaut interne.

La figure 4 montre l'aspect des signaux en différents empla-

cements qui sont marqués par des numéros encerclés dans le système logique qui est représenté sur la figure 1, dans le cas o on suppose

l'existence d'un défaut interne correspondant à la figure 3.

_264480

La figure 5 montre à l'aide d'un diagramme vectoriel le principe de fonctionnement d'un dispositif de mesure d'impédance dans

le cas d'un défaut externe.

La figure 6 représente les signaux dans le cas d'un défaut externe situé en aval, conformément à la figure 5. La figure 7 représente, comme la figure 6, les signaux qui apparaissent dans le cas d'un défaut externe situé en aval, mais avec la différence qui consiste en ce que des perturbations affectent la grandeur Uk qui est définie ci-après. La figure 7 montre clairement que certaines perturbations peuvent faire apparaître un signal de sortie incorrect si on simplifie le système logique de la figure 1

en fixant à zéro les durées de retard t1 et t3.

La figure 8 représente les signaux dans les mêmes condi-

tions que pour la figure 7, mais avec des valeurs appropriées pour t1 et t3, le risque de fonctionnement défectueux produit par l'une des

perturbations mentionnées ci-dessus étant ainsi supprimé.

La figure 9 montre un exemple d'une configuration possible

du modèle d'impédance.

La figure 3 montre la relation entre différentes grandeurs alternatives qui interviennent dans le fonctionnement du dispositif

qui est représenté sur la figure 1. La signification des symboles lit-

téraux est indiquée ci-dessous:

T désigne le courant dans une boucle de défaut.

U désigne la tension de la boucle de défaut.

Up désigne une tension qu'on utilise pour la détermination du sens. On la choisit de façon qu'elle soit normalement déphasée de - 900 par rapport à U. Si par exemple, U est une tension de phase dans un réseau tripbasé, on obtient Up par la différence entre les deux

autres fonctions de phase.

1Zk désigne la chute de tension aux bornes d'un modèle d'im-

pédance, Zk = R + jX, inséré dans le circuit, qui est variable en ce qui concerne la résistance et la réactance, ce qui permet de fixer la

zone de protection désirée.

TR désigne la partie résistive de TZ1k.

Dû désigne une partie réactive de TZk, la grandeur 1X pré-

sentant un déphasage avant de 900 par rapport à et -i.

Uk désigne une tension de mesure compensée, c'est-à-dire la différence entre la tension de la boucle de défaut et la chute de

tension aux bornes du modèle d'impédance, soit: Uk = U - IZk.

Les grandeurs alternatives qui correspondent à I, U et ip

sont obtenues directement à partir du système d'alimentation en éner-

gie par l'intermédiaire de transformateurs et elles sont appliquées

de même que les grandeurs alternatives calculées IX et Uk. à des cir-

cuits écrêétum qui se présentent généralement sous la forme d'ampli-

ficateurs opérationnels. Ces quantités sont transformées en signaux correspondants qui ne contiennent qu'une information de polarité, chacun des niveaux logiques "0" et "1" correspondant à une polarité particulière. Ces signauxqui sont indiqués sur la figure I par les grandeurs alternatives correspondantes placées entre parenthèsess31t

appliqués aux entrées respectives (X) > O (DE) du sys-

tème logique de la figure 1, ce système logique constituant un com-

parateur de phase, en association avecles circuits écrêteurs mention-

nés précédemment (non représentés). Sur la figure 1, les références 21 et 21' désignent deux portes ET, chacune d'elles comportant deux entrées dont l'une présente une fonction d'inversion. Les entrées reçoivent les signaux (T) et (b1k). Chaque sortie des deux portes ET 21 et 21' est connectée par un élément de retard respectif, 22 et 22',

à une entrée des portes ET respectives 23 et 23', chacune d'elles com-

portant quatre entrées. Chaque élément de retard 22 et 22' produit un retard t1 lorsque le signal passe de O à 1, et un retard t2 lorsque le signal passe de 1 à 0. Les signaux ayant des durées inférieures à t

ne sont pas transmis. On choisit pour le retard t1 une valeur supé-

rieure à la durée des perturbations qui peuvent apparaître. On peut valablement choisir pour le retard t1 une durée supérieure à T/6 mais inférieure à T/4, en désignant par T la période des signaux d'entrée (T), (TY), (IJ). On choisit de préférence pour le retard t2 une durée très inférieure à t1. Le retard t2 assure une marge de protection contre un fonctionnement défectueux résultant d'une variation des retards des portes. Les portes ET 23 et 23' sont connectées aux entrées a G 0 du système logique ainsi qu'aux sorties respectives G et 0

des éléments de retard 22 et 22'. Parmi les entrées qui ne sont con-

nectées à aucun élément de retard, seule l'entrée qui correspond au signal (IX) est inversée au niveau de la porte 23, tandis que les autres entrées sont inversées au niveau de la porte 23'. Les sorties Det t des portes ET 23 et 23' sont connectées à une entrée des portes

OU respectives 24 et 24', chacune d'elles comportant deux entrées.

Chaque sortie de ces portes OU est connectée à une entrée d'une porte ET correspondante parmi les portes 25 et 25', chacune d'elles ayant

deux entrées. Le signal(Uk) est également appliqué sur l'une des en-

trées de chacune des portes 25 et 25'. Chaque sortie des portes 25 et 25' est connectée à une entrée des portes OU 24 et 24', situées en amont, ainsi qu'à une entrée d'une porte OU 26. La sortie de cette porte OU 26 est connectée à l'entrée d'un élément de retard 27 dont la

sortie constitue également la sortie du système logique qui est re-

présenté sur la figure 1. L'élément de retard 27 établit un retard de

déclenchement t3, ce qui signifie qu'un disjoncteur connecté au dis-

positif de mesure d'impédance ne reçoit un signal de déclenchement que si le signal de sortie de commande du système logique a une durée

qui est supérieure à t3. On choisit pour le retard t3 une durée supé-

rieure à la durée présumée des perturbations, mais souvent inférieure

à T/4. L'élément de retard 27 établit également un retard supplémen-

taire t4 qui est choisi suffisamment grand pour que le disjoncteur

soit capable d'isoler la section de ligne défectueuse.

Les signaux aux points,Q dû @et Dqu'on a utilisés pour tracer les courbes de signaux qui sont représentées sur la figure 4,

ont été obtenus à l'aide du diagramme vectoriel de la figure 3. Cepen-

dant, au lieu de représenter les courbes sinusoïdales obtenues d'une

manière classique à partir de ce diagramme, on a représenté les cour-

bes correspondantes qui sont obtenues au moyen des circuits écrêteurs.

L'axe des temps est représenté à la ligne supérieure et les gradua-

tions de temps correspondent à certains angles de rotation des vec-

teurs qui sont représentés sur la figure 3. Pour chaque courbe, la ligne horizontale inférieure représente un niveau logique "O" et la ligne supérieure représente un niveau logique "1". Les portes OU 24 et 24' prolongent respectivement les signaux de sortie présents en 0 et a Les courbes correspondantes de la figure 4 représentent ces

prolongements par des parties en pointillés.

La figure 4 montre clairement que le dispositif de mesure d'impédance qui est représenté sur la figure 1 fournit un signal de sortie en présence du défaut interne qui est représenté sur la

figure 3.

La figure 6 montre clairement que le dispositif de mesure de l'impédance qui est représentée sur la figure 1 ne fournit aucun signal de sortie en présence d'un défaut externe correspondant à la

figure 5.

La figure 7 montre les conditions qui correspondent à la figure 6, mais avec la différence consistant en ce que deux impulsions parasites Sl et S2 apparaissent dans le signal U k. Pour étudier l'im- portance des retards de déclenchement t1 et t3, on a en outre fait l'hypothèse que les dispositifs de retard 22,22' et 27 ne présentent aucun retard de déclenchement, c'est-à-dire qu'on a t1 = t3 = 0. Il en résulte un signal de sortie incorrect@D qui peut entraîner un déclenchement intempestif du disjoncteur. Si au lieu de choisir le retard t3 égal à zéro, on l'avait choisi à une valeur supérieure à la durée de l'impulsion qui agit au point a c'est-à-dire une durée supérieure à celle de la première impulsion parasite Si, la première impulsion Pl du signal de sortieDO n'aurait pas pu être produite.Les courbes montrent que la largeur de la seconde impulsion, P2, dans la

courbe @ jn'est pas déterminée par la largeur de l'impulsion corres-

pondante de la courbe" , mais par l'angle de phase entre les courbes 9

et et par la position de phase de l'impulsion parasite. Ceci signi-

fie que l'impulsion P2 peut très bien avoir une largeur très supé-

rieure à celle de l'exemple qui est représenté sur la figure 5. On

peut prévoir l'apparition de largeurs d'impulsion correspondant appro-

ximativement à la moitié de la période du courant de ligne. Si on désirait faire en sorte que le retard t3 soit suffisamment grand pour que l'impulsion qui apparaît dans la courbet (également dans le cas d'une largeur d'impulsion relativement grande) ne fasse pas apparaître une impulsion correspondante, P2, dans la courbe X il faudrait réduire de façon trop importante la vitesse du dispositif de mesure d'impédance. La figure 8 montre des conditions qui ne diffèrent de celles représentées sur la figure 7 que dans la mesure o les retards t1 et

t3 ne sont pas égaux à zéro, mais sont choisis à des valeurs appro-

priées. Les courbes montrent clairement que la seconde impulsion para-

site, S2, ne peut maintenant pas faire apparaître une impulsion cor-

respondante sur la sortie X du fait que la durée de l'impulsion para-

site est inférieure au retard de déclenchement t1. On supprime l'effet de l'impulsion parasite Si sur le signal de sortie @ en choisissant une valeur du retard de déclenchement t3 qui est supérieure à la durée de l'impulsion parasite Si. Ainsi, le signal de sortie n'est pas

affecté par les perturbations.

La figure 9 montre un exemple d'une configuration possible pour le modèle d'impédance. La référence 1 désigne un transformateur d'intensité qui donne une image du courant dans la ligne 2. La réfé- rence 3 désigne la résistance du modèle d'impédance et la référence 4 désigne la réactance du modèle d'impédance. On obtient ainsi le signal IX sous la forme de la chute de tension aux bornes de la réactance X, et on obtient le signal IZk sous la forme de la chute de tension aux bornes du modèle d'impédance complet Zk = R + jX. La figure montre ainsi que le signal 1K ne présente pas un déphasage idéal de 90 par rapport à T, du fait qu'il est obtenu sous la forme d'une chute de tension aux bornes d'une réactance matérielle. Ainsi, le déphasage est un peu inférieur à 9Q0, ce qui peut souvent être un avantage dans les

applications pratiques.

La réactance du modèle d'impédance est adaptée à la ré-

actance de la section de ligne protégée, de façon qu'une barre omnibus

située en aval soit englobée ou non, avec une certaine marge (habituel-

lement 20%),par la caractéristique de fonctionnement du dispositif de

mesure d'impédance.

On choisit pour la résistance une valeur supérieure à la résistance de défaut la plus élevée qui est prévue dans le cas d'un défaut à la terre sur la ligne, mais on prend habituellement une valeur inférieure à celle de la plus faible impédance de charge qui apparaît

- au cours du fonctionnement normal du système d'alimentation en énergie.

On peut utiliser à la place du dispositif représenté sur la

figure 1 un dispositif qui correspond pratiquement à la moitié supé-

rieure ou inférieure du schéma de la figure 1, le dispositif de retard

27 étant alors connecté directement aux portes ET 25 et 25'. Une pos-

sibilité de déclenchement n'apparaît alors qu'au cours de chaque seconde de demi-période. Une telle solution entre également dans le

cadre de l'invention.

La différence essentielle entre le mode de réalisation de l'invention qui est représenté sur la figure 2 et celui qui a été considéré précédemment et comporte un plus petit nombre de composants, consiste en ce qu'au lieu d'inclure la tension Up dans le dispositif comparateur afin d'obtenir une détermination du sens, on utilise un élément directionnel spécial 28 qui fournit un signal "1' si le sens de propagation de l'énergie dans la ligne de transport d'énergie est tel qu'un déclenchement du disjoncteur peut être justifié. L'élément de retard 27 et l'élément directionnel 28 sont connectés par des sorties séparées à l'entrée d'une porte ET 29 dont la sortie est con- nectée à un circuit de déclenchement d'un disjoncteur (non représenté

sur le dessin).

Il va de soi que de nombreuses modifications peuvent être apportées au dispositif décrit et représenté, sans sortir du cadre

de l'invention.

?464480

Claims (6)

REVENDICATIONS

1. Dispositif de mesure d'impédance destiné à la protection d'impédance pour des lignes de transport d'énergie électrique, ce dispositif comprenant un comparateur qui est réalisé à partir de composants logiques dans le but de comparer les phases de plusieurs grandeurs alternatives qui contiennent conjointement une information d'une nature telle qu'une comparaison de phase

entre ces grandeurs est suffisante pour obtenir un critère in-

diquant si l'impédaice d'une boucle de défaut se trouve à l'intérieur ou à l'extérieur de certaines limites d'une zone d'impédance qui sont définies par un modèle d'impédance Zk = R + JX; ces grandeurs alternatives étant transformées au moyen de circuits écrêteurs en signaux qui ne contiennent qu'une information de polarité, chacun des niveaux logiques "1" et "O" correspondant à une polarité particulière; plusieurs signaux d'entrée provenant de ces circuits écrêteurs étant appliqués sur une entrée d'au moins un comparateur qui est -conçu de façon à ne fournir un signal de sortie spécifié que lorsque les signaux qu'il reçoit présentent une combinaison de niveaux logiques pour laquelle l'impédance de la boucle de défaut se trouve à l'intérieur des limites considérées, l'un de ces signaux correspondant au courant I dans la boucle de défaut, caractérisé en ce que le comparateur, ou chaque comparateur, comprend des premier (21), second (23) et troisième (25) composants logiques; l'une des entrées du second élément logique (23) est connectée par un élément de retard (22) à la sortie du premier composant logique (21); l'entrée du premier composant logique (21) reçoit un signal qui correspond à Uk = IZk - U, en désignant par U la tension de la boucle de défaut, ainsi que le signal 1; ce signal I et un signal correspondant à IX sort appliqués sur les entrées respectives du second composant logique (23); et le troisième composant logique (25) comporte une entrée qui reçoit le signal Uk ainsi qu'une entrée qui reçoit un signal qui est obtenu à partir

du signal de sortie du second composant logique (23).

2. Dispositif de mesure d'impédance selon la revendication

caractérisé en ce que le second composant logique comporte égale-

ment une entrée qui reçoit un signal correspondant à une tension $ la tension Up étant déphasée d'environ - 900 par rapport à la tension p p

de la boucle de défaut.

3. Dispositif de mesure d'impédance selon la revendication 1, caractérisé en ce que les premier (21), second (23) et troisième (25) composants logiques sont des portes ET; et les sorties des second et troisième composants logiques sont connectéesaux entrées d'une porte

OU (24) dont la sortie est connectée à une entrée du troisième compo-

sant logique (25).

4. Dispositif de mesure d'impédance selon la revendication 1, caractérisé en ce que le premier composant logique est une porte ET

qui comporte une entrée inversée.

-5. Dispositif de mesure d'impédance selon la revendication 1, caractérisé en ce que la sortie du dispositif est constituée par la

sortie d'un élément de retard (27).

6. Dispositif de mesure d'impédance selon la revendication 1, caractérisé en ce qu'il comprend deux comparateurs dont les entrées sont mutuellement connectées en parallèle; et les premier (21), second (23) et troisième (25) composants logiques dans l'un des comparateurs ont chacun au moins une entrée non inversée qui est connectée en

parallèle sur une entrée inversée des composants logiques correspon-

dants (21', 23', 25') dans l'autre comparateur, tandis que la sortie de chaque comparateur est connectée à une entrée respective d'une porte OU.