FR2479508A1 - Dispositif de traitement de donnees a elements groupes et circuits de commutation reduisant le nombre des connexions entre elements - Google Patents
Dispositif de traitement de donnees a elements groupes et circuits de commutation reduisant le nombre des connexions entre elements Download PDFInfo
- Publication number
- FR2479508A1 FR2479508A1 FR8106206A FR8106206A FR2479508A1 FR 2479508 A1 FR2479508 A1 FR 2479508A1 FR 8106206 A FR8106206 A FR 8106206A FR 8106206 A FR8106206 A FR 8106206A FR 2479508 A1 FR2479508 A1 FR 2479508A1
- Authority
- FR
- France
- Prior art keywords
- elements
- group
- connections
- north
- processing elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/006—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation at wafer scale level, i.e. wafer scale integration [WSI]
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Error Detection And Correction (AREA)
- Multi Processors (AREA)
Abstract
L'INVENTION CONCERNE UN PROCESSEUR MATRICIEL DANS LEQUEL CHAQUE SOUS-MATRICE D'ELEMENTS DE TRAITEMENT EST ASSOCIEE A UN GROUPE D'ELEMENTS DE TRAITEMENT DE BITS DE CONTROLE. LES ELEMENTS P DE TRAITEMENT DE CODE DE CONTROLE COMPORTENT DES CONNEXIONS NORD-SUD 18, MAIS N'ONT PAS DE CONNEXIONS EST-OUEST. AU LIEU DE CELA, L'ELEMENT LE PLUS AU NORD DANS CHAQUE GROUPE EST CONNECTE EN DIAGONALE 20 A L'ELEMENT LE PLUS AU SUD DANS LE GROUPE VOISIN, DE MANIERE A PERMETTRE LE TRANSFERT EN SERIE DE CODES DE CONTROLE VIA LES CONNEXIONS NORD-SUD 18 ET LES CONNEXIONS DIAGONALES 20 ENTRE GROUPES ADJACENTS DANS LA DIRECTION EST-OUEST.
Description
La présente invention concerne les dispositifs de trai-
tement de données du type comprenant plusieurs éléments de traitement
logiquement disposés en rangées et colonnes de manière que chaque élé-
ment ait quatre plus proches voisins. Un tel dispositif est décrit par exemple dans les brevets britanniques no 1 445 714, 1 536 933, 2 020 457,
2 019 620 et 2 037 042.
Dans un tel dispositif, on veut ordinairement permettre que chaque élément envoie des informations à l'un quelconque de ses quatre plus proches voisins et en reçoive. Dans les brevets cités ci-dessus, on obtient ce résultat en connectant chaque élément à ses quatre plus proches voisins via une ligne de connexion distincte. Un but de l'invention est de réduire le nombre des lignes de connexion nécessaires pour assurer le transfert d'informations entre éléments voisins. Selon l'invention, il est proposé un dispositif de traitement de données comprenant plusieurs éléments de traitement
logiquement disposés en rangées et colonnes, le dispositif se dis-
tinguant en ce que chaque colonne se divise en plusieurs groupes d'éléments, les éléments de chaque groupe étant connectés ensemble de manière à permettre un transfert d'informations vers le nord et vers le sud entre éléments adjacents à l'intérieur d'un même groupe,
et le dispositif se distinguant en ce qu'il comporte plusieurs cir-
cuits de commutation ayant chacun deux états, o (a) dans le premier état, les circuits de commutation connectent l'élément situé le plus au nord dans chaque groupe à l'élément situé le plus au sud dans le groupe adjacent dans la direction nord, de manière à permettre le transfert d'informations vers le nord et vers le sud entre groupes adjacents de la même colonne, et (b) dans le deuxième état, les éléments de commutation connectent l'élément le plus au nord dans chaque groupe à l'élément le plus au sud dans le groupe adjacent dans la direction ouest, de manière à permettre le transfert d'informations vers l'est et vers l'ouest
entre groupes adjacents de colonnes différentes.
On voit donc que l'invention remplace plusieurs con-
nexions est-ouest entre éléments d'un couple adjacent de groupes par une seule connexion "diagonale" entre l'élément le plus au nord d'un groupe et l'élément le plus au sud du groupe se trouvant à l'ouest de celui-ci. On produit le déplacement d'informations vers l'est ou vers l'ouest en plaçant les circuits de commutation dans leur deuxième état, puis en réalisant une série dedéplacements vers le nord ou vers le sud sAivant les connexions diagonales. On voit que l'invention
réduit notablement le nombre des lignes de connexion.
Dans un mode particulier de l'invention décrit ci-après, le dispositif comprend plusieurs éléments de traitement de données et plusieurs éléments de traitement de codes de contrôle, chaque élément de traitement de codes de contrôle maintenant un code de contrôle
(par exemple des bits de parité) relativement à une pluralité déter-
minée d'éléments de traitement de données. Dans le mode de réalisation décrit, l'invention est utilisée pour réduire le nombre des connexions entre les éléments de traitement de codes de contrôle. Toutefois, les
éléments de traitement de données sont connectés de la manière clas-
sique, c'est-à-dire que chaque élément possède une ligne de connexion
distincte avec chacun de ses quatre voisins.
On notera que l'expression "logiquement disposé" vise à indiquer que la disposition des éléments en rangées et colonnes ne constitue pas nécessairement une disposition matérielle réelle. En pratique, les éléments peuvent être montés sur des plaquettes de circuit imprimé suivant n'importe quelle configuration matérielle commode, des connexions électrique appropriées formant la disposition logique voulue. De même, on notera que les expressions "nord", "est",
"sud" et "ouest" servent dans cette description à simplement décrire
la relation logique existant entre les éléments et ne doivent pas être pris comme impliquant une disposition matérielle particulière quelconque.
La description suivante, conçue à titre d'illustration
de l'invention, vise à donner une meilleure compréhension de ses caractéristiques et avantages; elle s'appuie sur les dessins annexés, parmi lesquels
la figure 1 est un schéma de principe global du dispo-
sitif; la figure 2 montre les connexions existant entre les éléments de traitement de données, les éléments de traitement de parité et les circuits de contrôle de parité; la figure 3 montre les connexions existant entre les éléments de traitement de données; la figure 4 montre le circuit de l'un des éléments de
traitement de données qui permet de sélectionner des entrées de don-
nées en provenance d'éléments voisins la figure 5 montre les connexions existant entre les éléments de traitement de parité; les figures 6 et 7 montrent deux états possibles d'un circuit de commutation; la figure 8 montre le circuit de l'un des éléments de traitement de parité qui permet de sélectionner des entrées de bit de parité en provenance d'éléments voisins; et les figures 9 et 10 illustrent deux manières possibles de
connecter des éléments de traitement de parité constitués de pla-
quettes de circuit intégré à grande échelle.
La figure 1 montre un dispositif de traitement de données comprenant 4 096 éléments de traitement de données identiques D disposés suivant 64 rangées et 64 colonnes. Chaque élément peut présenter la forme indiquée dans les brevets cités ci-dessus et en sera donc pas décrit en détail. Toutefois, en résumé, chaque élémentD
contient une mémoire de données comportant un nombre important d'em-
placements de bits adressables un à un, divers registres internes à un seul bit, un additionneur binaire à un seul bit, et diverses portes permettant de commander le déplacement d'une donnée entre la mémoire, le registre et l'additionneur. Les éléments D sont commandés par des signaux qui sont diffusés en parallèle à tous les éléments, de sorte
que tous les éléments effectuent les mêmes opérations fondamentale-
ment, mais sur des données différentes.
On voit que l'ensemble d'éléments D se subdivise en soixante-quatre sousensembles carrés 10, qui contiennent chacun - 8 x 8 éléments. Chaque sousensemble est associé à un groupe 12 de
huit éléments de traitement de parité P, à raison d'un par rangée.
Comme cela est décrit dans le brevet cité n' 2 037 042, les éléments P de traitement de parité sont sensiblement identiques aux éléments D de traitement de données, et sont commandés par les mêmes signaux de commande, si bien que chaque élément de traitement de parité effectue fondamentalement sur les bits de parité les mêmes manipulations que
les éléments de traitement de données effectuent sur les données.
Par exemple, si un bit de donnée est transféré de la mémoire de chaque élément de traitement de données à l'un de ses registres internes, le bit de parité correspondant est transféré de la mémoire
de chaque élément de traitement de parité au registre interne corres-
pondant de cet élément.
La figure 2 montre l'une des rangées d'éléments de traitement de données d'un sous-ensemble, et l'élément de traitement de parité correspondant. Des bits de donnée de sortie venant des huit éléments de traitement de données sont délivrés à un circuit 14 de contrôle de parité, o ils sont contrôlés relativement au bit de
parité correspondant venant de l'élément de traitement de parité.
S'il existe une erreur, le circuit de contrôle 14 produit un signal d'erreur. Le contrôle de parité est bien connu, de sorte qu'il n'est
pas nécessaire de décrire en détail le circuit 14.
La figure 3 montre la manière dont les éléments de traitement de données sont connectés ensemble de façon à permettre des transferts de données entre eux. Chaque élément D est connecté à ses quatre plus proches voisins au nord, à l'est, au sud et à
l'ouest. On trouve une exception à cette disposition sur les fron-
tières de l'ensemble, o, naturellement, les éléments ont moins que quatre voisins. Toutefois, les éléments situés sur le bord nord de l'ensemble peuvent être connectés à ceux se trouvant sur le bord sud, de sorte que chaque colonne consiste effectivement en une boucle
d'éléments. De même, les rangées peuvent être connectées en boucles.
La direction du transfert d'une donnée entre les élé-
ments est commandée par un code d'acheminement qui est diffusé à tous les éléments en parallèle. Le code d'acheminement est-constitué de deux bits, dont la signification est la suivante Code d'acheminement Direction 00 nord 01 est sud il ouest Comme cela est indiqué sur la figure 4, chaque élément de traitement de données contient un multiplexeur 16 possédant quatre entrées 0, 1, 2 et 3 qui sont connectées de façon à recevoir des données en provenance des quatre éléments voisins respectivement au sud, à l'ouest, au nord et à l'est. Le multiplexeur 16 est commandé par le code d'acheminement, de sorte qu'il choisit l'une des quatre entrées en fonction de la valeur binaire de ce code. Par exemple, si le code d'acheminement est 00, c'est l'entrée 0 qui est sélectionnée, si bien que chaque élément accepte une donnée en provenance de son
voisin sud. Il s'ensuit que la donnée circule en direction du nord.
La figure 5 montre la manière dont les éléments de traitement de parité P sont interconnectés. A l'intérieur de chaque
groupe 12, ils sont interconnectés par des connexions nord-sud 18.
Toutefois, il n'existe pas de connexions est-ouest. De ce fait, le transfert de bits de parité entre groupes adjacents d'éléments de traitement de parité suivant la direction est-ouest est obtenu par des lignes diagonales 20 qui connectent l'élément le plus au nord
dans chaque groupe avec l'élément le plus au sud dans le groupe adja-
cent situé à l'ouest. Des éléments de commutations 22 sont prévus pour déterminer si les bits de parité doivent être déplacés entre groupes adjacents dans la direction nord-sud ou suivant les lignes
diagonales 20.
Chaque élément de commutation 22 possède'deux états et est commandé par le deuxième bit du code d'acheminement. Lorsque le code d'acheminement désigne le nord ou le sud (c'est-à-dire lorsque le deuxième bit est égal à 0), le circuit de commutation établit la
connexion indiquée sur la figure 6, c'est-à-dire qu'il connecte l'élé-
ment situé le plus au nord dans chaque groupe à l'élément situé le plus au sud dans le groupe adjacent situé au nord. Lorsque le code d'acheminement désigne l'est ou l'ouest (c'est-à-dire lorsque le deuxième bit est égal à 1), le circuit de commutation établit la connexion présentée sur la figure 7, c'est-a-dire qu'il connecte l'élément le plus au nord et l'élément le plus au sud aux lignes
diagonales 20 respectives.
Alors que les éléments de commutation 22 sont symbo-
liquement représentés sur les dessins annexés sous forme de commu-
tateurs mécaniques, ils sont en pratique des commutateurs électro-
niques construits de manière classique A partir de composants logiques connus. Comme cela est montré sur la figure 8, chaque élément de traitement de parité P contient un multiplexeur 40 possédant quatre entrées 0, 1, 2 et 3 et est commandé par le code d'acheminement de la même manière que le multiplexeur 16 de la figure 4. Toutefois, dans ce cas, il n'existe pas de connexion avec les voisins est et ouest. En fait, l'entrée venant du voisin sud est connectée aux entrées O et 3, et l'entrée venant du voisin nord est connectée
aux entrées 1 et 2.
Ainsi, lorsque le code d'acheminement désigne l'ouest (11), les bits de parité se déplacent vers le nord à l'intérieur des groupes d'éléments et se déplacent suivant les lignes diagonales 20 (en raison des connexions de circuits de commutation présentées sur la figure 7) entre les groupes. On peut voir que, après que huit de
ces déplacements ont été effectués, le contenu de chaque groupe d'élé-
ments de traitement de parité s'est déplacé vers l'ouest jusque dans
le groupe adjacent d'éléments de traitement de parité, ceci corres-
pondant au déplacement vers l'ouest d'une donnée del'un des sous-
ensemble 10 (figure 1) dans le sous-ensemble adjacent.
De la même manière, lorsque le code d'acheminement désigne l'est (01), les bits de parité se déplacent vers le sud à l'intérieur des groupes et suivant les lignes diagonales 20 reliant les groupes, si bien que, après huit de ces déplacements, le contenu de chaque groupe d'élémentsde traitement de parité s'est déplacé vers
l'est dans le groupe adjacent d'éléments de traitement de parité.
En résumé, on peut voir que, à chaque fois qu'une donnée se déplace d'un multiple de huit pas entre les éléments de
traitement de données D, les bits de parité correspondants se dépla-
cent entre les éléments de traitement de parité de manière à les.
maintenir dans la relation correcte vis-à-vis de la donnée.
Les éléments de traitement de données et les éléments de traitement de parité sont de préférence conçus sous forme de plaquettes de circuit intégré à grande échelle. Commodément, quatre éléments de traitement peuvent être incorporés dans chaque plaquette de circuit intégré à grande échelle, de manière à constituer une partie 2 x 2 de l'ensemble. Toutefois, on peut voir sur la figure 5 que les éléments de traitement de parité doivent être connectés de
manière linéaire, et non pas sous forme d'ensemble bidimensionnel.
La résolution de ce problème est illustrée sur la figure 9. Celle-ci montre deux plaquettes de circuit intégré à grande échelle 40 et 42, contenant chacune une configuration 2 x 2 d'éléments
de traitement de parité. L'élément sud-ouest de chaque plaquette pos-
sède une connexion sud 44 qui est raccordée à la connexion nord 46 de l'élément nord-est de la même plaquette. De plus, la connexion
sud 48 de l'élément sud-est de la plaquette supérieure 40 est raccor-
dée à la connexion nord 50 de l'élément nord-ouest de la plaquette
inférieure 42. Ceci a pour effet de réunir en série les huit élé-
ments, par l'intermédiaire de leurs connexions nord-sudi pour ainsi former l'un des groupes 12 d'éléments de traitement de parité que
représente la figure 5.
Dans le brevet nO 2 020 457 cité ci-dessus, il est décrit une manière de réduire le nombre de bornes sur une plaquette de circuit intégré à grande échelle, qui consiste à combiner des couples adjacents de bornes. Le dispositif de l'invention pourrait également être mis en oeuvre au moyen de plaquettes ayant la forme décrite dans ce brevet. La figure 10 montre la manière dont deux de ces plaquettes, 52 et 54, pourraient être connectées pour produire
le même effet que celui illustré sur la figure 9.
Dans la configuration décrite ci-dessus, il existe différentes connexions de données aux multiplexeurs d'acheminement des éléments de traitement de données et des éléments de traitement de parité, ainsi que cela est montré sur les figures 4 et 8. Toutefois, en cas de mise en oeuvre par circuits intégrés à grande échelle, il serait probablement plus commode de rendre ces connexions identiques c'est-à-dire de les faire toutes de la manière présentée sur la figure 4) et, alors, de faire varier les adresses d'entrée délivrées
aux multiplexeurs d'acheminement de manière que les éléments de trai-
tement de parité ne reçoivent que les codes d'acheminement "nord" et
"sud".
Selon une autre variante du dispositif décrit ci-dessus, l'ensemble pourrait être divisé en sous-ensembles rectangulaires, et non pas carrés. Avec une telle configuration, il est clair que le nombre de pas nécessaires pour déplacer les bits de parité dans la direction est-ouest entre groupes adjacents, via les lignes diago- nales, serait différent du nombre de pas nécessaires pour déplacer les bits de donnée entre sousensembles adjacents. Il serait donc nécessaire d'introduire des circuits de commande supplémentaires afin d'invalider certaines des impulsions d'horloge (ou bien de créer des impulsions d'horloge supplémentaires) à destination des éléments de traitement de parité pendant les déplacements est-ouest, et, ainsi, assurer que les bits de parité> sont maintenus dans la
relation correcte vis-A-vis des données.
Bien entendu, l'homme de l'art sera en mesure d'ima-
giner, à partir des dispositifs dont la description vient d'être
donnée à titre simplement-illustratif et nullement limitatif, diverses autres variantes et modifications ne sortant pas du cadre
de l'invention.
9 2479508
R E V EN D I C A T I 0 N S
1. Dispositif de traitement de données comprenant plusieurs éléments de traitement logiquement disposés en rangées et colonnes, caractérisé en ce que chaque colonne se divise en plusieurs groupes (12) d'éléments, les éléments (P) se trouvant à l'intérieur de chaque groupe (12) étant connectés ensemble de manière à permettre que l'in- formation soit transférée vers le nord et vers le sud entre éléments adjacents du même groupe,
et en ce qu'il comprend plusieurs circuits de commutation (22) possé-
dant chacun deux états, o
(a) dans le premier état, les circuits de commutation (22) con-
nectent l'élément (P) le plus au nord dans chaque groupe (12) à l'élé-
ment le plus au sud dans le groupe adjacent situé dans la direction nord, de manière à permettre que l'information soit transférée vers le nord et vers le sud entre groupes adjacents de la même colonne, et
(b) dans le deuxième état, les circuits de commutation (22) con-
nectent l'élément (P) le plus au nord dans chaque groupe (12) à l'élé-
ment le plus au sud du groupe adjacent situé dans la direction ouest, de manière à permettre que l'information soit transférée vers l'est
et vers l'ouest entre groupes adjacents de colonnes différentes.
2. Dispositif selon la revendication 1, caractérisé en ce qu'un code d'acheminement possédant quatre valeurs qui représentent respectivement le nord, le sud, l'est et l'ouest est diffusé à tous
les éléments de traitement (P) en parallèle.
3. Dispositif selon la revendication 2, caractérisé en ce que chaque élément de traitement (P) comporte un circuit de sélection
(40) commandé par le code d'acheminement afin de sélectionner l'infor-
mation venant de son voisin nord si le code d'acheminement représente le sud ou l'est, et l'information venant de son voisin sud si le code
d'acheminement représente le nord ou l'ouest.
4. Dispositif selon la revendication 2 ou 3, caractérisé en ce que les circuits de commutation (22) sont commandés par le code
d'acheminement de façon qu'ils se trouvent dans le premier état lors-
que le code d'acheminement représente le nord ou le sud, et dans le deuxième état lorsque le code d'acheminement représente l'est ou
l'ouest.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB8010574 | 1980-03-28 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2479508A1 true FR2479508A1 (fr) | 1981-10-02 |
| FR2479508B1 FR2479508B1 (fr) | 1986-09-05 |
Family
ID=10512474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8106206A Expired FR2479508B1 (fr) | 1980-03-28 | 1981-03-27 | Dispositif de traitement de donnees a elements groupes et circuits de commutation reduisant le nombre des connexions entre elements |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4467422A (fr) |
| AU (1) | AU545068B2 (fr) |
| DE (1) | DE3109705A1 (fr) |
| FR (1) | FR2479508B1 (fr) |
| ZA (1) | ZA811458B (fr) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3506749A1 (de) * | 1984-02-27 | 1985-09-26 | Nippon Telegraph & Telephone Public Corp., Tokio/Tokyo | Matrixprozessor und steuerverfahren hierfuer |
| US4816993A (en) * | 1984-12-24 | 1989-03-28 | Hitachi, Ltd. | Parallel processing computer including interconnected operation units |
| DE3681463D1 (de) * | 1985-01-29 | 1991-10-24 | Secr Defence Brit | Verarbeitungszelle fuer fehlertolerante matrixanordnungen. |
| US4933895A (en) * | 1987-07-10 | 1990-06-12 | Hughes Aircraft Company | Cellular array having data dependent processing capabilities |
| US5179705A (en) * | 1988-03-23 | 1993-01-12 | Dupont Pixel Systems, Ltd. | Asynchronous arbiter state machine for arbitrating between operating devices requesting access to a shared resource |
| US5253308A (en) * | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
| US5121502A (en) * | 1989-12-20 | 1992-06-09 | Hewlett-Packard Company | System for selectively communicating instructions from memory locations simultaneously or from the same memory locations sequentially to plurality of processing |
| US5815723A (en) * | 1990-11-13 | 1998-09-29 | International Business Machines Corporation | Picket autonomy on a SIMD machine |
| US5963746A (en) * | 1990-11-13 | 1999-10-05 | International Business Machines Corporation | Fully distributed processing memory element |
| US5625836A (en) * | 1990-11-13 | 1997-04-29 | International Business Machines Corporation | SIMD/MIMD processing memory element (PME) |
| US5966528A (en) * | 1990-11-13 | 1999-10-12 | International Business Machines Corporation | SIMD/MIMD array processor with vector processing |
| US5734921A (en) * | 1990-11-13 | 1998-03-31 | International Business Machines Corporation | Advanced parallel array processor computer package |
| EP0485690B1 (fr) * | 1990-11-13 | 1999-05-26 | International Business Machines Corporation | Système à processeur associatif parallèle |
| US5963745A (en) * | 1990-11-13 | 1999-10-05 | International Business Machines Corporation | APAP I/O programmable router |
| US5765012A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Controller for a SIMD/MIMD array having an instruction sequencer utilizing a canned routine library |
| US5794059A (en) * | 1990-11-13 | 1998-08-11 | International Business Machines Corporation | N-dimensional modified hypercube |
| US5588152A (en) * | 1990-11-13 | 1996-12-24 | International Business Machines Corporation | Advanced parallel processor including advanced support hardware |
| US5765015A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Slide network for an array processor |
| US5630162A (en) * | 1990-11-13 | 1997-05-13 | International Business Machines Corporation | Array processor dotted communication network based on H-DOTs |
| US5809292A (en) * | 1990-11-13 | 1998-09-15 | International Business Machines Corporation | Floating point for simid array machine |
| US5765011A (en) * | 1990-11-13 | 1998-06-09 | International Business Machines Corporation | Parallel processing system having a synchronous SIMD processing with processing elements emulating SIMD operation using individual instruction streams |
| US5590345A (en) * | 1990-11-13 | 1996-12-31 | International Business Machines Corporation | Advanced parallel array processor(APAP) |
| US5828894A (en) * | 1990-11-13 | 1998-10-27 | International Business Machines Corporation | Array processor having grouping of SIMD pickets |
| US5617577A (en) * | 1990-11-13 | 1997-04-01 | International Business Machines Corporation | Advanced parallel array processor I/O connection |
| US5713037A (en) * | 1990-11-13 | 1998-01-27 | International Business Machines Corporation | Slide bus communication functions for SIMD/MIMD array processor |
| JPH04293151A (ja) * | 1991-03-20 | 1992-10-16 | Fujitsu Ltd | 並列データ処理方式 |
| US5594918A (en) * | 1991-05-13 | 1997-01-14 | International Business Machines Corporation | Parallel computer system providing multi-ported intelligent memory |
| JP2642039B2 (ja) * | 1992-05-22 | 1997-08-20 | インターナショナル・ビジネス・マシーンズ・コーポレイション | アレイ・プロセッサ |
| GB2298295B (en) * | 1995-02-23 | 2000-01-19 | Sony Uk Ltd | Data processing systems |
| US6513108B1 (en) * | 1998-06-29 | 2003-01-28 | Cisco Technology, Inc. | Programmable processing engine for efficiently processing transient data |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2020457A (en) * | 1978-05-03 | 1979-11-14 | Int Computers Ltd | Improvements in or relating to array processors |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1445714A (en) * | 1973-04-13 | 1976-08-11 | Int Computers Ltd | Array processors |
| GB1536933A (en) * | 1977-03-16 | 1978-12-29 | Int Computers Ltd | Array processors |
| US4241413A (en) * | 1978-04-25 | 1980-12-23 | International Computers Limited | Binary adder with shifting function |
| US4270170A (en) * | 1978-05-03 | 1981-05-26 | International Computers Limited | Array processor |
| US4247892A (en) * | 1978-10-12 | 1981-01-27 | Lawrence Patrick N | Arrays of machines such as computers |
| US4251861A (en) * | 1978-10-27 | 1981-02-17 | Mago Gyula A | Cellular network of processors |
| US4304002A (en) * | 1978-11-23 | 1981-12-01 | International Computers Limited | Data processing system with error checking |
| US4314349A (en) * | 1979-12-31 | 1982-02-02 | Goodyear Aerospace Corporation | Processing element for parallel array processors |
-
1981
- 1981-03-04 ZA ZA00811458A patent/ZA811458B/xx unknown
- 1981-03-13 DE DE19813109705 patent/DE3109705A1/de active Granted
- 1981-03-27 AU AU68852/81A patent/AU545068B2/en not_active Ceased
- 1981-03-27 FR FR8106206A patent/FR2479508B1/fr not_active Expired
-
1983
- 1983-06-27 US US06/508,175 patent/US4467422A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2020457A (en) * | 1978-05-03 | 1979-11-14 | Int Computers Ltd | Improvements in or relating to array processors |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/77 * |
Also Published As
| Publication number | Publication date |
|---|---|
| AU545068B2 (en) | 1985-06-27 |
| DE3109705A1 (de) | 1981-12-24 |
| US4467422A (en) | 1984-08-21 |
| AU6885281A (en) | 1981-10-01 |
| ZA811458B (en) | 1982-03-31 |
| DE3109705C2 (fr) | 1990-03-01 |
| FR2479508B1 (fr) | 1986-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| FR2479508A1 (fr) | Dispositif de traitement de donnees a elements groupes et circuits de commutation reduisant le nombre des connexions entre elements | |
| EP0597028B1 (fr) | Architecture de systeme en tableau de processeurs a structure parallele | |
| EP0369551B1 (fr) | Arrangement de cellules de données et structure de réseaux de neurones utilisant un tel arrangement | |
| EP0558125B1 (fr) | Processeur neuronal à cellules synaptiques reparties | |
| FR2824157A1 (fr) | Systeme de memoire evolutif avec interconnexions reconfigurables | |
| FR2554622A1 (fr) | Procede de fabrication d'une matrice de composants electroniques | |
| EP0184494A1 (fr) | Système pour la transmission simultanée de blocs données ou de vecteurs entre une mémoire et une ou plusieurs unités de traitement de données | |
| EP0298002A1 (fr) | Mémoire de transposition pour circuit de traitement de données | |
| EP0334763A1 (fr) | Procédé de test de mémoire à programmation unique et mémoire correspondante | |
| FR2558614A1 (fr) | Appareil de traitement de donnees | |
| FR2850768A1 (fr) | Dispositif electronique configurable a granularite mixte | |
| FR2606528A1 (fr) | Dispositif pour emuler un microcontroleur au moyen d'un microcontroleur mere et d'un microcontroleur fille, microcontroleur mere ou microcontroleur fille a utiliser dans un tel dispositif, circuit integre a utiliser dans un tel microcontroleur fille et microcontroleur contenant un tel circuit integre | |
| EP0686977B1 (fr) | Cellule pour registre à décalage | |
| EP0527693B1 (fr) | Filtre bidimensionnel à réponse impulsionnelle finie | |
| FR2511216A1 (fr) | Dispositif de traitement de donnees | |
| EP0469507B1 (fr) | Circuit intégré comprenant une cellule standard, une cellule d'application et une cellule de test | |
| EP0183610B1 (fr) | Mémoire vive et circuit d'interpolation linéaire en comportant application | |
| EP0683455B1 (fr) | Circuit intégré comprenant des moyens pour arrêter l'exécution d'un programme d'instructions quand une combinaison de points d'arrêt est vérifiée | |
| EP0400734B1 (fr) | Dispositif de retard d'un signal numérique programmable et application à un dispositif de code correcteur d'erreurs | |
| EP0065460B1 (fr) | Compteur parallèle en circuit intégré MOS et application à la réalisation d'un additionneur binaire | |
| FR2715261A1 (fr) | Procédé et appareil de réduction de la puissance consommée dans des commutateurs de type temporel-spatial. | |
| FR2710777A1 (fr) | Dispositif électronique de mémoire à accès séquentiel. | |
| EP3503105A1 (fr) | Circuit mémoire partitionné adapté à mettre en oeuvre des opérations de calcul | |
| FR2958064A1 (fr) | Architecture de traitement d'un flux de donnees permettant l'extension d'un masque de voisinage | |
| FR3075446A1 (fr) | Circuit memoire adapte a mettre en oeuvre des operations de calcul |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |