FR2481027A1 - Procede et appareil de traitement de signaux numeriques - Google Patents

Abstract

A.PROCEDE ET APPAREIL DE TRAITEMENT DE SIGNAUX NUMERIQUES; B.PROCEDE SELON LEQUEL ON TRANSFORME DES MOTS DE M-BITS EN DES MOTS DE N-BITS SUIVANT UNE FONCTION PREDETERMINEE PUIS ON RECONVERTIT EN SENS INVERSE POUR FORMER DES UNITES DE DONNEES D'UN NOMBRE PREDETERMINE DE MOTS ET ON DETECTE SI DANS CHAQUE MOT DE M-BITS IL Y A UNE ERREUR DE COINCIDENCE AVEC LA FONCTION DE TRANSFORMATION ET ON CONSIDERE COMME FAUX CHAQUE UNITE DE DONNEE QUI CONTIENT UN MOT A M-BIT QUI COMPORTE UNE ERREUR; C.L'INVENTION EST APPLICABLE AUX MAGNETOSCOPES.

Description

1 248 1027

La présente invention concerne un procédé et un appareil de traitement de signaux numériques et notamment un procédé et un appareil de détection et de correction des erreurs contenues dans les signaux numériques enregistrés ou reproduits par un magnétoscope numérique0 Récemment, on a utilisé des techniques numériques pour la transmission et l'enregistrement de signaux vidéo. On a en particulier utilisé des magnétoscopes vidéo à tête rotatives pour enregistrer des signaux vidéo à modulation d'impulsions, codées (signaux PCM) sur une bande magnétique et pour démoduler les signaux vidéo à impulsions-codées lors de la reproduction

par les têtes rotatives. Dans ce cas, les signaux vidéo numé-

riques sont en général regroupés en blocs; chaque bloc contient un nombre prédéterminé de bits. A la reproduction,

on traite les blocs des signaux vidéo numériques.

Toutefois, lorsqu'on enregistre un signal vidéo en codage PCM et qu'on le reproduit, le signal reproduit risque de contenir des erreurs aléatoires engendrées par divers types de bruits tels que le bruit des têtes, le bruit de la - bande et le bruit de l'amplificateur, ainsi que des erreurs de déclenchement (disparition de signaux) provenant du bruit ou de crics à la surface de la bande. Il est à remarquer que de telles erreurs peuvent détériorer considérablement la qualité de la reproduction vidéo. Pour réduire au minimum cette difficulté, on a utilisé des codes de correction d'erreurs pour les signaux PCM avant de les enregistrer sur la bande. On peut par exemple ajouter des mots de parité.à un nombre prédéterminé de blocs de données vidéo; ces mots de parité sont utilisés pendant la reproduction dans une opération de détection d'erreurs. En utilisant de tels codes de correction d'erreurs, on peut corriger ou composer les

signaux PCM faux pour éviter la détérioration de la reproduc-

tion vidéo. Il est à remarquer que plus on utilise de mots de codes de correction d'erreurs, et plus précise sera l 'opération détection/correction des erreurs. Il est toutefois également souhaitable en réalisant une telle correction d'erreurs, de réduire la redondance ou le nombre de bits de correction d'erreurs autant que possible, pour augmenter la surface de la bande que l'on utilise pour l'enregistrement

des données.

2 2481027

En outre, lorsque le nombre des erreurs augmente et dépasse la possibilité de correction d'erreurs du code de correction d'erreurs, on utilise une opération de suppression

d'erreurs et non de correction d'erreurs. Par exemple, l'opé-

ration de suppression d'erreurs peut consister à remplacer une donnée vidéo fausse par une donnée vidéo approximativement égale. Pour celâ il est prévu une mémoire de trame qui enregistre les trames successives des données vidéo; un signal d'adresse est ajouté à chaque bloc de donnée vidéo pour l'adressage des blocs de donnée vidéo dans la mémoire de trame. Lorsque la vitesse du mouvement de la bande magnétique pendant la reproduction est plus rapide que celle pendant l'enregistrement, la tête rotative se déplace et passe sur un nombre prédéterminé de pistes à reproduire, par exemple, chaque seconde piste. Pendant la reproduction à vitesse inférieure à celle de l'enregistrement, la tête rotative balaye la même piste plus d'une foispuis saute sur la piste directement adjacente. Il en résulte que les données vidéo reproduites ne sont pas de nature continue. De ce point de vue, les signaux d'adresse des données vidéo reproduites sont utilisés pour inscrire l'information vidéo dans la mémoire de trame à des adresses prédéterminées, pour donner une image continue. Lorsque l'opération de suppression d'erreur décrite ci-dessus est utilisée pour un signal vidéo couleur, numérique, il faut inverser la phase de la sous-porteuse couleur au point de jonction de la donnée vidéo fausse,

d'origine et de la donnée vidéo de substitution. Plus particu-

lièrement, dans le cas du système NTSC, la phase de la sous-

porteuse couleur entre les parties correspondantes des images successives diffère de la valeur /2. Il est à remarquer pour celé que lorsque la donnée vidéo d'une trame remplace l'information vidéo correspondante d'une trame successive, la phase de la sous-porteuse couleur de l'information vidéo remplacée doit être inversée pour obtenir une relation de phase, continue pour la sous-porteuse. On a déjà proposé d'ajouter un signal d'identification de la donnée vidéo pour désigner

l'image, la trame et la ligne de l'information vidéo. Toute-

fois, s'il y a une erreur dans le signal d'identification,

on ne peut pas effectuer cette inversion de phase facilement.

3 2481027

De plus, pour corriger de façon plus précise toute erreur engendrée par une disparition de signal, on a proposé d'ajouter un autre code de correction d'erreur au signal de donnée vidéo pour détecter de façon plus précise et corriger toute erreur produite dans chaque bloc de donnée vidéo. Dans ce cas, il est souhaitable d'utiliser un code à très-grande possibilité de détection de correction d'erreur, tout en ayant

une faible redondance.

La présente invention a pour but de créer un procédé et un appareil permettant de traiter un signal numérique, permettant de remédier aux difficultés de l'ar antérieur, détectant et corrigeant de façon précise les erreurs du signal vidéo, sans en augmenter la redondance et qui supprime de façon précise les erreurs pendant les modes de reproduction spéciaux du magnétoscope, en ayant également une possibilité plus grande de détection des erreurs que ne l'ont les moyens connus. A cet effet, l'invention concerne un procédé de traitement d'un signal numérique formé d'un ensemble de mots N-bits obtenus par conversion de code à partir d'un ensemble de mots M-bits selon une fonction prédéterminée comprenant la reconversion de chacun des mots de N-bit en.un mot respectif de M-bit selon la fonction cadre, l'ensemble des mots de M-bit, reconverti, formant une unité de donnée pour chaque nombre prédéterminé de mots, à détecter si l'un des mots de M-bit contient une erreur et ne satisfait pas la fonction cadre pendant la phase de reconversion et à déterminer que chaque unité de donnée contenant un mode de M-bit ayant

une erreur soit considérée comme fausse.

Suivant une autre caractéristique, le procédé consiste

à échantillonner un signal analogique à une fréquence prédé-

terminée, à convertir le signal échantillonné pour le mettre sous forme numérique, à former un bloc de donnée pour chaque nombre prédéterminé de bits du signal numérique, à additionner un signal d'identification à chaque bloc de donnée pour son identification et à ajouter un signal de correction d'erreur à

chacun des signaux d'identification.

Suivant une autre caractéristique de l'invention, le procédé de traitement de signaux numériques consiste à échantillonner un signal analogique à une fréquence prédéterminée,

4 2481027

à convertir le signal échantillonné pour le mettre sous forme numérique, à former un mot de donnée pour chaque groupe de m bits, à additionner deux mots de contrôle P et Q à chaque nième mot de donnée, chaque mot de contrôle contenant m bits et les mots de contrôle étant formés par les équations: Q = T Wn + T 2Wn1 +... + T (n1)W2 +T nW P = T Wn + T 2Wn-1 + + T....T W2 + TnW n n-2 i -1 2. T_ (n-1),T-n,T1, T2 Tn-1 Tn dans lesquelles T, T-2' T n T ' n T sont des éléments non-nuls, distincts dans champ de Galois-12m L'invention concerne également un appareil pour la

mise en oeuvre de ce procédé.

La présente invention sera décrite plus en détail, à l'aide des dessins annexés dans lesquels 5

- la figure 1 est un schéma-bloc de la partie enre-

gistrement d'un magnétoscope vidéo numérique suivant l'invention - la figure 2 est un schéma-bloc de la partie reproduction du magnétoscope vidéo numérique selon la figure 1; - les figures 3A et 3B sont des schémas servant à expliquer la numérisation et la disposition du code d'un signal vidéo applicable à un magnétoscope selon l'invention; - la figure 4 est un schéma de pistes enregistrées par la partie enregistrement selon la figure 1; - la figure 5 est un schéma-bloc d'un moteur de réalisation d'un codeur de correction d'erreur selon l'invention utilisable dans la partie enregistrement de la figure 1; - la figure 6 est un schéma servant à expliquer la numérisation et la disposition de code d'un signal vidéo applicable à un magnétoscope numérique selon l'invention;

- la figure 7 est un schéma-bloc d'un mode de réali-

sation d'un générateur de mot de contrôle de signal d'identifi-

cation pour la partie enregistrement de la figure 1; - la figure 8 est un schéma-bloc plus détaillé de la partie reproduction de la figure 2; - la figure 9 est un schéma servant à expliquer la division d'un bloc d'information vidéo numérique; - la figure 10 est un schéma-bloc d'un mode de réalisation d'un correcteur d'erreur de mot de contrôle pour la

2481027

partie reproduction de la figure 8; - la figure l4est un schéma-bloc d'unmode de réalisation d'un correcteur d'erreur de parité applicable à la partie reproduction de la figure 8; - la figure 12 est un schéma servant à expliquer le fonctionnement du correcteur d'erreur de parité de la figure il - la figure 13 est un schéma-bloc d'un mode de réalisation d'un processeur de signal de reproduction applicable

à la partie de reproduction de la figure 8.

DESCRIPTION DETAILLEE DE DIFFERENTS MODES DE RÉALISATION PRE-

FERENTIELS -

Pour faciliter la compréhension de l'invention, on décrira d'abord les conditions d'enregistrement numérique d'un signal vidéo couleur du système NTSC. En particulier, comme une trame se compose de 525 lignes, le nombre de lignes choi sies pour la première (troisième) et seconde (quatrième) trame sont respectivement égales à 262 et 263. Dans la première trame l'impulsion de synchronisation verticale et l'impulsion de synchronisation horizontale sont en phase; la trame pour laquelle

les impulsions sont déphasées est considérée comme seconde trame.

De plus, le nombre d'éléments image, échantillonés dans chaque période horizontale H varie avec la fréquence

d'échantillonnage fS utilisée. Comme la fréquence de la sous-

porteuse couleur fSC est égale à 455/2 fois la fréquence horizontale fH' le nombre d'éléments image, échantillonés dans une période -horizontale pour une fréquence d'échantillonnage fS = 4 fSc est de 910 échantillons (figure 3A). De plus, le nombre d'échantillons dans la région vidéo efficace ou partie de chaque période horizontale est égale à 768, la partie restante de chaque période horizontale constituant l'intervalle

d'effacement horizontal qui contient un signal de synchronisa-

tion horizontal et un signal de salve horizontale.

Selon les figures et notamment la figure 1, on a représenté la partie d'enregistrement d'un magnétoscope numérique selon l'invention; ce magnétoscope comporte une borne d'entrée

1 qui reçoit le signal vidéo couleur du système NTSC à enregis-

trer. Le signal vidéo couleur de la bande d'entrée 1,est appliqué à un multiplexeur 2 qui divise la région efficace

numérique du signal vidéo couleur en deux demi périodes hori-

zontales (2 H) pour deux canaux. Les données des deux canaux sont traitées de la même manière. Les données d'un canal sont dérivées comme signaux d'enregistrement après avoir été appliquées dans l'ordre à un circuit de compression de base de temps 3a, à un codeur de correction d'erreur 4a, à un circuit de traitement d'enregistrement 5a, à un multi-

plexeur 6 et des amplificateurs d'enregistrement 7a et 7b.

Les données de l'autre canal sont également traitées par un tel montage, c'est-à-dire par un circuit de compression de base de temps 3b, un codeur de correction d'erreur 4b, un processeur d'enregistrement 5b, un multiplexeur 6 et des amplificateurs d'enregistrment 7c et 7d. Les signaux de sortie des amplificateurs 7a - 7d sont indiqués par les bornes de sortie 8a-8d aux quatre têtes rotatives (non représentées) qui sont disposés en oblique par rapport à la tête magnétique 10 (figure 4). Chaque balayage par les quatre têtes rotatives correspond à l'enregistrement de l'information vidéo d'une

trame sur quatre pistes parallèles 9a-9d.

La disposition code de chacun des signaux d'enregis-

trement respectivement fournie aux quatre têtes rotatives sera décrite ciaprès à l'aide des figures 3a et 3b. Selon la figure 3a, chaque demi période horizontale d'information vidéo effective contient 384 échantillons; cette demi période horizontale d'information vidéo est répartie en quatre blocs de 96 échantillons chacun; chaque bloc est fourni à l'une des bornes de sortie 8a-8d de la section d'enregistrement de la figure 1. Le circuit de compression de temps 3 de chaque canal comprime le signal vidéo pour donner une période d'effacement de donnée pour chaque bloc d'information vidéo; dans cette période on insère un signal de synchronisation, un signal d'identification et des mots de correction d'erreur. Celà est représenté plus particulièrement à la figure 3B dans laquelle chaque bloc du signal vidéo numérique codé (donnée vidéo ou donnée de parité) se compose d'un signal de synchronisation bloc (SYNC) de trois échantillons, d'un signal d'identification ID et d'un signal d'adresse AD de deux échantillons, des mots de contrôle de signal-d'identification P1 et Q1 de deux échantillons suivis par 96 échantillons d'information vidéo et de mots de contrôle de donnée vidéo P2 et Q pour quatre échantillons. Le signal de synchronisation-de bloc est utilisé pour identifier le début d'un bloc, puis on extrait les signaux

7 2481027

d'identification et d'adresse, les données d'information et les mots de contrôle. Le signal d'identification ID désigne le canal (piste), l'image, la trame et la ligne auxquels appartient la donnée d'information du bloc; celà indique également si la donnée d'information est d'ordre pair ou impair et si le signal d'adresse AD représente l'adresse du bloc respectif, c'est-à-dire la position de la donnée vidéo de chaque trame. Les mots de contrôle constituent un code de correction d'erreur utilisés pour détecter les erreurs des

données des blocs respectifs.

La figure 6 montre une disposition de code pour une

donnée de vidéo enregistrée dans chaque piste. Plus particu-

lièrement, le nombre de lignes horizontales formant chaque trame est égal à 262,5 H. Ainsi, le nombre de lignes vidéo effectif dans Ane période de trame est choisi égal à 256 H,

avec l'exception de la période de synchronisation verticale.

Comme chaque période horizontale se compose de huit blocs, chaque intervalle de trame est formé de 2 048 (256 X 8) blocs et 2048/4 c'est-àdire 512 blocs sont enregistrés dans chaque trace pour chaque trame. A la figure 6, chaque lettre de référence Bi (i = 1... 594) désigne un bloc qui est référencé par un signal d'adresse AD, deux blocs forment une ligne d'information par piste. Les données vidéo de chaque piste sont réparties séquentiellement sous la forme d'une matrice 32 X 16. Les données de parité sont également prévues pour les directions horizontale et verticale respectives des données vidéo dans la matrice. De façon plus particulière, la donnée de parité correspond dans la direction horizontale se trouve placée dans les colonnes 17 et 18 de la matrice; la donnée de parité de la direction verticale est placée à la base dans la ligne 33. Les colonnes Nas 17 et 18 des blocs de la 33ème

ligne se trouve la donnée de parité pour la donnée verticale.

La donnée de parité pour la direction horizontale est formée par des blocs alternés du groupe de 16 blocs constituant la ligne respective de la matrice. Par exemple, dans la première ligne, le bloc de parité EB173 est formé par une addition modulo-2 [B1] O [3 [B [B @.S ( q = FBU Bo (3 DAne l'équation ci-dessus, le symbole Bi représente seulement la donnée du bloc Bi respectif. Dans ces conditions, les échantillons appartenant aux différents blocs sont calculés sous la forme de 8-bit en parallèle. De même, par addition modulo-2

[B23 E b 4f[B 6] [ 1 [BJ 1] fB.

on obtient le bloc de parité [BJi. La donnée de parité est réalisée de façon analogue pour chacune des lignes Nos 2 à 32 dans la direction horizontale. L'augmentation de la possibilité de correction d'erreur vient du fait que la donnée de parité n'est pas formée essentiellement par les données des 16 blocs contenus dans une ligne, mais également par les données des

blocs alternés positionnés dans la ligne.

La donnée de parité de la direction verticale se forme à partir des données de 32 blocs dans chacune des 16 colo: de blocs. Dans la première colonne, on forme le bloc de parité @577] par une addition modulo-2: (2), nnes [B X [IB19] 0b371 e9 [B541j 0 FB55 =[B57...d 3) Dans ce cas, on calcule les échantillons des blocs respectifs

suivant les ginaux 8-bit en parallèle.

Selon la figure 1, le circuit de compression de la base de temps 3a ou 3b de chaque canal comprime la donnée vidéo et réalise une période d'effacement de donnée (période ne comportant pas de donnée) dans laquelle on introduit le signal de synchronisation du bloc, les signaux d'identification et d'adresse, ainsi que les codes de contrôle de chaque bloc de donnée correspondant à 96 échantillons; en même temps, on fixe des périodes d'effacement de donnée dans lesquelles on introduit les données de parité. Le signal de sortie du circuit de compression de la base de temps 3a, 3b de chaque canal est appliqué à un codeur de correction d'erreur 4a, 4b qui génère la donnée de parité de la direction verticale et de la direction horizontale, ainsi que les mots de contrôle de chaque bloc. Un mode de réalisation d'un codeur de correction d'erreur selon l'invention est représenté à la figure 5; il se compose d'un générateur de parité-horizontal 22, d'un générateur de parité vertical 23 et d'un multiplexeur 24; ces différents circuits reçoivent le signal de sortie du

9 2481027

circuit de compression de base de temps correspondant 3a, 3B.

Le générateur de parité horizontal 22 et le générateur de parité vertical 23 génèrent chacun des données de parité horizontale et verticale partant de chaque donnée vidéo d'l/4 de trame, ces données de parité étant également appliquées au multiplexeur 24. Le signal de sortie du multiplexeur 24 est fourni à un générateur 25 qui génère le mot de contrôle P2 pour la donnée vidéo, un générateur 26 qui génère le mot de contrôle Q2 pour la donnée vidéo et un multiplexeur 27. Les signaux de sortie des générateurs 25, 26 sont également fournis au multiplexeur 27 qui additionnent les mots de contrôle de donnée P2, Q2 à la donnée vidéo et à la donnée de parité pour aboutir à la forme de signal représentée à la figure 3B; le signal

de sortie constitue la sortie du codeur de correction 4a, 4b.

Le signal de synchronisation de bloc et les signaux d'adresse et d'identification sont alors additionnés aux données vidéo et de parité dans le processeur d'enregistrement a, 5b de chaque canal. Le signal d'adresse AD représente le nombre i noté précédemment de chaque bloc. De plus, dans chaque processeur d'enregistrement 5a ou 5b, il est prévu un codeur du type codage de bloc qui convertit le nombre de bits d'un échantillon de 8 à 10 et un convertisseur parallèle-série pour mettre en série le code 10-bit qui est en parallèle. Le codage de bloc consiste à prendre les 28 codes dont les niveaux continus sont voisin de zéro parmi les 210 codes de mots à 10-bit et de réaliser une correspondance biunivoque avec les codes à 8-bit d'origine. A l'aide de ce qui précède on rend le niveau continu du signal d'enregistrement aussi voisin que possible de zéro, c'est-à-dire que les états "0" et "1" alternent l'un avec l'autre autant que possible. Ce codage de bloc est utilisé pour éviter la détérioration de la courbe transmise au côté lecture par une transmission pratiquement sans niveau continu. De plus, comme l'information contenue dans le signal d'identification ID de chaque bloc est important pour traiter-le système de reproduction, chaque processeur d'enregistrement 5a ou 5b génère des codes de contrôle de signal d'identification Pl, Q1 et additionne ces

codes à chaque bloc comme celà est représenté à la figure 3B.

Le signal de sortie des processeurs d'enregistrement 5a, 5b est appliqué au multiplexeur 6 qui répartit les signaux

248102?

entre quatre cannaux par les amplificateurs d'enregistrement 7a-7d, les rubans de sortie 8a-8d respectifs comme celà a été examiné. Quatre têtes rotatives sont reliées aux bornes de sortie 8a-8d, par exemple par des transformateurs rotatifs et un-balayage réalisé par les quatre têtes assure l'enre- gistrement sur quatre pistes parallèles 9a-9d, obliques par rapport à la bande 10, cet enregistrement correspondant alors

à une trame d'information vidéo.

Selon la figure 2, la partie reproduction du magnétoscope numérique selon l'invention comporte quatre bornes d'entrée 11a-lld recevant le signal vidéo numérique reproduit par quatre têtes rotatives. En particulier, en mode de reproduction de lecture du magnétoscope numérique, selon l'invention, les signaux de donnée vidéo reproduite sont dérivés des quatre têtes rotatives qui balayent les pistes 9a-9d respectives; ces signaux sont appliqués par des amplificateurs de lecture 12a-12d à des processeurs de lecture 13a-13d respectifs. Ces processeurs de lecture assurent la mise en forme des courbes, transforment les données série en des données parallèle, extraient le bloc de synchronisation, les signaux d'identification ID et d'adresse AD et les codes de contrôle des données et de plus exécutent le codage des blocs ou la conversion de 10-bitsren 8bits. De plus, dans l'opération de décodage de bloc, chaque bloc 96échantillon de donnée est vérifié pour les erreurs pour 24 échantillons Les sorties des processeurs de lecture 13a-13b sont appliquées aux correcteurs de base de temps respectif 14a-14d dont on

enlève l'erreur de base de temps contenuedans les données.

Les données de chaque canal sont fournies par les

correcteurs de base de temps respectif 14a-14d par l'intermé-

diaire d'un multiplexeur 15 et d'un échangeur 16 pour les décodeurs de correction d'erreur 17a et 17b. En particulier, les signaux de sortie des correcteurs de base de temps 14a-14d sont d'abord applicables au multiplexeur 15 qui réunit de

nouveau les quatre signaux de sortie sur deux canaux; l'échan-

geur 15 rétablit les données mélangées du multiplexeur 15 suivant l'ordre correct. En d'autres termes, dans une opération de lecture habituelle dans laquelle les têtes rotatives balayent fidèlement les pistes d'enregistrement sur la bande magnétique ou encore en mode de défilement lent ou en mode de il 248102? lecture avec arrêt sur image, lorsque la position des têtes rotatives est réglée pour qu'elles suivent fidèlement les pistes d'enregistrement, les signaux sont seulement reproduits

des pistes qui correspondent aux quatre têtes rotatives.

Par contre, pendant la reproduction à grande vitesse (mode accéléré), lorsque la vitesse de défilement de la bande magnétique

correspond à plusieurs dizaines de fois à la vitesse de défi-

lement normale, l'inclinaison de la direction de balayage des têtes diffère de celle des pistes d'enregistrement (lignes en pointillés 9', figure 4), aussi bien que chaque tête balaye plusieurs pistes d'enregistrement pendant chaque balayage. Il en

résulte un mélange des signaux reproduits de différentes pistes.

Dans ce cas, l'échangeur 16 identifie les canaux corrects des signaux reproduits utilisant les signaux d'identification de pistes et fournit les signaux reproduits à des décodeurs de correction d'erreur 17a et 17b, en particulier, pour corriger les adresses dans les mémoires des différents canaux. Dans le cas de la reproduction à la vitesse de reproduction normale, les données du multiplexeur 15 traversent l'échangeur 16

pour aller vers les décodeurs de correction respectifs. L'échan-

geur 16 reçoit également sur son entrée les signaux des décodeurs de correction d'erreurs contenues dans le signal d'identification ID en utilisant les mots de contrôle de signal d'identification

P1 et Q1 (figure 3B).

Chaque décodeur de correction d'erreur 17a et 17b contient un circuit de détection et de correction d'erreur utilisant les données de parité horizontale et verticale et les différents mots de contrôle de donnée P2 et Q2. Il est à remarquer que pendant la reproduction à grande vitesse, on n'effectue aucune détection, ni correction d'erreur en utilisant les données de parité horizontale et verticale, même si des erreurs dans les signaux d'identification respectifs sont corrigés dans l'échangeur 16. Les décodeurs de correction d'erreur 17a et 17b comportent chacun une mémoire de trame. Si une donnée non corrigeable est reproduite, c'est-àdire une donnée contenant un trop grand nombre d'erreurs, la donnée appliquée aux décodeurs de correction d'erreur 17a et 17b n'est pas inscrite dans la mémoire de trame, mais la donnée précédant dans l'intervalle d'une trame, la donnée non corrigible est utilisée pour une interpolation ou une suppression avec remplacement. La donnée de chaque décodeur de correction d'erreur 17a et 17b est appliquée à un circuit d'expansion de base de temps respectif 18a et 18b qui remet les données à la vitesse de transmission d'origine, puis applique les données à un multiplexeur commun 19. Le multiplexeur 19 sert à retourner les données reproduites des deux canaux à un seul c4nal qui est à son tour appliqué à un processeur de signaux 20 fournissant un signal vidéo couleur, reproduit à la borne de sortie 21. Le processeur de signaux 20 qui sera décrit ci-après sépare les composants de luminence et de chrominance du signal vidéo couleur, par l'intermédiaire

d'un filtre numérique pour corriger la phase de la sous-

porteuse couleur des composants de chrominance pendant une opération de suppression avec remplacement, en utilisant les signaux d'identification ID. De plus, le signal vidéo couleur, numérique est transformé en un signal vidéo couleur analogique

par un convertisseur numérique/analogique (D/A) non représenté.

Comme indiqué, précédemment, les mots de contrôle de donnée P2, Q2 sont ajoutés à chaque bloc de donnée vidéo (figure 3B) qui contiennent également 96 échantillons de donnée ou 48 mots de donnée W1, W2... W48. En général, Iorsque n mots W1, W2... Wnl, Wn sont contenus dans un bloc, chaque mot étant formé de m-bits, on peut générer deux mots de contrôle Q, P formés chacun de m-bits et additionner ces mots au bloc, en utilisant la matrice de contrôle de parité suivante H 0 T-1 T-2..T (n-1) nT

H M... (4) ,

0 T0 T1 T2... Tn-1 Tn o] Dans cette matrice T0 et O sont respectivement une matrice d'identité et une matrice nulle de type m x m; T-1, T-2 T-n 1 2 n-i n , T..... T, T sont des éléments distincts non nuls d'un champ de Galois GF (2m). Les opérations "addition" et "multiplication" sont des opérations faites modulo-2 sur

le champ de Galois GF (2m).

Un polynome générateur irréductible G(x) de degré m sur le champ de Galois GF (2) s'exprime comme-suit: G(x) = gO + gl x +... + gm1 x-1 +gmx (5).

1 3 2481027 Le polynome générateur G (x) ci-dessus permet d'obtenir une matrice T d'un

générateur m x m comme suit Qg0 0.......... 0 g 10..........0 se1 O i.... g2 (6) O.......... 1 g Si G(x) est un polynome irréductible primitif, on obtient un champ de Galois GF (2m) ayant 2m-1 éléments distincts non nuls. Si le polynome générateur G(x) est un polynome irréductible non primitif, le nombre d'éléments du m m champ de Galois GF (2m) est inférieur à 2m. De plus, le nombre m de mots W1, W2... Wn de chaque bloc est choisi comme étant un nombre entier inférieur au nombre d'éléments distincts non-nuIs du champ de Galois GF (2m). A partir de ces petits n mots de chaque bloc, on forme deux mots de contrôle Q et P comme suit n

Q = il T (n+l-i)W.

i=i -T1 +T-2 -(-1 n = T-Wn+ T n-2 ++ T W2 + T W1...(7) nn- 2i n P = Tn+li W. i=l = TWn + T2Wni +.. + Tn- W2 + TnW1... (8) Ainsi, on transmet en série les données vidéo numériques dans l'ordre W1, W2... Wn, P et Q, comme le montre schématiquement

la figure 3B.

La description ci-après concerne les opérations de

détection et de correction d'erreur pendant la production en utilisant les mots de contrôle Q et P ci-dessus. On suppose que l'on reçoit des signaux numériques Wi, P et Q comme suit: Wi = Wi + ei P =P+ e p

. (10)..DTD: Q = Q + eq (11) Dans ces formules e, e et eq sont des schémas d'erreur _P_ contenu dans les mots Wi, P et Q; on peut alors exprimer un bloc de signaux numériques reproduits à l'aide d'un vecteur ligne (ou matrice) comme suit:

V = (Q, P, Wn Wn-l1... W2, W1). (12).

Si le vecteur ligne ou la matrice V sont transposés, on obtient une matrice transposée VT formée et multipliée par la matrice de contrôle de parité H selon l'équation 4) pour donner les syndromes S1 et S2, comme suit: F Si

_S2S _= H VT

S 2 n S1 =Q+ i. = T (N+î i)W n S = P + i_ Tn+l-iw 2 i=1 (13) (14) (15). Les équations (14) et (15) peuvent s'écrire comme suit, en ne contenant que les schémas d'erreur: n S1 = e + T(n+li)ei q 1=1 (16) n S2= ep + i=l T(n+ 1 -i)

2 pi=i e.

(17)

On utilise ainsi les syndromes S1 et S2 pour effectuer l'opé-

ration de détection et de correction d'erreur.

En particulier, l'opération de détection et de correction d'erreur se déroule comme suit: s'il n'y a pas d'erreur dans la donnée ou les mots de contrôle Wi, alors ei = ep = eq = O. Les équations (16)et (17) montrent que:

S1 = S2 = O

248102?

(9) (18).

248102?

S'il existe une erreur dans un mot de contrôle P ou Q,mais pas dans un mot de donnée, ei = 0 et = eq ( = ou (19) S2 S2 ep En d'autres termes, si seulement l'un des syndromes S1 ou S2 s'annule, il y a une erreur dans le mot de contréole P ou Q. Dans ce cas, la correction des mots de contrôle est impossible, mais comme le mot de donnée Wi tel que transmis est correct, il n'est pas nécessaire de faire une correction ou une opération

de suppression avec remplacement.

S'il y a une erreur dans seulement un mot de donnée Wi dans la position d'ordre i dans un lboc ep = eq O et ei 0 0, les équations (6)et (17) se réduisent à une forme beaucoup plus simple, à savoir Si = T(n+l-i)e... (20)

S = T(n+l-i)e....(21).

2 i En réorganisant les termes des équations (20) et (21), on obtient l'équation suivante:

Tn+l-i S = T-(nl-i) S =Te.o (22).

1 2 i Si i est changé séquentiellement dans l'ordre t1, 2, 3o.o(n-1),n, on peut trouver la valeur de i pour laquelle l'équation (22)

est satisfaite.

En d'autres termes, pour la valeur de i pour laquelle l'équation (22) est satisfaite, on a la position d'erreur i du mot faux et le schéma d'erreur ei peut se déterminer pour effectuer la

correction d'erreur en utilisant le montage de l'équation (9).

Dans le cas de plus d'un mot de donnée qui soit faux, par exemple, deux mots de donnée, à l'intérieur d'un blocg il n'y a pas d'erreur dans les mots de contrôle Q et P, ep = eq = 0, ei 0 0 et ej # 0. Dans ce cas, les équations (16) et (17) se réduisent comme suit 1

16 248102?

S = T (n+li)e + T-(n+l-j) e... (23)

S Tn= ei + T e... (24).

2 i j Les équations (23) et (24) peuvent se simplifier en multipliant les deux côtés de l'équation (23) par Tn+l et en multipliant les deux côtés au terme de l'équation (24) par T()(n+l) pour obtenir les équations suivantes: n+l Tn+l Sl = S = Ti ei + T e.. (25)

T(n+l) S2 = S = Ti ei + T-3 ej... (26).

En effectuant les différentes opérations et en combinant les équations (25) et (26) on obtient l'équation suivante:

T-1 S* + Ti S2 = (Ti-j + T-(i-j)) e... (27).

En réarrangeant les termes de l'équation (27), on peut obtenir l'équation pour le schéma d'erreur ej:

(-e. = (T (i) + T-(i-))lx (T-iS+ Ti S... (28).

De la même manière, en effectuant diverses opérations et en combinant les équations (25) et (26), on obtient la nouvelle équation suivante

T IS + TjS* = (T- + T_(i-)) ei... (29).

l 2 En réarrangeant les termes de l'équation (29), on obtient une équation donnant le schéma d'erreur ei:

e (i-j)-(i-i) 1 j -

ei = (T(ii) + T (ii)) lx (T SJ + T S2)... (30).

Il est à remarquer que lorsque les deux syndromes S1 et S2 ne sont pas égaux à zéro, il y a une erreur dans au moins un mot numérique d'un bloc. Comme l'équation (30) ne satisfait pas à la relation de l'équation (22) correspondant au cas d'une erreur existant dans seulement un mot, deux mots ou plusieurs mots d'un bloc contenant une erreur. Comme les erreurs dans plus d'un mot ne sont pratiquement pas corrigibles, selon l'invention, on considère que l'ensemble du bloc ne peut se

corriger et on effectue une opération de suppression avec rem-

17 2481027

placement. Toutefois, il est à remarquer que si lon peut détecter une position d'erreur i et j par exemple en utilisant un pointeur, on peut obtenir les schémas d'erreur ei et ej en partant des équations (28) et (30) ce qui permet de corriger les mots faux Wi et Wj. i On examinera ciaprès le cas de schéms d'erreur en différentes positions (i 0 j) et qui sont égaux; celà correspond à un cas particulier d'une erreur sur deux mots examiné ci-dessus. En particulier, dans ce cas ep = eq = 0, ei # 0, ej O et ei = ej. De plus, comme pour l'équation (23) et (24), S1 0 O et S2 O. Toutefois, dans ce cas, le code de correction d'erreur a une plus grande possibilité de détection des erreurs si bien que l'on peut corriger les mots

faux Wi et Wj.

En utilisant les montages ci-dessus, il est facile 1 de déterminer si l'on peut corriger des mots faux et dans

la négative, s'il faut effectuer une opération de suppression.

A titre d'exemple, l'opération ci-dessus, pour générer les mots de contrôle de signaux d'identification P1 et P2 on peut utiliser le polynome générateur Gl(x) suivant

Gl(x) = x8 + x4 = x3 + x + 1... (31).

Ce polynome générateur G1 (x) peut servir à définir une matrice génératrice T1 comme suit servant à obtenir les mots de contrôle de signaux d'identification P1 et Q1

OOO O O 0

1 0000000 1

0 1 0 0 0 0 0 0

00 1 00001

T = 0 0 1 0 0 1... (32).

O O O O 1 0 0 0

O O O O 0 1 0 0

00 1000

0000001i0 Pour des données vidéo contenant 48 mots d'une longueur de 16 bit pour chaque bloc, on peut utiliser par exemple le polynome générateur G2(x) suivant, pour générer les mots de contrôle P2 et Q2: G2(x) = x16 + x15 + x8 + x2 + 1

o (33).

248 1027

Le polynome générateur G2 (x) est alors utilisé pour définir une matrice de générateur T2 servant à générer les mots

de contrôle P2 et Q2.

Comme indiqué précédemment, on ajoute les signaux d'identification ID et d'adresse AD à chaque bloc dans les

processeurs d'enregistrement 5a et 5b. Ces derniers proces-

seurs génèrent également des mots de contrôle P1 et Q1 comme représenté à la figure 3B servant pour la détection et la correction des erreurs du signal d'identification ID. Ainsi, chaque processeur d'enregistrement 5a et 5b comporte un générateur de mots de contrôle P1 et un générateur de mots de contrôle Q1 qui fonctionne pratiquement de la même manière que le générateur 25 du mot de contrôle P2 et le générateur 26 du mot de contrôle Q2 examiné précédemment à propos de la figure 5. En particulier, la figure 7 montre un mode de réalisation d'un générateur d&un mot de contrôle P1 qui comporte un circuit de verrouillage 28 recevant successivement des mots de 8-bit en parallèle. Un circuit opérateur Tl, 29 (matrice génératrice) reçoit le signal de sortie du verrou 28 et fournit à son tour un signal de sortie à un verrou 30 ainsi qu'au générateur de mot de contrôle P1. La sortie du circuit opérateur 29, T1 fonctionne comme sortie du générateur de mot de contrôle Pl. La sortie du verrou 30 est alors appliquée en retour au circuit opérateur 29, T1. Le circuit opérateur 29, T1 travaille alors sur les signaux de sortie des verrous 28 et 30 en fonction de la matrice T1décrite ci-dessus. Plus particulièrement, le circuit opérateur 29, T1 comporte deux additionneurs modulo-2, c'est-à-dire des portes OU-EXCLUSIVE;

ces portes sont respectivement branchées de façon à corres-

pondre aux positions d'arrivée des états logiques "1" dans

la matrice générateur T1 précédente.

Le signal d'identification ID est en général formé de deux mots W1 et W2. Ainsi, en fonctionnement, au moment de l'envoi du premier mot W1 au verrou 28, le verrou 30 est effacé. Le mot W1 est alors fourni du verrou 28 au circuit opérateur 29, T1; le signal de sortie T 0W du circuit opérateur 29 est enregistré dans le verrou 30. Puis le mot W2 suivant est fourni au verrou 28, la sortie T1 W1 du verrou 30 est également fournie au circuit opérateur 29, T1* En conséquence, le circuit 29 génère une sortie T îW2 + T 1 W

19 248 1027

qui est fournie au verrou 30. Le verrou 28 est alors effacé et la sortie du verrou 30 est appliquée en retour au circuit opérateur 29, T1 qui dérive le mot de contrôle P1 sous la forme T1 W + T2 W2. De la même manière, on génère un mot de contrôle Q1 en utilisant un circuit opératoire correspondant -1 à la matrice T. De plus, le générateur 25 du mot de contrôle P2 et le générateur 26 du mot de contrôle Q2 des codeurs de correction d'erreur 4a et 4b comportent des circuits opératoires analogues à ceux de la figure 7 travaillant suivant le polynome générateur G2(x), décrit précédemment. On génère ainsi des mots de contrôle P1, Q1, P2 et Q2 et on les insère dans chaque bloc comme représenté à la figure 3B pour servir dans la partie reproduction de la figure 2 pour détecter et

corriger les erreurs de chaque bloc d'information vidéo.

La figure 8 montre un schéma plus détaillé d'un canal d'une partie de reproduction de la figure 2 pour servir dans la détection et la correction des erreurs e les multipleurs et 19 ont été supprimés dans un but de simplification de la

description. En particulier, la donnée reproduite par l'un

des amplificateurs 12a-12d est appliquée à l'un des proces-

seurs de lecture 1"a-13d qui convertit les échantillons de donnée à 10bit pour les mettre sous forme parallèle a l'aide d'un convertisseur série/parallèle (S/P) 31 pour les appliquer à une mémoire morte (ROM) 32 dans chaque processeur de lecture 13. Dans la mémoire ROM 32, on effectue une conversion -bxt/8-bit. En particulier la mémoire ROM 32 convertitun mot de code de 10-bits à un mot de code à 8-bits selon une fonction cadre prédéterminée. Le codage du bloc est tel que les codes 28 dont les niveaux continus sont voisins de zéro soient choisis parmi les 210 codes de mots à 10-bits et soient répartis pour assurer une correspondance bi- univoque avec les codes à 8-bits d'origine. A l'aide de ce qui précède, on arrive à un niveau continu pour le signal d'enregistrement qui est aussi proche que possible de zéro, c'est-à-dire que les états "O" et "1" alternent autant que possible l'un avec l'autre. En d'autres termes, on limite au minimum le

nombre de bits d'états "O " ou "1" qui se suivent à chaque fois.

Il est à remarquer qu'avec cette fonction cadre, les dif-

férents mots de 10-bits parmi les 210 combinaisons possibles n'ont pas été choisis dans la partie d'enregistrement de la

2481027

figure 1 dans l'opération de conversion 10-bits/8-bits correspondante. Ainsi, lors de la reproduction d'un mot de 10-bits qui n'a pas été choisi, on a une donnée reproduite qui est fausse. Dans ce montage, le risque de détection d'erreur représente environ 75 %, alors que le risque de laisser passer une erreur est de 25 %. En d'autres termes, le risque d'oublier une erreur dans chaque mot reste un risque relativement élevé. Selon la présente invention, on a proposé de regrouper un ensemble de n mots en une unité, par exemple un quart de bloc et lorsque la détection montre qu'un mot d'une unité contient une-erreur, on considère que l'ensemble de l'unité est fausse. Ainsi, la probabilité de laisser passer une erreur dont l'unité correspond à (1/4)n ce qui est une valeur extrêmement faible. Il est à remarquer que plus il y a de mots dans une unité et plus la chance de trouver une erreur dans l'unité est grande. Dans la présente invention, chaque bloc de donnée vidéo contient 96 échantillons de (48 mots) comme représenté à la figure 3B. Chaque bloc est en outre divisé en quatre unités égales de 24 échantillons (12 mots) pour l'opération de détection d'erreur. Ainsi, lorsque l'un des 24 échantillons de chaque unité contient une erreur, tous les 24 échantillons de donnée de cette unité sont considérés

comme faux.

Selon la figure 8, la mémoire ROM 32 de chaque processeur de lecture 13 génère un signal d'erreur EM qui est au niveau logique "1", lorsque l'un des 24 échantillons d'une unité contient une erreur; ce signal est au niveau logique "0" lorsqu'il n'y a aucune erreur dans aucun mot d'une unité. En d'autres termes, lorsque l'un des mots de 10-bits des données reproduites ne correspond pas à l'un des mots de 10-bits précédemment choisi par la fonction cadre, le signal d'erreur EM est au niveau logqiue "1". De plus,

chaque mémoire ROM 32 génère un second signal d'erreur ES indi-

quant l'existence d'une erreur dans chaque échantillon et

son rôle est très semblable de celui du signal d'erreur EM.

*Des signaux d'erreur EM et ES ainsi que les données de 8-bits converties, sont fournies par le correcteur de base de temps respectif 14a-14d à l'échangeur 16. L'échangeur 16 comporte un

correcteur d'erreur ID/AD 33 pour corriger les erreurs conte-

nues.dans le signal d'identification ID et dans le signal

21 2481027

d'adresse AD de chaque bloc en utilisant des mots de contrôle

P1 et Q1. Comme examiné précédemment, la description du

multiplexeur 15 à la figure 8 n'a pas été faite dans un but

de simplification.

L'échangeur 16 fournit les données à 8-bits et le signal d'erreur EM aucodeur de correction d'erreur 17a ou 17b respectif; le signal d'erreur 4S de l'échangeur 16 est appliqué à un compteur d'erreur 34. Ce compteur détecte le nombre d'échantillons faux contenus dans chaque bloc en comptant le signal d'erreur ES. Ainsi, le compteur d'erreur 34 génère un signl d'erreur EH qui est au niveau logique 0" lorsque le nombre d'échantillons contenant une erreur dépasse la possibilité de correction du système c'est-à-dire lorsque deux mots ou-plus dans un bloc contiennent une erreur. Le signal d'erreur EH est au niveau logique "1" lorsque le système est capable de corriger les erreurs en utilisant les mots

de contrôle de donnée P2 et Q2.

Chaque décodeur de correction d'erreur 17a ou 17b contient un correcteur d'erreur de mot de contrôle 35 pour détecter, corriger l'erreur dans chaque bloc en utilisant les mots de contrôle de donnée P2 et Q2. Le signal d'erreur EH du compteur d'erreur 34, ainsi que les données de l'échangeur 16 sont fournis au correcteur d'erreur de mot de contrôle 35 en effectuant une opération de correction d'erreur utilisant les mots de contrôle de donnée P2 et Q2 lorsque le signal d'erreur EH est au niveau logique "1". Lorsque le signal d'erreur EH est au niveau logique "0", le correcteur d'erreur de niveau de contrôle 35 génère un signal d'erreur EB en même temps que le signal d'erreur EM de l'échangeur 16 est fourni au mélangeur de signal d'erreur 37. Il est à remarquer que le signal d'erreur EM est au niveau logique "0" lorsquton a constaté qu'une unité pouvait se corriger; par contre, il est au niveau logique "1" lorsqu'il est certain que l'unité est incorrigible. Ainsi, le mélangeur de signaux en réponse à des signaux d'erreur EM et EB génère un signal d'erreur EK qui est au niveau logique "1" pour chaque unité de 24 échantillons qui n'est corrigible. De plus, le correcteur d'erreur de mot de contrôle 35 fait passer les données non corrigées lorsque le signal d'erreur EH est au

niveau logique "0".

Le signal d'erreur EK du mélangeur de signal

22 2481027

d'erreur 37 et la donnée corrigée ou non du correcteur d'erreur de mot 35 sont fournis à un correcteur d'erreur de parité 36 qui effectue une correction d'erreur en utilisant les données de parité horizontale et verticale. De plus, lorsqu'un signal d'erreur EK du mélangeur de signal d'erreur 37 indique que l'unité de données fournit au correcteur d'erreur de parité 36 peut

se corriger, le correcteur 36 effectue l'opération de correc-

tion d'erreur mentionnée ci-dessus en utilisant les données

de parité horizontale et verticale.

Par contre, lorsque le signal d'erreur EK indique que l'unité n'est pas corrigible, le correcteur d'erreur de parité 36 reçoit la donnée non corrigée du correcteur d'erreur de mots de contrôle 35 et effectue l'interpolation ou une suppression avec remplacement utilisant les données de la trame précédente. Le correcteur d'erreur de parité 36 transmet les données avec interpolation, correction ou sans

changement s'il n'y a pas d'erreur, ainsi qu'un signal d'inter-

polation EP indiquant que la donnée fournie a subi une inter-

polation; ces signaux sont transmis par le circuit d'expansion

de base de temps 18 respectif au processeur de signaux 20.

Lorsqu'on a fait une opération d'interpolation, on remplace

l'unité fausse par l'unité correspondante de la trame directe-

ment précédente. Dans ce cas, le processeur 20 assure le cas échéant la conversion de la phase de la sous-porteuse couleur de la donnée d'interpolation en une phase qui coïncide avec

-la phase de référence.

La figure 10 montre un schéma plus détaillé d'un

* mode de réalisation d'un correcteur d'erreur 35 selon l'inven-

tion, utilisé pour les décodeurs de correction d'erreur 17a et 17b des figures 2 et 8. Comme représenté, la donnée vidéo d'un bloc, c'est-à-dire la donnée contenant 48 mots de 16-bits chacun, ainsi que le mot de contrôle et la donnée de parité sont appliqués aux générateurs de syndrome 37, 38 et à la mémoire tampon 39. Le générateur de syndrome 37 génère un syndrome SDQ (ou S1 comme indiqué précédemment), à partir de chaque groupe de 48 mots de donnée vidéo et du mot de contrôle Q2 de chaque bloc. De la même manière, le générateur de syndrome 38 génère un syndrome SDP (ou S2 comme indiqué précédemment) à partir de chaque groupe de 48 mots de donnée vidéo et du mot de contrôle P2 de chaque bloc. Les syndromes

23 2481021

SDQ (ou S1> et SDP (ou S2) sont obtenus selon les équations (14) et (15) et les générateurs de ces syndromes ont une structure analogue à celle du générateur de mot de contrôle P1 (figure 7). Ainsi lorsqu'il y a une erreur seulement dans un mot de donnée de chaque bloc, c'est-à-dire le mot numéro it les équations (20):, (21) qui sont des versions simplifiées des équations (14), (15) donnent les syndromes SDQ et SDPo Pour effectuer l'opération donnée à titre d'exemple par les équations (22), le syndrome SDQ est appliqué au circuit opérationnel 40, Tn dans lequel le syndrome est multiplié par Tn pour donner le syndrome Ti e. De la même manière, le syndrome SDP est il n appliqué au circuit opérationnel 41, T_ qui le multiple par T-n et le transforme en un syndrome TIi e Comme une période

d'un bloc est nécessaire pour générer les syndromes ci-

dessus, la mémoire tampon 39 retarde les données reçues d'un

retard correspondant à cette période.

La sortie du circuit opérationnel de la puissance Tn, est appliquée à un verrou 43 comportant une boucle de réaction formée d'un circle opérationnel 42, T La sortie du circuit opérationnel 41 est appliquée de la même manière à un verrou 45 qui comporte une boucle de réaction formée du circuit opérationnel 44, T1. Après que les sorties des circuits opérationnels 40 et 41 soient mises dans les verrous respectifs 43, 45, les sorties des verrous 43, 45 sont appliquées en retour par les circuits opérationnels 42, 44 aux entrées des verrous respectifs 43, 45 et cette nouvelle donnée qui est verrouillée. Pendant chaque réaction, les sorties des verrous 43, 45 sont comparées l'une à l'autre dans le comparateur 46 qui détecte la concordance entre les deux sorties. Par exemple, si le mot Wi d'ordre (i) contient une erreur, le comparateur 46 fournit une sortie d'identité à l'instant ii A ce moment, la sortie des signaux 43, 45 donne le schéma d'erreur ei. La sortie du verrou 45 pendant chaque opération de réaction est également fournie à un circuit de correction c'erreur 47 en même temps que la sortie de la mémoire tampon 39. Ainsi, lorsque le verrou donne un mot contenant une erreur, le circuit de correction d'erreur 47 peut faire une opération de correction d'erreur

par une addition de modulo-2 de Wi + ei = Wi pour ce mot.

Le multiplexeur 48 reçoit le signal de sortie du circuit de correction d'erreur 47 ainsi que le signal de

24 2 481027

sortie de la mémoire tampon 39 et il choisit l'une des sorties de donnée comme sortie de donnée du correcteur d'erreur de mot de contrôle 35 en réponse à l'opération de comparaison par le comparateur 46. En particulier, lorsque le comparateur 46 détecte une erreur que l'on peut corriger dans l'un des

mots d'un bloc, il fournit un signal d'identité au multi-

plexeur 48 qui choisit la sortie de donnée corrigée du circuit de correction d'erreur 47. Lorsque le comparateur 46 ne détecte pas d'erreur ou si les erreurs ne peuvent être corrigées, le multiplexeur 48 choisit la sortie de donnée

de la mémoire tampon 39.

Les signaux de sortie des verrous 43 et 45 sont également fournis à des comparateurs 49, 50 respectifs qui détectent si le syndrome a une valeur nulle. Pour celà les comparateurs 49, 50 reçoivent également un signal d'entrée de niveau logique "O". Les comparateurs 49 et 50 donnent en sortie un niveau logique "O" lorsque les syndromes des verrous 43, 45 n'ont pas une valeur nulle. Les sorties des comparateurs 49, 50 sont appliquées aux entrées respectives d'une porte NOR 51 qui génère en sortie un niveau logique "1" seulement si une erreur se trouve dans un bloc, c'est-à-dire

lorsque les sorties des verrous 43, 45 sont toutes deux diffé-

rentes de zéro. La sortie de la porte NOR 51 est appliquée au verrou 52 qui donne à sontour un signal d'erreur EB comme

mentionné.

La sortie d'identité du comparateur 46 c'est-à-dire la sortie qui indique qu'il y a une erreur est également appliquée au verrou 52 pour effacer celui-ci. En plus le correcteur d'erreur de mot de contrôle 35 comporte une porte ET 53 recevant la sortie de la porte NOR " (NON-OU) 51 et le signal d'erreur EH du compteur d'erreur 34. Il est à remarquer que le signal d'erreur EH est au niveau logique "O" lorsque

la donnée contenue dans un bloc ne peut être corrigée c'est-à-

dire lorsque deux ou plus de deux mots contiennent des erreurs dans un même bloc. La porte ET 53 produit pour cela

en sortie un niveau logique '1" seulement si un signal d'erreur.

EH est au niveau logique "1" pour indiquer qu'il y a moins de deux erreurs dans le bloc et seulement si la sortie de la porte NOR, 51 est au niveau logique "1" pour indiquer qu'il n'y a pas d'erreur dans le-bloc. En d'autres termes, la porte

248102?

ET 53 donne en sortie un niveau logique "1" seulement sUil y a une erreur dans le bloc. La sortie de la porte ET 53 est appliquée au comparateur 46 pour mettre celui-ci en oeuvre seulement si la sortie de la porte ET 53 est au niveau logique "1' Le comparateur 46 fournit le signal d'identité au multiplexeur 48 pour choisir la donnée de sortie du correcteur d'erreur 46 seulement si une erreur existe dans le bloc. Lorsqu'il y a plus d'une erreur dans le bloc ou s'il n'y a pas d'erreur dans le bloc, le comparateur 46 ne fonctionne pas si bien que le multiplexeur 48 choisit la sortie de donnée de la mémoire

tampon 39.

Comme indiqué précédemment, lorsque les deux syndromes des verrous 43, 45 sont différents de zéro, la porte NOR 51 donne en sortie un niveau logique "1" qui est appliquée par le verrou 52 comme signal d'erreur EB. Ainsi, s'il y a seulement une erreur dans le bloc, la porte NOR 51 donne en sortie d'un niveau logique '1" qui est appliqué au verrou 52. Toutefois, à ce moment, le comparateur 46 efface le verrou 52 qui fournit

en sortie le niveau logique zéro comme signal d'erreur EB.

Ce n'est que pour une donnée non corrigible qu'un signal d'erreur EB est au niveau logique 11". En d'autres termes, en présence de deux ou plus de deux -erreurs, la porte NOR 51 génère en sortie un niveau logique "1" qui est appliqué au verrou 52; le comparateur 46 est réellement hors service et n'efface pas

le verrou 52.

La figure 11 montre un mode de réalisation d'un correcteur d'erreur de parité 36 utilisable dans la partie reproduction des figures 2, 8. Selon la figure 11, les données d'un correcteur d'erreur de mot de contrôle 35 sont appliquées à un générateur de syndrome horizontal 54 et à une mémoire tampon horizontale 55; le signal d'erreur EK du mélangeur de signal d'erreur 37 est appliqué à un circuit juge horizontal 56 qui détermine si la donnée de chaque unité peut être corrigée en fonction de la donnée de parité horizontale. Le générateur de syndrome horizontal 54 génère un syndrome horizontal SDH obtenu par combinaison modulo-2 de huit blocs de donnéealternés, d'une ligne et le bloc de parité horizontal qui correspond comme représenté à la figure 6. Comme il faut fournir une ligne de donnée pour former le syndrome horizontal SDH, la 4O,, mémoire tampon horizontal 54 retarde la donnée d'entrée de cette

26 2481027

durée. Le signal de syndrome SDH, la donnée de la mémoire tampon horizontale 55 et la sortie du circuit 56 sont des

signaux qui sont tous appliqués à un correcteur d'erreur 57.

Lorsque le circuit juge horizontal 56 détermine qu'une erreur dont l'unité peut se corriger, le circuit fournit un signal de niveau logique zéro au circuit de correction d'erreur 57 qui effectue une addition modulo-2 avec la donnée de la mémoire tampon horizontale 55 et le syndrime horizontal SDH du générateur de syndrome horizontal 54. Si le circuit juge horizontal 56 détermine que lerreur n'est pas corrigeable, il fournit un signal de niveau logique "1" à un circuit de correction d'erreur 57 qui laisse principalement passer les

données de la mémoire tampon horizontale 55.

La donnée du circuit de correction d'erreur 57 est appliquée à une mémoire vive (RAM) 58, à une sous-mémoire 59 et un générateur de syndrome vertical 60. En même temps, le circuit de correction d'erreur 57 fournit un signald'erreur EHO qui est au niveau logique "0" si la correction en fonction de la donnée de parité horizontale a été faite;

le signal est au niveau logique "1" lorsqu'il n'y a pas d'er-

reur ou si l'erreur ne peut se corriger; le signal est appliqué au circuit juge vertical 61 qui donne à son tour un signal de sortie correspondant au signal d'erreur EHO. Par exemple, le circuit juge vertical 61 fournit un signal de

sortie indiquant qu'il faudrait faire une opération de correc-

tion si le signal d'erreur EHO est au niveau logique "0".

Lorsqu'une opération de correction d'erreur doit être effectuée, le générateur de syndrome vertical génère un syndrome vertical SDV qui avec la sortie de la sous-mémoire 59 et le signal de sortie du circuit juge vertical 61 sont appliqués à un correcteur d'erreur 62; le correcteur 62 effectue une opération

de correction d'erreur à l'aide de la donnée de parité verti-

cale. Si la donnée ne contient pas d'erreur ou si les erreurs ne peuvent être corrigées, le circuit juge vertical 61 donne un signal approprié au correcteur d'erreur 62 qui lit les

données dans la mémoire RAM 58. Si des erreurs ont été consi-

dérées comme non corrigibles, le correcteur d'erreur 62 produit le signal d'interpolation EP qui indique l'exécution d'une interpolation. Si une correction a été effectuée le signal d'interpolation EP est au niveau logique "0" pour

27. 248102?

indiquer qu'aucune interpolation n'a été faite.

Plus particulièrement, pour la dernière opération du correcteur d'erreur de parité 36, il est à remarquer que la mémoire RAM 58 présente une capacité de -stockage correspondant à un quart de trame pour les données choisies dans les blocs Bl à B594 (figure 6). L'inscription des données dans la mémoire RAM 58 est déterminée par le signal d'adresse AD et le signal d'identification ID pour chacun des 24 échantillons c'est-à-dire pour chaque unité de donnée. La donnée est inscrite de la même manière dans la sous-mémoire 59. Un circuit de commande de mémoire (non représenté) répond au signal d'erreur EH et fonctionne pour permettre aux données contenant une erreur d'être inscrites dans la sous-mémoire 59, tout en interdisant que les mêmes données ne soient inscrites dans la mémoire RAM 58. La sous-mémoire 59 présente une capacité de stockage d'une ligne horizontale de données,c'est-à-dire de 18 blocs (figure 6) et l'adresse des données inscrites dans la sous-mémoire 59 est enregistrée comme drapeau d'erreur correspondant à un bit. Lorsque le circuit juge vertical 61 constate que l'unité de donnée contenant une erreur peut se corriger, la donnée lue dans la sous-mémoire 59 est appliquée à un correcteur d'erreur 62 qui la corrige à l'aide du syndrome vertical SDV. Toutefois, lorsque les erreurs sont jugées comme étant incorrigibles, la dernière donnée enregistrée dans la mémoire RPAM 58 est remplacée comme donnée d'interpolation On remarque que le signal d'erreur EHO est produit pour chaque unité de 24 échantillons et ainsi le signal de sortie du circuit juge vertical 61 est produit pour chaque unité de 24 échantillons. Toutefois, il arrive souvent qu'un bloc de donnée peut contenir une unité de 24 échantillons contenant une erreur et une autre unité de 24 échantillons sans erreur ou dont les erreurs sont incorrigibles. Dans ces conditions, l'unité de 24 échantillons contenant les erreurs corrigibles est inscrite dans la sous-mémoire 59 mais non dans la mémoire RAM 58. L'unité de 24 échantillons contenant les erreurs corrigibles est alors lue dans la sous-mémoire 59 et est corrigée dans le circuit de correction d'erreur 62 alors que l'unité de 24 échantillons par exemple qui contient

des erreurs non corrigibles est obtenue comme donnée d'inter-

polation de lamémoire RAM 58. Lorsqu'un bloc entier de

28 148102?

quatre unités est corrigé dans lé circuit de correction

d'erreur 62, le signal d'identification ID de la sous-

mémoire 59 est ajouté à chaque unité. Toutefois, lorsque là o les erreurs du bloc ne peuvent se corriger, c'est-à-dire pour une opération d interpolation, le signal d'identification ID

de la mémoire RAM 58 est ajouté à chaque unité non corrigible.

En plus, lorsqu'il y a une opération d'interpolation, le signal d'interpolation EP est au niveau logique "1" alors que

dans tous les autres cas, il est au niveau logique "0".

Il est à remarquer que l'opération de correction d'erreur du correcteur d'erreur de parité 36 est effectuée pour chaque unité de 24 échantillons (12 mots) et quatre unités forment un bloc dans chaque canal. Selon la figure 12, le bloc

de parité horizontal B17 est formé de huit blocs (Bi, B3... B15).

Si l'opération de correction d'erreur a été effectuée sur l'ensemble du bloc, une erreur dans deux blocs ou dans plus

de deux blocs rendrait impossible la correction de l'erreur.

Toutefois, comme chaque bloc est divisé en quatre unités de 24 échantillons, et qu'une correction d'erreur est faite pour chaque unité, la donnée de parité horizontale du bloc B17 peut servir à corriger au maximum quatre blocs contenant des erreurs. Par exemple, comme l'indique le repère X dans les blocs respectifs, on peut trouver des erreurs dans la première unité du bloc Bi, la seconde unité du bloc B7, la troisième unité du bloc Bll et la quatrième unité du bloc B15. Comme les positions respectives des unités des blocs ne se chevauchent pas, c'est-à-dire comme aucun groupe de deux blocs ne contient une erreur dans la première unité, les quatre unités de 24 échantillons du bloc de parité horizontal B17 peuvent servir à corriger les erreurs dans les unités

respectives des blocs Bi, B7, Bil, B15. La même analyse s'ap-

plique à la donnée de parité verticale; comme celà est montré pour la première colonne, des erreurs sont contenues dans la première unité du bloc Bl, la seconde unité du bloc B559, la troisième unité du bloc B55 et la quatrième unité du bloc B505. S'il n'y a aucune autre erreur dans la première colonne de blocs, le bloc de parité vertical B577 peut servir à corriger quatre erreurs qui existent dans les blocs

respectifs Bi, B55, B505 et B559.

Avant de décrire, le processeur de signaux 20, on

29 2481027

fera un bref examen du système NTSC. Dans le système NTSC, comme indiqué précédemment, chaque image se compose de 525 lignes réparties en deux trames, de façon que la première trame

contient 262 lignes et la seconde trame 263 lignes de données.

La phase de la sous-porteuse couleur entre les lignes des images adjacentes est inversée. Ainsi, lorsqu'on remplace les données à l'aide de celles de la trame correspondante d'une

image adjacente, sous la forme de donnéesd'interpolation rem-

plaçant des données incorrigibles, on a une inversion de la sous-porteuse. C'est pourquoi pendant la reproduction, il faut détecter et corriger immédiatement toute inversion de phase c la sous-porteuse couleur entre des blocs successifs reproduits (ou des unités). Il est toutefois remarqué que ce n'est que la partie chrominance du signal viédo qui contient la sous-porteuse couleur. Il suffit pour celâ de corriger la partie chrominance

du signal vidéo numérique plutôt que l'ensemble du signal vidéo.

Pour celà il faut séparer la partie chrominance du signal vidéo de sa partie luminence pour corriger l'inversion de phase de la partie chrominance ainsi séparée, puis recombiner la partie

chrominance et la partie luminence qui ont été séparées.

La figure 13 montre un mode de réalisation d'un processeur de signaux 20 selon l'invention, applicable à la partie reproduction des figures 2 et 8. Selon la figure 13, les données vidéo contenant le signal d'identification ID du correcteur d'erreur de parité 36 sont appliquées à un multiplexeur 63 et à un séparateur luminence-chrominance (Y/C) 64. Le signal luminence Y du séparateur 64 est appliqué à l'additionneur 65; le signal de chrominance C fourni par le séparateur 64 est applique par l'inverseur dé phase 66 à l'additionneur 65 dont la sortie est appliquée au multiplexeur 63e On remarque ainsi que la donnée fournie directement au multiplexeur 63 par le correcteur d'erreur de parité 36 a une sous- porteuse d'une certaine phase, alors que la donnée fournie par l'additionneur 65 a une phase de sous-porteuse

inversée par rapport à celle de la donnée mentionnée ci-dessus.

Le multiplexeur 63 choisit l'une des entrées de données qu'il reçoit pour fournir en sortie un signal vidéo reproduit dont la relation de phase des sous-porteuses a été corrigée. En particulier le multiplexeur 63 est commandé par le signal de sortie de la porte ET 67 pour choisir les données d'entrée

2481027

du correcteur de parité 36 lorsque le signal de sortie de la porte ET 67 est au niveau logique "O" et pour choisir la donnée de l'additionneur 65 lorsque le signal de sortie de la

porte ET 67 est au niveau logique '1".

Pour celà le processeur 20 comporte une mémoire d'identification ID 68 qui reçoit-le signal d'identification ID à ajouter à chaque unité de 24 échantillons dans chaque bloc des données d'entrée. La mémoire ID 68 donne un signal

de sortie FL indiquant que l'unité de 24 échantillons corres-

pond à une image pair ou impair et applique le signal de

sortie FL à l'une des entrées d'une porte OU-exclusive 71.

De plus, un générateur de cadence principale 69 fournit un signal de cadence principale à un générateur de signal de commande fournissant luimême un signal de sortie RFL comme signal de référence pour indiquer si les données doivent correspondre à une imaged'ordre impair ou pair vers une autre entrée de la porte OU-exclusive 71. Il est de plus à remarquer que le générateur de signal de commande génère également différents signaux de temps et signaux de commande

utilisés pour commander le fonctionnement de la partie repro-

duction de la figure 2 à partir des sorties de lecture des

correcteurs de base de temps 14a-14d vers la bande de sortie 21.

On remarque pour celà que la porte OU-exclusive 71 fournit un signal d'état logique "O" lorsqu'il y a coïncidence de phase entre la phase de référence voulue de la sous-porteuse et la phase réelle de la sousporteuse de chaque unité de

24 échantillons.

La sortie de la porte OU-exclusive 71 est appliquée à l'une des entrées de la porte ET 67 dont l'autre entrée reçoit le signal d'interpolation EP du correcteur d'erreur de parité 36. Le signal d'interpolation EP est au niveau logique "1" pour les données d'interpolation de chaque unité de

24 échantillons; ce signal est au niveau logique "O" lors-

qu'il n'y a pas eu d'interpolation. Ainsi, en l'absence d'in-

terpolation, la phase de la sous-porteuse couleur du signal de donnée est corrigée automatiquement. A ce moment, le signal d'interpolation EP est au niveau logique "O"; un signal de niveau logique O" est appliqué au multiplexeur 63

pour choisir les données du correcteur d'erreur de parité 35.

Par ailleurs, si une unité de 24 échantillons est formée de

31 2481027

données d'interpolation, le signal d'interpolation EP est au niveau logique "1". En même temps, si le signal de sortie FL de la mémoire ID, 68 coïncide avec le signal de référence RFL pour indiquer que la phase de la sous-porteuse de l'unité de 24 échantillons est correcte, la porte OUexclusive 71 fournit un signal d'état logique "Os' à la porte ET 67. Pour celà comme la phase de la sous-porteuse est correcte, le multiplexeur 63 choisit de nouveau la donnée du correcteur d'erreur de parité 36. Toutefois, si pendant l'opération d'interpolation la phase de la sousporteuse couleur a été inversée, il n'y a pas de coïncidence entre les signaux FL et RFL, si bien que la porte ET 67 donne un signal d'état logique "1" au

multiplexeur 63 qui en réponse choisit la donnée de l'addition-

beur 65. Comme la donnée de l'additionneur 65 a vu sa sous-

porteuse couleur inversée, le multiplexeur 63 produit une

sous-porteuse ayant une relation de phase continue.

Il est à remarquer dans desr modes de reproductions spéciaux, par exemple en mode de reproductions à mouvements rapides (accélérés) les différentes pistes 9a-9b risquent d'être balayées par des têtes rotatives qui décrivent un chemin 9' représenté en pointillés à la figure.4. Lorsque le signal vidéo est traité dans la partie reproduction selon la figure 2, toute erreur du signal d'identification ID (figure 31 sera corrigée par exemple à l'aide des mots de contrôle de signal d'identification P1 et Q1, alors que les erreurs dans une unité de 24 échantillons ne pourront être corrigées car elles seront trop nombreuses. Dans ce cas, la mémoire RAM 58 fours

une donnée d'interpolation pour remplacer l'unité non corri-

gible de 24 échantillons et pour générer des données vidéo continues. Comme le signal d'identification ID est toujours correct, toute erreur de phase de la sous-porteuse peut ainsi se corriger dans le processeur 20 comme celà est examiné à l'aide d'un signal d'interpolation EP qui est toujours au niveau logique "1" pour indiquer que l'unité de 24 échantillons

contient des données d'interpolation.

Ainsi, selon l'invention, on utilise la détection du procédé de conversion de code peut effectuer une opération de correction d'ereur. On réduit ainsi la redondance. De plus, selon l'invention, lorsqu'on détecte un mot contenant une erreur, l'ensemble de l'unité contenant le mot erroné est

32 2481027

considéré comme faux, ce qui améliore la probabilité de détection dvune erreur. De plus, comme l'opération de détection d'erreur est faite pour chaque unité ou pour chaque quart de bloc de donnée vidéo en utilisant les données de parité horizontale et verticale, on peut réaliser une correction élaborée et une suppression avec remplacement d'une longueur de données inférieure à un bloc. Celà permet de corriger efficacement à la fois les erreurs de déclenchement et les erreurs aléatoires. On remarque également que l'invention réduit efficacement la redondance de l'opération de détection d'erreurs par comparaison auxprocédésconnus dans lesquels la donnée est divisée en plusieurs petites unités et chaque

unité est munie d'un code de détection/correction d'erreurs.

En outre, l'invention donne une très grande possibilité de détection et de correction d'erreurs puisque chaque bloc de données contient un autre code de détection/correction d'erreurs, c'est-à-dire les mots de contrôle P2, Q2 fixés à chaque bloc de données. Celà se fait en plus des données de parité horizontale et verticale. Enfin, l'invention permet un traitement plus efficace des signaux en particulier pour les modes de reproductions spéciaux avec suppression d'erreurs, puisqu'un code de correction d'erreurs est également fixé

à chaque signal d'identification ID.

Diverses variantes peuvent être envisagées à la présente invention. Par exemple, bien que le système ci-dessus ait été décrit avec un codage de 8 à 10 blocs, d'autres systèmes de codage peuvent s'envisager. On peut par exemple avoir un système 3PM dans lequel des mots de 3-bits sont transformés en des mots de 6-bits en utilisant l'intervalle de temps minimum entre les transitions des bits d'état "O' et "l" qui est relativement long et l'intervalle de temps maximum entre les transitions des bits d'état "O" et "l" qui est relativement court. Ainsi, si l'intervalle de temps maximum entre les transitions est égale à 6T, lorsque l'intervalle entre les transitions dépasse 6T, on estime que les données contiennent une erreur. De même dans un système de codage MF, l'intervalle de temps maximum entre les transitions est

égale à 2T et la détection d'erreurs se fait de la même manière.

De plus, dans des systèmes autres que le système NTSC, on peut également appliquer l'invention à l'enregistrement et/ou la

33 2481027

reproduction de signaux vidéo couleur par exemple dans le système PAL. Enfin, l'invention peut également s'utiliser

pour des signaux audio mis sous forme numérique.

Claims (17)

REVENDICATIONS le) Procédé de traitement d'un signal numérique formé de plusieurs mots Nbits résultant d'une conversion de code à partir d'un ensemble de mots Mbits selon une fonction de cadrage prédéterminée, procédé caractérisé en ce qu'on reconvertit chacun des mots à N-bit pour obtenir chaque fois un mot respectif de M-bit selon la fonction de cadrage, l'ensemble des mots de M-bit reconverti formant une unité de données pour un nombre prédéterminé de mots, on détecte si l'un des mots de M-bits contient une erreur en ne satisfaisant pas à la fonction de cadrage au cours de l'état de reconversion et on décide que chaque unité de donnéerqui contient un mot de M-bit ayant une erreur est une unité erronée. ) Procédé selon la revendication 1, caractérisé en ce que le nombre de bits de chaque mot de N-bits est supérieur au nombre de bits de chaque mot de M-bits.
1. 3 ) Procédé selon la revendication 2, caractérisé en ce que le nombre de bits de chaque mot de N-bit est égal à 10 et le nombre de bits de chaque mot de M-bit est égal

   à 8.

   ) Procédé selon la revendication 1, caractérisé en ce qu'on détermine si chaque unité de donnée fausse peut être corrigée en fonction du nombre de mots de M-bit contenant

   une erreur dans chaque unité de donnée.
2. 50) Procédé selon la revendication 4, caractérisé en ce qu'on supprime chaque unité de donnée fausse qui a été considérée comme incorrigible en lui substituant une autre

   unité de donnée.
3. 6 ) Procédé selon la revendication 5, caractérisé en ce que le signal numérique est un signal vidéo numérique

   formé d'une succession d'intervalles de trames, chaque inter-

   valle de trame comportant plusieurs unités de données et chaque autre unité de donnée est substituée à l'intervalle de trame directement suivant, lorsque cet intervalle contient

   une unité de donnée fausse à supprimer.

   ) Procédé selon la revendication 4, caractérisé en ce qu'on ajoute au moins un mot de correction d'erreur au signal numérique reconverti à chaque nombre prédéterminé de mots à M-bits et on corrige les erreurs des mots à M-bits

   à l'aide d'au moins un mot de correction d'erreur.

   2481027

   ) Procédé selon la revendication 7, caractérisé en ce qu'on ajoute deux mots de correction d'erreurs à chaque nombre prédéterminé d'unités de données de mots à M-bits et leur phase de correction consiste à corriger l'erreur dans chaque mot de M-bit à l'aide d'au moins l'un des mots de correction d'erreur associés à l'unité de donnée à laquelle

   appartient le mot erroné.
4. 9 ) Procédé de traitement d'un signal numérique

   caractérisé en ce qu'il consiste à échantillonner un signal ana-

   logique à uoefréquence prédéterminée convertir le signal échantillon pour le mettre sous forme numérique, à former un bloc de données à l'aide d'un nombre prédéterminé de bits du signal numérique, à ajouter un signal d'identification à chaque bloc de données, pour son identification, à ajouter un signal de correction d'erreurs à chacun des signaux d'identification ) Procédé selon la revendication 9, caractérisé en ce qu'on détecte si chaque signal d'identification contient une erreur et on corrige toute erreur détectée dans chaque signal d'identification à l'aide d'un signal de correction

   d'erreurs qui lui est ajouté.

   il') Procédé selon la revendication 10, caractérisé en ce que le signal numérique est un signal vidéo couleur, numérique ayant une composante de luminence et une composante de chrominance avec une sous-porteuse couleur, procédé caractérisé en ce qu'on divise chaque bloc de données en

   plusieurs unités de données, on ajoute un signal d'identifi-

   cation de chaque bloc de données à chaque unité de données contenues dans le bloc, on détecte la présence d'erreurs dans chaque unité de données, on détermine si les erreurs détectées dans chaque unité de données peuvent être corrigées, on supprime les erreurs dans chaque unité de données pour laquelle on a estimé que l'erreur était incorrigible, en substituant une unité de donnée associée, l'unité de donnée associée ayant en addition un signal d'identification de son bloc de donnée, on compare le signal d'identification de chaque unité de donnée supprimée et non supprimée à un signal d'identification de références et on inverse la phase de la sous-porteuse couleur de l'unité de donnée lorsque le signal d'identification ajouté ne satisfait pas à une relation de comparaison prédéterminée avec un signal d'identification de

   36 248102?

   référence. 12 ) Procédé de traitement d'un signal numérique caractérisé en ce qu'on échantillonne un signal analogique

   à une fréquence prédéterminée, on convertit ce signal échan-

   tilloné pour le mettre sous une forme numérique, on constitue un mot de donnée composé chaque fois de m bits, on ajoute deux mots de contrôle P et Q à chaque groupe de n mots de données, chaque mot de contrôle ayant m bits et chaque mot de contrôle étant formé selon l'équation: XQ = T lWn + T W n-1 +.............+ T (n1W2 +T 1 P T1W + T2W + + Tn-iw + TnW n n-l 2 1 dans laquelle T-1, T-2. T(n-l) TTn 1 T2 n-1, Tn sont des éléments distincts non nuls dans le champ de Galois (2m). 13 ) Appareil pour le traitement d'un signal numérique composé d'un ensemble de mots à N-bit résultant d'une conversion de code à partir d'un ensemble de mots à M-bit selon une fonction de cadrage prédéterminée, appareil caractérisé en ce qu'il comporte un moyen de conversion pour convertir chacun des mots à Mbit en un mot respectif à M-bit suivant la fonction du cadrage, cet ensemble de mots M-bit, reconverti formant une unité de données pour chaque nombre prédéterminé de mots, un premier moyen de détection pour détecter si l'un des mots à M-bit contient une erreur en ne satisfaisant pas la fonction

   de cadrage lorsqu'il est reconverti par le moyen de reconver-

   sion et un premier moyen de jugement déterminant que chaque unité de donnée qui contient un mot à M-bit ayant une erreur

   est une unité erronée.
5. 14 ) Appareil selon la revendication 13, caractérisé en ce que le nombre de bits dans chaque mot à N-bit est

   supérieur au nombre de bits de chaque mot M-bit.

   ) Appareil selon la revendication 14, caractérisé en ce que le nombre de bits de chaque mot à N-bit est égal

   à 10 et celui de chaque mot à M-bit est égal à 8.
6. 16 ) Appareil selon la revendication 13, caractérisé

   en ce qu'il comporte un second moyen de jugement pour déter-

   miner si chaque unité de donnée erronée peut être corrigéeen fonction du nombre de mots à M-bit contenant une erreur dans

   37 2481027

   chaque unité de donnée.

   ) Appareil selon la revendication 16, caractérisé en ce qu'il comporte un moyen de suppression pour supprimer chaque unité de donnée erronée qui est considérée comme étant incorrigible par substitution d'une autre unité de donnée. 18 ) Appareil selon la revendication 17, caractérisé en ce que le signal numérique est un signal vidéo numérique

   formé d'une succession d'intervalles de trames, chaque inter-

   valle ayant plusieurs unités de données et chaque unité de donnée qui contient une unité de donnée à supprimer est substituée par l'unité de l'intervalle de trame directement précédant. 19 ) Appareil selon la revendication 16, caractérisé en ce qu'il comporte un moyen d'addition pour-ajouter au moins un mot de correction d'erreur au signal numérique reconverti pour chaque nombre prédéterminé de mots à M-bit ainsi qu'un moyen de correction pour corriger les erreurs des mots à M-bit à l'aide d'au moins un mot de correction d'erreur.
7. 200) Appareil selon la revendication 19, caractérisé en ce qu'on ajoute deux mots de correction d'erreur à chaque nombre prédéterminé d'unité de données de mots à M-bit et le moyen de correction corrige l'erreur dans chaque mot de M-bit à l'aide d'au moins l'un des mots de correction d'erreur associé à l'unité donnée à laquelle appartient le

   mot faux.
8. 210) Appareil pour le traitement d'un signal numé-

   rique, l'appareil caractérisé en ce qu'il comporte un moyen d'échantillonnage pour échantillonner un signal analogique à une. fréquence prédéterminée, un moyen de conversion pour convertir le signal échantillonné et le mettre sous forme numérique, un moyen pour former un bloc de données d'un nombre prédéterminé de bits du signal numérique, un premier moyen d'addition pour ajouter un signal d'identification à chaque bloc de données pour l'identification de ces signaux, un second moyen d'addition pour additionner un signal de

   correction d'erreurs à chacun des signaux d'identification.
9. 22 ),Appareil selon la revendication 21, caractérisé en ce qu'il comporte en outre un moyen de réception pour recevoir le signal numérique auquel ont été ajoutés des signaux

   38 248102?

   d'identification et de correction, le moyen de réception comporte un moyen de détection pour détecter si le signal d'identification contient une erreur et un moyen de correction pour corriger toute erreur détectée dans chaque signal d'identification à l'aide du signal de correction d'erreurs

   respectif qui lui est ajouté.
10. 230) Appareil selon la revendication 22, caractérisé en ce que le signal numérique est un signal vidéo couleur numérique ayant une composante de luminence et une composante de chrominance avec une sous-porteuse couleur, le moyen de réception comportant en outre un diviseur pour diviser chaque bloc de données en plusieurs unités de données, un troisième moyen d'addition pour additionner le signal d'identification de chaque bloc de donnée à chacune des unités de données contenues dans le bloc, un second moyen de détection pour détecter s'il existe une erreur dans chaque unité de données, un moyen de jugement pour déterminer si des erreurs détectées dans chaque unité de données peuvent être corrigées, un moyen de suppression pour supprimer les erreurs de chaque unité de données, lorsque ces erreurs sont considérées comme incorrigibles, par substitution d'une unité de données correspondante, l'unité de données correspondant ayant en addition un signal d'identification du bloc de données correspondant, un moyen de comparaison pour comparer le signal d'identification de chacune des unités de données supprimées et conservées, un signal d'identification de références, et un moyen d'inversion de phase pour inverser la phase de la sous-porteuse couleur d'une unité de données lorsque le signal d'identification qui lui est ajouté ne satisfait pas à une relation de comparaison prédéterminée par rapport au

    signal d'identification de référence.
11. 240) Appareil de traitement d'un signal numérique.

    caractérisé en ce qu'il comporte un moyen d'échantillonnage pour échantillonner un signal analogique à une fréquence prédéterminée, un moyen de comparaison pour convertir le signal échantillonné, le mettre sous forme numérique, un moyen pour former un mot de données composé de chaque fois m bits et un moyen d'addition pour additionner deux mots de contrôle P et Q à chaque groupe de n mots de données, chaque mot de contrôle ayant m bits et les mots de contrôle étant formés à l'aide des équations: =QT Wn + T 2W +... + T (n-1W + TnW ) n-1 2 i lP = T Wn + T2W1 + .+ Tn_1W2 + TnW1 dans lesqu s Tl, T-2 T,(n-)m-n 1 2 n-i daslesquelles T,,. T. T...; T Tn sont des éléments distincts non nuls en champ de Galois (2m> ,
12. 250) Appareil selon la revendication 24, caracté-

    risé en ce qu'il comporte un premier et un second générateur de mots de contrôle pour générer deux mots de contrôle P et Q en fonction d'un premier et d'un second polymone générateur,
13. 260) Appareil selon la revendication 25, caracté-

    risé en ce que chacun des deux générateurs de mots de contrôle comporte un premier verrou qui reçoit en série des mots de données et alimente en sortie un second verrou qui donne un signal de sortie, ainsi qu'un moyen opérationel pour traiter les signaux de sortie du premier et du second verrou en fonction du premier et du second polynome générateur

    respectiE et fournir un signal de sortie au second verrou.
14. 27 ) Appareil selon la revendication 24, caractérisé en ce qu'il comporte un moyen de réception pour recevoir le signal numérique auquel on a ajouté des mots de contrôle P et Q,les moyens de réception comportant un moyen de détection pour détecter toute erreur des mots de données reçus et un moyen de correction pour corriger au moins certaines erreurs

    détectées dans les mots de données reçues.
15. 280) Appareil selon la revendication 27, caractérisé en ce que le moyen de correction comporte un premier générateur de syndrome pour générer un premiersyndrome en fonction de chaque premier mot de contrôle P et des n mots de données correspondants, un second générateur de syndrome pour générer un second syndrome en réponse à chaque second mot de contrôle Q et de ces n mots de données correspondants, un premier moyen de traitement de syndrome pour traiter le premier syndrome suivant une fonction prédéterminée et-donner un signal de sortie correspondant, un second moyen de traitement de syndrome pour traiter le second syndrome suivant une fonction prédéterminée et donner un signal de sortie correspondant, un comparateur pour comparer les.signaux de sortie du premier et du second

    248102?

    opérateur de syndrome, pour détecter s'il y a une erreur dans chaque mot de donnée et pour produire un signal de sortie correspondant, ainsi qu'un circuit de correction d'erreurs pour corriger les erreurs des mots de données lorsque le comparateur indique qu'il y a une erreur dans un mot de donnée. 290) Appareil selon la revendication 28, caractérisé en ce que le moyen de correction comporte un moyen de commande de comparateur pour déterminer si chaque groupe de n mots de données contient au moins une erreur et si cette erreur peut être corrigée, ainsi que pour interdire le fonctionnement du comparateur lorsqu'il est constaté qu'il n'y a pas d'erreur dans un groupe de n mots de données ou lorsqu'il a été constaté qu'au moins une erreur du groupe de n mots de données ne peut

    être corrigée.
16. 300) Appareil selon la revendication 29, caractérisé en ce que le moyen de correction comporte une mémoire pour enregistrer chaque groupe de n mots de données, un multiplexeur pour choisir en sortie le signal de sortie de la mémoire ou

    celui du circuit de correction d'erreur en fonction du compara-

    teur de façon que la sortie de la mémoire soit choisie lorsqu'il

    n'y a pas d'erreur dans le groupe de n mots de données ou lors-

    qu'il y a une erreur dans un groupe de n mots de données, et qu'il a été constaté qu'il n'était pas possible de corriger l'erreur, la sortie du moyen de correction d'erreur étant choisie lorsqu'il y a au moins une erreur dans un groupe de n mots de données et qu'il a été constaté que ces mots pouvaient

    être corrigés.
17. 31 ) Appareil selon la revendication 29, caractérisé

    en ce qu'il comporte un compteur pour compter le nombre d'er-

    reurs dans chaque groupe de n mots de données et pour produire le signal de sortie de comptage en réponse à ce comptage, et le moyen de commande de comparaison comporte un premier comparateur de syndrome pour détecter si la sortie du premier moyen de traitement de syndrome est un signal d'état logique "0" et fournir un signal de sortie correspondant, un second comparateur de syndrome pour détecter si la sortie du second moyen de traitement de syndrome est un signal d'état logique "0" et produire un signal de sortie correspondant ainsi qu'une porte pour fournir un signal d'interdiction de comparateur

    en réponse auxsignaux de sortie du premier et du second compa-

    41 248102?

    rateur de sydrome, la sortie de comptage pour interdire le fonctionnement du comparateur lorsqu'il n'y a aucune erreur dans un groupe de n mots de données ou lorsqu'au moins une

    erreur d'un groupe de n mots de données ne peut être corrigé.