FR2486334A1 - Procede pour numeriser un signal video discret dans le temps avec utilisation d'une transformation d'image - Google Patents

Abstract

PROCEDE ET DISPOSITIF POUR LA NUMERISATION D'UN SIGNAL VIDEO AVEC UTILISATION D'UNE TRANSFORMATION D'IMAGE, UN GROUPE DE N ECHANTILLONS DE SIGNAUX VIDEO ETANT CONVERTI EN UN GROUPE DE N COEFFICIENTS Y(M) CHACUN CODES DE MANIERE ADAPTATIVE. POUR EVITER QU'UN COEFFICIENT Y(M), QUI EST EN MOYENNE PETIT A TRES PETIT, NE SOIT PAS CODE OU NE LE SOIT QUE D'UNE MANIERE INSUFFISAMMENT PRECISE, LE GROUPE DE COEFFICIENTS EST COMPARE A UN NOMBRE FIXE DE GROUPES DE CLASSIFICATION A(J) CONSTITUES CHACUN DE N ELEMENTS A(J,M) OU A(J1, M)A(J,M). LA VALEUR J DE J EST DETERMINEE D'UNE MANIERE TELLE QUE Y(M)A(J,M) POUR TOUS LES M. UN GROUPE D'ATTRIBUTION DE BITS B(J) COMPORTANT DES ELEMENTS B(J,M) EST ASSOCIE A CHAQUE GROUPE DE CLASSIFICATION A(J) ET CHACUN DES N COEFFICIENTS Y(M) EST MAINTENANT CONVERTI EN UN MOT DE CODE Z(M) QUI COMPORTE UN NOMBRE DE BITS CARACTERISE PAR B(J,M) ET PAR EXEMPLE EGAL A LA VALEUR DE B(J,M). APPLICATION: NUMERISATION DES SIGNAUX VIDEO ANALOGIQUES.

Description

"Procédé pour numériser un signal vidéo discret dans le temps avec

utilisation d'une transformation d'image" La présente invention concerne un procédé pour la numérisation d'un signal vidéo discret dans le temps avec utilisation d'une transformation d'image (en anglais:

transform coding) et d'un codage de longueur de mot varia-

ble adaptatif, ce signal vidéo discret dans le temps étant

converti enun signal numérique dont les éléments constitu-

tifs comportent des nombres de bits inégaux. L'invention se rapporte également à un dispositif pour l'exécution

de ce procédé.

Au cours des années,l'intérêt pour la numérisa-

tion de signaux d'information analogiques s'est continuelle-

ment accru. A cet effet, on utilise habituellement un convertisseur analogique-numérique qui convertit le signal d'information analogique en un signal numérique constitué

d'une série d'éléments ou de mots de code comportant cha-

cun une multiplicité de chiffres ou de bits. Dex exemples de réalisation de convertisseurs analogiques-numériques sont indiqués dans la référence bibliographique 1 citée plus loin. Le signal numérique fourni par le convertisseur

analogique-numérique, qui est donc constitué d'une succes-

sion d'éléments ou de mots de code comportant chacun un certain nombre de bits, peut aussi être considéré comme un signal de données formé d'une succession de bits qui, au demeurant, ont habituellement la valeur "0" ou la valeur "1". Par rapport aux signaux analogiques, les signaux

de données ont le grand avantage de pouvoir être débarras-

sés du bruit qui leur est superposé pendant leur transfert.

Ceci résulte du fait que les bits de ce signal de données peuvent être régénérés. On obtient ainsi une amélioration notable du rapport signal sur bruit. Pour ces raisons, dans des systèmes de téléphonie, des signaux de paroles sont numérisés bien avant d'être transmis, en particulier

si cette transmission doit s'effectuer sur une grande dis-

tance. Il serait également avantageux de numériser le signal vidéo pour la transmission de signaux vidéo à grande distance ou pour le stockage de ces signaux dans un milieu de mémoire. La difficulté pour un signal vidéo numérique est le nombre de bits énorme qui est nécessaire pourreprésenter sous une forme numérique une image de télévision complète. Pour un signal de télévision couleur, qui est numérisé sans détour, ce nombre est d'environ 5 x

106 bits.

- Si un tel signal vidéo numérique était transmis sur une ligne de transmission existante dans un système de téléphonie, il provoquerait un débit binaire d'environ mégabits par seconde et l'occupation de la capacité

de cette ligne de transmission serait alors excessive.

Le CCITT (voir la référence bibliographique 2) prescrit sous ce rapport qu'un signal vidéo numérique peut être transmis sur une ligne de transmission dans un système

de téléphonie si le débit binaire de ce signal vidéo numéri-

que n'est pas supérieur à 34 mégabits par seconde. Cela signifie que le débit binaire initial et donc aussi le nombre de bits par image de télévision doit être réduit environ des trois-quarts et ce, naturellement sans grande

perte de qualité de l'image.

Divers procédés sont déjà connus pour effectuer

cette réduction du nombre de bits par image de télévision.

Ces procédés sont tous basés sur.la diminution de la redon-

dance dans le signal vidéo. Ces procédés peuvent être

divisés en deux catégories. A la première catégorie appar-

tiennent les procédés dans lesquels on ne code pas un échan-

tillon du signal vidéo dans sa totalité, mais chaque fois simplement la différence entre deux échantillons de signal vidéo successifs. Ce procédé est qualifié de modulation

différentielle par impulsions codées, en abrégé DPCM.

Ce procédé peut être réalisé à l'aide d'un appareil rela-

tivement simple et s'avère donner de bons résultats aussi longtemps qu'aucune réduction du nombre de bits par image

de télévision supérieure à celle obtenue au moyen d'un fac-

teur trois (voir, par exemple, la référence bibliographie 3) n'est souhaitée. A la deuxième catégorie, au moyen de laquelle on peut obtenir une réduction plus importante du nombre de bits par image de télévision, appartiennent lesdites transformations d'image. Dans ce cas, l'image

de télévision est divisée pour ainsi dire en un grand nom-

bre d'images partielles pour la plupart carrées, et chaque

image partielle est ensuite "développée en série", c'est-

à-dire considérée comme une somme d'un certain nombre d'ima-

ges de base orthogonales entre elles, chacune avec son propre facteur de pondération. Dans ce cas, ces facteurs de pondération sont maintenant codés en lieu et place des

échantillons de signaux vidéo.

Dans la pratique, on obtient lesdites images partielles en assemblant un certain nombre d'échantillons de signaux vidéo, qui appartiennent ou bien tous à la même ligne vidéo, ou bien à des lignes vidéo différentes, en

un groupe qui, dans la description suivante, sera qualifié

de groupe vidéo et qui comporte un nombre fini d'éléments (x(n), o n = 1, 2,3,... N. Comme mentionné plus haut, chaque élément x(n) représente un échantillon de signal vidéo. Ce groupe vidéo est ensuite converti en un groupe de coefficients formé de N coefficients y(m), la relation

entre un coefficient y(m) et les N éléments x(n) d'un grou-

pe vidéo étant donnée par l'expression: N y(m) = > h(m,n) x(n) o m = 1,2, 3,... N n=1 Dans cette expression, h(m,n) est une constante et peut être considérée comme un élément d'une matrice NxN indiquée par H. Les coefficients y(m) représentent

chacun un des facteurs de pondération précités.

Il est clair que, si ces coefficients étaient codés tous avec la même précision que les échantillons de signal vidéo initiaux, donc avec le même nombre de bits, aucune réduction du nombre de bits par image de télévision

ne serait obtenue. Pour réaliser quand même cette réduc-

tion, la matrice de transformation H est choisie telle

que les coefficients y(m) soient entre eux davantage indé-

pendants que les échantillons de signaux vidéo x(n). Les

matrices de transformation les plus utilisées sous ce rap-

port sont les matrices de Hotelling, de Fourier, de Hadamard

et de Haar (voir, par exemple, les références bibliographi-

ques 4 et 5). x

Les coefficients obtenus au moyen de cette trans-

formation peuvent être codés de deux manières différentes,

à savoir non adaptative ou adaptative. Un codage non adap-

tatif de ces coefficients est décrit dans la référence bibliographique 4 et y est qualifié en anglais, de "'Zonal

filtering" ou de "Masking". Dans ce cas, tous les coeffi-

cients ne sont pas codés et transmis ou stockés dans le milieu de mémoire, le codage ne portant que sur un nombre

de coefficients fixe prédéterminé. Les coefficients utili-

sés ne sont pas déterminés par l'image elle-même, mais

par "toutes" les images qui doivent être codées. Des re-

cherches poussées ont en effet montré que, parmi des coef-

ficients déterminés, la valeur absolue peut être en moyen-

ne petite à très petite, tandis que d'autres coefficients ont une valeur absolue qui se situe en moyenne au-dessus d'une valeur déterminée. Les coefficients qui, en valeur absolue, sont en moyenne plus petits qu'une valeur de seuil prédéterminée, ne sont maintenant jamais codés et les autres

coefficients le sont toujours. Ceci peut être interpré-

té de la manière suivante; chaque coefficient est converti

en un mot de code comportant un nombre de bits caractéris-

tique pour le coefficient en question. En d'autres termes, à chaque coefficient y(m) peut être attribué un nombre b(m) qui indique le nombre de bits que le coefficient y(m) doit comporter après codage. Ces nombres b(m) peuvent être considérés comme les éléments d'un groupe B qui sera qualifié ci-après de groupe d'attribution de bits. Pour le codage non adaptatif ici considéré, les nombres b(m), qui sont attribués au coefficient y(m) qui ne doit pas

être codé, sont égaux à zéro. De plus, dans ce cas parti-

culier, b(m) diminue à mesure que décroît la valeur moyenne

précitée du coefficient auquel ce nombre b(m) est attribué.

Un codage adaptatif des coefficients y(m) est également décrit dans la référence 4 et y est qualifié en anglais de "lthreshold sampling". Dans ce cas également, tous les coefficients ne sont pas codés, mais à nouveau uniquement des coefficients déterminés. Les coefficients choisis pour le codage et leur nombre sont dans ce cas déterminés par l'image à coder. En effet, le codage porte maintenant sur les coefficients qui ont momentanément une

valeur absolue supérieure à une valeur de seuil prédétermi-

née. Etant donné qu'on ne connait pas d'avance les coeffi-

cients qui sont codés, de l'information doit aussi être

produite pour désigner l'indice m du coefficient codé.

On peut donc aussi faire l'hypothèse qu'un groupe d'attri-

bution de bits fixe B est associé au groupe de coefficients étant entendu que les nombres b(m), qui sont attribués aux coefficients y(m) qui ne peuvent pas être codés, sont

rendus égaux à zéro.

Un autre codage adaptatif des coefficients est décrit dans la référence bibliographique 5. Pour ce codage, on détermine "l'activité d'image" d'une image partielle,

c'est-à-dire on calcule une grandeur E qui, ou bien satis-

fait à la relation: E =y2(m) - y2(1)? m= 2 ou bien satisfait à la relation: N E = y(m m=2

On compare ensuite la valeur ainsi obtenue de E à un cer-

tain nombre de valeurs de seuil D(1), D(2)... et on déter-

mine les valeurs de seuil entre lesquelles E est situé

ou l'intervalle dans lequel E est situé. Un groupe d'at-

tribution de bits B(j) d'un certain nombre de groupes d'at-

tribution de bits j = 1,2,3... est maintenant associé à chaque intervalle. Plus particulièrement, la matrice d'attribution de bits B(l) est associée, par exemple, à l'intervalle E<,-D la matrice d'attribution de bits B(2)

est associée à l'intervalle D1< E D2, la matrice d'attri-

bution de bits B(3) est associée à l'intervalle D2 <E<D3, etc. La caractéristique de ces matrices d'attribution de bits B(j) est maintenant le fait que divers éléments b(j,m) auront la valeur zéro, tandis qu'un élément b(j,m) différent de zéro ne doit pas être égal à l'élément b(i,m)

également différent de zéro pour i inégal à j.

Il convient de noter encore qu'en général, pour le codage d'un coefficient y(m), on peut utiliser aussi

bien une caractéristique de codage linéaire qu'une caracté-

ristique de codage non linéaire.

Comme déjà indiqué précédemment, l'invention se rapporte plus particulièrement à un procédé pour la conversion d'un signal vidéo discret dans le temps en un signal numérique, étant entendu que, pour réduire le nombre de bits par image ou le nombre moyen de bits par image, on utilise une transformation de l'image en un certain

nombre de coefficients et un codage adaptatif de ces coef-

ficients. Comme cela ressort du paragraphe précédent, un tel procédé comprend en général les phases suivantes: a) la constitution d'un groupe vidéo formé d'un nombre fini de N échantillons de signaux vidéo x(n); b) la transformation de ce groupe vidéo en un groupe de coefficients formés de N coefficients y(m) o n,m = 1,2,3... N, qui sont chacun égaux à la somme des versions pondérées des échantillons de signaux vidéo x(n) du groupe vidéo;

c) le codage adaptatif de chacun des coeffi-

cients y(m) du groupe de coefficients.

Les procédés connus décrits dans le paragraphe précédent pour le codage adaptatif des coefficients y(m) ont tous l'inconvénient que, si un coefficient déterminé, qui

est en moyenne petit à très petit, est ineidemment relative-

ment grand, il n'est néanmoins pas code ou n'est codé qu'avec une précision insuffisante. Cela signifie que de fins détails de l'image en question sont perdus, de sorte que

la qualité de l'image diminue.

Pour éviter cette perte de détails, conformément à l'invention:

I. pour le codage adaptatif de chacun des coef-

ficients y(m), on réalise les phases partielles suivantes: I(1). on compare la valeur absolue du groupe

de coefficients à un certain nombre de groupes de classifi-

cation A(j) dans lesquels j = 1,2,3... M, qui sont chacun formés des éléments positifs a(j,m) et dans lesquels au groupe A(j) est attribué l'ordre j et a(j+1,m) > a(j,m), tandis qu'un groupe d'attribution de bits B(j) formé des éléments positifs b(j,m) est associé à chaque groupe de classification A(j);

I(2). on sélectionne le groupe de classifica-

tion A(j) présentant l'ordre le plus bas possible pour lequel la valeur absolue de y(m) est inférieure à a(j,m) pour toutes les valeurs de m;

I(3). on convertit la valeur absolue du coef-

ficient y(m) en un mot de code de coefficient z(m) qui comporte un nombre de bits caractérisé par l'élément b(j,m) du groupe d'attribution de bits B(j) qui est associé au groupe de classification A(j) sélectionné;

II. on produit un nombre qui caractérise l'or-

dre j du groupe de classification A(j) sélectionné.

La description suivante, en regard des dessins

annexés, le tout donné à titre d'exemple,fera bien compren-

dre comment l'invention peut être réalisée.

- la figure 1 illustre la structure générale d'un dispositif de codage dans lequel une transformation d'image est utilisée; - la figure 2 illustre une forme d'exécution d'un dispositif de transformation; - la figure 3 illustre une forme d'exécution d'un ciercuit comparateur et classificateur; - la figure 4 i.llustre une forme d'exécution OS d'un circuit logique; - la figure 5 illustre une forme d'exécution d'un registre à décalage à circulation pour le stockage des éléments d'attribution de bits; - la figure 6 illustre une forme d'exécution d'un dispositif de codage de longueur de mot variable; - la figure 7 illustre une forme d'exécution d'un circuit de commande; - la figure 8 illustre la forme d'exécution préférée du dispositif de transformation; - la figure 9 illustre une forme d'exécution d'un transformateur auxiliaire; - la figure 10 illustre la forme d'exécution préférée du circuit de comparaison et de classification;

- la figure il illustre une extension du dispo-

sitif de codage représenté sur la figure 1;

- la figure'12 illustre une autre forme d'exé-

cution du circuit formateur de groupe à utiliser dans-le dispositif de transformation représenté sur la figure 8;

- la figure 13 illustre une variante du cir-

cuit, qui est utilisée pour produire le mot de code d'ordre R(j) dans le circuit de classification et de comparaison, et - la figure 14 illustre le nombre de bits dans

lequel les différents coefficients sont codés.

Préalablement à la description, sont d'abord

regroupées ci-dessous les références bibliographiques men-

tionnées tout au long du texte, à savoir: 1. Special Issue ou Analog/Digital Conversion; IEEE Transactions on Circuits and Systems, Vol. CAS-25,

n0 7, juillet 1978.

2. CCITT Recommendation G-751 (1977).

3. Digital Differential Quantizer for Television; J.O. Limb, F.W. Mounts; Bell Systems Technical Journal,

Vol. 48, 1969, pages 2583 à 2599.

4. Transform Picture Coding; P.A. Wintz; Pro-

ceedings of the IEEE, Vol. 60, n 7, juillet 1972, pages

809 à 820.

5. Adaptative Coding of Monochrome and Color

Images; W.E. Chen, C.H. Smith; IEEE Transactions on Commu-

nications; Vol. COM-25, n 11, novembre 1977, pages 1285

à 1292.

6. Philips Data Handbook, Signetics integrated circuits 1976; of the TTL Data Book, Texas Instruments

n LCC 4112; le type IC n SN 74 LS 148.

7. Intraframe Image Coding by Cascaded Hadamard Transforms; T. Fukinuki, M. Miyata; IEEE Transactions on Communications, Vol. COM-21, n 3, mars 1973, pages

à 180.

La figure 1 représente un dispositif de codage

dont la structure est basée sur le procédé conforme à l'in-

vention décrit plus haut. Un signal vidéo x(t) provenant d'une source de signaux vidéo 1 est amené à ce dispositif de codage. Dans cette forme d'exécution, ce signal vidéo est amené à un dispositif d'échantillonnage 2 qui, sous

la commande d'impulsions d'échantillonnage S(1), qui appa-

raissent à une fréquence fs = l/T, prélève des échantillons dece signal vidéo et fournit les échantillons de signal vidéo x(qT). Dans ce cas, q =.

-2, -1,0,1,2,... Ces échantillons de signal vidéo sont ensuite quantifiés dans un dispositif de codage auxiliaire 3 et sont codés de manière linéaire. Ce dispositif de codage auxiliaire 3 fournit donc des nombres x(q) qui représentent chacun une version quantifiée et codée de manière linéaire d'un échantillon..DTD: de signal vidéo k(qT).

Les échantillons de signal vidéo x(q) sont ame-

nés à un dispositif de transformation 4 à décrire plus en détail ci-après, qui:

1) groupe ces échantillons de signal et compo-

se donc un groupe vidéo formé des N éléments x(n) qui re-

présentent chacun un échantillon de signal vidéo et pour lesquels n = 1,2, 3,... N; et 2) transforme ce groupe vidéo en un groupe de coefficients formés des N coefficients y(m), o m = 1,2,3, 05... N et pour lesquels la relation entre ces coefficients et les éléments du groupe vidéo est donnée par l'expression: N y(m) h(m,n) x(n) n=1 Comme mentionné plus haut, les constantes h(m,n) peuvent être considérées comme des éléments d'une matrice

de transformation H. Ceci sera exprimé ci-après en spéci-

fiant qu'une matrice de transformation est associée au

dispositif de transformation.

Le dispositif de transformation fournit mainte-

nant, à sa sortie, les coefficients y(m) qui, à leur tour, sont amenés à un dispositif de codage de longueur de mot variable 5 qui convertit chaque coefficient en un mot de code z(m) de longueur de mot adéquate, déterminée par une grandeur qui est amenée par l'intermédiaire d'une entrée

de commande 501 à ce dispositif de codage 5.

Les coefficients y(m), sont amenés non seulement au dispositif de codage de longueur de mot variable 5 mais aussi à un circuit comparateur et classificateur 6. A ce circuit sont connectées plusieurs mémoires 7(1), 7(2),

7(m). Dans chacune de ces mémoires est stocké un grou-

pe de classification. Plus particulièrement, la mémoire 7(1) comporte, comme indiqué aux dessins, le groupe de classification A(1) d'ordre un; la mémoire 7(2) un groupe de classification A(2) d'ordre deux; etc. Chacun de ces

groupes de classification est formé de N éléments positifs.

Si le groupe de classification d'ordre j est maintenant représenté par A(j) o j = 1,2,... M, un élément de ce groupe peut être représenté par a(j,m). Les éléments de ces groupes de classification sont maintenant choisis tels

a(j+1,m) a(j,m).

Dans le circuit 6, la valeur absolue du groupe de coefficients est comparée aux groupes de classification, c'est-à-dire que la valeur absolue d'un coefficient y(m) d'un groupe de coefficients est comparée à un ou plusieurs des éléments a(1,m), a(2,m), a(M,m). Sur la base de cette comparaison peut alors être établie la plus petite valeur

de j et peut donc être sélectionné le groupe de classifica-

tion A(j) de l'ordre le plus bas possible pour lequel il s'avère que la valeur absolue de y(m) est inférieure à a(j,m) pour toutes les valeurs de m. Ce nombre j ou un nombre équivalent, qualifié ci-après de mot de code d'ordre

R(j), est maintenant amené à un circuit logique 8.

A ce circuit logique 8 sont également connectées plusieurs mémoires 9(1), 9(2),... 9(M), le nombre M de mémoires étant égal au nombre de groupes de classification A(j). Dans chacune de ces mémoires 9(.) est stocké un groupe d'attribution de bits. Comme le montre la figure, la mémoire 9(l) contient le groupe d'attribution de bits B(l); la mémoire 9(2) le groupe d'attribution de bits B(2), etc. Chacun de ces groupes d'attribution de bits

est formé de N éléments d'attribution de bits. Si le grou-

pe d'attribution de bits de rang j est indiqué par B(j) o j = 1,2,... M, chaque élément d'attribution de bits de ce groupe peut être représenté par b(j,m). A la suite du mot de code d'ordre R(j), les éléments d'attribution de bits b(j,m) du groupe B(j) sont amenés au dispositif de codage de longueur de mot variable 5, à la suite de quoi le coefficient y(m) est converti en un mot de code

z(m) dont le nombre de bits est déterminé par b(j,m).

Comme cela ressort de ce qui précède, un groupe d'attribution de bits B(j) déterminé appartient à un groupe de classification A(j) déterminé. Dans de tels cas, on

peut dire qu'un groupe d'attribution de bits B(j) est asso-

cié au groupe de classification A(j).

Etant donné que la longueur de mot d'un mot de code z(m) est déterminée par le groupe de coefficients, on peut parler d'un codage de longueur de mot variable adaptatif. Les mots de code z(m) ainsi reçus et le mot de code d'ordre R(j) appartenant à un groupe de coefficients peuvent maintenant être amenés ou bien chacun à un milieu de transfert séparé, ou bien, dans un format de multiplexage dans le temps, à un milieu de transfert commun. Dans ce dernier cas, un circuit multiplex 10 sera nécessaire, ce

circuit pouvant cependant être réalisé de la manière habi-

tuelle et sa sortie étant connectée à sa sortie 11 du dispo-

sitif de codage.

La figure 2 illustre-une forme d'exécution d'un

dispositif de transformation auquel une matrice de transfor-

mation 4x4 Hadamard H4 est associée et dans lequel le groupe vidéo est formé de quatre échantillons de signal vidéo

qui se suivent et qui appartiennent à la même ligne vidéo.

Ces échantillons de signal vidéo x(q) sont ici amenés en série à ce dispositif de transformation qui fournit les

quatre coefficients y(m) également en série.

Le dispositif de transformation représenté sur la figure 2 est pourvu plus particulièrement d'un circuit

401 formant un groupe vidéo comportant un registre à décala-

ge 402, un circuit de transfert J404 et une émmoire 405.

Le registre à décalage 402 est formé des quatre éléments de registre à décalage 402(1) à 402(4), qui sont chacun conçus pour stocker un échantillon de signal x(q). Ce registre à décalage est pourvu d'une entrée 403 qui est

connectée à la sortie du dispositif de codage auxiliaire 3.

A ce registre à décalage sont amenées d'autres impulsions de décalage S(2) qui, comme les échantillons de signal vidéo x(q), apparaissent à une fréquence fs. Les sorties

de ces éléments de registre à décalage 403(.) sont connec-

tées, de la manière indiquée aux dessins, au moyen du cir-

cuit de transfert 404 formé de circuits-portes ET 404(.) aux entrées des éléments de mémoire 405(.) de la mémoire 405. A ces circuits-portes ET 404(.) sont amenées des

impulsions de transfert T(1) qui apparaissent à une pério-

de de 4/f = 4T. Si, au moment o une impulsion de trans-

fert T(1) apparaît, l'élément de registre à décalage 402(n) contient l'échantillon de signal vidéo z(i+n), cet échantillon de signal vidéo est inscrit dans l'élément de mémoire 405(n) de la mémoire 405 et est alors indiqué par x(n). Les quatre

éléments x(n) présents dans cette mémoire 405 après l'appa-

rition de l'impulsion de transfert T(1) forment maintenant le groupe vidéo précité qui est transformé dans un circuit de transformation 406. A cet effet, les sorties des éléments de mémoire 405(.) sont connectées de la manière indiquée aux dessins aux entrées de dispositifs additionneurs 406(.) qui fournissent les coefficients y(.) souhaités. Plus particulièrement, une liaison en traits pleins entre un élément de mémoire 405(.) et un dispositif additionneur 406(.) indique que l'élément x(.) en question multiplié par un facteur +1 est amené au dispositif additionneur en question tandis qu'une liaison en traits pointillés indique que l'élément en question x(.) multiplié par un

facteur -1 est amené au dispositif additionneur en question.

Les coefficients y(.) fournis par les dispositifs addition-

neurs 406(.) sont amenés à un circuit de sortie 407 et sont en particulier stockés dans des éléments de mémoire 408(.). Les sorties de ces éléments de mémoire 408(.) sont connectées au moyen d'un circuit de transfert 409

formé de circuits-portes ET 409(.) à des entrées de posi-

tionnement-repositionnement des éléments de registre à

décalage 410(.) d'un registre à décalage 410. Outre qu'el-

les sont amenées aux circuits-portes ET 404(.), les impul-

sions de transfert T(1) sont aussi amenées aux circuits-

portes ET 409(.). Sous la commande des impulsions de déca-

lage S(1), les coefficients qui sont stockés dans le regis-

tre à décalage 410 sont amenés les uns à la suite des autres

à la sortie 411 du dispositif de transformation.

La figure 3 illustre un exemple d'exécution du circuit comparateur et classificateur 6 pour le cas o M = 5. Il comporte une mémoire 601 qui est formée des éléments de mémoire 601(1), 601(2), 601(3), 601(4) contenant

respectivement les coefficients y(1), y(2), y(3) et y(4).

Pour inscrire de manière régulière un nouveau groupe de coefficients dans cette mémoire 601, ces éléments de mémoire sont connectés aux sorties des circuits-portes ET 409(.)

du circuit de transfert 409 représenté sur la figure 2.

Pour m = 1,2,3,4, il s'avère maintenant que la sortie de l'élément de mémoire 601(m) qui contient le coefficient

y(m) est connectée à une première entrée d'un circuit com-

parateur 602(m). A une deuxième entrée de ce circuit com-

parateur sont amenés M éléments classificateurs consécutifs

a(1,m), a(2,m), a(3,m), a(4,m), a(5,m) et ce circuit four-

nit un "1" logique chaque fois que le coefficient y(m) est supérieur à l'élément classificateur auquel il est comparé. Pour l'amenée des éléments classificateurs au circuit comparateur 602(m), la seconde entrée de ce circuit peut être connectée par l'intermédiaire d'un dispositif

de commutation 603(m) représenté symboliquement aux des-

sins, aux sorties de M éléments de mémoire 7(1,m), 7(2,m),

7(3,m), 7(4,m) et 7(5,m), qui comportent les éléments clas-

sificateurs respectifs a(1,m), a(2,m), a(3,m), a(4,m) et

a(5,m). Ce dispositif de commutation 603(m) est mainte-

nant commandé par des impulsions d'horloge T(2) d'une ma-

nière telle que tout d'abord a(l,m), puis a(2,m) et ensuite a(3,m) et a(4, m) et finalement a(5,m) soient amenés à la

deuxième entrée du circuit comparateur 602(m).

La sortie du circuit cQomparateur 602(m) est connectée à une entrée du circuit-porte OU 604 dont la

sortie est connectée à la première entrée d'un circuit- porte ET 605. A une deuxième entrée de ce circuit-porte ET sont amenées

des impulsions d'horloge T(3). La sortie de ce circuit-porte ET est en outre connectée à une entrée

d'un compteur synchrone 606 pouvant être ramené à zéro.

Le circuit comparateur et classificateur repré-

senté sur la figure 3 fonctionne maintenant de la maniè-

re suivante. Au moment o une impulsion de transfert T(1) est amenée aux circuits-portes ET 409(.) du circuit de transfert 409 représenté sur la figure 2, le contenu y(m) de l'élément de mémoire 409(m) est transmis vers l'élément de mémoire 601(m) et le compteur 606 est mis à zéro. Etant donné que les dispositifs de commutation 603(1), 603(2),

* 603(3) et 603(4) doivent être pilotés de manière synchro-

ne, les coefficients y(1), y(2), y(3) et y(4) sont tout d'abord comparés aux éléments classificateurs correspondants a(1,1), a(1,2), a(1,3), a(1,4) . Si au moins un de ces

coefficients est maintenant plus grand que l'élément clas-

sificateur auquel il est comparé, le circuit-porte OU 604 fournit un "1" logique et une impulsion d'horloge T(3) est amenée par l'intermédiaire du circuit-porte ET 605 au compteur 606, ee qui a pour effet d'augmenter l'état de comptage d'une unité. Les éléments classificateurs a(1,1)... a(1,4) précités forment ensemble le groupe de

classification A(1) mentionné plus haut.

Après la comparaison du groupe de coefficients

au premier groupe de classification A(1), a lieu une compa-

raison avec le deuxième groupe de classification A(2).

En d'autres termes, les coefficients y(1), y(2), y(3) et

y(4) sont comparés aux éléments de classification corres-

pondants a(2,1), a(2,2), a(2,3) et a(2,4). Si au moins un des coefficients est aussi supérieur à l'élément de

classification auquel il est comparé, une impulsion d'hor-

loge T(3) est à nouveau envoyée au compteur 606.

Le procédé décrit plus haut est répété tant avec le groupe de classification A(3) qu'avec le groupe

A(4) et le groupe A(5).

Si, au départ d'une valeur déterminée de j, aucun des circuits comparateurs 602(.) ne fournit plus de "1" logique de sorte que pour chaque m il s'avère que a(j,m)>y(m), l'état de comptage du compteur 606 est égal à R(j) = j-1. Cet état de comptage peut maintenant être

transmis vers le circuit logique 8 représenté sur la figu-

re 4. Cette transmission est représentée symboliquement sur la figure 3 par un commutateur 607 qui est piloté par

des impulsions de transfert T(4).

Comme mentionné plus haut, les mots de code

d'ordre R(j) sont amenés au circuit logique pour sélection-

ner le groupe d'attribution de bits B(j) associé au groupe de classification A(j). Une forme d'exécution de ce circuit logique 8 convenant à cet effet est représentée sur la figure 4. Elle comporte M-5 circuits-portes ET 801(.) qui sont connectés chacun par une sortie à une entrée d'un circuit-porte OU 802 dont la sortie 803 est à son tour connectée à l'entrée 501 du dispositif de codage de longueur

de mot variable 5 de la figure 1.

Chaque circuit-porte ET 801(j) est pourvu de deux entrées qui sont désignées respectivement par 804(j) et 805(j) et pour lesquelles j représente à nouveau un nombre provenant de la série 1,2,3,... M. L'entrée 804(j) du circuit-porte ET 801(j) est connectée à la sortie de la mémoire attributrice de bits 9(j) et l'entrée 805(j) est connectée à un réseau de décodage 806 qui est connecté à une mémoire 807. Dans cette mémoire 807, est inscrit le mot de code d'ordre R(j) qui est fourni par le compteur 606 représenté sur la figure 3o A la suite de ce mot de code, le réseau de décodage 806 fournit une impulsion d'une durée qui est, par exemple, environ égale à la période de la série d'impulsions T(4). Plus particulièrement, cette impulsion apparait à l'entrée 805(1),si R(j) = 0, de sorte que j = 1; 805(2),si R(j) = 1, de sorte que j = 2; 805(3),si R(j) = 2, de sorte que j = 3; 805(4),si R(j) = 3, de sorte que j = 4;

805(5),si R(j) = 4, de sorte que j = 5.

Si cette impulsion apparaît à l'entrée 805(j), 3o les éléments attributeurs de bits b(jm), ou m =1,2,3,4, qui sont stockés dans la mémoire attributrice de bits 9(j),

sont amenés les uns à la suite des autres par l'intermédiai-

re du circuit-porte ET 801(j) et du circuit-porte OU 802

au dispositif de codage de longueur de mot variable 5.

Pour laisser, comme on le suppose dans cet exem-

ple, apparaître les éléments attributeurs de bits b(j,m) les uns à la suite des autres, chaque mémoire 9(j) est de préférence réalisée sous la forme d'un registre à décalage à circulation. Une forme d'exécution schématique d'un

tel registre à décalage est représentée sur la figure 5.

Comme indiqué dans cette figure, cette mémoire 9(j) comporte un registre à décalage 901(j) avec au total N = 4 éléments de registre à décalage 901(j,m) qui sont chacun conçus

pour le stockage d'un élément attributeur de bits b(j,m).

Le contenu de ce registre est décalé par les impulsions

S(1). La sortie 902(j) de ce registre à décalage est con-

nectée à l'entrée 804(j)du circuit-porte ET 801(j). Pour la réalisation du caractère circulant, la sortie 902(j) est également connectée à une entrée 903(j) de ce registre

à décalage 901(j).

La figure 6 illustre un exemple de réalisation

du dispositif de codage de longueur de mot variable 5.

Ce dispositif est pourvu de l'entrée 501 déjà mentionnée plus haut à laquelle les éléments attributeurs de bits b(j,m) sont amenés. De plus, il comporte une entrée 502 à laquelle sont amenés les coefficients et une sortie 503 à laquelle apparaissent les mots de code z(m). Plusieurs, dans ce cas-ci dix, dispositifs de codage auxiliaires 504(1),

504(2)... 504(10) sont connectés à l'entrée 502 et fournis-

sent dans ce cas, par exemple, respectivement des mots

de code de 1,2,3,... et 10 bits. Les sorties de ces dispo-

sitifs de codage auxiliaires sont connectées à la sortie 503 par l'intermédiaire de circuits-portes ET 505(.) et d'un circuit-porte OU 506. Ce dispositif 5 est pourvu, en outre, d'une mémoire 507 dans laquelle les éléments

attributeurs de bits b(j,m) sont temporairement stockés.

A cette mémoire est connecté un réseau de décodage 508 qui comporte dix sorties 509(.). Chacune de ces sorties

est connectée à une entrée d'un circuit-porte ET 504(.).

Si un élément b(j,m) est maintenant inscrit dans la mémoi-

re 507, une impulsion est envoyée à une sortie déterminée 509(i) du réseau de décodage 508. Cette impulsion est amenée au circuit-porte ET 505(i) connecté à cette sortie, ce circuit-porte ET recevant également un signal d'horloge T(5). Au moment o une impulsion apparaît dans le signal d'horloge T(5), le mot de code fourni par le dispositif de codage auxiliaire 504(i) est amené en tant que mot de

code de sortie z(m) à la sortie 503.

Il est à noter que, dans de nombreux cas, l'élé-

ment attributeur de bits b(j,m) présentera le numéro d'or-

dre i du dispositif de codage auxiliaire 504(i) dont le mot de code de sortie doit être amené en tant que mot de code z(m) à la sortie 503. Ce n'est que dans l'exemple 0 de réalisation décrit plus haut que i est aussi égal au

nombre de bits dans z(m).

Il est à noter aussi que la relation entre z(m) et y(m) peut être une relation linéaire; une relation

non linéaire est toutefois aussi possible.

Etant donné, dans l'exemple de réalisation ici décrit, que les coefficients y(m) sont déjà disponibles

sous une forme numérique, les dispositifs de codage auxiliai-

res 504(.) sont chacun réalisés de préférence sous la forme d'une mémoire, par exemple une mémoire ROM qui est adressée

par les coefficients y(m).

Les impulsions d'horloge nécessaires pour la

commande du dispositif décrit plus haut, peuvent être obte-

nues à l'aide du circuit de commande représenté sur la figure 7. Ce circuit est formé par un compteur 1201 modulo

60 auquel les impulsions de sortie d'un générateur d'impul-

sions d'horloge 1202 sont amenées. Ce générateur fournit des impulsions d'horloge qui apparaissent à une fréquence, par exemple, de 15 fs. Un réseau de décodage 1203 est connecté à ce compteur modulo 60 et est pourvu de sept sorties qui sont désignées respectivement par S(1), S(2),

T(1), T(2), T(3), T(4'. T(5)0 Ce circuit de commande four-

nit une impulsion d'horloge à sa sortie S(1) chaque fois

que le compteur 1201 a l'état de comptage 0, 15, 30, 45.

A sa sortie S(2) apparaît une impulsion d'horloge chaque fois que le compteur 1201 a une des positions de comptage 13, 28, 43 et 58. A la sortie T (1) apparaît une impulsion d'horloge chaque fois que le compteur 1201 a la position de

comptage 59. A la sortie T(2) apparaît une im-

pulsion d'horloge chaque fois que le compteur a une des positions de comptage 0, 2, 4, 6, 8. A la sortie T(3) apparait une impulsion d'horloge chaque fois que

le compteur 1201 a une des positions de comp-

tage 1, 3, 5, 7, 9. A la sortie T(4) apparaît une impulsion d'horloge chaque fois que le compteur 1201 a la position de comptage 10. A la sortie T(5) apparaît une impulsion d'horloge chaque fois que le compteur 1201

a une des positions de comptage 12, 27, 42, 57.

Comme on vient de le dire, pour la commande

de la forme d'exécution décrite dans les paragraphes pré-

cédents, on a besoin d'une fréquence d'horloge environ quinze fois supérieure à la fréquence d'échantillonnage

fs, qui est cependant déjà élevée. Une fréquence d'horlo-

ge nettement plus basse-est nécessaire lorsque les divers

éléments du dispositif de codage sont réalisés de la maniè-

re telle que décrite dans les paragraphes précédents.

La figure 8 illustre la forme d'exécution pré-

férée du dispositif de transformation 4, auquel une matri-

ce de transformation 2P x 2P Hadamard est maintenant asso-

ciée et dans lequel le groupe vidéo est formé de 2P échan-

tillons de signal vidéo qui n'appartiennent cependant pas tous à la même ligne vidéo. Plus particulièrement, on obtient dans ce cas le groupe vidéo de la manière décrite

dans la référence 7. A cet effet, P échantillons de si-

gnaux vidéo successifs sont prélevés chaque fois de cha-

cune des P lignes vidéo successives. Chaque ligne vidéo doit alors comporter Q = rP2+(P-I)P échantillons de signaux

vidéo (la grandeur r représente ici un nombre entier).

Dans le dispositif de transformation qui est représenté

sur la figure 8, P = 4, de sorte que N = 16. Ce disposi-

tif de transformation est aussi pourvu d'un circuit 401 formant un groupe vidéo et d'un circuit de transformation 406. Un montage en cascade de P-1 = 3 lignes de retard 412(1), 412(2), 412(3) est maintenant connecté à l'entrée 403 de ce circuit 401. Chaque ligne de retard a un temps

de retard de (Q-P)/fs secondes et comporte Q-P échantil-

lons de signaux vidéo. L'entrée 403 de ce circuit forma-

teur de groupe et la sortie de chaque ligne de retard sont connectées par l'intermédiaire d'un circuit-porte ET 413(.)

à une entrée d'un circuit-porte OU 414. A chaque circuit-

porte ET sont amenées également P - 4 impulsions de comman-

de. Plus particulièrement, quatre impulsions de commande sont tout d'abord amenées au circuit-porte ET

413(3) et sont suivies de quatre autres impulsions au cir-

cuit-porte ET 413(2), puis de quatre autres impulsions

au circuit-porte ET 413(1) et finalement de quatre impul-

sions au circuit-porte ET 413(0).

Ces impulsions de commande sont produites par

un compteur 415 modulo 16 auquel les impulsions d'échantil-

lonnage S(1) sont amenées. Un réseau de décodage 416 est en outre connecté à ce compteur et comporte P = 4 sorties

416(.) qui sont chacune connectées à une entrée d'un circuit-

porte ET 413(.). Ce réseau de décodage 416 fournit mainte-

nant un "1'y logique à sa sortie 416(3) chaque fois que le compteur a une des positions de comptage 0, 1, 2 ou 3. A la sortie 416(2) apparaît u.n 'el" logique chaque fois que le compteur a une des positions de comptage 4, 5, 6 ou 7. Pour les positions de comptage 8, 9, 10 ou 11, un "1" logique apparait chaque fois sur la sortie 416(1), tandis qu'un "1"' logique apparaît à la sortie 416(0) chaque fois que le compteur a une des positions de comptage 12,

13, 14 ou 15.

Les échantillons de signaux vidéo x(n) du groupe vidéo apparaissent maintenant les uns à la suite des autres

à la sortie du circuit-porte OU 414 et sont amenés au cir-

cuit de transformation 406 qui est maintenant formé par

un montage en cascade d'un premier transformateur auxiliai-

re 417, d'une mémoire 418 et

d'un second transformateur auxiliaire 419.

Ces transformateurs auxiliaires sont construits de la même manière et une forme de réalisation en sera décrite avec référence à la figure 9. Dans ce cas, il convient toutefois de noter qu'une matrice P x P est associée à chacun de ces transformateurs auxiliaires,

en particulier une matrice Hadamard 4 x 4.

La mémoire 418 peut être formée par une mémoire RAM et sert à stocker les échantillons de signaux vidéo w(m) transformés qui sont fournis par le transformateur

auxiliaire 417. L'adressage de cette mémoire 418 est main-

tenant tel que les échantillons de signaux vidéo transfor-

més w(m) stockés dans cette mémoire sont lus dans un ordre différent de celui dans lequel ils ont été inscrits. A cet effet, les codes d'adresses fournis par un premier

générateur d'adresses 421 ou par un second générateur d'a-

dresses 422 sont fournis au décodeur d'adresses 420 de cette mémoire. Ces générateurs d'adresses 421, 422 sont

à cet effet chacun connectés à l'entrée du décodeur d'adres-

ses 420 par l'intermédiaire de circuits-portes ET respec-

tifs 423 et 424 et d'un circuit-porte OU 425. A chacun des circuitsportes ET 423, 424 est amené un signal de commande qui est produit par une bascule T 426 à laquelle sont amenées les impulsions de sortie du réseau de décodage 416 qui sont indiquées aux dessins. Les échantillons de signaux vidéo transformés fournis par la mémoire 418 sont amenés au transformateur auxiliaire 419 qui fournit les

coefficients y(m) en série et à une vitesse fS.

Dans ce dispositif de transformation, qui est représenté sur la figure 8, les P2 = 16 échantillons de

signaux vidéo du groupe vidéo ne sont pas, comme cela res-

sort de ce qui précède, soumis directement à une transfor-

mateur en seize points, mais à une transformation équiva-

lente. A cet effet, les échantillons de signaux vidéo x(1), x(2), x(3) et x(4) fournis suceessivement par le circuit-porte ET 413(3) sont considérés comme les éléments de la première rangée d'une matrice X. Les échantillons

de signaux vidéo x(5), x(6, x(7) et x(8) fournis successi-

vement par le cireuit-porte ET 413(2) sont considérés com-

me les éléments de la deuxième rangée de la matrice X. D'une manière correspondante, les échantillons de signaux vidéo fournis successivement par les circuits-portes ET 413(1) et 413(0) sont considérés comme les éléments de la troisième et de la quatrième rangée de la matrice X.

Cette matrice X est multipliée dans le transformateur auxi-

hlaire 417 par la matrice Hadamard 4 x 4 H, de sorte que la matrice 4 x 4 W est obtenue avec les éléments w(m), au point qu'il s'avère que:

W = WH4

Pour obtenir maintenant à nouveau les coefficients souhaités y(m) au moyen de la matrice H4, il faut que la matrice W soit tout d'abord transposée. Cette transposition est réalisée à l'intervention de la mémoire 418 et des deux

générateurs d'adresses 421 et 422. En multipliant mainte-

nant la matrice WT transposée par H4, on obtient une matri-

ce Y 4 x 4 telle que: y = WTH4

dont les éléments sont les coefficients recherchés.

Une forme d'exécution du transporteur auxiliaire est représentée sure la figure 9. La matrice Hadamard H4

précitée est associée à ce transformateur auxiliaire.

Elle est pourvue d'une entrée 427.et d'une sortie 428.

Entre cette entrée et cette sortie, est prévu un montage en cascade d'un certain nombre de circuits auxiliaires 429(.). Chacun de ces circuits auxiliaires est pourvu d'une entrée 430(.) et d'une sortie 431(.). Un montage en cascade de deux éléments de retardement 432(.) et 433(.) est connecté à l'entrée 430(.). Des entrées et des sorties

de ces éléments de retardement 432(.) et 433(.) sont con-

nectées, de la manière représentée au dessin, au moyen d'un circuit inverseur 434(.), de circuits-portes ET 435(.), 436(.), 437(.) et 438(.) et de circuits-portes OU 439(.)

et 440(.) aux entrées d'un dispositif additionneur 441(.).

Aux circuits-portes ET 435(.), 436(.), 437(.) et 438(.) sont amenées des impulsions de commande qui sont dérivées des impulsions d'échantillonnage S(1) à l'aide d'un circuit diviseur 442(.). La sortie de ce dispositif additionneur 441(.) est connectée par l'intermédiaire d'un dispositif

de retardement 443(.) à la sortie 431(.) du circuit auxi-

liaire.

Dans la forme d'exécution représentée dans laquel-

le la matrice de transformation Hadamard H4 doit être réali-

sée, le dispositif de transformation auxiliaire comporte deux circuits auxiliaires 429(1) et 429(2) et le temps de retard des éléments de retardement 432(1), 433(1), 443(1) est égal à T=1/fs, le temps de retardement des éléments

432(2), 433(2) et 443(2) étant égal à 2T. Le circuit divi-

seur 442(1) a un facteur de division de deux et est formé par une bascule T. Le circuit diviseur 442(2) a un facteur

de division de quatre et est formé par un montage en casca-

de de deux bascules T. Si une matrice de transformation Hadamard H8

doit être réalisée, il est suffisant de connecter un troi-

sième circuit auxiliaire 429(3), à la sortie 481(2), le temps de retard des éléments de retardement 432(3), 433(3) et 443(3) étant égal à 4T. Le circuit diviseur 442(3) doit alors avoir un facteur de division de deux et peut être formé par un montage en cascade de trois bascules T. Les éléments classificateurs a(j,m) du groupe de classification A(j) sont de préférence choisis tels que: a(j,m) = a a(j-l, m) pour j = 2,3,... M-1 a(M,m) = a(M,m m = 1,2,3,... N a(1,m) = 2 dm +1

Dans ce cas, dm est un nombre positif entier et > un nom-

bre positif. De préférence,ckest aussi égal à 2. Compte tenu de ceci, il s'avère que: a(j,m) = 2dm + j Pour un coefficient y(m), on peut écrire: jy(m)| = { Yk(m)2 k avec Yk(m) = | k=O Comme yk(m) est maintenant égal à O pour kil qm, il s'avère que: ly(m)i = 2qm-1 + reste lorsque q mO y(m) = 0o lorsque qm = 0 1 Dans ce cas, il s'avère encore que: O reste

<2qm de sorte que si qm>l, 2 qm-l<(m)l<2qm.

Dans le dispositif comparateur et classifica-

teur 6, on détermine maintenant la valeur de j pour laquel-

le il s'avère que: 2qm-l1 y(m)< a(j,m) = 2 m On peut donc écrire: 2qmC 2 dmeJ de sorte que: qm - dmei Cela signifie: déterminer la différence entre qm et dm et prendre pour j le premier nombre entier qui

est supérieur ou égal à cette différence.

Dans une forme d'exécution pratique dans laquel-

le N=16 et M = 4, on prend pour dm les nombres suivants.

d1 = 10 d = 6 d9 = 7 d13= 6 d2 = 6 d6 =5 d10= 5 d14 = 5 d3 7 d7 5 dl= 6 d15 = 5 d4 = 6 d8 = 5 d12= 5 d16 =_5 La figure 10 illustre une forme d'exécution du circuit comparateur et classificateur 6 dont la structure est basée sur la théorie décrite ci-dessus. Ce cireuit est pourvu d'une entrée 608 et d'une sortie 609. A l'entrée est connecté un dispositif de codage des priorités 610

qui fournit chaque fois le nombre qm appartenant au coef-

ficient y(m). Un tel dispositif de codage est décrit dans la référence bibilographique 6 et y est qualifié en anglais

de "Priority encoder" Ce nombre qm est amené à un disposi-

tif additionneur 611 qui reçoit également les nombres -dm et qui fournit donc les nombres de différence qm-dm. Les nombres dmd sont stockés dans les éléments d'un registre m

à décalage à circulation 612 auquel le signal d'échantillon-

nage S(1) est amené en tant que signal d'impulsion de déca-

lage. Pour établir l'ordre j, le nombre de différence qm-dm est amené à une mémoire 613 et à un circuit comparateur 614. Dans ce circuit comparateur 614, le contenu de la

mémoire 613 est comparé au nombre de différence qm-dm.

Chaque fois que ce nombre de différence est supérieur au contenu de la mémoire, le circuit comparateur 614 produit une impulsion sous l'influence de laquelle le contenu de la mémoire 613 est remplacé par le nombre de différence

qui y est amené.

Après une série de seize impulsions d'échantil-

lonnage, le contenu de la mémoire est chaque fois amené en tant que mot de code d'ordre R(j) à la sortie 609 et cette mémoire est ensuite nettoyée. Ceci est représenté symboliquement sur la figure 10 par un interrupteur 615 auquel une impulsion d'horloge T(6) est amenée chaque fois après seize impulsions d'échantillonnage, cette impulsion d'horloge étant également amenée par l'intermédiaire d'un élément de retardement 616 à l'entrée "clear" de la mémoire 613.

Ladite impulsion d'horloge T(6) peut, par exem-

ple, être fournie par le compteur 514 modulo 16 représenté sur la figure 8, qui fournit, par l'intermédiaire de son réseau de décodage 416, chaque fois une impulsion de sortie sr une sortie séparée (non représentée) lorsque ce compteur

prend la position de comptage 0.

Pour que les différents dispositifs de codage auxiliaires 504(.) qui sont utilisés dans le dispositif de codage de longueur de mot variable 5 représenté sur la figure 6, ne doivent pas avoir un domaine dynamique différent, ce dispositif de codage 5 est dans la pratique précédé d'un dispositif multiplicateur au moyen duquel les coefficients y(m) sont cadrés au moyen d'un facteur de multiplication ou de cadrage approprié choisi avant d'9tre amenés au dispositif de codage 5. Ce facteur de cadrage est de préférence choisi égal à 2c(jm) de sorte que: 2c(jm) U/a(jm)

Ici est indiquée la valeur maximale que y(m)peut prendre.

O5 Ce cadrage peut être réalisé d'une manière simple

par introduction de M groupes de cadrage C(j) et par asso-

ciation d'un groupe de cadrage C(j) à chaque groupe d'at-

tribution de bits. Ceci est représenté schématiquement sur la figure 11, o le dispositif de codage représenté

correspond en majeure partie au dispositif de codage repré-

senté sur la figure 1, mais en diffère par le fait qu'entre

le dispositif de transformation 4 et le dispositif de coda-

ge de longueur de mot variable 5 est placé un multiplica-

teur 13. Ce multiplicateur est pourvu d'une entrée de commande 1301, qui est connectée à la sortie d'un circuit logique 14 construit de la même manière que le circuit logique 8 et auquel sont également amenés les mots de code d'ordre R(j). M mémoires 15(1), 15(2),... 15(M), qui peuvent être réalisées de la même manière que les mémoires

9(.), sont également connectées à ce circuit logique. Com-

me indiqué au dessin, la mémoire 15(1) comporte le groupe de cadrage C(1), la mémoire 15(2) le groupe de cadrage C(2), etc. La figure 8 représente une forme d'exécution d'un circuit formateur de groupe 401 dans le dispositif de transformation 4 dans lequel est formé un groupe vidéo constitué chaque fois de quatre échantillons de signaux

vidéo de quatre lignes vidéo consécutives. On peut égale-

ment considérer comme groupe vidéo le groupe de seize échan-

tillons de signaux vidéo formé chaque lois de deux échan-

tillons de signaux vidéo d'une première et d'une quatrième ligne vidéo d'une série de quatre lignes vidéo successives et chaque fois de six échantillons de signaux vidéo d'une deuxième et d'une troisième de ces quatre lignes vidéo successives. Pour une telle structure d'un groupe vidéo,

chaque ligne vidéo doit comprendre Q1 = 16r + 10 échantil-

lons de signaux vidéo. Comme dans ce qui précède, r repré-

sente maintenant aussi un nombre entier positif.

Une forme d'exécution d'un tel circuit formateur

de groupe vidéo 401 est représentée sur la figure 12.

Ce circuit est pourvu d'un premier et d'un second circuit

auxiliaire formateur de groupe vidéo 444, 445.

Ce premier circuit-auxiliaire 444 est pourvu

de l'entrée 403 et d'une sortie 446 et est en outre consti-

tué, comme représenté au dessin, de circuits-portes ET 447, 448, d'un circuit-porte OU 449 et d'une ligne de retard 450. Cette ligne de retard 450 a un temps de retard de

(Q1-2)/fs et comporte Q1-2 échantillons de signaux vidéo.

Le second circuit auxiliaire 445 est pourvu d'une entrée 451 et d'une sortie 452 et est, en outre,

constitué, comme représenté au dessin, de trois circuits-

portes ET 453, 454 et 455, d'un circuit-porte OU 456 et de deux lignes de retard 457 et 458. Ces lignes de retard ont chacune un temps de retard (Q1-6)/fs et comportent

chacune Q1-6 échantillons de signaux vidéo.

Les circuits-portes ET 447, 448, 453, 454, 455

sont commandés par des impulsions d'horloge qui sont produi-

tes à l'aide d'un compteur 459 modulo 16 auquel un réseau de décodage 460 est connecté. Ce réseau 460 comporte cinq

sorties 461, 462, 463, 464, 465 qui sont connectées respec-

tivement à une entrée du circuit-porte ET 448, 447, 455, 454, 453. Les impulsions d'échantillonnage S(1) sont amenées à ce compteur 459. A la suite de ces impulsions, le réseau de décodage 460 fournit un "1" logique à sa sortie 461, chaque fois que le compteur 459 occupe une des positions de comptage 0, 1, 4, 5, 8, 9, 12, 13. A la sortie 462 apparaît un "1" logique chaque fois que le compteur 459 occupe une des positions de comptage 2, 3, 6, 7, 10, 11, 14, 15. Pour les positions de comptage 0, 1, 2, 3, 12, 13, 14, 15, un "1" logique apparaît chaque fois sur la sortie 463, et pour les positions de comptage 4, 5, 6,

7, un "1" logique apparaît chaque fois sur la sortie 464.

Finalement, un "1" logique apparaît à la sortie 465 chaque

fois que le compteur 459 occupe une des positions de comp-

tage 8, 9, 10 ou 11.

Si ce circuit formateur de groupe vidéo est destiné à être utilisé dans le dispositif de codage, l'entrée 451 du second circuit auxiliaire 445 est, comme indiqué au dessin, connectée à la sortie 446 du premier circuit auxiliaire 444. Si, par contre, ce circuit formateur de groupe vidéo est destiné à être utilisé dans un dispositif de décodage, l'entrée 403 du premier circuit auxiliaire 444 doit être connectée à la sortie 452 du second circuit

auxiliaire.

Sur la figure 10, pour établir le mot de code

d'ordre R(j), on utilise une mémoire dans laquelle le nom-

bre de différence qm-dm est stocké. A cet effet, on peut

aussi utiliser le circuit représenté sur la figure 13.

Dans ce cas, le nombre de différence qm-dm est à nouveau

amené à un circuit comparateur 617 dont la sortie est c nectée par l'intermédiaire d'un circuit-porte ET 618 à l'entrée d'un

compteur 619. La sortie de ce compteur est également connectée à une entrée du circuit comparateur

617. Le contenu du compteur 619 est ainsi comparé au nom-

bre de différence. Ce circuit-porte ET 618 reçoit égale-

ment des impulsions d'horloge qui sont dérivées des impul-

sions d'échantillonnage S(1) au moyen d'un multiplicateur

de fréquence 620. Chaque fois que le nombre de différen-

ce est supérieur au contenu du compteur 619, ce compteur

* reçoit un nombre d'impulsions d'horloge tel que son conte-

nu soit supérieur ou égal à ce nombre de différence. Lors-

que tous les seize nombres de différence ont été amenés au dispositif comparateur 617, le contenu de ce compteur 619 est amené par l'intermédiaire d'un circuit-porte ET

621 en tant que mot de code d'ordre(R-j), à la sortie 609.

A cet effet, un compteur 622 modulo 16 est présent auquel les impulsions d'échantillonnage S(1) sont également amenées et qui, pour une position de comptage déterminée, fournit chaque fois une impulsion au circuit- porte ET 621. Cette impulsion, après avoir été retardée dans un dispositif de retardement 623, est également fournie au compteur 619

qui est ainsi amené dans la position zéro.

Dans la forme d'exécution préférée du dispositif de codage qui a été éprouvée dans la pratique, M est choisi égal à 4. Le nombre de bits utilisés pour le codage des coefficients y(m) d'un groupe de coefficients est indiqué

dans le tableau représenté sur la figure 14. Plus parti-

culièrement, dans cette figure 14, dans la colonne YCA(J)_ o j = 1,2,... M1 est indiqué le nombre de bits devant être utilisés pour le codage des coefficients correspondants si le groupe de coefficients Y est plus petit que le groupe

de classification A(j).

Il convient de noter encore que, dans la prati-

que, le groupe de classification A(M) sera choisi tel que y(m) soit toujours plus petit que a(M,m) pour toutes les valeurs de m. Une comparaison du groupe de coefficients

avec ce groupe de classification A(M) peut alors être négli-

gée et ce groupe de classification peut même être omis.

Ceci implique cependant que, s'il existe des coefficients

y(m) qui sont plus grands que a(M-1,m), le groupe d'attribu-

tion de bits B(M) doit alors être amené au dispositif de

codage de longueur de mot variable.

Claims (6)

REVENDICATIONS

1. Procédé pour la numérisation d'un signal

vidéo discret dans le temps comportant les phases principa-

les suivantes: a) la constitution d'un groupe vidéo formé d'un nombre fini de N échantillons de signaux vidéo x(n); b) la transformation de ce groupe vidéo en un groupe de coefficients formé de N coefficients y(m), qui sont chacun égaux à la somme des versions pondérées des échantillons de signaux vidéo x(n) du groupe vidéo et pour lesquels n, m = 1,2,3,... N; c) le codage adaptatif de chacun des coefficients y(m) du groupe de coefficients par l'exécution des phases partielles suivantes: c(1) la comparaison de la valeur absolue du groupe de coefficients à un certain nombre de groupes de classification A(j) dans lesquels j = 1,2, 3,... M, qui sont chacun formés des éléments positifs a(j,m) et dans lesquels au groupe A(j) est attribué l'ordre j et a(j+1,m).> a(j,m), tandis qu'à chaque groupe de classification A(j) est associé un groupe d'attribution de bits B(j) formé des éléments b(j,m); c(2) la sélection du groupe de classification A(j) présentant l'ordre le plus bas possible pour lequel la valeur absolue de y(m) est inférieure à a(j,m) pour toutes les valeurs de m; c(3) la conversion de la valeur absolue des coefficients y(m) en un mot de code de coefficient z(m) qui comporte un nombre de bits caractérisé par l'élément b(j,m) du groupe d'attribution de bits B(j) qui est associé au groupe de classification A(j) sélectionné; d) la production d'un mot de code d'ordre R(j) qui caractérise l'ordre du groupe de classification A(j) sélectionné.

2. Dispositif pour la numérisation d'un signal vidéo discret dans le temps comportant: a) des moyens pour constituer un groupe vidéo formé d'un nombre fini d'échantillons de signaux vidéo x(n); b) des moyens pour transformer ce groupe vidéo en un groupe de coefficients formé de N coefficients y(m) qui sont chacun égaux à la somme des versions pondérées des échantillons de signaux vidéo du groupe vidéo et pour lesquels n, m = 1,2,3,... N; c) des moyens pour le codage adaptatif de chacun des coefficients y(m) du groupe de coefficients, comportant: c(1) des moyens comparateurs pour comparer la

valeur absolue du groupe de coefficients à un certain nom-

bre de groupes de classification A(j), dans lesquels

j = 1,2,3,... M, qui sont chacun formés des éléments posi-

tifs a(j,m) et dans lesquels au groupe A(j) est attribué l'ordre j et a(j+ 1,m) > a(j,m), tandis qu'à chaque groupe de classification A(j) est associé un groupe d'attribution de bits B(j) formé des éléments b(j,m); c(2) des moyens qui sont commandés par lesdits

moyens comparateurs pour sélectionner le groupe de classi-

fication A(j) présentant l'ordre le plus bas possible pour lequel la valeur absolue de y(m) est inférieure àa(i,m) pour toutes les valeurs de m;

c(3) des moyens qui sont commandés par les élé-

ments b(j,m), du groupe d'attribution de bits B(j) qui est associé au groupe de classification A(j) sélectionné pour convertir le coefficient y(m) en un mot de code de

coefficient z(m) qui comporte un nombre de bits caractéri-

sé par l'élément b(j,m); d) des moyens pour produire un mot de code

d'ordre R(j) qui caractérise l'ordre du groupe de classi-

fication A(j) sélectionné.

3. Dispositif suivant la revendication 2, carac-

térisé en ce que lesdits moyens de transformation comportent un premier et un second transformateur auxiliaire, la sortie du premier transformateur auxiliaire étant connectée par l'intermédiaire d'un circuit de transposition à l'entrée

du second transformateur auxiliaire.

4. Dispositif suivant la revendication 3, caracté-

risé en ce que chaque transformateur auxiliaire est formé par un montage en cascade d'un certain nombre de circuits auxiliaires qui comportent chacun un montage en cascade d'un certain nombre d'éléments de retardement dont les entrées et les sorties sont connectées aux entrées d'un

dispositif additionneur au moyen d'un dispositif de commu-

tation piloté par un signal d'horloge.

5. Dispositif suivant la revendication 2, carac-

térisé en ce que lesdits moyens comparateurs comportent un dispositif de codage de priorités ainsi qu'une mémoire pour produire une quantité de N nombres dm o m = 1,2,... N et des moyens additionneurs qui sont couplés tant à la sortie du dispositif de codage des priorités qu'à la sortie

de la mémoire.

6. Dispositif suivant les revendications 2

et 5, caractérisé en ce que, pour la sélection du groupe de classification, la sortie des moyens comparateurs est connectée à l'entrée d'une mémoire et à une première entrée d'un circuit comparateur auquel le contenu de la mémoire

est également amené et dont la sortie est connectée à l'en-

trée d'écriture de la mémoire.