FR2496365A1 - Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif - Google Patents
Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif Download PDFInfo
- Publication number
- FR2496365A1 FR2496365A1 FR8026408A FR8026408A FR2496365A1 FR 2496365 A1 FR2496365 A1 FR 2496365A1 FR 8026408 A FR8026408 A FR 8026408A FR 8026408 A FR8026408 A FR 8026408A FR 2496365 A1 FR2496365 A1 FR 2496365A1
- Authority
- FR
- France
- Prior art keywords
- circuit
- synchronization
- synchronisation
- counter
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000011084 recovery Methods 0.000 title description 6
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 238000010200 validation analysis Methods 0.000 claims abstract description 3
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000008054 signal transmission Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
- H04L7/042—Detectors therefor, e.g. correlators, state machines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0083—Receiver details taking measures against momentary loss of synchronisation, e.g. inhibiting the synchronisation, using idle words or using redundant clocks
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
L'INVENTION SE RAPPORTE A UN DISPOSITIF DE RECEPTION DE SIGNAUX NUMERIQUES SERIE COMPORTANT UN CIRCUIT DE CONVERSION SERIE-PARALLELE. LE DISPOSITIF COMPORTE UN CIRCUIT DE DETECTION 1 DES SEQUENCES DE SYNCHRONISATION COUPLE A UN CIRCUIT DE COMPARAISON 5 RECEVANT PAR AILLEURS LE SIGNAL DE SYNCHRONISATION ACQUIS APPLIQUE AU CIRCUIT DE CONVERSION SERIE-PARALLELE. LE CIRCUIT DE COMPARAISON COMPTE LES COINCIDENCES ET LES NON-COINCIDENCES ENTRE LE SIGNAL DE SYNCHRONISATION DETECTE ET LE SIGNAL DE SYNCHRONISATION ACQUIS ET COMMANDE UNE ACTUALISATION DU CIRCUIT DE SYNCHRONISATION 6 DELIVRANT LE SIGNAL DE SYNCHRONISATION ACQUIS LORSQUE LES NON-COINCIDENCES SONT MAJORITAIRES PAR RAPPORT AUX COINCIDENCES. APPLICATION, NOTAMMENT, AUX SYSTEMES DE TRANSMISSION DE SIGNAUX VIDEO NUMERISES TRANSMIS EN SERIE.
Description
DISPOSITIF DE RECEPTION DE SIGNAUX NUMERIQUES SERIE
ET SYSTEME DE TRANSMISSION DE SIGNAUX VIDEO
NUMERISES COMPORTANT UN TEL DISPOSITIF
L'invention se rapporte au traitement de signaux numériques, et plus particulièrement à un dispositif de réception de signaux numériques série, notamment applicable à la réception de signaux vidéo numérisés et à un système de transmission comportant un tel dispositif de réception.
ET SYSTEME DE TRANSMISSION DE SIGNAUX VIDEO
NUMERISES COMPORTANT UN TEL DISPOSITIF
L'invention se rapporte au traitement de signaux numériques, et plus particulièrement à un dispositif de réception de signaux numériques série, notamment applicable à la réception de signaux vidéo numérisés et à un système de transmission comportant un tel dispositif de réception.
Les systèmes de transmission de signaux vidéo numérisés utilisent généralement un codage du signal vidéo sur 256 niveaux sous forme d'un train paralléle de 8 éléments binaires. De tels signaux peuvent être exploités tels quels dans une station de réception, mais, dans certains cas il est nécessaire de transmettre le signal numérisé sous forme d'un train numérique série. Des dispositifs de transcodage effectuent cette conversion, le canal de transmission étant alors un câble unique sur lequel le signal vidéo numérisé série est transmis; le dispositif de réception associé comporte un circuit de récupération de la synchronisation associé à un circuit de transcodage série-par allé le permettant, à partir du train série, de restituer la suite des mots paralléles.
Le circuit de récupération de la synchronisation permet de reconnaître le début des mots codés dans le train série. Pour cela, dans le signal codé, des séquences de synchronisation formant la trame numérique sont ajoutées à l'information proprement dite. Dans le dispositif de réception, il y a lieu, lors de l'identitication de la synchronisation trame numérique, de protéger efficacement l'identification de façon que le circuit de récupération de la synchronisation ne parte pas sur des données erronees.
Dans la suite il sera supposé qu'une séquence de synchronisation de longueur définie qui ne peut être retrouvée dans le train série des mots codés, en dehors des instants de synchronisation, est émise en même temps que les données.
L'invention a pour objet un dispositif de réception d'un train numérique série comportant une telle séquence de synchronisation, répétée pendant les périodes de synchronisation, comportant en particulier un circuit de comparaison à décision majoritaire permettant de modifier la synchroni sation du dispositit de conversion série-parallele seulement lorsque le système est réellement non synchronisé, ceci permettant d'éviter la resynchronisation lors d'erreurs ponctuelles.
Suivant l'invention, un dispositit de réception d'un signal numérique série, ce signal comportant une suite de mots codés entre lesquels sont insérées des séquences de synchronisation trame numérique pour l'identification des débuts de mots dans le signal série; ce dispositif comportant un circuit de conversion série-parallèle ayant une entrée horloge reliée à la sortie d'un circuit de synchronisation, un circuit de détection des séquences de synchronisation, est principalement caractérisé en ce qu'il comporte en outre un circuit de comparaison à décision majoritaire ayant deux entrées respectivement couplées aux sorties du circuit de détection et du circuit de synchronisation, ce circuit de comparaison délivrant une impulsion de commande de décalage au circuit de synchronisation lorsqu'un nombre m de non comcidences entre la synchronisation acquise et la synchronisation détectée est atteint et que le nombre des comcidences est inférieur à m.
L'invention a également pour objet un système de transmission de signaux numériques, notamment des signaux vidéo numérisés, comportant un tel dispositif.
L'invention sera mieux comprise et d'autres caractéristiques appa raîtront à l'aide de la description qui suit en référence aux figures annexées.
- La figure 1 est un schéma synoptique du dispositit de réception suivant l'invention.
- La figure 2 est un schéma détaillé du circuit de comparaison de la figure 1.
- La figure 3 est un diagramme des temps des signaux présents en différents points du circuit de comparaison.
Le dispositit de réception d'un train numérique série suivant l'invention permet tout d'abord de détecter les séquences de synchronisation trame numérique dans le signal codé série, puis de comparer les instants de détection des séquences de synchronisation trame numérique et la synchronisation précédemment acquise. Ce dispositit permet d'éliminer des validations aléatoires de séquences de synchronisation trame numérique qui seraient dues par exemple à un très fort taux d'erreur en ligne.
Le dispositif est représenté sur la figure 1.
Son entrée E5 est reliée à Pentrée d'un circuit de détection 1 permettant de reconnaître, dans le signal codé série, les séquences de synchronisation trame numérique. La séquence de synchronisation trame numérique ayant une longueur de N éléments binaires, le circuit de décodage comporte un registre à décalage de N étages dont les sorties sont reliées aux premières entrées d'un comparateur recevant sur des secondes entrées les éléments binaires de la séquence de synchronisation.Par ailleurs, si les mots codés dans le train numérique série comportent n bits, les n premiers étages du registre à décalage ont leurs sorties parallèles reliées aux entrées d'un registre tampon 2 comportant une entrée de commande destinée à recevoir l'information début de mot sous forme d'impulsions de synchronisation, HM, déduites des sequences de synchronisation trame numérique; cette information début de mot permet de transférer, aux instants convenables, le contenu du registre tampon dans une mémoire de transcodage 3 délivrant à partir des mots présents dans le train série les mots parallèles formant le train parallèle initial.
L'information. début de mot , HM s est, comme indiqué ci-dessus, déduite des informations de synchronisation trame numérique, et cela de la maniére suivante: lorsqu'une séquence de synchronisation trame a été reconnue par le circuit de détection 1, celui-ci délivre une impulsion à une bascule 4, la sortie de cette bascule indiquant qu'unie séquence de synchronisation trame a été reconnue dans le signal.La sortie de cette bascule 4, STN, est reliée à une première entrée d'un circuit de comparaison 5 dont la seconde entrée reçoit le signal d'information de début de mots HM, ce circuit comparateur comparant la synchronisation acquise, HM, et la synchronisation détectée, STN.-
La sortie de ce comparateur de phase 5 , Sy, est reliée à l'entrée d'un circuit de synchronisation 6 comportant une entrée d'horloge H couplée à l'entrée série ES par un circuit de récupération d'horloge 7.
La sortie de ce comparateur de phase 5 , Sy, est reliée à l'entrée d'un circuit de synchronisation 6 comportant une entrée d'horloge H couplée à l'entrée série ES par un circuit de récupération d'horloge 7.
Ce circuit de synchronisation modifie l'information de début de mot, qui est un signal de synchronisation au rythme des mots dans le train série, en décalant les impulsions correspondantes lorsque les non comcidences entre les séquences de synchronisation trame reconnues et la synchronisation précédemment acquise sont majoritaires par rapport aux colncidences entre la synchronisation acquise et la synchronisation reconnue.
Un exemple de réalisation du circuit de comparaison 5 est représenté sur la figure 2. Sur cette figure les mêmes éléments que sur la figure 1 ont été désignés par les mêmes repères, en particulier les entrées StN et HM, et la sortie Sys
Les entrées STN et HM sont reliées aux deux entrées d'une premiers porte ET 51, l'entrée STN et l'entrée HM inversée par un inverseur 52 étant reliées aux entrées d'une seconde porte ET 53.
Les entrées STN et HM sont reliées aux deux entrées d'une premiers porte ET 51, l'entrée STN et l'entrée HM inversée par un inverseur 52 étant reliées aux entrées d'une seconde porte ET 53.
La porte ET 51 détecte donc les comcidences entre HM et STN tandis que la porte 52 détecte les non coïncidences entre STN et HM La sortie de la porte 51 est reliée d'une part à entrée de comptage E34 d'un compteur 54, d'autre part à l'entrée d'une bascule 55. La sortie de la seconde porte ET 53 est reliée d'une part à l'entrée de comptage E56 d'un compteur 56, d'autre part à l'entrée d'une bascule 57. Les bascules 55 et 57 changent d'état lors d'une transition de leur signal d'entrée puis reviennent au bout d'une durée déterminée à leur état initial.
Les compteurs 54 et 56 sont par exemple des compteurs par 16, leurs sorties respectives CA et CB changeant d'état (passant -de 5 à 1) lorsque le compteur a atteint 15. La sortie du compteur 54 , CA , est reliée à l'entrée de remise à zéro du compteur 56, et de la même manière la sortie du compteur 56, CB, est reliée à l'entrée de remise à zéro du compteur 54.
La sortie de la bascule 55 X QA, est reliée à la première entrée d'une porte
OU 58. La sortie de la bascule 57, QB, est reliée à la seconde entrée de la porte OU 58 par l'intermédiaire d'une porte ET 59 recevant sur sa seconde entrée le signal de sortie du compteur 56.
OU 58. La sortie de la bascule 57, QB, est reliée à la seconde entrée de la porte OU 58 par l'intermédiaire d'une porte ET 59 recevant sur sa seconde entrée le signal de sortie du compteur 56.
Ce comparateur fonctionne de la manière suivante: le compteur qui atteint 15 remet l'autre compteur à zéro. Par ailleurs, le circuit conRpara- teur délivre une impulsion au circuit de synchronisation, soit lorsqu'une comcidence a été détectée entre la synchronisation trame numérique reconnue STN et la synchronisation acquise HM, directement par Pinterme- diaire de la bascule 55, soit lorsqu'une non-coîncidence a été détectée, entre
STN et HM, par l'intermédiaire de la bascule 57, mais seulement lorsque cette noncoîncidence est validée par la sortie du compteur 56, cette sortie étant alors dans l'état 1, ce qui suppose que 15 non-coïncidences ont déjà été détectées, et que moins de 15 coïncidences ont été détectées, sinon le compteur 56 aurait été remis à zéro par la sortie du compteur 54.
STN et HM, par l'intermédiaire de la bascule 57, mais seulement lorsque cette noncoîncidence est validée par la sortie du compteur 56, cette sortie étant alors dans l'état 1, ce qui suppose que 15 non-coïncidences ont déjà été détectées, et que moins de 15 coïncidences ont été détectées, sinon le compteur 56 aurait été remis à zéro par la sortie du compteur 54.
Il serait possible de supprimer la bascule 55 et la porte OU SES, car lorsque des coïncidences sont détectées, il n'y a pas lieu de synchroniser puisque ia synchronisation acquise est convenable. Cependant il peut être utile de resynchroniser, à partir des impulsions de synchronisation trame reçues.
Le diagramme des signaux présents en différents points du circuit de comparaison permet de mieux comprendre le fonctionnement de ce circuit.
Le circuit de synchronisation 6 qui reçoit le signal Sy de resynchronisation, est constitué d'un registre à décalage de la longueur d'un mot dans le train série, comportant autant d'étages que d'éléments binaires dans chacun de ces mots; ce registre à décalage est rebouclé sur lui-même et reçoit un signal H à la fréquence des éléments binaires dans le train série issu du circuit de récupération d'horloge 7.Les entrées paralléles de ce registre à décalage sont reliées à un circuit logique câblé permettant de charger dans le registre à décalage une séquence de neuf éléments binaires prédéterminés comportant huit 0 et un "1" , ce "I" étant introduit dans l'un des neuf étages déterminé à partir du diagramme des temps des signaux, le retard t de Impulsion de synchronisation Sy par rapport à 8impulsion trame numérique qui l'a provoquée étant lié aux éléments du circuit.
Le registre à décalage est donc chargé en paralléle par les neuf éléments binaires indiqués ci-dessus lors des impulsions de resynchronisation du signal Sy En dehors de ces impulsions, le registre à décalage fonctionne en série, au rythme des éléments binaires du train série. Ainsi, le signal HM caracteristique de l'information début de mot est celui représenté sur le diagramme des temps des signaux.
Ainsl, la décision de resynchronisation est prise à la majorité ce qui permet un excellent filtrage des décisions parasites.
Dans un exemple de réalisation où les mots du train série sont composés de neuf éléments binaires successifs, codant les huit éléments binaires du train parallèle primitit, et dans lequel un code particulier est utilise comportant une séquence de synchronisation trame numérique constituée de deux mots complémentaires successifs, X et X , le circuit de décodage, 1, comporte alors deux registres à décalage de neuf éléments binaires, les neuf sorties du premier registre étant reliées aux neuf premières entrées d'un comparateur recevant sur ses neuf autres entrées le mot X de neuf éléments binaires, le second registre à décalage ayant ses sorties reliées comme le premier à un comparateur , recevant sur ses autres entrées le mot X . Ces deux comparateurs ont leurs sorties reliées aux deux entrées d'une porte ET qui délivre une impulsion lorsque la séquence X X est détectée dans le train numérique série codé.
L'invention n'est pas limitée au mode de réalisation précisément décrit et représenté. En particulier, le circuit de comparaison 5 et le circuit de synchronisation 6 peuvent être réalisés de manière différente de celle précisément décrite.
Ce dispositif de réception est particulièrement applicable à la réception d'un train numérique série correspondant à un signal vidéo numérique codé transmis en série sur un support coaxial ou sur une fibre optique.
A la limite, un tel dispositit fonctionne encore correctement lorsque le nombre de séquences de synchronisation reconnues alors qu'elles n'avaient pas été transmises, du fait d'erreurs introduites par le canal de transmission, est égal au nombre de séquences convenablement transmises et reconnues, ce qui correspondrait à un très fort taux d'erreur en ligne. L'identification de la synchronisation trame numérique dans un tel dispositif est donc très sûre.
Claims (3)
1. Dispositit de réception d'un signal numérique série, ce signal comportant une suite de mots codés entre lesquels sont insérées des séquences de synchronisation trame numérique pour l'identitication des débuts de mots dans le signal série, ce dispositif comportant un circuit de conversion série-paralléle ayant une entrée d'horloge (HM) reliée à la sortie d'un circuit de synchronisation (6), un circuit de détection (1) des séquences de synchronisation, et étant caractérisé en ce qu'il comporte en outre un circuit de comparaison (5) à décision majoritaire ayant deux entrées respectivement couplées aux sorties du circuit de détection et du circuit de synchronisation, ce circuit de comparaison délivrant une impulsion de commande de décalage au circuit de synchronisation lorsqu'un nombre m de non comcidences entre la synchronisation acquise (HM), et la synchronisation détectée rC (STN) est atteint et que le nombre des comcidences est inférieur à m.
2. Dispositif selon la revendication 1, caractérisé en ce que le circuit de comparaison comporte un circuit de détection des coïncidences (51), un circuit de détection des non comcidences (52, 53), un premier compteur (54) dont l'entrée de comptage est reliée au circuit de détection des coincidences, et un second compteur (56) dont l'entrée de comptage est reliée au circuit de détection des non comcidences, la sortie d'un compteur, validée lorsque ce compteur atteint m, étant reliée à l'entrée de remise à zéro de Vautre, la sortie du circuit de détection des non coincidences étant couplée à la sortie du circuit de comparaison par Pintermédiaire d'un circuit de validation (59) dont Vautre entrée est reliée à la sortie du second compteur (56).
3. Système de transmission de signaux numériques,caractérisé en ce qu'il comporte un dispositif de réception selon l'une des revendications 1 et 2.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8026408A FR2496365B1 (fr) | 1980-12-12 | 1980-12-12 | Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8026408A FR2496365B1 (fr) | 1980-12-12 | 1980-12-12 | Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2496365A1 true FR2496365A1 (fr) | 1982-06-18 |
| FR2496365B1 FR2496365B1 (fr) | 1988-02-12 |
Family
ID=9248997
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8026408A Expired FR2496365B1 (fr) | 1980-12-12 | 1980-12-12 | Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif |
Country Status (1)
| Country | Link |
|---|---|
| FR (1) | FR2496365B1 (fr) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978285A (en) * | 1974-06-13 | 1976-08-31 | Nippon Electric Company, Ltd. | Frame synchronizing device |
-
1980
- 1980-12-12 FR FR8026408A patent/FR2496365B1/fr not_active Expired
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978285A (en) * | 1974-06-13 | 1976-08-31 | Nippon Electric Company, Ltd. | Frame synchronizing device |
Non-Patent Citations (1)
| Title |
|---|
| EXBK/73 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2496365B1 (fr) | 1988-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6269127B1 (en) | Serial line synchronization method and apparatus | |
| US5592518A (en) | Parallel frame synchronizer for detecting forward-ordered/reverse-ordered, inverted/non-inverted data | |
| EP0161177B1 (fr) | Procédé et dispositif de récupération de mot de verrouillage de trame à bits répartis dans un signal numérique | |
| FR2463996A1 (fr) | Systeme de transmission de signaux numeriques | |
| EP0090728B1 (fr) | Procédé pour transmettre un signal en code HDBN avec un signal binaire auxiliaire, codeur et décodeur selon le procédé et système de télésurveillance de répéteurs d'une liaison numérique au moyen de tels signaux auxiliaires | |
| US4328588A (en) | Synchronization system for digital data | |
| EP0320843B1 (fr) | Procédé et dispositif de transmission d'une voie numerique de service par l'intermédiaire du canal de parité d'un train numérique transmis en code à contrôle de parité | |
| EP0130899A2 (fr) | Circuit programmable de transformation série-parallèle d'un signal numérique, et son application à un récepteur de signaux vidéo numériques | |
| EP0056748B1 (fr) | Procédé de synchronisation à la réception de signaux numériques transmis par paquets | |
| US4709378A (en) | Arrangement for generating a clock signal | |
| US4829523A (en) | Error masking in digital signal transmission | |
| US5267036A (en) | Video coder/decoder with shift prevision for correctly decoded signal blocks | |
| EP0082575A1 (fr) | Circuit démodulateur synchronisé par l'énergie | |
| FR2496365A1 (fr) | Dispositif de reception de signaux numeriques serie et systeme de transmission de signaux video numerises comportant un tel dispositif | |
| EP0384795B1 (fr) | Procédé et dispositif de transmission d'informations entre stations d'un réseau de communication, notamment pour véhicule automobile | |
| US4468791A (en) | Method and facility for decoding a biphase-code and application of the method | |
| US5510786A (en) | CMI encoder circuit | |
| FR2580129A1 (fr) | ||
| US5334978A (en) | Manchester pattern fault recognition | |
| US4771421A (en) | Apparatus for receiving high-speed data in packet form | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| USRE32945E (en) | Synchronization system for digital data | |
| US7292667B1 (en) | Method and system for transmitting synchronization information with data | |
| JP2905310B2 (ja) | Ｄｔｍｆ信号受信装置 | |
| JP2834246B2 (ja) | 相関符号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |