FR2556534A1 - Dispositif d'alignement de trames utilisable dans des systemes de telecommunications - Google Patents
Dispositif d'alignement de trames utilisable dans des systemes de telecommunications Download PDFInfo
- Publication number
- FR2556534A1 FR2556534A1 FR8419018A FR8419018A FR2556534A1 FR 2556534 A1 FR2556534 A1 FR 2556534A1 FR 8419018 A FR8419018 A FR 8419018A FR 8419018 A FR8419018 A FR 8419018A FR 2556534 A1 FR2556534 A1 FR 2556534A1
- Authority
- FR
- France
- Prior art keywords
- alignment device
- frame
- data
- mode
- central
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 5
- 230000007246 mechanism Effects 0.000 claims description 7
- 230000001360 synchronised effect Effects 0.000 claims description 6
- 238000004891 communication Methods 0.000 claims description 5
- 238000001914 filtration Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 1
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 235000005911 diet Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000037361 pathway Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 208000006379 syphilis Diseases 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/18—Time-division multiplex systems using frequency compression and subsequent expansion of the individual signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
- H04J3/0629—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1623—Plesiochronous digital hierarchy [PDH]
- H04J3/1635—Format conversion, e.g. CEPT/US
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0685—Clock or time synchronisation in a node; Intranode synchronisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Hardware Design (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF D'ALIGNEMENT DE TRAMES. IL COMPORTE SEPT REGISTRES SRGA A SRGG, DE 64BITS, CHACUN POUR ALIGNER DES SIGNAUX DE LIGNE D'ENTREE SUR UN DEBIT DE DONNEES D'UN CENTRAL ET CONVERTIR DES SIGNAUX DE DONNEES A LA FREQUENCE DU CENTRAL EN SIGNAUX DE DONNEES A LA FREQUENCE DE LIGNE: LE DISPOSITIF SE COMPORTE COMME UN ELEMENT DE RETARDEMENT VARIABLE ET DOIT FONCTIONNER DANS L'UN DES TROIS MODES: I.ALIGNEMENT DE TRAMES DE SIGNAUX DE LIGNE A 2048KBITSS SUR UN DEBIT DE CENTRAL DE 2048KBITSS; II.ALIGNEMENT D'UN SIGNAL DE 1544KBITSSECONDE SUR UN DEBIT DE 2048KBITSSECONDE; ET III.CONVERSION D'UN DEBIT DE 2058KBITSSECONDE A UN DEBIT DE 1544KBITSSECONDE.
Description
La présente invention concerne des dispositifs
d'alignement de trames utilisables dans des centraux de télé-
communications transmettant des informations numériques par
exemple sous une forme multiplex en partage de temps.
s PDans de grands réseaux nationaux de télécommunica- tions, utilisant par exemple des centraux téléphoniques, la transmission d'informations ou données numériques par l'intermédiaire de voies principales ou de jonction entre les centraux téléphoniques ne peut pas être effectuée d'une façon complètement synchronisée en se basant sur l'ensemble
des agencements de synchronisation du réseau.
Inévitablement, pendant la transmission de données par l'intermédiaire d'une voie principale ou d'une jonction entre des centraux du réseau, la relation de phase entre le multiplexage des données transmises par la voie principale ou jonction et le multiplexage dans le central récepteur varie en fonction d'un glissement admissible (par exemple
de huit bits de données) qui est en relation avec la fré-
quence des systèmes d'horloge des centraux respectifs.
Le dispositif d'alignement de trames est conçu pour compenser ce glissement et il empêche une perte de données transmises en faisant en sorte que le multiplexage dans le central récepteur soit commandé en synchronisme avec
le multiplexage dans la voie principale ou jonction.
Un dispositif d'alignement de trames avec modula-
tion par impulsions codées (p.c.m) de 32 canaux comprenant une seule "puce" utilisable dans des systèmes de commutation
numérique a été décrit dans le brevet britannique 2 063 624.
Dans ce dispositif d'alignement, pour aligner un flux entrant de données modulées par impulsions codées de 256 bits sur le minutage du central local, le dispositif d'alignement comporte cinq registres à décalage ayant chacun une longueur de]28 bits (une demi-trame de données) et un mécanisme de glissement qui contrôle les cadences des signaux d'horloge entrant'set des signaux d'horloge du central pour faire en
sorte que les compteurs de lecture et d'écriture, qui comman-
dent les données en train d'être écrites dans et extraites des registres à décalage, ne sélectionnent pas en même temps
la même section du registre à décalage.
Ce dispositif d'alignement fonctionne seulement
de façon satisfaisante entre des systèmes qui sont compati-
bles, c'est-à-dire un système d'entrée à 32 canaux et un système de sortie à 32 canaux. Un tel dispositif d'alignement n'assure par conséquent pas un alignement de données entre
des systèmes incompatibles.
Conformément à la présente invention, il est prévu
un dispositif d'alignement de trames,utilisable dans un sys-
tème de communication multiplex à partage de temps du type à réseau synchronisé.,dans lequel un flux de bits de données
numériques est transmis par l'intermédiaire d'une voie princi-
pale de données assurant l'interconnexion d'un premier central de communications avec un second central de communications,
chaque central comportant sa propre horloge opérant indivi-
duellement pour définir une trame de partage de temps, le dispositif d'alignement de trames comprenant sept sections de registre à décalage de quart de trame, chaque section étant accessible indépendamment pour des opérations de lecture et d'écriture, un compteur de sélection de lecture agencé pour sélectionner la section du registre à décalage dans laquelle le quart de trame de données suivant doit être lu, un compteur de sélection d'écriture agencé pour sélectionner la section du registre à décalage dans laquelle le quart de trame de données suivant reçu dans la voie principale doit être introduit, un mécanisme de glissement qui contrôle le signal d'horloge provenant du premier central et le signal d'horloge provenant du second central et qui commande le compteur de sélection de lecture de manière que les compteurs de sélection de lecture et de sélection d'écriture ne sélectionnent pas simultanément la même section du registre à décalage, et un moyen de commande pour sélectionner parmi plusieurs modes un mode. dans lequel le dispositif d'alignement doit fonctionner, le mode sélectionné permettant un alignement de trames soit (i) entre deux systèmes numériques séparés à modulation par impulsions codées et un nombre de canaux égaux, soit (ii) entre deux systèmes numériques séparés à modulation par
impulsions codées et un nombre de canaux différents.
D'autres caractéristiques et avantages de l'invention seront mis en évidence dans la suite de la
description, donnée à titre d'exemple non limitatif, en réfé-
rence aux dessins annexés dans lesquels: la figure 1 est un schéma à blocs de la partie
logique de commande de lecture/écriture du dispositif d'ali-
gnement de trames mettant en évidence les sections de regis-
tres à décalage (sept registres) conformément à la présente invention; la figure 2 donne la relation entre les données d'entrée et les données de sortie correspondant au premier mode de fonctionnement (MODE 1) du dispositif d'alignement; la figure 3 donne la relation entre les données d'entrée et les données de sortie pour le second mode de fonctionnement (MODE 2) du dispositif d'alignement; la figure 4 donne la relation entre les données d'entrée et les données de sortie pour le troisième mode de fonctionnement (MODE 3) du dispositif d'alignement; la figure 5 est un schéma à blocs du circuit de génération de 1544 kHz et du signal associé de remise à zéro de trame utilisé dans le MODE 3; la figure 6 représente une série de formes d'ondes en relation avec le fonctionnement du dispositif d'alignement conforme à cette invention; les figures 7, 8 et 9 donnent, pour les trois modes respectifs, la relation entre les données sortant du dispositif d'alignement et les signaux d'horloge de sortie la figure 10 montre la relation entre les données de sortie et les signaux de remise à zéro de trame de lecture; les figures Il à 13 représentent différents diagrammes en relation avec les modes de fonctionnement du mécanisme de glissement de dispositifsd'alignement conformes
à cette invention.
En référence aux dessins, le dispositif d'ali-
gnement conforme à cette invention réduit le retard dans le
système de commutation numérique (par comparaison au disposi-
tif d'alignement connu), et il peut être utilisé lors de l'établissement d'une interface entre des systèmes numériques
à modulation par impulsions codées à 24 et 32 canaux. L'ali-
gnement est effectué sur la base de trames, une trame de données ayant une longueur de 125 microsecondes. Une trame de 2048 kbits/s comprend 32 canaux, numérotés de O à 31 et contenant chacun 8 bits numérotés de 1 à 8. Une trame de 1544 kbits/s comprend 24 canaux, numérotés de 1 à 24 et contenant chacun 8 bits numérotés de 1 à 8 plus un bit supplémentaire,
le bit 193.
Les impératifs principaux du dispositif d'aligne-
ment consistent à fonctionner dans l'un quelconque de quatre modes différents: MODE 1: alignement en trames d'un signal p.c.m. de 2048 kbits/s reçu sur un débit de données de central de 2048 kbits/s et
avec synchronisation de trames de 8 kHz.
MODE 2: alignement en trames et changement de fréquence d'un débit de données de 1544 kbits/s reçu sur un débit de données de central de 2048 kbits/s et avec synchronisation de trames de
8 kHz.
MODE 3: conversion d'un débit de données de central de
2048 kbits/s en un débit de données de ligne de 1544 kbits/s.
MODE 4: ce mode concerne une opération o le mécanisme de
glissement est commandé séparément.
Additionnellement, le dispositif d'alignement est capable de signaler des glissements de trames mais non de faire une différence entre une omission ou une répétition et il est capable de fournir à la sortie des données avec le troisième bit ayant la valeur zéro dans tous les canaux, lorsqu'il opère dans le MODE 1, tout en étant capable de faire passer les données de sortie DONNEES (SORTIE) 1 et DUNNEES
(SORTfIE) 2 à des "'1" logiques.
Ce dispositif d'alignement, qui comporte sept registres (figure 1) ayant chacun une longueur de 64 bits à la place de cinq registres de 128 bits de longueur comme décrit dans le brevet britannique 2 063 624, se comporte comme un élément de retardement variable permettant d'assurer un transfert de données entre la ligne et le central. Du fait d'un glissement relatif entre des horloges de ligne et de
central, le retard maximal de ce dispositif peut être atteint.
A chaque fois que cela se produit, une trame complète de données est omise et le retard est réduit d'une trame. A chaque fois que le retard minimal est atteint, une trame complète de données est répétée et le retard est augmenté
d'une trame.
Si, après la répétition d'une trame, le taux de glissement est inversé, il ne se produit plus d'omission de
trame jusqu'à ce qu'un glissement relatif d'au moins 20 micro-
secondes ait été atteint. De façon analogue si, après l'omission d'une trame, le taux de glissement est inversé, il ne se produit plus de répétition de trame jusqu'à ce qu'un
glissement relatif d'au moins 20 microsecondes ait été atteint.
Les trois modes fondamentaux de fonctionnement sont illustrés sur les figures 2, 3 et 4, o les relations entre les données d'entrée et de sortie sont indiquées. Pour faciliter la compréhension, 32 canaux consécutifs de données sont subdivisés en groupes de 8. Pour le premier mode-, MODE 1, de fonctionnement, les fréquences des signaux d'horloge de ligne de réception et de central de réception ont toutes deux des valeurs nominales de 2048 kHz. Pour chaque tranche de 64 bits introduits dans le dispositif d'alignement, 64
bits sont extraits.
Dans le MODE 2, la fréquence d'horloge de ligne de réception est de 1544 kHz et la fréquence d'horloge du central de réception est de 2048 kHz. Pour un quart de trame, 49 bits sont introduits et 64 bits sont extraits. Cela est suivi par les trois autres quarts de trame pendant lesquels 48 bits sont introduits et 64 bits sont extraits. La donnée de central se trouvant dans les 15 ou 16 bits restants de chaque quart de trame n'est pas définie, c'est-à-dire les canaux 7, 8, 15, 16, 23, 24, 31 et O (bits 1-7) (canal 0,
bit 8-bit 193).
Le troisième mode, MODE 3, de fonctionnement est l'opposé du second mode, MODE 2, c'est-à-dire que chaque quart
de trame lu contient 64 bits, dont 15 ou 16 ne sont pas trans-
férés dans les données de sortie. Pendant un quart de trame, 49 bits sont extraits et pendant les trois quarts de trame consécutifs suivants, 48 bits sont extraits. Dans ce mode opératoire, on a supposé que l'horloge de central de 2048 kHz et l'horloge de ligne de 1544 kHz sont en correspondance et
qu'il ne se produit aucun glissement. Dans ce mode, le dispo-
sitif est agencé de manière que le retard.maximal ne dépasse pas 40 microsecondes. Il est à noter que les canaux 7, 8, , 16, 23, 24, 31 (bits 2-8) et O ne sont pas transférés
et que le canal 31, bit I est transféré comme le bit 193.
Génération de 1544 kHz et remise à zéro de trame associée En référence à la figure 5, on voit que dans le MODE 3, c'est-à-dire la conversion de créneaux temporels à 32 canaux, 2048kbits/s en créneaux temporels à 24 canaux, 1544 kbits/s, il est nécessaire de dériver un signal d'horloge de 1544 kHz (local) du signal d'horloge de 2048 kHz du central (local). Cela est réalisé en faisant intervenir un oscillateur commandé en tension'VCOeexterne qui est utilisé avec un compteur externe t 193 de façon à synthétiser en fréquence un signal d'horloge de 1544 kHz à partir du signal d'horloge de central de 2048 kHz. Un sous-multiple commun aux deux signaux
d'horloge de 1544 kHz et de 2048 kHz a une valeur de 8 kHz.
L'horloge de remise à zéro de trames de central a une fré-
quence d'impulsions de 8 kHz et elle est en synchronisme avec
l'horloge de 2048 kHz. En conséquence, en utilisant la fré-
quence de remise à zéro de trames de central de 8 kHz, f entrée comme entrée de référence dans une boucle verrouillée en phase (PLL), il est possible d'engendrer un signal de sortie de 1544 kHz verrouillé en phase. Sur la figure 5, on voit que la fréquence de remise à zéro de trames de central de 8 kHz,
f entrée, et la fréquence f sortie/193 sont appliquées à un compara-
teur de phase PC, dont le signal de sortie est transmis à un filtre F, dont le signal de sortie est lui-même appliqué
à l'oscillateur commandé en tension VCO.
La boucle PLL nécessite un compteur de division par 193, (dit dans le présent exposé: compteur 4 193) dans sa voie de réaction et avantageusement le compteur + 193
du dispositif d'alignement est utilisé.
Après la dérivation du signal d'horloge de 1544 kHz, un second impératif concerne la génération du signal de remise à zéro de trames de lecture qui est associé au signal d'horloge de 1544 kHz. Du fait que le signal de sortie du compteur -.193 a une fréquenee de répétition d'impulsions de 8 kHz et est synchronisé avec le signal d'horloge de 1544 kHz, il satisfait à deux des impératifs concernant la remise à zéro de trames de lecture. Le troisième impératif concerne - sa position dans le temps par rapport aux données en train
d'être lues dans le dispositif d'alignement.
Pour déterminer la position correcte dans le temps du signal de remise à zéro de trames de lecture qui est associé au signal d'horloge de 1544 kHz, il est nécessaire de considérer la spécification du dispositif d'alignement qui exige que, dans ce mode opératoire, le retard entre les fonctions de lecture et d'écriture soit minimal. En pratique,
le retard minimal de sécurité est de l'ordre de 3/8 (trois-
huitièmes) d'une trame; un décalage de quelques bits de part
et d'autre de ce minimum est acceptable.
Un retard de 3/8 (trois-huitièmes) de trame équi-
vaut à environ 47 us (72 bits) et en conséquence le signal de remise à zéro de trames de lecture doit se produire environ 47 js après le signal de remise à zéro de trames d'écriture (central). Le bord avant de l'impulsion de sortie provenant du compteur + 193 est amené en coincidence, par la boucle verrouillée en phase (PLL), avec le bord avant du signal de remise à zéro de trames d'écriture de référence. i1 suffit alors de donner à l'impulsion de sortie du compteur + 193 une durée d'environ 47 us et d'utiliser le bord arrière pour
indiquer l'instant de remise à zéro de trames de lecture.
Le circuit interne du dispositif d'alignement est conçu pour faire en sorte que le bord arrière de cette impulsion se produise à l'instant correct par rapport au flux de données
de sortie.
Le fonctionnement du dispositif d'alignement -
(figure 1) est semblable au fonctionnement du dispositif d'alignement décrit dans le brevet britannique n 2 063 624, excepté qu'au lieu d'utiliser cinq sections de registres, on utilise sept sections de registres SRGA à SRGG, établissant un retard d'un quart de trame à la place d'un retard d'une
demi-trame comme c'était le cas précédemment. Additionnelle-
ment, du fait que ce dispositif d'alignement doit opérer entre
des flux de données ayant des débits différents, c'est-à-
dire 1544 kbits/s et 2408 kbits/s et vice-versa, le mode de
fonctionnement du circuit nécessite une commande par sélection.
La sélection est effectuée par la commande de mode MC par application de codes de sélection de mode de 3 bits aux voies A, B et C. Les voies A et B assurent la commande nécessaire,
par l'intermédiaire de la voie MC1, sur la logique de sélec-
tion de décodage d'écriture ainsi que sur la logique de commande d'horloge de sortie,tandis que la voie C assure la commande nécessaire, par l'intermédiaire de la voie MC2, sur
la commande de glissement.
La commande de ces voies par les codes de sélec-
tion de modes est indiquée, en même temps que les modes de
fonctionnement, dans le tableau ci-dessous.
TABLEAU 1
(FICHE 1) (FICHE 3) (FICHE 16) DONNEES DONNEES
MODE VOIE A VOIE B VOIE C ECRITES LUES
1 LOGIQUE LOGIQUE LOGIQUE 2048 204
1 LOGIQUE 1 LOGIQUE O LOGIQUE O 152048 2048
2 LOGIQUE 1 LOGIQUE 1 LOGIQUE 1544 2048 1544
3 LOGIQUE 1 LOGIQUE 1 LOGIQUE 1 2048 201544
4 LOGIQUE O LOGIQUE O0LOGIQUE 1 2048 2048
Fonctionnement sur la voie C (fiche 16) Lorsque cette fiche est mise à l'état logique "O", le mécanisme de glissement fonctionne dans des conditions normales de commande. Cependant, lorsque la fiche est mise à l'état logique "1", le mécanisme de glissement est commuté h un état correspondant à "le dernier glissement concernait SRGB". Cette possibilité est utilisée quand le compteur de lecture et le compteur d'écriture sont en synchronisation de bits et qu'aucun écart n'est attendu (bien qu'il puisse
exister un certain flottement).
Lorsque le signal d'horloge de 1544 bits/s est en train d'être engendré à partir du signal d'horloge de 2048 kbits/s, ou vice et versa, les signaux d'horloge ne s'écartent pas l'un de l'autre et les signaux de remise à zéro de trame d'écriture et de remise à zéro de trame de lecture sont espacés l'un de l'autre de-3/8 (trois-huitièmes) d'une trame sous l'action du signal d'horloge de sortie CK (SORTIE)
apparaissant à la fiche 8; la figure 11 illustre cette opéra-
tion. Il est à noter que la référence WDP utilisée sur les figures 11 à 18 a la signification "écriture de repères de données". Quand le dispositif d'alignement est en train d'être utilisé dans le MODE 1 (2048 pour 2048) et lorsque la voie C (fiche 16) est mise dans l'état logique "1", l'effet de cette commande du dispositif d'alignement est d'établir le retard minimal dans l'alignement. La figure 12 illustre cette opération et elle définit la base de fonctionnement
dans le MODE 4.
Le fonctionnement d'ensemble du dispositif d'ali-
gnement est semblable à ce qui a été décrit dans le brevet britannique 2 063 624,mais cependant on va considérer de façon particulière un détail de fonctionnement en référence à la figure 6 qui donne la relation entre différentes formes
d'ondes de signaux qui sont définies ci-dessous.
1. DONNEES (ENTREE) entrée de donnée NRZ 2. CLK1(2) Fourniture de deux signaux d'horloge à l'entrée 3. SYNC/L Signal de synchronisation d'entrée "remise à zéro de trame d'écriture"
(WFR).
4. SYNC/C Signal de synchronisation de sortie
"remise à zéro de trame de lec-
ture" (RFR).
5. DONNEES (SORTIE) I Cela correspond à une donnée de
sortie vraie, permettant des glis-
sements de trames.
6. DONNEES (SORTIE) 2 Comme 5, excepté que les bits
3 de tous les canaux O sont inversés.
Sur cette figure, il est à noter que DONNEES [ENTREE) est saisi par les flancs décroissants de CLKi(2); DQNNúES(,SúRTIE) 2 est propulsé par les flancs croissants de CKCi(2) DONNEES(SOR[IE).i est retardé par rapport à DONNEES (SORTIE) 2 d'un nombre prdèterminé de bits tandis qu'à la fois SYNC/L et SYNC/C sont saisis par
leurs signaux d'horloge respectifs, les bords avant ayant iét. diffé-
renciés pour fournir des signaux synchronisés de pré-
activation/remise à zéro à leurs compteurs respectifs.
Opérations de la fiche de sortie 8 Cette fiche a trois rôles ou fonctions seIn;m
le mode de fonctionnement du dispositif d'alignement.
(a) Quand le dispositif d'alignement se tTDnwe dans le MODE 1 (figure 7, figure 13, figure 14 et figure 15) c'est-à-dire: écriture de 2040 kbits/s > fiche 1 = logique "'D" lecture de 2048 kbits/s le signal de sortie à la fiche 8 est le signal d'horlg'e tde
lecture + 8, c'est-à-dire 256 kHz.
(.b) quand le dispositif d'alignement est,das le MODE 2 (figure 8, figure 16, figure 17 et figure 1B) c'est-à-dire écriture de 1544kbits/s: fiche 1 = logique "t" lecture de 2048 kbits/s: fiche 3 = logique "loti le signal de sortie à la fiche 8 est le signal d'horloge de lecture + 256; celui-ci est utilisé pour la génération d'un signal dnbrl(oge de 2048 kHz à partir du signal d'horloge de 1544 kHz lorsqu'il est utilisé en coopération avec la boucle verrouillée em pliase
(PLt1. Lorsque cette fonction de génération de signal d'hor-
loge est en train d'être effectuée, la fiche 16 se trvmwe
à l'état logique "1".
Les fiches 17 et 18 sont toutes deux maimtemmes
à un état logique "O".
(c) Quand le dispositif d'alignement est,dams le MODE 3 (figure 9 et figure 11) c'est-à-dire: écriture de 2048 kbits/s fiche 1 = log!ine '"1" lecture de 1544 bits/s: fiche 3 = loglqne'l" Le signal de sortie de la fiche 8 est le signal d'hofluge
de lecture t 193.
Celui-ci est utilisé pour la génération d'un signal d'horloge de 1544 kHz à partir du signal d'horloge de 2048 kHz lorsqu'il est utilisé en coopération avec la boucle verrouillée en phase (PLL). Lorsque cette fonction de génération de signal d'hor- loge est en train d'être effectuée, la fiche 16 doit être
maintenue à l'état logique "1".
Les fiches 17 et 18 sont toutes deux maintenues
à l'état logique "O".
Opérations des fiches 17 et 18 (commande de retardement de remise à zéro de trame) Dans ce dispositif d'alignement, l'apparition du signal de remise à zéro de trame de lecture se produit
concurremment avec le bit 16 dans le flux de données de sortie.
Cependant, par utilisation des fiches 17 et 18, la relation entre le signal de remise à zéro de trame de lecture et le flux de données de sortie peut être programmée comme indiqué
sur la figure 10.
Opération de la fiche 15 ST (UNS) Cette fiche commande la mise à l'état logique "1" des deux donndes de sortie DONNEES (SORTIE) 1 et DONNEES (SORTIE)'2 Opération de la fiche 19 GLISSEMENT
On obtient un signal de sortie indiquant l'appari-
tion d'un glissement.
Claims (11)
1. Dispositif d'alignement de trames utilisable dans un système de communication multiplex à partage de temps, du type à réseau synchronisé dans lequel un flux de bits de données numériques est transmis par l'intermédiaire d'une voie principale de données assurant l'interconnexion d'un premier central de communications avec un second central de communications, chaque central comportant sa propre horloge opérant individuellement pour définir une trame de partage de temps, le dispositif d'alignement de trames comprenant sept sections (SRGA à SRGG) de registre à décalage de quart de trame, chaque section étant accessible indépendamment pour
des opérations de lecture et d'écriture, un compteur de sélec-
tion de lecture agencé pour sélectionner la section du registre à décalage dans laquelle le quart de trame de données suivant doit être lu, un compteur de sélection d'écriture agencé pour sélectionner la section du registre à décalage dans laquelle le quart de trame de données suivant reçu dans
la voie principale doit être introduit, un mécanisme de glis-
sement qui contrôle le signal d'horloge provenant du premier central et le signal d'horloge provenant du second central et qui commande le compteur de sélection de lecture de manière que les compteurs de sélection de lecture et de sélection
d'écriture ne sélectionnent pas simultanément la même sec-
tion du registre à décalage, et un moyen de commande pour sélectionner un d'une pluralité de modes (modes-l'à:4) dans lequel le dispositif d'alignement doit fonctionner, le mode sélectionné permettant un alignement de trames, soit (i) entre deux systèmes numériques séparés à modulation par impulsions codées et un nombre de canaux égaux, soit (ii) entre deux systèmes numériques séparés à modulation par impulsions codées
et un nombre de canaux différents.
2. Dispositif d'alignement de trames selon la revendication 1, caractérisé en ce que la sélection du mode dans lequel le dispositif d'alignement doit fonctionner est effectuée par application de l'un "des divers 'codes de commande de modes à plusieurs voies de commande
qui sont associées au moyen de commande.
3. Dispositif d'alignement de trames selon la revendication 2, caractérisé en ce que trois voies de commande de modes sont prévues et en ce que l'un quelconque de quatre modes est sélectionné par application de l'un quelconque de quatre codes séparés et différents de sélection de modes à
trois bits aux trois voies de commande de modes.
4. Dispositif d'alignement de trames selon la revendication 3, caractérisé en ce que, dans le premier mode, le dispositif d'alignement aligne des trames (entre un signal de ligne p.c.m. reçu à un débit de données de 2048 kilobits par seconde et un débit de données de central p. c.m. de
2048 kilobits par seconde, o lc fréquence de synchronisation des tra-
mes est de R kilohertz ("p.c.m" étant la modulation par impulsions codées) .
5. Dispositif d'alignement de trames selon la revendication 3, caractérisé en ce que, dans le second mode, le dispositif d'alignement aligne des trames et change les fréquences entre un signal de ligne p.c.m. reçu à un débit de données de 1544 kilobits/seconde et un débit de données de central p.c.m. de 2048 kilobits/seconde, o la fréquence
de synchronisation de trames est de 8 kilohertz.
6. Dispositif d'alignement de trames selon la revendication 3, caractérisé en ce que, dans le troisième mode, le dispositif d'alignement assure la conversion d'un débit de données de central de 2048 kilobits par seconde à un débit
de données de ligne de 1544 kilobits apr seconde.
7. Dispositif d'alignement de trames selon la revendication 4, caractérisé en ce que, dans le quatrième mode, le dispositif d'alignement opère comme dans le premier mode
et est commandé pour assurer un alignement avec un retard mini-
mal lorsqu'aucun flottement ou écart important n'est attendu
ou établi.
8. Dispositif d'alignement de trames selon la
revendication 6, caractérisé en ce qu'une conversion est effec-
tuée par génération d'un signal d'horloge de 1544 kilohertz qui est dérivé du signal d'horloge de central de 2048 kilohertz
par utilisation d'une boucle verrouillée en phase.
9. Dispositif d'alignement de trames selon la revendication 8, caractérisé en ce que la boucle verrouillée
en phase comprend un comparateur de phases, un moyen de fil-
trage et un oscillateur commandé en tension, en ce que la sortie du comparateur de phase est reliée à l'entrée du moyen de filtrage et la sortie du moyen de filtrage est reliée à l'entrée de l'oscillateur commandé en tension et en ce que, lors de l'application d'un signal d'entrée de référence
d'horloge pour remise à zéro de trame de central de 8 kilo-
hertz, qui correspond à un sous-multiple du signal d'horloge de central de 2048 kilohertz, à l'entrée du comparateur de phase, le signal d'horloge de 1544 kilohertz est dérivé du
signal de sortie de l'oscillateur commandé en tension.
10. Dispositif d'alignement de trames selon la revendication 9, caractérisé en ce qu'un compteur divise le signal d'horloge de 1544 kilohertz par 193 et applique une impulsion de sortie au comparateur de phases qui fait en sorte que le bord avant de l'impulsion de sortie soit
synchronisé avec le signal d'entrée de référence.
11. Dispositif d'alignement de trames selon la
revendication 10, caractérisé en ce que la durée de l'impul-
sion de sortie est choisie égale à trois-huitièmes (3/8) d'une trame de manière que le bord arrière de l'impulsion se trouve par rapport au bord avant de l'impulsion de sortie dans une position lui permettant de servir de signal de
remise à zéro de trame de lecture.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB08333214A GB2151437B (en) | 1983-12-13 | 1983-12-13 | Frame aligner for use in telecommunication exchange systems |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2556534A1 true FR2556534A1 (fr) | 1985-06-14 |
| FR2556534B1 FR2556534B1 (fr) | 1988-11-04 |
Family
ID=10553221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8419018A Expired FR2556534B1 (fr) | 1983-12-13 | 1984-12-12 | Dispositif d'alignement de trames utilisable dans des systemes de telecommunications |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4617659A (fr) |
| AU (1) | AU573291B2 (fr) |
| FR (1) | FR2556534B1 (fr) |
| GB (1) | GB2151437B (fr) |
| PT (1) | PT79661A (fr) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS612435A (ja) * | 1984-06-14 | 1986-01-08 | Nec Corp | 受信位置予測装置 |
| US4805197A (en) * | 1986-12-18 | 1989-02-14 | Lecroy Corporation | Method and apparatus for recovering clock information from a received digital signal and for synchronizing that signal |
| US4884267A (en) * | 1986-12-27 | 1989-11-28 | Kabushiki Kaisha Kenwood | TDM transmission system |
| US4839893A (en) * | 1987-10-05 | 1989-06-13 | Dallas Semiconductor Corporation | Telecommunications FIFO |
| US4965794A (en) * | 1987-10-05 | 1990-10-23 | Dallas Semiconductor Corporation | Telecommunications FIFO |
| US5062105A (en) * | 1990-01-02 | 1991-10-29 | At&T Bell Laboratories | Programmable multiplexing techniques for mapping a capacity domain into a time domain within a frame |
| US5065396A (en) * | 1990-01-02 | 1991-11-12 | At&T Bell Laboratories | Inverse multiplexer and demultiplexer techniques |
| US5721841A (en) * | 1994-11-04 | 1998-02-24 | Texas Instruments Incorporated | Adapter having data aligner including register being loaded to or from memory with an offset in accordance with predetermined network fragmentation parameters |
| US5809029A (en) * | 1996-06-28 | 1998-09-15 | Dsc Telecom L.P. | Apparatus and method for mapping telecommunications signals onto a subscriber bus |
| US5883898A (en) * | 1996-07-01 | 1999-03-16 | Alcatel Usa Sourcing, L.P. | Apparatus and method for mapping E1 signals into a digital cross-connect matrix space |
| GB2320662B (en) * | 1996-12-18 | 2001-06-20 | Dsc Telecom Lp | Apparatus and method of frame aligning information in a wireless telecommunications system |
| CN1298185C (zh) * | 2003-05-15 | 2007-01-31 | 中兴通讯股份有限公司 | 基站收发信台信号传输装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2463553A1 (fr) * | 1979-08-10 | 1981-02-20 | Plessey Co Ltd | Procede et circuit d'alignement de donnees pour central telephonique |
| DE3151207A1 (de) * | 1981-01-05 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Speicheranordnung fuer eine pcm-fernmeldevermittlungsanlage |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2362527A1 (fr) * | 1976-08-20 | 1978-03-17 | Cit Alcatel | Dispositif de synchronisation " trame " |
| DE3213345C2 (de) * | 1982-04-08 | 1984-11-22 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Datenübertragungseinrichtung zwischen zwei asynchron gesteuerten Datenverarbeitungssystemen |
| AU558405B2 (en) * | 1982-08-26 | 1987-01-29 | British Telecommunications Public Limited Company | Aligner for digital tx system |
-
1983
- 1983-12-13 GB GB08333214A patent/GB2151437B/en not_active Expired
-
1984
- 1984-11-08 US US06/669,358 patent/US4617659A/en not_active Expired - Fee Related
- 1984-12-11 AU AU36485/84A patent/AU573291B2/en not_active Ceased
- 1984-12-12 PT PT79661A patent/PT79661A/pt unknown
- 1984-12-12 FR FR8419018A patent/FR2556534B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2463553A1 (fr) * | 1979-08-10 | 1981-02-20 | Plessey Co Ltd | Procede et circuit d'alignement de donnees pour central telephonique |
| DE3151207A1 (de) * | 1981-01-05 | 1982-07-22 | Siemens AG, 1000 Berlin und 8000 München | Speicheranordnung fuer eine pcm-fernmeldevermittlungsanlage |
Also Published As
| Publication number | Publication date |
|---|---|
| US4617659A (en) | 1986-10-14 |
| GB2151437B (en) | 1987-04-29 |
| FR2556534B1 (fr) | 1988-11-04 |
| GB2151437A (en) | 1985-07-17 |
| GB8333214D0 (en) | 1984-01-18 |
| PT79661A (en) | 1985-01-01 |
| AU3648584A (en) | 1986-06-19 |
| AU573291B2 (en) | 1988-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0589217A1 (fr) | Procédé et dispositif pour synchroniser des signaux transmis en série par une ligne | |
| FR2556534A1 (fr) | Dispositif d'alignement de trames utilisable dans des systemes de telecommunications | |
| FR2667747A1 (fr) | Systeme de transmission comportant une pluralite de dispositifs d'abonne. | |
| FR2600473A1 (fr) | Dispositif de multiplexage pour un systeme de transmission numerique | |
| FR2482807A1 (fr) | Dispositif d'interface pour la reception de signaux pcm ou signaux modules par impulsion | |
| FR2647612A1 (fr) | Dispositif, procede et reseau de transmission de donnees multipoint et multicanal | |
| EP0027413B1 (fr) | Système de transmission multiaccès intégral simultané sur lignes de transmission par fibres optiques | |
| US7796888B2 (en) | Secure upstream transmission in passive optical networks | |
| EP0368123B1 (fr) | Agencement de synchronisation pour autocommutateur numérique privé raccordé à un réseau RNIS | |
| EP0112425B1 (fr) | Réseau de connexion temps-espace-temps utilisant une liaison en boucle fermée | |
| FR2661579A1 (fr) | Dispositif de mise en phase de signaux dans un systeme a doublement du conduit numerique. | |
| FR2658969A1 (fr) | Systeme constitue en reseau tel qu'un systeme radiotelephonique cellulaire, permettant de mesurer le retard de transmission entre nóoeuds du reseau et de les synchroniser entre eux. | |
| JPS5915542B2 (ja) | 光フアイバケ−ブルによるデ−タ収集システム | |
| FR2501937A1 (fr) | Dispositif de commutation de voies de transmission de donnees | |
| EP0141852A1 (fr) | Systeme de commutation integre de la parole/d'informations/de commande | |
| FR2534753A1 (fr) | Systeme d'etablissement de circuits de transmission de donnees a debit constant entre une pluralite de stations | |
| CA1270078A (fr) | Procede et dispositif de regeneration de l'integrite du debit binaire dans un reseau plesiochrone | |
| FR2553245A1 (fr) | Systeme de transmission de donnees | |
| FR2723280A1 (fr) | Dispositif de codage | |
| FR2726714A1 (fr) | Circuit d'extraction d'horloge pour systeme de transmissions numeriques et repeteur le comportant | |
| CH661164A5 (fr) | Autocommutateur a matrice de commutation video. | |
| EP0016677A1 (fr) | Agencement de transmission numérique | |
| JP2956795B2 (ja) | ディジタル加入者線伝送端局装置のクロック同期方法 | |
| BE1000190A6 (fr) | Circuit de synchronisation pour equipements a champs de mesure numeriques duplex. | |
| FR2608872A1 (fr) | Dispositif de transmission de donnees a faible debit pour un systeme de transmission d'informations utilisant dans un sens de transmission, le principe dit d'a.m.r.t. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property | ||
| ST | Notification of lapse |