FR2563034A1 - Circuit d'affichage analogique comprenant un circuit amplificateur analogique a large bande destine a un dispositif d'affichage a trame a haute resolution - Google Patents

Abstract

DISPOSITIF D'AFFICHAGE A TRAME A HAUTE RESOLUTION, COMPRENANT UN PROCESSEUR CENTRAL 22 POUR PRODUIRE DES DONNEES D'IMAGE, UN CIRCUIT 24 DE TRAITEMENT D'IMAGES NUMERIQUES POUR CONVERTIR LESDITES DONNEES EN SIGNAUX D'AFFICHAGE, ET UN CIRCUIT 28 D'AFFICHAGE ANALOGIQUE POUR CONVERTIR LES SIGNAUX D'AFFICHAGE EN SIGNAUX DESTINES A COMMANDER UN TUBE CATHODIQUE 30 AFIN DE FORMER SUR L'ECRAN DE CELUI-CI UN AFFICHAGE A TRAME EN COULEUR. LE CIRCUIT DE TRAITEMENT D'IMAGES NUMERIQUES INCLUT UNE MEMOIRE D'AFFICHAGE POUR STOCKER LES DONNEES D'IMAGE, ET UNE TABLE D'ATTRIBUTS PROGRAMMABLE POUR STOCKER LES DONNEES D'ATTRIBUT. A LA COMMANDE DU PROCESSEUR CENTRAL, LES DONNEES D'IMAGE STOCKEES DANS LA MEMOIRE D'AFFICHAGE SONT LUES ET SERVENT A ADRESSER LA TABLE D'ATTRIBUTS QUI PRODUIT EN SORTIE DES SIGNAUX D'ATTRIBUT. UN CONVERTISSEUR DE FREQUENCE DE PIXELS RECOIT LES SIGNAUX D'ATTRIBUT A UNE PREMIERE FREQUENCE ET PRODUIT DES SIGNAUX D'AFFICHAGE ANALOGIQUES A UNE SECONDE FREQUENCE SUPERIEURE A LA PREMIERE, AVEC UNE BANDE PASSANTE VIDEO DE 210MHZ AU MAXIMUM. LES SIGNAUX D'AFFICHAGE SONT RECUS PAR LE CIRCUIT D'AFFICHAGE ANALOGIQUE ET SERVENT A ENGENDRER DES SIGNAUX DESTINES A COMMANDER LES CANONS DE COULEUR DU TUBE CATHODIQUE 30.

Description

L'invention se rapporte d'une façon générale, aux systèmes d'affichage à

trame à haute résolution, et plus particulièrement à un circuit d'affichage analogique comprenant un circuit amplificateur à large bande destiné à être utilisé dans ce type de système.

Dans la technique antérieure, il existe diffé-

rents systèmes d'affichage de données, parmi lesquels des

systèmes pour la visualisation directe d'un tube catho-

dique, des systèmes pour la visUalisation par projection d'un tube à rayons cathodique et des systèmes à écran

plat (par exemple, des affichages à diodes 4lectro-

luminescentes, des panneaux d'affichage à plasma, des panneaux à tube cathodique plat, etc.). En outre, il

existe différents systèmes pour engendrer l'affichage des-

tinés à être utilisé dans un système d'affichage parti-

culier. Ces systèmes de génération d'images incluent des systèmes d'affichage à analyse de trame et des systèmes à

écriture par impact.

Récemment, on a étudié plus attentivement le problème de la sécurité aérienne et en particulier, celui de la qualité du contrôle du trafic aérien. Ceci a donné lieu à une étude des équipements de contrôle du trafic

aérien actuellement employé et, en particulier, des dispo-

sitifs d'affichage utilisés dans ces équipements. On s'est aperçu que ces équipements devaient être améliorés et uniformisés. Dans un souci de moderniser le système de contrôle du trafic aérien aux Etats-Unis, la Federal Aviation Agency (FAA) cherche à se procurer des postes de

contrôle de trafic aérien normalisés, c'est-à-dire présen-

tant un affichage de 50,8 cm x 50,8 cm et comprenant au moins 2000 x 2000 pixels (un pixel étant défini comme le plus petit point adressable pouvant s'afficher sur un écran). La FAA a également exigé que ces affichages soient capables de produire des zones de fond ombrées et des

images en couleur.

2 2563034

Les affichages qui servent au contrôle du trafic aérien utilisent traditionnellement la technologie de l'écriture par impact qui est capable de produire un affichage, clair et sans scintillement, de lignes et de caractères, à des niveaux de luminosité acceptables. Cependant, avec ce type de système d'affichage, il est difficile d'obtenir des zones de fond ombrées et des images en couleur. En particulier, pour obtenir des zones ombrées sur l'écran, il faudrait utiliser un système de déviation de grande puissance afin de déplacer le faisceau suffisamment vite pour créer une zone ombrée. De plus, la

génération d'un affichage en couleur nécessiterait l'uti-

lisation d'un équipement nouveau.

-* Contrairement aux systèmes à écriture par impact,

les systèmes d'affichage à trame (par exemple, les télévi-

sions standard) consomment relativement moins de puis-

sance, ne posent pas de problème d'ombrage du fond et sont

actuellement capables de produire des images en couleur.

Cependant, les dispositifs d'affichage à trame actuelle-

ment disponibles ne sont pas en mesure d'offrir la vaste

zone de visualisation et la haute résolution que requiè-

rent certaines applications, ni l'affichage sur grand

écran à haute résolution qu'exige la FAA.

A l'heure actuelle, les postes de télévision

que l'on trouve dans le commerce offrent 525 lignes hori-

zontales entrelacées selon un rapport de 2 à 1, et un cycle de régénération de 30 hertz. En outre, l'affichage présente environ 300 pixels par ligne horizontale. La nécessité d'une image de 2000 lignes de 2000 pixels, impose donc au système d'affichage des fonctions de manipulation de données considérablement plus importantes

que celles d'un poste de télévision du commerce.

Actuellement, un affichage à trame de haute qualité peut présenter 1280 x 1024 pixels et requiert une bande passante vidéo de 100 à 120 MHz (alors que la bande passante vidéo d'un émetteur du commerce est d'environ 3 MHz) . En revanche, un affichage de 2048 x 2048 pixels (en arrondissant les 2000 x 2000 pixels requis à une puissance de 2), avec un entrelacement de 2 à 1 et un cycle de régénération de 40 hertz, requiert une bande

passante vidéo d'environ 210 MHz.

Hormis les impératifs de la FAA, il est souhai-

table qu'un dispositif d'affichage de contrôle du trafic aérien présente une haute résolution et-puisse afficher

différentes caractéristiques (par exemple, des informa-

tions météoroliques, des données, une trajectoire de vol, des cas d'urgence, une zone cartographique, etc.) d'une façon souple, pouvant être modifiée par un opérateur qui visualise l'affichage et permettant ainsi à ce dernier d'interpréter plus clairement les données affichées en réglant l'intensité relative de parties sélectionnées de l'image. Ce type d'affichage souple permettrait également à un contrôleur de trafic aérien de clarifier ce qu'il voit sur l'écran et d'obtenir une meilleure vision de parties spécifiques de l'affichage (par exemple, en

éclaircissant ou en obscurcissant certaines caractéristi-

ques de l'affichage) afin de clarifier l'image observée.

Outre la nécessité d'utiliser le type d'affichage décrit ci-dessus dans des postes de contrôle du trafic

aérien, d'une façon générale, il est nécessaire de pré-

voir, dans la technique de l'affichage, des affichages de grandes dimensions et à haute résolution pour diverses industries. Par exemple, ces écrans à haute résolution seraient avantageusement utilisés comme écrans de contrôle dans des domaines tels que l'informatique graphique, la conception assistée par ordinateur (CAO) et la fabrication assistée par ordinateur (FAO), la médecine, la défense et

d'autres domaines.

Dans la technique de l'affichage, il-faut donc prévoir des circuits capables de traiter données d'image

4 2563034

numériques à un débit élevé, afin de produire ces données

d'image une fois traitées sous forme de signaux d'affi-

chage destinés à un système d'affichage à analyse de trame à haute résolution. Il est également nécessaire de prévoir des circuits de traitement permettant à certains attributs de l'affichage d'être programmables afin que ce dernier puisse être programmé de façon à afficher différents types de caractéristiques selon les besoins de différents types d'affichages. En outre, il est nécessaire de prévoir des circuits d'affichage analogiques capables de recevoir les signaux d'affichage à vitesse élevée et de commander des affichages à trame à haute résolution. Il faut également prévoir des circuits analogiques capables de changer les intensités relatives de certaines caractéristiques de

l'affichage.

La présente invention a pour but de créer un circuit d'affichage analogique, destiné à un système d'affichage à trame à haute résolution, qui remédie aux insuffisances inhérentes aux systèmes d'affichage de la

technique antérieure.

En particulier, la présente invention a pour but de fournir un circuit d'affichage analogique comprenant un circuit amplificateur à large bande pour recevoir des signaux d'affichage à vitesse élevée et pour convertir ces signaux en signaux de commande destinés à commander les canons de couleurs d'un tube cathodique, de telle sorte

que le sustème d'affichage à trame soit capable de pro-

duire un affichage à trame à haute résolution.

La présente invention a également pour but de fournir un circuit amplificateur à large bande qui utilise

un dispositif de commutation à vitesse élevée pour engen-

drer les signaux de commande sur la base des signaux d'affichage appliqués à l'entrée du circuit d'affichage analogique. La présente invention a également pour but de fournir un circuit amplificateur à large bande comprenant plusieurs convertisseurs de numérique en analogique, qui sont connectés de façon à recevoir des signaux de commande d'intensité commandés par l'opérateur et qui appliquent un signal de sortie de tension à des circuits de commutation de courant, de telle sorte que le courant produit par les circuits de commutation de courant (et donc, le niveau des signaux de commande) puisse être varié à la commande de l'opérateur. Ainsi, l'opérateur qui visualise l'affichage à trame à haute résolution peut modifier l'intensité de parties sélectionnées de l'affichage afin de pouvoir discerner plus facilement les différentes caractéristiques

*de l'affichage.

Le circuit selon la présente invention comprend un certain nombre de caractérisques nouvelles qui sont décrites ci-après. Le circuit d'affichage analogique

inclut un circuit amplificateur à large bande pour trans-

mettre des signaux de commande aux canons de couleur d'un tube cathodique, et un circuit de commande d'affichage

pour appliquer un signal de balayage au tube cathodique.

Le circuit amplificateur à large bande comprend un circuit amplificateur pour chacun des canons de couleur du tube cathodique, et chaque circuit amplificateur inclut dix canaux, une source principale de courant connectée aux dix canaux et un convertisseur de courant en tension connecté aux sorties des dix canaux. Chaque canal inclut un circuit de conversion de numérique en analogique pour recevoir,

d'un processeur central, un un signal de commande d'inten-

sité commandé par un opérateur, et pour produire un signal de sortie de tension dont le niveau dépend du signal de commande d'intensité. Chaque canal inclut également un circuit de commutation de courant qui est connecté à une parmi dix lignes différentielles qui produisent un signal d'affichage à partir d'un convertisseur de fréquence de

pixels dans un circuit de traitement d'images numériques.

Chaque circuit de commutation de courant est également connecté à la sortie du circuit de conversion de numérique en analogique afin de recevoir de ce circuit un signal de sortie de tension. Lorsque le signal d'affichage est transmis sur la ligne différentielle du convertisseur de fréquence de pixels au circuit de commutation de courant, un signal de commutation est engendré et le circuit de commutation de courant applique un signal de sortie de courant au convertisseur de tension. Le convertisseur de

courant en tension convertit le. signal de sortie de cou-

rant en un signal de commande qui comprend les tensions nécessaires pour commander la grille et la cathode du tube cathodique. Le circuit de commande d'affichage comprend un

amplificateur linéaire associé à un amplificateur réson-

nant, de sorte que le signal de balayage produit par le tube cathhodique offre les avantages réunis d'un balayage

commandé et d'un fonctionnement à retour rapide du spot.

Le circuit d'affichage analogique conforme à

l'invention peut recevoir les signaux d'affichage à vites-

se élevée engendrés par le circuit de traitement d'images numériques, et produire les signaux de commande à une fréquence élevée, de sorte que le système d'affichage à trame est capable de fournir un affichage à trame à haute résolution et sans scintillement. De plus, l'utilisation

du circuit de conversion de numérique en analogique pou-

vant être commandé par l'opérateur permet à ce dernier de

varier indépendamment l'intensité de chaque canal (c'est-

à-dire, des caractéristiques) affiché sur le tube catho-

dique. Par exemple, si l'opérateur veut intensifier la luminosité de certaines données alphanumériques, il peut

varier le signal de commande d'intensité appliqué au cir-

cuit de conversion de numérique en analogique, afin de

mettre ces données en évidence. Ce type de réglage de pré-

cision est particulièrement intéressant pour un poste de contrôle du trafic aérien sur l'écran duquel de nombreux

7 2563034

types de données différents sont affichés à la fois. Le

fonctionnement à vitesse élevée de ce circuit amplifica-

teur à large bande résulte donc en un affichage à haute résolution qui est particulièrement intéressant pour contrôler le trafic aérien. En outre, le circuit selon la présente invention est particulièrement approprié pour d'autres types de systèmes d'affichage qui requièrent une image à haute résolution. Ces autres applications peuvent inclure, par exemple, l'utilisation de ce circuit dans des systèmes d'affichage graphique informatiques, des systèmes

d'affichage utilisés en médecine (par exemple,-des équipe-

ments de diagnostic), des systèmes CAO/FAO et les systèmes

d'affichage complexes utilisés pour les opérations mili-

taires. Les avantages ci-dessus ainsi que d'autres, et des caractéristiques de l'invention apparaîtront plus

clairement à la lecture de la description détaillée qui va

suivre d'un mode de réalisation et en se référant aux dessins annexés sur lesquels: La Fig. 1 est un schéma fonctionnel simplifié d'un type de système d'affichage dans lequel le circuit d'affichage analogique conforme à l'invention peut être utilisé; La Fig. 2 est un schéma fonctionnel simplifié du circuit de traitement d'images numériques 24 de la Fig.1; La Fig. 3 est un schéma fonctionnel simplifié du processeur graphique 32 de la Fig. 2; La Fig. 4 est un schéma fonctionnel simplifié de la mémoire d'affichage 34 de la Fig. 2;

Les Fig. 5A et 5B sont des organigrammes décri-

vant la façon dont le processeur central 22 de la Fig.l commande les contrôleurs de données graphiques 44 et 46 de

la Fig. 3 pour écrire des données dans la mémoire d'affi-

chage 34 et pour lire des données à partir de cette dernière; La Fig. 6 est un schéma fonctionnel simplifié de la table de d'attributs 38 de la Fig. 2; La Fig. 7 est un schéma fonctionnel simplifié du convertisseur de fréquence de pixels 40 de la Fig. 2; La Fig. 8 est un schéma fonctionnel simplifié du circuit d'affichage analogique conforme à l'invention, qui reçoit des signaux d'affichage du circuit de traitement d'images numériques 24 de la Fig.1; La Fig.9 est un schéma fonctionnel simplifié du circuit amplificateur 108 de la Fig. 8;

La Fig. 10 est un schéma du circuit de conver-

sion de numérique en analogique 116, du circuit de commu-

tation de courant 118, de la source principale de courant et du circuit de conversion de courant en tension 122 de la Fig. 9;

La Fig. 11 est un schéma du circuit de com-

mande d'affichage 114 de la Fig. 8; La Fig. 1 est un schéma fonctionnel simplifié

d'un système d'affichage dans lequel le circuit d'affi-

chage analogique conforme à l'invention peut être utilisé.

En particulier, la Fig. 1 est un schéma fonctionnel sim-

plifié d'une partie d'une console commune 20 qui est utilisée pour produire l'affichage principal devant être visualisé par un contrôleur de trafic aérien. En pratique,

la console commune 20 inclut également un affichage auxi-

liaire, un affichage d'entrée de données, un clavier, un dispositif de recherche, une alarme et des dispositifs

d'entrée par effleurement pour chacun des affichages. Cha-

que centre de contrôle de trafic aérien inclut plusieurs consoles communes possédant chacune un processeur central

22 connecté à un ou plusieurs des miniordinateurs du cen-

tre. Les miniordinateurs du centre sont eux-mêmes inter-

connectés à un ordinateur hôte principal. Pour des raisons pratiques, la Fig. 1 indique seulement que le processeur central 22 peut être connecté à des périphériques et à des

9 2563034

miniordinateurs du centre afin qu'il apparaisse clairement que le processeur central 22 peut recevoir des données d'image destinées à être affichées sur l'écran principal

de la console commune 20.

Sur la Fig. 1, le processeur central 22 transmet des données d'image numériques (par exemple, provenant d'un miniordinateur du centre) à un circuit de traitement d'images numériques 24 qui fait l'objet de la présente

invention. Dans un mode préféré de réalisation, le proces-

seur central 22 est un microprocesseur Motorola MC 68020, connecté au circuit de traitement d'images numériques 24 par l'intermédiaire d'un bus 26. Dans le mode préféré de

réalisation, le bus 26 est un bus Motorola VME. Le proces-

seur central 22 est aussi connecté à un circuit d'affi-

chage analogique 28, par l'intermédiaire du bus 26, pour appliquer des signaux de commande d'intensité au circuit d'affichage analogique 28, à la commande d'un opérateur

(par exemple, d'un contrôleur de trafic aérien). Le cir-

cuit de traitement d'images numériques 24 selon la pré-

sente invention reçoit les données d'images du processeur central 22 et engendre des signaux d'affichage destinés à

un écran monochrome ou à un écran en couleur (c'est-a-

dire, des signaux d'affichage rouges, bleus et verts), à une fréquence de 210 méga-pixels par seconde. Le circuit de traitement d'images numériques 24 transmet également un

signal de synchronisation au circuit d'affichage analo-

gique 28. Le circuit d'affichage analogique 28 engendre trois signaux de sortie de tension qui sont reçus par un

tube cathodique 30 (qui constitue le dispositif d'affi-

chage principal de la console commune 20) pour commander les canons des couleurs rouge, bleue et verte qui sont utilisés pour former l'affichage. Le circuit d'affichage analogique 28 reçoit également les signaux de commande d'intensité du processeur central 22 et varie l'intensité de caractéristiques sélectionnées affichées sur l'écran du

2563034

tube cathodique 30, à la commande de l'opérateur. Le cir-

cuit d'affichage analogique 28 engendre également un signal de balayage qui dépend du signal de synchronisation engendré par le circuit de traitement d'images numériques 24, et ce signal de balayage est utilisé pour commander le

balayage horizontal du tube cathodique 30.

Ainsi qu'il ressort de la description qui pré-

cède, le système de la Fig. 1 est essentiellement conçu pour être intégré dans une console commune 20 destinée à

être utilisée dans un poste de contrôle de trafic aérien.

Ainsi, pour satisfaire les exigences de la FAA concernant

la taille de l'affichage (50,8 cm x 50,8 cm) et la résolu-

tion, le circuit selon la présente invention a été conçu de façon à engendrer des données pour une image de 2048 x 2048 pixels avec une trame entrelacée selon un rapport de 2 à 1, une fréquence d'images de 40 Hz et une fréquence de trame de 80 Hz. La fréquence de balayage horizontal est de 82,2 KHz et la bande passante vidéo requise est de 210 MHz. L'emploi de ces spécifications répond à tous les impératifs de résolution de la FAA, permet d'obtenir une image en couleur et résoud les problèmes d'ombrage du fond

que posent les autres technologies. Dans le mode de réali-

sation préféré, le tube cathodique 30 comprend le système

d'affichage en couleur Trinitron de Sony dont l'utilisa-

tion dans un dispositif d'affichage à haute résolution offre des avantages considérables. A l'heure actuelle, Sony ne commercialise pas de tube cathodique de 50,8 cm x ,8 cm; en revanche, Sony fabrique un tube cathodique qui mesure 76,2 cm en diagonale et qui peut être utilisé pour engendrer une image "à échelle réduite" de 1792 x

1792 pixels, mesurant 45,72 cm x 42,72 cm. Le tube catho-

dique Sony qui mesure 76,2 cm en diagonale peut donc être utilisé en même temps que le circuit de traitement d'images numériques 24 selon l'invention, pour produire un affichage présentant une résolution nettement supérieure à

11 2563034

celle que l'on peut actuellement obtenir.

Les Fig. 2 à 7 sont des schémas détaillés du

circuit de traitement d'images numériques 24.

La Fig. 2 est un schéma fonctionnel simplifié du circuit de traitement d'images numériques 24 de la Fig. 1. Le circuit de traitement d'images numériques 24 inclut un processeur graphique 32 qui reçoit des données d'image du processeur central 22, par l'intermédiaire du bus 26. Le processeur graphique 32 transmet des données d'adresse à une mémoire d'affichage 36 et y écrit des données, par l'intermédiaire d'un bus graphique 36. La mémoire d'affichage 34 est agencée de telle façon qu'une adresse de mémoire est directement reliée à une position de l'écran du tube cathodique 30. Lorsque des données sont lues dans la mémoire d'affichage 34, à la commande du processeur graphique 32, les données d'image (8 bits par pixel) qui sont lues dans la mémoire d'affichage 34 sont utilisées pour adresser une table d'attributs 38. Cette table d'attributs 38 est programmable et stocke des données d'attribut grâce auxquelles les 8 bits par pixel lus dans la mémoire d'affichage 34 peuvent avoir une signification souhaitée quelconque en ce qui concerne les caractéristiques d'affichage qui apparaissent sur l'écran du tube cathodique 30. Par exemple, des attributs peuvent être utilisés pour désigner des couches sur une carte. Ces couches peuvent inclure une couche de carte géographique, une couche de blocs de données, une couche météorologique, une couche de plan de vol, etc. En changeant sélectivement les attributs stockés dans la table d'attributs 38, il est

possible d'enlever une couche, de la remettre, d'en chan-

ger la couleur, etc. Pour des applications relatives au contrôle du trafic aérien, on utilise des images d'avions obtenues par radar et un texte est souvent superposé sur la même image (par exemple, un plan de vol). S'il le souhaite, l'opérateur peut passer instantanément de l'affichage d'une carte à l'affichage d'un texte et les attributs requis sont alors entièrement différents. Par

exemple, dans un affichage de texte, il peut être souhai-

table que des données particulières soient soulignées en vidéo inverse et clignotent, tandis que dans un affichage radar, des éléments tels que météorologie, cibles, etc., peuvent apparaître dans des couleurs différentes. Des séries d'attributs stockées dans la table d'attributs peuvent inclure l'affichage de 256 couleurs différentes sur l'écran, le clignotement obligatoire de certaines parties de l'écran, une carte indépendante, une série indépendante de symboles pour les avions, les données, les

informations météorologiques, Étc. Ainsi, grâce à l'utili-

sation de la table d'attributs programmables 38, le sys-

tème d'affichage n'est pas lié de façon rigide à une série d'attributs spécifiques. Il en va différemment de nombreux dispositifs d'affichage de la technique antérieure, dans lesquels les mémoires d'affichage sont divisées en plans de mémoire de pixels, affectés par câblage -à une fonction spécifique. Par exemple, deux plans peuvent être affectés aux pixels de couleur rouge, deux plans aux pixels de couleur bleue et deux plans aux pixels de couleur verte, etc. Ce type d'affectation préalable limite la souplesse de l'affichage. Par exemple, si deux plans seulement sont affectés par couleur, le pixel est alors limité à quatre

niveaux d'intensité par couleur, ce qui peut être insuf-

fisant pour certaines couleurs et amplement suffisant

pour d'autres.

La table d'attributs 38 peut être programmée, par l'intermédiaire du processeur central 22, de façon à affecter des attributs aux 256 codes pouvant être obtenus lorsque 8 bits par pixel sont utilisés. En d'autres termes, le contenu de chaque adresse de la table d'attributs 38 peut être déterminé par l'intermédiaire du logiciel, à partir du processeur central 22, de façon à modifier la signification à attribuer à un pixel de 8 bits stocké dans la mémoire d'affichage 34. Il en résulte une très grande

souplesse et la possibilité, par exemple, d'utiliser aisé-

ment, à la fois les modes de fonctionnement monochrome et en couleur. Dans le mode monochrome, la table d'attributs 38 peut être programmée à l'aide d'un ensemble de données qui n'activent que le faisceau vert du tube cathodique 30 et utilisent les 8 bits par pixel enregistrés dans la mémoire d'affichage pour produire de nombreux niveaux

d'intensité pour ce faisceau. Ensuite, lorsqu'un affi-

chage en couleur doit être engendré, des données diffé-

rentes peuvent être rechargées dans la table d'attributs 38 de façon à remplacer certaines variations d'intensité du faisceau vert par d'autres variantes de couleur. Ce résultat peut être obtenu sans modification du matériel, en changeant simplement les données enregistrées dans la

table d'attributs 38.

Dans le mode préféré de réalisation, 16 pixels de

8 bits chacun (128 bits) sont lus dans la mémoire d'affi-

chage 34 et sont introduits en parallèle dans la table d'attributs 38 qui convertit les 8 bits de données de pixel en 4 bits de données d'intensité pour chaque canon de couleur (c'est-a-dire, rouge, vert et bleu). Ensuite, les signaux d'attribut, constitués par 16 pixels de 12

bits chacun, sont produits en sortie par la table d'attri-

buts 38. Ces signaux d'attribut sont transmis au conver-

tisseur de fréquence de pixels 40 qui inclut un oscil-

lateur fonctionnant à 210 MHz, lequel produit l'impulsion d'horloge mère. Cette impulsion d'horloge mère est divisée et appliquée au processeur graphique 32, à la mémoire d'affichage 34 et à la table d'attributs 38. Le processeur graphique 32 engendre des impulsions de synchronisation de trame horizontale et verticale, qui sont appliquées au circuit d'affichage analogique 28, sur la base du signal

d'horloge appliqué au processeur graphique 32.

14 2563034

La principale fonction du convertisseur de fré-

quence de pixels 40 est d'assurer la mise en série des

données de pixel à la fréquence vidéo de 210 MHz, proces-

sus au cours duquel les signaux d'attribut (c'est-à-dire, les données de pixel) sont transmis à partir de la table d'attributs 38 en mots parallèles de grande largeur, à la fréquence de 13 MHz. Le convertisseur de fréquence de pixels 40 décode les données de pixel mises en série et transmet le résultat, sous forme de signaux d'affichage, au circuit d'affichage analogique 28. Ainsi qu'il est décrit en détail ci-après, 10 signaux d'affichage possibles peuvent être produits par le convertisseur de fréquence de pixels 40 pour chacun des canons de couleur du tube cathodique 30. Une partie de la codification initiale de la table d'attributs inclut des données indiquant le type de pixel à afficher (par exemple, un pixel de donnée, un pixel de carte, un pixel de fond, un pixel de cible de commande, un pixel de trajectoire de vol, etc.) et le type ou la catégorie de pixel est différencié car il est nécessaire de pouvoir modifier séparément chaque type de pixel indépendamment de sa couleur. Par exemple, si une couleur verte a été affectée aux pixels de carte et si l'opérateur change l'intensité des blocs de données, tous les pixels de carte doivent changer. Si la table d'attributs 38 reçoit alors des informations qui affectent la couleur bleue aux pixels de carte, l'opérateur doit pouvoir utiliser la même commande d'intensité pour changer l'intensité des pixels de carte

bleus. On obtient ainsi une commande d'intensité indépen-

dante pour neuf classifications ou types de pixels, et un fond.

Dans le mode préféré de réalisation, le conver-

tisseur de fréquence de pixels 40 est contigu à une partie du circuit d'affichage analogique 28 et physiquement séparé du reste du circuit de traitement d'images numéri-

ques 24. Pour tenir compte de la distance physique entre le convertisseur de fréquence de pixels 40 et le reste du

circuit de traitement d'images numériques 24, on a essen-

tiellement réduit la largeur de données du bus au profit de la fréquence d'horloge. Cette configuration permet également de regrouper l'ensemble des circuits analogique et numérique à grande vitesse en un même lieu physique pour faciliter leur protection contre les parasites électromagnétiques. La Fig. 3 est un schéma fonctionnel simplifié du

processeur graphique 32 de la Fig. 2. Le processeur gra-

phique 32, qui fonctionne à la commande du processeur central 22, ne commande pas le bus 26 mais en reçoit des données. Le bus 26 transmet 16 bits de données, 24 bits d'adresse et des signaux de commande, à une interface de bus 42. Deux contrôleurs de données graphiques 44 et 46 sont connectés à l'interface de bus 42. Dans le mode

préféré de réalisation, les contrôleurs de données graphi-

ques 44 et 46 sont des contrôleurs d'affichage graphique à intégration à grande échelle (LSI) NEC 7220. Le contrôleur

de données graphiques 46 engendre et commande des configu-

rations de pixels formant des symboles, des vecteurs, des arcs et des cercles, qui sont écrites dans la mémoire d'affichage 34 par l'intermédiaire d'un multiplexeur de données d'écriture 48 et d'une mémoire-tampon de données fonctionnant selon le principe du premier entré, premier sorti. En outre, une voie d'accès direct 52 est prévue pour que le processeur central 22 puisse échanger des données directement avec la mémoire d'affichage 34 ou la table d'attributs 38, par l'intermédiaire de la voie d'accès direct 52 et du bus graphique 36. Le processeur central 22 peut également transmettre des données a la mémoire d'affichage 34 par l'intermédiaire du multiplexeur de données d'écriture 48, de la mémoiretampon de données

50 et du bus graphique 36. Pour écrire des données direc-

tement dans la mémoire d'affichage 34, le processeur central 22 doit d'abord s'assurer que le contrôleur de données graphiques 46 n'est pas en train d'écrire des données dans la mémoire d'affichage 34. Le processeur central 22 sait lorsque le contrôleur de données gra- phiques 46 écrit des données dans la mémoire d'affichage 34 car le contrôleur de données graphiques 46 fonctionne à sa commande. Le processeur central 22 et le contrôleur de données graphiques 46 partagent donc une porte d'accès à la mémoire d'affichage 34. Si le processeur central 22 n'envoie pas de données d'écriture par l'intermédiaire de la voie d'accès direct 52 ou du multiplexeur de données d'écriture 48, les données de commande sont transmises soit au contrôleur de données graphiques 44, soit au contrôleur de données graphiques 46. Le contrôleur de données graphiques 44 a pour fonction exclusive de régénérer l'écran en envoyant des données d'adresse à la

mémoire d'affichage 34, par l'intermédiaire d'un multi-

plexeur d'adresse 45 et du bus graphique 36, en vue de leur affichage sur l'écran cathodique 30, afin que les positions de stockage de la mémoire d'affichage 34 soient commandées séquentiellement stockage à mesure que l'écran est régénéré. Le processeur central 22, le contrôleur de

données graphiques 44 et le contrôleur de données graphi-

ques 46 partagent en permanence l'accès à la mémoire d'affichage 34. Un multiplexeur d'adresse 47 est utilisé pour déterminer si l'accès à la mémoire d'affichage 34 doit être accordé au contrôleur de données graphiques 46 ou au processeur central 22, et les données d'adresse sont

envoyées dans une mémoire-tampon d'adresse 51. Le multi-

plexeur d'adresse 45 détermine si l'accès à la mémoire d'affichage 34 doit être accordé aux données de sortie de la mémoire-tampon d'adresse 51, ou à celles du contrôleur de données graphiques 44. La synchronisation est divisée en phases afin que le contrôleur de données graphiques 44

17 2563034

17 ou; puisse provoquer la lecture, dans la mémoire d'affichage 34, des données d'image devant être affichées sur le tube cathodique 30, car l'écran doit toujours être régénéré. Un circuit de synchronisation 54 reçoit du convertisseur de fréquence de pixels des signaux d'horloge de 13 MHz et de

26 MHz, et applique un signal de synchronisation à un cir-

cuit de synchronisation 56 qui engendre alternativement un premier signal d'horloge (signal d'horloge 1) et un second

signal d'horloge (signal d'horloge 2) destinés à être res-

pectivement appliques à l'entrée du contrôleur de données

graphiques 44 et à celle du contrôleur de données graphi-

ques 46. Le premier signal d'horloge active le contrôleur de données graphiques 44 qui engendre alors un signal d'adresse de lecture pour lire des données dans la mémoire d'affichage 34, et le second signal d'horloge active le contrôleur de données graphiques 46 qui écrit alors des données dans la mémoire d'affichage 34. Le circuit de synchronisation 54 transmet également un signal d'adresse de rangée (SAR), un signal d'adresse de colonne (SAC) et

un signal de lecture/écriture (L/E) à la mémoire d'affi-

chage 34, par l'intermédiaire du bus graphique 36.

Comme indiqué précédemment, le processeur graphi-

que 32 fonctionne à la commande du processeur central 22.

En conséquence, un circuit de décodage d'adresse 49 est inclus dans le processeur graphique 32 pour décoder un signal indiquant quelle partie du processeur graphique 32 (par exemple, le contrôleur de données graphiques 44, le

contrôleur de données graphiques 46, etc.) est sélec-

tionnée par le processeur central 22. En outre, le circuit de décodage d'adresse 49 peut transmettre un signal de sélection à la mémoire d'affichage 34, par l'intermédiaire

du bus graphique 36.

La Fig. 4 est un schéma fonctionnel simplifié de

la mémoire d'affichage 34 qui est essentiellement consti-

tuée par une mémoire 58 comprenant des mémoires à accès

18 2563034

direct dynamiques (DRAM) de 256 K, organisées en 8 plans de pixels. Chaque plan comprend soixante-quatre DRAM de 256 K qui offrent la capacité nécessaire pour que la

mémoire 58 puisse contenir quatre images distinctes (c'est-

à-dire, quatre "pages" indépendantes de 2048 x 2048 pixels). Ainsi, l'une de ces pages peut être sélectionnée en vue d'être affichée tandis que des données peuvent être

écrites simultanément dans les trois autres. Le multi-

plexeur d'adresse 45 transmet des données d'adresse à un multiplexeur d'adresse 60 et à un circuit 62 de sélection de page et de bloc, par l'intermédiaire du bus graphique 36, afin d'adresser la mémoire 58. En fonction de ces données d'adresse, 64 pixels horizontaux consécutifs de 8 bits chacun (c'est-à-dire, un bit en provenance de chaque DRAM de la mémoire 58) sont lus au cours d'un seul cycle

de lecture qui est déterminé par un signal de synchroni-

sation et de commande appliqué à la mémoire 58. Cette opération est exécutée à la fréquence de 3,3 MHz. Une mémoire-tampon de sortie 64 transmet des données d'image constituées chacune par 16 pixels de 8 bits (128 bits) à

la table d'attributs 38.

La mémoire d'affichage 34 inclut également un registre d'attribut 66 qui sert à désigner l'attribut d'une configuration à écrire sur l'écran. Par exemple, les données enregistrées dans le registre d'attribut indiquent si le type de pixel à écrire en mémoire est un pixel de trait, un pixel de caractère, un pixel de carte, etc. La page et le bloc (à l'intérieur de la page) de mémoire dans

lesquels doivent être écrites des données sont sélec-

tionnés par l'intermédiaire du circuit 62 de sélection de

page et de bloc, et d'un circuit de sélection et de syn-

chronisation 63, puis un masque d'activation de plan 68 et un masque d'activation de pixel 70 sont positionnés. Les données sont écrites dans la mémoire 58 par activation de cette dernière (à son entrée E) en vue du stockage du type de données indiqué par le registre d'attribut 66, pour un maximum de 16 plans de pixels. Le masque d'activation de plan 68 permet l'écriture des données uniquement dans des plans sélectionnés de la mémoire 58, tandis que le masque d'activation de pixels assure la même fonction quant au nombre de pixels dans lesquels des données peuvent être écrites simultanément. Le processeur central 22 et le contrôleur de données graphiques 46 peuvent écrire 16 pixels différents (128 bits) simultanément. Le masque d'activation de pixels peut donc être utilisé pour limiter à un nombre inférieur à 16, le nombre de pixels dans lesquels peuvent être écrites des données, par exemple, en

* fonction de la largeur d'un caractère sur une ligne parti-

culière, etc. Comme le processeur central 22 fonctionne de façon asynchrone par rapport au système d'affichage, il

doit contrôler la sortie de la mémoire 58 par l'intermé-

diaire d'un registre de sortie de données 72. En raison du volume important de données produites par la mémoire 58, le processeur central 22 transmet le signal de sélection, par l'intermédiaire du bus graphique 36, à un circuit de sélection de bloc de sortie 74 qui ne sélectionne qu'une partie des données provenant du registre de sortie de

données 72.

Les Fig. 5A et 5B sont des organigrammes qui illustrent le fonctionnement du processeur central 22 ainsi que la façon dont il commande le contrôleur de

données graphiques 44 et le contrôleur de données graphi-

ques 46 dans le processeur graphique 32. Sur la Fig. SA,

le processeur central 22 initialise le système en char-

geant des attributs dans la table d'attributs 38, et en

positionnant le masque d'activation de plan 68 et le mas-

que d'activation de pixels 70. Après l'initialisation, le

processeur graphique 36 reçoit des données d'image des-

tinées à être affichées et détermine si le contrôleur de

données graphiques 44 a été sélectionné. Dans l'affirma-

2563034

tive, le processeur central 22 formate une commande pour le contrôleur de données graphiques 44 et lui transmet cette commande à l'aide du sousprogramme de transmission

de commande (Fig. 5B). Si le contrôleur de données graphi-

ques 44 n'est pas sélectionné, le processeur central 22 détermine si le contrôleur de données graphiques 46 a été sélectionné pour écrire des données dans la mémoire d'affichage 34. Dans l'affirmative, le processeur central

22 sélectionne l'état d'accès à la mémoire pour le contrô-

leur de données graphiques 46, formate une commande pour ce dernier et exécute le sous-programme de transmission de commande. Si le contrôleur de données graphiques 46 n'a pas été sélectionné pour accéder à la mémoire d'affichage 34, le processeur central 22 détermine s'il doit lui- même accéder directement à la mémoire d'affichage 34. Dans l'affirmative, le processeur central 22 sélectionne l'état d'accès direct et enregistre les données dans la mémoire d'affichage 34. Le processeur central 22 retourne ensuite au programme principal pour recevoir d'autres données d'image destinées a être affichées. Si le processeur central 22 ne doit pas accéder directement à la mémoire à accès direct, il retourne néanmoins au programme principal pour recevoir d'autres données d'image destinées à être affichées.

Dans le sous-programme de transmission de com-

mande (Fig. 5B), le processeur central 22 détermine si le contrôleur de données graphiques sélectionné (44 ou 46) n'est pas occupé. S'il est occupé, le processeur central

22 retourne au début et recommence le test. Si le contrô-

leur de données graphiques sélectionné (44 ou 46) n'est pas occupé, le processeur central 22 détermine si la

mémoire-tampon de données de commande est vide (c'est-a-

dire, si d'autres commandes attendent d'être exécutées) et, si elle n'est pas vide, le test continue jusqu'à ce que la mémoire-tampon de données de commande soit vide. Si a563034 celle-ci est vide, le processeur central 22 stocke une commande dans la mémoire interne du contrôleur de données graphiques sélectionné (44 ou 46), stocke les paramètres (c'est-à-dire, les données) dans des emplacements de la mémoire de paramètres et retourne au programme principal pour recevoir d'autres données d'image destinées à être affichées. Comme il a été décrit précédemment, dans le mode

préféré de réalisation, les contrôleurs de données graphi-

ques 44 et 46 sont des contrôleurs d'affichage graphiques LSI NEC 7220. En conséquence, une fois que le processeur

central 22 a transmis aux contrôleurs de données graphi-

ques 44 et 46 la commande et lès paramètres appropriés, les contrôleurs de données graphiques 44 et 46 produisent les données nécessaires sous le contrôle de leurs propres

programmes internes.

La Fig. 6 est un schéma fonctionnel simplifié de la table d'attributs 38 de la Fig. 2. La table d'attributs 38 convertit les 8 bits de données de pixel fournis par

la mémoire d'affichage 34 en 4 bits de données d'intensi-

té, pour chacun des trois canons à électrons du tube cathodiqque 30 (c'est-à-dire, 12 bits au total). La mémoire-tampon de sortie 64 de la mémoire d'affichage 34 transmet des groupes de 16 pixels de 8 bits chacun en

parallèle (c'est-à-dire, 128 bits au total), à la fré-

quence de 13 MHz, à un multiplexeur d'adresse 76. La table d'attributs 38 inclut une table d'attributs rouges 78, une table d'attributs verts 80 et une table d'attributs bleus 82. Chacune de ces tables (78, 80 et 82) est constituée par des mémoires à accès direct de 1K x 8. En raison du volume de données produit par la mémoire d'affichage 34,

chacune des tables (78, 80 et 82) inclut 16 séries iden-

tiques d'attributs, de sorte que les 16 pixels lus en même temps dans la mémoire d'affichage 34 peuvent être utilisés

pour adresser simultanément une série des tables d'attri-

buts 78, 80 et 82. Ainsi, pour chaque pixel, les 8 bits définissant ce pixel sont utilisés pour adresser une série de chacune des tables 78, 80 et 82. A partir des 8 bits introduits pour chaque pixel dans les tables 78, 80 et 82, 12 bits sont appliqués, en tant que signal d'attribut, au convertisseur de fréquence de pixels 40. Le train de données de sortie de la table d'attributs 38 inclut 16 pixels de 12 bits chacun, synchronisés à 13 MHz. Dans un autre mode de réalisation, les 8 bits entrés pour chaque pixel sont utilisés pour engendrer un signal de sortie de 8 bits à partir de chacune des tables 78, 80 et 82. Il est donc possible, si on le souhaite, d'obtenir un contrôle

plus précis des couleurs.

Le processeur central 22 accède aux tables 78, 80 et 82 pour permettre la modification par programme de l'attribut associé à l'un quelconque des codes de pixel à 8 bits. La table appropriée, parmi les tables 78, 80 et 82, ainsi que l'adresse d'écriture dans cette table, sont

désignées par les données d'adresse que transmet le pro-

cesseur central 22, par l'intermédiaire du multiplexeur d'adresse 76 et d'un circuit de sélection de couleur d'écriture 84. Une mémoire-tampon de données 86, et des circuits de données d'entrée bleues, vertes et rouges 88, et 92, sont utilisés pour écrire le nouvel attribut à l'adresse indiquée, dans les 16 séries de la table qui a

été désignée parmi les tables 78, 80 et 82. La modifica-

tion des tables 78, 80 et 82 n'a lieu que pendant le retour du spot vertical et se produit donc instantanément, sans perturber l'affichage. Les circuits de données d'entrée bleues, vertes et rouges 88, 90 et 92, sont des

mémoires à accès direct de masque qui stockent temporai-

rement les données d'attribut devant être écrites dans les tables 78, 80 et 82, puis écrivent les nouvelles données

dans les tables 78, 80 et 82 lorsque l'écran est inactif.

Dans le mode préféré de réalisation, les mémoires à accès

direct qui forment les tables 77, 80 et 82 ont une capa-

cité suffisante pour stocker les codes d'attributs dis-

tincts de chacune des quatre pages de la mémoire d'affi-

chage 34. Ceci est particulièrement intéressant lorsque la mémoire d'affichage 34 stocke différents types d'afficha- ges (c'est-à-dire, dans chacune de ses quatre pages) pour

lesquels différentes tables d'attributs sont nécessaires.

Ainsi, l'utilisation d'une mémoire pour stocker séparément la codification de quatre tables d'attributs offre des

avantages considérables quant à la souplesse de l'affi-

chage. De plus, cette mémoire supplémentaire peut être utilisée pour prévoir des attributs différents pour le même affichage. Par exemple, iJ peut être souhaitable de changer les couleurs, etc. pour certaines parties de l'affichage. Ces séries d'attributs peuvent être affectées à différents plans de la mémoire d'affichage 34 et les attributs peuvent être aisément changes puis rétablis de façon à varier la couleur de différentes caractéristiques

de l'affichage.

La Fig. 7 est un schéma fonctionnel simplifié du convertisseur de fréquence de pixels 40 de la Fig. 2, qui reçoit les signaux d'attribut des tables d'attributs 78, et 82 (Fig. 5). Le convertisseur de fréquence de pixels inclut une horloge 94 de 210 MHz et un compteur 96 qui

assurent la synchronisation, non seulement du convertis-

seur de fréquence de pixels 40 mais aussi du processeur graphique 32, de la mémoire d'affichage 34 et de la table d'attributs 38. Le convertisseur de fréquence de pixels 40 inclut des circuits de conversion 98 de logique

transistor-transistor (TTL) en logique à couplage d'émet-

teur (ECL) pour convertir les signaux d'attribut en si-

gnaux logiques produits par une famille de circuits ultra-

rapides. Dans le mode de réalisation préféré, des circuits intégrés ECL de la famille Fairchild 100K sont utilisés pour les circuits de conversion de TTL en ECL 98. Les signaux de sortie des circuits de conversion de TTL en ECL 98 sont ensuite appliques à des multiplexeurs 102, par l'intermédiaire de registres de synchronisation 100. Les registres de synchronisation 100 assurent des fonctions de synchronisation et les multiplexeurs 102 multiplient le débit de données par un facteur de 16, en recevant 64 bits et en produisant 4 bits en sortie à une fréquence 16 fois supérieure. Les signaux de sortie des multiplexeurs 102

sont transmis, par l'intermédiaire de registres de syn-

chronisation 104, à des décodeurs 106 qui décodent les signaux de sortie à 4 bits de synchronisation 104 et produisent un signal de sortie (signal d'affichage) sur l'une des dix lignes de sortiedifférentielles de chacun

des décodeurs 106.

Les signaux de sortie des registres de synchro-

nisation 104 sont constitués par 12 bits qui sont synchro-

nisés à 210 MHz. Chaque série de 4 bits correspond à un

signal d'entrée appliqué à l'un des trois canons de cou-

leur du tube cathodique 30 et doit être synchronisée à

moins de 0,5 ns pour répondre aux impératifs de conver-

gence de l'affichage. Chaque série de 4 bits qui est

appliquée à l'entrée des décodeurs 106 doit être synchro-

nisée à 0,5 ns pour permettre une réaction correcte des décodeurs 106 et du circuit d'affichage analogique 28. En outre, le front des impulsions appliquées à l'entrée du circuit d'affichage analogique 28 doit avoir une durée

inférieure à 1 ns pour garantir une commutation correcte.

C'est pourquoi des circuits de logique ECL de la famille

K sont utilisés pour obtenir les performances voulues.

Le convertisseur de fréquence de pixels 40 convertit (c'est-à-dire, met en série) un train de 16 pixels en un

pixel unique transmis à une fréquence 16 fois supérieure.

C'est en raison de cette fréquence de données élevée (210 MHz) que le convertisseur de fréquence de pixels 40 doit être placé aussi près que possible de l'amplificateur

à large bande qui constitue une partie du circuit d'affi-

chage analogique 28. C'est grâce au convertisseur de fré-

quence de pixels 40 que le circuit de traitement d'images

numériques peut produire 210 millions de pixels par secon-

de à raison de 4 bits par canon de couleur. En outre, comme le convertisseur de fréquence de pixels 40 reçoit

des données d'entrée à une fréquence de 13 MHz, les don-

nées peuvent être traitées à une fréquence inférieure

jusqu'à ce qu'elles soient appliquées à l'entrée du cir-

cuit d'affichage analogique 28.

La Fig. 8 est un schéma fonctionnel simplifié du

circuit d'affichage analogique 28 conforme à l'invention.

Le circuit d'affichage analogique 28 inclut un premier, un second et un troisième circuits amplificateurs 108, 110 et 112, qui constituent un amplificateur à large bande, afin qu'un circuit amplificateur soit associé à chacun des

canons de couleur rouge, bleu et vert de l'écran cathodi-

que 30. Chacun des circuits amplificateurs 108, 110 et 112

reçoit le signal d'affichage produit par le décodeur cor-

respondant parmi les décodeurs 106 du convertisseur de fréquence de pixels 40 (Fig. 7) et engendre le signal de commande rouge, bleu ou vert approprié qui est appliqué à l'entrée du tube cathodique 30. Le circuit d'affichage analogique 28 inclut également un circuit de commande d'affichage 114 qui reçoit le signal de synchronisation produit par le circuit de traitement d'images numériques 24 et produit un signal de balayage destiné à commander

l'analyse du tube cathodique 30.

La Fig. 9 est un schéma fonctionnel simplifié de l'un des circuits amplificateurs (par exemple, le circuit amplificateur 108) de la Fig. 8. Chacun des circuits amplificateurs 108, 110 et 112 de la Fig. 8 est semblable au circuit amplificateur illustré à la Fig. 9. Le circuit amplificateur 108 inclut dix canaux 115, comprenant chacun un circuit de conversion de numérique en analogique 116,

26 2563034

réglable par l'opérateur (qui est connecté au bus 26 pour recevoir un signal de commande d'intensité du processeur

central 22) et un circuit de commutation de courant 118.

Chaque circuit de conversion de numérique en analogique 116 applique un signal de tension au circuit de commuta- tion de courant 118 qui est connecté de façon à recevoir un courant d'une source principale de courant 120. Les circuits de commutation de courant 118 sont respectivement connectés aux dix lignes différentielles placées à la sortie du circuit décodeur 106 connecté à l'amplificateur 108. Pendant une analyse de traîne, l'un des dix signaux de sortie des lignes différentielles est sélectionné pour chaque pixel par le circuit décodeur 106 et un signal d'affichage est engendré, de sorte qu'un seul des dix circuits de commutation de courant 118 est sélectionné à la fois. Chacun des signaux des dix lignes différentielles appliqués aux circuits de commutation d'intensité 118 (et donc, chacun des dix canaux 115) correspond à un attribut

particulier de l'affichage, par exemple, carte d'arrière-

plan, symboles, informations météorologiques, caractères alphanumériques, trajectoires de vols, radar, etc. Le

signal d'affichage produit par chaque décodeur 106 sélec-

tionne d'un des dix attributs pour chaque pixel et agit comme un signal de commutation uniquement pour le signal

appliqué par une ligne différentielle à l'entrée du cir-

cuit de commutation de courant 118 sélectionné. Le circuit de commutation de courant 118 sélectionné applique un signal de courant à un circuit de conversion de courant en tension 122 qui engendre le signal de commande (dans ce

cas, le signal de commande rouge) destiné au tube cathodi-

que 30.

La Fig. 10 est un schéma qui illustre de façon détaillée un canal 115 (c'est-à-dire, l'un des circuits de conversion numérique/analogique 116 et l'un des circuits de commmutation de courant 118) ainsi que sa connexion

27 2563034

à la source principale de courant 120 et au convertisseur de courant en tension 122. Le circuit de conversion numérique/analogique 116 inclut un convertisseur numérique/analogique à 8 bits 124 et un amplificateur opérationnel 126. Le convertisseur numérique/analogique à 8 bits 124 reçoit, comme signal de commande d'intensité, une valeur de commande d'intensité numérique à 8 bits transmise par le processeur central 22, par l'intermédiaire du bus 26. Comme le convertisseur numérique/analogique 124 est à 8 bits, il peut être initialisé à 256 valeurs différentes et donc, lorsque l'opérateur modifie ces 256 valeurs initiales, le canal de sortie correspondant peut prendre l'une quelconque de ces 256 valeurs. De même, chacun des convertisseurs numérique/ analogique 124 des autres circuits de conversion numérique/analogique 116 peut prendre n'importe quel ensemble différent de 256 valeurs. Sur une image affichée, l'oeil humain ne peut distinguer qu'environ 20 niveaux différents, de sorte que la possibilité de produire 256 niveaux différents pour chacun des canaux signifie en fait que chacun d'eux est réglable en permanence. L'opérateur a la possibilité de régler chacun des canaux 115 séparément (par exemple, par l'emploi d'un écran à entrée à touches), provoquant ainsi l'envoi, par le processeur central 22, d'une nouvelle valeur de commande d'intensité numérique

8 bits au canal 115 à régler.

Le convertisseur numérique/analogique à 8 bits 124 applique une intensité (en fonction de la valeur de commande d'intensité numérique à 8 bits) à l'amplificateur opérationnel 126 qui transmet un signal de tension au circuit de commutation de courant 118. Le circuit de commutation d'intensité 118 comprend un circuit de

commutation ECL à vitesse élevée, et la tension qui tra-

verse les résistances d'émetteur 119 détermine la valeur de courant qui traverse chaque circuit de commutation de courant 118. La variation du signal appliqué à l'entrée du convertisseur numérique/analogique 124 fait varier la tension de sortie de l'amplificateur opérationnel 126 et le courant pouvant circuler dans le circuit de commutation de courant 118. Le circuit de commutation de courant 118 inclut également un récepteur de ligne ECL 128 qui reçoit les signaux de sortie de l'une des lignes différentielles du décodeur correspondant 106. Si le circuit de commutation de courant 118 du canal 115 illustré à la Fig. 10 est sélectionné, le récepteur de ligne ECL 128 engendre un signal de commutation qui permet au courant provenant de la source principale de courant 120 de circuler dans le circuit de commutation de courant 118, de sorte que ce dernier engendre un signal de courant qui est transmis au convertisseur de courant en tension 122. A noter que les sorties du circuit de commutation de courant 118 sont relites l'une-à l'autre pour appliquer deux signaux à l'entrée du convertisseur de courant en tension 122 car un seul, parmi les circuits de commutation de courant 118 est sélectionné à un moment spécifique donné. En résumé, le circuit de commutation de courant 118 est mis en fonction et hors fonction selon le signal qui lui est transmis sur la ligne différentielle par le circuit décodeur 106, afin de permettre au courant provenant de la source principale d'intensité 120 de circuler dans le circuit de commutationd'intensité 118; et le signal de tension produit par le convertisseur numérique/analogique 116 détermine la quantité de courant pouvant circuler dans le circuit de

commutation de courant 118 et être produite par celui-ci.

Il est nécessaire d'utiliser un circuit de commutation de courant 118 à la place d'un commutateur de tension en raison du fonctionnement à vitesse élevée que requiert l'affichage à trame à haute résolution engendré par le circuit conforme à l'invention. En d'autres termes, le circuit de commutation de courant 118 doit être capable d'assurer une commutation à la fréquence de 210 MHz (c'est-à-dire que l'un des dix canaux est sélectionné 210 millions de fois par seconde pour chaque pixel) . Un commutateur de tension ne pourrait pas assurer cette fonction en raison des capacités inhérentes à ce type de système. Le convertisseur de courant en tension 122 est un amplificateur à base commune dans lequel les signaux de sortie de courant du circuit de commutation de courant 118

sont appliqués aux émetteurs des transistors 130 et 132.

Le circuit de commutation 118 agit donc comme une source d'intensité variable pour le convertisseur d'intensité en

tension 122. Le signal de commande produit par le conver-

tisseur de courant en tension (essentiellement une diffé-

rence de tension) commande la grille dans un sens et la cathode dans un autre, ce qui engendre une différence de tension entre les deux. Cette différence de tension se

traduit en une différence de luminosité.

Si les niveaux d'intensité de couleur sont les seuls attributs utilisés pour l'affichage, l'on peut avoir, à un moment quelconque donné, neuf niveaux de luminosité différents (pour chaque couleur) sur l'écran; cependant, l'un quelconque de ces neuf niveaux peut être varié (par l'intermédiaire du convertisseur numérique/ analogique 124) de façon à donner 256 niveaux individuels différents. Le mode préféré de réalisation comprend neuf niveaux variables différents (correspondant aux canaux 1 à 9) et un dixième canal appelé "noir". Ceci est dû au fait que la sortie de grille du convertisseur de courant en tension 122 étant à couplage capacitif, elle ne peut pas comporter de composants à courant continu. Une diode 134 est donc utilisée pour produire un niveau de rétablissement de courant continu pour engendrer le niveau

"noir". Ainsi, neuf des canaux sont réglables par l'opéra-

teur et le dixième canal assure un réglage de maintien.

Dans le mode préféré de réalisation, les neuf canaux réglables servent à produire six niveaux de luminosité d'affichage simultanés (la luminosité de chaque niveau étant réglable individuellement et en permanence par l'opérateur) et trois niveaux d'ombre réglables.

Dans le mode préféré de réalisation, le conver-

tisseur de fréquence de pixels 40 et une partie au moins du circuit d'affichage analogique 28 sont constitués par un circuit hybride. En particulier, il est nécessaire que les sorties du convertisseur de fréquence de pixels 40 et les entrées des circuits de commutation d'intensité 118 soient spécifiquement en contact les unes avec les autres en raison de la vitesse élevée'à laquelle les données sont traitées. Dans des conditions idéales, le convertisseur de fréquence de pixels 40 et les circuits amplificateurs 108, et 112 sont conçus comme un circuit hybride, afin que système puisse effectivement fonctionner à 210 MHz. En

revanche, si le système est construit à l'aide de compo-

sants séparés, on peut prévoir une bande passante vidéo comprise entre 160 et 180 MHz. Cette configuration permet d'obtenir un affichage offrant une résolution sensiblement meilleure que celle qui est actuellement disponible mais l'utilisation d'un circuit hybride permet d'obtenir le haut niveau de résolution souhaité qui a été décrit

précédemment.

La Fig. 11 est un schéma fonctionnel simplifié du circuit de commande d'affichage 114 de la Fig. 8. Dans la technique antérieure, les dispositifs d'écriture par impact utilisent un circuit à réaction à amplificateur

opérationnel comme amplificateur de déviation linéaire.

Cependant, ce type de système requiert une puissance importante pour faire passer rapidement le courant dans la

bobine de déviation. Par ailleurs, les postes de télévi-

sion que l'on trouve dans le commerce utilisent une capa-

cité et une bobine de déviation, associées à un commuta-

31 <aV2563034q teur qui s'ouvre et se ferme, comme générateur de balayage à grande vitesse. Un système résonnant de ce type ne requiert pas une puissance importante mais n'offre pas les moyens de commande du système à amplificateur de déviation linéaire utilisé dans les dispositifs d'écriture à impact.

Comme le montre la Fig. 11, le circuit de com-

mande d'affichage 114 utilisé dans le système selon l'invention associe un amplificateur de déviation linéaire et un amplificateur résonnant. Comme on le voit sur cette figure, le circuit de commande d'affichage 114 inclut un amplificateur de correction de Céométrie 134 et un circu de commutation 136 couplé à un transistor 138, lequel est connecté à la sortie de l'amplificateur de correction géométrie 134. Lorsque le circuit de commutation 136 est fermé et que l'analyse est effectivement exécutée, le circuit de commande d'affichage 114 fonctionne comme un amplificateur à réaction linéaire, un courant étant fourni par l'intermédiaire d'une bobine de déviation 140 et la tension qui traverse une résistance 142 étant réinjectée à une entrée de l'amplificateur de correction de géométrie 134. Lorsqu'un retour rapide du spot est nécessaire, le signal de synchronisation d'entrée fait commuter le circuit de commutation 136, et le circuit de commande d'affichage 114 devient un amplificateur résonnant. Ainsi, un même circuit permet de réaliser l'économie de puissance qu'offre un amplificateur résonnant a retour rapide du spot et d'obtenir les possibilités de commande qu'offre un amplificateur linéaire. Le processeur central 22 transmet des signaux de commande de géométrie aux entrées de l'amplificateur de correction de géométrie 134 afin de compenser les différentes distances que doit parcourir le faisceau d'électrons dans le tube cathodique 30 avant de frapper l'écran. Par exemple, un faisceau d'électrons qui frappe un angle de l'écran parcourt une distance beaucoup plus grande qu'un faisceau qui frappe le centre de l'écran. Les signaux de commande de géométrie produits par le processeur central 22 compensent cette différence afin que l'image produite sur l'écran cathodique 30 ne soit pas déformée. Le circuit d'affichage analogique 28 conforme à l'invention fonctionne de la façon décrite ciaprès. Les circuits amplificateurs 108, 110 et 112 (Fig. 8) recoivent des signaux de commande d'intensit du processeur central

et des signaux d'affichage qui sont produits par le cir-

cuit de traitement d'images numériques 24. Chaque circuit amplificateur inclut dix canaux 115, une source de courant principale 120 et un convertisseur de courant en tension 122 (Fig. 10). Chaque canal est. connecté à l'une de dix sorties de lignes différentielles d'un décodeur 106 du

circuit de traitement d'images numériques 24 et est égale-

ment connecté de façon à recevoir un signal de commande d'intensité. Le circuit de conversion numérique/analogique 116 transmet un signal de sortie de tension, qui dépend du signal de commande d'intensité, au circuit de commutation de courant 118. Lorsqu'un signal d'affichage est applique, par l'intermédiaire d'une ligne différentielle, à l'entrée du circuit de commutation de courant 118, le signal de sortie de tension produit par le circuit de conversion numérique/analogique détermine la valeur de courant qui circule dans le circuit de commutation de courant et détermine donc le signal de sortie de courant du canal. Le circuit de conversion de courant en tension 122 reçoit ce signal de sortie de courant et produit un signal de commande pour le canon de couleur correspondant du tube

cathodique 30.

Le circuit de traitement d'images numériques

selon la présente invention offre des avantages considé-

rables pour les systèmes d'affichage à trame à haute réso-

lution, en raison de sa large bande passante vidéo. En outre, le fait qu'un opérateur puisse varier l'intensité de chaque canal de l'amplificateur à large bande offre

l'avantage considérable de permettre de manipuler l'affi-

chage de façon à faire ressortir des caractéristiques d'affichage sélectionnées. Le circuit selon l'invention a été décrit dans le cadre d'une console commune pour un

poste de contrôle de trafic aérien mais le circuit d'affi-

chage analogique conforme à l'invention peut s'appliquer à n'importe quel type de système d'affichage à trame dans lequel une image à haute résolution est nécessaire. Par

exemple, le circuit d'affichage analogique selon l'inven-

tion serait particulièrement approprié aux systèmes d'affichage graphique informatiques, aux systèmes CAO/FAO, aux systèmes de diagnostic médical utilisant un écran et

aux systèmes de surveillance militaire. En outre, le cir-

cuit selon la présente invention a été décrit dans le cadre de la génération d'une image en couleur mais le même circuit peut également être utilisé pour engendrer une image monochrome. Dans ce cas, un nombre d'attributs encore supérieur peut être obtenu pour l'affichage sur

l'écran du tube cathodique 30.

Claims (23)

REVENDICATIONS

1. Circuit d'affichage analogique, connecté de façon à recevoir un signal d'affichage pour chaque pixel d'une image à afficher, pour commander un tube cathodique (30) dans un système d'affichage à trame, caractérisé en ce qu'il comprend: un dispositif pour engendrer des signaux de commande d'intensité; et un amplificateur, connecté audit dispositif de génération, connecté au tube cathodique et connecté de

façon à recevoir le signal d'affichage, destiné à engen-

drer un signal de commande pour commander le tube catho-

dique (30) en fonction du signal d'affichage et de l'un des signaux de commande d'intensité, ledit amplificateur étant caractérisé en ce qu'il comprend: plusieurs canaux, connectés audit dispositif de génération et connectés de façon à recevoir le signal d'affichage, pour engendrer un signal de sortie de courant en fonction du signal d'affichage et de l'un des signaux de commande d'intensité, chacun desdits canaux comportant une entrée de ligne différentielle, le nombre de canaux correspondant au nombre de catégories différentes de

pixels pouvant être affichés sur l'écran du tube catho-

dique, le signal d'affichage pour chaque pixel étant appliqué seulement à l'entrée de ligne différentielle d'un canal sélectionné parmi lesdits canaux, en fonction de la catégorie de pixel à afficher sur l'écran, de telle sorte que seul, le canal sélectionné parmi lesdits canaux engendre le signal de sortie de courant; et un circuit de conversion de courant en tension,

connecté auxdits canaux et au tube cathodique pour engen-

drer le signal de commande en fonction du signal de sortie

de courant.

2. Circuit d'affichage analogique selon la revendi-

cation 1, caractérisé en ce que chacun des canaux comprend: un circuit de conversion numérique/analogique,

2563034

connecté de façon à recevoir l'un des signaux de commande d'intensité, pour engendrer un signal de sortie de tension en fonction du signal de commande d'intensité reçu; et un circuit de commutation de courant, connecté audit circuit de conversion numérique/analogique, audit circuit de conversion de courant en tension et à ladite entrée de ligne différentielle dudit canal pour transmettre le signal de sortie de courant en fonction du signal de sortie de tension dudit circuit de conversion numérique/analogique lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage, le niveau du signal de sortie de courant variant en fonction du signal de commande d'intensité appliqué à l'entrée du circuit de

conversion numérique/analogique, de sorte que l'in-

tensit4 des pixels affichés correspondant à la catégorie de pixel pour ce canal puisse varier à la commande du

signal de commande d'intensité.

3. Circuit d'affichage analogique selon la revendi-

cation 2, caractérisé en ce que ledit circuit de commuta-

tion de courant est un circuit logique à couplage d'émetteur.

4. Circuit d'affichage analogique selon la revendi-

cation 3, caractérisé en ce que ledit circuit de commuta-

tion de courant comprend: un récepteur de ligne à logique à couplage

d'émetteur, connecté à la dite entrée de ligne différen-

tielle pour engendrer un signal de commutation lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage; un commutateur, connecté audit récepteur de ligne à logique à couplage d'émetteur, pour produire un signal de courant en fonction dudit signal de commutation; et un amplificateur différentiel, connecté audit commutateur, audit circuit de conversion numérique/ analogique et audit circuit de conversion de courant en

36 2563034

audit circuit de conversion de tension lorsque ledit

commutateur produit le signal de courant.

5. Circuit d'affichage analogique selon la revendi-

cation 1, caractérisé en ce que ledit dispositif de géné-

ration inclut un dispositif pour modifier le niveau des signaux de commande d'intensité, de sorte que l'intensité des pixels affichés correspondant à la catégorie de pixel

pour chaque canal puisse varier indépendamment à la com-

mande du signal de commande d'intensité correspondant.

6. Circuit d'affichage analogique selon la revendi-

cation 1, caractérisé en ce que ledit circuit d'affichage analogique est connecté de façon à recevoir un signal de synchronisation, et caractéris en outre en ce qu'il comprend un circuit de commande d'affichage, connecté au tube cathodique et connecté de façon à recevoir le signal de synchronisation, pour engendrer un signal de balayage

en fonction du signal de synchronisation.

7. Circuit d'affichage analogique selon la revendi-

cation 6, caractérisé en ce que ledit circuit de commande d'affichage comprend: un amplificateur linéaire comprenant une entrée et une sortie; un transistor ayant une première borne connectée à la sortie dudit amplificateur linéaire à un premier noeud, ayant une seconde borne et une troisième borne;

un condensateur ayant une première borne connec-

tée audit premier noeud et ayant une seconde borne connec-

tée à ladite troisième borne dudit transistor à un second noeud; une bobine de déviation ayant une première borne connectée au second noeud et une seconde borne connectée à l'entrée dudit amplificateur linéaire, le signal de balayage étant engendré par l'intermédiaire de ladite bobine de déviation; une résistance ayant une première borne connectée à l'entrée dudit amplificateur linéaire et ayant une seconde borne recevant un potentiel de référence; et un dispositif de commutation connecté de façon à recevoir le signal de synchronisation et couplé à ladite seconde borne dudit transistor, pour mettre en fonction et hors fonction ledit transistor en fonction du signal de synchronisation.

8. Circuit d'affichage analogique, connecté de façon à recevoir trois signaux d'affichage pour chaque pixel d'une image à afficher, pour commander le premier, le

second et le troisième canons de couleur d'un tube catho-

dique(30) d'un système d'affichage à trame, ledit circuit étant caractérisé en ce qu'il comprend: un dispositif pour engendrer des signaux de commande d'intensité; et un premier, un second et un troisième circuits amplificateurs, connectés audit dispositif de génération et respectivement connectés de façon à recevoir les trois signaux d'affichage, chacun desdits premier, second et troisième circuits amplificateurs étant connectés au canon de couleur correspondant parmi le premier, le second et le

troisième canons de couleur du tube cathodique, pour pro-

duire respectivement le premier, le second et le troisième

signaux de commande, en fonction des trois signaux d'affi-

chage et des signaux de commande d'intensité, chacun

desdits premier, second et troisième circuits amplifica-

teurs comprenant: plusieurs canaux, connectés audit dispositif de génération et connectés de façon à recevoir un signal

d'affichage correspondant parmi les trois signaux d'affi-

chage, pour engendrer un signal de sortie de courant en fonction du signal d'affichage et de l'un des signaux de commande d'intensité, chacun desdits canaux comportant une entrée de ligne différentielle, le nombre de canaux correspondant au nombre de catégories différentes de

pixels pouvant être affichés sur l'écran du tube catho-

dique, le signal d'affichage pour chaque pixel étant appliqué seulement à l'entrée de ligne différentielle d'un canal sélectionné parmi lesdits canaux, en fonction de la catégorie de pixel à afficher sur l'écran, de telle sorte

que seul, le canal sélectionné parmi lesdits canaux engen-

dre le signal de sortie de courant; et un circuit de conversion de courant en tension,

connecté auxdits canaux et au canon de couleur correspon-

dant parmi le premier, le second et le troisième canons de

couleur, pour engendrer le signal de commande correspon-

dant parmi le premier, le second et le troisième signaux

de commande, en fonction du signal de sortie de courant.

9. Circuit d'affichage analogique selon la revendi-

cation 8, caractérisé en ce que chacun des canaux comprend: un circuit de conversion numérique/analogique, connecté de façon à recevoir l'un des signaux de commande d'intensité, pour engendrer un signal de sortie de tension en fonction du signal de commande d'intensité reçu; et un circuit de commutation de courant, connecté audit circuit de conversion numérique/analogique, audit circuit de conversion de courant en tension et à ladite entrée de ligne différentielle dudit canal pour transmettre le signal de sortie de courant en fonction du signal de sortie de tension dudit circuit de conversion numérique/analogique lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage, le niveau du signal de sortie de courant variant en fonction du signal de commande d'intensité appliqué à l'entrée du circuit de conversion numérique/analogique, de sorte que l'intensité des pixels affichés correspondant à la catégorie de pixel pour ce canal, puisse varier à la commande du signal de

commande d'intensité.

10. Circuit d'affichage analogique selon la revendi-

cation 9, caractérisé en ce que ledit circuit de commuta-

tion de courant est un circuit logique à couplage d'émetteur.

11. Circuit d'affichage analogique selon la revendi-

cation 10, caractérisé en ce que ledit circuit de commuta-

tion de courant comprend: un récepteur de ligne à logique à couplage

d'émetteur, connecté à la dite entrée de ligne différen-

tielle pour engendrer un signal de commutation lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage; un commutateur, connecté audit récepteur de ligne à logique à couplage d'émetteur, pour produire un signal de courant en fonction dudit signal de commutation; et un amplificateur différentiel, connecté audit commutateur, audit circuit de conversion numérique/ analogique et audit circuit de conversion de courant en tension, pour transmettre le signal de sortie de courant audit circuit de conversion de tension lorsque ledit

commutateur produit le signal de courant.

12. Circuit d'affichage analogique selon la revendi-

cation 8, caractérisé en ce que ledit dispositif de géné-

ration inclut un dispositif pour modifier le niveau des signaux de commande d'intensité, de sorte que l'intensité des pixels affichés correspondant à la catégorie de pixel pour chaque canal puisse varier indépendamment à la

commande du signal de commande d'intensité correspondant.

13. Circuit d'affichage analogique selon la revendi-

cation 8, caractérisé en ce que ledit circuit d'affichage analogique est connecté de façon à recevoir un signal de synchronisation, et en outre en ce qu'il comprend un circuit de commande d'affichage, connecté au tube cathodique et connecté de façon à recevoir le signal de synchronisation, pour engendrer un signal de balayage en

fonction du signal de synchronisation.

14. Circuit d'affichage analogique selon la revendi-

2563034

cation 13, caractérisé en ce que ledit circuit de commande d'affichage comprend: un amplificateur linéaire comprenant une entrée et une sortie; un transistor ayant une première borne connectée à la sortie dudit amplificateur linéaire à un premier noeud, ayant une seconde borne et une troisième borne;

un condensateur ayant une première borne connec-

tée audit premier noeud et ayant une seconde borne connec-

tée à ladite troisième borne dudit transistor à un second noeud; une bobine de déviation ayant une première borne connectée au second noeud et upe seconde borne connectée à l'entrée dudit amplificateur linéaire, le signal de balayage étant engendré par l'intermédiaire de ladite bobine de déviation; une résistance ayant une première borne connectée à l'entrée dudit amplificateur linéaire et ayant une seconde borne recevant un potentiel de référence; et un dispositif de commutation connecté de façon à recevoir le signal de synchronisation et couplé à ladite seconde borne dudit transistor, pour mettre en fonction et hors fonction ledit transistor en fonction du signal de synchronisation.

15. Circuit d'affichage analogique selon la revendi-

cation 13, caractérisé en ce que chacun desdits canaux comprend: un circuit de conversion numérique/ analogique, connecté de façon à recevoir l'un des signaux de commande d'intensité, pour engendrer un signal de sortie de tension en fonction du signal de commande d'intensité reçu; et un circuit de commutation de courant, connecté audit circuit de conversion numérique/analogique, audit circuit de conversion de courant en tension et à ladite entrée de ligne différentielle dudit canal pour transmettre le signal de sortie de courant en fonction du signal de sortie de tension dudit circuit de conversion numérique/analogique lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage, le niveau du signal de sortie de courant variant en fonction du signal de commande d'intensité appliqué à l'entrée du circuit de conversione numérique/analogique, de sorte que l'intensité des pixels affichés correspondant à la catégorie de pixel pour ce canal puisse varier à la commande du signal de

commande d'intensité.

16. Circuit d'affichage analogique selon la revendi-

cation 15, caractérisé en ce que ledit circuit de commuta-

tion de courant est un circuit logique à couplage d'émetteur.

17. Circuit d'affichage analogique selon la revendi-

cation 16, caractérisé en ce que ledit circuit de commuta-

tion de courant comprend: un récepteur de ligne à logique à couplage

d'émetteur, connecté à la dite entrée de ligne différen-

tielle pour engendrer un signal de commutation lorsque ladite entrée de ligne différentielle reçoit le signal d'affichage; un commutateur, connecté audit récepteur de ligne à logique à couplage d'émetteur, pour produire un signal 29 de courant en fonction dudit signal de commutation; et un amplificateur différentiel, connecté audit commutateur, audit circuit de conversion numérique/ analogique et audit circuit de conversion de courant en tension, pour transmettre le signal de sortie de courant audit circuit de conversion de tension lorsque ledit

commutateur produit le signal de courant.

18. Circuit d'affichage analogique selon la revendi-

cation 17, caractérisé en ce que ledit dispositif de géné-

ration inclut un dispositif pour modifier le niveau des signaux de commande d'intensité, de sorte que l'intensité

42 2563034

des pixels affichés correspondant à la catégorie de pixel

pour chaque canal puisse varier indépendamment à la com-

mande du signal de commande d'intensité correspondant.

19. Circuit d'affichage analogique, connecté de façon à recevoir des signaux d'affichage correspondant à des pixels à afficher, pour commander un tube cathodique dans un système d'affichage à trame en fonction des signaux d'affichage, caractérisé en ce qu'il comprend: un dispositif pour produire plusieurs signaux de sortie de tension; plusieurs dispositifs de commutation de courant, connectés audit dispositif produisant plusieurs signaux de sortie de tension, lesdits dispositifs de commutation de courant étant connectés de façon à recevoir les signaux de sortie de tension et étant respectivement connectés de façon à recevoir les signaux d'affichage, chacun desdits dispositifs de commutation de courant étant connectés de

façon à produire un signal de sortie de courant en fonc-

tion du signal d'affichage respectif et des signaux de

sortie de tension reçus par lesdits dispositifs de commu-

tation de courant; et plusieurs dispositifs de conversion de courant en tension, respectivement connectés auxdits dispositifs de commutation de courant et connectés au tube cathodique pour convertir les signaux de sortie de courant produits par lesdits dispositifs de commutation de courant, en signaux de commande correspondants pour commander le tube cathodique.

20. Circuit d'affichage analogique selon la revendi-

cation 19, caractérisé en outre en ce qu'il comprend un dispositif pour produire plusieurs signaux de commande d'intensité variable, ledit dispositif produisant plusieurs signaux de sortie de tension comprenant plusieurs dispositifs de conversion numérique/analogique, connectés auxdits dispositifs produisant plusieurs signaux de commande d'intensité variable et respectivement connectés auxdits dispositifs de commutation de courant, en ce que lesdits dispositifs de conversion de numérique en analogique reçoivent lesdits signaux de commande d'intensité variable et transmettent les signaux de sortie de tension au dispositif de commutation de courant correspondant parmi lesdits dispositifs de commutation de courant, et en ce que les signaux de tension varient en fonction des signaux de commande d'intensité variable, de sorte que les signaux de commande produits par lesdits dispositifs de conversion de courant en tension varient de façon à changer l'intensité d'une partie de l'image

affichée sur l'écran du tube cathodique.

21. Circuit d'affichage analogique selon la revendi-

cation 20, caractérisé en ce que chacun desdits dispositifs de conversion numérique/analogique comprend plusieurs circuits de conversion de numérique en analogique, connectés auxdits dispositifs produisant plusieurs signaux de commande d'intensité variable, caractérisé en ce que chacun desdits circuits de conversion numérique/analogique engendre l'un des signaux de sortie de tension en fonction du signal de commande d'intensité variable appliqué audit circuit de conversion numérique/analogique, en ce que chacun desdits circuits de conversion numérique/analogique correspond à une catégorie prédéterminée de pixel devant être affichée sur l'écran du tube cathodique, en ce que chacun desdits dispositifs de commutation de courant comprend plusieurs circuits de commutation de courant dont chacun a une entrée de ligne différentielle capable de recevoir le signal d'affichage correspondant parmi lesdits signaux d'affichage, et en ce que lesdits circuits de commutation de courant sont respectivement connectés auxdits circuits de conversion numérique/analogique pour recevoir les signaux de sortie de tension des circuits de conversion numérique/analogique et pour produire les signaux de sortie de courant en fonction de celui qui, parmi lesdits circuits de commutation de courant, reçoit le signal

d'affichage à son entrée de ligne différentielle.

22. Circuit d'affichage analogique selon la revendi-

cation 21, caractérisé en ce que ledit circuit d'affichage analogique est connecté de façon a recevoir un signal de synchronisation, et en outre en ce qu'il comprend un dispositif de commande, connecté de façon à recevoir le signal de synchronisation et connecté au tube cathodique, pour engendrer un signal de balayage destiné à commander

le balayage du tube cathodique.

23. Circuit d'affichage analogique selon la revendi-

cation 22, caractérisé en ce que ledit dispositif de commande comprend: un amplificateur linéaire comprenant une entrée et une sortie; un transistor ayant une première borne connectée à la sortie dudit amplificateur linéaire à un premier noeud, ayant une seconde borne et une troisième borne;

un condensateur ayant une première borne connec-

tée audit premier noeud et ayant une seconde borne connec-

tée à ladite troisième borne dudit transistor à un second noeud; une bobine de déviation ayant une première borne connectée au second noeud et une seconde borne connectée à l'entrée dudit amplificateur linéaire, le signal de balayage étant engendré par l'intermédiaire de ladite bobine de déviation; une résistance ayant une première borne connectée à l'entrée dudit amplificateur linéaire et ayant une seconde borne recevant un potentiel de référence; et un dispositif de commutation connecté de façon à recevoir le signal de synchronisation et couplé à ladite seconde borne dudit transistor, pour mettre en fonction et hors fonction ledit transistor en fonction du signal de synchronisation.

LEGENDESFIGURE 1.

A - VERS DES MINIORDINATEURS DU CENTRE

B - DONNEES D'IMAGE

C - SYNCHRONISATION

D - SIGNAUX D'AFFICHAGE

E - COMMANDE D'INTENSITE

F - SIGNAL DE COMMANDE

G - SIGNAL DE BALAYAGE

LEGENDESFIGURE 2.

A - SYNCHRONISATION

B - HORLOGE

C - SIGNAUX D'AFFICHAGE

LEGENDES FIGURE 3.

A - ADRESSE DE LECTURE

B - SIGNAL D'HORLOGE 1

C - SIGNAL D'HORLOGE 2

D - HORLOGE

E - SAR

F - SAC

G - L/E

H - SELECTION

LEGENDES FIGURE 4.

A - SAR

B - SAL

C - L/E

D - SYNCHRONISATION/CONMANDE.-

E - SELECTION

F - ENTREE - D

G - ADRESSE -

H - SORTIE - D

HaIo0 Na SHaNN0oc saa HDVo0$s ZoN SHa0IHdvaD SasNNOQ sa unHio0HNoD av GaN o0D Y1 3a NOISSIwSKVH REIOWHa tLDrGI SDDaV NOI$DZISS In0 HIWH]ON IDHIfl SaDDV NON SCNRVM4D sNa G aDVylv0ai ZoN SHanIHMEH SHSNNOa Sa HnfioE0o0D HaO0 SHI0N SSDDY NOISlHS In0 Z MNMOI$DS1MS ZoN SH0IHMD SSSHNNOa aG HMOE0NOD NON 1oN anOIHd"D SgaNti0a sa Hnalou0NOD nV SaNOD VI sa NOISSINSNVHI _aNYw0oD SNné, 20VIVWH0& IMO Z aNNOIlDalaS IN SanOIH MHD SaRNNOa Sa EnalOUN0HO SOVKI&a SH3NNU0 SSa NOI$d9ZED SlIXId Sa NOIIVAIID-i, aCnOS5 na NOIZYSITMIIINI Ncld SG NOIIVAIIDY, a G svw na NOI&VSITIJINI siniuIHv,a aiavi Yi SC NOILYSITqIIINI

NOI$YSIIYI$INI

Enolau - H saflOIHdVaD SNiNNOG sa MSIfIOHENOD na.aIOhaw VI SNVa STWQ:d'Vd ssa EDVXDO.LS - D ssnoIHdydo SsaNNOU sa EnS'IOTNOD ne f.IOxsw v sNVGa SaNVMOD sa.a.DOTsS - a aGIA SCuiVwoD sa NOdNVT-HIONHW - a Ino - a

NON - D

Z sanDDo sfanoIHaVD SaaNNOG sa Hnalou.NOD - a ZGNVMOD NOISSINSNVHi - V

* 0 9DI. SUNHDH

8úú9 SZ

LEGENDES FIGURE 6.

A - ADRESSE DE LECTURE (PROVENANT DE LA MEMOIRE

D'AFFICHAGE)

B - SIGNAUX D'ATTRIBUTS

C - ADRESSE D'ECRITURE (PROVENANT DU PROCESSEUR

CENTRAL 22).

D - ADRESSE

LEGENDES FIGURE 7.

A - IMPULSION D'HORLOGE MERE

B - ROUGE EN PROVENANCE DE 7r

C- LIGNES DIFFERENTIETLT

D - VERT EN PROVENANCE DE 80

E - BLEU EN PROVENANCE DE 82

LEGENDES FIGURE 8.

A - COMMANDE D'INTENSITE

B - LIGNES DIFFERENTIELLES (10)

C - VERT

D - BLEU

E - ROUGE

F - SIGNAUX DE COMMANDE VERS LE TUBE CATHODIQUE 30

G - SYNCHRONISATION

H - VERS LE TUBE CATHODIQUE 30

I - SIGNAL DE BALAYAGE

LEGENDE FIGURE 9.

A - LIGNE DIFFERENTIELLE N 1

B - SIGNAL DE COMMANDE

C - VERS LE TUBE CATHODIQUE 30

D - LIGNE DIFFERENTIELLE N 2

E - COMMANDE D'INTENSITE

F - LIGNE DIFFERENTIELLE N 10

LEGENDE FIGURE 10.

A - COMMANDE D'INTENSITE

B - LIGNE DIFFERENTIELLE

C - REFERENCE DE TENSION

D - CATHODE DU TUBE CATHODIQUE

E - GRILLE DU TUBE CATHODIQUE

F - VERS LES SORTIES DES AUTRES CANAUX

G - REFERENCE DE TENSION

H - AMP OP