FR2570232A1 - Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique - Google Patents

Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique Download PDF

Info

Publication number
FR2570232A1
FR2570232A1 FR8413938A FR8413938A FR2570232A1 FR 2570232 A1 FR2570232 A1 FR 2570232A1 FR 8413938 A FR8413938 A FR 8413938A FR 8413938 A FR8413938 A FR 8413938A FR 2570232 A1 FR2570232 A1 FR 2570232A1
Authority
FR
France
Prior art keywords
logic
circuit
digital circuit
sequence
digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR8413938A
Other languages
English (en)
Inventor
Eric Ciuciu
Jean Imbert
Jacques Flandrois
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Priority to FR8413938A priority Critical patent/FR2570232A1/fr
Priority to US06/773,618 priority patent/US4689791A/en
Publication of FR2570232A1 publication Critical patent/FR2570232A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/316—Testing of analog circuits
    • G01R31/3161—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/865—Monitoring of software

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

L'INVENTION SE RAPPORTE PRINCIPALEMENT A UN DISPOSITIF DE TRADUCTION DE SEQUENCE DE TEST EN SEQUENCE DE RODAGE POUR CIRCUIT LOGIQUE ETOU NUMERIQUE, A UN PROCEDE DE RODAGE DE CIRCUIT LOGIQUE ETOU NUMERIQUE ET A UN DISPOSITIF DE RODAGE DE CIRCUIT LOGIQUE ETOU NUMERIQUE. LE DISPOSITIF SELON L'INVENTION PERMET LA TRADUCTION AUTOMATIQUE DE TABLE DE VERITE DE TEST D'UN CIRCUIT INTEGRE EN TABLE DE VERITE DE RODAGE DU MEME CIRCUIT. LA GENERATION AUTOMATIQUE DE CES SEQUENCES DE TEST PERMET D'EN DIMINUER LE PRIX. DE PLUS CORRESPONDANT AUX MEMES TABLES DE VERITE QU'A CELUI DU RODAGE LE TEST PERMET DE DETECTER A COUP SUR UNE DEFAILLANCE GENEREE PAR LE TEST. APPLICATION AU RODAGE DE CIRCUITS LOGIQUES ETOU NUMERIQUES.

Description

DISPOSITIF DE TRADUCTION DE SEQUENCE DE TEST EN SEQUENCE
DE RODAGE POUR CIRCUIT LOGIQUE ET/OU NUMERIQUE,
PROCEDE DE RODAGE DE CIRCUIT LOGIQUE ET/OU NUMERIQUE ET
DISPOSITIF DE RODAGE DE CIRCUIT LOGIQUE ET/OU NUMERIQUE
L'invention a principalement pour objet un dispositif de tra-
duction de séquence de test en séquence de rodage pour circuit logique et/ou numérique, un procédé de rodage de circuit logique et/ou numérique et un dispositif de rodage de circuit logique et/ou numérique. L'augmentation des performances de circuits logiques et/ou
numériques en étend de plus en plus le domaine d'application.
Certains domaines comme par exemple l'aéronautique exigent une fiabilité totale de ces circuits. On est ainsi amené à tester les
circuits logiques et/ou numériques avant leur première utilisation.
Pour augmenter encore la fiabilité desdits circuits on est amené à i5
effectuer des séquences de rodage (burn in en terminologie anglo-
saxonne). On s'est ainsi assuré non seulement que le circuit fabriqué fonctionne après sa réalisation, mais aussi qu'il ne va pas défaillir dans les premiers heures de son fonctionnement. Le rodage consiste par exemple en 168 heures de fonctionnement à 125 C du circuit logique et/ou numérique à roder. Pendant ce temps on fait exécuter au circuit le maximum de fonctions qu'il aura à exécuter durant son utilisation. Il est connu de générer manuellement des séquences de rodage pour circuit logique et/ou numérique. Cette méthode devient de moins en moins efficace et de plus en plus co teuse au fur et à mesure que le circuit logique et/ou numérique à tester devient plus complexe. Le dispositif selon l'invention permet de générer à partir d'une séquence de test une séquence de rodage pour un circuit logique et/ou numérique. Ceci permet un gain de temps et une réduction de coût du rodage de ces circuits. De plus, en utilisant le même type de
2570232,
séquence pour le rodage et pour le test, un test effectué après un rodage d'un circuit augmenterait la probabilité de détection d'un
défaut dudit circuit.
L'invention a principalement pour objet un dispositif de tra-
duction de séquence de test en séquence de rodage pour circuits numériques, caractérisé par le fait qu'il conserve le nombre de
transitions de la séquence de test dans la séquence de rodage.
L'invention sera mieux comprise au moyen de la description ci-
après des figures annexées données comme des exemples non limi-
tatifs parmi lesquels: - la figure! illustre une séquence de test d'un circuit logique et/ou numérique; - la figure 2 illustre la séquence de rodage d'un circuit logique et/ou numérique généré par le système selon l'invention à partir de la séquence de test illustrée sur la figure I; la figure 3 illustre la compression en une seule étape de deux étapes identiques et successives de rodage; - la figure 4 illustre un dispositif de génération de séquence de rodage selon l'invention; - la figure 5 est un schéma d'un dispositif de rodage de circuit
selon l'invention.
Sur la figure l, on peut voir un exemple de chronogramme de test d'un circuit Iogique et/ou numérique. Les courbes 7, 8 et 9 correspondent à trois entrées du circuit. La courbe 10 représente les fenêtres de mesure (strobe en terminologie anglo-saxonne). Les signaux 7, 8 et 9 appliqués sur les diverses entrées du circuit
correspondent à des tables de vérité de test pré-établies.
Sur la figure 2, on peut voir les signaux de test 11, 12 et 13 à appliquer dans le rodage du circuit, ces signaux étant la traduction respectivement des signaux 7, 8 et 9 des tests de ce circuit. Dans l'exemple des signaux l, 12 et 13 pour trois entrées choisies le
chronogramme se compose de six périodes T1 de durée identique.
Pour effectuer la traduction des tables de vérité de test en signaux de rodage pour des circuits statiques il suffit de conserver le nombre de transitions sur les diverses entrées du circuit. Par contre pour le rodage des circuits MOS dynamiques, la traduction doit, en plus,
tenir compte de temps minimum de rafraîchissement de ces circuits.
Sur la figure 3a, on peut voir un exemple de deux périodes T1 successives pour lesquelles les valeurs des signaux 11, 12 et 13 sont
identiques. Avantageusement, dans la séquence de rodage, appa-
raîtra une seule période T1 correspondant à ces valeurs illustrées
par la figure 3b.
Sur la figure 4, on peut voir un dispositif de génération de séquence de rodage à partir des séquences de test pour circuit intégré. Les dispositifs comportent un générateur de séquence de rodage 14 et deux mémoires 15 et 16. Le générateur de séquence de rodage 14 est un calculateur comportant un programme permettant la traduction des tables de vérité de test en table de vérité de rodage. Les mémoires 15 et 16 sont par exemple des disques magnétiques. La mémoire 15 est reliée au générateur de séquence de rodage 14 par un bus de donnée 17. Le générateur de séquence de rodage 14 est relié à la mémoire 16 par un bus de donnée 18. Les mémoires 15 et 16 sont reliées au générateur de séquence de rodage 14 par un bus de commande 19, et un bus d'adresse 20. Pour chaque combinaison de valeur des signaux 7, 8 et 9 numérotés sur la figure 1 de 1 à 6, le générateur de séquence de rodage 14 effectue une lecture en mémoire 15 des valeurs de ces signaux. Le générateur de séquence de rodage effectue la mise en forme, il produit un signal de rodage de circuit transmis par le bus 18 afin de le stocker dans la mémoire 16. Ce processus est effectué pour toute la séquence de test. Sur la figure 5, on peut voir un dispositif de rodage utilisant des séquences de rodage selon l'invention. Le dispositif de rodage comporte une carte 62, appelée carte driver, les circuits à roder 61 ainsi que la mémoire 16. La carte driver 62 est reliée à la mémoire 16 par un bus de donnée 115, un bus de commande 119 et un bus d'adresse 120. Le circuit 61 comporte une borne 36 reliée à la masse ainsi qu'une borne 21 assurant son alimentation électrique, par exemple + 5 volts continus. D'autre part l'exemple du circuit illustré comporte des entrées 22 à 28 et des sorties 29 à 35. Les entrées 22 à 28 sont reliées à la carte driver 62. Les sorties 29 à 35 sont reliées à travers des résistances 60 à la borne 21 du circuit 61. La carte driver 62 comporte des dispositifs de mise en forme de signal reliés à des amplificateurs en courant eux-mêmes reliés aux entrées 22 à 28 du circuit 61. Les amplificateurs en courant et les dispositifs de
mise en forme permettent l'excitation des entrées du circuit 61.
D'autre part la carte driver 62 comporte des compteurs d'adresse. A chaque période T1 de la séquence de test la carte driver 62 lit par l'intermédiaire des bus 115, 119 et 120 la valeur stockée en mémoire
16 correspondant aux valeurs des signaux 11, 12 et 13 de la figure 2.
Ces signaux sont générés par les circuits de mise en forme et les amplificateurs en courant. La mémoire 16 est par exemple une
mémoire morte programmable (PROM en terminologie anglo-
saxonne).
Le dispositif selon l'invention s'applique principalement au
rodage des circuits intégrés numériques.

Claims (6)

REVENDICATIONS
1. Dispositif de traduction de séquence de test (7, 8, 9) en
séquence de rodage (11, 12, 13) pour circuits logiques et/ou numé-
riques (61), caractérisé par le fait qu'il conserve le nombre de transitions de la séquence de test (7, 8, 9) dans la séquence de rodage (11, 12, 13).
2. Dispositif selon la revendication 1, caractérisé par le fait
qu'il fait correspondre à deux périodes de séquence de test succes-
sives à valeur identique une période de séquence de rodage unique.
3. Dispositif selon la revendication I ou 2, caractérisé par le fait que le circuit logique et/ou numérique (61) est un circuit statique.
4. Dispositif selon la revendication I ou 2, caractérisé par le fait que le circuit logique et/ou numérique (61) est un circuit MOS dynamique, les séquences de rodage générées tenant compte du
temps de rafraîchissement de ce circuit.
5. Procédé de rodage de circuit logique et/ou numérique, caractérisé par le fait qu'il utilise des séquences de rodage générées
par un dispositif selon l'une quelconque des revendications précé-
dentes.
6. Dispositif de rodage de circuit logique et/ou numérique,
caractérisé par le fait qu'il comporte une carte driver (62) com-
prenant des circuits de mise en forme de signal des amplificateurs de courant connectée aux entrées (22, 23, 24, 25, 26, 27, 28) du circuit à roder et un compteur d'adresse permettant de lire dans une mémoire (16) les valeurs de signaux à appliquer auxdites entrées du
circuit à roder.
FR8413938A 1984-09-11 1984-09-11 Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique Withdrawn FR2570232A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR8413938A FR2570232A1 (fr) 1984-09-11 1984-09-11 Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique
US06/773,618 US4689791A (en) 1984-09-11 1985-09-09 Device for translating a test sequence to a burn-in sequence for a logic circuit and/or a digital circuit, a method for burn-in operation of a logic circuit and/or a digital circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR8413938A FR2570232A1 (fr) 1984-09-11 1984-09-11 Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique

Publications (1)

Publication Number Publication Date
FR2570232A1 true FR2570232A1 (fr) 1986-03-14

Family

ID=9307625

Family Applications (1)

Application Number Title Priority Date Filing Date
FR8413938A Withdrawn FR2570232A1 (fr) 1984-09-11 1984-09-11 Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique

Country Status (2)

Country Link
US (1) US4689791A (fr)
FR (1) FR2570232A1 (fr)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1201837B (it) * 1986-07-22 1989-02-02 Sgs Microelettronica Spa Sistema per la verifica della funzionalita' e delle caratteristiche di dispositivi a semiconduttore di tipo eprom durante il "burn-in"
US4918385A (en) * 1987-05-18 1990-04-17 Hewlett-Packard Company Method and process for testing the reliability of integrated circuit (IC) chips and novel IC circuitry for accomplishing same
US5272393A (en) * 1987-11-24 1993-12-21 Hitachi, Ltd. Voltage converter of semiconductor device
JP2830269B2 (ja) * 1990-01-12 1998-12-02 ソニー株式会社 ディスク装置
US5309446A (en) * 1990-07-31 1994-05-03 Texas Instruments Incorporated Test validation method for a semiconductor memory device
US5805471A (en) * 1994-11-01 1998-09-08 Pycon, Inc. Driver board apparatus having SRAM and burn-in system and method using host computer
US6760904B1 (en) 1999-09-02 2004-07-06 Unisys Corporation Apparatus and methods for translating test vectors
CN102193037A (zh) * 2010-03-08 2011-09-21 苹果公司 老化测试方法和系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965468A (en) * 1975-01-17 1976-06-22 Hewlett-Packard Company Logic pulser
EP0077237A1 (fr) * 1981-09-30 1983-04-20 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Testeur de circuit numérique avec un système de mémoire d'informations locale
US4388719A (en) * 1981-01-16 1983-06-14 Loranger Manufacturing Company Dynamic signal generator

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4379259A (en) * 1980-03-12 1983-04-05 National Semiconductor Corporation Process of performing burn-in and parallel functional testing of integrated circuit memories in an environmental chamber
FR2506045A1 (fr) * 1981-05-15 1982-11-19 Thomson Csf Procede et dispositif de selection de circuits integres a haute fiabilite

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3965468A (en) * 1975-01-17 1976-06-22 Hewlett-Packard Company Logic pulser
US4388719A (en) * 1981-01-16 1983-06-14 Loranger Manufacturing Company Dynamic signal generator
EP0077237A1 (fr) * 1981-09-30 1983-04-20 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Testeur de circuit numérique avec un système de mémoire d'informations locale

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
IBM TECHNICAL DISCLOSURE BULLETIN, vol. 22, no. 8A, janvier 1980, pages 3065-3068, New York, US; S.M. BELYEU et al.: "Dynamic burn-in system" *

Also Published As

Publication number Publication date
US4689791A (en) 1987-08-25

Similar Documents

Publication Publication Date Title
US8032803B2 (en) Semiconductor integrated circuit and test system thereof
CN106875980A (zh) 硬盘测试方法及装置
Jacobs et al. Volkswagen car entertainment system forensics
FR2816078A1 (fr) Procede de monitorage d'un systeme d'exploitation utilisant des distributions empiriques et des normes de distribution cumulatives
FR2570232A1 (fr) Dispositif de traduction de sequence de test en sequence de rodage pour circuit logique et/ou numerique, procede de rodage de circuit logique et/ou numerique et dispositif de rodage de circuit logique et/ou numerique
US5708595A (en) Efficient median filter and method therefor
US6441627B1 (en) Socket test device for detecting characteristics of socket signals
FR3078791A1 (fr) Outil de diagnostic calculateur
EP0279738A1 (fr) Dispositif de test de circuit électrique et circuit comportant ledit dispositif
CN112286834B (zh) 多设备软件测试方法、测试装置、电子设备及存储介质
CN113721090B (zh) 一种通用的武器系统输入输出线路检查方法
CN111582347B (zh) 一种故障诊断方法及装置
FR2751082A1 (fr) Dispositif de commutation notamment de systeme sous test
CN113406526A (zh) 电源接入情况检测方法及装置
EP0426531A1 (fr) Système de test d'un microprocesseur
FR2617597A1 (fr) Dispositif et ensemble de test et d'aide au diagnostic d'une fonction remplie par un systeme electronique embarque a bord d'un vehicule automobile et son procede de mise en oeuvre
EP3729003B1 (fr) Detection et accomodation de circuits ouverts intermittents sur un capteur moteur d'une turbomachine d'aeronef
JPH0933611A (ja) Ｉｃ試験装置
US10643657B1 (en) Signal acquisition apparatus and signal acquisition method
JP2903443B2 (ja) Ｉｃ試験装置
EP0675438B1 (fr) Procédé et dispositif pour la détection de pannes sur des cartes électroniques
FR2543709A1 (fr) Appareil programmable pour la generation de sequences numeriques en vue du test de circuits digitaux
EP0823088A1 (fr) Procede et equipement de test automatique en parallele de composants electroniques
CN120256755A (zh) 访问量异常检测方法、装置、电子设备和存储介质
FR3022637A1 (fr) Systeme et methode d'acquisition d'informations resistives retournees par des capteurs

Legal Events

Date Code Title Description
ST Notification of lapse